CN106471619A - 包括由印刷电路板制成的承载结构的电子组件 - Google Patents

包括由印刷电路板制成的承载结构的电子组件 Download PDF

Info

Publication number
CN106471619A
CN106471619A CN201580034317.XA CN201580034317A CN106471619A CN 106471619 A CN106471619 A CN 106471619A CN 201580034317 A CN201580034317 A CN 201580034317A CN 106471619 A CN106471619 A CN 106471619A
Authority
CN
China
Prior art keywords
electronic unit
electronic
pcb
building brick
base plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580034317.XA
Other languages
English (en)
Other versions
CN106471619B (zh
Inventor
尼克·雷诺德·贝兹特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Austria Aotesi Science And Technology Ltd Co System
Original Assignee
Austria Aotesi Science And Technology Ltd Co System
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austria Aotesi Science And Technology Ltd Co System filed Critical Austria Aotesi Science And Technology Ltd Co System
Publication of CN106471619A publication Critical patent/CN106471619A/zh
Application granted granted Critical
Publication of CN106471619B publication Critical patent/CN106471619B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates

Abstract

在本文中描述了一种电子组件，所述电子组件包括(a)基板承载结构(250)，所述基板承载结构具有形成在其中的腔体(255)；(b)覆盖物承载结构(110)；以及(c)电子部件(100)，所述电子部件布置在所述腔体(255)内，且所述电子部件既与所述覆盖物承载结构(110)电连接和/或热连接，又与所述基板承载结构(250)电连接和/或热连接。基板承载结构(250)至少部分地由印刷电路板(260)制成。优选地，覆盖物承载结构(110)也至少部分地由另一个印刷电路板(120)制成。本文还描述了包括这种电子组件的电子设备以及用于制造这种电子组件的方法。

Description

包括由印刷电路板制成的承载结构的电子组件
技术领域
本发明大体上涉及电子部件的技术领域。具体地，本发明涉及包括受机械保护且电连接的电子部件——尤其是半导体部件或晶片(die)——的电子组件或电子封装件。本发明还涉及包括这种电子组件的电子设备，和用于制造这种电子组件的方法。
背景技术
电子封装件的功能是保护敏感的电子部件(尤其是集成半导体电路)免受恶劣的环境影响而不抑制电性能。封装件被用于将相应的电子部件电气地和机械地附接至期望的电子设备或装置。
电子封装件的一种受欢迎的类型是所谓的微型引线框架封装件(MicroLeadframe Package，MLP)，其也被称作四方扁平无引线(Quad-Flat-No-Lead，QFN)或双边扁平无引线(Dual-Flat-No-Lead，DFN)。MLP基于通常具有中间焊盘的图案化和蚀刻的金属安装件，在该中间焊盘上安装有至少一个电子部件，所述至少一个电子部件通过引线接合(wire bond)连接至隔离的封装引脚，然后通过塑料密封材料包封。密封材料被施加在安装件的金属和具有引线接合的电子部件的周围，以形成硬的、保护性的塑料主体。
在电子封装行业，一方面永远希望减小尺寸和降低成本，且另一方面希望增强整体的功能性。一种已证实的增强功能性的途径是在相同的MLP中包括若干集成电路。
现代组装技术允许将半导体晶片堆叠或倒装(即，以颠倒定向安装)，被称为“倒装芯片”安装。因此，可以保持较小的最终封装尺寸。
在电子封装行业中另一个要解决的问题是消散不需要的热能，所述热能是在正常运行期间由封装的电子部件产生的。因此，为了允许维持封装部件的电学和机械的稳定性，智能的热设计也是重要的。
另一个要解决的问题是，许多电子产品需要在电噪声环境下运行。因此，在许多应用中，用于保护封装件内的敏感的集成电路免受不需要的电子干扰的措施是重要的。
EP 2 469 592 A1通过图4公开了集成电路芯片封装设备，该封装设备包括(a)封装基板(base)30，其具有形成在其中的腔体40；(b)位于腔体40中的半导体晶片20；以及(c)平面电介质衬底10，其代表用于相应的半导体晶片20的封装基板30的覆盖物。半导体晶片20通过倒装芯片球50电连接至形成在电介质衬底10的表面处的导体迹线。半导体晶片20通过粘合层25机械地和热地连接至在封装基板30的表面上的中心晶片焊盘31。
发明内容
可能需要在承载结构内封装电子部件，其中，(a)既保证高的电性能，(b)也保证在电子部件与电子封装件外部的散热器之间的良好的热连接。
可以通过根据独立权利要求的主题来满足这种需要。通过从属权利要求描述本发明的有利的实施方案。
根据本发明的第一方面，提供一种电子组件，包括(a)基板承载结构(basecarrier structure)，所述基板承载结构具有形成在其中的腔体；(b)覆盖物承载结构(cover carrier structure)；以及(c)电子部件，所述电子部件布置在腔体内并且既与覆盖物承载结构电连接和/或热连接，又与基板承载结构电连接和/或热连接。根据本发明的这个方面，基板承载结构至少部分地由印刷电路板制成。
所述电子组件基于以下想法：包括电子部件(尤其是半导体电子部件)的电子封装件可以通过使用已知的印刷电路板(PCB)、相应的已知PCB技术而以高效的方式实现。在使用至少一个PCB时，可以采用目前可用于PCB以及用于PCB技术的所有材料的所有加工技术来实现所述电子组件。
具体地，与已知的用于尤其是高度集成的电子部件的相互连接和封装的衬底材料相比，PCB允许增强的路由能力。这可以允许显著增加设计的灵活性和/或增强的电性能。
此外，PCB可以通过相对简单且有限的工具设备加工。因此，在设计新的电子组件时，具有相对较小的无回报工程成本。从而，可以用相当大的(正)投资回报来生产甚至具有短生产周期的电子组件。
术语“基板承载结构”和/或“覆盖物承载结构”可以指任何能够机械地支撑电子部件和/或为电子部件提供电连接的空间物理结构。对于电连接，可以使用各种尺寸的导体路径来提供适当的布线(wiring)结构或连接结构。
为了实现所述电子组件，可以使用(a)提供机械支撑的适当的空间PCB结构以及(b)提供电连接的适当的布线路径。从而，可以以有效的方式实现所述的电子组件而不需要金属引线框架结构。
在本申请的上下文中，“印刷电路板”可以表示尤其板形的主体，所述主体具有电绝缘的核(core)和处于至少一个表面或在至少一个表面上的导电结构。这种印刷电路板(PCB)可以充当用于在其上和/或在其中安装电子构件的基底，且既充当机械支撑平台也充当包括用于将布置在腔体内的电子部件电连接和/或热连接的合适导体路径的电布线装置。“印刷电路板”还可以表示“导体板”或简单的“电路板”。“印刷电路板”可以是机械的坚硬结构，其为电子部件提供或多或少的刚性支撑。或者，“印刷电路板”可以具有一定的柔性。这种柔性可以提供在“印刷电路板”的整个表面区域，或者可以仅提供在“印刷电路板”的预定表面部分内。尤其地，PCB可以是所谓的“成品PCB”。这意味着为了生产所述电子组件，使用的一个或多个PCB已完成它们的生产，且相应地代表用于生产所述的电子组件的半成品部分。具体地，使用的一个或多个PCB已完成它们的PCB生产过程，其中导电结构或层已被应用于电绝缘核的至少一个表面。这种生产过程还可以包括导电层的结构化和/或图案化，所述结构化和/或图案化被以已知的且适当的方式进行以提供合适的导体路径和/或连接焊盘。
在本申请的上下文中，术语“热连接”可以包括所有形式的热耦接。具体地，术语“热连接”可以表示提供具有相当高导热性的热路径，所述热路径尤其可以用于将在操作期间由电子部件生成的热量传送朝向散热器。然而，术语“热连接”还可以表示存在(偶然的)热接触，所述热接触也可以非常小。这种热接触可以借助于任何材料形成，所述材料可以用于从相应侧封装电子部件，例如以便为来自其环境的电子部件提供适当的保护。
在本申请的上下文中，术语“腔体”可以表示至少部分封闭的区域，所述至少部分封闭的区域限定了适于容纳电子部件的区。在截面图中，腔体可以由至少两个侧壁限定。在3D现实中，腔体可以由至少三个侧壁限定。除了容纳电子部件外，腔体内的空间可以是未填充的或可以填充有任何材料。
根据本发明的实施方案，印刷电路板是包括至少一个电介质层和至少一个用于热连接电子部件的结构化金属平面的电路板。这可以提供以下优点：可以以灵活的方式分别设计金属平面、相应的金属层，使得对于不同的应用可以使用适当的结构图案。具体地，结构化金属平面可以被设计成提供适当的导热性，所述导热性对于消散在电子部件运行时生成的热量可能是必须的。
所述的容纳电子部件的腔体可以尤其形成在电介质层内。
根据本发明的另一个实施方案，至少一个结构化金属平面也被配置为电连接所述电子部件。这可以提供能够经由电子部件的两个相对侧实现电子部件的电连接的优点。
根据本发明的另一个实施方案，(a)结构化金属平面的第一部分被配置为热连接所述电子部件，且(b)结构化金属平面的第二部分被配置为电连接至少一个外部的电子部件。
外部的电子部件可以尤其是位于所述的电子组件外部的电子部件。所述至少一个外部的电子部件可以被分配至所述的电子组件可以放置于其上的主板或母板。
所述的金属平面的结构化可以提供金属平面可以被用于不同目的的优点。因此，结构化金属平面的不同部分可以被不同地设计或形成。具体地，可以选择一部分的物理属性使得结构化金属平面对于不同需求是最佳的。例如，为了提供必要的导热性，第一部分内的结构化金属平面的第一厚度可以大于第二部分内的结构化金属平面的第二厚度。
根据本发明的一个实施方案，覆盖物承载结构至少部分地由另一个印刷电路板制成。这可以提供以下优点：也能够通过已知的且相对简单的PCB工具，将电子部件机械和/或电连接至覆盖物承载结构。
根据本发明的另一个实施方案，印刷电路板和/或另一个印刷电路板是包括至少两个或多或少结构化的金属平面和形成在两个邻近的金属平面之间的至少一个电介质层的电路板。
优选地，所述印刷电路板和/或另一个印刷电路板可以是包括至少三个或多或少结构化的金属平面和至少两个电介质层的所谓的多层电路板，其中每个电介质层都形成在两个邻近的金属平面之间。
电介质层可以由不同材料制成，所述不同材料诸如例如(a)与纸或纸板一起的酚醛树脂，(b)与纸或纸板一起的环氧树脂，以及(c)与玻璃纤维增强材料一起的环氧树脂。关于阻燃剂(FR)，材料(a)被称为FR1或FR2，材料(b)被称为FR3，且材料(c)被称为FR4或FR5材料。要提到的是，对于非常复杂的应用，也可以使用其他材料，诸如例如聚四氟乙烯、氧化铝或聚酯薄膜(用于柔性PCB)。
电介质层或层压封装件可以优选地由具有高玻璃态转变温度和/或低端子扩展(terminal expansion)系数的材料制成。此外，电绝缘层可以至少部分地由预浸材料形成。这种预浸材料可以至少部分地形成玻璃纤维增强环氧基树脂的电绝缘核，且可以呈板或片的形状。预浸料可以表示为由树脂材料浸湿的玻璃纤维垫，且用于制造印刷电路板的过盈配合组件。此外，电介质层可以由印刷聚合物、柔性材料或任何其他在PCB领域中已知的用来实现在两个邻近的金属平面之间的绝缘层的材料制成。
使用多层PCB可以提供以下优点：至电子部件和来自电子部件的电布线连接可以从单层PCB的二维表面至少部分地延伸入垂直于PCB表面的第三维。因此，如果需要，可以实现高度复杂的电连接或布线图。为了连接不同区，可以使用以不同的金属平面金属钉和/或被称为过孔(via)的电镀通孔相互堆叠定位的导体通路和/或连接焊盘。
描述性地说，得益于多层路由能力，可以不必依靠相对困难的引线接合法而容易地创建复杂的多芯片模块。这包括以下可能性：将由更厚和/或更宽的金属材料组成的高电流迹线与更薄且用于传输仅相对较小的电流的细间距迹线混合。
根据本发明的另一个实施方案，电子组件还包括位于腔体内的填充材料。
使用适当的填充材料，可以提供能够实现腔体内的电子部件牢固的机械附接的优点。因此，取决于具体应用，填充材料可以完全地或部分地包围或嵌入电子部件。无论如何，在腔体内提供的填充材料有助于提高整个电子组件的抗冲击性。结果，电子组件的应用领域将拓宽，尤其是朝向粗糙环境内的应用。
要提到的是，适当的填充材料还可以用于提高导热性，尤其是在电子部件与设置在电子组件的外表面或在电子组件的外部的散热器之间的导热性。
可以通过适当的填充过程，实现将填充材料插入腔体。因此，根据填充材料的粘性，可以使用(a)灌封(potting)，也就是不用外部压力的填充，和/或(b)模制(模塑，molding)，也就是通过外部压力支撑的填充，来将填充材料插入腔体。
根据具体应用，可以使用合适的填充材料。合适的填充材料可以是例如环氧树脂、硅酮、EMC(环氧模制化合物或其组合)。
根据本发明的另一个实施方案，腔体的至少一部分保持未填充。这意味着腔体的至少一部分保持为空的且因此填充有空气。
使腔体的至少一部分为空的意味着腔体的这部分包括最低可能的介电常数。结果，所述的电子组件的无线电频率(RF)性能提高了，这在电子组件被用于RF或其他高频应用的情况下是尤其有利的。
根据本发明的另一个实施方案，电子部件是裸晶片。
尽管本文所述的电子组件一般可以用于几乎各种电子部件，但在电子组件包括裸晶片(即不具有保护外壳的半导体芯片)时，可以从所述的本发明中得到可能最大的益处。具体地，基板承载结构和/或覆盖物承载结构可以为裸晶片提供足够的保护，所述保护通常由半导体外壳提供。半导体芯片可以包括例如砷化镓、氮化镓、硅或任何其他半导体材料。
具有插入其腔体内的裸晶片的电子组件可以提供以下优点：电子组件的生产能够以有效的方式主要在晶圆级水平实现。这意味着已从经处理的晶圆获得的单一化或个体化的裸晶片，可以通过适当的机器人系统插入腔体内。这种机器人系统可以是例如包括适当的安装头的拾取(pick)和放置(place)装置，所述拾取和放置装置用于从例如黏性晶圆箔片拾取相应的裸晶片，并将拾取的裸晶片转移至形成在基板承载结构内的腔体。
要提到的是，如果裸晶片是倒装芯片，则必须特别小心以确保倒装芯片以正确的定向转移至腔体内。在这种情况下，在使用机器人系统处理倒装芯片期间，倒装芯片的定向在将倒装芯片从晶圆传输到相应的承载结构期间被颠倒。
根据本发明的另一个实施方案，电子部件是无源电子部件或有源电子部件。
如果电子部件是无源电子部件，其可以选自包括例如电容器、电感器、电阻器以及频率滤波器的组。要提到的是，这个列举不是排除性的，且其他无源电子部件也可以被用作所述的电子组件的电子部件。
如果电子部件是有源电子部件，则其可以选自包括(功率)晶体管、电压转换器、运算放大器、功率放大器、传感器或数字设备诸如例如处理器、存储器或密码部件等的组。在这方面，指出的是这个列举也不是排除性的。
根据本发明的另一个实施方案，印刷电路板和/或另一个印刷电路板包括结构化金属平面，所述结构化金属平面代表(a)天线结构、(b)EMI防护物(shield)、(c)导热元件中的至少一个。
通过在由一个金属PCB层实现的一个金属平面内形成的适当的天线结构，所述的电子组件可以尤其用于可以用于近场通信(NFC)的所谓的RFID标签。例如在US 2007/0164409 A1中描述了用于标准的四方扁平无引线(QFN)封装件的这种天线结构。然而，这种天线结构不是由PCB金属层形成的。因此，形成这种已知的天线结构需要额外的处理步骤(弯曲金属元件)，并且降低了利用率(浪费用于金属元件的空间)。结果，与在本文件中所描述的解决方案相比，生产成本显著增加。
EMI(电磁干扰)防护物也可以由金属PCB层形成。因此，与高度结构化或图案化的天线结构相比，结构化程度、相应的图案化程度典型地比天线结构的情况下小得多。然而，对于EMI防护物，它们必须如何电连接，尤其是连接至地的方式可能是非常重要的。为了实现有效的EMI防护物，可能必须在EMI防护物的不同位置提供接地连接。
导热元件也可以由金属PCB层形成。因此，导热元件具有至少一定的厚度可以有利于良好的热传导，尤其是有益于从电子部件良好地散热朝向给定的散热器。具体地，因为热传导的程度除了别的以外取决于导热元件沿着导热路径的截面，这个截面的尺寸应当足够大。
一般来说，通过在PCB金属层内提供适当的金属结构，所述的电子组件可以被实现为高度复杂的模块，其中它的功能可以适应于各种具体要求。
根据本发明的另一个实施方案，电子组件还包括用于将电子部件与基板承载结构和/或与覆盖物承载结构电连接的连接元件。
连接元件可以通过任何展现出适当的导电性的物理结构实现，以允许经由基板承载结构和/或经由覆盖物承载结构将电子部件可靠电连接至“外部世界”。
如前文已经解释的，因为电子部件也可以热连接至基板承载结构和/或覆盖物承载结构，连接元件的形状和大小可以取决于热传导的要求。具体地，应当选择相应的连接元件沿着热传导路径的方向的截面使得提供足够的热传导路径。
连接元件可以是例如(a)焊接凸点(bump)、钉(stud)或球、(b)导电粘合剂和/或(c)导电和导热粘合剂。其他可以用于将电子部件连接至PCB的过程可以是所谓的倒装芯片安装、钉头凸点(stud-bumping)、各向同性或各向异性的晶片附接、(热)声接合(bonding，压焊)和/或加压接合。
根据本发明的另一个实施方案，电子组件还包括附接在电子部件背面的背面材料。
根据电子部件在腔体内的定向，电子部件的背面可以面向基板承载结构或者替代地可以面向覆盖物承载结构。这意味着这里所述的背面材料位于电子部件与基板承载结构之间或位于电子部件与覆盖物承载结构之间。
背面材料可以用于将电子部件的背面电连接和/或热连接至承载结构的相应部分。电子部件的另一面，即前面，可以用于通过如上所述的已知的连接元件将电子部件连接至承载结构的其他部分。
要提到的是，在所述的电子组件的生产期间，背面材料可以在不同生产阶段附接至电子部件的背面。例如，在电子部件仍在所谓的晶圆级进行处理时，背面材料可以已经施加在电子部件的背面。这意味着多个电子部件被一起处理，所述电子部件可以附接至粘性晶圆箔片。因此，仍可将电子部件互相连接，或者电子部件可以已经被个体化。可替代地或结合地，在电子部件已经被放置在形成在基板承载结构内的腔体内时，背面材料也可以施加于电子部件的背面。
所述背面材料可以是例如(a)预形成的焊接材料、(b)B阶段聚合物材料(即未完全交联且因此仍可成形的塑料材料)、(c)需要通过容器施加的配制的聚合物材料或所谓的A阶段聚合物材料、(d)配制的烧结材料，和/或(e)在电子设备技术领域中已知的任何其他适当的材料。
根据本发明的另一个实施方案，电子组件还包括覆盖印刷电路板的外部金属平面和/或覆盖另一个印刷电路板的外部金属平面的焊接掩膜材料。
所述的焊接掩膜材料对于实现本文所述的电子组件是完全可选的，其可以为相应的金属平面并且尤其是为相应的金属平面的结构化图案提供(另外的)机械保护。焊接掩膜材料也可以作为来自用于完成相应的金属平面的图案化或结构化的先前的蚀刻处理的剩余物存在。
根据本发明的另一个实施方案，电子组件还包括模制化合物(moldingcompound)，该模制化合物包封基板承载结构的至少一部分和/或覆盖物承载结构的至少一部分。这可以提供以下优点：所述的电子组件可以被实现为展现出高度机械稳定性的电子设备。
要指出的是模制化合物不仅可以从外部包封基板承载结构和/或覆盖物承载结构，该模制化合物还可以用于进入腔体，使得布置在腔体内的电子部件与模制化合物直接接触。
根据本发明的另一个实施方案，电子组件还包括(a)另一个基板承载结构，所述基板承载结构具有形成在其中的另一个腔体、(b)另一个覆盖物承载结构，以及(c)另一个电子部件，所述另一个电子部件布置在另一个腔体内，且其既与另一个覆盖物承载结构电连接和/或热连接，又与另一个基板承载结构电连接和/或热连接。另一个基板承载结构至少部分地由另一个印刷电路板制成。另一个基板承载结构附接在覆盖物承载结构处。
通过本发明的该实施方案所述的电子组件可以提供以下优点：即使是包括至少两个电子部件的相当复杂的电子结构或装置，也能够通过使用已知印刷PCB、相应的已知PCB技术以简单且有效的方式实现。
描述性来说，所述的电子组件形成若干承载结构的堆叠。具体地，所述堆叠包括至少两个基板承载结构和至少两个覆盖物承载结构。因此，基板承载结构附接在覆盖物承载结构处，或替代地，覆盖物承载结构附接在基板承载结构处。
根据本发明的另一方面，提供了包括如上文所述的电子组件的电子设备。
所述的电子设备可以是任何任意的电子装置和/或电气装置，所述装置包括电子部件，尤其是裸晶片，所述电子部件通过适当的承载结构被机械保护和/或电互连。电子设备可以是例如消耗电子产品，所述消耗电子产品包括由所述的两部分承载结构围住的高度集成的电子部件。
根据本文中所述的本发明，承载结构——即基板承载结构和/或覆盖物承载结构——包括印刷电路板(PCB)。这可以提供以下优点：用于加工PCB的已知的方法和过程可以用来实现用于所述的电子设备的电子组件。
根据本发明的另一方面，提供用于制造电子组件的方法，所述电子组件尤其是如上所述的电子组件。提供的方法包括(a)提供基板承载结构，该基板承载结构至少部分地由印刷电路板制成，(b)在基板承载结构内形成腔体，(c)提供覆盖物承载结构，(d)在腔体内布置电子部件，以及(e)将电子部件既与覆盖物承载结构电连接和/或热连接，又与基板承载结构电连接和/或热连接。
所述的方法也基于以下想法：如果至少基板承载结构包括PCB，则能够以简单且有效的方式生产包括电子部件的电子组件，所述电子部件由适当的两部分承载结构机械地保护，并连接至该适当的两部分承载结构。这可以提供以下优点：基本上所有可以用于PCB的加工技术都可以用于外壳以及用于将布置在腔体内的电子部件电连接。
要指出的是，所述的方法可以用多个电子组件来完成，其中在晶圆规模级处理多个电子组件，直到每个电子部件通过两部分承载结构被包封和/或互相连接。可以在生产电子组件的很晚的阶段对生产的电子组件进行分离。这可以提供便于处理多个电子组件的优点，因为多个电子组件可以作为单个片处理。
根据本发明的一个实施方案，将电子部件布置在腔体内包括(a)将电子部件附接至覆盖物承载结构，和(b)将覆盖物承载结构以这种定向相对于基板承载结构放置且尤其是放置在基板承载结构上方或基板承载结构上，使得电子部件布置在腔体内。
在将电子部件布置在腔体内之前将电子部件附接至覆盖物承载结构，可以提供电子部件的放置能够容易地且以高空间精度实现的优点。
在这方面，要提到的是，另一种电子部件的放置过程也是可能的，其中首先通过将电子部件插入腔体中来将电子部件附接至基板承载结构，然后通过将覆盖物承载结构放置在基板承载结构的顶部上，使得腔体与布置在其中的电子部件一起被覆盖物承载结构覆盖并机械保护。
要注意的是，本发明所述的实施方案已经相对于不同主题进行了描述。尤其是，关于装置类型的权利要求已经描述了一些实施方案，而关于方法类型的权利要求已经描述了其他实施方案。然而，本领域中的技术人员将从上文和下文的描述中推断出，除非另有说明，除了属于一种类型的主题的特征的任意结合之外，关于不同主题的特征之间的任意结合，尤其是在装置类型的权利要求的特征与方法类型的权利要求的特征之间的任意结合，也被认为通过本文公开。
上文限定的方面和本发明的其他方面可从下文中将要描述的实施方案的实例中明了，且被参考实施方案的实例进行解释。参考实施方案的实例将在下文中更详细地描述本发明，但本发明并不限于此。
附图说明
图1至图4例示了根据本发明的一个实施方案的电子组件的生产，其中电子部件通过两个承载结构(每个都包括印刷电路板)被封装。
图5示出了根据本发明的另一个实施方案的电子组件，其中两个封装的电子部件以堆叠的方式布置。
图6示出了根据本发明的再一个实施方案的电子组件，其中基板承载结构的结构化金属平面包括不同部分，其中第一部分用于散热目的，且第二部分用于电连接目的。
具体实施方式
附图中的例示是示意性的。要注意的是，在不同的图中，相似或完全相同的元件或特征设置有相同的附图标记。为了避免不必要的重复，在说明书的后面位置不会再次阐述已参考前述的图所阐明的元件或特征。
此外，空间相关的术语，诸如“前”和“后”、“上”和“下”、“左”和“右”等被用于描述如图中所例示的一个元件与另一个元件的关系。因此，空间相关的术语可以应用于使用中的定向，所述定向与图中所描述的定向不同。明显地，尽管所有这些空间相关的术语是指图中所示的定向，以便于描述并且不必是限制性的，但是根据本发明的实施方案的装置在使用时能够假设与那些图中例示的定向不同的定向。
图1示出了生产过程的结果，通过该生产过程生产用于实现根据本发明的电子组件的第一半成品产品。如在图1中可见，电子部件100被安装至承载结构110，如将从下文的描述清楚的，所述承载结构被称为覆盖物承载结构110。根据这里描述的实施方案，所述电子部件是半导体芯片100，且尤其是裸晶片100，这意味着该半导体芯片不包括外壳。
电子部件100包括背面，在图1中该背面是部件100的上面。根据这里描述的实施方案，将可选的背面材料104施加在电子部件100的背面。背面材料104主要用于将电子部件100接地。然而，根据具体应用，背面材料104还能够用于将电子部件100电连接(例如，用于连接晶体管的第三端子)和/或用于提供热量的热路径，所述热量是在电子部件100的运行期间产生的，且必须被消散或转移至未示出的散热器。
根据这里描述的实施方案，覆盖物承载结构110包括印刷电路板120。该印刷电路板120以已知方式包括电介质层122，所述电介质层夹在两个金属层124与126之间。金属层124和126被构造以提供合适的导体迹线和/或连接焊盘。在这方面，要提到的是，两个金属层124和126中的至少一个能用于设置电子组件的其他功能元件。这样的功能元件可以是例如用于保护电子部件100免受外部电磁干扰(EMI)源生成的电磁干扰影响的防护物。另一个功能元件能够通过金属层122或126实现，该功能元件可以是例如天线元件。这样的天线元件可能在与RFID标签连接时尤其有用。最后但同样重要地，尤其地金属层124可以用于提供热量的热路径，所述热量由电子部件100生成且应当被转移至布置在电子组件外部的散热器。
根据这里描述的实施方案，电子部件100通过连接元件140电连接至导体迹线124，根据这里描述的实施方案，该连接元件通过焊球实现。当然，也可以使用本领域已知的其他连接方式。导体迹线124在印刷电路板120的上面形成。此外，在印刷电路板120的上面和下面施加可选的焊接掩膜130。该焊接掩膜130可以是先前的蚀刻工艺的剩余物，通过该蚀刻工艺，以已知的方式构造金属层126和/或金属层124。然而，也可以在这种蚀刻工艺已完成后有意地施加焊接掩膜130。
图2示出了生产过程的结果，通过该生产过程生产用于实现根据本发明的电子组件的第二半成品产品。这个第二半成品产品是电子组件的基板承载结构250。如从图2中可见，该基板承载结构250包括印刷电路板260，该印刷电路板是所谓的多层印刷电路板。因此，该多层印刷电路板260包括总共三个金属层：上部金属层274、内部金属层276以及下部金属层278。起初，上部金属层274与内部金属层276通过电介质层272相互电隔离。因此，起初金属层276与下部金属层278通过电介质层273相互电隔离。
如从图2中可见，通过移除(a)两个电介质层272和273的中间部分以及(b)金属层276和278的中间部分而产生腔体255。根据这里描述的实施方案，所有这些部分是对齐的使得腔体255包括平坦的或平面的侧壁。当然，也可以使用具有其他几何形状的腔体。
根据这里描述的实施方案，所有金属层274、276以及278被构造以在相应的金属层平面内形成合适的导体迹线。此外，如从图2的左侧可见，三个结构化金属层274、276以及278的一部分通过贯穿式过孔(through hole via)275互相电连接，所述贯穿式过孔被导电材料填充。此外，如从图2的右侧可见，结构化的内部金属层276的一部分通过填充有导电材料的所谓的电镀通孔或微过孔(microvia)277电连接至结构化层278的一部分。
如从图2中还可见，上部金属层274具有厚度，所述厚度远大于内部金属层276和下部金属层278的厚度。上部金属层274形成具有如此大的厚度的原因，可能是为了在电子部件100与未示出的位于电子组件的外部的散热器之间提供良好的热连接，所述电子部件在接下来的生产过程中将被直接放置在金属层274下面。
在这方面，要提到的是，并非必须使用多层印刷电路板来实现基板承载结构250。腔体255还能形成在单层印刷电路板中。还应注意，也能使用包括不止三层、相应的金属平面的多层印刷电路板，来实现基板承载结构250。
根据图1中示出的印刷电路板120，印刷电路板260也可以设置有可选的焊接掩膜材料280。在图2中所描述的实施方案中，在印刷电路板260的下面施加这种焊接掩膜材料280。此外，可以提供连接元件以将基板承载结构250与外部电子电路电连接。根据这里描述的实施方案，这种连接元件通过焊球290实现。
在这方面，应注意代替焊球连接元件，也可以使用其他类型的已知连接元件或连接过程来将覆盖物承载结构110和/或基板承载结构250与在电子组件外部的电子电路连接。这种其他连接元件可以通过例如导电的或可选地还导热的粘合剂来实现。除了焊接，其他可能的用于提供电连接的过程可以是例如(热)声接合和/或加压接合。
图3示出了在生产阶段中的电子组件，其中基板承载结构250和覆盖物承载结构110已经附接到彼此，使得电子部件100位于腔体255内。
如从图3中可见，腔体255未借助于覆盖物承载结构110的印刷电路板120完全地密封。然而，如下配置也是可能的，其中覆盖物承载结构110的印刷电路板120的尺寸增大使得腔体255被覆盖物承载结构110完全覆盖。
图4示出了在另一个可选的生产阶段中的电子组件，其中将模制化合物材料495施加于基板承载结构250和覆盖物承载结构110。模制化合物材料495可以给予电子组件高度的机械稳定性。
作为图3中示出的腔体255打开的结果，模制化合物材料495也进入(a)腔体255且还进入(b)在电子部件100的下面与印刷电路板120的上面之间的可用空间。焊球连接元件140的直径或高度限定了该可用空间的厚度或高度。然而，清楚的是在以下配置中，即其中腔体255被覆盖物承载结构110完全密封的配置中，当施加模制化合物材料495时，腔体255内的空的空间将保持未填充。如果电子组件用于无线电频率(RF)的应用，这种配置可能尤其有用，因为将被空气填充的可用空间具有最低的可能的介电常数。结果，这种RF电子组件的效率能够显著增加。这点在如下情况下尤为成立，即，电子组件包括天线图案，所述天线图案通过覆盖物承载结构110的印刷电路板120的金属层的适当的结构化而形成，和/或通过基板承载结构250的印刷电路板260的金属层的适当的结构化而形成。
需要注意的是，术语“包括”并不排除其他元件或步骤，且使用冠词“一(a)”或“一个(an)”并不排除多个。此外，关于不同实施方案而描述的元件可以结合。还需要注意的是，权利要求中的附图标记不应被解释为限制权利要求的范围。
图5示出了根据本发明的另一个实施方案的电子组件。在这个电子组件中，两个封装的电子部件100、500以堆叠的方式布置。换言之，这个电子组件包括两个在图4中示出的类型的电子组件。
如从图5中可见，除了模制化合物材料495的最低层部分之外，电子组件的上部分对应于图4的电子组件。
除了图4的电子组件之外，这个电子组件(图5的)包括另一个电子部件500。根据这里描述的实施方案，另一个电子部件也是半导体芯片500，且尤其是裸晶片500。
另一个电子部件500包括背面，该背面在图5中是部件500的上面。根据这里描述的实施方案，可选的背面材料504已被施加于电子部件500的背面。背面材料504的功能与上文阐述的背面材料104的功能相同。
另一个电子部件500从图5的底侧附接至结构化金属层126。根据这里描述的实施方案，可选的背面材料504布置在另一个电子部件500的上表面与结构化金属层126之间。
图5的电子组件还包括两个电介质层572和573，所述两个电介质层附接在电介质层122的底侧。在两个电介质层572与573之间，形成类似于结构化金属层276的结构化金属层576。在电介质层573内，形成电镀通孔或微过孔577，所述电镀通孔或微过孔填充有导电材料，以将结构化金属层576与结构化金属层578互相连接。在电介质层573的底表面，在一些表面部分内形成可选的焊接掩膜材料580。该焊接掩膜材料580对应于在图2中示出的基板承载结构250的焊接掩膜材料280。在结构化金属层578的底面形成连接元件590。根据这里所描述的示例性的实施方案，这个连接元件通过焊球590实现。
从图5与图2的对比可以认识到，包括结构化金属层126、两个电介质层572和573、结构化金属层576和578、金属互连件577、连接元件590以及可选的焊接掩膜材料580的结构对应于基板承载结构250。因此，可以将该结构称为另一个基板承载结构550或另一个(多层)印刷电路板560。
与基板承载结构250相比，另一个基板承载结构550不包括与腔体255相似的腔体。另一个基板承载结构550仅形成容纳电子部件500的半打开的腔体。
如从图5中可见，电子部件500通过连接元件540与另一个覆盖物承载结构510电连接。根据这里描述的示例性的实施方案，这些连接元件也通过焊球540实现。根据覆盖物承载结构210，另一个覆盖物承载结构510包括电介质层522，以及在其中夹住电介质层522的两个结构化金属层524和526。
根据这里描述的示例性的实施方案，在图4中示出的可选的模制化合物材料495被扩展或扩大以具有可选的另外的模制化合物材料595。优选地，同时施加或形成模制化合物材料495与另外的模制化合物材料595。在这种情况下，模制化合物材料495和另外的模制化合物材料595是同一种材料。
图6示出了根据本发明的另一个实施方案的电子组件。该电子组件包括覆盖物承载结构110、基板承载结构250以及容纳在形成于基板承载结构250内的腔体255内的电子部件。
根据这里描述的示例性的实施方案，基板承载结构250通过印刷电路板260实现。印刷电路板260是所谓的单层电路板，其包括电介质层272和结构化金属层、相应的结构化金属平面274。结构化金属平面274包括形成在金属平面274的表面上的不同部分。具体地，结构化金属平面274包括位于腔体255、相应的电子部件100上的第一部分274a。第二表面部分274b位于邻近第一部分274a处。单独地使用第一部分274a以将由电子部件100生成的热量传导至外部。第二部分274b用于电连接目的。具体地，第二部分274b用于电连接在所述电子组件外部的未示出的其他电气(有源或无源)部件。这种外部部件可以分配给例如在其上放置有所述电子组件的主板。
要提到的是，在所例示的电子组件内的电连接可以通过各种方式实现。具体地，在一个实施方案中，在第一部分274a和/或第二部分274b与覆盖物承载结构110的未示出的金属平面之间的电连接通过印刷电路板实现。与其他未示出的金属平面或金属层的其他连接也是可能的。
附图标记列表：
100 电子部件/半导体芯片/裸晶片
104 背面材料
110 覆盖物承载结构
120 (另一个)印刷电路板
122 电介质层
124 结构化金属层/导体迹线
126 结构化金属层/导体迹线
130 焊接掩膜材料/焊接掩膜层
140 连接元件/焊球
250 基板承载结构
255 腔体
260 印刷电路板
272 电介质层
273 电介质层
274 厚的结构化金属层/导体迹线
275 贯穿式过孔
276 结构化金属层/导体迹线
277 金属互连件/微过孔
278 结构化金属层/导体迹线
280 焊接掩膜材料/焊接掩膜层
290 连接元件/焊球
495 模制化合物材料
500 另一个电子部件/半导体芯片/裸晶片
504 背面材料
510 另一个覆盖物承载结构
522 电介质层
524 结构化金属层/导体迹线
526 结构化金属层/导体迹线
540 连接元件/焊球
550 另一个基板承载结构
560 另一个印刷电路板
572 电介质层
573 电介质层
576 结构化金属层/导体迹线
577 金属互连件/微过孔
578 结构化金属层/导体迹线
580 焊接掩膜材料/焊接掩膜层
590 连接元件/焊球
595 另外的模制化合物材料

Claims (18)

1.电子组件，包括：
基板承载结构(250)，所述基板承载结构具有形成在其中的腔体(255)，
覆盖物承载结构(110)，以及
电子部件(100)，所述电子部件布置在所述腔体(255)内，且所述电子部件既与所述覆盖物承载结构(110)电连接和/或热连接，又与所述基板承载结构(250)电连接和/或热连接，
其中，所述基板承载结构(250)至少部分地由印刷电路板(260)制成。
2.根据前述权利要求所述的电子组件，其中，所述印刷电路板(260)是包括至少一个电介质层(272)和用于热连接所述电子部件(100)的至少一个结构化金属平面(274)的电路板。
3.根据前述权利要求所述的电子组件，其中，所述至少一个结构化金属平面(274)还被配置用于电连接所述电子部件(100)。
4.根据前述权利要求2或3所述的电子组件，其中，
所述结构化金属平面(274)的第一部分被配置用于热连接所述电子部件(100)，以及
所述结构化金属平面(274)的第二部分被配置用于电连接至少一个外部的电子部件。
5.根据前述权利要求中至少一项所述的电子组件，其中，
所述覆盖物承载结构(110)至少部分地由另一个印刷电路板(120)制成。
6.根据前述权利要求中的任一项所述的电子组件，其中，
所述印刷电路板(260)和/或所述另一个印刷电路板(120)是包括至少两个或多或少结构化的金属平面(274，276，278)和形成在两个邻近的金属平面(274，276；276，278)之间的至少一个电介质层(272，273)的电路板。
7.根据前述权利要求中的任一项所述的电子组件，还包括：
填充材料(495)，所述填充材料位于所述腔体(255)内。
8.根据前述权利要求中的任一项所述的电子组件，其中，
所述腔体(255)的至少一部分保持未填充。
9.根据前述权利要求中的任一项所述的电子组件，其中，
所述电子部件是裸晶片(100)。
10.根据前述权利要求中的任一项所述的电子组件，其中，
所述电子部件(100)是无源电子部件或有源电子部件。
11.根据前述权利要求中的任一项所述的电子组件，其中，
所述印刷电路板(260)和/或所述另一个印刷电路板(120)包括结构化金属平面(274，124)，所述结构化金属平面代表(a)天线结构、(b)EMI防护物、(c)导热元件中的至少一个。
12.根据前述权利要求中的任一项所述的电子组件，还包括：
连接元件(140，104)，所述连接元件用于将所述电子部件与所述基板承载结构和/或与所述覆盖物承载结构电连接。
13.根据前述权利要求中的任一项所述的电子组件，还包括：
附接在所述电子部件(100)背面的背面材料(104)。
14.根据前述权利要求中的任一项所述的电子组件，还包括：
焊接掩膜材料(280，130)，所述焊接掩膜材料覆盖所述印刷电路板(260)的外部金属平面和/或所述另一个印刷电路板(120)的外部金属平面。
15.根据前述权利要求中的任一项所述的电子组件，还包括：
另一个基板承载结构(550)，所述另一个基板承载结构具有形成在其中的另一个腔体，
另一个覆盖物承载结构(510)，以及
另一个电子部件(500)，所述另一个电子部件布置在所述另一个腔体内，且所述另一个电子部件既与所述另一个覆盖物承载结构(510)电连接和/或热连接，又与所述另一个基板承载结构(550)电连接和/或热连接，
其中所述另一个基板承载结构(550)至少部分地由另一个印刷电路板(560)制成，以及
其中，所述另一个基板承载结构(550)附接在所述覆盖物承载结构(110)处。
16.电子设备，包括
根据前述权利要求中的任一项所述的电子组件。
17.用于制造电子组件的方法，所述电子组件尤其是根据前述权利要求1至14中的任一项所述的电子组件，所述方法包括：
提供基板承载结构(250)，所述基板承载结构至少部分地由印刷电路板(260)制成，
在所述基板承载结构(250)内形成腔体(255)，
提供覆盖物承载结构(110)，
将电子部件(100)布置在所述腔体(255)内，以及
将所述电子部件(100)既与所述覆盖物承载结构(110)电连接和/或热连接，又与所述基板承载结构(250)电连接和/或热连接。
18.根据前述权利要求所述的方法，其中，
将所述电子部件(100)布置在所述腔体(255)内包括：
将所述电子部件(100)附接至所述覆盖物承载结构(110)，以及
将所述覆盖物承载结构(110)相对于所述基板承载结构(250)以这样一个定向放置，使得所述电子部件(100)布置在所述腔体(255)内。
CN201580034317.XA 2014-04-28 2015-04-28 包括由印刷电路板制成的承载结构的电子组件 Active CN106471619B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP14290124.8A EP2940729A1 (en) 2014-04-28 2014-04-28 Electronic assembly comprising a carrier structure made from a printed circuit board
EP14290124.8 2014-04-28
PCT/EP2015/059175 WO2015165889A1 (en) 2014-04-28 2015-04-28 Electronic assembly comprising a carrier structure made from a printed circuit board

Publications (2)

Publication Number Publication Date
CN106471619A true CN106471619A (zh) 2017-03-01
CN106471619B CN106471619B (zh) 2019-07-26

Family

ID=50841704

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580034317.XA Active CN106471619B (zh) 2014-04-28 2015-04-28 包括由印刷电路板制成的承载结构的电子组件

Country Status (4)

Country Link
US (1) US9929101B2 (zh)
EP (2) EP2940729A1 (zh)
CN (1) CN106471619B (zh)
WO (1) WO2015165889A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110603454A (zh) * 2017-03-31 2019-12-20 奥特斯奥地利科技与系统技术有限公司 具有集成的磁通门传感器的部件承载件
TWI708335B (zh) * 2018-07-31 2020-10-21 台灣積體電路製造股份有限公司 印刷電路板結構及其製造方法
WO2021135590A1 (zh) * 2019-12-31 2021-07-08 华为技术有限公司 一种电子设备
CN113939713A (zh) * 2019-09-09 2022-01-14 贺利氏先进传感器技术有限公司 柔性被动电子组件及其制造方法
WO2022110682A1 (zh) * 2020-11-30 2022-06-02 华为技术有限公司 封装基板及通信设备

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10319689B2 (en) * 2015-12-01 2019-06-11 Nxp Usa, Inc. Antenna assembly for wafer level packaging
KR101841836B1 (ko) * 2016-07-05 2018-03-26 김구용 다면 방열구조를 갖는 pcb 모듈, 및 이 모듈에 사용되는 방열 플레이트, 다층 pcb 어셈블리, 및 모듈 케이스
US10171715B2 (en) * 2017-01-26 2019-01-01 Asia Vital Components Co., Ltd. Camera module with integrated chip-on-board image sensing chip
EP3736839A1 (en) 2019-05-06 2020-11-11 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier comprising embedded magnet stack
US20230110957A1 (en) * 2021-10-13 2023-04-13 Mediatek Inc. Electronic device with stacked printed circuit boards

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210954A (ja) * 2000-01-24 2001-08-03 Ibiden Co Ltd 多層基板
CN1315742A (zh) * 2000-03-30 2001-10-03 陈怡铭 半导体晶片装置及其封装方法
US20050006739A1 (en) * 2003-07-08 2005-01-13 Howard Gregory E. Semiconductor packages for enhanced number of terminals, speed and power performance
US20120081864A1 (en) * 2010-09-30 2012-04-05 Kyocera Slc Technologies Corporation Collective printed circuit board

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243797A (ja) * 2002-02-19 2003-08-29 Matsushita Electric Ind Co Ltd モジュール部品
KR101286379B1 (ko) 2003-11-10 2013-07-15 스태츠 칩팩, 엘티디. 범프-온-리드 플립 칩 인터커넥션
US7880282B2 (en) 2003-12-18 2011-02-01 Rf Module & Optical Design Ltd. Semiconductor package with integrated heatsink and electromagnetic shield
DE102006062473A1 (de) 2006-12-28 2008-07-03 Qimonda Ag Halbleiterbauelement mit auf einem Substrat montiertem Chip
CN201887040U (zh) 2010-11-26 2011-06-29 深圳市晶凯电子技术有限公司 以pcb为基板的qfn/dfn封装之集成电路
EP2469592A1 (en) 2010-12-23 2012-06-27 Karlsruher Institut für Technologie Integrated circuit chip package device
JP5167516B1 (ja) * 2011-11-30 2013-03-21 株式会社フジクラ 部品内蔵基板及びその製造方法並びに部品内蔵基板実装体

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210954A (ja) * 2000-01-24 2001-08-03 Ibiden Co Ltd 多層基板
CN1315742A (zh) * 2000-03-30 2001-10-03 陈怡铭 半导体晶片装置及其封装方法
US20050006739A1 (en) * 2003-07-08 2005-01-13 Howard Gregory E. Semiconductor packages for enhanced number of terminals, speed and power performance
US20120081864A1 (en) * 2010-09-30 2012-04-05 Kyocera Slc Technologies Corporation Collective printed circuit board

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110603454A (zh) * 2017-03-31 2019-12-20 奥特斯奥地利科技与系统技术有限公司 具有集成的磁通门传感器的部件承载件
CN110603454B (zh) * 2017-03-31 2022-01-21 奥特斯奥地利科技与系统技术有限公司 具有集成的磁通门传感器的部件承载件
US11366181B2 (en) 2017-03-31 2022-06-21 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with integrated flux gate sensor
TWI708335B (zh) * 2018-07-31 2020-10-21 台灣積體電路製造股份有限公司 印刷電路板結構及其製造方法
CN113939713A (zh) * 2019-09-09 2022-01-14 贺利氏先进传感器技术有限公司 柔性被动电子组件及其制造方法
WO2021135590A1 (zh) * 2019-12-31 2021-07-08 华为技术有限公司 一种电子设备
WO2022110682A1 (zh) * 2020-11-30 2022-06-02 华为技术有限公司 封装基板及通信设备

Also Published As

Publication number Publication date
US20170053874A1 (en) 2017-02-23
EP3138126B1 (en) 2021-04-21
US9929101B2 (en) 2018-03-27
EP2940729A1 (en) 2015-11-04
WO2015165889A1 (en) 2015-11-05
EP3138126A1 (en) 2017-03-08
CN106471619B (zh) 2019-07-26

Similar Documents

Publication Publication Date Title
CN106471619B (zh) 包括由印刷电路板制成的承载结构的电子组件
US10128214B2 (en) Substrate and the method to fabricate thereof
EP1256980B1 (en) Ball grid array package with a heat spreader and method for making the same
US10211177B2 (en) High power semiconductor package subsystems
EP1374305B1 (en) Enhanced die-down ball grid array and method for making the same
EP3499560B1 (en) Semiconductor module and method for producing the same
US7566591B2 (en) Method and system for secure heat sink attachment on semiconductor devices with macroscopic uneven surface features
CN108352355B (zh) 具有预模制双引线框的半导体系统
KR20150104033A (ko) 초박형 임베디드 반도체 소자 패키지 및 그 제조 방법
CN105006453A (zh) 封装结构
CN104051395A (zh) 芯片堆叠封装及其方法
CN103378017A (zh) 高密度3d封装
JP2012524987A (ja) 吸収層を備える基板のためのカプセル化された回路装置及び該回路装置を製造する方法
CN103915405B (zh) 半导体器件和制造半导体器件的方法
JP2009016715A (ja) シールド及び放熱性を有する高周波モジュール及びその製造方法
US20090288805A1 (en) Semiconductor package with a chip on a support plate
CN108701664A (zh) 用于经封装半导体裸片的内部热扩散的设备及方法
US11272618B2 (en) Mechanically-compliant and electrically and thermally conductive leadframes for component-on-package circuits
CN110268519A (zh) 功率半导体模块
US20150115443A1 (en) Semiconductor package
KR20160038440A (ko) 전력 모듈 패키지와 이의 제작방법
CN106158787B (zh) 封装装置与其制作方法
KR20150076816A (ko) 전자 부품 모듈
JP2012015548A (ja) シールド及び放熱性を有する高周波モジュール及びその製造方法
CN104425398A (zh) 半导体封装、制造半导体封装的方法和叠层式半导体封装

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant