JP2005301635A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2005301635A
JP2005301635A JP2004116289A JP2004116289A JP2005301635A JP 2005301635 A JP2005301635 A JP 2005301635A JP 2004116289 A JP2004116289 A JP 2004116289A JP 2004116289 A JP2004116289 A JP 2004116289A JP 2005301635 A JP2005301635 A JP 2005301635A
Authority
JP
Japan
Prior art keywords
sealing body
lead
semiconductor device
external connection
sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004116289A
Other languages
English (en)
Other versions
JP4514497B2 (ja
Inventor
Tomoki Kawasaki
知樹 河崎
Takao Ochi
岳雄 越智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004116289A priority Critical patent/JP4514497B2/ja
Publication of JP2005301635A publication Critical patent/JP2005301635A/ja
Application granted granted Critical
Publication of JP4514497B2 publication Critical patent/JP4514497B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements

Abstract

【課題】パッケージサイズを増大させることなく、通信性能を高めることのできるアンテナ一体型の半導体装置を提供することを目的とする。
【解決手段】半導体チップ2と、半導体チップ2を載置するための搭載部5と、アンテナとを備えており、アンテナは、2個以上のコイル3,4で構成され、かつ上下に重なって配置されるという構造を持つ。半導体チップ2の端子パッドは、アンテナの両端に接続され、かつ封止樹脂により封止される。複数のコイル3,4は上下に重ね合わせた上で、一括で封止される。または、それぞれのコイル3,4ごとに別々に封止し、上下に重ね合わせた上で、外部接続リード12,13を用いて接続される。
【選択図】図1

Description

本発明は、半導体チップ等の電子部品を内蔵し、外部機器と非接触で電気信号を送受信する半導体装置及び半導体装置の製造方法に関する。
従来、非接触ICタグなどの無線通信機能を有する半導体装置が、ICカード、物流管理、商品管理といった用途に用いられている。これらの半導体装置は、メモリー機能を有する半導体チップと、データ送受信のためのアンテナとを有し、そのアンテナを通じて、外部電子機器と非接触で通信し、半導体チップに記憶されたデータの読み取りを行っている。
従来はアンテナとして、金属線コイルや、コイルをパターニングした基板などが用いられていたが、コイルや基板といった特殊な部品が必要な上、一般的な半導体製造工程での製造が困難で製造コストがかかるという問題があった。そこで、リードフレーム上にコイルを形成した半導体装置が提供された(たとえば、特許文献1参照。)。この方法は、一般的な半導体プラスチックパッケージの製造工程や製造設備をそのまま利用できるので、低コストで製造が可能である。
以下に、従来のリードフレームにコイルを形成した半導体装置について、図面を参照しながら説明する。図8は、従来のリードフレームに誘導コイルを一体化した半導体装置の実例である。
本構成では、リードフレーム31上に構成されたコイル33をアンテナに用いており、32は半導体チップ、35は半導体チップ搭載部、36はワイヤ、37は封止領域である。本半導体装置において、半導体チップ32は半導体チップ搭載部35に載置され、半導体チップ32の第1の端子とコイル33の第1の端子をワイヤ36により接続し、また半導体チップ32の第2の端子とコイル33の第2の端子をワイヤ36により接続し、これらを封止樹脂(図示せず)により封止し、ダムバー39をカツトし、非封止領域を除去することにより、完成される。
本構成により、半導体装置は、コイル33をアンテナとして機能させることができるため、外部電子機器と非接触で通信することが可能となる。
特開2000−124388号公報(第5−6頁、第1図)
しかしながら、従来の非接触半導体装置には、次のような問題があった。コイル33によるアンテナの通信距離は、コイル33の巻き数と径に比例する傾向があるが、リードフレーム31上にコイル33を形成する場合、コイル33の巻き数を増やせば、必然的にパッケージサイズが大きくなるという問題である。本半導体装置が主に物品に貼付されるという性格上、当然ながらパッケージサイズはできるだけ小さくする必要があるが、パッケージサイズが大きければその分、製造コストが高くなる。
前記に鑑み、本発明では、パッケージサイズを増大させることなく、通信性能を高めることのできるアンテナ一体型の半導体装置を提供することを目的とする。
さらに本発明では、通常の半導体製造工程による製造が可能な半導体装置の製造方法を提供することを目的とする。
前記従来の課題を解決するために本発明に係る半導体装置は、半導体チップと半導体チップを載置するための搭載部とアンテナを備えており、前記アンテナは2個以上のコイルで構成され、かつ上下に重なって配置されるという構造を持つ。また半導体チップの端子パッドは、アンテナの両端に接続され、かつ封止樹脂により封止される。そして、複数のコイルは上下に重ね合わせた上で、一括で封止される。または、それぞれのコイルごとに別々に封止し、上下に重ね合わせた上で、外部接続リードや突起電極を用いて、接続するという方法でも良い。
前記構成により、パッケージサイズを増加させることなく、通信性能を高めることのできる非接触の半導体装置を一般のプラスチックパッケージの製造工程により、製造することが可能である。
本発明では、2個以上のコイルを上下に重ねることにより、コイルの巻き数を倍増させることができるため、パッケージサイズを増加させることなく、アンテナ通信性能を高めることができる。また、リードフレーム、半導体チップ、ダイボンド材、ワイヤといった一般的な半導体製造のための部材を使用するため、通常の半導体製造工程による製造が可能である。
以下、本発明の実施形態に係る半導体装置の構成について、図面を参照しながら説明する。
(実施の形態1)
図1、図2を用いて、実施の形態1に係る製造方法の工程を説明する。図1は本発明の実施の形態1に用いるリードフレームの構成図である。図2は本発明の実施の形態1における製造方法の工程図である。
まず図2の(a)に示すように、エッチング法或いはプレス法により金属板を加工して、半導体チップ2を載置するための搭載部5と、2個以上のコイル3及び4と、外部接続用リード12及び13と、外枠部とを有するリードフレーム1を準備する。ここで7,8は封止領域、9はダムバーを示す。
次いで図2の(b)に示すように、ダイボンド材(図示せず)を用いて、半導体チップ2を搭載部5に載置する。
そして図2の(c)に示すように、半導体チップ2の第1の端子と第1のコイル3の第1の端子とを、第1のコイル3の第2の端子と第1の外部接続用リード12とを、第1の外部接続用リード12と第2のコイル4の第1の端子とを、第2のコイル4の第2の端子と第2の外部接続用リード13とを、第2の外部接続用リード13と半導体チップ2の第2の端子とを、それぞれワイヤ6で接続する。
次いで図2の(d)に示すように、それぞれのコイル3,4を含むリードフレーム1の内側を、樹脂により別々に封止して封止体20,21とする。
そして図2の(e)に示すように、外部接続用リード12,13を残して、樹脂モールド部、すなわち封止体20,21をリードフレーム1から切り離す。
その後に、図2の(f)に示すように、それぞれの封止体20,21が上下に重なるように外部接続用リード12,13を折り曲げる。
前記(a)〜(f)の工程を経ることにより、図1、図2に示す本発明に係る半導体装置の実施の形態1が完成する。
(実施の形態2)
次に、図3、図4を用いて、実施の形態2に係る製造方法の工程を説明する。図3は本発明の実施の形態2に用いるリードフレームの構成図である。図4は本発明の実施の形態2における製造方法の工程図である。
まず図4の(a)に示すように、エッチング法或いはプレス法により金属板を加工して、半導体チップ2を載置するための搭載部5と、第1のコイル3と、第1、第2の外部接続用リード12,13を含む第1の封止領域7とを有する第1のリードフレーム10を準備するとともに、第2のコイル4と、第3、第4の外部接続用リード14,15を含む第2の封止領域8とを有する第2のリードフレーム11を準備する。ここで9はダムバーを示す。
次いで図4の(b)に示すように、第1のリードフレーム10及び第2のリードフレーム11上に、内部の回路から導出される外部接続用リード12〜15にそれぞれ突起電極16〜19を形成する。
そして図4の(c)に示すように、ダイボンド材(図示せず)を用いて、半導体チップ2を第1の封止領域7の搭載部5に載置する。
次いで図4の(d)に示すように、第1の封止領域7において、半導体チップ2の第1の端子と第1のコイル3の第1の端子とを、第1のコイル3の第2の端子と第1の外部接続用リード12とを、第2の外部接続用リード13と半導体チップ2の第2の端子とを、それぞれワイヤ6で接続する。また、第2の封止領域8において、第3の外部接続用リード14と第2のコイル4の第1の端子とを、第2のコイル4の第2の端子と第4の外部接続用リード15とを、それぞれワイヤ6で接続する。
そして図4の(e)に示すように、第1の封止領域7と第2の封止領域8を樹脂により別々に封止して封止体20,21とする。
次いで図2の(f)に示すように、第1の封止領域7と第2の封止領域8とを、それぞれリードフレーム10,11から切り離す。
そして図4の(g)に示すように、第1の封止体20の突起電極16,17と第2の封止体21の突起電極18,19が接続できるように、第1の封止体20と第2の封止体21を上下に重ねあわせる。
その後に、図4の(h)に示すように、第1の封止体20の突起電極16,17と第2の封止体21の突起電極18,19とを、ハンダ付け22により接続する。
前記(a)〜(h)の工程を経ることにより、図3、図4に示す本発明に係る半導体装置の実施の形態2が完成する。なお、(h)の工程において、ハンダ付け22による接続方法を提示したが、溶接、カシメ、導電性接着剤で接続する方法も可能である。
(実施の形態3)
次に、図5、図6を用いて、実施の形態3に係る製造方法の工程を説明する。図5は本発明の実施の形態3に用いるリードフレームの構成図である。図6は本発明の実施の形態3における製造方法の工程図である。
まず図6の(a)に示すように、エッチング法或いはプレス法により金属板を加工して、半導体チップ2を載置するための搭載部5と、第1のコイル3と、第1、第2の外部接続用リード12,13を含む第1の封止領域7とを有する第1のリードフレーム10を準備するとともに、第2のコイル4と、第3、第4の外部接続用リード14,15を含む第2の封止領域8とを有する第2のリードフレーム11を準備する。ここで9はダムバーを示す。
次いで図6の(b)に示すように、ダイボンド材(図示せず)を用いて、半導体チップ2を第1の封止領域7の搭載部5に載置する。
そして図6の(c)に示すように、第1の封止領域7において、半導体チップ2の第1の端子と第1のコイル3の第1の端子とを、第1のコイル3の第2の端子と第1の外部接続用リード12とを、第2の外部接続用リード13と半導体チップ2の第2の端子とを、それぞれワイヤ6で接続する。また、第2の封止領域8において、第3の外部接続用リード14と第2のコイル4の第1の端子とを、第2のコイル4の第2の端子と第4の外部接続用リード15とを、それぞれワイヤ6で接続する。
次いで図6の(d)に示すように、第1の封止領域7と第2の封止領域8を樹脂により別々に封止して封止体20,21とする。
そして図6の(e)に示すように、第1の封止領域7と第2の封止領域8とを、それぞれリードフレーム10,11から切り離す。この際、外部接続用リード12〜15が、それぞれの封止体20,21の外部に突き出るようにする。
次いで図6の(f)に示すように、それぞれの封止体20,21の外部接続用リード12〜15を同じ向きにして、それぞれの封止体20,21を上下に重ねあわせる。
その後に、図4の(g)に示すように、それぞれの封止体20,21の外部接続用リード12〜15を折り曲げ、ハンダ付け22により接続する。
前記(a)〜(g)の工程を経ることにより、図5、図6に示す本発明に係る半導体装置の実施の形態3が完成する。なお、(g)の工程において、ハンダ付け22による接続方法を提示したが、溶接、カシメ、導電性接着剤で接続する方法も可能である。
(実施の形態4)
次に、図7を用いて、実施の形態4に係る製造方法の工程を説明する。図7は本発明の実施の形態4おける製造方法の工程図である。
まず図7の(a)に示すように、エッチング法或いはプレス法により金属板を加工して、半導体チップ2を載置するための搭載部5と、2個以上のコイル3及び4と、外部接続用リード12及び13と、外枠部とを有するリードフレーム1を準備する。ここで7,8は封止領域、9はダムバーを示す。
次いで図7の(b)に示すように、ダイボンド材(図示せず)を用いて、半導体チップ2を搭載部5に載置する。
そして図7の(c)に示すように、半導体チップ2の第1の端子と第1のコイル3の第1の端子とを、第1のコイル3の第2の端子と第1の外部接続用リード12とを、第1の外部接続用リード12と第2のコイル4の第1の端子とを、第2のコイル4の第2の端子と第2の外部接続用リード13とを、第2の外部接続用リード13と半導体チップ2の第2の端子とを、それぞれワイヤ6で接続する。
次いで図7の(d)に示すように、第1のコイル3と第2のコイル4が上下に重なるように、リードフレーム1を2つに折り曲げる。
そして図7の(e)に示すように、それぞれのコイル3,4を含むリードフレーム1の内側を、樹脂により封止して封止体20とする。
その後に、図7の(f)に示すように、外部接続用リード12,13を残して、樹脂モールドされた封止体20の部分をリードフレーム1から切り離す。
前記(a)〜(f)の工程を経ることにより、図7に示す本発明に係る半導体装置の実施の形態4が完成する。
上記の実施の形態1〜4では、2個のコイル3,4を上下に重ねあわせた半導体装置が示されているが、これは同様にして、3個以上のコイルを上下に重ねあわせた半導体装置とすることも可能である。
以上の実施の形態1〜4により、本半導体装置は、パッケージサイズを増加させることなく、アンテナのコイル巻き数を多くすることができ、通信距離を高めることができる。
以上説明したように、本発明は、低コストで高性能な無線通信機能を有する半導体装置を製造するのに有効である。
本発明の実施形態1における半導体装置のリードフレーム構成図 同半導体装置の製造方法の工程図 本発明の実施形態2における半導体装置のリードフレーム構成図 同半導体装置の製造方法の工程図 本発明の実施形態3における半導体装置のリードフレーム構成図 同半導体装置の製造方法の工程図 本発明の実施形態4における半導体装置の製造方法の工程図 従来のアンテナ回路を有する半導体装置を示す構成図
符号の説明
1 リードフレーム
2 半導体チップ
3 第1のコイル
4 第2のコイル
5 搭載部
6 ワイヤ
7 第1の封止領域
8 第2の封止領域
9 ダムバー
10 第1のリードフレーム
11 第2のリードフレーム
12 第1の外部接続用リード
13 第2の外部接続用リード
14 第3の外部接続用リード
15 第4の外部接続用リード
16 第1の突起電極
17 第2の突起電極
18 第3の突起電極
19 第4の突起電極
20 第1の封止体
21 第2の封止体
22 ハンダ付け

Claims (17)

  1. 半導体チップと、前記半導体チップを載置するための搭載部と、無線通信用のアンテナを有し、前記半導体チップに備えられた端子パッドは、前記アンテナの両端に接続され、かつ封止樹脂により封止された半導体装置であって、前記アンテナは2個以上のコイルで構成され、かつ上下に重なって配置されていることを特徴とする半導体装置。
  2. アンテナは、封止樹脂により、各々のコイルごとに別々に封止され、各々の封止体は上下に重なって配置され、各々の前記コイルは、各々の内部の回路から導出されたリードによって、電気的に接続されていることを特徴とする請求項1に記載の半導体装置。
  3. コイルごとに別々に封止された封止体において、第1の封止体の内部の回路より導出されたリードが、第2の封止体と外部で繋がっており、前記第1の封止体の内部の回路が前記第2の封止体の内部の回路と電気的に接続されていることを特徴とする請求項2に記載の半導体装置。
  4. コイルごとに別々に封止された封止体において、第1の封止体の内部の回路より導出された突起電極と、第2の封止体の内部の回路より導出された突起電極が、前記第1の封止体と前記第2の封止体の外部で接続されており、前記第1の封止体の内部の回路が前記第2の封止体の内部の回路と電気的に接続されていることを特徴とする請求項2に記載の半導体装置。
  5. コイルごとに別々に封止された封止体において、第1の封止体の内部の回路より導出されたリードと、第2の封止体の内部の回路より導出されたリードが、前記第1の封止体と前記第2の封止体の外部で接続されており、前記第1の封止体の内部の回路が前記第2の封止体の内部の回路と電気的に接続されていることを特徴とする請求項2に記載の半導体装置。
  6. アンテナを構成するそれぞれの前記コイルは、電気的に接続され、上下に配置され、かつ封止樹脂により一括に封止されていることを特徴とする請求項1に記載の半導体装置。
  7. エッチング法或いはプレス法により金属板を加工して、半導体チップを載置するための搭載部と、2個以上のコイルと、外部接続用リードと、外枠部とを有するリードフレームを準備する工程と、半導体チップを前記搭載部に載置する工程と、前記半導体チップと、前記第1のコイルの両端と、前記第2のコイルの両端と、第1の外部接続用リードと、第2の外部接続用リードとをワイヤで接続する工程と、それぞれの前記コイルを含む前記リードフレームの内側を、樹脂により別々に封止する工程と、樹脂モールド部を外部接続用リードを残して前記リードフレームから切り離す工程と、それぞれの封止体が上下に重なるように外部接続用リードを折り曲げる工程とにより製造されることを特徴とする半導体装置の製造方法。
  8. エッチング法或いはプレス法により金属板を加工して、半導体チップを載置するための搭載部とコイルと外部接続用リードを有する第1の封止領域と、コイルと外部接続用リードを有する第2の封止領域とを有するリードフレームを準備する工程と、半導体チップを搭載部に載置する工程と、前記半導体チップと各々のコイルの両端と外部接続用リードとをワイヤで接続する工程と、前記第1の封止領域と前記第2の封止領域をそれぞれ封止する工程と、第1の封止体と第2の封止体とをそれぞれ前記リードフレームの外枠部から切り離す工程と、前記第1の封止体と前記第2の封止体とを上下に重ね合わせ、外部で接続する工程とにより製造されることを特徴とする半導体装置の製造方法。
  9. エッチング法或いはプレス法により金属板を加工して、半導体チップを載置するための搭載部とコイルと外部接続用リードとを有する第1の封止領域、及びコイルと外部接続用リードとを有する第2の封止領域が、同一フレーム上に一対または複数対形成したリードフレームを準備する工程を有することを特徴とする請求項8に記載の半導体装置の製造方法。
  10. エッチング法或いはプレス法により金属板を加工して、半導体チップを載置するための搭載部とコイルと外部接続用リードとを有する第1の封止領域が同一フレーム上に1個以上形成されたリードフレームと、コイルと外部接続用リードを有する第2の封止領域が同一フレーム上に1個以上形成されたリードフレームを準備することを特徴とする請求項8に記載の半導体装置の製造方法。
  11. リードフレーム上に、内部の回路から導出される外部接続用リードに突起電極を形成する工程と、第1の封止体と第2の封止体の上下面から導出する前記突起電極を、前記第1の封止体及び前記第2の封止体の外部で接続する工程とにより製造されることを特徴とする請求項8に記載の半導体装置の製造方法。
  12. 第1の封止体と第2の封止体の側面から導出する前記外部接続用リードを折り曲げ、前記第1の封止体及び前記第2の封止体の外部で接続する工程で製造されることを特徴とする請求項8に記載の半導体装置の製造方法。
  13. 第1の封止体の外部接続用リードと第2の封止体の外部接続用リードとを、前記第1の封止体及び前記第2の封止体の外部でハンダ付けにより接続する工程で製造されることを特徴とする請求項8に記載の半導体装置の製造方法。
  14. 第1の封止体の外部接続用リードと第2の封止体の外部接続用リードとを、前記第1の封止体及び前記第2の封止体の外部で溶接により接続する工程で製造されることを特徴とする請求項8に記載の半導体装置の製造方法。
  15. 第1の封止体の外部接続用リードと第2の封止体の外部接続用リードとを、前記第1の封止体及び前記第2の封止体の外部でカシメにより接続する工程で製造されることを特徴とする請求項8に記載の半導体装置の製造方法。
  16. 第1の封止体の外部接続用リードと第2の封止体の外部接続用リードとを、前記第1の封止体及び前記第2の封止体の外部で導電性接着剤により接続する工程で製造されることを特徴とする請求項8に記載の半導体装置の製造方法。
  17. エッチング法或いはプレス法により金属板を加工して、半導体チップを載置するための搭載部と2個以上のコイルとを有するリードフレームを準備する工程と、半導体チップを前記搭載部に載置する工程と、前記半導体チップと、第1のコイルの両端と、第2のコイルの両端と、第1のリードと、第2のリードとをワイヤで接続する工程と、第1のコイルと第2のコイルが上下に重なるように、前記リードフレームを2つに折り曲げる工程と、それぞれの前記コイルを含む前記リードフレームの内側を、樹脂により封止する工程と、樹脂モールドされた部分を前記リードフレームから切り離す工程とにより製造されることを特徴とする半導体装置の製造方法。
JP2004116289A 2004-04-12 2004-04-12 半導体装置の製造方法 Expired - Fee Related JP4514497B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004116289A JP4514497B2 (ja) 2004-04-12 2004-04-12 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004116289A JP4514497B2 (ja) 2004-04-12 2004-04-12 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005301635A true JP2005301635A (ja) 2005-10-27
JP4514497B2 JP4514497B2 (ja) 2010-07-28

Family

ID=35333094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004116289A Expired - Fee Related JP4514497B2 (ja) 2004-04-12 2004-04-12 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4514497B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015005599A (ja) * 2013-06-20 2015-01-08 ルネサスエレクトロニクス株式会社 半導体装置
TWI644603B (zh) * 2017-10-25 2018-12-11 光寶新加坡有限公司 翻轉式磁耦合封裝結構及其引線架組件與製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11195747A (ja) * 1998-01-05 1999-07-21 Matsushita Electric Ind Co Ltd 電子回路モジュール
JP2001024145A (ja) * 1999-07-13 2001-01-26 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11195747A (ja) * 1998-01-05 1999-07-21 Matsushita Electric Ind Co Ltd 電子回路モジュール
JP2001024145A (ja) * 1999-07-13 2001-01-26 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015005599A (ja) * 2013-06-20 2015-01-08 ルネサスエレクトロニクス株式会社 半導体装置
US9698110B2 (en) 2013-06-20 2017-07-04 Renesas Electronics Corporation Semiconductor device with integrated antenna
TWI644603B (zh) * 2017-10-25 2018-12-11 光寶新加坡有限公司 翻轉式磁耦合封裝結構及其引線架組件與製造方法

Also Published As

Publication number Publication date
JP4514497B2 (ja) 2010-07-28

Similar Documents

Publication Publication Date Title
US8184453B1 (en) Increased capacity semiconductor package
US8133764B2 (en) Embedded inductor and method of producing thereof
US20090004774A1 (en) Method of multi-chip packaging in a tsop package
US20090127682A1 (en) Chip package structure and method of fabricating the same
US9779966B2 (en) Lead frame and semiconductor device
US11942263B2 (en) Supportable package device and package assembly
JP2001326295A (ja) 半導体装置および半導体装置製造用フレーム
US20090014854A1 (en) Lead frame, semiconductor package including the lead frame and method of forming the lead frame
JP5051463B2 (ja) 積み重ね型パッケージ集積回路デバイスの製造方法
WO2015157659A1 (en) Integrated circuit module for a dual-interface smart card
JP2008532277A (ja) 改良したボンディングパッド接続部を備える集積回路パッケージ装置、リードフレームおよび電子装置
US20090020859A1 (en) Quad flat package with exposed common electrode bars
CN103050467A (zh) 封装结构及其制造方法
JP2009064854A (ja) リードフレーム、半導体装置、及び半導体装置の製造方法
US20090045491A1 (en) Semiconductor package structure and leadframe thereof
US8283757B2 (en) Quad flat package with exposed common electrode bars
JP4514497B2 (ja) 半導体装置の製造方法
KR100788341B1 (ko) 칩 적층형 반도체 패키지
JP3572216B2 (ja) 非接触データキャリア
US7193305B1 (en) Memory card ESC substrate insert
CN114073171A (zh) 线路嵌入式基板、芯片封装结构及基板制备方法
CN219457613U (zh) 封装结构
JP2004281486A (ja) 半導体パッケージ及び同パッケージを用いた半導体装置
JP2010103577A (ja) 半導体装置
JP4818287B2 (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070312

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100413

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100511

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees