JP5183800B2 - 半導体集積回路装置およびそれを実装したｉｃカード - Google Patents

半導体集積回路装置およびそれを実装したｉｃカード Download PDF

Info

Publication number
JP5183800B2
JP5183800B2 JP2011509254A JP2011509254A JP5183800B2 JP 5183800 B2 JP5183800 B2 JP 5183800B2 JP 2011509254 A JP2011509254 A JP 2011509254A JP 2011509254 A JP2011509254 A JP 2011509254A JP 5183800 B2 JP5183800 B2 JP 5183800B2
Authority
JP
Japan
Prior art keywords
circuit
signal
output signal
feedback path
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011509254A
Other languages
English (en)
Other versions
JPWO2010119772A1 (ja
Inventor
一希 渡邊
顕宏 鳥山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2011509254A priority Critical patent/JP5183800B2/ja
Publication of JPWO2010119772A1 publication Critical patent/JPWO2010119772A1/ja
Application granted granted Critical
Publication of JP5183800B2 publication Critical patent/JP5183800B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/20—Near-field transmission systems, e.g. inductive or capacitive transmission systems characterised by the transmission technique; characterised by the transmission medium
    • H04B5/24—Inductive coupling
    • H04B5/26—Inductive coupling using coils
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/70—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes
    • H04B5/72—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes for local intradevice communication
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/70—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes
    • H04B5/79—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes for data transfer in combination with power transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Near-Field Transmission Systems (AREA)

Description

本発明は半導体集積回路装置およびそれを実装したＩＣカードに関するもので、特に非接触型ＩＣカード(以下、ＩＣカード)の通信データの振幅変化の時に発生するアンダーシュートやオーバーシュートが大きい場合も通信データによる振幅変化を正確に検出するのに有効な技術である。
カード内に半導体集積回路装置およびアンテナを搭載した、いわゆるＩＣカードは、リーダ・ライタ装置と半導体集積回路装置との間で情報の交換を行い、ＩＣカードが保持しているデータの送信、リーダ・ライタ装置から送信されたデータの保持など様々な機能を実現する。
国際規格ＩＳＯ／ＩＥＣ１４４４３によれば、非接触インターフェースを有するＩＣカードはＰＩＣＣと呼ばれ、ＰＣＤと呼ばれるリーダー／ライター装置とＲＦ通信を行うものである。尚、ＩＳＯはInternational Organization for Standardizationの略であり、ＩＥＣはInternational Electrical Commissionの略である。また、ＰＩＣＣはProximity Cardの略であり、ＰＣＤはProximity Coupling Deviceの略である。
例えば、下記非特許文献１に記載されているように、国際規格ＩＳＯ／ＩＥＣ１４４４３のタイプＡでは、ＰＣＤからＰＩＣＣへの通信は、ＡＳＫ１００％の変調度の変調方式で変形ミラー方式による符号化方式とされている。しかし、国際規格ＩＳＯ／ＩＥＣ１４４４３のタイプＢではＰＣＤからＰＩＣＣへの通信はＡＳＫ１０％の変調率の変調方式でＮＲＺ−Ｌ方式による符号化方式とされている。尚、ＮＲＺ−Ｌは、Non Return to Zero-Levelの略である。尚、ＡＳＫは、ディジタル変調方式の１つである振幅偏移変調(Amplitude Shift Keying)である。
また、下記非特許文献２に記載のように、タイプＢの初期化ではタイプＢのＰＩＣＣは、アイドル状態でタイプＢのリクエストコマンドを待っている。このリクエストコマンドは、タイプＢのＰＩＣＣにアプリケーション・ファミリー・アイデンティファイヤー(ＡＦＩ)、属性情報パラメータ(ＰＡＲＡＭ)、巡回冗長チェックコード(ＣＲＣ)を生成する準備のためのものである。タイプＢのＰＩＣＣがＡＦＩの一致を検出するとタイプＢのリクエストに対するレスポンスをＰＣＤに送信する。このレスポンスは、擬似ユニーク・アイデンティファイヤー(ＰＵＰＩ)、アプリケーション情報(アプリケーションデータ)、プロトコール情報、巡回冗長チェックコード(ＣＲＣ)を含んでいる。その後、タイプＢのＰＩＣＣがＰＩＣＣ選択コマンドを受け付けると、それに対するレスポンスをＰＣＤに送信して、アクテイブ状態に遷移する。更にタイプＢの送信データはフレームとしてのキャラクタと呼ばれており、このフレームはＳＯＦ(Start Of Frame)とＥＯＦ(End Of Frame)とによって境界が定められている。ＳＯＦとＥＯＦのそれぞれは、１個の立ち下がりエッジと所定の長さの論理“０”を含んでいる。
近年、短距離無線通信技術(ＮＦＣ)と呼ばれ、家電製品、デジタルメディア、消費者向けの無線通信接続、コンテンツ、ビジネス上の取引を簡略化して、かつ拡大させる通信技術が普及している。このＮＦＣ技術は既存の種々の通信方式と互換性を持ち、１３．５６ＭＨｚのＲＦ周波数を使用して、１０ｃｍ程度で最大通信レート８４７Ｋｂｐｓの短距離通信を可能とする。特に、電子決済機能を有するＩＣカードマイコン(セキュアチップ)を内蔵する携帯電話端末にＮＦＣ技術が搭載されて、非接触による店舗での商品購入の支払い、駅での交通費の支払い等の種々の非接触電子決済への活用によりエンドユーザの利便性を向上させることを狙っている。尚、ＮＦＣは、Near Field Communicationの略である。
下記非特許文献３には、国際規格ＩＳＯ／ＩＥＣ１８０９２のＮＦＣの内容が記載されている。ＩＳＯ／ＩＥＣ１８０９２のＮＦＣの２１２Ｋｂｐｓから４２４Ｋｂｐｓの転送レートの通信では、変調率が８％〜３０％のＡＳＫ変調方式の変調方式でＭａｎｃｈｅｓｔｅｒ方式による符号化方式とされている。パッシィブ通信モードではターゲットにエネルギー供給するＲＦ電界をイニシェーターが生成する一方、アクテイブ通信モードではイニシェーターとターゲットとは交互にＲＦ電界を生成するものである。
ＩＳＯ／ＩＥＣ１８０９２の１０６、２１２または４２４Ｋｂｐｓのいずれかの転送レートの通信の初期化では、アプリケーションがアクテイブ通信モードにスイッチする一方、３つの転送レートのひとつを選択する。２１２と４２４Ｋｂｐｓの転送レートのパッシィブ通信モードの初期化では、データパケットの前にはプリアンブルが挿入され、このプリアンブルは論理“０”がエンコードされた最小４８ビットを含むものである。
このように国際規格ＩＳＯ／ＩＥＣ１４４４３のタイプＢに準拠するリーダ・ライタ装置からＩＣカードへのデータ送信いわゆる下り通信(Down Link)では、下記非特許文献１や下記非特許文献２に記載のように、搬送波信号の振幅を変化させるいわゆる振幅変調方式が使用されている。
下記非特許文献１に記載の国際規格ＩＳＯ／ＩＥＣ１４４４３のタイプＢに準拠する下り通信は、高周波の交流信号からなる搬送波信号の振幅を部分的に下り通信データによって変調するいわゆる振幅変調方式による情報伝達であり、下り通信データはＮＲＺ−Ｌによって符号化されものである。
また下記非特許文献１に記載の国際規格ＩＳＯ／ＩＥＣ１４４４３のタイプＢに準拠する下り通信データの先頭にはＳＯＦ(通信開始信号)が付加され、下り通信データの最後尾にはＥＯＦ(通信終了信号)が付加されるものである。
更に下記非特許文献２に記載の国際規格ＩＳＯ／ＩＥＣ１４４４３のタイプＢに準拠する下り通信は、高周波の交流信号からなる搬送波信号の振幅を部分的に送信データによって変調するいわゆる振幅変調方式による情報伝達である。
また下記非特許文献３に記載の国際規格ＩＳＯ／ＩＥＣ１８０９２に準拠する下り通信データは、マンチェスターコードにより符号化され、下り通信データの先頭にはプリアンブルが付加されるものである。
以上の説明のように、ＩＣカードに搭載された半導体集積回路装置はリーダ・ライタ装置から供給された高周波信号を非接触型ＩＣカードに搭載されたアンテナで受信して、アンテナの両端に発生した電圧を整流および平滑化して内部回路の動作に必要な内部電圧を形成するものである。
その際、リーダ・ライタ装置との通信距離に応じてＩＣカードに搭載されたアンテナが受信する電力が変化する一方、リーダ・ライタ装置から送信される下り通信データによって変調された信号振幅が変化する。一般に、通信距離が近い時は、ＩＣカードが受信する変調信号振幅は大きく、通信距離が遠くなるほど、変調信号振幅が小さくなる。
従って、ＩＣカードの通信距離を拡大するためには、下り通信データが形成する振幅変化が小さい場合であっても復調が可能な受信回路を実現する必要があった。
下記非特許文献１や下記非特許文献２に記載の国際規格ＩＳＯ／ＩＥＣ１４４４３のタイプＢに準拠する下り通信として振幅変調方式を利用する通信インターフェースに対応したＩＣカードに搭載される受信回路として、下記特許文献１に開示された受信回路を使用することができる。
下記特許文献１に記載の受信回路は、ＩＣカード内に搭載されるアンテナの両端の交流信号を整流および平滑化して、フィルタ回路によって不要な周波数成分を除去する。フィルタ回路の出力信号は容量を介して演算増幅器の反転入力端子(−)に供給され、演算増幅器および帰還経路がフィルタ回路の出力信号の変化点を検出することで信号振幅を増幅して、リーダ・ライタ装置から送信される下り通信データを受信することが可能である。
下記特許文献２に記載の受信回路は、ＩＣカード内に搭載されるアンテナの両端の交流信号を整流および平滑化して、フィルタ回路によって不要な周波数成分を除去して、この不要な周波数成分が除去された信号から低周波数信号と高周波数信号との２つの信号を生成する。これらの２つの信号をヒステリシス特性を持った比較器によって正方向および負方向への変化点を検知して、双安定回路によって２値化することでデータを復調するものである。
特開２００５−２２２２６５号 公報 日本国特許 第３１７７５０２号 公報
Ｄ． Ｂａｄｄｅｌｅｙ， "Ｆｉｎａｌ Ｃｏｍｍｉｔｔｅｅ Ｄｒａｆｔ ＩＳＯ／ＩＥＣ １４４４３−２" Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ ｃａｒｄｓ−Ｃｏｎｔａｃｔｌｅｓｓ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ(ｓ) ｃａｒｄ−Ｐｒｏｘｉｍｉｔｙ ｃａｒｄ− Ｐａｒｔ ２： Ｒａｄｉｏ ｆｒｅｑｕｅｎｃｙ ｐｏｗｅｒ ａｎｄ ｓｉｇｎａｌ ｉｎｔｅｒｆａｃｅ，ｈｔｔｐ：／／ｗｗｗ．ｗａａｚａ．ｏｒｇ／ｄｏｗｎｌｏａｄ／ｆｃｄ−１４４４３−２．ｐｄｆ[平成２０年５月３０日検索] Ｄ． Ｂａｄｄｅｌｅｙ， "ＦＩＮＡＬ ＣＯＭＭＩＴＴＥＥ ＤＲＡＦＴ ＩＳＯ／ＩＥＣ １４４４３−３" Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ ｃａｒｄｓ−Ｃｏｎｔａｃｔｌｅｓｓ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ(ｓ) ｃａｒｄ−Ｐｒｏｘｉｍｉｔｙ ｃａｒｄ− Ｐａｒｔ ３： Ｒａｄｉｏ Ｉｔｉａｌｉｚａｔｉｏｎ ａｎｄ ａｎｔｉｃｏｌｌｉｓｉｏｎ，ｈｔｔｐ：／／ｗｗｗ．ｗａａｚａ．ｏｒｇ／ｄｏｗｎｌｏａｄ／ｆｃｄ−１４４４３−３．ｐｄｆ[平成２０年５月３０日検索] ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＳＴＡＤＡＲＤ ＩＳＯ／ＩＥＣ １８０９２， "Ｉｎｆｏｒｍａｔｉｏｎ ｔｅｃｈｎｏｌｏｇｙ −Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ ａｎｄ ｉｎｆｏｒｍａｔｉｏｎ ｅｘｃｈａｎｇｅ ｂｅｔｗｅｅｎ ｓｙｓｔｅｍｓ−Ｎｅａｒ Ｆｉｅｌｄ Ｃｏｍｍｍｎｉｃａｔｉｏｎ−Ｉｎｔｅｒｆａｃｅ ａｎｄ Ｐｒｏｔｏｃｏｌ(ＮＦＣＩＰ−１)"，ｈｔｔｐ：／／ｓｔａｄａｒｄｓ．ｉｓｏ．ｏｒｇ／ｉｔｔｆ／ｌｉｃｅｎｃｅ．ｈｔｍｌ[平成２０年５月３０日検索]
上記非特許文献１や上記非特許文献２に記載のようにリーダ・ライタ装置からＩＣカードへのデータ送信(下り通信)に振幅変調方式が用いられるＩＣカードシステムでは、近距離通信時にてＩＣカードが受信する下り通信データの振幅変化は大きく、遠距離通信時にてＩＣカードが受信する下り通信データの振幅変化は小さい。従って、ＩＣカードの通信距離を拡大するためには、ＩＣカードに搭載される受信回路の受信感度を高める必要がある。
一方、リーダ・ライタ装置が出力する下り通信データを形成する変調信号は、振幅変化時にアンダーシュートやオーバーシュートが発生する可能性がある。これは、上記非特許文献１や上記非特許文献２にも記載されており、変調信号振幅に対して１０％までのアンダーシュートやオーバーシュートは許可されている。
以上のような条件下において、ＩＣカードの通信距離拡大等を目的に、ＩＣカードに搭載される受信回路の受信感度を高めた場合には、遠距離通信時にてアンダーシュートやオーバーシュートが極めて小さくなるので安定した復調が可能である。しかし、その反面、近距離通信時にて、下り通信データによる振幅変化が大きくなる一方、振幅変化時にて発生するアンダーシュートやオーバーシュートも大きくなる。その結果、下り通信データが形成する振幅変化は検出可能ではあるが、アンダーシュートやオーバーシュートによる振幅変化も検出してしまうため、受信回路は正常に復調することができなくなり、誤受信が発生する可能性があることが、本発明に先立った本発明者等による検討により明らかとされた。
上記非特許文献１や上記非特許文献２に示されるように、下り通信手段として振幅変調方式を利用する通信インターフェースに対応したＩＣカードに搭載される受信回路の従来例として、上記特許文献１や上記特許文献２に開示されている受信回路がある。
ここでは、上記特許文献１を基に、本発明に先立って本発明者等が事前に検討した内容を下記に説明する。
上記特許文献１に記載の受信回路は、ＩＣカード内に搭載されるアンテナの両端の交流信号を整流および平滑化して、フィルタ回路によって不要な周波数成分を除去する。フィルタ回路の出力信号は容量を介して演算増幅器の反転入力端子(−)に供給され、演算増幅器および帰還経路がフィルタ回路の出力信号の変化点を検出することで、信号振幅を増幅する。
この演算増幅器および帰還経路は、データを受信する際に下記［状態１］および［状態２］の状態を持ち、この２つの状態間の遷移を繰り返すことでデータ振幅を増幅する。
［状態１］：演算増幅器の反転入力端子(−)の電位が非反転入力端子(＋)の電位よりも高い状態にあって、データ振幅が小さくなる(つまり反転入力端子(−)の電位が下がる)ことを検出することが可能であり、データ振幅が大きくなる(つまり反転入力端子(−)の電位が上がる)ことを検出することはできない状態。
［状態２］：演算増幅器の反転入力端子(−)の電位が、非反転入力端子(＋)の電位よりも低い状態にあって、データ振幅が大きくなる(つまり反転入力端子(−)の電位が上がる)ことを検出することが可能であり、データ振幅が小さくなる(つまり反転入力端子(−)の電位が下がる)ことを検出することはできない状態。
ここでリーダ・ライタ装置が出力する下り通信データを形成する変調信号が振幅変化時に大きなアンダーシュートやオーバーシュートを有する場合に関して、上記特許文献１に記載の受信回路の動作を検討する。
無変調の状態では、受信回路は［状態１］の状態にある。この状態から、リーダ・ライタ装置が下り通信データの送信開始に伴い搬送波信号の振幅変調が開始されると、搬送波信号の振幅が小さくなったことを検知して、［状態２］の状態に遷移する。
しかし、変調された搬送波信号は大きなアンダーシュートを有するため、一度搬送波信号の振幅が小さくなった後に振幅が大きく戻されてしまう。この時に、搬送波信号の振幅は無変調の状態よりも小さな振幅ではあるが、搬送波信号の振幅が大きく戻ったことを検知してしまい、［状態１］の状態に遷移してしまう。
その後に、リーダ・ライタ装置が下り通信データに応じて搬送波信号の振幅は大きくなり、無変調状態と同等の信号振幅に戻ろうとする。これによって、受信回路には正方向の信号変化が入力されるが、受信回路は［状態１］の状態にあるため、その変化を検知することができず、［状態１］の状態を維持する。
しかし、この搬送波信号の振幅変化は大きなオーバーシュートを有するために、一度搬送波信号の振幅が大きくなり過ぎた後に、振幅が大きく戻り、無変調の状態と同等の振幅になる。これによって、受信回路には負方向の信号振幅が入力されるため、受信回路は［状態２］の状態に遷移する。
この以降も、搬送波信号の振幅変化にともなって上記の動作が繰り返されるが、受信回路が検知して受信回路が出力する信号は、リーダ・ライタ装置から送信された下り通信データとは大きく異なるものとなり、正常に復調することができない。
以上のように、リーダ・ライタ装置から送信される下り通信データの変調信号が振幅変化時に大きなアンダーシュートやオーバーシュートを有する場合には、受信回路が下り通信データによる振幅変化だけでなくアンダーシュートやオーバーシュートによる振幅変化も検知することでリーダ・ライタ装置から送信される下り通信データを安定して復調することが困難であることが、発明者等の事前検討によって明らかになった。
例えば、上記非特許文献１に記載の下り通信では、下り通信データの先頭に付加されるＳＯＦ信号(通信開始信号)はデータの先頭であることを意味する極めて重要な信号であって、その時間幅等を正確に認識する必要がある。しかし、以上のようにアンダーシュートやオーバーシュートによる振幅変化を検知してしまうことで、ＳＯＦ(通信開始信号)を正常に認識できず、リーダ・ライタ装置との通信が不可能になってしまう。
本発明は、上述の如き本発明に先立った本発明者等の検討によってなされたものである。
従って本発明の目的とするところは、ＩＣカードにおいて、下り通信データによる振幅変化時に発生するアンダーシュートやオーバーシュートが大きい場合であっても下り通信データによる振幅変化を正確に検出して、リーダ・ライタ装置から供給される振幅変調された信号を安定して復調することができる受信回路を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添附図面から明らかになるであろう。
本願において開示される発明のうち代表的なもの概要を説明すれば、下記のとおりである。
すなわち、本発明の代表的な実施の形態による半導体集積回路装置(Ｂ２)は、アンテナ(Ｌ１)に接続されるアンテナ端子(ＬＡ、ＬＢ)と、前記アンテナから前記アンテナ端子に供給される交流信号から電源電圧を生成する電源回路(Ｂ３)と、前記交流信号に重畳された情報信号から前記情報信号を復調する受信回路(Ｂ５)とを具備する(図１参照)。
前記受信回路(Ｂ５)は、整流回路(Ｂ９)とフィルタ回路(Ｂ１０)と容量(Ｃ１)と増幅器(Ａ１)と帰還経路(Ｂ１１)とスイッチ回路(ＳＷ１)と２値化回路(Ｂ１２)と制御回路(Ｂ１３)とを含む(図３参照)。
前記整流回路(Ｂ９)は、前記アンテナ端子に供給される前記交流信号を整流して平滑する。
前記整流回路(Ｂ９)の出力信号は、高周波成分を低減する前記フィルタ回路(Ｂ１０)の入力に供給される。
前記フィルタ回路(Ｂ１０)の出力信号(Ｓ１)は、前記容量(Ｃ１)を介して前記増幅器(Ａ１)の反転入力端子(−)に供給される。
前記増幅器(Ａ１)は、第１の基準電圧(Ｖ１)に関して、前記反転入力端子(−)に供給される入力信号(Ｓ２)の反転増幅機能を有する。
前記増幅器(Ａ１)の出力信号(Ｓ３)は、前記帰還経路(Ｂ１１)と前記スイッチ回路(ＳＷ１)とを介して前記反転入力端子(−)に伝達可能とされる。
前記スイッチ回路(ＳＷ１)は、前記制御回路(Ｂ１３)の出力信号(ＳＣ１)によって制御可能とされている。
前記２値化回路(Ｂ１２)は、前記増幅器(Ａ１)の前記出力信号(Ｓ３)を２値化するものである。
前記２値化回路(Ｂ１２)の出力信号(ＳＲ)のレベル変化(Ｘ、Ｙ)から所定の時間(Ｔ１)の経過期間に、前記スイッチ回路(ＳＷ１)は前記制御回路(Ｂ１３)の前記出力信号(ＳＣ１)によってオフ状態(Ｄｉｓａｂｌｅ)に制御されることを特徴とする(図４参照)。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、ＩＣカードにおいて、下り通信データによる振幅変化時に発生するアンダーシュートやオーバーシュートが大きい場合であっても下り通信データによる振幅変化を正確に検出することができる。
図１は、本発明の第１の実施の形態による半導体集積回路装置および非接触型ＩＣカードの基本的な構成を示す図である。 図２は、図１に示すＩＣカードＢ１の構造を示す図である。 図３は、図１に示したＩＣカードＢ１に搭載された半導体集積回路装置Ｂ２の内部回路Ｂ４に内蔵された受信回路Ｂ５の構成を示す図である。 図４は、ＩＣカードＢ１に搭載された半導体集積回路装置Ｂ２の内部回路Ｂ４に内蔵され図３に示した受信回路Ｂ５の各部の動作波形を示す図である。 図５は、図１に示したＩＣカードＢ１に搭載された半導体集積回路装置Ｂ２の内部回路Ｂ４に内蔵される本発明の実施の形態２による受信回路Ｂ５の構成を示す図である。 図６は、ＩＣカードＢ１に搭載された半導体集積回路装置Ｂ２の内部回路Ｂ４に内蔵され図５に示した受信回路Ｂ５の各部の動作波形を示す図である。 図７は、図１に示したＩＣカードＢ１に搭載された半導体集積回路装置Ｂ２の内部回路Ｂ４に内蔵される本発明の実施の形態３による受信回路Ｂ５の構成を示す図である。 図８は、ＩＣカードＢ１に搭載された半導体集積回路装置Ｂ２の内部回路Ｂ４に内蔵され図７に示した受信回路Ｂ５の各部の動作波形を示す図である。 図９は、図１に示したＩＣカードＢ１に搭載された半導体集積回路装置Ｂ２の内部回路Ｂ４に内蔵される本発明の実施の形態４による受信回路Ｂ５の構成を示す図である。 図１０は、ＩＣカードＢ１に搭載された半導体集積回路装置Ｂ２の内部回路Ｂ４に内蔵され図９に示した受信回路Ｂ５の各部の動作波形を示す図である。 図１１は、図１に示したＩＣカードＢ１に搭載された半導体集積回路装置Ｂ２の内部回路Ｂ４に内蔵される本発明の実施の形態３による受信回路Ｂ５の構成を示す図である。 図１２は、図１に示したＩＣカードＢ１に搭載された半導体集積回路装置Ｂ２の内部回路Ｂ４に内蔵される本発明の実施の形態６による受信回路Ｂ５の構成を示す図である。 図１３は、ＩＣカードＢ１に搭載された半導体集積回路装置Ｂ２の内部回路Ｂ４に内蔵され図１２に示した受信回路Ｂ５の各部の動作波形を示す図である。
１．実施の形態の概要
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
本発明の代表的な実施の形態による半導体集積回路装置(Ｂ２)は、
アンテナ(Ｌ１)に接続されるアンテナ端子(ＬＡ、ＬＢ)と、
前記アンテナから前記アンテナ端子に供給される交流信号から電源電圧を生成する電源回路(Ｂ３)と、
前記交流信号に重畳された情報信号から前記情報信号を復調する受信回路(Ｂ５)とを具備する(図１参照)。
前記受信回路(Ｂ５)は、整流回路(Ｂ９)とフィルタ回路(Ｂ１０)と容量(Ｃ１)と増幅器(Ａ１)と帰還経路(Ｂ１１)とスイッチ回路(ＳＷ１)と２値化回路(Ｂ１２)と制御回路(Ｂ１３)とを含む(図３参照)。
前記整流回路(Ｂ９)は、前記アンテナ端子に供給される前記交流信号を整流して平滑するものである。
前記整流回路(Ｂ９)の出力信号は、高周波成分を低減する前記フィルタ回路(Ｂ１０)の入力に供給される。
前記フィルタ回路(Ｂ１０)の出力信号(Ｓ１)は、前記容量(Ｃ１)を介して前記増幅器(Ａ１)の反転入力端子(−)に供給される。
前記増幅器(Ａ１)は、第１の基準電圧(Ｖ１)に関して、前記反転入力端子(−)に供給される入力信号(Ｓ２)の反転増幅機能を有するものである。
前記増幅器(Ａ１)の出力信号(Ｓ３)は、前記帰還経路(Ｂ１１)と前記スイッチ回路(ＳＷ１)とを介して前記反転入力端子(−)に伝達可能とされている。
前記スイッチ回路(ＳＷ１)は、前記制御回路(Ｂ１３)の出力信号(ＳＣ１)によって制御可能とされている。
前記２値化回路(Ｂ１２)は、前記増幅器(Ａ１)の前記出力信号(Ｓ３)を２値化するものである。
前記２値化回路(Ｂ１２)の出力信号(ＳＲ)のレベル変化(Ｘ、Ｙ)から所定の時間(Ｔ１)の経過期間に、前記スイッチ回路(ＳＷ１)は前記制御回路(Ｂ１３)の前記出力信号(ＳＣ１)によってオフ状態(Ｄｉｓａｂｌｅ)に制御されることを特徴とする(図４参照)。
前記実施の形態によれば、前記アンテナ端子に供給される前記交流信号のアンダーシュートやオーバーシュートが大きい場合であっても振幅変化を正確に検出することができる。
好適な実施の形態によれば、前記所定の時間(Ｔ１)の経過期間に前記スイッチ回路(ＳＷ１)が前記オフ状態(Ｄｉｓａｂｌｅ)に制御されることによって前記帰還経路(Ｂ１１)が前記増幅器(Ａ１)の前記反転入力端子(−)と前記出力信号(Ｓ３)を生成する出力端子との少なくともいずれかの端子と電気的に分離されることを特徴とする。
他の好適な実施の形態は、前記帰還経路(Ｂ１１)が逆方向に接続された２個のダイオード素子(Ｄ１、Ｄ２；Ｍ１、Ｍ２)を含むことを特徴とする(図５、図７、図１１、図１２参照)。
更に他の好適な実施の形態は、前記増幅器(Ａ１)の前記反転入力端子(−)と前記出力信号(Ｓ３)を生成する前記出力端子との間に電圧降下を生成する電圧降下素子(Ｒ１)を含むことを特徴とする(図９参照)。
より好適な実施の形態は、前記制御回路(Ｂ１３)に制御信号(Ｓ４)が供給可能とされ、前記所定の時間(Ｔ１、Ｔ２)の前記経過期間が前記制御信号(Ｓ４)によって可変設定可能なことを特徴とする(図１１参照)。
更により好適な実施の形態による半導体集積回路装置(Ｂ２)の前記受信回路(Ｂ５)は、判定回路(Ｂ１４)を更に含む(図１２参照)。
前記判定回路(Ｂ１４)は、前記２値化回路(Ｂ１２)の前記出力信号(ＳＲ)から前記交流信号に重畳された前記情報信号の通信速度の大小を判定するものである。
前記判定回路(Ｂ１４)の判定結果としての前記制御信号(Ｓ４)が前記判定回路(Ｂ１４)から前記制御回路(Ｂ１３)に供給され、前記制御信号(Ｓ４)に応答して前記所定の時間(Ｔ１、Ｔ２)の前記経過期間が可変設定可能であることを特徴とする(図１３参照)。
具体的な一つの実施の形態は、前記帰還経路(Ｂ１１)の前記ダイオード素子はＰＮ接合のダイオード(Ｄ１、Ｄ２)によって構成されたことを特徴とする(図５、図１１参照)。
他の具体的な一つの実施の形態は、前記帰還経路(Ｂ１１)の前記ダイオード素子はＰチャンネルＭＯＳトランジスタ(Ｍ１)とＮチャンネルＭＯＳトランジスタ(Ｍ２)とによって構成されたことを特徴とする(図７、図１２参照)。
異なる具体的な一つの実施の形態は、前記帰還経路(Ｂ１１)の前記電圧降下素子は抵抗(Ｒ１)によって構成されたことを特徴とする(図９参照)。
最も具体的な一つの実施の形態は、前記増幅器は演算増幅器(Ａ１)であって、前記第１の基準電圧(Ｖ１)は前記演算増幅器(Ａ１)の非反転入力端子(＋)に供給されることを特徴とする(図３、図５、図７、図９、図１１、図１２参照)。
〔２〕本発明の別の観点の代表的な実施の形態によるＩＣカード(Ｂ１)は基板(Ｕ１)の主表面上に半導体集積回路装置(Ｕ４、Ｂ２)と配線により形成されたアンテナ(Ｕ３)とが実装されている(図２参照)。
前記半導体集積回路装置(Ｂ２)は、
前記アンテナ(Ｕ３、Ｌ１)に接続されるアンテナ端子(ＬＡ、ＬＢ)と、
前記アンテナから前記アンテナ端子に供給される交流信号から電源電圧を生成する電源回路(Ｂ３)と、
前記交流信号に重畳された情報信号から前記情報信号を復調する受信回路(Ｂ５)とを具備する(図１参照)。
前記受信回路(Ｂ５)は、整流回路(Ｂ９)とフィルタ回路(Ｂ１０)と容量(Ｃ１)と増幅器(Ａ１)と帰還経路(Ｂ１１)とスイッチ回路(ＳＷ１)と２値化回路(Ｂ１２)と制御回路(Ｂ１３)とを含む(図３参照)。
前記整流回路(Ｂ９)は、前記アンテナ端子に供給される前記交流信号を整流して平滑するものである。
前記整流回路(Ｂ９)の出力信号は、高周波成分を低減する前記フィルタ回路(Ｂ１０)の入力に供給される。
前記フィルタ回路(Ｂ１０)の出力信号(Ｓ１)は、前記容量(Ｃ１)を介して前記増幅器(Ａ１)の反転入力端子(−)に供給される。
前記増幅器(Ａ１)は、第１の基準電圧(Ｖ１)に関して、前記反転入力端子(−)に供給される入力信号(Ｓ２)の反転増幅機能を有するものである。
前記増幅器(Ａ１)の出力信号(Ｓ３)は、前記帰還経路(Ｂ１１)と前記スイッチ回路(ＳＷ１)とを介して前記反転入力端子(−)に伝達可能とされている。
前記スイッチ回路(ＳＷ１)は、前記制御回路(Ｂ１３)の出力信号(ＳＣ１)によって制御可能とされている。
前記２値化回路(Ｂ１２)は、前記増幅器(Ａ１)の前記出力信号(Ｓ３)を２値化するものである。
前記２値化回路(Ｂ１２)の出力信号(ＳＲ)のレベル変化(Ｘ、Ｙ)から所定の時間(Ｔ１)の経過期間に、前記スイッチ回路(ＳＷ１)は前記制御回路(Ｂ１３)の前記出力信号(ＳＣ１)によってオフ状態(Ｄｉｓａｂｌｅ)に制御されることを特徴とする(図４参照)。
前記実施の形態によれば、前記アンテナ端子に供給される前記交流信号のアンダーシュートやオーバーシュートが大きい場合であっても振幅変化を正確に検出することができる。
２．実施の形態の詳細
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。
以下、本発明に係る半導体集積回路装置およびＩＣカードについて、添付図面を参照しながら説明する。
［実施の形態１］
《実施の形態１の半導体集積回路装置および非接触型ＩＣカード》
図１は、本発明の第１の実施の形態による半導体集積回路装置および非接触型ＩＣカードの基本的な構成を示す図である。
図１に示すように。非接触型ＩＣカードＢ１は、アンテナＬ１と容量Ｃ０と半導体集積回路装置Ｂ２とを含んでいる。また半導体集積回路装置Ｂ２は、電源回路Ｂ３、内部回路Ｂ４およびアンテナＬ１を接続するためのアンテナ端子ＬＡ、ＬＢを有している。
図２は、図１に示すＩＣカードＢ１の構造を示す図である。
図２に示すように、ＩＣカードＢ１は、樹脂モールドされたプリント配線基板Ｕ１によってカードの形態とされている。外部のリーダ・ライタ装置Ｕ２からの電磁波を受ける図１に示したアンテナＬ１は、プリント配線基板Ｕ１の主表面上の金属配線により形成される渦巻形状のコイルＵ３によって構成される。半導体集積回路装置Ｂ２は、１個のＩＣチップＵ４で構成され、プリント配線基板Ｕ１に実装される。ＩＣチップＵ４にアンテナＬ１であるコイルＵ３が電気的に接続される。
本発明は、典型的には外部と入出力端子をＩＣカード表面に持たない非接触型ＩＣカードに適用される。もちろん、非接触インターフェースと入出力の接触端子を持つデュアルタイプＩＣカードに使用することもできる。特に限定はされないが、図１の半導体集積回路装置Ｂ２は、公知の半導体集積回路装置の製造技術によって、単結晶シリコン等のような１個の半導体基板上において形成される。
リーダ・ライタ装置Ｕ２からの電磁波を受けたアンテナＬ１は、アンテナ端子ＬＡ、ＬＢに高周波の交流信号を出力する。ＩＣカードＢ１からリーダ・ライタ装置Ｕ２への通信時には、アンテナ端子ＬＡ、ＬＢの交流信号は送信情報信号(データ)によって変調される。
図１において、電源回路Ｂ３は、整流回路と平滑容量とから構成される。整流回路は、ＩＣカードに搭載されたアンテナＬ１が受信した交流信号を整流および平滑して、出力電源電圧ＶＤＤを得るものである。また、この出力電源電圧ＶＤＤが所定の電圧以上にならないように、電圧レギュレータが電源回路Ｂ３に内蔵されることも可能である。
電源回路Ｂ３から出力される電源電圧ＶＤＤが、内部回路Ｂ４の動作電源電圧として供給される。内部回路Ｂ４は、受信回路Ｂ５、送信回路Ｂ６、信号処理回路Ｂ７、メモリＢ８から構成される。受信回路Ｂ５は、ＩＣカードに内蔵されたアンテナＬ１の受信交流信号に重畳した情報信号を復調してディジタル受信情報信号ＳＲとして信号処理回路Ｂ７に供給する。送信回路Ｂ６は信号処理回路Ｂ７から出力されるディジタル送信情報信号ＳＴを受信して、アンテナＬ１が受信している交流信号をこの送信情報信号ＳＴによって変調する。リーダ・ライタ装置Ｕ２は、アンテナＬ１からの電磁波の反射がこの変調によって変化するのに応答して、信号処理回路Ｂ７からの送信情報信号を受信する。
《実施の形態１の受信回路の構成》
図３は、図１に示したＩＣカードＢ１に搭載された半導体集積回路装置Ｂ２の内部回路Ｂ４に内蔵された受信回路Ｂ５の構成を示す図である。
図３に示すように受信回路Ｂ５は、整流回路Ｂ９、フィルタ回路Ｂ１０、容量Ｃ１、演算増幅器Ａ１、帰還経路Ｂ１１、スイッチ回路ＳＷ１、２値化回路Ｂ１２、制御回路Ｂ１３から構成される。アンテナ端子ＬＡ、ＬＢの端子間に発生する高周波信号を整流回路Ｂ９が整流および平滑化して、フィルタ回路Ｂ１０によって不要な周波数成分が除去され、フィルタ回路Ｂ１０から出力信号Ｓ１が生成される。出力信号Ｓ１は、容量Ｃ１を介して、入力信号Ｓ２として演算増幅器Ａ１の反転入力端子(−)に入力される。演算増幅器Ａ１の非反転入力端子(＋)に基準電圧Ｖ１が入力され、演算増幅器Ａ１の出力端子と反転入力端子(−)との間には帰還経路Ｂ１１とスイッチ回路ＳＷ１とが直列に接続されている。
ここで、受信回路Ｂ５に整流回路Ｂ９が配置されているが、整流回路Ｂ９はＩＣカードＢ１に搭載される電源回路Ｂ３を構成する整流回路と兼用されることも可能である。また、帰還経路Ｂ１１は、ＭＯＳトランジスタや抵抗等によって構成される。また、フィルタ回路Ｂ１０は、キャリアによる高周波成分を除去することを主な目的とするため、代表的にはローパスフィルタで構成されるが、バンドパスフィルタを使用しても良い。ただし、フィルタ回路Ｂ１０がデータの周波数帯域を完全に除去しないように、フィルタ回路Ｂ１０の通過帯域周波数を設定する必要がある。
２値化回路Ｂ１２は演算増幅器Ａ１の出力信号Ｓ３と所定の電圧を比較して、その大小関係に応じてローレベル“Ｌ”またはハイレベル“Ｈ”を情報信号ＳＲとして出力する機能を有するものである。ここでは、演算増幅器Ａ１の出力信号Ｓ３が所定の電圧よりも高い場合にはローレベル“Ｌ”を出力して、演算増幅器Ａ１の出力信号Ｓ３が所定の電圧よりも低い場合にはハイレベル“Ｈ”を出力するものである。
制御回路Ｂ１３は、２値化回路Ｂ１２から出力される情報信号ＳＲの信号レベルの変化点から所定の時間Ｔ１が経過するまでの期間に、ハイレベル“Ｈ”を出力する機能を有するものである。
スイッチ回路ＳＷ１は制御回路Ｂ１３から出力される制御信号ＳＣ１によってオン・オフが制御されて、演算増幅器Ａ１と帰還経路Ｂ１１とによって形成される負帰還回路の動作状態を変化させる機能を有する。すなわち、制御信号ＳＣ１がローレベル“Ｌ”の時にはスイッチ回路ＳＷ１がオンとされるため、帰還経路Ｂ１１が演算増幅器Ａ１の出力端子を反転入力端子(−)に電気的に接続した状態になり、演算増幅器Ａ１と帰還経路Ｂ１１によって形成される負帰還回路は活性状態(Ｅｎａｂｌｅ)になる。逆に、制御信号ＳＣ１がハイレベル“Ｈ”の時に、スイッチ回路ＳＷ１がオフとされる。従って、帰還経路Ｂ１１が演算増幅器Ａ１の出力端子を反転入力端子(−)から電気的に切り離された状態になり、演算増幅器Ａ１と帰還経路Ｂ１１とによって形成される負帰還回路は、非活性状態(Ｄｉｓａｂｌｅ)になる。
演算増幅器Ａ１の出力端子電圧は接地電位から電源電圧までの範囲で変化するため、スイッチ回路ＳＷ１は代表的には逆極性の論理信号が入力されるＰチャンネルＭＯＳトランジスタとＮチャンネルＭＯＳトランジスタから構成されるＣＭＯＳスイッチで構成される。
《実施の形態１の受信回路の動作》
図４は、ＩＣカードＢ１に搭載された半導体集積回路装置Ｂ２の内部回路Ｂ４に内蔵され図３に示した受信回路Ｂ５の各部の動作波形を示す図である。
図４で、(Ａ)はリーダ・ライタ装置から送信される下り通信データを示し、(Ｂ)はアンテナ端子ＬＡ、ＬＢの端子間に発生するアンテナ端子間電圧を示し、(Ｃ)はフィルタ回路Ｂ１０の出力信号Ｓ１を示し、(Ｄ)は受信回路Ｂ５から出力される情報信号ＳＲを示し、(Ｅ)は２値化回路Ｂ１２の情報信号ＳＲに応答して制御回路Ｂ１３で生成される制御信号ＳＣ１を示し、(Ｆ)は演算増幅器Ａ１と帰還経路Ｂ１１によって形成される負帰還回路の動作状態を示している。
図４に示すように、リーダ・ライタ装置Ｕ２からの振幅変調送信搬送波信号のデータ“１”とデータ“０”との間の変化点Ｘ、Ｙ、…の直後の所定の時間Ｔ１の経過期間では、制御回路Ｂ１３の出力のハイレベル“Ｈ”の制御信号ＳＣ１によって、スイッチ回路ＳＷ１のスイッチがオフ状態とされる。従って、この期間では、帰還経路Ｂ１１は演算増幅器Ａ１の出力端子は反転入力端子(−)から電気的に切り離された状態となって、演算増幅器Ａ１と帰還経路Ｂ１１とによって形成される負帰還回路は非活性状態になる。一方、それ以外の期間では、制御回路Ｂ１３の出力のローレベル“Ｌ”の制御信号ＳＣ１によってスイッチ回路ＳＷ１のスイッチがオン状態とされて、帰還経路Ｂ１１は演算増幅器Ａ１の出力端子は反転入力端子(−)と電気的に接続された状態となって、演算増幅器Ａ１と帰還経路Ｂ１１により形成される負帰還回路は活性状態になる。
スイッチ回路ＳＷ１のスイッチがオン状態とされ負帰還回路が活性状態の期間では、帰還経路Ｂ１１の負帰還により演算増幅器Ａ１の増幅利得は小さな値となって、演算増幅器Ａ１の反転入力端子(−)の入力信号Ｓ２は正確に増幅され、正確に反転増幅された出力信号Ｓ３が得られるものである。
それに対して、スイッチ回路ＳＷ１のスイッチがオフ状態とされ負帰還回路が非活性状態とされる所定の時間Ｔ１の経過期間では、帰還経路Ｂ１１の負帰還の非活性状態により演算増幅器Ａ１の増幅利得は大きな値となって、演算増幅器Ａ１は反転入力端子(−)の入力信号Ｓ２を極めて大きな増幅利得で増幅するものである。従って、この超高増幅利得の状態では、演算増幅器Ａ１の反転入力端子(−)の入力信号Ｓ２は正確に増幅されず、反転増幅の出力信号Ｓ３は電源電圧ＶＤＤまたは接地電位ＧＮＤの飽和レベルとなる。その結果、この期間で、オーバーシュートまたはアンダーシュートの後の振幅の戻りが、演算増幅器Ａ１の出力信号Ｓ３中に含まれることが解消される。従って、オーバーシュートまたはアンダーシュートの後の振幅の戻りによる復調での誤動作を、解消することが可能となる。
図４に示したように、リーダ・ライタ装置Ｕ２からの送信搬送波信号の振幅が小さくなる変化点Ｘの直前までは、スイッチ回路ＳＷ１はスイッチがオンの状態であるため演算増幅器Ａ１と帰還回路Ｂ１１によって形成される負帰還回路は活性状態にある。これによって、演算増幅器Ａ１の反転入力端子(−)への入力信号Ｓ１の電圧レベルは、非反転入力端子(＋)の基準電圧Ｖ１に極めて近い電圧レベルに制御されている。また、帰還経路Ｂ１１の負帰還により演算増幅器Ａ１の増幅利得は小さな値となって、演算増幅器Ａ１の反転入力端子(−)の入力信号Ｓ２は正確に増幅され、正確に反転増幅された出力信号Ｓ３が得られている。
リーダ・ライタ装置Ｕ２からの送信搬送波信号の振幅が小さくなった変化点Ｘにおいて、整流回路Ｂ９によってアンテナ端子間電圧を整流および平滑化して、フィルタ回路Ｂ１０によって不要な周波数成分が除去された信号Ｓ１には負方向の電圧変化ＶＸが生じる。
この電圧変化ＶＸは容量Ｃ１を介して演算増幅器Ａ１の反転入力端子(−)の入力信号Ｓ２に伝達され、演算増幅器Ａ１の反転入力端子(−)には電圧変化ＶＸが供給される。これによって演算増幅器Ａ１の出力端子から入力信号Ｓ２が反転増幅された出力信号Ｓ３が得られるので、２値化回路Ｂ１２から出力される情報信号ＳＲはローレベル“Ｌ”に変化する。
以上の動作によって、情報信号ＳＲがローレベル“Ｌ”に変化するため、制御回路Ｂ１３から出力される制御信号ＳＣ１はハイレベル“Ｈ”となって、時間Ｔ１が経過するまでの間で制御信号ＳＣ１はハイレベル“Ｈ”に維持される。これによってスイッチ回路ＳＷ１のスイッチがオフ状態になるため、帰還経路Ｂ１１は演算増幅器Ａ１の出力端子は反転入力端子(−)から電気的に切り離された状態になり、演算増幅器Ａ１と帰還経路Ｂ１１によって形成される負帰還回路は非活性状態になる。
この間に、リーダ・ライタ装置Ｕ２からの送信変調信号はアンダーシュートを有するため、フィルタ回路Ｂ９の出力信号Ｓ１はアンダーシュート電圧ＶＵだけ上昇して、変化点Ｘの以前の電圧に比較して電圧差ＶＤだけ低い電圧で安定する。
この時、上述したように、演算増幅器Ａ１と帰還経路Ｂ１１によって形成される負帰還回路は非活性状態にあり、演算増幅器Ａ１の反転入力端子(−)の電圧レベルは、基準電圧Ｖ１よりも電圧差ＶＤだけ低い状態が維持され続ける。この間では超高増幅利得の状態の演算増幅器Ａ１は反転入力端子(−)の入力信号Ｓ２の負方向の電圧変化ＶＸを正確に増幅せず、出力信号Ｓ３は電源電圧ＶＤＤの飽和レベルとなる。そのため、演算増幅器Ａ１の出力信号Ｓ３にアンダーシュート後の振幅の戻りは発生しないので、２値化回路Ｂ１２から出力される情報信号ＳＲは安定なローレベル“Ｌ”に維持される。
その後、２値化回路Ｂ１２から出力される情報信号ＳＲがローレベル“Ｌ”に変化して所定の時間Ｔ１が経過すると、制御回路Ｂ１３から出力される制御信号ＳＣ１はローレベル“Ｌ”に変化するため、スイッチ回路ＳＷ１はスイッチがオンした状態になり、演算増幅器Ａ１と帰還経路Ｂ１１によって形成される負帰還回路は活性状態になる。これにより、演算増幅器Ａ１の反転入力端子(−)への入力信号Ｓ１の電圧レベルは、基準電圧Ｖ１に極めて近い電圧レベルに制御される。この時には、負帰還によって小さな増幅利得とされた演算増幅器Ａ１の反転入力端子(−)の入力信号Ｓ２の低電圧ＶＤは正確に増幅されて、正確に反転増幅された高いレベルの出力信号Ｓ３が得られる。
上述のように図３に示した受信回路は、下り通信データによる変化点Ｘの振幅変化を検知した後に、所定の時間Ｔ１が経過期間に生じる振幅変化を完全に無視して、時間Ｔ１が経過期間後の時点で生成されている低電圧ＶＤの信号変化を安定に増幅することが可能になる。
図４のリーダ・ライタ装置から送信される搬送波信号の振幅が小さくなる変化点Ｙにおいて、整流回路Ｂ９によってアンテナ端子間電圧を整流および平滑化し、フィルタ回路Ｂ１０によって不要な周波数成分が除去された信号Ｓ１には、正方向の電圧変化ＶＹが生じる。
この電圧変化ＶＹは容量Ｃ１を介して演算増幅器Ａ１の反転入力端子(−)の入力信号Ｓ２に伝達され、演算増幅器Ａ１の反転入力端子(−)には電圧変化ＶＹが供給される。これによって演算増幅器Ａ１の出力端子から入力信号Ｓ２が反転増幅された出力信号Ｓ３が得られるので、２値化回路Ｂ１２から出力される情報信号ＳＲはハイレベル“Ｈ”に変化する。
以上の動作によって、情報信号ＳＲがハイレベル“Ｈ”に変化するため、制御回路Ｂ１３から出力される制御信号ＳＣ１はハイレベル“Ｈ”となって、時間Ｔ１が経過するまでの間で制御信号ＳＣ１はハイレベル“Ｈ”に維持される。これによってスイッチ回路ＳＷ１のスイッチがオフ状態になるため、帰還経路Ｂ１１は演算増幅器Ａ１の出力端子は反転入力端子(−)から電気的に切り離された状態になり、演算増幅器Ａ１と帰還経路Ｂ１１によって形成される負帰還回路は非活性状態になる。
この間に、リーダ・ライタ装置Ｕ２からの送信変調信号はオーバーシュートを有するため、フィルタ回路Ｂ９の出力信号Ｓ１はオーバーシュート電圧ＶＯだけ低下して、変化点Ｙの以前の電圧に比較して電圧差ＶＤだけ高い電圧で安定する。
この時、上述したように、演算増幅器Ａ１と帰還経路Ｂ１１によって形成される負帰還回路は非活性状態にあり、演算増幅器Ａ１の反転入力端子(−)の電圧レベルは、基準電圧Ｖ１よりも電圧差ＶＤだけ高い状態が維持され続ける。この間では超高増幅利得の状態の演算増幅器Ａ１は反転入力端子(−)の入力信号Ｓ２の正方向の電圧変化ＶＹを正確に増幅せず、出力信号Ｓ３は接地電位ＧＮＤの飽和レベルとなる。そのため、演算増幅器Ａ１の出力信号Ｓ３にオーバーシュート後の振幅の戻りは発生しないので、２値化回路Ｂ１２から出力される情報信号ＳＲは安定なハイレベル“Ｈ”に維持される。
その後、２値化回路Ｂ１２から出力される情報信号ＳＲがハイレベル“Ｈ”に変化して所定の時間Ｔ１が経過すると、制御回路Ｂ１３から出力される制御信号ＳＣ１はローレベル“Ｌ”に変化するため、スイッチ回路ＳＷ１はスイッチがオンした状態になり、演算増幅器Ａ１と帰還経路Ｂ１１によって形成される負帰還回路は活性状態になる。これにより、演算増幅器Ａ１の反転入力端子(−)への入力信号Ｓ１の電圧レベルは、基準電圧Ｖ１に極めて近い電圧レベルに制御される。この時には、負帰還によって小さな増幅利得とされた演算増幅器Ａ１の反転入力端子(−)の入力信号Ｓ２の高電圧ＶＤは正確に増幅されて、正確に反転増幅された低いレベルの出力信号Ｓ３が得られる。
上述のように図３に示した受信回路は、下り通信データによる変化点Ｙの振幅変化を検知した後に、所定の時間Ｔ１が経過期間に生じる振幅変化を完全に無視して、時間Ｔ１が経過期間後の時点で生成されている低電圧ＶＤの信号変化を安定に増幅することが可能になる。
以上の動作によって、図３に示した受信回路は正確な受信による情報信号ＳＲを生成する。これは、図４からも、(Ｄ)に示した情報信号ＳＲについて、ハイレベル“Ｈ”を“１”として、ローレベル“Ｌ”を“０”として解釈すれば、情報信号ＳＲが図３(Ａ)に示したリーダ・ライタ装置から送信される下り通信データと一致していることが確認できる。
以上の説明から、リーダ・ライタ装置Ｕ２から送信される下り通信データを形成する変調信号が振幅変化時に大きなアンダーシュートやオーバーシュートを有する場合であっても、下り通信データによる振幅変化を正確に検出して、リーダ・ライタ装置Ｕ２からの送信搬送波信号に重畳された送信情報信号を安定に復調することができる。また、以上の説明ではアンダーシュートやオーバーシュートはリーダ・ライタ装置Ｕ２から出力されることとして説明したが、これに限定されるものではなく、ＩＣカードＢ１に搭載される電源回路Ｂ３の応答速度に起因するアンダーシュートやオーバーシュートまたはリンギングなどに対しても同様の効果を得ることができる。また更に、特に図示もしくは説明はしないが、アンダーシュートやオーバーシュートが無い場合であっても、同様に安定した復調動作が可能である。
以上の説明では、制御回路Ｂ１３は２値化回路Ｂ１２の出力信号Ｓ３のレベル変化から所定の時間Ｔ１の経過期間だけハイレベル“Ｈ”の制御信号ＳＣ１を出力するものとした。しかし本発明はこれに限定されるものではなく、２値化回路Ｂ１２の出力信号Ｓ３がハイレベル“Ｈ”からローレベル“Ｌ”に変化した場合とローレベル“Ｌ”からハイレベル“Ｈ”に変化した場合とで、制御信号ＳＣ１のハイレベル“Ｈ”の出力期間Ｔ１を図４の波形から変更することが可能である。またこの時間Ｔ１は、オーバーシュートやアンダーシュートの発生期間よりも長くすることが好適であり、更には、搬送波の周波数に比例した形で時間Ｔ１を生成することが好適である。
［実施の形態２］
《実施の形態２の受信回路の構成》
図５は、図１に示したＩＣカードＢ１に搭載された半導体集積回路装置Ｂ２の内部回路Ｂ４に内蔵される本発明の実施の形態２による受信回路Ｂ５の構成を示す図である。
図５に示す受信回路Ｂ５は、図３に示した受信回路Ｂ５と全く同様に、整流回路Ｂ９、フィルタ回路Ｂ１０、容量Ｃ１、演算増幅器Ａ１、帰還経路Ｂ１１、スイッチ回路ＳＷ１、２値化回路Ｂ１２、制御回路Ｂ１３から構成される。
図５に示す受信回路Ｂ５が、図３に示した受信回路Ｂ５と相違するのは、帰還経路Ｂ１１が相互に逆方向に並列接続されたＰＮ接合のダイオードＤ１、Ｄ２によって構成されていることである。従って、スイッチ回路ＳＷ１がオンの状態で、また演算増幅器Ａ１の反転入力端子(−)と演算増幅器Ａ１の出力端子との間にダイオードＤ１、Ｄ２の順方向電圧以上の電圧差が生じた時に、ダイオードが電流を流すことで帰還経路Ｂ１１が電圧クランプの機能を実現している。
《実施の形態２の受信回路の動作》
図６は、ＩＣカードＢ１に搭載された半導体集積回路装置Ｂ２の内部回路Ｂ４に内蔵され図５に示した受信回路Ｂ５の各部の動作波形を示す図である。
図６で、(Ａ)はリーダ・ライタ装置から送信される下り通信データを示し、(Ｂ)はアンテナ端子ＬＡ、ＬＢの間に発生するアンテナ端子間電圧を示し、(Ｃ)はフィルタ回路Ｂ１０の出力信号Ｓ１を示し、(Ｄ)は基準電圧Ｖ１と演算増幅器Ａ１の入力信号Ｓ２および出力信号Ｓ３を示し、(Ｅ)は受信回路Ｂ５から出力される情報信号ＳＲを示し、(Ｆ)は受信回路Ｂ５から出力される情報信号ＳＲに応じて生成される制御信号ＳＣ１を示し、(Ｇ)は演算増幅器Ａ１と帰還経路Ｂ１１によって形成される負帰還回路の動作状態を示している。
図６に示す動作波形でも、リーダ・ライタ装置Ｕ２からの送信搬送波信号の振幅が小さくなった変化点Ｘでフィルタ回路Ｂ１０の出力信号Ｓ１に負方向の電圧変化ＶＸが生じてから所定の時間Ｔ１の経過期間で、スイッチ回路ＳＷ１のスイッチがオフ状態とされ、帰還経路Ｂ１１による負帰還回路は非活性状態とされる。従って、演算増幅器Ａ１は反転入力端子(−)の入力信号Ｓ２を極めて大きな増幅利得で増幅するものである。その結果、この超高増幅利得の状態では、演算増幅器Ａ１の反転入力端子(−)の入力信号Ｓ２は正確に増幅されず、反転増幅の出力信号Ｓ３は図６(Ｄ)に示すように電源電圧ＶＤＤの飽和レベルとなる。従って、この期間で、アンダーシュート後の振幅の戻りが、演算増幅器Ａ１の出力信号Ｓ３中に含まれることが解消される。従って、アンダーシュート後の振幅の戻りによる復調での誤動作を、解消することが可能となる。
所定の時間Ｔ１が経過すると、スイッチ回路ＳＷ１のスイッチがオン状態とされ、帰還経路Ｂ１１による負帰還回路は活性状態とされる。この時には、帰還経路Ｂ１１のダイオードＤ１のカソードとアノードには、低電圧レベルの入力信号Ｓ２と高電圧レベルの出力信号Ｓ３がそれぞれ供給されている。従って、帰還経路Ｂ１１のダイオードＤ１の順方向に電圧が印加され、ダイオードＤ１が導通する。その結果、演算増幅器Ａ１の出力信号Ｓ３の電圧レベルは、入力信号Ｓ２の電圧レベルよりもダイオードＤ１の順方向電圧ＶＦだけ高いレベルに電圧クランプされている。このように、帰還経路Ｂ１１のダイオードＤ１のクランプによって、演算増幅器Ａ１の出力信号Ｓ３は安定な電圧レベルに維持されることができる。
更に、リーダ・ライタ装置Ｕ２からの送信搬送波信号の振幅が大きくなった変化点Ｙでフィルタ回路Ｂ１０の出力信号Ｓ１に正方向の電圧変化ＶＹが生じてから所定の時間Ｔ２の経過期間で、スイッチ回路ＳＷ１のスイッチがオフ状態とされ、帰還経路Ｂ１１による負帰還回路は非活性状態とされる。従って、演算増幅器Ａ１は反転入力端子(−)の入力信号Ｓ２を極めて大きな増幅利得で増幅するものである。その結果、この超高増幅利得の状態では、演算増幅器Ａ１の反転入力端子(−)の入力信号Ｓ２は正確に増幅されず、反転増幅の出力信号Ｓ３は図６(Ｄ)に示すように接地電位ＧＮＤの飽和レベルとなる。従って、この期間で、オーバーシュート後の振幅の戻りが、演算増幅器Ａ１の出力信号Ｓ３中に含まれることが解消される。従って、オーバーシュート後の振幅の戻りによる復調での誤動作を、解消することが可能となる。
所定の時間Ｔ１が経過すると、スイッチ回路ＳＷ１のスイッチがオン状態とされ、帰還経路Ｂ１１による負帰還回路は活性状態とされる。この時には、帰還経路Ｂ１１のダイオードＤ２のアノードとカソードには、高電圧レベルの入力信号Ｓ２と低電圧レベルの出力信号Ｓ３がそれぞれ供給されている。従って、帰還経路Ｂ１１のダイオードＤ２の順方向に電圧が印加され、ダイオードＤ２が導通する。その結果、演算増幅器Ａ１の出力信号Ｓ３の電圧レベルは、入力信号Ｓ２の電圧レベルよりもダイオードＤ２の順方向電圧ＶＦだけ低いレベルに電圧クランプされている。このように、帰還経路Ｂ１１のダイオードＤ２のクランプによって、演算増幅器Ａ１の出力信号Ｓ３は安定な電圧レベルに維持されることができる。
［実施の形態３］
《実施の形態３の受信回路の構成》
図７は、図１に示したＩＣカードＢ１に搭載された半導体集積回路装置Ｂ２の内部回路Ｂ４に内蔵される本発明の実施の形態３による受信回路Ｂ５の構成を示す図である。
図７に示す受信回路Ｂ５は、図３に示した受信回路Ｂ５と全く同様に、整流回路Ｂ９、フィルタ回路Ｂ１０、容量Ｃ１、演算増幅器Ａ１、帰還経路Ｂ１１、スイッチ回路ＳＷ１、２値化回路Ｂ１２、制御回路Ｂ１３から構成される。
図７に示す受信回路Ｂ５が、図３に示す受信回路Ｂ５と相違するのは、帰還経路Ｂ１１がダイオード接続のＰチャンネルＭＯＳトランジスタＭ１、ダイオード接続のＮチャンネルＭＯＳトランジスタＭ２により構成され、スイッチ回路ＳＷ１がＰチャンネルＭＯＳトランジスタＭ３、ＮチャンネルＭＯＳトランジスタＭ４により構成されていることである。従って、スイッチ回路ＳＷ１がオンの状態で、また演算増幅器Ａ１の反転入力端子(−)と演算増幅器Ａ１の出力端子の間にクランプＭＯＳトランジスタＭ１、Ｍ２のしきい値向電圧以上の電圧差が生じた時に、クランプＭＯＳトランジスタＭ１、Ｍ２が電流を流すことで帰還経路Ｂ１１が電圧クランプの機能を実現している。
すなわち、図７に示す受信回路Ｂ５の帰還経路Ｂ１１は、ゲート電極とドレイン電極とが接続されることによってダイオード接続とされたＰチャンネルＭＯＳトランジスタＭ１と、ゲート電極とドレイン電極とが接続されることによってダイオード接続とされたＮチャンネルＭＯＳトランジスタＭ２から構成されている。
また、スイッチ回路ＳＷ１では、ＰチャンネルＭＯＳトランジスタＭ３のドレイン電極は帰還経路Ｂ１１のＰチャンネルＭＯＳトランジスタＭ１のソース電極に接続されて、ＮチャンネルＭＯＳトランジスタＭ４のドレイン電極は帰還経路Ｂ１１のＮチャンネルＭＯＳトランジスタＭ２のソース電極に接続されている。更に、ＰチャンネルＭＯＳトランジスタＭ３のソース電極とＮチャンネルＭＯＳトランジスタＭ４のソース電極とには、演算増幅器Ａ１の出力端子の出力信号Ｓ３が供給される。また更に、ＰチャンネルＭＯＳトランジスタＭ３のゲート電極とＮチャンネルＭＯＳトランジスタＭ４のゲート電極には、制御回路Ｂ１３から生成される一方の制御信号ＳＣ２と他方の制御信号ＳＣ３とがそれぞれ供給される。
《実施の形態３の受信回路の動作》
図８は、ＩＣカードＢ１に搭載された半導体集積回路装置Ｂ２の内部回路Ｂ４に内蔵され図７に示した受信回路Ｂ５の各部の動作波形を示す図である。
図８で、(Ａ)はリーダ・ライタ装置から送信される下り通信データを示し、(Ｂ)はアンテナ端子ＬＡ、ＬＢの間に発生するアンテナ端子間電圧を示し、(Ｃ)はフィルタ回路Ｂ１０の出力信号Ｓ１を示し、(Ｄ)は基準電圧Ｖ１と演算増幅器Ａ１の入力信号Ｓ２および出力信号Ｓ３を示し、(Ｅ)は受信回路Ｂ５から出力される情報信号ＳＲを示し、(Ｆ)は受信回路Ｂ５から出力される情報信号ＳＲに応じて生成される制御信号ＳＣ２、ＳＣ３を示し、(Ｇ)は演算増幅器Ａ１と帰還経路Ｂ１１とによって形成される負帰還回路の動作状態を示している。
図８に示す動作波形でも、リーダ・ライタ装置Ｕ２からの送信搬送波信号の振幅が小さくなった変化点Ｘでフィルタ回路Ｂ１０の出力信号Ｓ１に負方向の電圧変化ＶＸが生じてから所定の時間Ｔ１の経過期間では、ハイレベルの一方の制御信号ＳＣ２によってスイッチ回路ＳＷ１のＰチャンネルＭＯＳトランジスタＭ３がオフ状態とされ、帰還経路Ｂ１１のダイオード接続とされたＰチャンネルＭＯＳトランジスタＭ１による負帰還回路は非活性状態とされる。この期間には、ハイレベルの他方の制御信号ＳＣ３によってＮチャンネルＭＯＳトランジスタＭ４がオン状態とされるが、ダイオード接続のＮチャンネルＭＯＳトランジスタＭ２の両端子間に逆方向バイアス電圧が供給され、ＭＯＳトランジスタＭ２はオフ状態となる。従って、演算増幅器Ａ１は反転入力端子(−)の入力信号Ｓ２を極めて大きな増幅利得で増幅するものである。その結果、この超高増幅利得の状態では、演算増幅器Ａ１の反転入力端子(−)の入力信号Ｓ２は正確に増幅されず、反転増幅の出力信号Ｓ３は図８(Ｄ)に示すように電源電圧ＶＤＤの飽和レベルとなる。従って、この期間で、アンダーシュート後の振幅の戻りが、演算増幅器Ａ１の出力信号Ｓ３中に含まれることが解消される。従って、アンダーシュート後の振幅の戻りによる復調での誤動作を、解消することが可能となる。
所定の時間Ｔ１が経過すると、ローレベルの一方の制御信号ＳＣ２によってスイッチ回路ＳＷ１のＰチャンネルＭＯＳトランジスタＭ３がオン状態とされ、帰還経路Ｂ１１による負帰還回路は活性状態とされる。この時には、帰還経路Ｂ１１のダイオード接続のＰチャンネルＭＯＳトランジスタＭ１のゲート・ドレイン電極とソース電極には、低電圧レベルの入力信号Ｓ２と高電圧レベルの出力信号Ｓ３がそれぞれ供給されている。両信号Ｓ２、Ｓ３の差電圧が、ダイオード接続のＰチャンネルＭＯＳトランジスタＭ１のしきい値電圧Ｖｔｈｐを超えると、ＭＯＳトランジスタＭ１が導通する。その結果、演算増幅器Ａ１の出力信号Ｓ３の電圧レベルは、入力信号Ｓ２の電圧レベルよりもダイオード接続のＰチャンネルＭＯＳトランジスタＭ２のしきい値電圧Ｖｔｈｐだけ高いレベルに電圧クランプされている。このように、帰還経路Ｂ１１のダイオードのＰチャンネルＭＯＳトランジスタＭ２のクランプによって、演算増幅器Ａ１の出力信号Ｓ３は安定な電圧レベルに維持されることができる。
更に、リーダ・ライタ装置Ｕ２からの送信搬送波信号の振幅が大きくなった変化点Ｙでフィルタ回路Ｂ１０の出力信号Ｓ１に正方向の電圧変化ＶＹが生じてから所定の時間Ｔ２の経過期間で、ローレベルの他方の制御信号ＳＣ３によってスイッチ回路ＳＷ１のＮチャンネルＭＯＳトランジスタＭ４がオフ状態とされて、帰還経路Ｂ１１のダイオード接続とされたＮチャンネルＭＯＳトランジスタＭ２による負帰還回路は非活性状態とされる。従って、演算増幅器Ａ１は反転入力端子(−)の入力信号Ｓ２を極めて大きな増幅利得で増幅するものである。その結果、この超高増幅利得の状態では、演算増幅器Ａ１の反転入力端子(−)の入力信号Ｓ２は正確に増幅されず、反転増幅の出力信号Ｓ３は図８(Ｄ)に示すように接地電位ＧＮＤの飽和レベルとなる。従って、この期間で、オーバーシュート後の振幅の戻りが、演算増幅器Ａ１の出力信号Ｓ３中に含まれることが解消される。従って、オーバーシュート後の振幅の戻りによる復調での誤動作を、解消することが可能となる。
所定の時間Ｔ２が経過すると、ハイレベルの他方の制御信号ＳＣ３によってスイッチ回路ＳＷ１のＮチャンネルＭＯＳトランジスタＭ４がオン状態とされ、帰還経路Ｂ１１による負帰還回路は活性状態とされる。この時には、ダイオード接続のＮチャンネルＭＯＳトランジスタＭ２のゲート・ドレイン電極とソース電極には、高電圧レベルの入力信号Ｓ２と低電圧レベルの出力信号Ｓ３がそれぞれ供給されている。両信号Ｓ２、Ｓ３の差電圧が、ダイオード接続のＮチャンネルＭＯＳトランジスタＭ２のしきい値電圧Ｖｔｈｎを超えると、ＭＯＳトランジスタＭ２が導通する。その結果、演算増幅器Ａ１の出力信号Ｓ３の電圧レベルは、入力信号Ｓ２の電圧レベルよりもダイオード接続のＮチャンネルＭＯＳトランジスタＭ２のしきい値電圧Ｖｔｈｎだけ低いレベルに電圧クランプされている。このように、帰還経路Ｂ１１のダイオード接続のＮチャンネルＭＯＳトランジスタＭ２のクランプによって、演算増幅器Ａ１の出力信号Ｓ３は安定な電圧レベルに維持されることができる。
［実施の形態４］
《実施の形態４の受信回路の構成》
図９は、図１に示したＩＣカードＢ１に搭載された半導体集積回路装置Ｂ２の内部回路Ｂ４に内蔵される本発明の実施の形態４による受信回路Ｂ５の構成を示す図である。
図９に示す受信回路Ｂ５は、図３に示した受信回路Ｂ５と全く同様に、整流回路Ｂ９、フィルタ回路Ｂ１０、容量Ｃ１、演算増幅器Ａ１、帰還経路Ｂ１１、スイッチ回路ＳＷ１、２値化回路Ｂ１２、制御回路Ｂ１３から構成される。
図９に示す受信回路Ｂ５が、図３に示した受信回路Ｂ５と相違するのは、帰還経路Ｂ１１が抵抗Ｒ１によって構成されていることである。従って、スイッチ回路ＳＷ１がオンの状態で、また演算増幅器Ａ１の反転入力端子(−)と演算増幅器Ａ１の出力端子との間に電圧差が生じた時に、帰還経路Ｂ１１の抵抗Ｒ１が電圧降下の生成機能を実現している。
《実施の形態４の受信回路の動作》
図１０は、ＩＣカードＢ１に搭載された半導体集積回路装置Ｂ２の内部回路Ｂ４に内蔵され図９に示した受信回路Ｂ５の各部の動作波形を示す図である。
図１０で、(Ａ)はリーダ・ライタ装置から送信される下り通信データを示し、(Ｂ)はアンテナ端子ＬＡ、ＬＢの間に発生するアンテナ端子間電圧を示し、(Ｃ)はフィルタ回路Ｂ１０の出力信号Ｓ１を示し、(Ｄ)は基準電圧Ｖ１と演算増幅器Ａ１の入力信号Ｓ２および出力信号Ｓ３を示し、(Ｅ)は受信回路Ｂ５から出力される情報信号ＳＲを示し、(Ｆ)は受信回路Ｂ５から出力される情報信号ＳＲに応じて生成される制御信号ＳＣ１を示し、(Ｇ)は演算増幅器Ａ１と帰還経路Ｂ１１とによって形成される負帰還回路の動作状態を示している。
図１０に示す動作波形でも、リーダ・ライタ装置Ｕ２からの送信搬送波信号の振幅が小さくなった変化点Ｘでフィルタ回路Ｂ１０の出力信号Ｓ１に負方向の電圧変化ＶＸが生じてから所定の時間Ｔ１の経過期間で、スイッチ回路ＳＷ１のスイッチがオフ状態とされ、帰還経路Ｂ１１による負帰還回路は非活性状態とされる。従って、演算増幅器Ａ１は反転入力端子(−)の入力信号Ｓ２を極めて大きな増幅利得で増幅するものである。その結果、この超高増幅利得の状態では、演算増幅器Ａ１の反転入力端子(−)の入力信号Ｓ２は正確に増幅されず、反転増幅の出力信号Ｓ３は図１０(Ｄ)に示すように電源電圧ＶＤＤの飽和レベルとなる。その結果、この期間で、アンダーシュート後の振幅の戻りが、演算増幅器Ａ１の出力信号Ｓ３中に含まれることが解消される。従って、アンダーシュート後の振幅の戻りによる復調での誤動作を、解消することが可能となる。
所定の時間Ｔ１が経過すると、スイッチ回路ＳＷ１のスイッチがオン状態とされ、帰還経路Ｂ１１による負帰還回路は活性状態とされる。この時には、帰還経路Ｂ１１の抵抗Ｒ１の一端と他端には、低電圧レベルの入力信号Ｓ２と高電圧レベルの出力信号Ｓ３がそれぞれ供給されている。従って、帰還経路Ｂ１１の抵抗Ｒ１の一端と他端との間に、電圧降下が発生する。その結果、演算増幅器Ａ１の出力信号Ｓ３の電圧レベルは、入力信号Ｓ２の電圧レベルよりも抵抗Ｒ１の電圧降下だけ高いレベルに設定される。図１０(Ｄ)に示す例では、帰還経路Ｂ１１の抵抗Ｒ１の抵抗値が極めて小さく、演算増幅器Ａ１の入力信号Ｓ１の電圧レベルが演算増幅器Ａ１の出力信号Ｓ３の電圧レベルと略同一レベルとなっている。もし、帰還経路Ｂ１１の抵抗Ｒ１の抵抗値が比較的大きく設定すれば、演算増幅器Ａ１の出力信号Ｓ３の電圧レベルは、入力信号Ｓ２の電圧レベルよりも抵抗Ｒ１の比較的大きな電圧降下だけ高いレベルに設定される。このように、帰還経路Ｂ１１の抵抗Ｒ１の電圧降下によって、演算増幅器Ａ１の出力信号Ｓ３は安定な電圧レベルに維持されることができる。
更に、リーダ・ライタ装置Ｕ２からの送信搬送波信号の振幅が大きくなった変化点Ｙでフィルタ回路Ｂ１０の出力信号Ｓ１に正方向の電圧変化ＶＹが生じてから所定の時間Ｔ１の経過期間で、スイッチ回路ＳＷ１のスイッチがオフ状態とされ、帰還経路Ｂ１１による負帰還回路は非活性状態とされる。従って、演算増幅器Ａ１は反転入力端子(−)の入力信号Ｓ２を極めて大きな増幅利得で増幅するものである。その結果、この超高増幅利得の状態では、演算増幅器Ａ１の反転入力端子(−)の入力信号Ｓ２は正確に増幅されず、反転増幅の出力信号Ｓ３は図１０(Ｄ)に示すように接地電位ＧＮＤの飽和レベルとなる。従って、この期間で、オーバーシュート後の振幅の戻りが、演算増幅器Ａ１の出力信号Ｓ３中に含まれることが解消される。従って、オーバーシュート後の振幅の戻りによる復調での誤動作を、解消することが可能となる。
所定の時間Ｔ１が経過すると、スイッチ回路ＳＷ１のスイッチがオン状態とされ、帰還経路Ｂ１１による負帰還回路は活性状態とされる。この時には、帰還経路Ｂ１１の抵抗Ｒ１の一端と他端には、高電圧レベルの入力信号Ｓ２と低電圧レベルの出力信号Ｓ３がそれぞれ供給されている。従って、帰還経路Ｂ１１の抵抗Ｒ１の一端と他端との間に、電圧降下が発生する。その結果、演算増幅器Ａ１の出力信号Ｓ３の電圧レベルは、入力信号Ｓ２の電圧レベルよりも抵抗Ｒ１の電圧降下だけ低いレベルに設定される。図１０(Ｄ)に示す例では、帰還経路Ｂ１１の抵抗Ｒ１の抵抗値が極めて小さく、演算増幅器Ａ１の入力信号Ｓ２の電圧レベルが演算増幅器Ａ１の出力信号Ｓ３の電圧レベルと略同一レベルとなっている。もし、帰還経路Ｂ１１の抵抗Ｒ１の抵抗値が比較的大きく設定すれば、演算増幅器Ａ１の出力信号Ｓ３の電圧レベルは、入力信号Ｓ２の電圧レベルよりも抵抗Ｒ１の比較的大きな電圧降下だけ低いレベルに設定される。このように、帰還経路Ｂ１１の抵抗Ｒ１の電圧降下によって、演算増幅器Ａ１の出力信号Ｓ３は安定な電圧レベルに維持されることができる。
［実施の形態５］
《実施の形態５の受信回路の構成》
図１１は、図１に示したＩＣカードＢ１に搭載された半導体集積回路装置Ｂ２の内部回路Ｂ４に内蔵される本発明の実施の形態３による受信回路Ｂ５の構成を示す図である。
図１１に示す受信回路Ｂ５は、図５に示した受信回路Ｂ５と全く同様に、整流回路Ｂ９、フィルタ回路Ｂ１０、容量Ｃ１、演算増幅器Ａ１、帰還経路Ｂ１１、スイッチ回路ＳＷ１、２値化回路Ｂ１２、制御回路Ｂ１３から構成される。
図１１に示す受信回路Ｂ５が、図５に示す受信回路Ｂ５と相違するのは、制御回路Ｂ１３に制御信号Ｓ４が供給され、変化点Ｘからの所定の時間Ｔ１の経過期間および変化点Ｙからの所定の時間Ｔ２の経過期間が制御信号Ｓ４によって可変設定可能なことである。
制御信号Ｓ４は、リーダ・ライタ装置からの通信における通信速度や通信プロトコルを表す信号であり、制御回路Ｂ１３は、制御信号Ｓ４によって指定された通信速度や通信プロトコルによって、所定の時間Ｔ１、時間Ｔ２の経過期間を変化させる。
《実施の形態５の受信回路の動作》
以上のように受信回路Ｂ５を図１１に示すように構成することで、通信速度や通信プロトコルの違いによって、最適な時間Ｔ１を利用することが可能になる。
例えば、通信速度が低速である場合には、所定の時間Ｔ１、Ｔ２の経過期間を長くすることで、アンダーシュートやオーバーシュートを無視する時間を延長して、通信速度が高速である場合には、所定の時間Ｔ１、Ｔ２の経過期間を短くするものである。またアンダーシュートやオーバーシュートの許容範囲が小さい通信プロトコルの場合には所定の時間Ｔ１、Ｔ２の経過期間を短く設定する一方、アンダーシュートやオーバーシュートの許容範囲が大きい通信プロトコルの場合には所定の時間Ｔ１、Ｔ２の経過期間を長く設定するものである。
［実施の形態６］
《実施の形態６の受信回路の構成》
図１２は、図１に示したＩＣカードＢ１に搭載された半導体集積回路装置Ｂ２の内部回路Ｂ４に内蔵される本発明の実施の形態６による受信回路Ｂ５の構成を示す図である。
図１２に示す受信回路Ｂ５は、図７に示した受信回路Ｂ５と全く同様に、整流回路Ｂ９、フィルタ回路Ｂ１０、容量Ｃ１、演算増幅器Ａ１、帰還経路Ｂ１１、スイッチ回路ＳＷ１、２値化回路Ｂ１２、制御回路Ｂ１３から構成される。しかし、図１２に示す受信回路Ｂ５には、２値化回路Ｂ１２と制御回路Ｂ１３に接続された判定回路Ｂ１４が追加されている。
従って、図１２に示す受信回路Ｂ５が、図７に示す受信回路Ｂ５と相違するのは、制御回路Ｂ１３に制御信号Ｓ４が判定回路Ｂ１４から供給され、変化点Ｘからの所定の時間Ｔ１の経過期間および変化点Ｙからの所定の時間Ｔ２の経過期間が制御信号Ｓ４によって可変設定可能なことである。
制御信号Ｓ４は、リーダ・ライタ装置からの通信における通信速度や通信プロトコルを表す信号であり、制御回路Ｂ１３は、制御信号Ｓ４によって指定された通信速度や通信プロトコルによって、所定の時間Ｔ１、時間Ｔ２の経過期間を変化させる。
《実施の形態６の受信回路の動作》
図１３は、ＩＣカードＢ１に搭載された半導体集積回路装置Ｂ２の内部回路Ｂ４に内蔵され図１２に示した受信回路Ｂ５の各部の動作波形を示す図である。
図１３で、(Ａ)はアンテナ端子ＬＡ、ＬＢの端子間に発生するアンテナ端子間電圧を示し、(Ｂ)はアンテナ端子ＬＡ、ＬＢの端子間電圧に対して受信回路Ｂ５が正常に動作した場合に受信回路から出力される情報信号ＳＲを示し、(Ｃ)は受信回路Ｂ５から出力される情報信号ＳＲを示し、(Ｄ)は情報信号ＳＲに応じて生成される制御信号ＳＣ２、ＳＣ３を示し、(Ｅ)は判定回路Ｂ１４によって生成される判定信号Ｓ４を示している。
また、図１３で(Ｆ)〜(Ｊ)はリーダ・ライタ装置からの下り通信速度が遅い場合における各部の動作波形を示しており、(Ｆ)はアンテナ端子ＬＡ、ＬＢの端子間に発生するアンテナ端子間電圧を示し、(Ｇ)はアンテナ端子ＬＡ、ＬＢの端子電圧に対して受信回路Ｂ５が正常に動作した場合に受信回路から出力される情報信号ＳＲを示し、(Ｈ)は受信回路Ｂ５から出力される情報信号ＳＲを示し、(Ｉ)は情報信号ＳＲに応じて生成される制御信号ＳＣ２、ＳＣ３を示し、(Ｊ)は判定回路Ｂ１４にから生成される判定信号Ｓ４をそれぞれ示している。
すなわち、判定回路Ｂ１４は、２値化回路Ｂ１２から出力される情報信号ＳＲを利用してリーダ・ライタ装置からの通信速度を判定する機能を有しており、通信速度の判定完了までは判定信号Ｓ４をハイレベル“Ｈ”に維持する。また通信速度が高速と判定した時には判定信号Ｓ４をハイレベル“Ｈ”のまま維持して、通信速度が低速と判定した時は判定信号Ｓ４をローレベル“Ｌ”にする。
図１３(Ａ)〜(Ｅ)に示すように、リーダ・ライタ装置からの下り通信速度が速い場合には、判定回路Ｂ１４での通信速度の判定の前後で判定信号Ｓ４はハイレベル“Ｈ”に維持されたままで、判定信号Ｓ４に変化は生じず、図１２に示した受信回路Ｂ５は図７に示した受信回路Ｂ５と全く同様に動作する。
一方、図１３(Ｆ)〜(Ｊ)に示されるように、リーダ・ライタ装置からの下り通信速度が遅い場合においては、判定回路Ｂ１４での通信速度の判定の前後で判定信号Ｓ４のレベルが変化するので、動作は上記と異なる。
すなわち、リーダ・ライタ装置が下り通信を開始してリーダ・ライタ装置からの下り通信データによって搬送波信号の振幅が図１３(Ｆ)に示すように小さくなり、受信回路Ｂ５は最初の信号変化を検知する。これによって受信回路Ｂ５から出力される情報信号ＳＲが、図１３(Ｈ)に示すようにハイレベル“Ｈ”からローレベル“Ｌ”に変化する。それと略同時に、制御信号ＳＣ２が図１３(Ｉ)に示すようにハイレベル“Ｈ”になるので、ＰチャンネルＭＯＳトランジスタＭ３がオフ状態となる。従って、ＰチャンネルクランプＭＯＳトランジスタＭ１は演算増幅器Ａ１の出力端子から電気的に切り離された状態となって、演算増幅器Ａ１とＰチャンネルＭＯＳトランジスタＭ１とによって形成される負帰還回路は非活性状態になる。この時、ハイレベル“Ｈ”の制御信号ＳＣ３によってＮチャンネルＭＯＳトランジスタＭ４がオン状態であるが、演算増幅器Ａ１の反転入力端子(−)の入力信号Ｓ２と出力端子の出力信号Ｓ３との電位関係からＮチャンネルクランプＭＯＳトランジスタＭ２がオフ状態であることから、クランプＭＯＳトランジスタＭ２の負帰還回路は非活性状態である。
その後、所定の時間Ｔ１の経過完了までの間、負帰還回路は非活性の状態を維持する。この時、判定回路Ｂ１４による通信速度の判定完了までは、判定信号Ｓ４が図１３(Ｊ)に示すようにハイレベル“Ｈ”である。従って、制御回路Ｂ１３によって所定の時間Ｔ１は短い時間Ｔ３に設定されているため、アンダーシュートによる入力信号変化が終了する以前に、演算増幅器Ａ１とＰチャンネルＭＯＳトランジスタＭ１とによって形成される負帰還回路は活性状態になる。その結果、アンダーシュートが完全に無視されることができず、図１３(Ｆ)に示すアンダーシュートの戻り信号ＵＲが検出されてしまい、受信回路Ｂ５から出力される情報信号ＳＲは図１３(Ｈ)に示すようにハイレベル“Ｈ”に変化する。
その後、リーダ・ライタ装置からの下り通信データの搬送波信号の振幅が増大するが、受信回路Ｂ５は振幅の増大を捕捉できない状態に遷移している。このように、受信回路Ｂ５は下り通信データによる振幅の増大信号変化を検知できず、受信回路Ｂ５からの情報信号ＳＲは図１３(Ｊ)に示すようにハイレベル“Ｈ”を維持する。
しかし、リーダ・ライタ装置からの下り通信データによって振幅変調された搬送波信号は大きなオーバーシュートを有しているため、受信回路Ｂ５は図１３(Ｆ)に示すオーバーシュートの戻り信号ＯＲを検知して、受信回路から出力される情報信号ＳＲは図１３(Ｈ)に示すようにローレベル“Ｌ”に変化する。
以上の動作が繰り返されるが、判定回路Ｂ１４による通信速度の判定の初期では図１３(Ｈ)に示すように受信回路Ｂ５は正常に動作した場合とは異なる情報信号ＳＲを生成する。すなわち、通信速度の判定の初期では、正常動作の場合と大きく異なった周期の誤った情報信号ＳＲが生成される。しかしながら、その後は、情報信号ＳＲの周期ＴＣは下り通信データの周期と一致するようになり、この周期ＴＣから判定回路Ｂ１４は下り通信の通信速度を判定することができる。より好ましい実施の形態としては、判定回路Ｂ１４は周期ＴＣを複数回で観測して通信速度を判定するものが採用される。
このように判定回路Ｂ１４は情報信号ＳＲの周期ＴＣを利用して通信速度が遅いと判定すると、判定信号Ｓ４をローレベル“Ｌ”に変化させ、制御回路Ｂ１３に通信速度が遅いことを伝達する。従って、制御回路Ｂ１３は、所定の時間Ｔ１を長い期間Ｔ４に変化させて、長い期間Ｔ４の所定の時間Ｔ１を持った制御信号ＳＣ２、ＳＣ３を生成する。
より好ましい実施の形態としては、時間Ｔ１の時間幅の変更と同時に、受信回路Ｂ５から出力される情報信号ＳＲを受信して動作する信号処理回路等Ｂ７(図１参照)の状態が、再設定(リセット)されるものである。図１３では、この再設定に時間ＴＲを必要とするとされている。この再設定(リセット)によって、信号処理回路等Ｂ７(図１参照)の内部状態は初期状態に再設定(リセット)される。その後、受信回路Ｂ５は、長い期間Ｔ４に設定された時間Ｔ１でのアンダーシュートおよびオーバーシュートが無視される受信動作を開始して、安定した振幅復調を行う受信動作が可能となるものである。
また上記ではアンダーシュートやオーバーシュートはリーダ・ライタ装置から出力されるとして説明したが、これに限定されるものでは無い。例えば、ＩＣカードに搭載される電源回路の応答速度に起因するアンダーシュートやオーバーシュートまたはリンギングなどに対しても同様の効果を得ることができる。更に、特に図示はしないが、アンダーシュートやオーバーシュートが無い場合であっても、同様に安定した復調動作が可能である。
以上、本発明者よりなされた発明を実施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、図１１に示した受信回路Ｂ５では、帰還経路Ｂ１１は図９と同様に抵抗に置換されることがでる。更に基準電圧Ｖ１が非反転入力端子(＋)に入力される演算増幅器Ａ１をＣＭＯＳインバータ回路に置換して、ＣＭＯＳインバータ回路のロジックスレッシュホールド電圧を基準電圧とすることも可能である。
また、図１の非接触型ＩＣカードにおいて、電源回路Ｂ３、受信部Ｂ５、送信部Ｂ６、制御部Ｂ７、メモリＢ８は、複数の半導体集積回路装置(マルチチップ)で構成することもできる。
この発明は、例えば、大きなアンダーシュートやオーバーシュートを有するデータ信号が外部から供給される半導体集積回路装置および非接触型ＩＣカードに広く利用することができる。
Ａ１…演算増幅器
Ｂ１…ＩＣカード
Ｂ２…半導体集積回路装置
Ｂ３…電源回路
Ｂ４…内部回路
Ｂ５…受信回路
Ｂ６…送信回路
Ｂ７…信号処理回路
Ｂ８…メモリ
Ｂ９…整流回路
Ｂ１０…フィルタ回路
Ｂ１１…帰還経路
Ｂ１２…２値化回路
Ｂ１３…制御回路
Ｂ１４…判定回路
Ｌ１…アンテナ
Ｃ０、Ｃ１…容量
Ｄ１〜Ｄ２…ダイオード
Ｍ１、Ｍ３…ＰチャンネルＭＯＳトランジスタ
Ｍ２、Ｍ４…ＮチャンネルＭＯＳトランジスタ
ＳＲ、ＳＴ…情報信号
ＳＣ１〜ＳＣ３…制御信号
Ｓ１…入力信号
Ｓ２…入力信号
Ｓ３…出力信号
Ｓ４…判定信号
ＳＷ１…スイッチ回路
Ｔ１〜Ｔ４…時間
ＴＲ…再設定時間
Ｌ１…アンテナ
ＬＡ、ＬＢ…アンテナ端子
Ｕ１…プリント配線基板
Ｕ２…リーダ・ライタ装置
Ｕ３…コイル
Ｕ４…ＩＣチップ
ＶＤＤ…電源電圧
ＧＮＤ…接地電位
Ｖ１〜Ｖ３…基準電圧
ＶＸ、ＶＹ…電圧変化
ＶＵ…アンダーシュート電圧
ＶＯ…オーバーシュート電圧
ＶＤ…電圧差

Claims (20)

  1. アンテナに接続されるアンテナ端子と、
    前記アンテナから前記アンテナ端子に供給される交流信号から電源電圧を生成する電源回路と、
    前記交流信号に重畳された情報信号から前記情報信号を復調する受信回路とを具備する半導体集積回路装置であって、
    前記受信回路は、整流回路とフィルタ回路と容量と増幅器と帰還経路とスイッチ回路と２値化回路と制御回路とを含み、
    前記整流回路は、前記アンテナ端子に供給される前記交流信号を整流して平滑するものであり、
    前記整流回路の出力信号は、高周波成分を低減する前記フィルタ回路の入力に供給され、
    前記フィルタ回路の出力信号は、前記容量を介して前記増幅器の反転入力端子に供給され、
    前記増幅器は、第１の基準電圧に関して、前記反転入力端子に供給される入力信号の反転増幅機能を有するものであり、
    前記増幅器の出力信号は、前記帰還経路と前記スイッチ回路とを介して前記反転入力端子に伝達可能とされており、
    前記スイッチ回路は、前記制御回路の出力信号によって制御可能とされており、
    前記２値化回路は、前記増幅器の前記出力信号を２値化するものであり、
    前記２値化回路の出力信号のレベル変化から所定の時間の経過期間に、前記スイッチ回路は前記制御回路の前記出力信号によってオフ状態に制御されることを特徴とする半導体集積回路装置。
  2. 前記所定の時間の経過期間に前記スイッチ回路が前記オフ状態に制御されることによって前記帰還経路が前記増幅器の前記反転入力端子と前記出力信号を生成する出力端子との少なくともいずれかの端子と電気的に分離されることを特徴とする請求項１に記載の半導体集積回路装置。
  3. 前記帰還経路が逆方向に接続された２個のダイオード素子を含むことを特徴とする請求項２に記載の半導体集積回路装置。
  4. 前記増幅器の前記反転入力端子と前記出力信号を生成する前記出力端子との間に電圧降下を生成する電圧降下素子を含むことを特徴とする請求項２に記載の半導体集積回路装置。
  5. 前記制御回路に制御信号が供給可能とされ、前記所定の時間の前記経過期間が前記制御信号によって可変設定可能なことを特徴とする請求項２に記載の半導体集積回路装置。
  6. 前記受信回路は、判定回路を更に含み、
    前記判定回路は、前記２値化回路の前記出力信号から前記交流信号に重畳された前記情報信号の通信速度の大小を判定するものであり、
    前記判定回路の判定結果としての前記制御信号が前記判定回路から前記制御回路に供給され、前記制御信号に応答して前記所定の時間の前記経過期間が可変設定可能であることを特徴とする請求項２に記載の半導体集積回路装置。
  7. 前記帰還経路の前記ダイオード素子はＰＮ接合のダイオードによって構成されたことを特徴とする請求項３に記載の半導体集積回路装置。
  8. 前記帰還経路の前記ダイオード素子はＰチャンネルＭＯＳトランジスタとＮチャンネルＭＯＳトランジスタとによって構成されたことを特徴とする請求項３に記載の半導体集積回路装置。
  9. 前記帰還経路の前記電圧降下素子は抵抗によって構成されたことを特徴とする請求項４に記載の半導体集積回路装置。
  10. 前記増幅器は演算増幅器であって、前記第１の基準電圧は前記演算増幅器の非反転入力端子に供給されることを特徴とする請求項１乃至請求項９のいずれかに記載の半導体集積回路装置。
  11. 基板の主表面上に半導体集積回路装置と配線により形成されたアンテナとが実装されたＩＣカードであって、
    前記半導体集積回路装置は、
    前記アンテナに接続されるアンテナ端子と、
    前記アンテナから前記アンテナ端子に供給される交流信号から電源電圧を生成する電源回路と、
    前記交流信号に重畳された情報信号から前記情報信号を復調する受信回路とを具備する半導体集積回路装置であって、
    前記受信回路は、整流回路とフィルタ回路と容量と増幅器と帰還経路とスイッチ回路と２値化回路と制御回路とを含み、
    前記整流回路は、前記アンテナ端子に供給される前記交流信号を整流して平滑するものであり、
    前記整流回路の出力信号は、高周波成分を低減する前記フィルタ回路の入力に供給され、
    前記フィルタ回路の出力信号は、前記容量を介して前記増幅器の反転入力端子に供給され、
    前記増幅器は、第１の基準電圧に関して、前記反転入力端子に供給される入力信号の反転増幅機能を有するものであり、
    前記増幅器の出力信号は、前記帰還経路と前記スイッチ回路とを介して前記反転入力端子に伝達可能とされており、
    前記スイッチ回路は、前記制御回路の出力信号によって制御可能とされており、
    前記２値化回路は、前記増幅器の前記出力信号を２値化するものであり、
    前記２値化回路の出力信号のレベル変化から所定の時間の経過期間に、前記スイッチ回路は前記制御回路の前記出力信号によってオフ状態に制御されることを特徴とするＩＣカード。
  12. 前記所定の時間の経過期間に前記スイッチ回路が前記オフ状態に制御されることによって前記帰還経路が前記増幅器の前記反転入力端子と前記出力信号を生成する出力端子との少なくともいずれかの端子と電気的に分離されることを特徴とする請求項１１に記載のＩＣカード。
  13. 前記帰還経路が逆方向に接続された２個のダイオード素子を含むことを特徴とする請求項１２に記載のＩＣカード。
  14. 前記増幅器の前記反転入力端子と前記出力信号を生成する前記出力端子との間に電圧降下を生成する電圧降下素子を含むことを特徴とする請求項１２に記載のＩＣカード。
  15. 前記制御回路に制御信号が供給可能とされ、前記所定の時間の前記経過期間が前記制御信号によって可変設定可能なことを特徴とする請求項１２に記載のＩＣカード。
  16. 前記受信回路は、判定回路を更に含み、
    前記判定回路は、前記２値化回路の前記出力信号から前記交流信号に重畳された前記情報信号の通信速度の大小を判定するものであり、
    前記判定回路の判定結果としての前記制御信号が前記判定回路から前記制御回路に供給され、前記制御信号に応答して前記所定の時間の前記経過期間が可変設定可能であることを特徴とする請求項１２に記載のＩＣカード。
  17. 前記帰還経路の前記ダイオード素子はＰＮ接合のダイオードによって構成されたことを特徴とする請求項１３に記載のＩＣカード。
  18. 前記帰還経路の前記ダイオード素子はＰチャンネルＭＯＳトランジスタとＮチャンネルＭＯＳトランジスタとによって構成されたことを特徴とする請求項１３に記載のＩＣカード。
  19. 前記帰還経路の前記電圧降下素子は抵抗によって構成されたことを特徴とする請求項１４に記載のＩＣカード。
  20. 前記増幅器は演算増幅器であって、前記第１の基準電圧は前記演算増幅器の非反転入力端子に供給されることを特徴とする請求項１１乃至請求項１９のいずれかに記載のＩＣカード。
JP2011509254A 2009-04-15 2010-03-31 半導体集積回路装置およびそれを実装したｉｃカード Active JP5183800B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011509254A JP5183800B2 (ja) 2009-04-15 2010-03-31 半導体集積回路装置およびそれを実装したｉｃカード

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009098745 2009-04-15
JP2009098745 2009-04-15
JP2011509254A JP5183800B2 (ja) 2009-04-15 2010-03-31 半導体集積回路装置およびそれを実装したｉｃカード
PCT/JP2010/055834 WO2010119772A1 (ja) 2009-04-15 2010-03-31 半導体集積回路装置およびそれを実装したｉｃカード

Publications (2)

Publication Number Publication Date
JPWO2010119772A1 JPWO2010119772A1 (ja) 2012-10-22
JP5183800B2 true JP5183800B2 (ja) 2013-04-17

Family

ID=42982434

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011509254A Active JP5183800B2 (ja) 2009-04-15 2010-03-31 半導体集積回路装置およびそれを実装したｉｃカード

Country Status (5)

Country Link
US (1) US8403233B2 (ja)
EP (1) EP2420959A1 (ja)
JP (1) JP5183800B2 (ja)
CN (1) CN102395987B (ja)
WO (1) WO2010119772A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8554136B2 (en) 2008-12-23 2013-10-08 Waveconnex, Inc. Tightly-coupled near-field communication-link connector-replacement chips
US20120155344A1 (en) * 2010-12-16 2012-06-21 Qualcomm Incorporated Out-of-band communication on harmonics of the primary carrier in a wireless power system
FR2980874B1 (fr) * 2011-09-30 2018-06-08 Proton World International N.V. Configuration du type de modulation d'un routeur de communication en champ proche
US9264108B2 (en) 2011-10-21 2016-02-16 Qualcomm Incorporated Wireless power carrier-synchronous communication
US9508487B2 (en) 2011-10-21 2016-11-29 Qualcomm Incorporated Systems and methods for limiting voltage in wireless power receivers
CN103188118B (zh) * 2011-12-30 2015-08-19 北京中电华大电子设计有限责任公司 一种14443接口pcd帧结束检测方法
JP5959097B2 (ja) 2012-07-03 2016-08-02 ルネサスエレクトロニクス株式会社 半導体装置
WO2014026089A1 (en) 2012-08-10 2014-02-13 Waveconnex, Inc. Dielectric coupling systems for ehf communications
US9130369B2 (en) 2012-08-29 2015-09-08 Qualcomm Incorporated Wireless power overvoltage protection circuit with reduced power dissipation
WO2014043577A1 (en) 2012-09-14 2014-03-20 Waveconnex, Inc. Wireless connections with virtual hysteresis
CN103684671A (zh) * 2012-09-18 2014-03-26 北京中电华大电子设计有限责任公司 一种14443接口pcd帧结束检测方法
CN104937769B (zh) 2012-12-17 2018-11-16 凯萨股份有限公司 模块化电子设备
CN103095407B (zh) * 2012-12-28 2016-01-20 广州中大微电子有限公司 读写器芯片数字编码装置及应用该装置的编码方法
WO2014149107A1 (en) 2013-03-15 2014-09-25 Waveconnex, Inc. Ehf secure communication device
CA2923391C (en) 2013-09-11 2018-10-23 Ricoh Company, Ltd. Wireless communication apparatus and mobile device
CN107196530A (zh) * 2016-03-14 2017-09-22 恩智浦有限公司 负载电流测量
FR3062937A1 (fr) * 2017-02-14 2018-08-17 Stmicroelectronics (Rousset) Sas Activation d'un dispositif nfc
JP6946027B2 (ja) * 2017-03-17 2021-10-06 株式会社東芝 Ｉｃカード、携帯可能電子装置、プログラム、処理装置及び処理システム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005222265A (ja) * 2004-02-05 2005-08-18 Renesas Technology Corp 半導体集積回路装置及び非接触型ｉｃカード
JP2006164312A (ja) * 2004-12-02 2006-06-22 Hitachi Ltd 半導体装置およびそれを用いた磁気記録再生装置
JP2008236617A (ja) * 2007-03-23 2008-10-02 Nec Tokin Corp 非接触ｉｃタグ用リーダライタおよびその信号送信方法
JP2008251813A (ja) * 2007-03-30 2008-10-16 Renesas Technology Corp 半導体集積回路装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2768880B1 (fr) 1997-09-23 2000-05-05 Sgs Thomson Microelectronics Demodulateur pour carte a puce sans contact
FR2800214B1 (fr) * 1999-10-22 2001-12-28 St Microelectronics Sa Circuit elevateur de tension de type pompe de charge
JP3923297B2 (ja) * 2001-10-29 2007-05-30 富士通株式会社 情報処理装置およびカード型情報処理デバイス
JP4249602B2 (ja) * 2003-11-28 2009-04-02 エルピーダメモリ株式会社 半導体記憶装置
US7449868B2 (en) * 2004-12-07 2008-11-11 Fairchild Semiconductor Corporation Current controlled gate driver for power switches
JP2006271182A (ja) * 2005-02-25 2006-10-05 Rohm Co Ltd 昇降圧レギュレータ回路及びこれを用いた液晶表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005222265A (ja) * 2004-02-05 2005-08-18 Renesas Technology Corp 半導体集積回路装置及び非接触型ｉｃカード
JP2006164312A (ja) * 2004-12-02 2006-06-22 Hitachi Ltd 半導体装置およびそれを用いた磁気記録再生装置
JP2008236617A (ja) * 2007-03-23 2008-10-02 Nec Tokin Corp 非接触ｉｃタグ用リーダライタおよびその信号送信方法
JP2008251813A (ja) * 2007-03-30 2008-10-16 Renesas Technology Corp 半導体集積回路装置

Also Published As

Publication number Publication date
US8403233B2 (en) 2013-03-26
CN102395987B (zh) 2014-04-02
CN102395987A (zh) 2012-03-28
JPWO2010119772A1 (ja) 2012-10-22
US20120006905A1 (en) 2012-01-12
EP2420959A1 (en) 2012-02-22
WO2010119772A1 (ja) 2010-10-21

Similar Documents

Publication Publication Date Title
JP5183800B2 (ja) 半導体集積回路装置およびそれを実装したｉｃカード
JP4854604B2 (ja) 半導体集積回路、それを搭載したカードおよびその動作方法
US20090295543A1 (en) Transponder, interrogator, and communication device
JP4822588B2 (ja) 情報処理装置および情報処理デバイス
CN101505137B (zh) 检波电路、包含它的rf电路以及内置它们的便携式设备
US7994923B2 (en) Non-contact electronic device
US7405659B1 (en) RFID tag switched capacitor slicer threshold
JP4877998B2 (ja) 半導体集積回路装置
EP2728822A2 (en) Demodulation apparatus and method for operating the same
JP2011022923A (ja) 非接触ｉｃカード及び無線システム
US7317307B2 (en) Circuit arrangement for load regulation in the receive path of a transponder
JP3824451B2 (ja) 非接触ｉｃカードの有無検出回路
US9912386B2 (en) Method for operating object capable via contactless communication
US7138699B2 (en) Semiconductor integrated circuit and noncontact information medium
JP5107777B2 (ja) 受信装置、リーダライタ及びｒｆｉｄシステム
JP4260165B2 (ja) 非接触ｉｃカードの有無検出回路
El Boutahiri et al. A high-performance fully integrated 900-MHz passive RFID tag EPC C1G2 analog front end
US9311812B2 (en) Transmitter and transceiver having the same in an RFID system
KR20240068154A (ko) 스탠바이 모드에서 rf 능동 장치로부터 전송된 rf 신호를 검출할 수 있는 rf 리더기
TWI484764B (zh) 射頻識別系統中的發射器及包含該發射器之收發器
JP2007133734A (ja) 半導体集積回路および非接触型情報媒体

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130115

R150 Certificate of patent or registration of utility model

Ref document number: 5183800

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160125

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350