CN103296154A - Ⅲ族氮化物半导体发光元件的制造方法、ⅲ族氮化物半导体发光元件、灯和中间掩模 - Google Patents

Ⅲ族氮化物半导体发光元件的制造方法、ⅲ族氮化物半导体发光元件、灯和中间掩模 Download PDF

Info

Publication number
CN103296154A
CN103296154A CN2013100566005A CN201310056600A CN103296154A CN 103296154 A CN103296154 A CN 103296154A CN 2013100566005 A CN2013100566005 A CN 2013100566005A CN 201310056600 A CN201310056600 A CN 201310056600A CN 103296154 A CN103296154 A CN 103296154A
Authority
CN
China
Prior art keywords
substrate
nitride semiconductor
iii nitride
emitting component
protuberance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100566005A
Other languages
English (en)
Other versions
CN103296154B (zh
Inventor
田中和文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Publication of CN103296154A publication Critical patent/CN103296154A/zh
Application granted granted Critical
Publication of CN103296154B publication Critical patent/CN103296154B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/943—Movable

Abstract

本发明的Ⅲ族氮化物半导体发光元件的制造方法，具备：在基板（10）上形成由平面和凸部（13）构成的主面的基板加工工序；在基板（10）的主面上，以覆盖平面和凸部（13）的方式使基底层外延生长的外延工序；和通过使Ⅲ族氮化物半导体外延生长来形成LED结构的LED层叠工序，基板加工工序采用步进曝光法，使用俯视时相对的两对端部平行的多边形的中间掩模（51），在平面上的各区域（R1、R2）依次形成掩模图案（15）后，对平面进行蚀刻，由此将相邻地排列的任意3处的凸部（13）间以俯视等腰三角形配置形成。

Description

Ⅲ族氮化物半导体发光元件的制造方法、Ⅲ族氮化物半导体发光元件、灯和中间掩模
技术领域
本发明涉及具有发光二极管（LED）结构的Ⅲ族氮化物半导体发光元件的制造方法、Ⅲ族氮化物半导体发光元件和灯、以及Ⅲ族氮化物半导体的制造所使用的中间掩模（reticule）。 
本申请基于在2012年2月24日在日本提出的专利申请2012-038612号要求优先权，将其内容援引于本申请中。 
背景技术
近年来，作为发出短波长的光的发光元件用的半导体材料，Ⅲ族氮化物半导体受到关注。Ⅲ族氮化物半导体用通式AlxGayInzN（0≤x≤1、0≤y≤1、0≤z≤1、x+y+z＝1）表示，采用有机金属化学气相沉积法（MOCVD法）、分子束外延法（MBE法）等在蓝宝石单晶为首的各种氧化物、Ⅲ-Ⅴ族化合物构成的基板上形成。 
使用了Ⅲ族氮化物半导体的一般的发光元件，在由蓝宝石单晶构成的基板上依次层叠由Ⅲ族氮化物半导体构成的n型半导体层、发光层、p型半导体层而成。蓝宝石基板是绝缘体，因此其元件结构一般成为形成于p型半导体层上的正极和形成于n型半导体层上的负极存在于同一面上的结构。这样的Ⅲ族氮化物半导体发光元件，存在正极使用透明电极，从p型半导体侧取出光的面朝上方式，和正极使用Ag等的高反射膜，从蓝宝石基板侧取出光的倒装片方式两种。 
作为这样的发光元件的输出功率的指标，采用外部量子效率。如果该外部量子效率高，则可以说是输出功率高的发光元件。外部量子效率是内部量子效率和光取出效率相乘的值。所谓内部量子效率，是注入到元件中 的电流的能量在发光层被转换成光的比例。所谓光取出效率，是在发光层发出的光之中能够向发光元件的外部取出的光的比例。因此，为了使外部量子效率提高，需要改善光取出效率。 
为了改善光取出效率，主要有两种方法。一种是使形成于光取出面的电极等所造成的光的吸收降低的方法。另一种是使由于发光元件和其外部的介质的折射率的不同而产生的向发光元件的内部的光的封入降低的方法。 
作为使向发光元件的内部的光的封入降低的方法，可列举在发光元件的光取出面上形成凹凸的技术（例如，参照专利文献1）。 
但是，采用机械加工或化学加工在光取出面上形成凹凸的发光元件，通过对光取出面实施加工会对半导体层给予负荷，在发光层上残留损伤。另外，以在光取出面上形成凹凸那样的条件使半导体层生长的发光元件中，半导体层的结晶性劣化，因此会成为发光层含有缺陷的发光元件。因此，当在光取出面上形成了凹凸的情况下，存在虽然光取出效率提高，但内部量子效率降低，不能够使发光强度增加的问题。 
因此，曾提出了不在光取出面上形成凹凸，而在由蓝宝石构成的基板的表面形成凹凸，并在其上使Ⅲ族氮化物半导体层生长的方法（例如，参照专利文献2）。此外，曾提出了作为基板的凹凸形状，在形成了曲面状突出部的基板上，生长GaN晶体的方法（例如，参照专利文献3）。另外，也曾提出了通过使用了溅射装置的溅射法，在施加了凹凸形状的具有透光性的基板上进行缓冲层的成膜的方法（例如，参照专利文献4）。另外，曾提出了一种半导体发光元件，其作为基板上的凹凸的排列图案，在基板面内沿相互以规定角度交叉的两个轴向的每个方向，以大致同一间隔周期性地配置凸部，在该基板上形成有半导体层（例如，参照专利文献5）。 
根据专利文献2～5中记载的各方法，蓝宝石基板和Ⅲ族氮化物半导体层的界面变得凹凸，因此由于蓝宝石基板和Ⅲ族氮化物半导体层的折射率不同所引起的在界面的光的漫反射，可以使向发光元件的内部的光的封入降低，从而能够使光取出效率提高。另外，通过在蓝宝石基板的表面形成 的凹凸，能够利用晶体沿横向生长来使晶体缺陷降低，使内部量子效率提高。 
在先技术文献 
专利文献1：日本专利第2836687号公报 
专利文献2：日本特开2002-280611号公报 
专利文献3：日本特开2005-129896号公报 
专利文献4：日本特开2007-273659号公报 
专利文献5：日本特开2005-101566号公报 
发明内容
如上述专利文献2～5中记载的技术那样在基板的表面形成凹凸的情况下，采用下述方法：采用例如步进曝光（缩小投影型曝光）法、纳米压印法、电子束（EB）曝光法、激光曝光法之中的任一种方法在基板上形成了掩模图案后，对上述基板进行蚀刻由此形成凹凸。此时，作为基板表面的凹凸，在例如形成多个0.05~1.5μm左右的小直径的凸部的情况下，采用可形成更细的掩模图案的步进曝光法。 
一般在采用步进曝光法在基板表面形成掩模图案的情况下，首先，在基板上涂布了抗蚀剂材料后，利用投影镜缩小中间掩模（光掩模）的掩模图案，对基板上的抗蚀剂材料进行投影曝光。此时，通过在由蓝宝石等构成的圆形的基板上，比该基板小的中间掩模相对地移动、或者基板和中间掩模两者相对地移动，将在基板表面的各区域的抗蚀剂材料依次形成为所希望的掩模图案。在这样的步进曝光法中，利用投影镜缩小掩模图案对抗蚀剂进行曝光，因此能够形成微细的图案。 
在采用上述那样的步进曝光法形成掩模图案的情况下，如图12所示，中间掩模200在基板100的表面上移动，在各区域100A、100B等依次形成了掩模图案110。 
此时，从提高光取出效率的观点出发，优选将点（dot）220的配置设定为能够最高密度地配置的三角配置。但是，在形成为俯视方形的中间掩 模200上将点220进行三角配置的情况下，中间掩模200的缘部210和点220的间隔变小。其结果，虽然要求使各区域100A、100B之间的接缝150的间隔准确地配合，但在这样的情况下，在各区域100A、100B之间形成没有进行正常的曝光的部分的可能性变高。此时，没有进行正常的曝光的部分的正型抗蚀剂，作为线状的掩模图案残留，在蚀刻后，在基板100上形成线状的凸部。然后，在形成有该线状的凸部的部分，Ⅲ族氮化物半导体晶体的生长不正常地进行，形成位错等的晶体缺陷密度高的变质部。因此，如图12所示，在作为发光元件进行了芯片化时，在变质部的半导体晶体的表面产生阶差，半导体晶体的表面不成为镜面，变为外观方面差的表面，并且有对元件化时的发光特性造成影响之虞。 
另外，如果中间掩模200的缘部210和点220的间隔小，则由于光的干涉，掩模图案110和接缝150连接，有点的形状变形的可能性。另外，如果想要将凸部高密度地配置，则在中间掩模200的缘部210上形成点220。这样的情况下，各区域100A、100B之间的接缝150的间隔仅错开一点，发生点的变形、脱落。在发生这样的点的变形、脱落的情况下，导致光取出效率的降低。另外，由于点的脱落，Ⅲ族氮化物半导体层的晶体缺陷没有降低，内部量子效率降低。 
出于以上的原因，在使用了以往的方法的情况下，发生点的变形、脱落时，有对元件的发光特性造成影响之虞。 
本发明是鉴于上述课题完成的，其目的是提供一种Ⅲ族氮化物半导体发光元件的制造方法和采用该方法得到的Ⅲ族氮化物半导体发光元件，该制造方法能够以高的生产率制造内部量子效率和光取出效率优异的Ⅲ族氮化物半导体发光元件。 
此外，本发明的目的是提供一种灯，其使用了上述Ⅲ族氮化物半导体发光元件形成，发光特性优异。 
另外，本发明的目的是提供一种中间掩模，其被用于Ⅲ族氮化物半导体发光元件的制造。 
本发明者为了解决上述问题专心研讨的结果，完成了本发明。即，本 发明涉及以下方案。 
[1]一种Ⅲ族氮化物半导体发光元件的制造方法，是在由蓝宝石构成的基板上形成单晶的Ⅲ族氮化物半导体层，并在该Ⅲ族氮化物半导体层上形成LED结构的Ⅲ族氮化物半导体发光元件的制造方法，其特征在于，具备：基板加工工序，该工序通过在上述基板的由（0001）C面构成的平面上，周期性地形成具有基部宽度d1、高度h的多个凸部，从而在上述基板上形成由上述平面和上述凸部构成的主面；外延工序，该工序在上述基板的主面上，以覆盖上述平面和上述凸部的方式使上述Ⅲ族氮化物半导体外延生长；和LED层叠工序，该工序与上述外延工序接续，通过使Ⅲ族氮化物半导体外延生长来形成上述LED结构，上述基板加工工序具备：图案化工序，该工序采用步进曝光法，使用俯视时相对的两对端部平行的多边形的中间掩模，在上述平面上的各区域依次形成掩模图案；和蚀刻工序，该工序通过使用上述掩模图案而对上述平面进行蚀刻，从而形成上述多个凸部，上述多个凸部，在上述基板的平面的面内方向，沿相对于上述中间掩模的相互平行的两对端部分别平行、且相交的一个排列轴和另一个排列轴这两轴的轴向周期性地排列，并且，上述多个凸部之中、相邻地以俯视三角形排列的任意3处的上述凸部间，以俯视等腰三角形配置形成。 
[2]根据上述[1]所述的Ⅲ族氮化物半导体发光元件的制造方法，其特征在于，上述任意3处的凸部间以俯视等腰三角形配置形成时的该等腰三角形的顶角为45~75°的范围。 
[3]根据上述[1]或[2]所述的Ⅲ族氮化物半导体发光元件的制造方法，其特征在于，上述基板加工工序通过使用俯视平行四边形的中间掩模在上述基板的平面上的各区域依次形成掩模图案后，对上述平面进行蚀刻，从而形成上述多个凸部。 
[4]根据上述[1]或[2]所述的Ⅲ族氮化物半导体发光元件的制造方法，其特征在于，上述基板加工工序通过使用俯视六边形的中间掩模在上述基板的平面上的各区域依次形成掩模图案后，对上述平面进行蚀刻，从而形成上述多个凸部。 
[5]根据上述[1]~[4]的任一项所述的Ⅲ族氮化物半导体发光元件的制造方法，其特征在于，一边使上述中间掩模的一边，相对于上述基板的劈开方向，在该基板的平面方向以5~25°的角度倾斜的状态下依次移动，一边在该基板的平面上形成掩模图案。 
[6]根据上述[5]所述的Ⅲ族氮化物半导体发光元件的制造方法，其特征在于，上述基板加工工序，作为上述中间掩模，使用在该中间掩模的角部之中的任意至少1处形成有缺口部的中间掩模，采用步进曝光法在上述基板上使上述中间掩模依次移动时，一边以上述中间掩模的所述缺口部的位置和移动后的该中间掩模的角部之中的至少1处的位置重合的方式移动，一边在上述基板的表面上形成掩模图案。 
[7]根据上述[1]~[6]的任一项所述的Ⅲ族氮化物半导体发光元件的制造方法，其特征在于，上述基板加工工序，以基部宽度d1为0.05~1.5μm的范围、高度h为0.05~1μm的范围而形成上述凸部。 
[8]根据上述[1]~[7]的任一项所述的Ⅲ族氮化物半导体发光元件的制造方法，其特征在于，上述基板加工工序，以进一步使高度h为上述基部宽度d1的1/4以上、相邻的所述凸部间的间隔d2为上述基部宽度d1的0.5~5倍的方式形成上述凸部。 
[9]根据上述[1]~[8]的任一项所述的Ⅲ族氮化物半导体发光元件的制造方法，其特征在于，上述基板加工工序，以朝向上述顶部外形逐渐变小的形状形成上述凸部。 
[10]根据上述[1]~[9]的任一项所述的Ⅲ族氮化物半导体发光元件的制造方法，其特征在于，上述基板加工工序，以圆锥状或多棱椎状形成上述凸部。 
[11]根据上述[1]~[10]的任一项所述的Ⅲ族氮化物半导体发光元件的制造方法，其特征在于，在上述基板加工工序之后、上述外延工序之前具备缓冲层形成工序，所述缓冲层形成工序采用溅射法在上述基板的主面上层叠由单晶或多晶的AlxGa1-xN（0≤x≤1）构成的厚度为0.01～0.5μm的缓冲层。 
[12]根据上述[1]~[11]的任一项所述的Ⅲ族氮化物半导体发光元件的制造方法，其特征在于，上述LED层叠工序，在形成于上述基板的主面上的上述Ⅲ族氮化物半导体层上，按顺序层叠由Ⅲ族氮化物半导体分别构成的n型半导体层、发光层和p型半导体层，从而形成上述LED结构。 
[13]一种Ⅲ族氮化物半导体发光元件，其特征在于，是采用上述[1]~[12]所述的制造方法得到的。 
[14]一种灯，其特征在于，使用了上述[13]所述的Ⅲ族氮化物半导体发光元件。 
[15]一种中间掩模，是通过采用步进曝光法在由蓝宝石构成的基板的平面上进行转印，从而形成用于在上述基板的平面上周期性地排列形成多个凸部的掩模图案的中间掩模，其特征在于，该中间掩模的俯视形状为相对的两对端部平行的多边形，用于在上述基板的平面上形成多个凸部的转印图案沿相对于该中间掩模的相互平行的两对端部分别平行、且相交的一个排列轴和另一个排列轴这两轴的轴向周期性地排列，而且，上述转印图案采用下述图案形成，上述图案为：形成于上述基板的平面上的上述多个凸部之中、相邻地以俯视三角形排列的任意3处的上述凸部间以俯视等腰三角形配置。 
[16]根据上述[15]所述的中间掩模，其特征在于，在构成俯视时相对的两对端部平行的多边形的角部之中的任意的至少1处形成有缺口部。 
[17]根据上述[15]或[16]所述的中间掩模，其特征在于，俯视形状为平行四边形。 
[18]根据上述[15]或[16]所述的中间掩模，其特征在于，俯视形状为六边形。 
根据本发明的Ⅲ族氮化物半导体发光元件的制造方法，采用了具备基板加工工序的方法，在该工序中，采用步进曝光法，使用俯视时相对的两对端部平行的多边形的中间掩模，在基板的由（0001）C面构成的平面上的各区域依次形成掩模图案。其后，通过对平面进行蚀刻，在基板的平面的面内方向，沿相对于中间掩模的相互平行的两对端部分别平行、且相交 的一个排列轴和另一个排列轴这两轴的轴向周期性地排列多个凸部。然后，将多个凸部之中、相邻地以俯视三角形排列的任意3处的凸部间以俯视等腰三角形配置，在基板上形成由平面和凸部构成的主面。通过采用这样的方法，可抑制基板上的凸部的变形和脱落发生，并且可以防止在基板上形成线状的凸部。由此，可抑制在基板的主面上形成的各层上发生部分的变质（变性），发光元件的外观特性提高，并且可抑制在Ⅲ族氮化物半导体层上形成的LED结构的各层的位错的产生，结晶性提高，因此内部量子效率提高。另外，通过抑制凸部的变形、脱落，由光的漫反射而向发光元件的内部的光的封入被降低，因此光取出效率提高。 
因此，变得能够以高的生产率制造内部量子效率和光取出效率高，具备优异的发光特性以及外观特性的Ⅲ族氮化物半导体发光元件。 
另外，根据本发明的Ⅲ族氮化物半导体发光元件，是采用本发明的Ⅲ族氮化物半导体发光元件的制造方法得到的，因此内部量子效率和光取出效率高，可得到优异的发光特性。 
此外，本发明涉及的灯，是使用本发明的Ⅲ族氮化物半导体发光元件形成的，因此发光特性优异。 
另外，根据本发明的中间掩模，采用下述构成：外形设定为俯视时相对的两对端部平行的多边形，用于在基板的平面上将多个凸部周期性地配列形成的转印图案，被设为沿相对于该中间掩模的相互平行的两对端部分别平行、且相交的一个排列轴和另一个排列轴这两轴的轴向周期性地排列。并且，采用将形成于基板的平面上的多个凸部之中、相邻地以俯视三角形排列的任意3处的凸部间，以俯视等腰三角形配置的图案形成。在使用这样的中间掩模，在基板上形成由平面和凸部构成的主面，并以覆盖该主面的方式使Ⅲ族氮化物半导体外延生长来制造Ⅲ族氮化物半导体发光元件的情况下，与上述同样地可以制造内部量子效率和光取出效率高、具备优异的发光特性和外观特性的Ⅲ族氮化物半导体发光元件。 
附图说明
图1是模式地说明本发明涉及的Ⅲ族氮化物半导体发光元件的制造方法和Ⅲ族氮化物半导体发光元件的一例的图，是表示在基板的主面上，形成有缓冲层和由单晶的Ⅲ族氮化物半导体构成的基底层的叠层结构的截面图。 
图2是模式地说明本发明涉及的Ⅲ族氮化物半导体发光元件的制造方法和Ⅲ族氮化物半导体发光元件的一例的图，是表示图1的主要部分的立体图。 
图3是模式地说明本发明涉及的Ⅲ族氮化物半导体发光元件的制造方法和Ⅲ族氮化物半导体发光元件的一例的图，是表示在图1所示的叠层结构上形成LED结构而成的发光元件的结构的截面图。 
图4是模式地说明本发明涉及的Ⅲ族氮化物半导体发光元件的制造方法和Ⅲ族氮化物半导体发光元件的一例的图，是表示图3的主要部分的放大截面图。 
图5是模式地说明本发明涉及的Ⅲ族氮化物半导体发光元件的制造方法和Ⅲ族氮化物半导体发光元件的一例的图，是表示发光元件的表面状态和基板的表面状态的平面概略图。 
图6是模式地说明本发明涉及的Ⅲ族氮化物半导体发光元件的制造方法、Ⅲ族氮化物半导体发光元件以及中间掩模的一例的图，是表示一边使俯视为平行四边形的中间掩模依次移动，一边在基板的表面形成多个凸部的基板加工工序的概况的平面图。 
图7是模式地说明本发明涉及的Ⅲ族氮化物半导体发光元件的制造方法、Ⅲ族氮化物半导体发光元件以及中间掩模的另一例的图，是表示一边使在角部的1处具有缺口部的中间掩模，以相对于基板的晶体取向在该基板的平面方向倾斜的状态依次移动，一边在基板的表面形成多个凸部的例子的平面图。 
图8A是模式地说明本发明涉及的Ⅲ族氮化物半导体发光元件的制造方法、Ⅲ族氮化物半导体发光元件以及中间掩模的另一例的图，是对于使俯视时相对的两边平行的多边形的中间掩模，相对于基板的晶体取向在该 基板的平面方向倾斜的情况的倾斜角度θ进行说明的部分平面图。 
图8B是模式地说明本发明涉及的Ⅲ族氮化物半导体发光元件的制造方法、Ⅲ族氮化物半导体发光元件以及中间掩模的另一例的图，是对于使俯视时相对的两边平行的多边形的中间掩模，相对于基板的晶体取向在该基板的平面方向倾斜的情况的倾斜角度θ进行说明的部分平面图。 
图8C是模式地说明本发明涉及的Ⅲ族氮化物半导体发光元件的制造方法、Ⅲ族氮化物半导体发光元件以及中间掩模的另一例的图，是对于使俯视时相对的两边平行的多边形的中间掩模，相对于基板的晶体取向在该基板的平面方向倾斜的情况的倾斜角度θ进行说明的部分平面图。 
图8D是模式地说明本发明涉及的Ⅲ族氮化物半导体发光元件的制造方法、Ⅲ族氮化物半导体发光元件以及中间掩模的另一例的图，是对于使俯视时相对的两边平行的多边形的中间掩模，相对于基板的晶体取向在该基板的平面方向倾斜的情况的倾斜角度θ进行说明的部分平面图。 
图8E是模式地说明本发明涉及的Ⅲ族氮化物半导体发光元件的制造方法、Ⅲ族氮化物半导体发光元件以及中间掩模的另一例的图，是对于使俯视时相对的两边平行的多边形的中间掩模，相对于基板的晶体取向在该基板的平面方向倾斜的情况的倾斜角度θ进行说明的部分平面图。 
图9A是模式地说明本发明涉及的Ⅲ族氮化物半导体发光元件的制造方法、Ⅲ族氮化物半导体发光元件以及中间掩模的另一例的图，是表示使俯视为六边形的中间掩模，相对于基板的晶体取向在该基板的平面方向倾斜的情况的倾斜角度θ的平面图。 
图9B是模式地说明本发明涉及的Ⅲ族氮化物半导体发光元件的制造方法、Ⅲ族氮化物半导体发光元件以及中间掩模的另一例的图，是表示使俯视为六边形的中间掩模，相对于基板的晶体取向在该基板的平面方向倾斜的情况的倾斜角度θ的平面图。 
图10是模式地说明使用本发明涉及的Ⅲ族氮化物半导体发光元件构成的灯的一例的概略图。 
图11是模式地说明以往的发光元件的制造方法和发光元件的一例的 图，是表示基板的表面状态的平面概略图。 
图12是模式地说明以往的发光元件的制造方法、发光元件以及中间掩模的一例的图，是表示一边依次移动俯视正方形的中间掩模，一边在基板的表面形成凸部的工序的平面图。 
附图标记说明 
1...Ⅲ族氮化物半导体发光元件（发光元件）； 
10...基板； 
11...主面； 
12...平面； 
13...凸部； 
2...缓冲层； 
3...基底层（Ⅲ族氮化物半导体层）； 
4...n型半导体层； 
5...发光层； 
6...p型半导体层； 
15...掩模图案； 
20...LED结构； 
30...灯； 
51、71、81...中间掩模； 
51a、51b、51c、51d、71a、71b、71c、71d...端部（相互平行的两对端部）； 
74、84...缺口部； 
75...角部； 
R1、R2....区域； 
d1...基部宽度（凸部）； 
d2...凸部间的间隔； 
h...高度（凸部）； 
J1...一个排列轴； 
J2...另一个排列轴。 
具体实施方式
以下，对于本发明涉及的Ⅲ族氮化物半导体发光元件（以下，有时简称为发光元件）的制造方法、Ⅲ族氮化物半导体发光元件、灯以及中间掩模的一实施方式，适当参照附图进行说明。 
本发明涉及的Ⅲ族氮化物半导体发光元件的制造方法，是在由蓝宝石构成的基板10上形成单晶的基底层（Ⅲ族氮化物半导体层）3，并在该基底层3上形成LED结构20的方法。具体地讲，具备：通过在基板10的由（0001）C面构成的平面12上周期性地形成具有基部宽度d1、高度h的多个凸部13，从而在基板10上形成由平面12和凸部13构成的主面11的基板加工工序；在基板10的主面11上以覆盖平面12和凸部13的方式外延生长出基底层3的外延工序；和与该外延工序接续，通过使Ⅲ族氮化物半导体外延生长来形成LED结构20的LED层叠工序。而且，上述基板加工工序具备：采用步进曝光法，使用俯视时相对的两对端部平行的多边形的、在图6等所示的例子中被设为俯视平行四边形的中间掩模（光掩模）51，在平面12上的各区域R1、R2依次形成掩模图案15的图案化工序；和通过使用掩模图案15，并对平面12进行蚀刻，形成多个凸部13的蚀刻工序，在基板10的平面12的面内方向上，沿相对于中间掩模51的相互平行的两对端部51a、51b和端部51c、51d分别平行、并且相交的一个排列轴J1和另一个排列轴J2这两轴的轴向周期性地排列多个凸部13，。并且，多个凸部13之中、相邻地以俯视三角形排列的任意3处的凸部13间，以俯视等腰三角形配置形成。 
再者，所谓本发明中的中间掩模的相互平行的两对「端部」，是俯视观察中间掩模时的、相互平行的两对「边」。例如，在如图6所示那样的、俯视为平行四边形的中间掩模51的情况下，端部51a、51b为相互平行的一对边，同样地，端部51c、51d为相互平行的一对边。 
[Ⅲ族氮化物半导体发光元件] 
以下，对于采用本发明的制造方法得到的发光元件的一例，参照图1~图4说明（也适当参照图5、6）。 
图1和图2是用于说明作为采用本发明的制造方法得到的一例的发光元件1（参照图3）的主要部分的图，图1是表示在基板10的主面11上形成有缓冲层2和单晶的基底层（Ⅲ族氮化物半导体层）3的叠层结构的截面图，图2是用于说明图1所示的基板10的立体图。 
另外，图3是用于说明在图1所示的叠层结构的基底层（Ⅲ族氮化物半导体层）3上形成LED结构20而成的发光元件1的截面图，图中，标记7表示正极焊盘，标记8表示负极焊盘。另外，图4表示图3所示的发光元件1之中的n型半导体层4、发光层5和p型半导体层6的叠层结构的部分截面图。 
另外，发光元件1，如图1~图4所示的一例那样，在形成于基板10上的单晶的基底层（Ⅲ族氮化物半导体层）3上形成有LED结构20，基板10具有由平面12和多个凸部13构成的主面11，所述平面12由（0001）C面构成，所述多个凸部13由与C面不平行的表面13c构成，并且凸部13的基部宽度为0.05~1.5μm、高度h为0.05~1μm。另外，基底层3是通过在基板10的主面11上，以覆盖平面12和凸部13的方式Ⅲ族氮化物半导体外延生长而形成的。另外，在本实施方式中说明的例子中，在基板10上设置有缓冲层2，在该缓冲层2上形成有基底层3。 
本实施方式中说明的发光元件1，如图3所示的例子那样，是单面电极型的发光元件，是在如上述那样的基板10上形成有缓冲层2、和由作为Ⅲ族元素含有Ga的Ⅲ族氮化物半导体构成的LED结构（Ⅲ族氮化物半导体层）20的发光元件。另外，发光元件1所具备的LED结构20，如图3所示，是按顺序层叠有n型半导体层4、发光层5和p型半导体层6的各层的结构。 
「基板」 
在本实施方式的发光元件中，作为可以用于如上述那样的基板10的材料，只要是可在表面外延生长Ⅲ族氮化物半导体晶体的基板材料就没有特 别的限定，可以选择使用各种材料。例如，作为基板10的材料，可列举蓝宝石、SiC、硅、氧化锌、氧化镁、氧化锰、氧化锆、氧化锰锌铁、氧化镁铝、硼化锆、氧化镓、氧化铟、氧化锂镓、氧化锂铝、氧化钕镓、氧化镧锶铝钽、氧化锶钛、氧化钛、铪、钨、钼等。另外，在上述基板材料之中，特别优选使用蓝宝石。 
在本实施方式中使用的基板10，如图2所示的例子那样，形成有多个凸部13。并且，在基板10的主面11中，没有形成凸部13的部分为由（0001）C面构成的平面12。因此，如图1和图2所示的例子那样，基板10的主面11由平面12和多个凸部13构成，所述平面12由C面构成。 
凸部13，如图1和图2所示，是由与C面不平行的表面13c构成的，在该凸部13中不出现C面。图1和图2所示的凸部13，为下述形状：基部13a的平面形状为圆形，朝向顶部外形逐渐变小，成为侧面13b朝向外侧弯曲的碗（bowl）容器状（半球状）的形状。在此，所谓在本实施方式中说明的「基板13a的平面形状为圆形」，并不限定为严格的圆形，也可以是例如椭圆形。另外，在本发明中，凸部13的平面配置，如图1和图2所示，也可以等间隔地配置成棋盘格状，但优选如图6等所示那样，多个凸部13之中、相邻地以俯视三角形排列的任意3处的凸部13间设定为等腰三角形。 
另外，在基板10上以俯视等腰三角形配置的多个凸部13中，更优选该等腰三角形的顶角为45~75°的范围。该顶角的范围，由于在平面12上能够高密度地形成凸部13，因此为光学上优选的范围。另外，上述的顶角的更优选的范围为52~68°的范围，从能够以最高密度配置凸部13的观点出发，更优选凸部13以俯视正三角形来配置。在此，从基板上的Ⅲ族氮化物半导体的晶体生长的观点出发，最优选各凸部13间的距离相等。如果各凸部间的距离之差变大，则结晶性降低，有导致发光效率降低的问题。从这样的观点出发，最优选：顶角为60°左右，并且各凸部间距离大致相等的正三角形的配置。 
此外，从良好的晶体生长的观点出发，最优选凸部13的配置图案是如 上述那样的顶角为60°左右的正三角形。这是因为，如果各凸部间距离不同，则在其上生长的Ⅲ族氮化物半导体的平坦化变得困难，结晶性降低的缘故，从晶体生长的观点出发，优选的顶角的范围也与上述同样为52~68°。再者，在本发明中，将凸部13的配置图案规定为俯视等腰三角形，但将此时的顶角在45~75°的较宽范围设定的情况下，更优选适当地选择在基板10上形成的层的生长条件。 
另外，在本实施方式中使用的基板10，如图5所示的例子那样，存在：归因于在主面11上采用详情后述的制造方法形成掩模图案15的基板形成工序中，中间掩模51（参照图6）在平面12上依次移动时的间距52而形成的接缝16。该接缝16也归因于中间掩模51的外形，在基板10上，在与中间掩模51的相互平行的两对端部51a、51b和端部51c、51d对应的位置存在。 
并且，在本实施方式中说明的例子中，在基板10上，在平面12的面内方向上，沿相对于接缝16分别平行、且相交的一个排列轴J1和另一个排列轴J2这两轴的轴向周期性地排列有凸部13。 
另外，图1和图2所示的例子的凸部13，基部宽度d1为0.05~1.5μm，高度h为0.05~1μm的范围，并且为基部宽度d1的1/4以上，相邻的凸部13间的间隔d2为基部宽度d1的0.5～5倍。在此，所谓凸部13的基部宽度d1，是指凸部13的底面（基部13a）的最大径。另外，所谓相邻的凸部13的间隔d2，是指最接近的各凸部13的基部13a的边缘之间的距离。 
相邻的各凸部13间的间隔d2优选为基部宽度d1的0.5~5倍。如果各凸部13间的间隔d2低于基部宽度d1的0.5倍，则在使基底层3外延生长时，难以促进从由C面构成的平面12上开始的晶体生长，难以用基底层3完全地埋住凸部13，而且有时不能充分地得到基底层3的表面3a的平坦性。因此，在用基底层3埋住凸部13，在该基底层3上形成了构成LED结构的半导体层的晶体的情况下，该晶体当然会较多地形成有坑（pit），导致所形成的Ⅲ族氮化物半导体发光元件的输出功率和电特性等的恶化。另外，如果凸部13间的间隔d2超过基部宽度d1的5倍，则在使用基板10 形成了Ⅲ族氮化物半导体发光元件的情况下，在基板10和形成于基板10上的Ⅲ族氮化物半导体层的界面的光的漫反射的机会减少，有不能够充分地提高光的取出效率之虞。 
基部宽度d1优选为0.05~1.5μm。如果基部宽度d1低于0.05μm，则在使用基板10形成了Ⅲ族氮化物半导体发光元件的情况下，有不能充分地得到使光漫反射的效果之虞。另外，如果基部宽度d1超过1.5μm，则埋住凸部13而使基底层3外延生长时，产生未平坦化的部分，生长时间变长，生产率降低。 
另外，如果为基部宽度d1在上述范围内更小的构成，则可得到发光元件的发光输出功率进一步提高的效果。 
凸部13的高度h优选为0.05~1μm。如果凸部13的高度h低于0.05μm，则在使用基板10形成了Ⅲ族氮化物半导体发光元件的情况下，有不能充分地得到使光漫反射的效果之虞。另外，如果凸部13的高度h超过1μm，则填埋凸部13而使基底层3外延生长变得困难，有时不能充分地得到基底层3的表面3a的平坦性。 
另外，凸部13的高度h优选设为基部宽度d1的1/4以上。如果凸部13的高度h低于基部宽度d1的1/4，则在使用基板10形成了Ⅲ族氮化物半导体发光元件的情况下，有不能充分地得到使光漫反射的效果、和使光的取出效率提高的效果之虞。 
再者，凸部13的形状不限于图1和图2所示的例子，只要是由与C面不平行的表面构成的形状，则可以为任何的形状。例如，凸部13的形状可以为：基部的平面形状为多边形，为朝向顶部外形逐渐变小的形状，侧面13b朝向外侧弯曲的形状。在此，所谓在本实施方式中说明的「基部的平面形状为多边形」，并不限定为严格的多边形，也可以为例如带圆角过渡的多边形。另外，凸部13的形状也可以被设为侧面由朝向顶部外形逐渐变小的斜面构成的圆锥状或多棱锥状。在此，所谓在本实施方式中说明的圆锥状或多棱锥状，并不限定为严格的圆锥状或多棱锥状。另外，凸部13的形状也可以是侧面的倾斜角度以两阶段进行变化的形状。 
在本发明中，通过将基板10形成为如上述那样的具备由平面12和凸部13构成的主面11的构成，基板10和详情后述的基底层3的界面隔着缓冲层2而为凹凸，因此通过光的漫反射，降低了向发光元件的内部的光的封入，可以实现光取出效率优异的发光元件1。另外，通过使基板10为上述构成，由于详情后述的作用，缓冲层2和基底层3的结晶性提高，因此形成于其上的LED结构20的结晶性也优异。 
「缓冲层」 
在本发明中，优选在基板10的主面11上形成缓冲层2，并在其上形成后述的基底层3。缓冲层2具有缓和基板10与基底层3的晶格常数的不同，使在基板10的C面上形成C轴取向了的单晶层变容易的作用。 
缓冲层2以AlxGa1-xN（0≤x≤1）的组成层叠在基板10上，例如，可以采用反应性溅射法形成。 
缓冲层2的膜厚，优选为0.01~0.5μm的范围。通过将缓冲层2的膜厚设定为该范围，可得到具有良好的取向性，并且在该缓冲层2上形成由Ⅲ族氮化物半导体构成的各层时，作为涂覆层有效地发挥功能的缓冲层2。如果缓冲层2的膜厚低于0.01μm，则得不到作为上述涂覆层的充分的功能，并且有时不能充分地得到缓和基板10与基底层3之间的晶格常数的不同的缓冲作用。另外，在以超过0.5μm的膜厚形成缓冲层2的情况下，尽管在缓冲作用和作为涂覆层的功能没有变化，但有成膜处理时间变长、生产率降低之虞。另外，缓冲层2的膜厚更优选为0.02~0.1μm的范围。 
「Ⅲ族氮化物半导体层（基底层）」 
本发明的发光元件1所具备的基底层（Ⅲ族氮化物半导体层）3，由Ⅲ族氮化物半导体构成，例如可以通过采用以往公知的MOCVD法在缓冲层2上进行层叠来成膜。另外，在本例中说明的基底层3，如上述那样，通过在基板10的主面11上隔着缓冲层2，以覆盖平面12和凸部13的方式外延生长Ⅲ族氮化物半导体来形成。 
作为基底层3的材料，可以使用例如AlxGayInzN（0≤x≤1、0≤y≤1、0≤z≤1、x+y+z＝1），但在能够形成结晶性良好的基底层3方面更优选使用 AlyGa1-yN层（0≤y≤1，优选为0≤y≤0.5，进一步优选为0≤y≤0.1）。 
基底层3可以是根据需要在1×1017~1×1019个/cm3的范围内掺杂了n型杂质的构成，但也可以是未掺杂（＜1×1017个/cm3）的构成，在能够维持良好的结晶性方面优选未掺杂的构成。 
在本发明中，将基底层3的最大厚度H设为1.5~4.5μm的范围，这从能够兼具上述效果和生产率方面出发是更优选的。如果作为基板10的平面12的位置处的基底层3的厚度的、最大厚度H过厚，则存在工序时间变长，其上的n型半导体层4未成为充分的膜厚的问题。 
另外，从表面3a的平坦性提高的方面出发，更优选基底层3的最大厚度H为基板10的凸部13的高度h的2倍以上。如果基底层3的最大厚度H比凸部13的高度h的2倍小，则有时以覆盖凸部13的方式生长出的基底层3的表面3a的平坦性变得不充分。 
在本发明中，通过基板10与基底层3的界面隔着缓冲层2被形成为凹凸，由于光的漫反射，向发光元件的内部的光的封入被降低，因此可以实现光取出效率优异的发光元件。 
「LED结构」 
LED结构20具有由Ⅲ族氮化物半导体分别构成的n型半导体层4、发光层5和p型半导体层6。这样的LED结构20的各层，通过采用MOCVD法形成，可得到结晶性更高的各层。 
「n型半导体层」 
n型半导体层4，通常由n型接触层4a和n型覆盖层4b构成。另外，n型接触层4a也可以兼作为n型覆盖层4b。 
n型接触层4a是用于设置负极的层。作为n型接触层4a，优选由AlxGa1-xN层（0≤x＜1，优选0≤x≤0.5，更优选0≤x≤0.1）构成。另外，优选在n型接触层4a中掺杂有n型杂质，如果以1×1017~1×1020/cm3、优选以1×1018~1×1019/cm3的浓度含有n型杂质，则在维持与负极的良好的欧姆接触方面优选。作为这样的n型杂质，没有特别限定，但可列举例如Si、Ge和Sn等，优选地列举Si和Ge。 
n型接触层4a的膜厚优选为0.5~5μm，更优选设定在1~3μm的范围。如果n型接触层4a的膜厚为上述范围，则可良好地维持半导体的结晶性。 
优选在n型接触层4a与发光层5之间设置n型覆盖层4b。n型覆盖层4b是进行向发光层5的载流子（carrier）的注入和载流子的封入的层。n型覆盖层4b可以用AlGaN、GaN、GaInN等形成。另外，n型覆盖层4b也可以为上述结构的异质结（异质接合）和/或多次层叠了的超晶格结构。再者，在用GaInN形成n型覆盖层4b的情况下，优选比发光层5的GaInN的带隙大。 
n型覆盖层4b的膜厚，不特别限定，但优选为0.005~0.5μm，更优选为0.005~0.1μm。另外，n型覆盖层4b的n型掺杂浓度优选为1×1017~1×1020/cm3，更优选为1×1018～1×1019/cm3。如果n型覆盖层4b的n型掺杂浓度为该范围，则在维持良好的结晶性和降低元件的工作电压方面优选。 
再者，也可以将n型覆盖层4b设为含有超晶格结构的层。 
「发光层」 
作为在n型半导体层4上层叠的发光层5，有单量子阱结构或多量子阱结构等的发光层5。作为如图4所示那样的多量子阱结构的阱层，在为呈现蓝色发光的构成的情况下，通常可使用Ga1-yInyN（0＜y＜0.4）的组成的Ⅲ族氮化物半导体，但在为呈现绿色发光的阱层的情况下，可使用铟的组成被提高了的Ⅲ族氮化物半导体。 
作为势垒层5a，可优选使用带隙能量比阱层5b大的AlzGa1-zN（0≤z＜0.3）。 
「p型半导体层」 
p型半导体层6通常由p型覆盖层6a和p型接触层6b构成。另外，p型接触层6b也可以兼作为p型覆盖层6a。 
p型覆盖层6a是进行向发光层5的载流子封入和载流子注入的层。作为p型覆盖层6a的组成，只要是该p型覆盖层6a的带隙能量大于发光层5的带隙能量的组成，并能够进行向发光层5的载流子封入，就没有特别限定，优选列举AlxGa1-xN（0＜x≤0.4）的组成。如果p型覆盖层6a由这 样的AlGaN构成，则在向发光层封入载流子方面优选。另外，p型覆盖层6a的膜厚，没有特别限定，但优选为1~400nm，更优选为5~100nm。另外，p型覆盖层6a的p型掺杂浓度优选为1×1018~1×1021/cm3，更优选为1×1019~1×1020/cm3。如果p型覆盖层6a的p型掺杂浓度为上述范围，则不会使结晶性降低，可得到良好的p型晶体。 
另外，p型覆盖层6a也可以是多次层叠了组成不同的层的超晶格结构。 
p型接触层6b是用于设置正极的层。p型接触层6b优选由AlxGa1-xN（0≤x≤0.4）构成。如果p型接触层6b中的Al组成为上述范围，则在维持良好的结晶性和与p欧姆电极的良好的欧姆接触方面优选。若p型接触层6b以1×1018~1×1021/cm3的浓度、优选以5×1019~5×1020/cm3的浓度含有p型杂质（掺杂物），则在维持良好的欧姆接触、防止裂纹产生和维持良好的结晶性方面优选。作为这样的p型杂质，没有特别限定，例如可优选地列举Mg。另外，p型接触层6b的膜厚，没有特别限定，但优选为0.01~0.5μm，更优选为0.05~0.2μm。如果p型接触层6b的膜厚为该范围，则在发光输出功率方面优选。 
本发明涉及的发光元件1所具备的LED结构20，形成于如上述那样的位错被降低、结晶性优异的基底层3的表面3a上。在本发明中，首先，将基板10设定为下述构成：具有由平面12和凸部13构成的主面11，凸部13的基部宽度d1为0.05~1.5μm，高度h为0.05~1μm。然后，作为通过在基板10的主面11上，以覆盖平面12和凸部13的方式Ⅲ族氮化物半导体外延生长而形成的层构成了基底层3。此时，如果基底层3的最大厚度H过薄，则有基底层表面变为没有被充分平坦化的状态之虞，但通过将基底层3的最大厚度H设为上述范围，相对于凸部13的基部宽度d1，基底层3变为充分的膜厚。由此，基底层3的表面3a被良好地平坦化，并且在凸部13上，残留在Ⅲ族氮化物半导体晶体的集合部的位错等的晶体缺陷被降低，可得到结晶性优异的基底层3。然后，通过在如上述那样的基底层3的表面3a上，依次形成构成LED结构20的n型半导体层4、发光层5和p型半导体层6，这些各层成为抑制产生位错等的晶体缺陷和晶格失配、结 晶性优异的层。 
「电极」 
透光性正极9采用含有选自ITO（In2O3-SnO2）、AZO（ZnO-Al2O3）、IZO（In2O3-ZnO）、GZO（ZnO-Ga2O3）中的至少一种物质的材料形成。这样的透光性正极9的结构，可以毫无限制地使用包括以往公知的结构在内的任何结构。另外，透光性正极9，既可以以覆盖p型半导体层6上的大致整个面的方式形成，又可以开出间隙而形成为格状或树状。 
正极焊盘7设置在与p型半导体层6接触的由透光性导电氧化膜层构成的透光性正极9上的一部分上，被用于与电路板和引线框等的电连接。作为正极焊盘，公知使用了Au、Al、Ni和Cu等的各种结构，可以毫无限制地使用这些公知的材料、结构。 
负极焊盘8以与LED结构20的n型半导体层4接触的方式形成。因此，在形成负极焊盘8时，将发光层5和p型半导体层6的一部分除去使n型半导体层4的n型接触层露出，在其上形成负极焊盘8。 
作为负极焊盘8，公知各种组成和结构，可以毫无限制地使用这些公知的组成和结构，可以利用在该技术领域众所周知的惯用手段进行设置。 
根据如以上说明那样的本发明涉及的Ⅲ族氮化物半导体发光元件1，通过上述构成，内部量子效率和光取出效率高，可得到优异的发光特性以及外观特性。 
[制造方法和中间掩模] 
以下，对于本发明的Ⅲ族氮化物半导体发光元件的制造方法、以及可用于Ⅲ族氮化物半导体发光元件的制造的中间掩模（光掩模），参照图1~8进行说明。 
本发明涉及的发光元件的制造方法，如上述那样，具备：基板加工工序，该工序通过在由蓝宝石构成的基板10的由（0001）C面构成的平面12上周期性地形成具有基部宽度d1、高度h的多个凸部13，在基板10上形成由平面12和凸部13构成的主面11；外延工序，该工序在基板10的主面11上以覆盖平面12和凸部13的方式使基底层3外延生长；和LED 层叠工序，该工序与该外延工序接续，通过使Ⅲ族氮化物半导体外延生长来形成LED结构20。而且，上述基板加工工序，采用步进曝光法，使用俯视时相对的两对端部平行的多边形的、在图6（也参照图7~9）所示的例子中被设定为俯视平行四边形的中间掩模（光掩模）51，在平面12上的各区域R1、R2依次形成掩模图案15后，通过对平面12进行蚀刻，在基板10的平面12的面内方向上，沿相对于中间掩模51的相互平行的两对端部51a、51b和端部51c、51d分别平行、并且相交的一个排列轴J1和另一个排列轴J2这两轴的轴向周期性地排列将多个凸部13。与此同时，在本发明涉及的制造方法中，多个凸部13之中、相邻地以俯视三角形排列的任意3处的凸部13间，以俯视等腰三角形配置形成。 
以下，对于本发明的制造方法所具备的各工序详细地说明。 
「基板加工工序」 
图2是用于说明制造图1的模式图所示的叠层结构的工序的一例的图，是表示在本实施方式的制造方法中使用的基板10的立体图。该基板10具有由平面12和多个凸部13构成的主面11，该平面12由C面构成，该多个凸部13形成于C面上。在本发明的基板加工工序中，通过在基板10的平面12上形成基部宽度为0.05~1.5μm、高度h为0.05~1μm的多个凸部13，从而形成呈凹凸状的主面11。另外，在基板加工工序中，在基板10的平面12的面内方向上，沿相对于中间掩模51的相互平行的两对端部51a、51b和端部51c、51d分别平行、并且相交的一个排列轴J1和另一个排列轴J2这两轴的轴向周期性地排列多个凸部13，并且，将多个凸部13之中、相邻地以俯视三角形排列的任意3处的凸部13间，以俯视等腰三角形配置。 
在基板加工工序中，例如，通过在蓝宝石基板的（0001）C面上，形成由与C面不平行的表面13c构成的多个凸部13，来形成由平面12和凸部13构成的主面11，所述平面12由C面构成，得到基板10。这样的基板加工工序，可以是例如具备下述工序的方法：图案化工序，该工序形成规定基板10上的凸部13的平面配置的掩模图案15；和蚀刻工序，该工序 通过使用由该图案化工序形成的掩模图案15蚀刻基板10来形成凸部13。 
以下，详述对图2所示的基板10进行加工的方法的一例。 
在本实施方式中，作为形成多个凸部13的基板材料，可使用以（0001）C面为表面的蓝宝石单晶晶片。在此，以（0001）C面为表面的基板，也包括基板的面取向从[0001]方向起在±3°的范围赋予了偏离角的基板。另外，所谓在本发明中说明的「与C面不平行的表面」，意指从（0001）C面偏离大于±3°的表面。 
基板加工工序所具备的图案化工序，可以采用一般的光刻法进行，在本发明中，采用了步进曝光法。在基板加工工序中形成的凸部13的基部13a的基部宽度d1优选为1.5μm以下，因此为了将基板10的整个表面均匀地图案化，在光刻法之中优选采用步进曝光法。 
如上述那样，以往，使用如图12所示的俯视方形的中间掩模200，在基板100上形成点被三角配置了的掩模图案110的情况下，有在各区域100A、100B之间形成没有进行正常的曝光的部分的可能性。在这样的情况下，在基板表面形成线状的凸部，由此在Ⅲ族氮化物半导体层内形成晶体缺陷密度高的变质部，发生由外观不良和内部量子效率的降低所引起的发光效率的降低。另外，在各区域100A、100B的接缝的部分，有发生点的变形和脱落的可能性，在这样的情况下，由于由位错密度增加所引起的内部量子效率的降低、和光取出效率的降低，有发光效率降低之虞。 
在本发明的制造方法中，采用了下述方法：采用步进曝光法形成将点三角配置了的微细掩模图案15时，使用了俯视时相对的两对端部平行的多边形、在图6~9所示的例子中为俯视平行四边形的中间掩模（光掩模）51。由此，可以充分地确保中间掩模51的端部和点的间隔，可以在掩模图案15的接缝16附近，防止如上述那样的不良情况发生。 
另外，在本实施方式中，在基板10的平面12的面内方向，沿相对于中间掩模51的相互平行的两对端部51a、51b和端部51c、51d分别平行，并相交的一个排列轴J1和另一个排列轴J2这两轴的轴向，周期性地排列形成凸部13。另外，如图6所示的例子那样，将多个凸部13之中、相邻 地以俯视三角形排列的任意3处的凸部13间，以俯视正三角形配置。该情况下，如图6所示，在中间掩模51上，沿相对于相互平行的两对端部51a、51b和端部51c、51d分别平行的一个排列轴J1和另一个排列轴J2这两轴的轴向，设置有用于将正型抗蚀剂图案化的点53。并且，在图案化工序中，在基板10上，沿一个排列轴J1和另一个排列轴J2这两轴的轴向，周期性地排列形成掩模图案15。其后，在蚀刻工序中，通过使用掩模图案15并对基板10的平面12进行蚀刻，在平面12上形成间隔d2被设为适当范围的凸部13。 
通过对基板10进行干蚀刻直到在上述的图案化工序中形成的掩模图案15消失，可以形成由与C面不平行的表面13c构成的凸部13。更具体地讲，例如在基板10上形成抗蚀剂，图案化成为规定的形状后，通过使用烘箱等在110℃的温度下进行30分钟的热处理的后烘，将抗蚀剂的侧面形成为锥状。接着，通过在用于促进横向的蚀刻的规定的条件下，进行干蚀刻直到抗蚀剂消失为止，可以形成凸部13。 
另外，由与C面不平行的表面13c构成的凸部13，也可以采用在掩模图案15消失前停止了干蚀刻后，剥离掩模图案15，再次对基板10进行干蚀刻的方法形成。更具体地讲，例如，在基板10上形成抗蚀剂，图案化成为规定的形状后，通过使用烘箱等在110℃下进行30分钟的热处理的后烘，将抗蚀剂的侧面形成为锥状。接着，在用于促进横向的蚀刻的规定的条件下进行干蚀刻，并在抗蚀剂消失前中断干蚀刻。其后，剥离抗蚀剂再次开始干蚀刻，进行规定量的蚀刻，由此可以形成凸部13。采用这样的方法形成的凸部13，成为高度尺寸的面内均匀性优异的凸部。 
另外，在作为蚀刻方法采用湿蚀刻法的情况下，通过与干蚀刻法组合，可以形成由与C面不平行的表面13c构成的凸部13。例如，在基板10是由蓝宝石单晶构成的基板的情况下，通过使用250℃以上的高温的磷酸与硫酸的混合酸等，可以对基板进行湿蚀刻。 
另外，在本发明的基板加工工序中，更优选下述方法：如图7中例示的中间掩模71那样，一边将该中间掩模71的一边相对于图6所示的基板 10的晶体取向，在该基板10的平面方向上以5~25°的角度倾斜的状态下依次移动，一边在基板10的平面12上形成掩模图案。即，使图7所示的中间掩模71的端部71c、71d，相对于图6所示的由蓝宝石构成的基板10的劈开方向、即形成于基板10的定向平面（orientation flat）14以上述范围的角度、在图示例中为15°倾斜，并依次移动。 
一般地，在蓝宝石基板中，形成有根据其晶体取向而被定位了的直线状的定向平面。在本实施方式中，如图7所示的中间掩模71那样，使端部71c、71d相对于图6所示的基板10的定向平面14以规定的角度倾斜，在该状态下，以中间掩模71的缺口部74的位置和移动后的中间掩模71的角部75的位置重合的方式使其依次移动并进行曝光。此时，通过使中间掩模倾斜，产生受到双重曝光的部分，缺口部74是为了避免双重曝光而设置的。 
以下，对于使中间掩模的一边相对于基板的晶体取向倾斜并依次移动的情况下的、优选的倾斜角度θ的范围，参照图8A~图8D的局部图进行说明。在此，列举用于在基板上形成凸部的点（掩模图案15）被排列成正三角形的中间掩模为例进行说明。 
如图8A所示，在使中间掩模的一边相对于定向平面（参照图6中所示的标记14）为0°，即没有倾斜的与以往同样地配置了的情况下，芯片化时的切割线通过的点的个数，在x方向和y方向上大大不同。在图8A所示的例子的局部图中，切割线C2通过了8个点，切割线C1通过了5个点。这样在芯片化时的切割线C1、C2通过的点的个数成为在x方向和y方向上大大不同的个数的情况下，在切断后的芯片（发光元件）间产生光取出效率的偏差，有亮度的差别变大之虞。另外，在切割线C2的位置与图8A所示的例子相比偏移到点径的一半的上方或下方的情况下，切割线C2完全没有通过点。因此，根据切取芯片的晶片的位置变得较多地存在发光特性差的部位，有成品率降低的问题。 
与此相对，在如图8所示，使中间掩模的一边相对于在图6所示的基板10上形成的定向平面14，以例如具有+15°的倾斜（逆时针方向的旋转）的方式配置了的情况下，判断出点（掩模图案15）的排列在x、y方向两 方上分别大致等价。即，可知在图8B中，相对于任意的点（掩模图案15）的x、y方向的水平线（切割线C2）和垂直线（切割线C1）两方中，分别通过6个点。也就是说，根据本实施方式，在基板10上层叠了Ⅲ族氮化物半导体后进行芯片化时，该切割线C1、C2通过的点的个数、即凸部13的个数成为在x、y方向上相同的个数，因此难以产生在芯片（发光元件）间的亮度的差别。另外，即使切割线C2上下地偏移，切割线C2通过的点的个数也没有大的变化。由此，在本发明中，可得到优异的发光特性，并且可得到成品率提高的效果。 
另一方面，如图8C所示，在使中间掩模的一边相对于定向平面（参照图6所示的标记14）具有+30°的倾斜（逆时针方向：与旋转90°等价）而配置了的情况下，芯片化时的切割线通过的点的个数成为在x方向和y方向上大大不同的个数。具体地讲，在图8C所例示的范围内，成为在x方向上切割线C2通过的点的个数为7个，与此相对在y方向上全部点脱离切割线C1的图案。这样，在芯片化时的切割线C1、C2通过的点的个数、即在芯片内形成的凸部13的个数在x方向和y方向上大大不同的情况下，在芯片间光取出效率产生偏差，有亮度的差变大之虞。因此，与图8A的情况同样，根据切取芯片的晶片的位置，存在发光特性差的部位，因此此存在成品率降低的问题。 
此外，如图8D所示，在为中间掩模的一边相对于定向平面具有+45°的倾斜（逆时针方向）而配置了的情况下，与15°的顺时针方向旋转（-15°）等价（镜像关系）。在这样的情况下，与图8B所示的例子同样地可得到优异的发光特性，并且可得到成品率提高的效果。 
再者，如图8E所示，在使中间掩模的一边相对于定向平面具有+60°的倾斜（逆时针方向）而配置了的情况下，倾斜角度与0°的情况等价。因此，与图8A的情况同样，根据切出芯片的晶片的位置存在发光特性差的地方，成品率降低。 
上述的结果，在本发明中，在采用一边以使中间掩模的一边相对于基板晶体取向倾斜的状态使其依次移动，一边在基板上形成掩模图案的方法 的情况下，优选将其倾斜角度θ设定为5~25°的范围，最优选将倾斜角度θ设定为15°左右。 
「中间掩模」 
在本发明涉及的中间掩模，是制造Ⅲ族氮化物半导体发光元件时，能够用于在如上述那样的基板形成工序中用于在基板的平面形成凸部的掩模图案的转印的中间掩模。再者，对于本发明的中间掩模进行说明时，对于与上述的基板加工工序的说明共同的部分，省略其详细的说明。 
即，本发明涉及的中间掩模51，例示于图6，并且，按照在上述中概略说明的那样，是通过在由蓝宝石构成的基板10的平面12上采用步进曝光法进行转印，形成用于在基板10的平面12上形成多个凸部13的掩模图案15的中间掩模。并且，中间掩模51俯视为平行四边形，用于在基板10的平面12上形成多个凸部13的转印图案沿相对于该中间掩模51的相互平行的两对端部51a、51b和端部51c、51d分别平行、并且相交的一个排列轴J1和另一个排列轴J2这两轴的轴向周期性地排列。而且，中间掩模51采用在基板10的平面12上形成的多个凸部13之中、相邻地以俯视三角形排列的任意3处的凸部13间以俯视等腰三角形、更具体地讲以俯视正三角形配置的图案形成。 
另外，本发明涉及的中间掩模，不限定于图6所例示的情况，例如也可以例示于图7，并且为如上述说明的中间掩模71那样，在四个角部之中的任意至少1处形成有缺口部74的构成。 
另外，本发明涉及的中间掩模，也可以如图9A、图9B所示的例子那样，俯视时作为六边形构成。在图9A、图9B所示的例子中，以相对于在图6所示的形成于基板10的定向平面14具有15°的倾斜的方式配置。此外，在图9B所示的例子中，与图7所示的俯视平行四边形的中间掩模71同样地，在6个角部之中的任意1处形成有缺口部84。在本实施方式中，通过使用这样的中间掩模81，在由蓝宝石构成的基板10的平面12上采用步进曝光法进行转印，可得到与上述同样的效果。 
「缓冲层形成工序」 
在本实施方式中，具备：在采用上述方法准备的基板10的主面11上，层叠如图1（也参照图3）所示的缓冲层2的缓冲层形成工序。在本实施方式中说明的例子中，通过在基板加工工序之后、外延工序之前进行缓冲层形成工序，从而在基板10的主面11上层叠如图1所示的缓冲层2。 
「基板的预处理」 
在本实施方式中，优选：将基板10导入溅射装置的室内后，在形成缓冲层2之前，采用等离子体处理的逆溅射（反溅射）等的方法进行预处理。具体地讲，可以通过将基板10暴露在Ar和N2的等离子体中，来对表面进行调整。例如，通过使Ar气体和N2气体等的等离子体作用于基板10的表面的逆溅射，可以除去附着于基板10表面的有机物和氧化物。该情况下，如果在基板10和室之间施加电压，则等离子体粒子高效地作用于基板10。通过对基板10实施这样的预处理，可以在基板10的整个表面形成缓冲层2，能够提高在其上成膜的由Ⅲ族氮化物半导体构成的膜的结晶性。另外，更优选在对基板10进行上述那样的逆溅射的预处理之前，实施湿式的预处理。 
「缓冲层的成膜」 
对基板10进行了预处理后，在基板10上，采用反应性溅射法，形成具有AlXGa1-XN（1≥X≥0）的组成的缓冲层2。在采用反应性溅射法形成具有单晶结构的缓冲层2的情况下，优选控制溅射装置的室内的氮原料、和氮流量相对于惰性气体流量之比，使得氮原料变为50~100%的范围，更优选为75%左右。 
另外，在形成具有柱状晶体（多晶）结构的缓冲层2的情况下，优选控制溅射装置的室内的氮原料、和氮流量相对于惰性气体流量之比，使得氮原料变为1%以上且低于50%的范围，更优选为25%左右。 
「外延工序和LED层叠工序」 
接着，在外延工序中，上述缓冲层形成工序之后，如图1（也参照图3）所示，进行在基板10的主面11上形成的缓冲层2上，使单晶的Ⅲ族氮化物半导体外延生长，以覆盖主面11的方式形成基底层（Ⅲ族氮化物半导体 层）3的外延工序。 
另外，在本发明中，在外延工序中形成了由Ⅲ族氮化物半导体构成的基底层3后，在LED层叠工序中，在基底层3上形成由n型半导体层4、发光层5和p型半导体层6的各层构成的LED结构20。 
再者，在本实施方式的说明中，对于分别使用Ⅲ族氮化物半导体形成各层的外延工序和LED层叠工序，对两工序中共同的构成，有时省略一部分的说明。 
在本发明中，形成基底层3、n型半导体层4、发光层5和p型半导体层6时的氮化镓系化合物半导体（Ⅲ族氮化物半导体）的生长方法不特别限定，可以应用反应性溅射法、MOCVD（有机金属化学气相沉积法）、HVPE（氢化物气相沉积法）、MBE（分子束外延法）等已知使氮化物半导体生长的所有方法。 
在本实施方式中，在外延工序和LED层叠工序中，对于采用MOCVD法的例子进行说明。 
「外延工序（基底层：Ⅲ族氮化物半导体层的形成）」 
在外延工序中，如图1所示，在形成于基板10上的缓冲层2上，采用MOCVD法以覆盖构成基板10的主面11的平面12和凸部13的方式形成基底层3。 
另外，例如采用MOCVD法在蓝宝石基板的主面使单晶的Ⅲ族氮化物半导体生长时，有单晶从C面外延生长，但在C面以外的主面上晶体不外延生长的特性。也就是说，在本实施方式说明的例子中，在形成有缓冲层2的基板10的主面11上，使由单晶的Ⅲ族氮化物半导体构成的基底层3外延生长时，晶体不从由与C面不平行的表面13c构成的凸部13生长，仅从由C面构成的平面12外延生长沿C轴方向取向了的晶体。由此，在基板10的主面11上形成的基底层3，在主面11上以覆盖凸部13的方式沿横向外延生长，因此在晶体中没有产生位错等的晶体缺陷，所以成为结晶性得到良好地控制的层。 
在形成有凸部13的基板10的主面11侧，采用MOCVD法外延生长 基底层3的情况下，更优选将生长压力和生长温度设定为如以下说明的条件。一般地，如果降低生长压力、提高生长温度，则横向的晶体生长被促进，如果提高生长压力、降低生长温度，则变为小面生长模式（截面三角形）。另外，如果提高生长初始的生长压力，则X射线摇摆曲线的半值宽（XRC-FWHM）变小，有结晶性提高的倾向。 
由于上述原因，在形成有凸部13的基板10的主面11上，采用MOCVD法外延生长基底层3的情况下，优选：按基底层3的最大膜厚H例如变为2μm左右以上为止（前半阶段成膜）、和其后的变为4.5μm左右为止（后半阶段成膜），来使生长压力二阶段性地变化。 
另外，在前半阶段成膜时，优选生长压力设定为40kPa以上，更优选设定为60kPa左右。 
另外，在后半阶段成膜时，优选生长压力设定为低于40kPa，更优选设定为20kPa左右。 
形成基底层3时的基板10的温度、也就是基底层3的生长温度优选设定为800℃以上。这是由于通过提高形成基底层3时的基板10的温度变得容易发生原子的迁移，位错的环化容易发生的缘故。另外，形成基底层3时的基板10的温度更优选为900℃以上，最优选为1000℃以上。另外，形成基底层3时的基板10的温度需要为比晶体分解的温度低的温度，因此优选设定为低于1200℃。如果形成基底层3时的基板10的温度为上述温度范围内，则可得到结晶性好的基底层3。 
通过进行如以上说明那样的外延工序，可得到图1所示的叠层结构。「LED层叠工序」 
在LED层叠工序中，与上述外延工序接续，如图3所示，在基底层3上，采用MOCVD法层叠由n型半导体层4、发光层5和p型半导体层6的各层构成的LED结构20。 
（n型半导体层的形成） 
通过在采用上述外延工序形成的基底层3上，采用MOCVD法依次层叠n型接触层4a和n型覆盖层4b，从而形成n型半导体层4。 
（发光层的形成） 
接着，在n型覆盖层4b上，采用MOCVD法形成发光层5。在本实施方式中形成的发光层5，如图4所例示那样，具有从n型覆盖层4b侧起，始于GaN势垒层、终于GaN势垒层的叠层结构，将由GaN构成的7层势垒层5a和由无掺杂的GaInN构成的6层阱层5b交替地层叠而形成。 
（p型半导体层的形成） 
接着，在发光层5上、也就是成为发光层5的最上层的势垒层5a上，层叠由掺杂Mg的AlGaN构成的p型覆盖层6a和p型接触层6b，从而形成p型半导体层。 
「电极的形成」 
接着，对于在LED层叠工序中形成有LED结构20的晶片，如图3所例示那样，在p型半导体层6上的规定位置上形成了透光性正极9后，在该透光性正极9的每一个上形成正极焊盘7。另外，通过蚀刻除去LED结构20的规定位置，使n型半导体层4的一部分露出从而形成露出区域4c，在该露出区域4c上形成负极焊盘8。 
在此，如图5所示，采用本发明涉及的制造方法得到的发光元件1，在作为光取出面的透光性正极7侧，在基板10上层叠了的由Ⅲ族氮化物半导体构成的各层中没有变质部，因此不会发生外观上的异常。本发明涉及的制造方法，是可以采用上述方法制造发光特性和外观特性优异的发光元件1的方法。 
根据如以上说明那样的本实施方式的Ⅲ族氮化物半导体发光元件的制造方法，采用了具备基板加工工序的方法，该工序采用步进曝光法，使用俯视时相对的两对端部平行的多边形（图6所示的例子中为平行四边形）的中间掩模51，在基板10的由（0001）C面构成的平面12上的各区域R1、R2依次形成掩模图案15。其后，通过对平面12进行蚀刻，将具有基部宽度d1、高度h的多个凸部13，在基板10的平面12的面内方向，沿相对于中间掩模51的相互平行的两对端部51a、51b和端部51c、51d分别平行、并且相交的一个排列轴J1和另一个排列轴J2这两轴的轴向周期性地 排列。并且，将多个凸部13之中、相邻地以俯视三角形排列的任意3处的凸部13间以俯视等腰三角形（图6所示的例子中为正三角形）配置，从而在基板10上形成由平面12和凸部13构成的主面11。由此，在接缝16中，可以防止在基板10上形成线状的凸部。因此，可抑制在基板10的主面11上形成的各层中产生变质部，发光元件1的外观特性提高，并且可以抑制在基底层3上形成的LED结构20的各层的位错，结晶性提高，所以内部量子效率提高。另外，可以防止凸部13的变形和脱落，所以发光元件1的内部量子效率和光取出效率提高。因此，能够以高的生产率制造内部量子效率和光取出效率高、具备优异的发光特性和外观特性的发光元件1。 
另外，根据本发明涉及的中间掩模51，外形被设定为俯视时相对的两对端部平行的多边形（图6所示的例子中为平行四边形），用于在基板10的平面12上周期性地排列形成多个凸部13的转印图案，沿相对于该中间掩模51的相互平行的两对端部51a、51b和端部51c、51d分别平行、并且相交的一个排列轴J1和另一个排列轴J2这两轴的轴向周期性地排列。此外，本发明涉及的中间掩模51，采用了下述构成：以将在基板10的平面12上形成的多个凸部13之中、相邻地以俯视三角形排列的任意3处的凸部13间以俯视等腰三角形（图6所示的例子中为正三角形）配置的图案形成。在使用这样的中间掩模51，在基板10上形成由平面12和凸部13构成的主面11，并以覆盖该主面11的方式使Ⅲ族氮化物半导体外延生长，制造出Ⅲ族氮化物半导体发光元件1的情况下，与上述同样地能够制造内部量子效率和光取出效率高、具备优异的发光特性和外观特性的发光元件1。 
[灯] 
图10是模式地示出了使用本发明涉及的Ⅲ族氮化物半导体发光元件构成的灯的一例的概略图。图10所示的灯30是炮弹型的灯，采用了图3所示的Ⅲ族氮化物半导体发光元件1。如图10所示，Ⅲ族氮化物半导体发光元件1的正极焊盘7用线33与两个框体31、32之中的一个（图10中为框体31）接合，发光元件1的负极焊盘8用线34与另一个框体32接合， 由此安装了Ⅲ族氮化物半导体发光元件1。另外，Ⅲ族氮化物半导体发光元件1的周边利用由透明的树脂构成的塑模35封装。另外，也可以通过向构成塑模35的树脂中添加荧光体来发出白色光。 
本发明的灯是采用了本发明的Ⅲ族氮化物半导体发光元件1而形成的，因此具备优异的发光特性。 
[实施例] 
接着，示出实施例和比较例更详细地说明本发明的Ⅲ族氮化物半导体发光元件的制造方法、Ⅲ族氮化物半导体发光元件、灯以及中间掩模，但本发明并不仅限定于这些实施例。 
[实施例1] 
首先，在蓝宝石基板的（0001）C面上，采用以下所示的步骤形成被设定为下述表1所示的条件的多个凸部，由此制作出具备由平面和凸部构成的主面的基板（基板加工工序）。即，在直径为4英寸的C面蓝宝石基板上采用光刻法形成掩模，采用干蚀刻法对蓝宝石基板进行蚀刻，由此在该蓝宝石基板上形成了凸部。 
再者，在上述基板加工工序中，作为在基板上形成掩模图案时的曝光法，采用使用了紫外光的步进曝光法。另外，作为步进曝光法所具备的中间掩模（光掩模），使用了俯视时为平行四边形，并且在相对于相互平行的两对端部分别平行、且相交的一个排列轴和另一个排列轴上，周期性地设置用于将保持抗蚀剂图案化的点的中间掩模（参照图6所示的中间掩模51）。 
并且，在基板上，沿一个排列轴和另一个排列轴这两轴的轴向，周期性地形成了掩模图案。其后，使用掩模图案对基板的平面进行蚀刻，由此在平面上形成了凸部。 
再者，在对基板的表面进行干蚀刻时，使用了BCl3和Cl2的混合气体。 
Figure BDA00002850858900341
这样得到的各实施例的基板的凸部，其基部的平面形状是圆形且为朝向顶部外形逐渐变小的形状，是侧面朝向外侧弯曲的碗容器状（半球状）的形状。在基板的平面上，稍微可见归因于中间掩模在基板上移动时的间隙的接缝。另外，确认出：形成于基板上的多个凸部，在基板的平面的面内方向，沿相对于上述接缝分别平行的、且相交的一个排列轴和另一个排列轴这两轴的轴向周期性地排列，并且均匀地形成。 
并且，采用RF溅射法，在形成有多个凸部的基板的主面上形成了具有单晶结构的由AlN构成的厚度为50nm的缓冲层（缓冲层形成工序）。此时，作为溅射成膜装置，使用具备高频式的电源，具有能够在靶内移动磁铁的位置的机构的装置。 
在上述的缓冲层上，采用减压MOCVD外延生长膜厚为8μm的由GaN构成的基底层（外延工序）。 
接着，在基底层上，采用减压MOCVD法，按顺序层叠构成LED结构的n型半导体层、发光层、p型半导体层的各层，制作如图3（也参照图4）所示的发光元件，而且，制作出使用了如图10所示的发光元件的灯（发光二极管：LED）。 
n型半导体层，由掺杂Si的n型接触层和n型覆盖层形成。此时，作为n型接触层，形成了载流子浓度为5×1018cm-3、厚度为2μm的GaN层。另外，作为n型覆盖层，形成了层叠有20对的Ga0.99In0.01N和GaN的超晶格结构。n型覆盖层的载流子浓度为4×1018cm-3、厚度为60nm。 
发光层设定为由下述层构成的多量子阱结构：由GaN构成的势垒层和由Ga0.8In0.2N构成的阱层。此时，将厚度为6nm的势垒层和厚度为2nm的阱层各层叠6层，在其上层叠了1层势垒层。 
而且，在发光层上形成由掺杂Mg的p型覆盖层和p型接触层构成的p型半导体层。此时，作为p型覆盖层，层叠了4对的2.5nm的厚度的无掺杂的Al0.06Ga0.94N、和2.5nm的厚度的掺杂Mg的GaN。然后，在p型覆盖层上形成了厚度为200nm的由GaN构成的p型接触层。 
接着，使用形成有按上述步骤得到的成为LED结构的各层的基板，按 以下所示的步骤，制作出作为半导体发光元件的一种的发光二极管（LED）（参照图3）。 
首先，采用光刻技术，在形成有成为LED结构的各层的基板的p型接触层上，形成由ITO构成的透光性正极，进而在该透光性正极上形成了具有依次层叠了Ti、Al和Au的结构的正极焊盘。 
接着，对形成有正极焊盘的基板实施干蚀刻，使待形成负极焊盘的部分的n型半导体层露出，在露出了的n型半导体层上形成由Ni、Al、Ti和Au四层的叠层结构构成的负极焊盘。 
然后，将形成有正极焊盘和负极焊盘的基板的背面进行磨削和研磨而形成为镜状的面后，将该基板切断为350μm见方的正方形片，形成为LED的芯片（发光元件）。 
然后，将该芯片以正极焊盘和负极焊盘成为上侧的方式载置于引线框上，利用金属线与引线框接线由此制作出灯（参照图10）。 
然后，测定如上述那样制作出的灯的p侧和n侧的电极间流通20mA的正向电流时的正向电压（驱动电压Vf），并且通过p侧的透光性正极测定发光输出功率Po（mW），将其平均值示于下述表2。另外，用肉眼确认从各样品的光取出侧、即透光性正极侧来看的外观，将该目视的结果示于下述表2（在表2中，外观特性的评价为合格的情况记载为A，不合格的情况记载为B）。再者，在本实施例中，从上述发光特性的评价结果来看，以驱动电压Vf为3.2（V）以下、并且发光输出功率Po为23（mW）以上的情况为合格，调查了其成品率。 
表2 
Figure BDA00002850858900371
如表2所示，使用了采用本发明的制造方法制作出的发光元件形成的灯，驱动电压Vf为2.76~3.14V（平均值：2.93V），并且发光输出功率Po为23.69~24.12mW（平均值：23.9mW），明确可知其发光特性优异。另外，使用了本实施例中得到的发光元件而构成的实施例1的灯，在从透光性正极侧来看的目视检查中，肉眼下基本上辨认不出晶体内的线等的异常部位，在半导体晶体中没有产生变质部，明确可知其外观特性优异，并且制造成品率优异。 
[实施例2] 
在实施例2中，作为中间掩模，使用了如图7和表1所示的在俯视时平行四边形的中间掩模的角部之中的1处形成有缺口部的中间掩模，除此以外按与上述实施例1同样的步骤，制作具备表1所示的条件的由平面和凸部构成的主面的基板，在其上层叠了缓冲层和基底层。此时，在采用步进曝光法在基板上使中间掩模依次移动时，一边以中间掩模的缺口部的位置和移动后的中间掩模的角部之中的至少1处的位置重合的方式移动，一 边在基板的表面上形成掩模图案。然后，采用与上述实施例1同样的方法，测定基底层的（10-10）面和（0002）面的X射线衍射（XRD）半值宽，将结果示于上述表1。 
此外，通过以与上述实施例1同样的步骤，在基底层上形成了构成LED结构的各层后，设置透光性正极、正极焊盘和负极焊盘，由此制作出LED的芯片。然后，以与上述实施例1同样的步骤，将该芯片载置于引线框上制作出灯。 
然后，与上述实施例1同样地测定正向电压（驱动电压Vf）、发光输出功率Po（mW），将结果示于表2。另外，同样地利用肉眼确认从透光性正极侧来看的外观，将结果示于表2。此外，与上述同样地从上述发光特性的评价结果调查成品率，将结果示于表2。 
如表2所示，使用在角部之中的1处形成有缺口部的中间掩模，使用根据本发明中规定的条件制作出的发光元件而构成的实施例2的灯，驱动电压Vf为2.71~3.06V（平均值：2.87V），并且发光输出功率Po为24.67~25.12mW（平均值：24.9mW），明确可知其发光特性优异。另外，使用了本实施例中得到的发光元件形成的灯，在从透光性正极侧来看的目视检查中，肉眼下基本上辨认不出晶体内的线等的异常部位，在半导体晶体中没有产生变质部，明确可知其外观特性优异，并且制造成品率优异。 
[实施例3、4] 
在实施例3、4中，使图7所示的俯视时平行四边形的中间掩模一边相对于基板的定向平面以表1所示的角度倾斜，除此以外以与上述实施例2同样的步骤，制作具备表1所示的条件的由平面和凸部构成的主面的基板，在其上层叠了缓冲层和基底层。此时，采用步进曝光法，在基板上使中间掩模依次移动时，一边以中间掩模的凹口部的位置和移动后的中间掩模的角部之中的至少1处的位置重合的方式移动，一边在基板的表面上形成掩模图案。然后，采用与上述实施例2同样的方法，测定基底层的（10-10）面和（0002）面的X射线衍射（XRD）半值宽，将结果示于上述表1。 
此外，通过采用与上述实施例2同样的步骤，在基底层上形成了构成 LED结构的各层后，设置透光性正极、正极焊盘和负极焊盘，由此制作出LED的芯片。然后，采用与上述实施例2同样的步骤，将该芯片载置于引线框上制作出灯。 
然后，与上述实施例2同样地测定正向电压（驱动电压Vf）、发光输出功率Po（mW），将结果示于表2。另外，同样地利用肉眼确认从透光性正极侧来看的外观，将结果示于表2。此外，与上述同样地从上述发光特性的评价结果调查成品率，将结果示于表2。 
如表2所示，使用在角部之中的1处形成有缺口部的中间掩模，使用根据本发明中规定的条件制作出的发光元件而成的实施例3、4的灯，驱动电压Vf为2.90~3.20V（平均值：2.93~3.01V），并且发光输出功率Po为23.8~24.5mW（平均值：24.1~24.3mW），明确可知其发光特性优异。另外，使用了本实施例中得到的发光元件形成的灯，在从透光性正极侧来看的目视检查中，肉眼下基本上辨认不出晶体内的线等的异常部位，在半导体晶体中没有产生变质部，明确可知其外观特性优异，并且制造成品率优异。 
[实施例5] 
在实施例5中，使用如图9B所示的具有缺口部的俯视六边形的中间掩模，使该中间掩模的一边相对于基板的定向平面以如表1所示的角度倾斜，除此以外按与上述实施例2同样的步骤，制作具备上述表1所示的条件的由平面和凸部构成的主面的基板，在其上层叠了缓冲层和基底层。此时，与上述同样，采用步进曝光法，在基板上使六边形的中间掩模依次移动时，一边以中间掩模的缺口部的位置和移动后的中间掩模的角部之中的至少1处的位置重合的方式移动，一边在基板的表面上形成了掩模图案。然后，采用与上述实施例2同样的方法，测定基底层的（10-10）面和（0002）面的X射线衍射（XRD）半值宽，将结果示于上述表1。 
此外，通过采用与上述实施例2同样的步骤，在基底层上形成了构成LED结构的各层后，设置透光性正极、正极焊盘和负极焊盘，由此制作出LED的芯片。然后，采用与上述实施例3同样的步骤，将该芯片载置于引 线框上制作出灯。 
然后，与上述实施例2同样地测定正向电压（驱动电压Vf）、发光输出功率Po（mW），将结果示于表2。另外，同样地利用肉眼确认从透光性正极侧来看的外观，将结果示于表2。此外，与上述同样地从上述发光特性的评价结果调查成品率，将结果示于表2。 
如表2所示，使用在角部之中的1处形成有缺口部的六边形的中间掩模，使用以本发明中规定的条件制作出的发光元件形成的实施例5的灯，驱动电压Vf为2.68~3.25V（平均值：2.86V），并且发光输出功率Po为24.69~25.13mW（平均值：24.9mW），明确可知其发光特性优异。另外，使用了本实施例中得到的发光元件形成的灯，在从透光性正极侧来看的目视检查中，肉眼下基本上辨认不出晶体内的线等的异常部位，在半导体晶体中没有产生变质部，明确可知其外观特性优异，并且制造成品率优异。 
[比较例1] 
在比较例1中，作为用于在基板加工工序中采用步进曝光法在基板的平面上形成掩模图案的中间掩模，使用了自以往就使用的俯视方形的中间掩模，除此以外按与上述实施例1同样的步骤，制作具备表1所示的条件的由平面和凸部构成的主面的基板，在其上层叠了缓冲层和基底层。然后，采用与上述实施例1同样的方法，测定基底层的（10-10）面和（0002）面的X射线衍射（XRD）半值宽，将结果示于上述表1。 
进而，通过采用与上述实施例1同样的步骤，在基底层上形成了构成LED结构的各层后，设置透光性正极、正极焊盘和负极焊盘，由此制作出LED的芯片。然后，采用与上述实施例1同样的步骤，将该芯片载置于引线框上制作出灯。 
然后，与上述实施例1同样地测定正向电压（驱动电压Vf）、发光输出功率Po（mW），将结果示于表2。另外，同样地利用肉眼确认从透光性正极侧来看的外观，将结果示于表2。 
如表2所示，在比较例1中，驱动电压Vf为2.80~3.25V（平均值：3.00V），并且发光输出功率Po为22.67~24.21mW（平均值：24.0mW） 的范围，成为发光输出功率Po的分布大一些的结果。另外，采用以往的方法制作出的具备由平面和凸部构成的主面的基板的比较例1，成品率为80.0%、非常低。此外，在比较例1中，在相对于定向平面垂直的方向上，在晶体内确认出显著的异常生长，外观特性的评价为「B」。认为其原因是当为比较例1的条件时，存在曝光区域（shot）间的接缝变为非直线的边（中间掩模的一边），在该一边附近形成的掩模图案所产生的凸部的结晶差的缘故。 
[比较例2～5] 
在比较例2~5中，作为用于在基板加工工序中在基板的平面上采用步进曝光法形成掩模图案的中间掩模，使用上述实施例2所示的中间掩模，按与上述同样的步骤，制作具备表1所示的条件的由平面和凸部构成的主面的基板，在其上层叠了缓冲层和基底层。然后，采用与上述实施例2同样的方法，测定基底层的（10-10）面和（0002）面的X射线衍射（XRD）半值宽，将结果示于上述表1。 
此外，通过以与上述实施例2同样的步骤，在基底层上形成了构成LED结构的各层后，设置透光性正极、正极焊盘和负极焊盘，由此制作出LED的芯片。然后，以与上述实施例2同样的步骤，将该芯片载置于引线框上制作出灯。 
然后，与上述实施例2同样地测定正向电压（驱动电压Vf）、发光输出功率Po（mW），将结果示于表2。另外，同样地利用肉眼确认从透光性正极侧来看的外观，将结果示于表2。此外，与上述同样地从上述发光特性的评价结果调查成品率，将结果示于表2。 
如表2所示，在比较例2~5中，驱动电压Vf为2.73~3.25（平均值：2.93~2.99）V的范围，发光输出功率Po为22.75~24.0（平均值：22.9~23.7）（mW）的范围，对于发光特性没有特别的问题，另外，成品率也为89.0~93.0%的范围。但是，在比较例2~5中，外观特性的评价全部为「B」的评价，并且，凸部的基部宽度为2.0（μm）、为稍大的尺寸，因此可看到结晶性稍差的不良情况。 
由上述实施例的结果，明确可知采用本发明的制造方法和中间掩模得到的Ⅲ族氮化物半导体发光元件，内部量子效率和光取出效率高，发光特性以及外观特性优异。 

Claims (18)

1.一种Ⅲ族氮化物半导体发光元件的制造方法，是在由蓝宝石构成的基板上形成单晶的Ⅲ族氮化物半导体层，并在该Ⅲ族氮化物半导体层上形成LED结构的Ⅲ族氮化物半导体发光元件的制造方法，其特征在于，具备：
基板加工工序，该工序通过在所述基板的由（0001）C面构成的平面上，周期性地形成具有基部宽度d1、高度h的多个凸部，从而在所述基板上形成由所述平面和所述凸部构成的主面；
外延工序，该工序在所述基板的主面上，以覆盖所述平面和所述凸部的方式使所述Ⅲ族氮化物半导体外延生长；和
LED层叠工序，该工序与所述外延工序接续，通过使Ⅲ族氮化物半导体外延生长来形成所述LED结构，
所述基板加工工序具备：
图案化工序，该工序采用步进曝光法，使用俯视时相对的两对端部平行的多边形的中间掩模，在所述平面上的各区域依次形成掩模图案；和
蚀刻工序，该工序通过使用所述掩模图案对所述平面进行蚀刻，从而形成所述多个凸部，
所述多个凸部，在所述基板的平面的面内方向，沿相对于所述中间掩模的相互平行的两对端部分别平行、且相交的一个排列轴和另一个排列轴这两轴的轴向周期性地排列，并且，所述多个凸部之中、相邻地以俯视三角形排列的任意3处的所述凸部间，以俯视等腰三角形配置形成。
2.根据权利要求1所述的Ⅲ族氮化物半导体发光元件的制造方法，其特征在于，所述任意3处的凸部间以俯视等腰三角形配置形成时的该等腰三角形的顶角为45~75°的范围。
3.根据权利要求1所述的Ⅲ族氮化物半导体发光元件的制造方法，其特征在于，所述基板加工工序通过使用俯视平行四边形的中间掩模在所述基板的平面上的各区域依次形成掩模图案后，对所述平面进行蚀刻，从而形成所述多个凸部。
4.根据权利要求1所述的Ⅲ族氮化物半导体发光元件的制造方法，其特征在于，所述基板加工工序通过使用俯视六边形的中间掩模在所述基板的平面上的各区域依次形成掩模图案后，对所述平面进行蚀刻，从而形成所述多个凸部。
5.根据权利要求1所述的Ⅲ族氮化物半导体发光元件的制造方法，其特征在于，一边使所述中间掩模的一边，相对于所述基板的劈开方向，在该基板的平面方向以5~25°的角度倾斜的状态下依次移动，一边在所述基板的平面上形成掩模图案。
6.根据权利要求5所述的Ⅲ族氮化物半导体发光元件的制造方法，其特征在于，所述基板加工工序，作为所述中间掩模，使用在该中间掩模的角部之中的任意至少1处形成有缺口部的中间掩模，采用步进曝光法在所述基板上使所述中间掩模依次移动时，一边以所述中间掩模的所述缺口部的位置和移动后的该中间掩模的角部之中的至少1处的位置重合的方式移动，一边在所述基板的表面上形成掩模图案。
7.根据权利要求1所述的Ⅲ族氮化物半导体发光元件的制造方法，其特征在于，所述基板加工工序，以基部宽度d1为0.05~1.5μm的范围、高度h为0.05~1μm的范围而形成所述凸部。
8.根据权利要求1所述的Ⅲ族氮化物半导体发光元件的制造方法，其特征在于，所述基板加工工序，以进一步使高度h为所述基部宽度d1的1/4以上、相邻的所述凸部间的间隔d2为所述基部宽度d1的0.5~5倍的方式形成所述凸部。
9.根据权利要求1所述的Ⅲ族氮化物半导体发光元件的制造方法，其特征在于，所述基板加工工序，以朝向所述顶部外形逐渐变小的形状形成所述凸部。
10.根据权利要求1所述的Ⅲ族氮化物半导体发光元件的制造方法，其特征在于，所述基板加工工序，以圆锥状或多棱椎状形成所述凸部。
11.根据权利要求1所述的Ⅲ族氮化物半导体发光元件的制造方法，其特征在于，在所述基板加工工序之后、所述外延工序之前具备缓冲层形成工序，所述缓冲层形成工序采用溅射法在所述基板的主面上层叠由单晶或多晶的AlxGa1-xN构成的厚度为0.01～0.5μm的缓冲层，其中0≤x≤1。
12.根据权利要求1所述的Ⅲ族氮化物半导体发光元件的制造方法，其特征在于，所述LED层叠工序，在形成于所述基板的主面上的所述Ⅲ族氮化物半导体层上，按顺序层叠由Ⅲ族氮化物半导体分别构成的n型半导体层、发光层和p型半导体层，从而形成所述LED结构。
13.一种Ⅲ族氮化物半导体发光元件，其特征在于，是采用权利要求1所述的制造方法得到的。
14.一种灯，其特征在于，使用了权利要求13所述的Ⅲ族氮化物半导体发光元件。
15.一种中间掩模，是通过采用步进曝光法在由蓝宝石构成的基板的平面上进行转印，从而形成用于在所述基板的平面上周期性地排列形成多个凸部的掩模图案的中间掩模，其特征在于，
该中间掩模的俯视形状为相对的两对端部平行的多边形，用于在所述基板的平面上形成多个凸部的转印图案沿相对于该中间掩模的相互平行的两对端部分别平行、且相交的一个排列轴和另一个排列轴这两轴的轴向周期性地排列，
而且，所述转印图案采用下述图案形成，所述图案为：形成于所述基板的平面上的所述多个凸部之中、相邻地以俯视三角形排列的任意3处的所述凸部间以俯视等腰三角形配置。
16.根据权利要求15所述的中间掩模，其特征在于，在构成俯视时相对的两对端部平行的多边形的角部之中的任意至少1处形成有缺口部。
17.根据权利要求15所述的中间掩模，其特征在于，俯视形状为平行四边形。
18.根据权利要求15所述的中间掩模，其特征在于，俯视形状为六边形。
CN201310056600.5A 2012-02-24 2013-02-22 Ⅲ族氮化物半导体发光元件的制造方法、ⅲ族氮化物半导体发光元件、灯和中间掩模 Active CN103296154B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP038612/2012 2012-02-24
JP2012038612A JP5673581B2 (ja) 2012-02-24 2012-02-24 Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子、ランプ、並びに、レチクル

Publications (2)

Publication Number Publication Date
CN103296154A true CN103296154A (zh) 2013-09-11
CN103296154B CN103296154B (zh) 2016-08-03

Family

ID=49001878

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310056600.5A Active CN103296154B (zh) 2012-02-24 2013-02-22 Ⅲ族氮化物半导体发光元件的制造方法、ⅲ族氮化物半导体发光元件、灯和中间掩模

Country Status (3)

Country Link
US (1) US8796055B2 (zh)
JP (1) JP5673581B2 (zh)
CN (1) CN103296154B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017008740A1 (zh) * 2015-07-15 2017-01-19 上海微电子装备有限公司 曝光装置及方法
CN107075729A (zh) * 2014-09-17 2017-08-18 住友化学株式会社 氮化物半导体模板的制造方法
CN107078033A (zh) * 2014-09-17 2017-08-18 住友化学株式会社 氮化物半导体模板的制造方法
CN108028298A (zh) * 2015-09-24 2018-05-11 首尔伟傲世有限公司 发光元件及包括此的发光装置
CN110444643A (zh) * 2015-02-18 2019-11-12 日亚化学工业株式会社 发光元件
CN110998879A (zh) * 2017-08-10 2020-04-10 夏普株式会社 半导体模块、显示装置以及半导体模块的制造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101803569B1 (ko) * 2011-05-24 2017-12-28 엘지이노텍 주식회사 발광 소자
WO2015159843A1 (ja) * 2014-04-14 2015-10-22 Ｊｘ日鉱日石エネルギー株式会社 エピタキシャル成長用基板の製造方法、それより得られるエピタキシャル成長用基板及びその基板を用いた発光素子
JP6550926B2 (ja) * 2014-05-30 2019-07-31 日亜化学工業株式会社 窒化物半導体素子およびその製造方法
CN106463577A (zh) 2014-06-17 2017-02-22 崇高种子公司 发光元件的制造方法及发光元件
CN104391431B (zh) 2014-12-12 2016-06-29 合肥京东方光电科技有限公司 曝光显影方法和系统、曝光控制系统
US9812322B2 (en) * 2015-08-26 2017-11-07 Epileds Technologies, Inc. Sapphire substrate with patterned structure
WO2017052258A1 (ko) * 2015-09-24 2017-03-30 서울바이오시스주식회사 발광 소자 및 이를 포함하는 발광 장치
JP6995304B2 (ja) * 2016-12-06 2022-01-14 株式会社サイオクス 窒化物半導体テンプレートの製造方法、窒化物半導体テンプレートおよび窒化物半導体デバイス
KR102477355B1 (ko) * 2018-10-23 2022-12-15 삼성전자주식회사 캐리어 기판 및 이를 이용한 기판 처리 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009139376A1 (ja) * 2008-05-14 2009-11-19 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
CN102064257A (zh) * 2010-09-29 2011-05-18 苏州纳晶光电有限公司 一种蓝宝石图形衬底及其制备方法
JP2011227188A (ja) * 2010-04-16 2011-11-10 Showa Denko Kk レチクル、パターン加工基板の製造方法、半導体積層基板の製造方法および半導体発光素子の製造方法
CN202563242U (zh) * 2011-11-25 2012-11-28 宏濂科技有限公司 曝光机光罩
CN102955366A (zh) * 2011-08-22 2013-03-06 上海微电子装备有限公司 一种投影曝光装置与拼接方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2836687B2 (ja) 1993-04-03 1998-12-14 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
DE69842052D1 (de) * 1997-10-30 2011-01-27 Sumitomo Electric Industries Gan einkristall-substrat und herstellungsmethode
JP3595277B2 (ja) 2001-03-21 2004-12-02 三菱電線工業株式会社 ＧａＮ系半導体発光ダイオード
JP4055503B2 (ja) * 2001-07-24 2008-03-05 日亜化学工業株式会社 半導体発光素子
EP1667241B1 (en) * 2003-08-19 2016-12-07 Nichia Corporation Semiconductor light emitting diode and method of manufacturing the same
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
JP4637781B2 (ja) 2006-03-31 2011-02-23 昭和電工株式会社 ＧａＮ系半導体発光素子の製造方法
JP5082752B2 (ja) * 2006-12-21 2012-11-28 日亜化学工業株式会社 半導体発光素子用基板の製造方法及びそれを用いた半導体発光素子
US8946772B2 (en) * 2008-02-15 2015-02-03 Mitsubishi Chemical Corporation Substrate for epitaxial growth, process for manufacturing GaN-based semiconductor film, GaN-based semiconductor film, process for manufacturing GaN-based semiconductor light emitting element and GaN-based semiconductor light emitting element
KR101092079B1 (ko) * 2008-04-24 2011-12-12 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
TWI413279B (zh) * 2008-06-20 2013-10-21 Toyoda Gosei Kk Iii族氮化物半導體發光元件及其製造方法、以及燈
US8633501B2 (en) * 2008-08-12 2014-01-21 Epistar Corporation Light-emitting device having a patterned surface

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009139376A1 (ja) * 2008-05-14 2009-11-19 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2011227188A (ja) * 2010-04-16 2011-11-10 Showa Denko Kk レチクル、パターン加工基板の製造方法、半導体積層基板の製造方法および半導体発光素子の製造方法
CN102064257A (zh) * 2010-09-29 2011-05-18 苏州纳晶光电有限公司 一种蓝宝石图形衬底及其制备方法
CN102955366A (zh) * 2011-08-22 2013-03-06 上海微电子装备有限公司 一种投影曝光装置与拼接方法
CN202563242U (zh) * 2011-11-25 2012-11-28 宏濂科技有限公司 曝光机光罩

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107075729A (zh) * 2014-09-17 2017-08-18 住友化学株式会社 氮化物半导体模板的制造方法
CN107078033A (zh) * 2014-09-17 2017-08-18 住友化学株式会社 氮化物半导体模板的制造方法
CN107078033B (zh) * 2014-09-17 2020-11-10 住友化学株式会社 氮化物半导体模板的制造方法
CN110444643A (zh) * 2015-02-18 2019-11-12 日亚化学工业株式会社 发光元件
CN110444643B (zh) * 2015-02-18 2022-08-26 日亚化学工业株式会社 发光元件
WO2017008740A1 (zh) * 2015-07-15 2017-01-19 上海微电子装备有限公司 曝光装置及方法
TWI612395B (zh) * 2015-07-15 2018-01-21 曝光裝置及方法
US10423072B2 (en) 2015-07-15 2019-09-24 Shanghai Micro Electronics Equipment (Group) Co., Ltd. Exposure apparatus and method
CN108028298A (zh) * 2015-09-24 2018-05-11 首尔伟傲世有限公司 发光元件及包括此的发光装置
CN108028298B (zh) * 2015-09-24 2020-01-17 首尔伟傲世有限公司 发光元件及包括此的发光装置
CN110998879A (zh) * 2017-08-10 2020-04-10 夏普株式会社 半导体模块、显示装置以及半导体模块的制造方法

Also Published As

Publication number Publication date
JP2013175553A (ja) 2013-09-05
US20130221388A1 (en) 2013-08-29
CN103296154B (zh) 2016-08-03
US8796055B2 (en) 2014-08-05
JP5673581B2 (ja) 2015-02-18

Similar Documents

Publication Publication Date Title
CN103296154B (zh) Ⅲ族氮化物半导体发光元件的制造方法、ⅲ族氮化物半导体发光元件、灯和中间掩模
JP5521981B2 (ja) 半導体発光素子の製造方法
CN102403417B (zh) Ⅲ族氮化物纳米棒发光装置及其制造方法
CN102403428B (zh) Ⅲ族氮化物纳米棒发光装置及其制造方法
US8421107B2 (en) Group-III nitride semiconductor light emitting device and production method thereof, and lamp
EP2912698B1 (en) Nanowire sized opto-electronic structure and method for modifying selected portions of same
CN102576780B (zh) 不平坦图案化的基底上的高质量非极性/半极性半导体器件及其制造方法
CN101558502A (zh) Ⅲ族氮化物半导体层的制造方法以及ⅲ族氮化物半导体发光元件和灯
TWI415295B (zh) 半導體元件的製造方法及其結構
JP2001160627A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子
KR20050106356A (ko) 반도체 발광소자 및 그 제조 방법, 집적형 반도체 발광장치 및 그 제조 방법, 화상 표시장치 및 그 제조 방법과조명 장치 및 그 제조 방법
JP2001160627A5 (zh)
KR101071450B1 (ko) Ⅲ족 질화물 반도체층의 제조 방법 및 ⅲ족 질화물 반도체 발광 소자, 및 램프
CN102959739A (zh) Iii族氮化物半导体器件及其制造方法
US10770621B2 (en) Semiconductor wafer
US9583573B2 (en) Compound semiconductor device and method of fabricating the same
WO2009142265A1 (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2014036231A (ja) 半導体素子の製造方法
JP2023536361A (ja) Ｌｅｄデバイス及びｌｅｄデバイスの製造方法
CN102473808B (zh) 发光二极管
JP4651161B2 (ja) 半導体素子およびその製造方法
CN101728244A (zh) 阻断半导体差排缺陷的方法
JP5115925B2 (ja) 結晶軸配向性とファセット（結晶面）を制御した微結晶構造窒化物半導体光・電子素子
KR101505119B1 (ko) 3족 질화물 반도체층을 제조하는 방법
JP2005252086A (ja) 半導体発光素子の製造方法、半導体発光素子、集積型半導体発光装置の製造方法、集積型半導体発光装置、画像表示装置の製造方法、画像表示装置、照明装置の製造方法および照明装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant