CN107078033A - 氮化物半导体模板的制造方法 - Google Patents

氮化物半导体模板的制造方法 Download PDF

Info

Publication number
CN107078033A
CN107078033A CN201580049211.7A CN201580049211A CN107078033A CN 107078033 A CN107078033 A CN 107078033A CN 201580049211 A CN201580049211 A CN 201580049211A CN 107078033 A CN107078033 A CN 107078033A
Authority
CN
China
Prior art keywords
nitride semiconductor
convex portion
cushion
layer
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580049211.7A
Other languages
English (en)
Other versions
CN107078033B (zh
Inventor
藤仓序章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Publication of CN107078033A publication Critical patent/CN107078033A/zh
Application granted granted Critical
Publication of CN107078033B publication Critical patent/CN107078033B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/025—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

本发明具有如下工序：在表面呈格子状配置圆锥状或角锥状的凸部而形成的蓝宝石基板上，使缓冲层生长到比所述凸部的顶端宽度厚、并且11nm以上且400nm以下的厚度而形成的工序；和在所述缓冲层上使氮化物半导体层生长而形成的工序。

Description

氮化物半导体模板的制造方法
技术领域
本发明涉及氮化物半导体模板的制造方法。
背景技术
例如发光二极管(LED)等氮化物半导体发光元件(以下，也仅称“发光元件”。)是在氮化物半导体模板上，使作为发光元件结构的例如由氮化镓(GaN)等构成的n型半导体层、发光层、p型半导体层依次生长而形成的。氮化物半导体模板是通过例如在蓝宝石基板上使缓冲层、氮化物半导体层依次生长而形成的。对于这样的发光元件而言，能够多大程度地高效取出发光层中产生的光成为重要的课题。即，提高发光元件的光提取效率(发光输出)变得重要。
因此，为了提高发光元件的光提取效率，提出了在基板的上面实施了形成圆锥状、多角形锥状等的凸部的凹凸加工的PSS基板(Patterned Sapphire Substrate)(例如参照专利文献1)。然后，在PSS基板上使规定厚度的缓冲层生长而形成，在缓冲层上使GaN层等氮化物半导体层生长到表面变得平坦而形成，从而形成氮化物半导体模板。在使用这样的实施过凹凸加工的PSS基板的氮化物半导体模板上使发光层等生长而形成的发光元件能够降低光向发光元件的内部的封闭，能够提高发光元件的光提取效率。
另外，作为氮化物半导体模板的基板，若使用这样的实施过凹凸加工的PSS基板，则在基板上使例如GaN层等氮化物半导体层生长时，在氮化物半导体层的生长的初期阶段，氮化物半导体层的岛状生长被促进，从而增加氮化物半导体层的结晶中的位错彼此的会合，从而能够使位错的消灭增加。因此，与使用未实施凹凸加工的平坦的蓝宝石基板(以下，也称平坦基板。)的情况相比，能够形成结晶中的位错少的氮化物半导体层。即，若使用实施过凹凸加工的蓝宝石基板，则能够提高氮化物半导体层的结晶性。
现有技术文献
专利文献
专利文献1：日本特开2002-280611号公报
发明内容
发明要解决的问题
然而，若使用实施过凹凸加工的蓝宝石基板作为氮化物半导体模板的基板，则与使用平坦基板的情况相比，有时容易产生成为器件工作的障碍的表面凹坑。
即，蓝宝石基板的圆锥状等的凸部的顶端附近与凸部的其它部位相比曲率半径小。因此，在凸部的顶端、顶端附近存在多个原子台阶。在缓冲层的厚度薄的情况下，在凸部的顶端、顶端附近的缓冲层也残留多个原子台阶。因此，在凸部的顶端、顶端附近的缓冲层上生长的氮化物半导体层中，出现以各种角度倾斜的面(生长面)。这些生长面之中，还包括极性反转的N极性的反转区域(ID：Inversion Domain)容易产生的生长面。因此，在凸部的顶端、顶端附近的缓冲层上生长的氮化物半导体层产生ID。若在氮化物半导体层产生ID，则N极性的ID的生长速度比没有ID的III族极性(Ga极性等)的氮化物半导体层的生长速度慢，因此在氮化物半导体层的表面上、即氮化物半导体模板的表面上产生表面凹坑。
因此，本发明的目的在于，解决上述课题，提供能够抑制表面凹坑的产生的氮化物半导体模板的制造方法。
用于解决问题的手段
为了解决上述课题，本发明按照以下方式构成。
根据本发明的第1方案，提供一种氮化物半导体模板的制造方法，其具有：在表面呈格子状配置圆锥状或角锥状的凸部而形成的蓝宝石基板上，使缓冲层生长到比上述凸部的顶端宽度厚、并且11nm以上且400nm以下的厚度而形成的工序；和在上述缓冲层上使氮化物半导体层生长而形成的工序。
根据本发明的第2方案，提供第1方案的氮化物半导体模板的制造方法，其中，在形成上述缓冲层的工序中，作为上述缓冲层，使GaN层或AlN层在600℃以下的温度下生长。
根据本发明的第3方案，提供第1方案的氮化物半导体模板的制造方法，其中，在形成上述缓冲层的工序中，作为上述缓冲层，使AlN层在1000℃以上的温度下生长。
根据本发明的第4方案，提供第1至第3方案中任一项所述的氮化物半导体模板的制造方法，其中，在形成上述氮化物半导体层的工序中，作为上述氮化物半导体层，使GaN层、AlGaN层、InAlGaN层中的任一个生长而形成。
根据本发明的第5方案，提供第1至第4方案中任一项所述的氮化物半导体模板的制造方法，其中，上述缓冲层和上述氮化物半导体层通过HVPE法或MOVPE法而生长。
发明效果
根据本发明所述的氮化物半导体模板的制造方法，能够抑制表面凹坑的产生。
附图说明
图1为本发明的一个实施方式涉及的氮化物半导体模板的截面示意图。
图2为表示本发明的一个实施方式涉及的蓝宝石基板上形成的凸部的顶端宽度的算出方法的示意图。
图3为表示通过AFM测定来测定本发明的一个实施方式涉及的蓝宝石基板上形成的凸部的形状的样态的示意图。
图4为本发明的一个实施方式中优选使用的氢化物气相生长装置的大致构成图。
图5为本发明的一个实施方式涉及的发光元件的截面示意图。
图6为表示以往的基于AFM测定的凸部的形状的测定方法的示意图。
具体实施方式
以下，对本发明的一个实施方式涉及的氮化物半导体模板和使用该氮化物半导体模板的半导体发光元件(半导体发光装置)进行说明。
(1)氮化物半导体模板
首先，对于本实施方式涉及的氮化物半导体模板，主要参照图1和图2进行说明。
如图1所示，本实施方式涉及的氮化物半导体模板10是在蓝宝石基板11上使缓冲层12和氮化物半导体层13依次生长而构成的。
如图1和图2所示，蓝宝石基板11在成为使氮化物半导体生长的生长面的该表面(主面)11a，形成有圆锥状或角锥状(三角锥状、四角锥状、六角锥状等)的凸部14。凸部14在蓝宝石基板11的表面11a呈格子状(三角格子状、正方格子状等)配置而形成。蓝宝石基板11的表面11a优选设为C面。凸部14例如在平坦的蓝宝石基板的表面通过光刻和干式蚀刻而形成。
凸部14如图2所示，优选将从表面11a到凸部14顶端的高度h设为0.3μm以上且3μm以下，将凸部14底部的宽度D设为0.3μm以上且4μm以下，将邻接的凸部14的底部间的距离S设为0.1μm以上且2μm以下，将邻接的凸部14、14间的间距P设为0.4μm以上且6μm以下。另外，圆锥状或角锥状的凸部14的顶端宽度w优选设为0.01μm以上且0.4μm以下。
作为形成有凸部14的蓝宝石基板11，可以使用市售的PSS基板(PatternedSapphire Substrate)。另外，蓝宝石基板11从上面来看可以是大致圆形的圆形基板，也可以是矩形基板等。
通过像这样使用圆锥状或角锥状的凸部14呈格子状形成的蓝宝石基板11，在蓝宝石基板11上使氮化物半导体层13生长时，能够促进氮化物半导体层13的岛状生长，能够使氮化物半导体层13的结晶中的位错彼此的会合导致的消灭增加，可以实现氮化物半导体层13的低位错化。另外，在使用氮化物半导体模板10形成蓝色发光二极管(蓝色LED)等发光元件的情况下，能够提高发光元件的光提取效率。
在设有凸部14的蓝宝石基板11上，作为缓冲层12，例如氮化镓(GaN)层、氮化铝(AlN)层等在例如600℃以下的低温的生长温度下生长而形成。另外，缓冲层12可以是在例如1000℃以上的高温的生长温度下生长的AlN层等。
缓冲层12形成到比凸部14的顶端宽度w厚、并且11nm以上且400nm以下的厚度。凸部14的顶端宽度w是与凸部14的顶部的曲率半径有关联关系的长度，规定在凸部14的顶部的上方逐渐生长下去的缓冲层12的形状。作为缓冲层12的厚度，可以设为凸部14的顶部的上方的缓冲层12的厚度、或未形成凸部14的蓝宝石基板11的表面11a上的缓冲层12的厚度。
另外，在上述部位等的实际缓冲层12的厚度难以测定、管理的情况下，可以利用以下所述的简易的方法，进行缓冲层12的厚度的形成、管理。即，寻求在未形成凸部14的平坦的蓝宝石基板(以下，也称“平坦基板”。)上形成的缓冲层(以下，也称“平坦缓冲层”。)的厚度成为比凸部14的顶端宽度w厚、并且11nm以上且400nm以下的生长条件(例如规定的气体的供给流量和生长时间等)，在与该生长条件相同的生长条件下在本实施方式的形成了凸部14的蓝宝石基板11上使缓冲层12生长而形成。该情况下，可以考虑在平坦的蓝宝石基板上生长的平坦缓冲层、与在形成了凸部14的蓝宝石基板11上生长的缓冲层12的生长速度的差异，来调整上述生长条件。
通过将缓冲层12设为上述厚度，能够抑制氮化物半导体层13的表面凹坑的发生，能够提高结晶性。即，通过使缓冲层12的厚度比凸部14的顶端宽度w厚，或者在平坦缓冲层的厚度比凸部14的顶端宽度w厚那样的生长条件下缓冲层12生长而形成，从而缓冲层12在凸部14的顶端部比其它部位更厚地形成，成为没有原子台阶的稳定的结晶面。即，在凸部14的顶端部的缓冲层12的形状成为被低指数面包围的前端尖锐那样的形状。由此，能够抑制在氮化物半导体层13中产生极性反转的反转区域(ID)。其结果是，能够抑制在氮化物半导体模板10的表面、即氮化物半导体层13的表面产生成为器件工作的障碍的表面凹坑。
若缓冲层12以低于11nm的厚度形成，或者在平坦缓冲层的厚度低于11nm那样的生长条件下生长而形成，则基于缓冲层12的蓝宝石基板11表面的被覆率变低，因此抑制表面凹坑的产生的效果消失。另一方面，即使缓冲层12的厚度比凸部14的顶端宽度w厚，若缓冲层12以超过400nm的厚度形成，或者在平坦缓冲层的厚度超过400nm那样的生长条件下生长而形成，则缓冲层12自身的结晶品质降低，因此不能抑制氮化物半导体模板10的表面凹坑的产生。因此，缓冲层12的厚度设为11nm以上且400nm以下的厚度。
在此，凸部14的顶端宽度w按照以下方式定义。即，如图2所示，被测定的蓝宝石基板11表面的凸部14的外形线(包括凸部14的顶点的纵截面的轮廓线)16上的凸部14的高度h的一半的位置(h/2)的点处的2条切线L1、L2(切线L1、L2在点T3处交叉)、和与凸部14的外形线16的顶点T0相接、且平行于蓝宝石基板11的未形成凸部14的表面11a的平行线L3形成三角形T1T2T3，将三角形T1T2T3的底边T1T2的长度定义为凸部14的顶端宽度w。
如图3所示，凸部14的外形线16的测定如下进行：利用原子力显微镜(AFM)，使用尖锐化的探针15，使探针15沿着凸部14移动。凸部14的形状(外形线16)的测定如下进行：例如，在一个凸部14上的多个部位读取探针15的前端的位置信息，分别绘制各信息。凸部14的外形线16的测定中，作为探针15，例如使用通过蚀刻将前端的曲率半径尖锐化到10nm左右的硅制等的探针、或直径为1nm左右的由碳纳米管形成的探针为宜。由此，即使在蓝宝石基板11上形成的凸部14的曲率半径(凸部14的顶端宽度w)小的情况下，也能精密地测定凸部14的顶端部(前端)的外形。
与此相对，在以往的AFM测定和SEM(扫描电子显微镜)测定中，有时难以以纳米水平检测，因此有时不能精密地测定凸部14的顶端部的外形。例如在AFM测定中，探针的前端的曲率半径通常为数100nm的情况较多。因此，如图6所示，在AFM测定中，若要测定例如曲率半径为数100nm左右或其以下的凸部14的顶端部，则观察到反映了比图6中以实线所示的实际的凸部14的外形大的、图6中以点划线所示那样的探针15’的前端形状的外形线16’。另外，在SEM测定中，本来就难以得到穿过蓝宝石基板11的凸部14的顶端的截面。
如图1所示，在缓冲层12上，生长形成有规定厚度(例如4μm)的氮化物半导体层13。即，氮化物半导体层13在缓冲层12上生长到其表面变得平坦为止。作为氮化物半导体层13，例如，使氮化镓(GaN)层、氮化镓铝(AlGaN)层、氮化铟铝镓(InAlGaN)层等生长为宜。
缓冲层12和氮化物半导体层13通过气相生长法在蓝宝石基板11上生长而形成为宜。作为气相生长法，例如，有：氢化物气相生长(HVPE：Hydride Vapor Phase Epitaxy)法、有机金属气相生长(MOVPE：Metal-Organic Vapor Phase Epitaxy)法。或者，可以使用分子束外延(MBE：Molecular Beam Epitaxy)法。特别是HVPE法在蓝宝石基板11上使结晶生长的生长速度快，因此若利用HVPE法，则能够缩短氮化物半导体模板10的制造时间。因此，能够降低制造成本。
在此，对于在蓝宝石基板11上使缓冲层12和氮化物半导体层13生长而形成的氢化物气相生长装置(HVPE装置)30，使用图4进行说明。图4示出HVPE装置30的大致构成图。
如图4所示，HVPE装置30具备例如由石英等构成的反应炉31。在反应炉31的外周，设有加热反应炉31内的第1加热器32和第2加热器33。主要被第1加热器32加热的反应炉31内的区域作为原料部34发挥功能，主要被第2加热器33加热的反应炉31内的区域作为生长部35发挥功能。原料部34是，被第1加热器32加热到例如600℃～900℃，使后述的反应气体与镓(Ga)或铝(Al)反应而生成原料气体的空间。另外，生长部35是，被第2加热器33加热到例如500℃～1200℃左右，使由后述的第一III族原料气体供给管40或第二III族原料气体供给管41向反应炉31内供给的III族原料气体、与从后述的V族原料气体供给管39向反应炉31内供给的V族原料气体反应，在蓝宝石基板11上使例如作为氮化物半导体层13的GaN层生长的空间。需要说明的是，基于第2加热器33的加热温度成为生长温度。
在反应炉31内的生长部35，设有作为在反应炉31内支承蓝宝石基板11的基板支承部的基座36。蓝宝石基板11按照生长面与气体供给口对置的方式被支承在基座36上。基座36例如由碳构成，表面被碳化硅(SiC)覆盖。在基座36，设有例如由高纯度的石英形成的旋转轴37。按照通过旋转轴37旋转，蓝宝石基板11与基座36一起以规定的速度(例如3r/min～100r/min)旋转的方式构成。
在反应炉31，分别设置有掺杂气体供给管38、V族原料气体供给管39、第一III族原料气体供给管40、第二III族原料气体供给管41。掺杂气体供给管38、V族原料气体供给管39、第一III族原料气体供给管40、第二III族原料气体供给管41分别由例如高纯度的石英形成，并且分别设有进行气体向反应炉31的供给、停止的阀(未图示)。
在掺杂气体供给管38的上游侧，连接有掺杂气体供给源(未图示)。从掺杂气体供给管38，作为掺杂气体的例如被氮(N2)气、氢(H2)气、或N2气与H2气的混合气体等稀释成规定浓度(例如100ppm)的二氯硅烷(SiH2Cl2)气体被供给到反应炉31内的生长部35。作为Si掺杂原料气体，除此之外，例如，还可以使用SiHCl3气体、SiH3Cl气体、SiCl4气体。
需要说明的是，在不进行掺杂的情况下，可以将例如H2气、N2气、或H2气与N2气的混合气体从掺杂气体供给管38供给到反应炉31内。另外，在蓝宝石基板11上使例如氮化物半导体层13生长后，可以将例如HCl气、H2气、N2气等作为进行附着在反应炉31内的附着物等的除去的清洁气体从掺杂气体供给管38供给到反应炉31内。
在V族原料气体供给管39的上游侧，连接有V族原料气体供给源(未图示)。从V族原料气体供给管39，作为V族原料气体的例如氨(NH3)气等被供给到反应炉31内的生长部35。
从V族原料气体供给管39，例如可以与V族原料气体一同供给作为载气的例如H2气、N2气、或它们的混合气体。需要说明的是，可以仅将载气从V族原料气体供给管39供给到反应炉31内。
在第一III族原料气体供给管40的反应炉31内的原料部34，设置有储存Ga(熔液)的Ga罐42，并且在第一III族原料气体供给管40的上游侧连接有反应气体供给源(未图示)。Ga罐42例如由高纯度的石英形成为宜。从第一III族原料气体供给管40，首先，作为反应气体的例如氯化氢(HCl)气体被供给到Ga罐42内。通过反应气体被供给到Ga罐42内，从而生成作为III族原料气体的GaCl气体。然后，从第一III族原料气体供给管40向反应炉31内的生长部35供给GaCl气体。
需要说明的是，从第一III族原料气体供给管40，可以与III族原料气体一同供给作为载气的例如H2气、N2气、或它们的混合气体。
在第二III族原料气体供给管41的反应炉31内的原料部34，设置有容纳Al(固体)的Al罐43，并且在第二III族原料气体供给管41的上游侧连接有反应气体供给源(未图示)。Al罐43例如由高纯度的石英形成为宜。从第二III族原料气体供给管41，首先，作为反应气体的例如HCl气体被供给到Al罐43内。通过反应气体被供给到Al罐43内，从而生成作为III族原料气体的AlCl气体。然后，从第二III族原料气体供给管41向反应炉31内的生长部35供给AlCl气体。
需要说明的是，从第二III族原料气体供给管41，可以与III族原料气体一同供给作为载气的例如H2气、N2气、或它们的混合气体。
在反应炉31的生长部35的下游侧，连接有排气管44。排气管44按照将反应炉31内的气体向反应炉31外排出的方式构成。
通过使用这样的HVPE装置30，能够在蓝宝石基板11上使缓冲层12、氮化物半导体层13进行氢化物气相生长而形成。由此，能够提高氮化物半导体的生长速度。
(2)氮化物半导体模板的制造方法
接着，对本发明的一个实施方式涉及的上述的氮化物半导体模板10的制造方法进行说明。需要说明的是，本实施方式中，对于例如使用图4所示的HVPE装置30制造氮化物半导体模板10的情况进行说明。
(凸部形成工序)
本实施方式涉及的氮化物半导体模板10的制造方法中，首先，准备例如表面平坦的蓝宝石基板11。然后，对蓝宝石基板11实施凹凸加工，在成为缓冲层12生长的蓝宝石基板11的生长面的表面使规定的凸部14呈格子状配置而形成。
凸部14例如通过光刻和干式蚀刻而形成。即，首先，在蓝宝石基板11的表面形成光致抗蚀剂图案。作为一例，在经镜面研磨的C面蓝宝石基板的表面的整面涂布光致抗蚀剂后，通过光刻进行图案曝光、显影，在表面上形成圆柱状的光致抗蚀剂呈格子状配置的光致抗蚀剂图案。接着，将形成有上述光致抗蚀剂图案的蓝宝石基板11使用加热板进行烘烤，加热光致抗蚀剂。在该烘烤工序中，伴随光致抗蚀剂中的多余的有机溶剂蒸发，圆柱状的光致抗蚀剂变成半球状的光致抗蚀剂。接着，对形成有半球状的光致抗蚀剂的蓝宝石基板11的表面进行干式蚀刻。作为干式蚀刻工序的一例，使用等离子体蚀刻装置，在等离子体蚀刻装置的反应室内设置蓝宝石基板11，向反应室内供给包含氯的反应性气体，利用反应室内生成的反应性气体等离子体，对蓝宝石基板11的表面进行干式蚀刻。通过该干式蚀刻，在蓝宝石基板11的表面，圆锥状的凸部14呈格子状配置而形成。通过改变光刻和干式蚀刻的条件、例如蚀刻时间，能够改变蓝宝石基板11上形成的凸部14的曲率半径或顶端宽度w。
(凸部的顶端宽度算出工序)
凸部形成工序结束之后，对凸部14的外形进行AFM测定，由凸部14的外形的测定结果算出(测定)凸部14的顶端宽度w。
即，首先，如图3所示，使用前端的曲率半径小的探针15，沿着至少一个凸部14使探针15移动。然后，通过在凸部14上的多处读取探针15的位置信息并绘制，从而测定包括凸部14的顶端的截面的外形(外形线16)。作为探针15，例如，使用通过蚀刻将前端的曲率半径尖锐化为10nm左右的探针、直径为1nm左右的由碳纳米管形成的探针为宜。由此，即使在蓝宝石基板11上形成的凸部14的曲率半径小的情况下，也能精密地测定凸部14的顶端部(前端)的形状。
测定凸部14的外形(外形线16)之后，如图2所示，由所测定的外形(外形线16)求出凸部14的高度h。然后，求出以凸部14的高度h的一半的位置(h/2)为接点的2条切线L1、L2，求出2条切线L1、L2的交点T3。接着，检测凸部14的外形线16的顶点T0，求出与顶点T0相接且与蓝宝石基板11的未形成凸部14的表面11a平行的平行线L3。然后，求出由2条切线L1、L2和平行线L3形成的三角形T1T2T3的底边T1T2的长度。将该底边T1T2的长度定义为凸部14的顶端宽度w。
(基板搬入工序)
凸部的顶端宽度算出工序结束之后，将形成了凸部14的蓝宝石基板11搬入反应炉31内，放载于基座36上。
(缓冲层形成工序)
在形成了凸部14的蓝宝石基板11的面上，作为缓冲层12，使比上述的凸部的顶端宽度算出工序中算出的凸部14的顶端宽度w厚、且为11nm以上且400nm以下的厚度的AlN层生长而形成。此时，在未形成凸部14的平坦的蓝宝石基板上形成时的缓冲层的厚度成为比上述的凸部的顶端宽度算出工序中算出的凸部14的顶端宽度w厚、且为11nm以上且400nm以下那样的生长条件下，使缓冲层12生长而形成。
由此，能够使缓冲层12在凸部14的顶端部比其它部位厚地形成，形成没有原子台阶的稳定的结晶面。即，能够使凸部14的顶端部的缓冲层12的形状成为被低指数面包围的前端尖锐那样的形状。因此，能够抑制在凸部14的顶部上方的氮化物半导体层13产生极性反转的反转区域(ID)。其结果是，能够在氮化物半导体模板10的表面、即氮化物半导体层13的表面抑制成为器件工作的障碍的表面凹坑的产生。
即，首先，通过第2加热器33将蓝宝石基板11加热到规定的温度(例如600℃以下、或1000℃以上)，并且通过第1加热器32加热反应炉31的原料部34。蓝宝石基板11达到规定温度，并且反应炉31的原料部34达到规定温度之后，一面从排气管44排气，一面开始向第二III族原料气体供给管41内供给作为反应气体的HCl气体，向Al罐43内供给HCl气体，开始AlCl气体的生成。然后，从第二III族原料气体供给管41，向反应炉31内供给AlCl气体。向反应炉31内供给AlCl气体的同时，从V族原料气体供给管39向反应炉31内供给作为V族原料气体的NH3气体。此时，向第二III族原料气体供给管41、V族原料气体供给管39流入作为载气的例如H2气、N2气为宜。然后，在反应炉31内的生长部35使作为III族原料气体的AlCl气体、与作为V族原料气体的NH3气体反应，在蓝宝石基板11上使规定厚度的作为缓冲层12的AlN层生长而形成。作为缓冲层12的AlN层的厚度达到规定厚度之后，停止向反应炉31内的AlCl气体和NH3气体的供给。需要说明的是，利用第1加热器32和第2加热器33的反应炉31内的加热保持继续。
(氮化物半导体层形成工序)
缓冲层形成工序结束之后，在作为缓冲层12的AlN层上，使规定厚度(例如4μm以上且50μm以下)的GaN层作为氮化物半导体层13生长而形成。
即，一面从排气管44排气，一面开始向第一III族原料气体供给管40内供给作为反应气体的HCl气体，向Ga罐42内供给HCl气体，开始作为III族原料气体的GaCl气体的生成。然后，从第一III族原料气体供给管40将GaCl气体供给到反应炉31内。向反应炉31内供给GaCI气体的同时，从V族原料气体供给管39将作为V族原料气体的NH3气体供给到反应炉31内。此时，向第一III族原料气体供给管40、V族原料气体供给管39流入作为载气的例如H2气、N2气为宜。然后，在反应炉31内的生长部35使作为III族原料气体的GaCl气体、与作为V族原料气体的NH3气体反应，在蓝宝石基板11上，使作为不添加(掺杂)添加物的无掺杂层的规定厚度的GaN层作为氮化物半导体层13生长而形成。GaN层的厚度达到规定厚度之后，停止向反应炉31内的GaCl气体的供给。
需要说明的是，可以在向反应炉31内供给GaCl气体和供给NH3气体的同时，从掺杂气体供给管38供给作为掺杂气体的例如将SiH2Cl2气用氮(N2)气等稀释的气体。即，可以一面在反应炉31内的生长部35使作为III族原料气体的GaCl气体、与作为V族原料气体的NH3气体反应，一面添加(掺杂)作为杂质的Si。该情况下，形成Si掺杂的n型GaN层作为氮化物半导体层13。n型GaN层的厚度达到规定厚度之后，停止向反应炉31内的GaCl气体和掺杂气体的供给。
(吹扫工序)
停止向反应炉31内的GaCl气体的供给后，从第一III族原料气体供给管40、第二III族原料气体供给管41的至少任一个开始例如N2气等不活泼气体的供给。由此，利用N2气吹扫反应炉31内，除去反应炉31内残留的残留气体、反应产物。另外，在继续向反应炉31内供给不活泼气体和NH3气体的状态下，停止利用第1加热器32和第2加热器33的反应炉31内的加热，使反应炉31内和蓝宝石基板11降温。反应炉31内的温度降温至蓝宝石基板11上形成的GaN层不再蒸发的温度(例如500℃左右)之后，在继续向反应炉31内供给不活泼气体的状态下，停止NH3气体的供给。然后，反应炉31内降温至室温附近之后，停止向反应炉31内的不活泼气体的供给。
(基板搬出工序)
吹扫工序结束之后，从基座36除去蓝宝石基板11，将蓝宝石基板11向反应炉31外搬出，结束本实施方式涉及的氮化物半导体模板10的制造工序。
(3)发光元件
接着，对于使用上述的氮化物半导体模板10的发光元件50主要使用图5进行说明。图5为本实施方式涉及的发光元件50的截面示意图。
如图5所示，发光元件50在氮化物半导体模板10上具备发光部而构成。即，发光元件50在氮化物半导体模板10上，作为发光部，n型半导体层51、发光层52、和p型半导体层53依次生长而形成。
作为n型半导体层51，生长而形成有例如n型GaN层。n型半导体层51以规定浓度包含规定的n型杂质为宜。作为n型杂质，可以使用例如硅(Si)、硒(Se)、碲(Te)等。n型半导体层51的厚度为例如0.2μm以上且15μm以下左右为宜。
发光层52由包含阻挡层和阱层的多重量子阱(MQW：Multiple Quantum Well)层构成为宜。即，发光层52具有如下多重量子阱(MQW)结构为宜：例如将InGaN层作为阱层，将带隙比该阱层大的例如GaN层作为阻挡层，将阱层与阻挡层1层1层地交替层叠。需要说明的是，发光层52可以为单一量子阱(SQW)结构。另外，发光层52由不进行杂质添加的无掺杂的化合物半导体构成为宜。发光层52的厚度为数100nm左右为宜。
作为p型半导体层53，例如p型AlGaN层、p型GaN层在发光层52上生长而形成。需要说明的是，作为p型半导体层53，例如p型AlGaN层和p型GaN层可以从发光层52侧依次生长而形成。p型半导体层53分别包含规定浓度的规定的p型杂质。作为p型杂质，可以使用例如镁(Mg)、锌(Zn)、碳(C)等。p型半导体层53的厚度为例如200nm以上且500nm以下为宜。
需要说明的是，作为n型半导体层51、发光层52、p型半导体层53的生长方法，可以利用各种气相生长法。例如，可以利用有机金属化合物气相生长法(MOVPE法)、分子束外延法(MBE法)、氢化物气相生长法(HVPE法)。其中，若利用MOVPE法，则可以得到结晶性更好的层。
在p型半导体层53的表面上，设有第1电极54。第1电极54从p型半导体层53侧依次层叠例如镍(Ni)层、金(Au)层而构成为宜。
在第1电极54上形成有电极垫55。电极垫55比第1电极54小地形成。电极垫55可以与第1电极54大致同一形状地形成。电极垫55从第1电极54侧依次层叠例如钛(Ti)层、Au层而构成为宜。电极垫55作为例如引线接合(wire bonding)用电极垫而构成。
在发光部，形成有使氮化物半导体模板10的表面、即氮化物半导体层13露出的露出区域56。在露出区域56设有第2电极57。第2电极57从n型的氮化物半导体层13侧依次层叠例如Ti层、铝(Al)层而构成为宜。第2电极57作为例如管芯接合(die bonding)用电极而构成。
(4)发光元件的制造方法
接着，对本实施方式涉及的发光元件的制造方法进行说明。
(发光部形成工序)
在氮化物半导体模板10上，使发光部生长而形成。即，首先，例如通过MOVPE法，在氮化物半导体层13的表面上，使例如n型GaN层作为n型半导体层51生长，接着在n型半导体层51上，使由阱层的InGaN层和阻挡层的GaN层而成的MQW层作为发光层52生长，然后，在发光层52上，从发光层52侧，使例如p型AlGaN层和p型GaN层作为p型半导体层53依次生长而形成。
(露出区域形成工序)
接着，在氮化物半导体模板10上形成的发光部，形成使氮化物半导体模板10(氮化物半导体层13)露出的露出区域56。即，例如，在发光部的上面、即p型半导体层53的上面的规定位置，形成抗蚀剂图案。接下来，将抗蚀剂图案作为掩模，通过蚀刻(例如RIE(ReactiveIon Etching))部分地除去p型半导体层53、发光层52和n型半导体层51。需要说明的是，p型半导体层53、发光层52和n型半导体层51的蚀刻可以同时进行，也可以分别进行。由此，在发光部的规定位置，形成氮化物半导体模板10露出的露出区域56。另外，例如如图5所示，露出区域56可以不仅对p型半导体层53、发光层52和n型半导体层51，还对氮化物半导体模板10所具备的氮化物半导体层13的规定位置也进行蚀刻，从而设置规定深度的凹部。
(第1电极形成工序)
接着，在p型半导体层53的上面的一部分形成第1电极54。具体来说，例如利用光刻法在p型半导体层53上形成规定形状的抗蚀剂图案。接下来，通过真空蒸镀法、溅射法等，例如依次蒸镀Ni、Au后，通过剥离(lift off)法除去抗蚀剂图案。由此，规定形状的第1电极54在p型半导体层53的上面的一部分形成。
接下来，通过例如利用光刻法和真空蒸镀法、溅射法等的剥离法，在第1电极54上例如依次蒸镀Ti和Au，形成电极垫55。
(第2电极形成工序)
接着，在从露出区域56露出的氮化物半导体模板10(即氮化物半导体层13)上的一部分形成第2电极57。具体来说，例如利用光刻法在从露出区域56露出的氮化物半导体层13上形成规定形状的抗蚀剂图案。接下来，通过真空蒸镀法、溅射法等，例如依次蒸镀Ti、Al后，通过剥离法除去抗蚀剂图案。由此，规定形状的第2电极56在从露出区域56露出的氮化物半导体层13上的一部分形成。
其后，通过进行芯片化等，可以得到本实施方式涉及的发光元件50。
(5)本实施方式涉及的效果
根据本实施方式，起到以下所示的1个或多个效果。
根据本实施方式，氮化物半导体模板10具备：圆锥状或角锥状的凸部14在表面呈格子状配置而形成的蓝宝石基板11、缓冲层12、和氮化物半导体层13。缓冲层12以比凸部14的顶端宽度w厚、并且11nm以上且400nm以下的厚度形成。或者缓冲层12在平坦缓冲层的厚度比凸部14的顶端宽度w厚、且为11nm以上且400nm以下那样的生长条件下生长而形成。由此，能够抑制氮化物半导体模板10的氮化物半导体层13的ID和表面凹坑的产生。
若缓冲层12按照比凸部14的顶端宽度w厚的方式形成，或者缓冲层12在平坦缓冲层的厚度比凸部14的顶端宽度w厚那样的生长条件下生长而形成，则缓冲层12在凸部14的顶端部比其它部位更厚地形成，成为没有原子台阶的稳定的结晶面。即，凸部14的顶端部的缓冲层12的形状成为被低指数面包围的前端尖锐那样的形状。因此，能够抑制在氮化物半导体层13产生极性反转的反转区域(ID)，能够抑制表面凹坑的产生。
另外，通过缓冲层12以11nm以上且400nm以下的厚度形成，或者在平坦缓冲层的厚度成为11nm以上且400nm以下那样的生长条件下缓冲层12生长而形成，从而能够抑制缓冲层12的被覆率的降低、结晶品质的降低，可以得到抑制ID、表面凹坑的产生的效果。
(其它实施方式)
以上，对本发明的一个实施方式进行了具体说明，但本发明不限于上述的实施方式，在不脱离其主旨的范围内可以进行各种变更。
上述的实施方式中，通过HVPE法在蓝宝石基板11上使缓冲层12和氮化物半导体层13依次生长而形成氮化物半导体模板10，但不限于此。除此以外，也可以通过MOVPE法在蓝宝石基板11上使缓冲层12和氮化物半导体层13生长。由此，能够进一步提高缓冲层12、氮化物半导体层13的结晶性。
实施例
接着，对本发明的实施例进行说明，但本发明不限于这些实施例。
(试样的制作)
本实施例中，在厚度为900μm、直径为100mm(4英寸)的经镜面研磨的C面蓝宝石基板的表面，通过光刻和干式蚀刻，使圆锥状的凸部14呈三角格子状配置而形成。通过改变光刻和干式蚀刻的条件，来调整凸部14的形状、尺寸。另外，特别通过改变干式蚀刻的蚀刻时间，来调整凸部14的顶端宽度w，制作凸部14的顶端宽度w为5nm～870nm的范围的各种蓝宝石基板11。
接着，使用图4所示的HVPE装置30，在具有各种顶端宽度w的上述蓝宝石基板11上，在平坦缓冲层的厚度成为2nm～600nm那样的生长条件下，形成AlN的缓冲层12。平坦缓冲层的厚度是指，未形成凸部14的平坦的蓝宝石基板上形成的缓冲层的厚度。并且，在AlN的缓冲层12上使规定厚度(4μm)的GaN的氮化物半导体层13生长而形成，制作氮化物半导体模板10。
即，首先，在基座36上放载蓝宝石基板11。然后，使旋转轴37旋转，开始基座36的旋转。接下来，一面从掺杂气体供给管38、V族原料气体供给管39、第一III族原料气体供给管40、或第二III族原料气体供给管41中的任一个将3sml的氢(H2)气与7sml的氮(N2)气的混合气体供给到反应炉31内，一面利用第1加热器32将反应炉31内的原料部34加热至约850℃，利用第2加热器33，将蓝宝石基板11(反应炉31内的生长部35)加热至约1000℃，保持10分钟。此时，反应炉31内的压力设为常压(1气压)。
蓝宝石基板11的温度达到规定温度(例如1000℃)之后，从第二III族原料气体供给管41将50sccm的氯化氢(HCl)气体供给到Al罐43内，生成作为III族原料气体的AlCl气体。然后，将AlCl气体供给到反应炉31内。需要说明的是，对于第二III族原料气体供给管41，与HCl气体一起流入作为载气的2slm的H2气和1slm的N2气。与从第二III族原料气体供给管41向反应炉31内供给AlCl气体的同时，从V族原料气体供给管39将作为V族原料气体的50sccm的氨(NH3)气向反应炉31内供给。需要说明的是，对于V族原料气体供给管39，与NH3气体一起流入作为载气的1slm的H2气。然后，在反应炉31内的生长部35使作为III族原料气体的AlCl气体和作为V族原料气体的NH3气体反应，在蓝宝石基板11上使AlN层生长。需要说明的是，AlN层的生长时间设为1秒～300秒。由此，在平坦缓冲层的厚度成为2nm～600nm的生长条件下，在蓝宝石基板11上使具有各种厚度的AlN的缓冲层12生长而形成。
接下来，在作为缓冲层12的AIN层上，使GaN的氮化物半导体层13生长而形成。从第一III族原料气体供给管40将50sccm的HCl气体供给到Ga罐42内，生成作为III族原料气体的GaCl气体。然后，将GaCl气体供给到反应炉31内。需要说明的是，对第一III族原料气体供给管40，与HCl气体一起流入作为载气的2slm的H2气和1slm的N2气。与从第一III族原料气体供给管40向反应炉31内供给GaCl气体的同时，从V族原料气体供给管39将作为V族原料气体的2slm的氨(NH3)气向反应炉31内供给。需要说明的是，对于V族原料气体供给管39，与NH3气体一起流入作为载气的1slm的H2气。然后，在反应炉31内的生长部35使作为III族原料气体的GaCl气体、和作为V族原料气体的NH3气体反应，在AlN层上使规定厚度(4μm)的GaN层作为氮化物半导体层13生长。需要说明的是，GaN层的生长时间设为6分钟。
其后，停止利用第1加热器32和第2加热器33的反应炉31内的加热。然后，例如一面从V族原料气体供给管39将2slm的NH3气和8slm的N2气向反应炉31内供给，一面将蓝宝石基板11的温度冷却至室温附近，得到各种氮化物半导体模板10。将其作为各种试样。
即，各种试样如表1所示，对凸部14的顶端宽度w和平坦缓冲层的厚度进行各种变更而制作。
(试样的评价)
对于这些各种试样，评价是否产生表面凹坑。并且，将在任意的10mm见方的区域内能够确认的凹坑的数量为0个的试样作为“◎”，将在任意的10mm见方的区域内能够确认的凹坑的数量为1～2个的试样作为“○”，将在任意的10mm见方的区域内能够确认的凹坑的数量为3个以上的试样作为“×”，将各试样的评价结果示于表1。
【表1】
由表1确认了，在形成有凸部14的蓝宝石基板11上，在形成于平坦基板的平坦缓冲层的厚度比凸部14的顶端宽度w厚、且为11nm以上且400nm以下的生长条件下，缓冲层12生长而形成的试样即氮化物半导体模板10抑制了表面凹坑的产生。
另外，在按照上述方式制作的各种试样即氮化物半导体模板10上形成发光部，制作各种LED。然后，向各种LED导通20mA的电流而测定LED的发光输出进行评价。其结果是，使用抑制了表面凹坑的产生的氮化物半导体模板、即表1中的评价为“◎”和“○”的氮化物半导体模板制作的LED的发光输出与通过MOVPE法形成的LED的发光输出为同等程度。即，确认了即使是使用通过HVPE法在蓝宝石基板11上使缓冲层12和氮化物半导体层13生长而形成的氮化物半导体模板10制作的LED，也可以得到与通过MOVPE法制作的LED为同等程度的发光输出。需要说明的是，通过MOVPE法制作的LED是指，制作通过MOVPE法在蓝宝石基板11上使缓冲层12和氮化物半导体层13生长而形成的氮化物半导体模板10后，连续地在氮化物半导体模板10上形成发光部而制作的LED。与此相对，确认了使用产生表面凹坑的氮化物半导体模板、即表1中的评价为“×”的氮化物半导体模板制作的LED的发光输出为通过MOVPE法制作的LED的发光输出的一半以下。
另外，对于使用通过HVPE法制作的氮化物半导体模板10制作的各种LED、和通过MOVPE法制作的LED，分别算出发光输出的降低率进行评价。即，对于各种LED和通过MOVPE法制作的LED，分别导通60mA的电流，测定导电开始时的发光输出和1000小时导电后的发光输出，算出1000小时导电后的发光输出的降低率。其结果是，确认了使用表1中的评价为“○”的氮化物半导体模板10制作的LED的发光输出的降低率约为10％，与通过MOVPE法制作的LED的发光输出的降低率为同等程度。另外，确认了使用表1中的评价为“◎”的氮化物半导体模板10制作的LED的发光输出的降低率为5％以下，低于通过MOVPE法制作的LED的发光输出的降低率。
符号说明
10 氮化物半导体模板
11 蓝宝石基板
11a 蓝宝石基板的表面
13 氮化物半导体层
14 凸部
w 凸部的顶端宽度

Claims (5)

1.一种氮化物半导体模板的制造方法，其特征在于，具有：
在表面呈格子状配置圆锥状或角锥状的凸部而形成的蓝宝石基板上，使缓冲层生长到比所述凸部的顶端宽度厚、并且11nm以上且400nm以下的厚度而形成的工序；和
在所述缓冲层上使氮化物半导体层生长而形成的工序。
2.如权利要求1所述的氮化物半导体模板的制造方法，其特征在于，
在形成所述缓冲层的工序中，
作为所述缓冲层，使GaN层或AlN层在600℃以下的温度下生长。
3.如权利要求1所述的氮化物半导体模板的制造方法，其特征在于，
在形成所述缓冲层的工序中，
作为所述缓冲层，使AlN层在1000℃以上的温度下生长。
4.如权利要求1至3中任一项所述的氮化物半导体模板的制造方法，其特征在于，
在形成所述氮化物半导体层的工序中，
作为所述氮化物半导体层，使GaN层、AlGaN层、InAlGaN层中的任一个生长而形成。
5.如权利要求1至4中任一项所述的氮化物半导体模板的制造方法，其特征在于，
所述缓冲层和所述氮化物半导体层通过HVPE法或MOVPE法而生长。
CN201580049211.7A 2014-09-17 2015-07-08 氮化物半导体模板的制造方法 Active CN107078033B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-188709 2014-09-17
JP2014188709A JP6415909B2 (ja) 2014-09-17 2014-09-17 窒化物半導体テンプレートの製造方法
PCT/JP2015/069587 WO2016042890A1 (ja) 2014-09-17 2015-07-08 窒化物半導体テンプレートの製造方法

Publications (2)

Publication Number Publication Date
CN107078033A true CN107078033A (zh) 2017-08-18
CN107078033B CN107078033B (zh) 2020-11-10

Family

ID=55532935

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580049211.7A Active CN107078033B (zh) 2014-09-17 2015-07-08 氮化物半导体模板的制造方法

Country Status (5)

Country Link
US (1) US10062807B2 (zh)
JP (1) JP6415909B2 (zh)
CN (1) CN107078033B (zh)
TW (1) TW201621984A (zh)
WO (1) WO2016042890A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112930423A (zh) * 2018-10-26 2021-06-08 赛奥科思有限公司 氮化物半导体基板的制造方法、氮化物半导体基板和层叠结构体

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6375890B2 (ja) * 2014-11-18 2018-08-22 日亜化学工業株式会社 窒化物半導体素子及びその製造方法
JP6701384B2 (ja) * 2016-12-28 2020-05-27 住友電気工業株式会社 被膜

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070293393A1 (en) * 2006-06-20 2007-12-20 Hiroshi Okamoto Zirconia-based mixed oxide and production process thereof
JP2008078613A (ja) * 2006-08-24 2008-04-03 Rohm Co Ltd 窒化物半導体の製造方法及び窒化物半導体素子
CN101558502A (zh) * 2006-12-22 2009-10-14 昭和电工株式会社 Ⅲ族氮化物半导体层的制造方法以及ⅲ族氮化物半导体发光元件和灯
WO2011074534A1 (ja) * 2009-12-17 2011-06-23 昭和電工株式会社 基板、テンプレート基板、半導体発光素子、半導体発光素子の製造方法、半導体発光素子を用いた照明装置および電子機器
CN103296154A (zh) * 2012-02-24 2013-09-11 丰田合成株式会社 Ⅲ族氮化物半导体发光元件的制造方法、ⅲ族氮化物半导体发光元件、灯和中间掩模
WO2014136393A1 (ja) * 2013-03-08 2014-09-12 国立大学法人山口大学 加工基板及びそれを用いた半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3740744B2 (ja) 1996-07-12 2006-02-01 ソニー株式会社 半導体の成長方法
JP2002084000A (ja) 2000-07-03 2002-03-22 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
TW536841B (en) 2001-03-21 2003-06-11 Mitsubishi Cable Ind Ltd Semiconductor light emitting element
JP3595277B2 (ja) 2001-03-21 2004-12-02 三菱電線工業株式会社 ＧａＮ系半導体発光ダイオード
JP2002374002A (ja) 2001-06-15 2002-12-26 Seiwa Electric Mfg Co Ltd 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP3453378B2 (ja) 2002-01-08 2003-10-06 科学技術振興事業団 鋭端多層カーボンナノチューブ放射状集合体とその製造方法
JP5082752B2 (ja) * 2006-12-21 2012-11-28 日亜化学工業株式会社 半導体発光素子用基板の製造方法及びそれを用いた半導体発光素子
JP4865047B2 (ja) 2010-02-24 2012-02-01 株式会社東芝 結晶成長方法
JP5521981B2 (ja) 2010-11-08 2014-06-18 豊田合成株式会社 半導体発光素子の製造方法
JP5724819B2 (ja) 2011-10-17 2015-05-27 日立金属株式会社 窒化物半導体成長用基板及びその製造方法、窒化物半導体エピタキシャル基板、並びに窒化物半導体素子
WO2014057808A1 (ja) * 2012-10-12 2014-04-17 旭化成イーマテリアルズ株式会社 光学基板、半導体発光素子及びその製造方法
JP6248786B2 (ja) * 2014-04-25 2017-12-20 日亜化学工業株式会社 窒化物半導体素子およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070293393A1 (en) * 2006-06-20 2007-12-20 Hiroshi Okamoto Zirconia-based mixed oxide and production process thereof
JP2008078613A (ja) * 2006-08-24 2008-04-03 Rohm Co Ltd 窒化物半導体の製造方法及び窒化物半導体素子
CN101558502A (zh) * 2006-12-22 2009-10-14 昭和电工株式会社 Ⅲ族氮化物半导体层的制造方法以及ⅲ族氮化物半导体发光元件和灯
WO2011074534A1 (ja) * 2009-12-17 2011-06-23 昭和電工株式会社 基板、テンプレート基板、半導体発光素子、半導体発光素子の製造方法、半導体発光素子を用いた照明装置および電子機器
CN103296154A (zh) * 2012-02-24 2013-09-11 丰田合成株式会社 Ⅲ族氮化物半导体发光元件的制造方法、ⅲ族氮化物半导体发光元件、灯和中间掩模
WO2014136393A1 (ja) * 2013-03-08 2014-09-12 国立大学法人山口大学 加工基板及びそれを用いた半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112930423A (zh) * 2018-10-26 2021-06-08 赛奥科思有限公司 氮化物半导体基板的制造方法、氮化物半导体基板和层叠结构体
CN112930423B (zh) * 2018-10-26 2024-02-02 住友化学株式会社 氮化物半导体基板的制造方法、氮化物半导体基板和层叠结构体

Also Published As

Publication number Publication date
WO2016042890A1 (ja) 2016-03-24
US20170256677A1 (en) 2017-09-07
CN107078033B (zh) 2020-11-10
JP6415909B2 (ja) 2018-10-31
TW201621984A (zh) 2016-06-16
JP2016063022A (ja) 2016-04-25
US10062807B2 (en) 2018-08-28

Similar Documents

Publication Publication Date Title
US8257999B2 (en) Method of zinc oxide film grown on the epitaxial lateral overgrowth gallium nitride template
CN101410950B (zh) 使用纳米结构柔性层和hvpe制造高质量化合物半导体材料的生长方法
TWI570956B (zh) 三族氮化物半導體之製造方法
JP5879225B2 (ja) 窒化物半導体テンプレート及び発光ダイオード
JP5307975B2 (ja) 窒化物系半導体自立基板及び窒化物系半導体発光デバイス用エピタキシャル基板
US20110254048A1 (en) Group iii nitride semiconductor epitaxial substrate
JP2007331973A (ja) 窒化物半導体自立基板及び窒化物半導体発光素子
US20130260541A1 (en) METHOD FOR PRODUCING Ga-CONTAINING GROUP III NITRIDE SEMICONDUCTOR
JP2009018983A (ja) ＧａＮ基板、エピタキシャル層付き基板、半導体装置、およびＧａＮ基板の製造方法
JP5665463B2 (ja) Ｉｉｉ族窒化物半導体素子製造用基板およびｉｉｉ族窒化物半導体自立基板またはｉｉｉ族窒化物半導体素子の製造方法
JP2011176130A (ja) 結晶成長方法
CN107075729A (zh) 氮化物半导体模板的制造方法
CN109075224A (zh) 半导体晶片
CN107078033A (zh) 氮化物半导体模板的制造方法
JP2013084832A (ja) 窒化物半導体構造の製造方法
KR101505119B1 (ko) 3족 질화물 반도체층을 제조하는 방법
JP2005210091A (ja) Ｉｉｉ族窒化物半導体素子およびそれを用いた発光素子
KR101505121B1 (ko) 3족 질화물 반도체층을 제조하는 방법
JP5076094B2 (ja) Ｉｉｉ族窒化物単結晶の製造方法、金属窒化物層を有する下地結晶基板、および多層構造ウエハ
JP5743928B2 (ja) 窒化ガリウム系半導体エピタキシャルウェハ及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant