JP2013175553A - Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子、ランプ、並びに、レチクル - Google Patents

Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子、ランプ、並びに、レチクル Download PDF

Info

Publication number
JP2013175553A
JP2013175553A JP2012038612A JP2012038612A JP2013175553A JP 2013175553 A JP2013175553 A JP 2013175553A JP 2012038612 A JP2012038612 A JP 2012038612A JP 2012038612 A JP2012038612 A JP 2012038612A JP 2013175553 A JP2013175553 A JP 2013175553A
Authority
JP
Japan
Prior art keywords
substrate
group iii
iii nitride
nitride semiconductor
reticle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012038612A
Other languages
English (en)
Other versions
JP5673581B2 (ja
Inventor
Kazufumi Tanaka
和文 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2012038612A priority Critical patent/JP5673581B2/ja
Priority to US13/773,208 priority patent/US8796055B2/en
Priority to CN201310056600.5A priority patent/CN103296154B/zh
Publication of JP2013175553A publication Critical patent/JP2013175553A/ja
Application granted granted Critical
Publication of JP5673581B2 publication Critical patent/JP5673581B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/943—Movable

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】内部量子効率及び光取り出し効率、並びに生産性に優れたＩＩＩ族窒化物半導体発光素子の製造方法、ＩＩＩ族窒化物半導体発光素子、並びにレチクルを提供する。
【解決手段】基板１０上に平面と凸部１３とからなる主面を形成する基板加工工程と、基板１０の主面上に、平面及び凸部１３を覆うように下地層をエピタキシャル成長させるエピタキシャル工程と、ＩＩＩ族窒化物半導体をエピタキシャル成長させることによってＬＥＤ構造を形成するＬＥＤ積層工程とを備え、基板加工工程は、ステッパー露光法により、平面視において対向する二対の端部が平行な多角形状のレチクル５１を用いて平面上の各領域Ｒ１、Ｒ２にマスクパターン１５を順次形成した後、平面をエッチングすることにより、隣接して配列される任意の３箇所の凸部１３間を、平面視二等辺三角形状で配置して形成する。
【選択図】図６

Description

本発明は、発光ダイオード（ＬＥＤ）構造を有するＩＩＩ族窒化物半導体発光素子の製造方法、ＩＩＩ族窒化物半導体発光素子及びランプ、並びに、ＩＩＩ族窒化物半導体発光素子の製造に用いられるレチクルに関する。
近年、短波長の光を発する発光素子用の半導体材料として、ＩＩＩ族窒化物半導体が注目を集めている。ＩＩＩ族窒化物半導体は、一般式ＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）で表され、サファイア単結晶をはじめ種々の酸化物やＩＩＩ−Ｖ族化合物からなる基板の上に、有機金属化学気相成長法（ＭＯＣＶＤ法）や分子線エピタキシー法（ＭＢＥ法）等によって形成される。
ＩＩＩ族窒化物半導体を用いた一般的な発光素子では、サファイア単結晶基板の上に、ＩＩＩ族窒化物半導体からなるｎ型半導体層、発光層、ｐ型半導体層がこの順で積層される。サファイア基板は絶縁体であるので、その素子構造は一般的に、ｐ型半導体層上に形成された正極とｎ型半導体層上に形成された負極とが同一面上に存在する構造となる。このようなＩＩＩ族窒化物半導体発光素子には、正極に透明電極を使用してｐ型半導体側から光を取り出すフェイスアップ方式と、正極にＡｇなどの高反射膜を使用してサファイア基板側から光を取り出すフリップチップ方式との２種類がある。
このような発光素子の出力の指標として、外部量子効率が用いられる。外部量子効率が高ければ、出力の高い発光素子と言うことができる。外部量子効率は、内部量子効率と光取り出し効率とを掛け合わせたものである。内部量子効率とは、素子に注入した電流のエネルギーが発光層で光に変換される割合である。光取り出し効率とは、発光層で発生した光のうち発光素子の外部に取り出すことができる光の割合である。したがって、外部量子効率を向上させるには、光取り出し効率を改善する必要がある。
光取り出し効率を改善するためには、主として２つの方法がある。一つは、光取り出し面に形成される電極等による光の吸収を低減させる方法である。もう一つは、発光素子とその外部の媒体との屈折率の違いによって生じる発光素子の内部への光の閉じ込めを低減させる方法である。
発光素子の内部への光の閉じ込めを低減させる方法としては、発光素子の光取り出し面に凹凸を形成する技術が挙げられる（例えば、特許文献１参照）。
しかしながら、機械的加工又は化学的加工によって光取り出し面に凹凸を形成した発光素子では、光取り出し面に加工を施すことで半導体層に負荷を掛けることになり、発光層にダメージを残してしまう。また、光取り出し面に凹凸が形成されるような条件で半導体層を成長した発光素子では、半導体層の結晶性が劣化してしまうため、発光層が欠陥を含んだものになる。このため、光取り出し面に凹凸を形成した場合、光取り出し効率は向上するものの、内部量子効率が低下してしまい、発光強度を増加させることができないという問題がある。
そこで、光取り出し面に凹凸を形成するのではなく、サファイアからなる基板の表面に凹凸を形成し、その上にＩＩＩ族窒化物半導体層を成長させる方法が提案されている（例えば、特許文献２参照）。さらに、基板の凹凸形状として、曲面状突出部を形成した基板上にＧａＮ結晶を成長させる方法が提案されている（例えば、特許文献３参照）。また、凹凸形状が施された透光性を有する基板上に、バッファ層を、スパッタ装置を用いたスパッタ法によって成膜する方法も提案されている（例えば、特許文献４を参照）。また、基板上の凹凸の配列パターンとして、基板面内において互いに所定の角度で交わる２つの軸方向のそれぞれに、凸部をほぼ同一間隔で周期的に配置し、この基板上に半導体層が形成されてなる半導体発光素子が提案されている（例えば、特許文献５を参照）。
特許文献２〜５に記載の各方法によれば、サファイア基板とＩＩＩ族窒化物半導体層との界面が凹凸となるので、サファイア基板とＩＩＩ族窒化物半導体層との屈折率の違いによる界面での光の乱反射により、発光素子の内部への光の閉じ込めを低減させることができ、光取り出し効率を向上させることができる。また、サファイア基板の表面に形成された凹凸により、結晶が横方向に成長するのを利用して結晶欠陥を低減させ、内部量子効率を向上させることが可能となる。
特許第２８３６６８７号公報 特開２００２−２８０６１１号公報 特開２００５−１２９８９６号公報 特開２００７−２７３６５９号公報 特開２００５−１０１５６６号公報
上記特許文献２〜５のように、基板の表面に凹凸を形成する場合、例えば、ステッパー露光（縮小投影型露光）法、ナノインプリント法、電子ビーム（ＥＢ）露光法、レーザー露光法の内の何れかを用いて基板上にマスクパターンを形成した後、前記基板をエッチングすることで凹凸を形成する方法が用いられる。ここで、基板表面の凹凸として、例えば、０．０５〜１．５μｍ程度の小径の凸部を複数形成する場合には、より細かなマスクパターンが形成可能なステッパー露光法が用いられる。
一般に、ステッパー露光法によって基板表面にマスクパターンを形成する場合には、まず、基板上にレジスト材料を塗布した後、レチクル（フォトマスク）のマスクパターンを投影レンズで縮小して、基板上のレジスト材料に投影露光する。この際、サファイア等からなる円形の基板上を、該基板よりも小さなレチクルが相対的に移動するか、あるいは、基板及びレチクルの両方が相対的に移動することにより、順次、基板表面の各領域におけるレジスト材料を所望のマスクパターンに形成する。このようなステッパー露光法は、投影レンズでマスクパターンを縮小してレジストに露光するので、微細なパターンを形成することが可能となる。
上述のようなステッパー露光法でマスクパターンを形成する場合、図１３に示すように、基板１００の表面においてレチクル２００が移動し、各領域１００Ａ、１００Ｂ等に順次マスクパターン１１０を形成してゆく。
この際、光取り出し効率を高める観点からは、最も高密度にドットを配置できる三角配置とすることが好ましい。しかしながら、平面視方形とされたレチクル２００にドット２２０を三角配置する場合、レチクル２００の縁部２１０とドット２２０との間隔が小さくなってしまう。その結果、各領域１００Ａ、１００Ｂの間の継ぎ目１５０の間隔を正確に合わせることが要求されるが、このような場合、各領域１００Ａ、１００Ｂの間に露光されない部分が形成される可能性が高まる。この際、露光されない部分のポジレジストは、線状のマスクパターンとして残り、エッチング後に、基板１００上に線状の凸部が形成される。そして、この線状の凸部が形成された部分においては、ＩＩＩ族窒化物半導体結晶の成長が正常に行われず、転位などの結晶欠陥密度が高い変質部が形成される。このため、図１２に示すように、発光素子としてチップ化した際、変質部の半導体結晶の表面に段差が生じ、半導体結晶の表面が鏡面とならず、外観面で劣るものとなるとともに、素子化した際の発光特性に影響を与えるおそれがあった。
また、レチクル２００の縁部２１０とドット２２０との間隔が小さいと、光の干渉により、マスクパターン１１０と継ぎ目１５０とが繋がってしまい、ドットの形状が変形する可能性がある。また、凸部を高密度に配置しようとすると、レチクル２００の縁部２１０上にドット２２０が形成されてしまう。このような場合、各領域１００Ａ、１００Ｂの間の継ぎ目１５０の間隔が僅かにずれるだけで、ドットの変形や欠落が発生してしまう。このように、ドットの変形や欠落が生じた場合には、光取り出し効率の低下を招く。また、ドットの欠落により、ＩＩＩ族窒化物半導体層の結晶欠陥が低減されず、内部量子効率が低下してしまう。
以上の理由により、ドットの変形や欠落が生じると、素子の発光特性に影響を与えるおそれがあった。
本発明は上記課題に鑑みてなされたものであり、内部量子効率及び光取り出し効率に優れるＩＩＩ族窒化物半導体発光素子を高い生産性で製造することが可能な、ＩＩＩ族窒化物半導体発光素子の製造方法及びそれによって得られるＩＩＩ族窒化物半導体発光素子を提供することを目的とする。
さらに、本発明は、上記ＩＩＩ族窒化物半導体発光素子が用いられてなり、発光特性に優れたランプを提供することを目的とする。
またさらに、本発明は、ＩＩＩ族窒化物半導体発光素子の製造に用いられるレチクルを提供することを目的とする。
本発明者は、上記問題を解決するために鋭意検討した結果、本発明を完成した。即ち、本発明は以下に関する。
［１］ サファイアからなる基板上に単結晶のＩＩＩ族窒化物半導体層を形成し、該ＩＩＩ族窒化物半導体層上にＬＥＤ構造を形成するＩＩＩ族窒化物半導体層の製造方法であって、前記基板の（０００１）Ｃ面からなる平面上に、基部幅ｄ１、高さｈを有する複数の凸部を周期的に形成することにより、前記基板上に前記平面と前記凸部とからなる主面を形成する基板加工工程と、前記基板の主面上に、前記平面及び前記凸部を覆うように前記ＩＩＩ族窒化物半導体をエピタキシャル成長させるエピタキシャル工程と、前記エピタキシャル工程に引き続いて、ＩＩＩ族窒化物半導体をエピタキシャル成長させることによって前記ＬＥＤ構造を形成するＬＥＤ積層工程と、を備え、前記基板加工工程は、ステッパー露光法により、平面視において対向する二対の端部が平行な多角形状のレチクルを用いて前記平面上の各領域にマスクパターンを順次形成した後、前記平面をエッチングすることにより、前記複数の凸部を、前記基板の平面の面内方向において、前記レチクルの互いに平行な二対の端部に対して各々平行で、かつ、互いに交わる一方の配列軸及び他方の配列軸の２つの軸方向に周期的に配列するとともに、前記複数の凸部の内、隣接して平面視三角形状で配列される任意の３箇所の前記凸部間を、平面視二等辺三角形状で配置して形成することを特徴とするＩＩＩ族窒化物半導体発光素子の製造方法。
［２］ 前記任意の３箇所の凸部間を平面視二等辺三角形状で配置して形成する際の、該二等辺三角形状の頂角が４５〜７５°の範囲であることを特徴とする上記［１］に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［３］ 前記基板加工工程は、平面視平行四辺形状のレチクルを用いて前記基板の平面上の各領域にマスクパターンを順次形成した後、前記平面をエッチングすることにより、前記複数の凸部を形成することを特徴とする上記［１］又は［２］に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［４］ 記基板加工工程は、平面視六角形状のレチクルを用いて前記基板の平面上の各領域にマスクパターンを順次形成した後、前記平面をエッチングすることにより、前記複数の凸部を形成することを特徴とする上記［１］又は［２］に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［５］ 前記レチクルの一辺を、前記基板の劈開方向に対して、該基板の平面方向で５〜２５°の角度で傾斜させた状態で順次移動させながら、前記基板の平面上にマスクパターンを形成することを特徴とする上記［１］〜［４］の何れか１項に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［６］ 前記基板加工工程は、前記レチクルとして、該レチクルの角部の内の任意の少なくとも１箇所に切り欠き部が形成されたものを用い、ステッパー露光法によって前記レチクルを前記基板上で順次移動させる際、前記レチクルの前記切り欠き部の位置と、移動後の当該レチクルの角部の内の少なくとも１箇所の位置とが重なり合うように移動させながら、前記基板の表面上にマスクパターンを形成することを特徴とする上記［５］に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［７］ 前記基板加工工程は、前記凸部を、基部幅ｄ１が０．０５〜１．５μｍの範囲、高さｈが０．０５〜１μｍの範囲として形成することを特徴とする上記［２］〜［６］の何れか１項に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［８］ 前記基板加工工程は、前記凸部を、さらに、高さｈが前記基部幅ｄ１の１／４以上、隣接する前記凸部間の間隔ｄ２が前記基部幅ｄ１の０．５〜５倍となるように形成することを特徴とする上記［１］〜［７］の何れかに記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［９］ 前記基板加工工程は、前記凸部を、前記頂部に向かって徐々に外形が小さくなる形状として形成することを特徴とする上記［１］〜［８］の何れかに記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［１０］ 前記基板加工工程は、前記凸部を、円錐状ないし多角錐状として形成することを特徴とする上記［１］〜［９］の何れか１項に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［１１］ 前記基板加工工程の後、前記エピタキシャル工程の前に、前記基板の主面上に、単結晶又は多結晶のＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）からなる厚さ０．０１〜０．５μｍのバッファ層を、スパッタ法によって積層するバッファ層形成工程が備えられていることを特徴とする上記［１］〜［１０］の何れか１項に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［１２］ 前記ＬＥＤ積層工程は、前記基板の主面上に形成された前記ＩＩＩ族窒化物半導体層上に、ＩＩＩ族窒化物半導体から各々なるｎ型半導体層、発光層及びｐ型半導体層をこの順で積層して前記ＬＥＤ構造を形成することを特徴とする上記［１］〜［１１］の何れか１項に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［１３］ 上記［１］〜［１２］に記載の製造方法によって得られることを特徴とするＩＩＩ族窒化物半導体発光素子。
［１４］ 上記［１３］に記載のＩＩＩ族窒化物半導体発光素子が用いられてなることを特徴とするランプ。
［１５］ サファイアからなる基板の平面にステッパー露光法によって転写を行うことにより、前記基板の平面上に複数の凸部を周期的に配列して形成するためのマスクパターンを形成するレチクルであって、当該レチクルの平面視形状が、対向する二対の端部が平行な多角形状であり、前記基板の平面上に複数の凸部を形成するための転写パターンが、当該レチクルの互いに平行な二対の端部に対して各々平行で、かつ、互いに交わる一方の配列軸及び他方の配列軸の２つの軸方向に周期的に配列されており、さらに、前記転写パターンは、前記基板の平面上に形成する前記複数の凸部の内、隣接して平面視三角形状で配列される任意の３箇所の前記凸部間を、平面視二等辺三角形状で配置するパターンで形成されていることを特徴とするレチクル。
［１６］ 平面視で対向する二対の端部が平行な多角形状をなす角部の内の任意の少なくとも１箇所に切り欠き部が形成されていることを特徴とする上記［１５］に記載のレチクル。
［１７］ 平面視形状が平行四辺形状であることを特徴とする上記［１５］又は［１６］に記載のレチクル。
［１８］ 平面視形状が六角形状であることを特徴とする上記［１５］又は［１６］に記載のレチクル。
本発明のＩＩＩ族窒化物半導体発光素子の製造方法によれば、ステッパー露光法により、平面視において対向する二対の端部が平行な多角形状のレチクルを用いて基板の（０００１）Ｃ面からなる平面上の各領域にマスクパターンを順次形成した後、平面をエッチングすることで、複数の凸部を、基板の平面の面内方向において、レチクルの互いに平行な二対の端部に対して各々平行で、かつ、互いに交わる一方の配列軸及び他方の配列軸の２つの軸方向に周期的に配列するとともに、複数の凸部の内、隣接して平面視三角形状で配列される任意の３箇所の凸部間を平面視二等辺三角形状で配置して、基板上に平面と凸部とからなる主面を形成する基板加工工程が備えられた方法を採用している。このような方法を採用することで、基板上の凸部の変形や欠落が生じるのが抑制されるとともに、基板上に線状の凸部が形成されたりするのを防止できる。これにより、基板の主面上に形成される各層に部分的な変質が生じるのが抑制され、発光素子の外観特性が向上するとともに、ＩＩＩ族窒化物半導体層上に形成されるＬＥＤ構造の各層の転位の発生が抑制され、結晶性が向上するので、内部量子効率が向上する。また、凸部の変形や欠落を抑制することで、光の乱反射によって発光素子の内部への光の閉じ込めが低減されるため、光取り出し効率が向上する。
従って、内部量子効率及び光取り出し効率が高く、優れた発光特性並びに外観特性を備えるＩＩＩ族窒化物半導体発光素子を、高い生産性で製造することが可能となる。
また、本発明のＩＩＩ族窒化物半導体発光素子によれば、本発明のＩＩＩ族窒化物半導体発光素子の製造方法によって得られるものなので、内部量子効率及び光取り出し効率が高く、優れた発光特性が得られる。
さらに、本発明に係るランプは、本発明のＩＩＩ族窒化物半導体発光素子が用いられてなるものであるので、発光特性に優れたものとなる。
また、本発明のレチクルによれば、外形状が平面視において対向する二対の端部が平行な多角形状とされ、基板の平面上に複数の凸部を周期的に配列して形成するための転写パターンが、当該レチクルの互いに平行な二対の端部に対して各々平行とされ、互いに交わる一方の配列軸及び他方の配列軸の２つの軸方向に周期的に配列されており、さらに、基板の平面上に形成する複数の凸部の内、隣接して平面視三角形状で配列される任意の３箇所の凸部間を、平面視二等辺三角形状で配置するパターンで形成された構成を採用している。このようなレチクルを用いて、基板上に平面と凸部とからなる主面を形成し、この主面を覆うようにＩＩＩ族窒化物半導体をエピタキシャル成長させてＩＩＩ族窒化物半導体発光素子を製造した場合には、上記同様、内部量子効率及び光取り出し効率が高く、優れた発光特性並びに外観特性を備えるＩＩＩ族窒化物半導体発光素子を製造することが可能となる。
本発明に係るＩＩＩ族窒化物半導体発光素子の製造方法及びＩＩＩ族窒化物半導体発光素子の一例を模式的に説明する図であり、基板の主面上に、バッファ層と単結晶のＩＩＩ族窒化物半導体からなる下地層とが形成された積層構造を示す断面図である。 本発明に係るＩＩＩ族窒化物半導体発光素子の製造方法及びＩＩＩ族窒化物半導体発光素子の一例を模式的に説明する図であり、図１の要部を示す斜視図である。 本発明に係るＩＩＩ族窒化物半導体発光素子の製造方法及びＩＩＩ族窒化物半導体発光素子の一例を模式的に説明する図であり、図１に示す積層構造の上にＬＥＤ構造が形成されてなる発光素子の構造を示す断面図である。 本発明に係るＩＩＩ族窒化物半導体発光素子の製造方法及びＩＩＩ族窒化物半導体発光素子の一例を模式的に説明する図であり、図３の要部を示す拡大断面図である。 本発明に係るＩＩＩ族窒化物半導体発光素子の製造方法及びＩＩＩ族窒化物半導体発光素子の一例を模式的に説明する図であり、発光素子の表面状態、及び、基板の表面状態を示す平面概略図である。 本発明に係るＩＩＩ族窒化物半導体発光素子の製造方法、ＩＩＩ族窒化物半導体発光素子、並びにレチクルの一例を模式的に説明する図であり、平面視で平行四辺形状のレチクルを順次移動させながら、基板の表面に複数の凸部を形成する基板加工工程の概略を示す平面図である。 本発明に係るＩＩＩ族窒化物半導体発光素子の製造方法、ＩＩＩ族窒化物半導体発光素子、並びにレチクルの他の例を模式的に説明する図であり、角部の１箇所に切り欠き部を有するレチクルを、基板の結晶方位に対して該基板の平面方向で傾斜させた状態で順次移動させながら、基板の表面に複数の凸部を形成する例を示す平面図である。 本発明に係るＩＩＩ族窒化物半導体発光素子の製造方法、ＩＩＩ族窒化物半導体発光素子、並びにレチクルの他の例を模式的に説明する図であり、平面視において対向する２辺が平行な多角形状のレチクルを、基板の結晶方位に対して該基板の平面方向で傾斜させる場合の傾斜角度θを示す部分平面図である。 本発明に係るＩＩＩ族窒化物半導体発光素子の製造方法、ＩＩＩ族窒化物半導体発光素子、並びにレチクルの他の例を模式的に説明する図であり、平面視で六角形状のレチクルを、基板の結晶方位に対して該基板の平面方向で傾斜させる場合の傾斜角度θを示す平面図である。 本発明に係るＩＩＩ族窒化物半導体発光素子を用いて構成したランプの一例を模式的に説明する概略図である。 従来の発光素子の製造方法及び発光素子の一例を模式的に説明する図であり、基板の表面状態を示す平面概略図である。 従来の発光素子の製造方法、発光素子、並びにレチクルの一例を模式的に説明する図であり、平面視正方形状のレチクルを順次移動しながら、基板の表面に凸部を形成する工程を示す平面図である。
以下、本発明に係るＩＩＩ族窒化物半導体発光素子（以下、発光素子と略称することがある）の製造方法、ＩＩＩ族窒化物半導体発光素子、ランプ、並びにレチクルの一実施形態について、図面を適宜参照しながら説明する。
本発明に係るＩＩＩ族窒化物半導体発光素子の製造方法は、サファイアからなる基板１０上に単結晶の下地層（ＩＩＩ族窒化物半導体層）３を形成し、該下地層３上にＬＥＤ構造２０を形成する方法であり、基板１０の（０００１）Ｃ面からなる平面１２上に、基部幅ｄ１、高さｈを有する複数の凸部１３を周期的に形成することにより、基板１０上に平面１２と凸部１３とからなる主面１１を形成する基板加工工程と、基板１０の主面１１上に、平面１２及び凸部１３を覆うように下地層３をエピタキシャル成長させるエピタキシャル工程と、このエピタキシャル工程に引き続いて、ＬＥＤ構造２０を、ＩＩＩ族窒化物半導体をエピタキシャル成長させることによって形成するＬＥＤ積層工程とを備えた方法である。さらに具体的には、上記基板加工工程は、ステッパー露光法により、平面視において対向する二対の端部が平行な多角形状、図６等に示す例においては平面視平行四辺形状のレチクル（フォトマスク）５１を用いて平面１２上の各領域Ｒ１、Ｒ２にマスクパターン１５を順次形成した後、平面１２をエッチングすることにより、複数の凸部１３を、基板１０の平面１２の面内方向において、レチクル５１の互いに平行な二対の端部５１ａ、５１ｂ及び端部５１ｃ、５１ｄに対して各々平行で、かつ、互いに交わる一方の配列軸Ｊ１及び他方の配列軸Ｊ２の２つの軸方向に周期的に配列するとともに、複数の凸部１３の内、隣接して平面視三角形状で配列される任意の３箇所の凸部１３間を、平面視二等辺三角形状で配置して形成する方法である。
［ＩＩＩ族窒化物半導体発光素子］
以下に、本発明の製造方法によって得られる発光素子の一例について、図１〜図４を参照しながら説明する（図５、６も適宜参照）。
図１及び図２は、本発明の製造方法で得られる一例である発光素子１（図３を参照）の要部を説明するための図であり、図１は、基板１０の主面１１上に、バッファ層２と単結晶の下地層（ＩＩＩ族窒化物半導体層）３とが形成された積層構造を示す断面図、図２は、図１に示す基板１０を説明するための斜視図である。
また、図３は、図１に示す積層構造の下地層（ＩＩＩ族窒化物半導体層）３上にＬＥＤ構造２０が形成されてなる発光素子１を説明するための断面図であり、図中、符号７は正極ボンディングパッドを示し、符号８は負極ボンディングパッドを示している。また、図４は、図３に示す発光素子１の内、ｎ型半導体層４、発光層５及びｐ型半導体層６の積層構造を示す部分断面図である。
また、発光素子１は、図１〜図４に示す一例のように、基板１０上に形成された単結晶の下地層（ＩＩＩ族窒化物半導体層）３上にＬＥＤ構造２０が形成されてなり、基板１０は、（０００１）Ｃ面からなる平面１２と、Ｃ面に非平行の表面１３ｃからなる複数の凸部１３とからなる主面１１を有するものであるとともに、凸部１３の基部幅が０．０５〜１．５μｍ、高さｈが０．０５〜１μｍとされており、下地層３は、基板１０の主面１１上に、平面１２及び凸部１３を覆うようにＩＩＩ族窒化物半導体がエピタキシャル成長することによって形成されたものである。また、本実施形態で説明する例では、基板１０上にバッファ層２が設けられ、このバッファ層２上に下地層３が形成されている。
本実施形態で説明する例の発光素子１は、図３に示す例のように、一面電極型のものであり、上述したような基板１０上に、バッファ層２と、ＩＩＩ族元素としてＧａを含有するＩＩＩ族窒化物半導体からなるＬＥＤ構造（ＩＩＩ族窒化物半導体層）２０とが形成されているものである。また、発光素子１に備えられるＬＥＤ構造２０は、図３に示すように、ｎ型半導体層４、発光層５及びｐ型半導体層６の各層がこの順で積層されてなるものである。
『基板』
本実施形態の発光素子において、上述したような基板１０に用いることができる材料としては、ＩＩＩ族窒化物半導体結晶が表面にエピタキシャル成長される基板材料であれば特に限定されず、各種材料を選択して用いることができる。例えば、サファイア、ＳｉＣ、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン等が挙げられる。また、上記基板材料の中でも、特に、サファイアを用いることが好ましい。
本実施形態で用いられる基板１０は、図２に示す例のように、複数の凸部１３が形成されている。そして、基板１０の主面１１において凸部１３の形成されていない部分は、（０００１）Ｃ面からなる平面１２とされている。従って、図１及び図２に示す例のように、基板１０の主面１１は、Ｃ面からなる平面１２と、複数の凸部１３とから構成されている。
凸部１３は、図１及び図２に示すように、Ｃ面に非平行の表面１３ｃからなるものであり、この凸部１３にＣ面が現れていないものである。図１及び図２に示す凸部１３は、基部１３ａの平面形状が円形であり、頂部に向かって徐々に外形が小さくなる形状とされており、側面１３ｂが外側に向かって湾曲したお椀状（半球状）の形状とされている。ここで、本実施形態において説明する、基部１３ａの平面形状が円形であるとは、厳密な円形に限定されものではなく、例えば楕円形でもよい。また、本発明においては、凸部１３の平面配置は、図１及び図２に示すように、碁盤目状に等間隔に配置されていても良いが、図６等に示すように、複数の凸部１３の内、隣接して平面視で三角形状に配列される任意の３箇所の凸部１３間が、二等辺三角形状とされていることが好ましい。
また、平面視二等辺三角形状で配置した複数の凸部１３において、該二等辺三角形状の頂角が４５〜７５°の範囲とされていることがより好ましい。この頂角の範囲は、平面１２上において凸部１３を高密度に形成できるので、光学的に好ましい範囲である。また、上述の頂角のさらに好ましい範囲は、５２〜６８°の範囲であり、凸部１３を最も高密度で配置できる観点からは、凸部１３が平面視正三角形状で配置されていることがさらに好ましい。ここで、基板上におけるＩＩＩ族窒化物半導体の結晶成長の観点からは、凸部１３間の距離は等しいことが最も好ましく、各凸部間の距離の差が大きくなると結晶性が低下し、発光効率の低下を招くという問題がある。このような観点からも、頂角が６０°付近であるとともに、各凸部間距離がほぼ等しくなる正三角形状の配置は最も好ましい。
さらに、凸部１３の配置パターンは、良好な結晶成長の観点からも、上述のような、頂角が６０°付近である正三角形状であることが最も好ましい。これは、各凸部間距離が異なると、その上に成長するＩＩＩ族窒化物半導体の平坦化が困難になり、結晶性が低下するためであり、結晶成長の観点からの好ましい頂角の範囲も、上記同様、５２〜６８°である。なお、本発明では、凸部１３の配置パターンを平面視二等辺三角形状と規定しているが、この際の頂角を４５〜７５°の広い範囲で設定する場合には、成長条件を適切に選択することがより好ましい。
また、本実施形態で用いられる基板１０は、図５に示す例のように、主面１１上に、詳細を後述する製造方法でマスクパターン１５を形成する基板形成工程において、レチクル５１（図６を参照）が平面１０上で順次移動する際のピッチ５２に由来して形成される継ぎ目１６が存在する。この継ぎ目１６は、レチクル５１の外形状にも由来し、基板１０上において、レチクル５１の互いに平行な二対の端部５１ａ、５１ｂ及び端部５１ｃ、５１ｄに対応する位置で存在する。
そして、本実施形態で説明する例では、基板１０は、平面１２の面内方向において、継ぎ目１６に対して各々平行とされ、互いに交わる一方の配列軸Ｊ１及び他方の配列軸Ｊ２の２つの軸方向に、凸部１３が周期的に配列されている。
また、図１及び図２に示す例の凸部１３は、基部幅ｄ１が０．０５〜１．５μｍ、高さｈが０．０５〜１μｍの範囲で且つ基部幅ｄ１の１／４以上とされており、隣接する凸部１３間の間隔ｄ２が基部幅ｄ１の０．５〜５倍とされている。ここで、凸部１３の基部幅ｄ１とは、凸部１３の底面（基部１３ａ）における最大径のことをいう。また、隣接する凸部１３の間隔ｄ２とは、最も近接した凸部１３の基部１３ａの縁の間の距離をいう。
隣接する凸部１３間の間隔ｄ２は、基部幅ｄ１の０．５〜５倍とされることが好ましい。凸部１３間の間隔ｄ２が基部幅ｄ１の０．５倍未満であると、下地層３をエピタキシャル成長させる際に、Ｃ面からなる平面１２上からの結晶成長が促進され難くなり、凸部１３を下地層３で完全に埋め込むことが難しくなるし、下地層３の表面３ａの平坦性が十分に得られない場合がある。従って、凸部１３を埋め下地層３上にＬＥＤ構造をなす半導体層の結晶を形成した場合、この結晶は当然にピットが多く形成されることとなり、形成されるＩＩＩ族窒化物半導体発光素子の出力や電気特性等の悪化につながってしまう。また、凸部１３間の間隔ｄ２が基部幅ｄ１の５倍を超えると、基板１０を用いてＩＩＩ族窒化物半導体発光素子を形成した場合に、基板１０と、基板１０上に形成されたＩＩＩ族窒化物半導体層との界面での光の乱反射の機会が減少し、光の取り出し効率を十分に向上させることができなくなる恐れがある。
基部幅ｄ１は０．０５〜１．５μｍとされることが好ましい。基部幅ｄ１が０．０５μｍ未満であると、基板１０を用いてＩＩＩ族窒化物半導体発光素子を形成した場合に、光を乱反射させる効果が十分に得られない恐れがある。また、基部幅ｄ１が１．５μｍを超えると、凸部１３を埋めて下地層３をエピタキシャル成長させた場合、平坦化されない部分が発生したり、成長時間が長くなって生産性が低下する。
また、基部幅ｄ１は、上記範囲内においてより小さい構成とすれば、発光素子の発光出力がさらに向上するという効果が得られる。
凸部１３の高さｈは０．０５〜１μｍとされることが好ましい。凸部１３の高さｈが０．０５μｍ未満であると、基板１０を用いてＩＩＩ族窒化物半導体発光素子を形成した場合に、光を乱反射させる効果が十分に得られない恐れがある。また、凸部１３の高さｈが１μｍを超えると、凸部１３を埋めて下地層３をエピタキシャル成長することが困難になり、下地層３の表面１４ａの平坦性が十分に得られない場合がある。
また、凸部１３の高さｈは基部幅ｄ１の１／４以上とされることが好ましい。凸部１３の高さｈが基部幅ｄ１の１／４未満であると、基板１０を用いてＩＩＩ族窒化物半導体発光素子を形成した場合における光を乱反射させる効果や、光の取り出し効率を向上させる効果が十分に得られない恐れがある。
なお、凸部１３の形状は、図１及び図２に示す例に限定されるものではなく、Ｃ面に非平行の表面からなるものであれば、いかなる形状であってもよい。例えば、基部の平面形状が多角形であり、頂部に向かって徐々に外形が小さくなる形状とされており、側面１２が外側に向かって湾曲している形状であってもよい。ここで、本実施形態で説明する基部の平面形状が多角形であるとは、厳密な多角形に限定されるものではなく、例えば角に丸みが付いたものでもよい。また、側面が頂部に向かって徐々に外形が小さくなる斜面からなる円錐状や多角錐状とされていてもよい。ここで、本実施形態で説明する円錐状や多角錘状とは、厳密な円錐状や多角錘状に限定されるものではない。また、側面の傾斜角度が２段階的変化する形状であってもよい。
本発明において、基板１０を、平面１２及び凸部１３からなる主面１１が備えられた上記構成とすることにより、基板１０と、詳細を後述する下地層３との界面が、バッファ層２を介して凹凸とされるので、光の乱反射によって発光素子の内部への光の閉じ込めが低減され、光取り出し効率に優れた発光素子１が実現できる。また、基板１０を上記構成とすることで、詳細を後述する作用によってバッファ層２及び下地層３の結晶性が向上するので、その上に形成されるＬＥＤ構造２０の結晶性も優れたものとなる。
『バッファ層』
本発明においては、基板１０の主面１１上にバッファ層２を形成し、その上に後述の下地層３を形成することが好ましい。バッファ層２は、基板１０と下地層３との格子定数の違いを緩和し、基板１０のＣ面上にＣ軸配向した単結晶層の形成を容易にする働きがある。
バッファ層２は、ＡｌＸＧａ１−ＸＮ（０≦ｘ≦１）なる組成で基板１０上に積層され、例えば、反応性スパッタ法によって形成することができる。
バッファ層２の膜厚は、０．０１〜０．５μｍの範囲とされていることが好ましい。バッファ層２の膜厚をこの範囲とすることにより、良好な配向性を有し、バッファ層２上にＩＩＩ族窒化物半導体からなる各層を成膜する際に、コート層として有効に機能するバッファ層２が得られる。バッファ層２の膜厚が０．０１μｍ未満だと、上述したコート層としての充分な機能が得られず、また、基板１０と下地層３との間の格子定数の違いを緩和するバッファ作用が充分に得られない場合がある。また、０．５μｍを超える膜厚でバッファ層２を形成した場合、バッファ作用やコート層としての機能には変化が無いのにも関わらず成膜処理時間が長くなり、生産性が低下する虞がある。また、バッファ層２の膜厚は、０．０２〜０．１μｍの範囲とされていることがより好ましい。
『ＩＩＩ族窒化物半導体層（下地層）』
本発明の発光素子１に備えられる下地層（ＩＩＩ族窒化物半導体層）３はＩＩＩ族窒化物半導体からなり、例えば、従来公知のＭＯＣＶＤ法によってバッファ層２上に積層して成膜することができる。また、本例で説明する下地層３は、上述したように、基板１０の主面１１上に、バッファ層２を介して、平面１２及び凸部１３を覆うようにＩＩＩ族窒化物半導体がエピタキシャル成長することによって形成されるものである。
下地層３の材料としては、例えば、ＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）を用いることができるが、ＡｌｙＧａ１―ｙＮ層（０≦ｙ≦１、好ましくは０≦ｙ≦０．５、さらに好ましくは０≦ｙ≦０．１）を用いることが、結晶性の良好な下地層３を形成できる点でより好ましい。
下地層３は、必要に応じて、ｎ型不純物が１×１０１７〜１×１０１９個／ｃｍ３の範囲内でドープされた構成としても良いが、アンドープ（＜１×１０１７個／ｃｍ３）の構成とすることもでき、アンドープの方が良好な結晶性を維持できる点で好ましい。
本発明では、下地層３の最大厚さＨを、１．５〜４．５μｍの範囲とすることが、上記効果と生産性とを両立できる点からより好ましい。基板１０の平面１２の位置における下地層３の厚さである最大厚さＨが厚過ぎると、工程時間が長くなったり、その上のｎ型半導体層４の充分な膜厚が得られなかったりするという問題がある。
またさらに、下地層３の最大厚さＨは、基板１０の凸部１３の高さｈの２倍以上であることが、表面３ａの平坦性が向上する点からより好ましい。下地層３の最大厚さＨが凸部１３の高さｈの２倍より小さいと、凸部１３を覆うように成長した下地層３の表面３ａの平坦性が不充分となる場合がある。
本発明においては、基板１０と下地層３との界面が、バッファ層２を介して凹凸とされることで、光の乱反射によって発光素子の内部への光の閉じ込めが低減されるため、光取り出し効率に優れた発光素子が実現できる。
『ＬＥＤ構造』
ＬＥＤ構造２０は、ＩＩＩ族窒化物半導体から各々なるｎ型半導体層４、発光層５及びｐ型半導体層６を有する。このようなＬＥＤ構造２０の各層は、ＭＯＣＶＤ法で形成することにより、より結晶性の高いものが得られる。
「ｎ型半導体層」
ｎ型半導体層４は、通常ｎ型コンタクト層４ａとｎ型クラッド層４ｂとから構成される。ｎ型コンタクト層４ａはｎ型クラッド層４ｂを兼ねることも可能である。
ｎ型コンタクト層４ａは、負極を設けるための層である。ｎ型コンタクト層４ａとしては、ＡｌｘＧａ１−ｘＮ層（０≦ｘ＜１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましい。また、ｎ型コンタクト層４ａにはｎ型不純物がドープされていることが好ましく、ｎ型不純物を１×１０１７〜１×１０２０／ｃｍ３、好ましくは１×１０１８〜１×１０１９／ｃｍ３の濃度で含有すると、負極との良好なオーミック接触の維持の点で好ましい。ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅが挙げられる。
ｎ型コンタクト層４ａの膜厚は、０．５〜５μｍとされることが好ましく、１〜３μｍの範囲に設定することがより好ましい。ｎ型コンタクト層４ａの膜厚が上記範囲にあると、半導体の結晶性が良好に維持される。
ｎ型コンタクト層４ａと発光層５との間には、ｎ型クラッド層４ｂを設けることが好ましい。ｎ型クラッド層４ｂは、発光層５へのキャリアの注入とキャリアの閉じ込めを行なう層である。ｎ型クラッド層４ｂはＡｌＧａＮ、ＧａＮ、ＧａＩｎＮなどで形成することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。ｎ型クラッド層４ｂをＧａＩｎＮで形成する場合には、発光層５のＧａＩｎＮのバンドギャップよりも大きくすることが望ましい。
ｎ型クラッド層４ｂの膜厚は、特に限定されないが、好ましくは０．００５〜０．５μｍであり、より好ましくは０．００５〜０．１μｍである。ｎ型クラッド層４ｂのｎ型ドープ濃度は１×１０１７〜１×１０２０／ｃｍ３が好ましく、より好ましくは１×１０１８〜１×１０１９／ｃｍ３である。ドープ濃度がこの範囲であると、良好な結晶性の維持および素子の動作電圧低減の点で好ましい。
なお、ｎ型クラッド層４ｂを、超格子構造を含む層としても良い。
「発光層」
ｎ型半導体層４の上に積層される発光層５としては、単一量子井戸構造あるいは多重量子井戸構造などの発光層５がある。図４に示すような、多重量子井戸構造の井戸層としては、青色発光を呈する構成とする場合には、通常、Ｇａ１−ｙＩｎｙＮ（０＜ｙ＜０．４）なる組成のＩＩＩ族窒化物半導体が用いられるが、緑色発光を呈する井戸層とする場合には、インジウムの組成が高められたものが用いられる。
障壁層５ａとしては、井戸層５ｂよりバンドギャップエネルギーが大きいＡｌｚＧａ１−ｚＮ（０≦ｚ＜０．３）が好適に用いられる。
「ｐ型半導体層」
ｐ型半導体層６は、通常、ｐ型クラッド層６ａおよびｐ型コンタクト層６ｂから構成される。また、ｐ型コンタクト層６ｂがｐ型クラッド層６ａを兼ねることも可能である。
ｐ型クラッド層６ａは、発光層５へのキャリアの閉じ込めとキャリアの注入を行なう層である。ｐ型クラッド層６ａの組成としては、発光層５のバンドギャップエネルギーより大きくなる組成で、発光層５へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくは、ＡｌｘＧａ１−ｘＮ（０＜ｘ≦０．４）のものが挙げられる。ｐ型クラッド層６ａが、このようなＡｌＧａＮからなると、発光層へのキャリアの閉じ込めの点で好ましい。ｐ型クラッド層６ａの膜厚は、特に限定されないが、好ましくは１〜４００ｎｍであり、より好ましくは５〜１００ｎｍである。ｐ型クラッド層６ａのｐ型ドープ濃度は、１×１０１８〜１×１０２１／ｃｍ３が好ましく、より好ましくは１×１０１９〜１×１０２０／ｃｍ３である。ｐ型ドープ濃度が上記範囲であると、結晶性を低下させることなく良好なｐ型結晶が得られる。
また、ｐ型クラッド層６ａは、組成の異なる層を複数回積層した超格子構造としてもよい。
ｐ型コンタクト層６ｂは、正極を設けるための層である。ｐ型コンタクト層６ｂは、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦０．４）が好ましい。Ａｌ組成が上記範囲であると、良好な結晶性の維持およびｐオーミック電極との良好なオーミック接触の点で好ましい。ｐ型不純物（ドーパント）を１×１０１８〜１×１０２１／ｃｍ３の濃度、好ましくは５×１０１９〜５×１０２０／ｃｍ３の濃度で含有していると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましい。ｐ型不純物としては、特に限定されないが、例えば好ましくはＭｇが挙げられる。ｐ型コンタクト層６ｂの膜厚は、特に限定されないが、０．０１〜０．５μｍが好ましく、より好ましくは０．０５〜０．２μｍである。ｐ型コンタクト層６ｂの膜厚がこの範囲であると、発光出力の点で好ましい。
本発明に係る発光素子１に備えられるＬＥＤ構造２０は、上述したような、転位が低減され、結晶性に優れた下地層３の表面３ａ上に形成される。本発明においては、まず、基板１０を、平面１２と凸部１３とからなる主面１１を有し、凸部１３の基部幅が０．０５〜１．５μｍ、高さｈが０．０５〜１μｍとされた構成としている。そして、下地層３を、基板１０の主面１１上に、平面１２及び凸部１３を覆うようにＩＩＩ族窒化物半導体がエピタキシャル成長することによって形成された層で構成している。この際、下地層３の最大厚さＨが薄すぎると、下地層表面が充分に平坦化されない状態となる虞があるが、下地層３の最大厚さＨを上記範囲とすることにより、凸部１３の基部幅ｄ１に対して下地層３が充分な膜厚となる。これにより、下地層３の表面３ａが良好に平坦化されるとともに、凸部１３上において、ＩＩＩ族窒化物半導体結晶の集合部に残留する転位等の結晶欠陥が低減され、結晶性に優れた下地層３が得られる。そして、上述のような下地層３の表面３ａ上に、ＬＥＤ構造２０をなすｎ型半導体層１４、発光層１５及びｐ型半導体層１６を順次形成することにより、これら各層は、転位等の結晶欠陥や格子不整合が生じるのが抑制され、結晶性に優れた層となる。
『電極』
透光性正極９は、ＩＴＯ（Ｉｎ２Ｏ３−ＳｎＯ２）、ＡＺＯ（ＺｎＯ−Ａｌ２Ｏ３）、ＩＺＯ（Ｉｎ２Ｏ３−ＺｎＯ）、ＧＺＯ（ＺｎＯ−Ｇａ２Ｏ３）から選ばれる少なくとも一種類を含んだ材料によって形成される。また、透光性正極９の構造も、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。また、透光性正極９は、ｐ型半導体層６上のほぼ全面を覆うように形成しても構わないし、隙間を開けて格子状や樹形状に形成しても良い。
正極ボンディングパッド７は、ｐ型半導体層６と接する透光性導電酸化膜層からなる透光性正極９上の一部に設けられ、正極ボンディングパッド７は、回路基板やリードフレーム等との電気接続に用いられる。正極ボンディングパッドとしては、Ａｕ、Ａｌ、ＮｉおよびＣｕ等を用いた各種構造が周知であり、これら周知の材料、構造を何ら制限無く用いることができる。
負極ボンディングパッド８は、ＬＥＤ構造２０のｎ型半導体層４に接するように形成される。このため、負極ボンディングパッド８を形成する際には、発光層５およびｐ型半導体層６の一部を除去してｎ型半導体層４のｎ型コンタクト層を露出させ、この上に負極ボンディングパッド８を形成する。
負極ボンディングパッド８としては、各種組成や構造が周知であり、これら周知の組成や構造を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
以上説明したような、本発明に係るＩＩＩ族窒化物半導体発光素子１によれば、上記構成により、内部量子効率及び光取り出し効率が高く、優れた発光特性並びに外観特性が得られる。
［製造方法及びレチクル］
以下に、本発明のＩＩＩ族窒化物半導体発光素子の製造方法、並びに、ＩＩＩ族窒化物半導体発光素子の製造に用いることが可能なレチクル（フォトマスク）について、図１〜８を参照しながら説明する。
本発明に係る発光素子の製造方法は、上述したように、サファイアからなる基板１０の（０００１）Ｃ面からなる平面１２上に、基部幅ｄ１、高さｈを有する複数の凸部１３を周期的に形成することにより、基板１０上に平面１２と凸部１３とからなる主面１１を形成する基板加工工程と、基板１０の主面１１上に、平面１２及び凸部１３を覆うように下地層３をエピタキシャル成長させるエピタキシャル工程と、このエピタキシャル工程に引き続いて、ＩＩＩ族窒化物半導体をエピタキシャル成長させることによってＬＥＤ構造２０を形成するＬＥＤ積層工程とを備えた方法である。さらに、上記基板加工工程は、ステッパー露光法により、平面視において対向する二対の端部が平行な多角形状、図６（図７〜９も参照）に示す例においては平面視平行四辺形状のレチクル（フォトマスク）５１を用いて平面１２上の各領域Ｒ１、Ｒ２にマスクパターン１５を順次形成した後、平面１２をエッチングすることにより、複数の凸部１３を、基板１０の平面１２の面内方向において、レチクル５１の互いに平行な二対の端部５１ａ、５１ｂ及び端部５１ｃ、５１ｄに対して各々平行で、かつ、互いに交わる一方の配列軸Ｊ１及び他方の配列軸Ｊ２の２つの軸方向に周期的に配列するとともに、複数の凸部１３の内、隣接して平面視三角形状で配列される任意の３箇所の凸部１３間を、平面視二等辺三角形状で配置して形成する方法である。
以下、本発明の製造方法に備えられる各工程について詳しく説明する。
『基板加工工程』
図２は、図１の模式図に示す積層構造を製造する工程の一例を説明するための図であり、本実施形態の製造方法において用意する基板１０を示す斜視図である。この基板１０は、Ｃ面からなる平面１２と、Ｃ面上に形成される複数の凸部１３とからなる主面１１を有してなる。本発明の基板加工工程においては、基板１０の平面１２上に、基部幅が０．０５〜１．５μｍ、高さｈが０．０５〜１μｍである複数の凸部１３を形成することにより、凹凸状とされた主面１１を形成する。また、基板加工工程では、基板１０の平面１２の面内方向において、レチクル５１の互いに平行な二対の端部５１ａ、５１ｂ及び端部５１ｃ、５１ｄに対して各々平行で、かつ、互いに交わる一方の配列軸Ｊ１及び他方の配列軸Ｊ２の２つの軸方向に周期的に配列するとともに、複数の凸部１３の内、隣接して平面視三角形状で配列される任意の３箇所の凸部１３間を、平面視二等辺三角形状で配置する。
基板加工工程では、例えば、サファイア基板の（０００１）Ｃ面上に、Ｃ面に非平行の表面１３ｃからなる複数の凸部１３を形成することで、Ｃ面からなる平面１２と凸部１３とからなる主面１１を形成して基板１０が得られる。このような基板加工工程は、例えば、基板１０上における凸部１３の平面配置を規定するマスクパターン１５を形成するパターニング小工程と、該パターニング小工程によって形成されたマスクパターン１５を使って基板１０をエッチングして凸部１３を形成するエッチング小工程とを備えた方法とすることができる。
以下、図２に示すような基板１０を加工する方法の一例を詳述する。
本実施形態において、複数の凸部１３が形成される基板材料としては、（０００１）Ｃ面を表面とするサファイア単結晶のウェーハが用いられる。ここで（０００１）Ｃ面を表面とする基板には、基板の面方位に（０００１）方向から±３°の範囲でオフ角が付与された基板も含まれる。また、Ｃ面に非平行の表面とは、（０００１）Ｃ面から±３°よりも大きくずれた表面であることを意味する。
基板加工工程に備えられるパターニング小工程としては、一般的なフォトリソグラフィー法で行なうことができ、本発明においては、ステッパー露光法を採用している。基板加工工程において形成する凸部１３の、基部１３ａの基部幅ｄ１は１．５μｍ以下であることが好ましいため、基板１０の表面全面を均一にパターニングするためには、フォトリソグラフィー法の中でもステッパー露光法を用いることが好適である。
上述したように、図１２に示すような平面視方形とされたレチクル２００を用いて基板１００上に、ドットが三角配置されたマスクパターン１１０を形成する場合、各領域１００Ａ、１００Ｂの間に露光されない部分が形成される可能性があった。このような場合、基板表面には線状の凸部が形成されることから、ＩＩＩ族窒化物半導体層内に結晶欠陥密度が高い変質部が形成され、外観不良や内部量子効率の低下による発光効率の低下が生じていた。また、各領域１００Ａ、１００Ｂの継ぎ目の部分においてドットの変形や欠落が発生する可能性があり、このような場合には、転位密度の増加による内部量子効率の低下と、光取り出し効率の低下により発光効率が低下するおそれがあった。
本発明の製造方法においては、ステッパー露光法を用いてドットを三角配置した微細なマスクパターン１５を形成するにあたり、平面視において対向する二対の端部が平行な多角形状、図６〜９に示す例においては、平面視平行四辺形状のレチクル（フォトマスク）５１を用いる方法としている。これにより、レチクル５１の端部とドットとの間隔を十分に確保することができ、マスクパターン１５の継ぎ目１６近傍に発生する上述の不具合を防止できる。
また、本実施形態では、基板１０の平面１２の面内方向において、レチクル５１の互いに平行な二対の端部５１ａ、５１ｂ及び端部５１ｃ、５１ｄに対して各々平行とされ、互いに交わる一方の配列軸Ｊ１及び他方の配列軸Ｊ２の２つの軸方向に、凸部１３を周期的に配列して形成する。また、図６に示す例のように、複数の凸部１３の内、隣接して平面視三角形状で配列される任意の３箇所の凸部１３間を、平面視正三角形状で配置する。この場合、まず、図６に示すように、レチクル５１には、互いに平行な二対の端部５１ａ、５１ｂ及び端部５１ｃ、５１ｄに対して各々平行とされた一方の配列軸Ｊ１及び他方の配列軸Ｊ２の２つの軸方向に、ポジレジストをパターニングするためのドット５３が設けられている。そして、パターニング小工程では、基板１０上において、一方の配列軸Ｊ１及び他方の配列軸Ｊ２の２つの軸方向に、マスクパターン１５を周期的に配列して形成する。その後、エッチング小工程において、マスクパターン１５を用いて基板１０の平面１２をエッチングすることにより、平面１２上に、間隔ｄ２が適正範囲とされた凸部１３を形成する。
Ｃ面に非平行の表面１３ｃからなる凸部１３は、上述したパターニング小工程で形成されたマスクパターン１５が消失するまで基板１０をドライエッチングすることにより、形成することが出来る。より具体的には、例えば、基板１０上にレジストを形成し、所定の形状にパターニングした後、オーブン等を用いて１１０℃で３０分の熱処理を行なうポストベークにより、レジストの側面をテーパ状とする。次いで、横方向のエッチングを促進させるための所定の条件で、レジストが消失するまでドライエッチングを行なうことにより、凸部１３を形成することができる。
また、Ｃ面に非平行の表面１３ｃからなる凸部１３は、マスクパターン１５が消える前にドライエッチングを停止した後、マスクパターン１５を剥離して、再度、基板１０をドライエッチングする方法を用いて形成することも出来る。より具体的には、例えば、基板１０上にレジストを形成し、所定の形状にパターニングした後、オーブン等を用いて１１０℃で３０分の熱処理を行なうポストベークにより、レジストの側面をテーパ状とする。次いで、横方向のエッチングを促進させるための所定の条件でドライエッチングを行ない、レジストが消失する前にドライエッチングを中断する。その後、レジストを剥離してドライエッチングを再開し、所定量のエッチングを行なうことにより、凸部１３を形成することができる。このような方法で形成された凸部１３は、高さ寸法の面内均一性に優れたものとなる。
また、エッチング方法としてウェットエッチング法を用いる場合には、ドライエッチング法と組み合わせることにより、Ｃ面に非平行の表面１３ｃからなる凸部１３を形成することができる。例えば、基板１０がサファイア単結晶からなるものである場合、２５０℃以上の高温とした燐酸と硫酸との混酸等を用いることにより、ウェットエッチングすることができる。
また、本発明の基板加工工程では、図７に例示するレチクル６１や、図８に例示するレチクル７１のように、当該レチクル６１、７１の一辺を、図６に示す基板１０の結晶方位に対して、この基板１０の平面方向で５〜２５°の角度で傾斜させた状態で順次移動させながら、基板１０の平面１２上にマスクパターンを形成することがより好ましい。即ち、図７に示すレチクル６１の端部６１ｃ、６１ｄを、図６に示すサファイアからなる基板１０の劈開方向、即ち、基板１０に形成されるオリエンテーション・フラット１４に対して上記範囲の角度、図示例では１５°で傾斜させ、順次移動させる。
一般に、サファイア基板には、その結晶方位に応じて位置決定された、直線状のオリエンテーション・フラットが形成されている。本実施形態では、図７に示すレチクル６１のように、端部６１ｃ、６１ｄを、図６に示す基板１０のオリエンテーション・フラット１４に対して所定の角度で傾斜させ、この状態で、レチクル６１の切り欠き部６４の位置と、移動後のレチクル６１の角部６５の位置とが重なり合うように順次移動させて露光する。レチクルを傾斜させることで２重露光を受ける部分が発生するが、切り欠き部６４は、２重露光を避けるために設けられている。
以下に、レチクルの一辺を、基板の結晶方位に対して傾斜させて順次移動させる場合の、好ましい傾斜角度θの範囲について、図９（ａ）〜（ｄ）の部分図を参照しながら説明する。ここでは、基板上に凸部を形成するためのドット（マスクパターン１５）が正三角形状に配列されたレチクルを例に挙げて説明する。
図９（ａ）に示すように、レチクルの一辺を、オリエンテーション・フラット（図６中に示す符号１４参照）に対して０°、即ち、傾斜を持たせない従来と同様の配置とした場合には、チップ化の際の切断線が通過するドットの個数が、ｘ方向とｙ方向とでは大きく異なっている。図９（ａ）に示す例の部分図においては、切断線Ｃ２は８個のドットを通過しているが、切断線Ｃ１は５個のドットを通過している。このように、チップ化の際の切断線Ｃ１、Ｃ２が通過するドットの個数がｘ方向とｙ方向とで大きく異なる個数となった場合、チップ（発光素子）間で光取り出し効率にばらつきが生じ、明るさの差が大きくなるおそれがある。また、切断線Ｃ２の位置が、図９（ａ）に示す例よりも、ドットの径の半分だけ上方または下方にずれた場合、切断線Ｃ２は全くドットを通過しなくなる。このため、チップを切り出すウェーハの位置によっては発光特性に劣る箇所が多く存在することになり、歩留まりが低下するという問題がある。
これに対し、図９（ｂ）に示すように、レチクルの一辺を、図６に示す基板１０に形成されたオリフラ１４に対して、例えば、＋１５°の傾斜（反時計方向の回転）を持たせるように配置した場合、ドット（マスクパターン１５）の配列が、ｘ、ｙ方向の両方において、それぞれほぼ等価となることが判る。即ち、図９（ｂ）においては、任意のドット（マスクパターン１５）に対するｘ、ｙ方向の水平線（切断線Ｃ２）及び垂直線（切断線Ｃ１）の両方において、それぞれ６個のドットを通過することがわかる。つまり、本実施形態によれば、基板１０上にＩＩＩ族窒化物半導体を積層した後にチップ化した際、その切断線Ｃ１、Ｃ２が通過するドットの個数、即ち、凸部１３の個数がｘ、ｙ方向で同じ個数となるので、チップ（発光素子）間での明るさの差が生じ難い。また、切断線Ｃ２が上下にずれても、切断線Ｃ２が通過するドットの個数は大きく変化しない。これにより、優れた発光特性が得られるとともに、歩留まりが向上するという効果が得られる。
一方、図９（ｃ）に示すように、レチクルの一辺を、オリフラ（図６に示す符号１４参照）に対して＋３０°の傾斜（反時計方向：９０°回転と等価）を持たせて配置した場合には、チップ化の際の切断線が通過するドットの個数が、ｘ方向とｙ方向とで大きく異なる個数となる。具体的には、図９（ｃ）に例示する範囲内においては、ｘ方向において切断線Ｃ２が通過するドットの個数が７個であるのに対し、ｙ方向においては全てのドットが切断線Ｃ１から外れるパターンとなる。このように、チップ化の際の切断線Ｃ１、Ｃ２が通過するドットの個数、即ち、チップ内に形成される凸部１３の個数がｘ方向とｙ方向とで大きく異なる場合、チップ間で光取り出し効率にばらつきが生じ、明るさの差が大きくなるおそれがある。このため、図９（ａ）の場合と同様、チップを切り出すウェーハの位置によっては、発光特性に劣る箇所が存在することから、歩留まりが低下するという問題がある。
さらに、図９（ｄ）に示すように、レチクルの一辺をオリフラに対して＋４５°の傾斜（反時計方向）を持たせて配置した場合には、１５°の時計方向回転（−１５°）と等価（鏡像関係）となる。このような場合には、図９（ｂ）に示す例と同様に、優れた発光特性が得られるとともに歩留まりが向上するという効果が得られる。
なお、図９（ｅ）に示すように、レチクルの一辺をオリフラに対して＋６０°の傾斜（反時計方向）を持たせて配置した場合には、傾斜角度が０°の場合と等価となる。このため、図９（ａ）の場合と同様、チップを切り出すウェーハの位置によっては発光特性に劣る箇所が存在し、歩留まりが低下する
上記の結果、本発明においては、レチクルの一辺を基板結晶方位に対して傾斜させた状態で、順次移動させながら基板上にマスクパターンを形成する方法を採用する場合には、その傾斜角度θを５〜２５°の範囲とすることが好ましく、傾斜角度θを１５°程度とすることが最も好ましい。
「レチクル」
本発明に係るレチクルは、ＩＩＩ族窒化物半導体発光素子を製造する際、上述したような基板形成工程において、基板の平面に凸部を形成するためのマスクパターンの転写に用いることができるものである。なお、本発明のレチクルについて説明するにあたり、上述の基板加工工程の説明と共通する部分については、その詳細な説明を省略する。
即ち、本発明に係るレチクル５１は、図６に例示するとともに、上記にて概略説明した通り、サファイアからなる基板１０の平面１２にステッパー露光法によって転写を行うことにより、基板１０の平面１２上に複数の凸部１３を形成するためのマスクパターン１５を形成するものである。そして、レチクル５１は、平面視で平行四辺形状であり、基板１０の平面１２上に複数の凸部１３を形成するための転写パターンが、当該レチクル５１の互いに平行な二対の端部５１ａ、５１ｂ及び端部５１ｃ、５１ｄに対して各々平行で、かつ、互いに交わる一方の配列軸Ｊ１及び他方の配列軸Ｊ２の２つの軸方向に周期的に配列されている。さらに、レチクル５１は、基板１０の平面１２上に形成する複数の凸部１３の内、隣接して平面視三角形状で配列される任意の３箇所の凸部１３間が、平面視二等辺三角形状、より具体的には平面視正三角形で配置するパターンで形成されている。
また、本発明に係るレチクルは、図６に例示するものには限定されず、例えば、図７に例示するとともに、上記にて説明したレチクル６１のように、４つの角部の内の任意の少なくとも１箇所に切り欠き部６４が形成された構成であっても良い。あるいは、図８に例示するレチクル７１のように、４つの角部の内の１箇所に切りか基部７４が形成された構成であっても良い。
またさらに、本発明に係るレチクルは、図１０（ａ）、（ｂ）に示す例のように、平面視で六角形状として構成しても良い。図１０（ａ）、（ｂ）に示す例では、図６に示すような基板１０に形成されたオリフラ１４に対して１５°の傾斜を持たせるように配置している。さらに、図１０（ｂ）に示す例では、図７に示す平面視平行四辺形状のレチクル６１と同様、６つの角部の内の任意の１箇所に切り欠き部８４が形成されている。本実施形態では、このようなレチクル８１を用いて、サファイアからなる基板１０の平面１２にステッパー露光法によって転写を行うことにより、上記同様の効果が得られる。
『バッファ層形成工程』
本実施形態においては、上記方法によって準備された基板１０の主面１１上に、図１（図３も参照）に示すようなバッファ層２を積層するバッファ層形成工程が備えられている。本実施形態で説明する例では、基板加工工程の後、エピタキシャル工程の前にバッファ層形成工程を行なうことにより、基板１０の主面１１上に図１に示すようなバッファ層２を積層する。
「基板の前処理」
本実施形態では、基板１０をスパッタ装置のチャンバ内に導入した後、バッファ層２を形成する前に、プラズマ処理による逆スパッタ等の方法を用いて前処理を行うことが望ましい。具体的には、基板１０をＡｒやＮ２のプラズマ中に曝す事によって表面を整えることができる。例えば、ＡｒガスやＮ２ガスなどのプラズマを基板１０表面に作用させる逆スパッタにより、基板１０表面に付着した有機物や酸化物を除去することができる。この場合、基板１０とチャンバとの間に電圧を印加すれば、プラズマ粒子が効率的に基板１０に作用する。このような前処理を基板１０に施すことにより、基板１０の表面全面にバッファ層２を成膜することができ、その上に成膜されるＩＩＩ族窒化物半導体からなる膜の結晶性を高めることが可能となる。また、基板１０には、上述のような逆スパッタによる前処理を行なう前に、湿式の前処理を施すことがより好ましい。
「バッファ層の成膜」
基板１０に前処理を行なった後、基板１０上に、反応性スパッタ法により、ＡｌＸＧａ１−ＸＮ（１≧Ｘ≧０）なる組成のバッファ層２を成膜する。反応性スパッタ法によって単結晶構造を有するバッファ層２を形成する場合、スパッタ装置のチャンバ内の窒素原料と不活性ガスの流量に対する窒素流量の比を、窒素原料が５０〜１００％の範囲となるように制御することが好ましく、７５％程度とすることがより好ましい。
また、柱状結晶（多結晶）構造を有するバッファ層２を形成する場合には、スパッタ装置のチャンバ内の窒素原料と不活性ガスの流量に対する窒素流量の比を、窒素原料が１〜５０％の範囲となるように制御することが好ましく、２５％程度とすることがより好ましい。
『エピタキシャル工程及びＬＥＤ積層工程』
次に、エピタキシャル工程では、上記バッファ層形成工程の後、図１（図３も参照）に示すように、基板１０の主面１１上に形成されたバッファ層２に、単結晶のＩＩＩ族窒化物半導体をエピタキシャル成長させて、主面１１を覆うように下地層（ＩＩＩ族窒化物半導体層）３を形成するエピタキシャル工程を行なう。
また、本発明においては、エピタキシャル工程においてＩＩＩ族窒化物半導体からなる下地層３を形成した後、ＬＥＤ積層工程において、下地層３上に、ｎ型半導体層４、発光層５及びｐ型半導体層６の各層からなるＬＥＤ構造２０を形成する。
なお、本実施形態においては、それぞれＩＩＩ族窒化物半導体を用いて各層を成膜するエピタキシャル工程及びＬＥＤ積層工程について、両工程に共通する構成については、一部、説明を省略することがある。
本発明において、下地層３、ｎ型半導体層４、発光層５及びｐ型半導体層６を形成する際の窒化ガリウム系化合物半導体（ＩＩＩ族窒化物半導体）の成長方法は特に限定されず、反応性スパッタ法、ＭＯＣＶＤ（有機金属化学気相成長法）、ＨＶＰＥ（ハイドライド気相成長法）、ＭＢＥ（分子線エピタキシー法）等、窒化物半導体を成長させることが知られている全ての方法を適用できる。
本実施形態では、エピタキシャル工程及びＬＥＤ積層工程においてＭＯＣＶＤ法を用いた例について説明する。
「エピタキシャル工程（下地層：ＩＩＩ族窒化物半導体層の形成）」
エピタキシャル工程では、図１に示すように、基板１０上に形成されたバッファ層２の上に、下地層３を、ＭＯＣＶＤ法を用いて、基板１０の主面１１をなす平面１２及び凸部１３を覆うように形成する。
また、例えば、ＭＯＣＶＤ法を用いてサファイア基板の主面に単結晶のＩＩＩ族窒化物半導体を成長させると、Ｃ面からは単結晶がエピタキシャル成長するが、Ｃ面以外の主面上には結晶がエピタキシャル成長しないという特性がある。つまり、本実施形態で説明する例では、バッファ層２の形成された基板１０の主面１１上に、単結晶のＩＩＩ族窒化物半導体からなる下地層３をエピタキシャル成長させると、Ｃ面に非平行の表面１３ｃからなる凸部１３の凸部１３からは結晶が成長せず、Ｃ面からなる平面１２からのみＣ軸方向に配向した結晶がエピタキシャル成長する。これにより、基板１０の主面１１に形成される下地層３は、主面１１上において凸部１３を覆うように横方向にエピタキシャル成長するので、結晶中に転位等の結晶欠陥を生じないため、結晶性が良好に制御された層となる。
凸部１３の形成された基板１０の主面１１側に下地層３をＭＯＣＶＤ法でエピタキシャル成長させる場合、成長圧力および成長温度を、以下に説明するような条件とすることがより好ましい。一般に、成長圧力を低くして成長温度を高くすると、横方向の結晶成長が促進され、成長圧力を高くして成長温度を低くすると、ファセット成長モード（△形状）になる。また、成長初期の成長圧力を高くすると、Ｘ線ロッキングカーブの半値幅（ＸＲＣ−ＦＷＨＭ）が小さくなり、結晶性が向上する傾向がある。
上記理由により、凸部１３の形成された基板１０の主面１１に下地層３をＭＯＣＶＤ法でエピタキシャル成長させる場合には、下地層３の最大膜厚Ｈが、例えば、２μｍ程度以上になるまで（前半成膜）と、それ以後の４．５μｍ程度となるまで（後半成膜）とで、成長圧力を２段階に変化させることが好ましい。
また、前半成膜においては、成長圧力を４０ｋＰａ以上とすることが好ましく、６０ｋＰａ程度とすることがより好ましい。
また、後半成膜においては、成長圧力を４０ｋＰａ以下とすることが好ましく、２０ｋＰａ程度とすることがより好ましい。
下地層３を成膜する際の基板１０の温度、つまり、下地層３の成長温度は８００℃以上とすることが好ましい。これは、下地層３を成膜する際の基板１０の温度を高くすることによって原子のマイグレーションが生じやすくなり、転位のループ化が容易に進行するからであり、より好ましくは９００℃以上であり、１０００℃以上が最も好ましい。また、下地層３を成膜する際の基板１０の温度は、結晶の分解する温度よりも低温である必要があるため、１２００℃未満とすることが好ましい。下地層３を成膜する際の基板１０の温度が上記温度範囲内であれば、結晶性の良い下地層３が得られる。
以上説明したようなエピタキシャル工程を行うことにより、図１に示す積層構造が得られる。
「ＬＥＤ積層工程」
ＬＥＤ積層工程においては、上記エピタキシャル工程に引き続いて、図３に示すように、下地層３の上に、ｎ型半導体層４、発光層５及びｐ型半導体層６の各層からなるＬＥＤ構造２０を、ＭＯＣＶＤ法を用いて積層する。
（ｎ型半導体層の形成）
上記エピタキシャル工程で形成された下地層３の上に、ＭＯＣＶＤ法を用いて、ｎ型コンタクト層４ａ及びｎ型クラッド層４ｂを順次積層することにより、ｎ型半導体層４を形成する。
（発光層の形成）
次いで、ｎ型クラッド層４ｂ上に、発光層５をＭＯＣＶＤ法によって形成する。本実施形態で形成する発光層５は、図４に例示するように、ＧａＮ障壁層に始まりＧａＮ障壁層に終わる積層構造を有しており、ＧａＮからなる７層の障壁層５ａと、ノンドープのＧａＩｎＮからなる６層の井戸層５ｂとを交互に積層して形成する。
（ｐ型半導体層の形成）
次いで、発光層５上、つまり、発光層５の最上層となる障壁層５ａの上に、ＭｇをドープしたＡｌＧａＮからなるｐ型クラッド層６ａ及びｐ型コンタクト層６ｂを積層し、ｐ型半導体層６を形成する。
『電極の形成』
次に、ＬＥＤ積層工程おいてＬＥＤ構造２０が形成されたウェーハに対し、図３に例示するように、ｐ型半導体層６上の所定の位置に透光性正極９を形成した後、該透光性正極９の各々の上に正極ボンディングパッド７を形成するとともに、ＬＥＤ構造２０の所定の位置をエッチング除去することにより、ｎ型半導体層４を露出させて露出領域を形成し、該露出領域４ｃに負極ボンディングパッド８を形成する。
ここで、図５に示すように、本発明に係る製造方法によって得られる発光素子１は、光取出し面である透光性正極７側において、基板１０上に積層されたＩＩＩ族窒化物半導体からなる各層に変質部が無いため、外観上の異常が生じることが無い。本発明に係る製造方法は、上記方法により、発光特性並びに外観特性に優れた発光素子１を製造することができるというものである。
以上説明したような、本実施形態のＩＩＩ族窒化物半導体発光素子の製造方法によれば、ステッパー露光法により、平面視において対向する二対の端部平行な多角形状（図６に示す例では平行四辺形状）のレチクル５１を用いて基板１０の（０００１）Ｃ面からなる平面１２上の各領域Ｒ１、Ｒ２にマスクパターン１５を順次形成した後、平面１２をエッチングすることで、基部幅ｄ１、高さｈを有する複数の凸部１３を、基板１０の平面１２の面内方向において、レチクル５１の互いに平行な二対の端部５１ａ、５１ｂ及び端部５１ｃ、５１ｄに対して各々平行で、かつ、互いに交わる一方の配列軸Ｊ１及び他方の配列軸Ｊ２の２つの軸方向に周期的に配列するとともに、複数の凸部１３の内、隣接して平面視三角形状で配列される任意の３箇所の凸部１３間を、平面視二等辺三角形状（図６に示す例では正三角形状）で配置して、基板１０上に平面１２と凸部１３とからなる主面１１を形成する基板加工工程が備えられた方法を採用している。これにより、継ぎ目１６において、基板１０上に線状の凸部が形成されるのを防止できる。従って、基板１０の主面１１上に形成される各層に変質部が生じるのが抑制され、発光素子１の外観特性が向上するとともに、下地層３上に形成されるＬＥＤ構造２０の各層の転位が抑制され、結晶性が向上するので、内部量子効率が向上する。また、凸部１３の変形や欠落を防止できるので、発光素子１の内部量子効率及び光取り出し効率が向上する。従って、内部量子効率及び光取り出し効率が高く、優れた発光特性並びに外観特性を備える発光素子１を、高い生産性で製造することが可能となる。
また、本発明に係るレチクル５１によれば、外形状が平面視において対向する二対の端部が平行な多角形状（図６に示す例では平行四辺形状）とされ、基板１０の平面１２上に複数の凸部１３を周期的に配列して形成するための転写パターンが、当該レチクル５１の互いに平行な二対の端部５１ａ、５１ｂ及び端部５１ｃ、５１ｄに対して各々平行で、かつ、互いに交わる一方の配列軸Ｊ１及び他方の配列軸Ｊ２の２つの軸方向に周期的に配列されており、さらに、基板１０の平面１２上に形成する複数の凸部１３の内、隣接して平面視三角形状で配列される任意の３箇所の凸部１３間を、平面視二等辺三角形状（図６に示す例では正三角形状）で配置するパターンで形成された構成を採用している。このようなレチクル５１を用いて、基板１０上に平面１２と凸部１３とからなる主面１１を形成し、この主面１１を覆うようにＩＩＩ族窒化物半導体をエピタキシャル成長させてＩＩＩ族窒化物半導体発光素子１を製造した場合には、上記同様、内部量子効率及び光取り出し効率が高く、優れた発光特性並びに外観特性を備える発光素子１を製造することが可能となる。
［ランプ］
図１１は、本発明に係るＩＩＩ族窒化物半導体発光素子を用いて構成したランプの一例を模式的に示した概略図である。図１１に示すランプ３０は、砲弾型のものであり、図３に示すＩＩＩ族窒化物半導体発光素子１が用いられている。図１１に示すように、ＩＩＩ族窒化物半導体発光素子１の正極ボンディングパッド７がワイヤー３３で２本のフレーム３１、３２の内の一方（図１１ではフレーム３１）に接着され、発光素子１の負極ボンディングパッド８がワイヤー３４で他方のフレーム３２に接合されることにより、ＩＩＩ族窒化物半導体発光素子１が実装されている。また、ＩＩＩ族窒化物半導体発光素子１の周辺は、透明な樹脂からなるモールド３５で封止されている。また、モールド３５をなす樹脂に蛍光体を加えることで白色光を発光することも可能である。
本発明のランプは、本発明のＩＩＩ族窒化物半導体発光素子１が用いられてなるものであるので、優れた発光特性を備えたものとなる。
次に、本発明のＩＩＩ族窒化物半導体発光素子の製造方法、ＩＩＩ族窒化物半導体発光素子、ランプ並びにレチクルを、実施例及び比較例を示してより詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。
［実施例１］
まず、サファイア基板の（０００１）Ｃ面上に、表１に示す条件とされた複数の凸部を、以下に示す手順で形成することにより、平面と凸部とからなる主面を備えた基板を作成した（基板加工工程）。すなわち、直径４インチのＣ面サファイア基板にフォトリソグラフィー法でマスクを形成し、ドライエッチング法でサファイア基板をエッチングすることにより凸部を形成した。
なお、上記基板加工工程においては、基板上にマスクパターンを形成する際の露光法として、紫外光を用いたステッパー露光法を用いた。また、ステッパー露光装置に備えられるレチクル（フォトマスク）としては、平面視で平行四辺形状とされるとともに、互いに平行な二対の端部に対して各々平行とされ、互いに交わる一方の配列軸及び他方の配列軸で、保持レジストをパターニングするためのドットが周期的に設けられているものを用いた（図６参照）。
そして、基板上において、一方の配列軸及び他方の配列軸の２つの軸方向に、マスクパターンを周期的に形成した。その後、マスクパターンを用いて基板の平面をエッチングすることにより、平面上に凸部を形成した。
なお、基板の表面をドライエッチングする際には、ＢＣｌ３とＣｌ２の混合ガスを用いた。
Figure 2013175553
このようにして得られた各実施例の基板の凸部は、基部の平面形状が円形で頂部に向かって徐々に外形が小さくなる形状であり、側面が外側に向かって湾曲したお椀状（半球状）の形状であった。基板の平面上には、レチクルが基板上で移動する際の間隙に由来する継ぎ目が僅かに見られた。また、基板上に形成された複数の凸部は、基板の平面の面内方向において、上記継ぎ目に対して各々平行とされた、互いに交わる一方の配列軸及び他方の配列軸の２つの軸方向に周期的に配列され、且つ、均一に形成されていることが確認された。
そして、複数の凸部の形成された基板の主面に、ＲＦスパッタ法を用いて単結晶構造を有するＡｌＮからなる厚さ５０ｎｍのバッファ層を形成した（バッファ層形成工程）。この際、スパッタ成膜装置としては、高周波式の電源を備え、ターゲット内でマグネットの位置を動かすことが可能な機構を有するものを使用した。
上記のバッファ層上に、減圧ＭＯＣＶＤ法を用いて膜圧８μｍのＧａＮからなる下地層をエピタキシャル成長させた（エピタキシャル工程）。
次に、下地層上に、減圧ＭＯＣＶＤ法を用いて、ＬＥＤ構造を構成するｎ型半導体層、発光層、ｐ型半導体層の各層をこの順で積層し、図３（図４も参照）に示すような発光素子を作製し、さらに、図１１に示すような発光素子が用いられてなるランプ（発光ダイオード：ＬＥＤ）を作製した。
ｎ型半導体層は、Ｓｉドープのｎ型コンタクト層とｎ型クラッド層から形成した。ｎ型コンタクト層として、キャリア濃度５×１０１８ｃｍ−３、厚さ２μｍのＧａＮ層を形成した。また、ｎ型クラッド層として、Ｇａ０．９９Ｉｎ０．０１ＮとＧａＮを２０ペア積層した超格子構造を形成した。ｎ型クラッド層のキャリア濃度は４×１０１８ｃｍ−３、厚さは６０ｎｍとした。発光層は、ＧａＮからなる障壁層と、Ｇａ０．８Ｉｎ０．２Ｎからなる井戸層とから構成された多重量子井戸構造とした。厚さ６ｎｍの障壁層と厚さ２ｎｍの井戸層を６層ずつ積層し、その上に１層の障壁層を積層した。さらに、発光層の上にＭｇドープのｐ型クラッド層とｐ型コンタクト層からなるｐ型半導体層を形成した。ｐ型クラッド層として、２．５ｎｍの厚さのノンドープのＡｌ０．０６Ｇａ０．９４Ｎと、２．５ｎｍの厚さのＭｇドープのＧａＮを４ペア積層した。そして、ｐ型クラッド層の上に厚さ２００ｎｍのＧａＮからなるｐ型コンタクト層を形成した。
次いで、このようにして得られたＬＥＤ構造となる各層の形成された基板を用いて、以下に示す手順で、半導体発光素子の一種である発光ダイオード（ＬＥＤ）を作製した（図３を参照）。
まず、フォトリソグラフィー技術によって、ＬＥＤ構造となる各層の形成された基板のｐ型コンタクト層上に、ＩＴＯからなる透光性正極と、この透光性正極上にＴｉ、Ａｌ及びＡｕを順に積層した構造を持つ正極ボンディングパッドを形成した。
次いで、正極ボンディングパッドの形成された基板にドライエッチングを行い、負極ボンディングパッドを形成する部分のｎ型半導体層を露出させ、露出したｎ型半導体層上にＮｉ、Ａｌ、Ｔｉ及びＡｕの４層よりなる負極ボンディングパッドを形成した。
そして、正極ボンディングパッド及び負極ボンディングパッドの形成された基板の裏面を研削及び研磨してミラー状の面とした後、この基板を３５０μｍ角の正方形のチップに切断し、ＬＥＤのチップ（発光素子）とした。
そして、このチップを、正極ボンディングパッド及び負極ボンディングパッドが上になるようにリードフレーム上に載置し、金線でリードフレームに結線することによってランプ（図１０参照）を作製した。
そして、上述のようにして作製したランプのｐ側およびｎ側の電極間に２０ｍＡの順方向電流を流した際の順方向電圧（駆動電圧Ｖｆ）を測定するとともに、ｐ側の透光性正極を通して発光出力Ｐｏ（ｍＷ）を測定し、その平均値を下記表２に示した。また、各サンプルの光取出し側、即ち、透光性正極側からの外観を肉眼で確認し、結果を下記表２に示した。なお、本実施例においては、上記発光特性の評価結果から、駆動電圧Ｖｆが３．２ （Ｖ）以下、且つ、発光出力Ｐｏが２３（ｍＷ）以上である場合を合格とし、その歩留まりを調べた。
Figure 2013175553
表２に示すように、本発明に係る製造方法によって作製された発光素子が用いられてなるランプは、駆動電圧Ｖｆが２．７６〜３．１４Ｖ（平均値：２．９３Ｖ）であり、また、発光出力Ｐｏが２３．６９〜２４．１２ｍＷ（平均値：２３．９ｍＷ）であり、発光特性に優れていることが明らかとなった。また、本実施例で得られた発光素子が用いられてなる実施例１のランプは、透光性正極側からの目視検査において、結晶内のライン等の異常箇所が肉眼ではほとんど認識されず、半導体結晶に変質部が生じず、外観特性に優れているとともに、製造歩留まりに優れていることが明らかとなった。
［実施例２］
実施例２においては、レチクルとして、図７及び表１に示すような、平面視で平行四辺形状のレチクルの角部の内の１箇所に切り欠き部が形成されたものを用いた点を除き、上記実施例１と同様の手順で、表１に示す条件の平面と凸部とからなる主面を備えた基板を作製し、その上にバッファ層及び下地層を積層した。この際、ステッパー露光法によってレチクルを基板上で順次移動させるにあたり、レチクルの切り欠き部の位置と、移動後のレチクルの角部の内の少なくとも１箇所の位置とが重なり合うように移動させながら、基板の表面上にマスクパターンを形成した。そして、上記実施例１と同様の方法で、下地層の（１０−１０）面及び（０００２）面のＸ線回析（ＸＲＤ）半値幅を測定し、結果を上記表１に示した。
さらに、上記実施例１と同様の手順で、下地層の上にＬＥＤ構造をなす各層を形成した後、透光性正極、正極ボンディングパッド及び負極ボンディングパッドを設けることにより、ＬＥＤのチップを作製した。そして、上記実施例１と同様の手順で、このチップをリードフレーム上に載置してランプを作製した。
そして、上記実施例１と同様、順方向電圧（駆動電圧Ｖｆ）、発光出力Ｐｏ（ｍＷ）を測定し、結果を上記表２に示した。また、同様に、透光性正極側からの外観を肉眼で確認し、結果を表２に示した。さらに、上記同様に、上記発光特性の評価結果から歩留まりを調べ、結果を表２に示した。
表２に示すように、角部の内の１箇所に切り欠き部が形成されたレチクルを用い、本発明で規定する条件によって作製された発光素子が用いられてなる実施例３のランプは、駆動電圧Ｖｆが２．７１〜３．０６Ｖ（平均値：２．８７Ｖ）であり、また、発光出力Ｐｏが２４．６７〜２５．１２ｍＷ（平均値：２４．９ｍＷ）であり、発光特性に優れていることが明らかとなった。また、本実施例で得られた発光素子が用いられてなるランプは、透光性正極側からの目視検査において、結晶内のライン等の異常箇所が肉眼ではほとんど認識されず、半導体結晶に変質部が生じず、外観特性に優れているとともに、製造歩留まりに優れていることが明らかとなった。
［実施例３、４］
実施例３、４においては、図７に示す平面視で平行四辺形状のレチクルの一辺を、基板のオリフラに対して表１に示すような角度で傾斜させた点を除き、上記実施例２と同様の手順で、上記表１に示す条件の平面と凸部とからなる主面を備えた基板を作製し、その上にバッファ層及び下地層を積層した。この際、ステッパー露光法によってレチクルを基板上で順次移動させるにあたり、レチクルの切り欠き部の位置と、移動後のレチクルの角部の内の少なくとも１箇所の位置とが重なり合うように移動させながら、基板の表面上にマスクパターンを形成した。そして、上記実施例３と同様の方法で、下地層の（１０−１０）面及び（０００２）面のＸ線回析（ＸＲＤ）半値幅を測定し、結果を表１に示した。
さらに、上記実施例２と同様の手順で、下地層の上にＬＥＤ構造をなす各層を形成した後、透光性正極、正極ボンディングパッド及び負極ボンディングパッドを設けることにより、ＬＥＤのチップを作製した。そして、上記実施例２と同様の手順で、このチップをリードフレーム上に載置してランプを作製した。
そして、上記実施例２と同様、順方向電圧（駆動電圧Ｖｆ）、発光出力Ｐｏ（ｍＷ）を測定し、結果を表２に示した。また、同様に、透光性正極側からの外観を肉眼で確認し、結果を表２に示した。さらに、上記同様に、上記発光特性の評価結果から歩留まりを調べ、結果を表２に示した。
表２に示すように、角部の内の１箇所に切り欠き部が形成されたレクチルを用い、本発明で規定する条件によって作製された発光素子が用いられてなる実施例３、４のランプは、駆動電圧Ｖｆが２．９０〜３．２０Ｖ（平均値：２．９３〜３．０１Ｖ）であり、また、発光出力Ｐｏが２３．８〜２４．５ｍＷ（平均値：２４．１〜２４．３ｍＷ）であり、発光特性に優れていることが明らかとなった。また、本実施例で得られた発光素子が用いられてなるランプは、透光性正極側からの目視検査において、結晶内のライン等の異常箇所が肉眼ではほとんど認識されず、半導体結晶に変質部が生じず、外観特性に優れているとともに、製造歩留まりに優れていることが明らかとなった。
［実施例５］
実施例５においては、図９（ｂ）に示すような、切り欠き部を有する平面視で六角形状のレチクルを用い、このレチクルの一辺を、基板のオリフラに対して表１に示すような角度で傾斜させた点を除き、上記実施例２と同様の手順で、上記表１に示す条件の平面と凸部とからなる主面を備えた基板を作製し、その上にバッファ層及び下地層を積層した。この際、上記同様、ステッパー露光法によって六角形状のレチクルを基板上で順次移動させるにあたり、レチクルの切り欠き部の位置と、移動後のレチクルの角部の内の少なくとも１箇所の位置とが重なり合うように移動させながら、基板の表面上にマスクパターンを形成した。そして、上記実施例２と同様の方法で、下地層の（１０−１０）面及び（０００２）面のＸ線回析（ＸＲＤ）半値幅を測定し、結果を表１に示した。
さらに、上記実施例２と同様の手順で、下地層の上にＬＥＤ構造をなす各層を形成した後、透光性正極、正極ボンディングパッド及び負極ボンディングパッドを設けることにより、ＬＥＤのチップを作製した。そして、上記実施例３と同様の手順で、このチップをリードフレーム上に載置してランプを作製した。
そして、上記実施例２と同様、順方向電圧（駆動電圧Ｖｆ）、発光出力Ｐｏ（ｍＷ）を測定し、結果を表２に示した。また、同様に、透光性正極側からの外観を肉眼で確認し、結果を表２に示した。さらに、上記同様に、上記発光特性の評価結果から歩留まりを調べ、結果を表２に示した。
表２に示すように、角部の内の１箇所に切り欠き部が形成された六角形状のレクチルを用い、本発明で規定する条件によって作製された発光素子が用いられてなる実施例５のランプは、駆動電圧Ｖｆが２．６８〜３．２５Ｖ（平均値：２．８６Ｖ）で、発光出力Ｐｏが２４．６９〜２５．１３ｍＷ（平均値：２４．９ｍＷ）であり、発光特性に優れていることが明らかとなった。また、本実施例で得られた発光素子が用いられてなるランプは、透光性正極側からの目視検査において、結晶内のライン等の異常箇所が肉眼ではほとんど認識されず、半導体結晶に変質部が生じず、外観特性に優れているとともに、製造歩留まりに優れていることが明らかとなった。
［比較例１］
比較例１においては、基板加工工程にて基板の平面上にマスクパターンをステッパー露光法によって形成するためのレチクルとして、従来から用いられている平面視方形状のものを用いた点を除き、上記実施例１と同様の手順で、表１に示す条件の平面と凸部とからなる主面を備えた基板を作製し、その上にバッファ層及び下地層を積層した。そして、上記実施例１と同様の方法で、下地層の（１０−１０）面及び（０００２）面のＸ線回析（ＸＲＤ）半値幅を測定し、結果を表１に示した。
さらに、上記実施例１と同様の手順で、下地層の上にＬＥＤ構造をなす各層を形成した後、透光性正極、正極ボンディングパッド及び負極ボンディングパッド設けることにより、ＬＥＤのチップを作製した。そして、上記実施例１と同様の手順で、このチップをリードフレーム上に載置してランプを作製した。
そして、上記実施例１と同様、順方向電圧（駆動電圧Ｖｆ）、発光出力Ｐｏ（ｍＷ）を測定し、結果を表２に示した。また、同様に、透光性正極側からの外観を肉眼で確認し、結果を表２に示した。
表２に示すように、比較例１では、駆動電圧Ｖｆが２．８０〜３．２５Ｖ（平均値：３．００Ｖ）、また、発光出力Ｐｏが２２．６７〜２４．２１ｍＷ（平均値：２４．０ｍＷ）の範囲であり、発光出力Ｐｏの分布が若干大きいものとなった。また、従来の方法で平面と凸部とからなる主面を備えた基板を作製した比較例１では、歩留まりが８０．０％と非常に低いものとなった。さらに、比較例１では、オリフラに対して垂直の方向において、結晶内に著しい異常成長が確認され、外観特性の評価が「×」となった。これは、比較例１の条件だと、ショット間のつなぎ目が非直線となる辺（レチクルの１辺）が存在し、その１辺付近で形成されたマスクパターンに由来する凸部の結晶が劣っていたためと考えられる。
［比較例２〜５］
比較例２〜５においては、基板加工工程にて基板の平面上にマスクパターンをステッパー露光法によって形成するためのレチクルとして、上記実施例３に示すものを用い、上記同様の手順で、表１に示す条件の平面と凸部とからなる主面を備えた基板を作製し、その上にバッファ層及び下地層を積層した。そして、上記実施例３と同様の方法で、下地層の（１０−１０）面及び（０００２）面のＸ線回析（ＸＲＤ）半値幅を測定し、結果を表１に示した。
さらに、上記実施例３と同様の手順で、下地層の上にＬＥＤ構造をなす各層を形成した後、透光性正極、正極ボンディングパッド及び負極ボンディングパッド設けることにより、ＬＥＤのチップを作製した。そして、上記実施例３と同様の手順で、このチップをリードフレーム上に載置してランプを作製した。
そして、上記実施例３と同様、順方向電圧（駆動電圧Ｖｆ）、発光出力Ｐｏ（ｍＷ）を測定し、結果を表２に示した。また、同様に、透光性正極側からの外観を肉眼で確認し、結果を表２に示した。さらに、上記同様に、上記発光特性の評価結果から歩留まりを調べ、結果を表２に示した。
表２に示すように、比較例２〜５においては、駆動電圧Ｖｆが２．７３〜３．２５（平均値：２．９３〜２．９９）Ｖの範囲で、発光出力Ｐｏが２２．７５〜２４．０（平均値：２２．９〜２３．７）（ｍＷ）の範囲であり、発光特性については特に問題は無く、また、歩留まりも８９．０〜９３．０％の範囲であった。しかしながら、比較例２〜５においては、外観特性の評価が全て「×」の評価であり、また、凸部の基部幅が２．０（μｍ）と少々大きいサイズのため、やや結晶性が劣るという不具合が見られた。
上記実施例の結果により、本発明の製造方法及びレチクルを用いて得られるＩＩＩ族窒化物半導体発光素子が、内部量子効率及び光取り出し効率が高く、発光特性並びに外観特性に優れていることが明らかである。
１…ＩＩＩ族窒化物半導体発光素子（発光素子）、１０…基板、１１…主面、１２…平面、１３…凸部、２…バッファ層、３…下地層（ＩＩＩ族窒化物半導体層）、４…ｎ型半導体層、５…発光層、６…ｐ型半導体層、１５…マスクパターン、１５ａ…ドット、２０…ＬＥＤ構造、３０…ランプ、５１、６１、７１、８１…レチクル、５１ａ、５１ｂ、５１ｃ、５１ｄ、６１ａ、６１ｂ、６１ｃ、６１ｄ、７１ａ、７１ｂ、７１ｃ、７１ｄ…端部（互いに平行な二対の端部）、６４、７４、８４…切り欠き部、６５…角部、Ｒ１、Ｒ２…領域、ｄ１…基部幅（凸部）、ｄ２…凸部間の間隔、ｈ…高さ（凸部）、Ｊ１…一方の配列軸、Ｊ２…他方の配列軸、

Claims (18)

  1. サファイアからなる基板上に単結晶のＩＩＩ族窒化物半導体層を形成し、該ＩＩＩ族窒化物半導体層上にＬＥＤ構造を形成するＩＩＩ族窒化物半導体層の製造方法であって、
    前記基板の（０００１）Ｃ面からなる平面上に、基部幅ｄ１、高さｈを有する複数の凸部を周期的に形成することにより、前記基板上に前記平面と前記凸部とからなる主面を形成する基板加工工程と、
    前記基板の主面上に、前記平面及び前記凸部を覆うように前記ＩＩＩ族窒化物半導体をエピタキシャル成長させるエピタキシャル工程と、
    前記エピタキシャル工程に引き続いて、ＩＩＩ族窒化物半導体をエピタキシャル成長させることによって前記ＬＥＤ構造を形成するＬＥＤ積層工程と、を備え、
    前記基板加工工程は、ステッパー露光法により、平面視において対向する二対の端部が平行な多角形状のレチクルを用いて前記平面上の各領域にマスクパターンを順次形成した後、前記平面をエッチングすることにより、前記複数の凸部を、前記基板の平面の面内方向において、前記レチクルの互いに平行な二対の端部に対して各々平行で、かつ、互いに交わる一方の配列軸及び他方の配列軸の２つの軸方向に周期的に配列するとともに、前記複数の凸部の内、隣接して平面視三角形状で配列される任意の３箇所の前記凸部間を、平面視二等辺三角形状で配置して形成することを特徴とするＩＩＩ族窒化物半導体発光素子の製造方法。
  2. 前記任意の３箇所の凸部間を平面視二等辺三角形状で配置して形成する際の、該二等辺三角形状の頂角が４５〜７５°の範囲であることを特徴とする請求項１に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
  3. 前記基板加工工程は、平面視平行四辺形状のレチクルを用いて前記基板の平面上の各領域にマスクパターンを順次形成した後、前記平面をエッチングすることにより、前記複数の凸部を形成することを特徴とする請求項１又は請求項２に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
  4. 前記基板加工工程は、平面視六角形状のレチクルを用いて前記基板の平面上の各領域にマスクパターンを順次形成した後、前記平面をエッチングすることにより、前記複数の凸部を形成することを特徴とする請求項１又は請求項２に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
  5. 前記レチクルの一辺を、前記基板の劈開方向に対して、該基板の平面方向で５〜２５°の角度で傾斜させた状態で順次移動させながら、前記基板の平面上にマスクパターンを形成することを特徴とする請求項１〜請求項４の何れか１項に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
  6. 前記基板加工工程は、前記レチクルとして、該レチクルの角部の内の任意の少なくとも１箇所に切り欠き部が形成されたものを用い、ステッパー露光法によって前記レチクルを前記基板上で順次移動させる際、前記レチクルの前記切り欠き部の位置と、移動後の当該レチクルの角部の内の少なくとも１箇所の位置とが重なり合うように移動させながら、前記基板の表面上にマスクパターンを形成することを特徴とする請求項５に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
  7. 前記基板加工工程は、前記凸部を、基部幅ｄ１が０．０５〜１．５μｍの範囲、高さｈが０．０５〜１μｍの範囲として形成することを特徴とする請求項１〜請求項６の何れか１項に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
  8. 前記基板加工工程は、前記凸部を、さらに、高さｈが前記基部幅ｄ１の１／４以上、隣接する前記凸部間の間隔ｄ２が前記基部幅ｄ１の０．５〜５倍となるように形成することを特徴とする請求項１〜請求項７の何れか１項に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
  9. 前記基板加工工程は、前記凸部を、前記頂部に向かって徐々に外形が小さくなる形状として形成することを特徴とする請求項１〜請求項８の何れか１項に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
  10. 前記基板加工工程は、前記凸部を、円錐状ないし多角錐状として形成することを特徴とする請求項１〜請求項９の何れか１項に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
  11. 前記基板加工工程の後、前記エピタキシャル工程の前に、前記基板の主面上に、単結晶又は多結晶のＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）からなる厚さ０．０１〜０．５μｍのバッファ層を、スパッタ法によって積層するバッファ層形成工程が備えられていることを特徴とする請求項１〜請求項１０の何れか１項に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
  12. 前記ＬＥＤ積層工程は、前記基板の主面上に形成された前記ＩＩＩ族窒化物半導体層上に、ＩＩＩ族窒化物半導体から各々なるｎ型半導体層、発光層及びｐ型半導体層をこの順で積層して前記ＬＥＤ構造を形成することを特徴とする請求項１〜請求項１１の何れか１項に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
  13. 請求項１〜１２に記載の製造方法によって得られることを特徴とするＩＩＩ族窒化物半導体発光素子。
  14. 請求項１３に記載のＩＩＩ族窒化物半導体発光素子が用いられてなることを特徴とするランプ。
  15. サファイアからなる基板の平面にステッパー露光法によって転写を行うことにより、前記基板の平面上に複数の凸部を周期的に配列して形成するためのマスクパターンを形成するレチクルであって、
    当該レチクルの平面視形状が、対向する二対の端部が平行な多角形状であり、
    前記基板の平面上に複数の凸部を形成するための転写パターンが、当該レチクルの互いに平行な二対の端部に対して各々平行で、かつ、互いに交わる一方の配列軸及び他方の配列軸の２つの軸方向に周期的に配列されており、
    さらに、前記転写パターンは、前記基板の平面上に形成する前記複数の凸部の内、隣接して平面視三角形状で配列される任意の３箇所の前記凸部間を、平面視二等辺三角形状で配置するパターンで形成されていることを特徴とするレチクル。
  16. 平面視で対向する二対の端部が平行な多角形状をなす角部の内の任意の少なくとも１箇所に切り欠き部が形成されていることを特徴とする請求項１５に記載のレチクル。
  17. 平面視形状が平行四辺形状であることを特徴とする請求項１５又は請求項１６に記載のレチクル。
  18. 平面視形状が六角形状であることを特徴とする請求項１５又は請求項１６に記載のレチクル。
JP2012038612A 2012-02-24 2012-02-24 Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子、ランプ、並びに、レチクル Active JP5673581B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012038612A JP5673581B2 (ja) 2012-02-24 2012-02-24 Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子、ランプ、並びに、レチクル
US13/773,208 US8796055B2 (en) 2012-02-24 2013-02-21 Method for manufacturing group III nitride semiconductor light-emitting element, group III nitride semiconductor light-emitting element, lamp, and reticle
CN201310056600.5A CN103296154B (zh) 2012-02-24 2013-02-22 Ⅲ族氮化物半导体发光元件的制造方法、ⅲ族氮化物半导体发光元件、灯和中间掩模

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012038612A JP5673581B2 (ja) 2012-02-24 2012-02-24 Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子、ランプ、並びに、レチクル

Publications (2)

Publication Number Publication Date
JP2013175553A true JP2013175553A (ja) 2013-09-05
JP5673581B2 JP5673581B2 (ja) 2015-02-18

Family

ID=49001878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012038612A Active JP5673581B2 (ja) 2012-02-24 2012-02-24 Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子、ランプ、並びに、レチクル

Country Status (3)

Country Link
US (1) US8796055B2 (ja)
JP (1) JP5673581B2 (ja)
CN (1) CN103296154B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104391431A (zh) * 2014-12-12 2015-03-04 合肥京东方光电科技有限公司 曝光显影方法和系统、曝光控制系统
WO2015159843A1 (ja) * 2014-04-14 2015-10-22 Ｊｘ日鉱日石エネルギー株式会社 エピタキシャル成長用基板の製造方法、それより得られるエピタキシャル成長用基板及びその基板を用いた発光素子
JP2016006868A (ja) * 2014-05-30 2016-01-14 日亜化学工業株式会社 窒化物半導体素子およびその製造方法
WO2017052258A1 (ko) * 2015-09-24 2017-03-30 서울바이오시스주식회사 발광 소자 및 이를 포함하는 발광 장치
US9853183B2 (en) 2014-06-17 2017-12-26 El-Seed Corporation Method for manufacturing light emitting element and light emitting element
CN108155278A (zh) * 2016-12-06 2018-06-12 赛奥科思有限公司 氮化物半导体模板的制造方法、氮化物半导体模板及氮化物半导体器件
JP2018520386A (ja) * 2015-07-15 2018-07-26 シャンハイ マイクロ エレクトロニクス イクイプメント（グループ）カンパニー リミティド 露光装置および方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101803569B1 (ko) * 2011-05-24 2017-12-28 엘지이노텍 주식회사 발광 소자
JP6415909B2 (ja) * 2014-09-17 2018-10-31 住友化学株式会社 窒化物半導体テンプレートの製造方法
JP6436694B2 (ja) * 2014-09-17 2018-12-12 住友化学株式会社 窒化物半導体テンプレートの製造方法
JP6135751B2 (ja) * 2015-02-18 2017-05-31 日亜化学工業株式会社 発光素子
US9812322B2 (en) * 2015-08-26 2017-11-07 Epileds Technologies, Inc. Sapphire substrate with patterned structure
CN111129241A (zh) * 2015-09-24 2020-05-08 首尔伟傲世有限公司 发光元件及包括此的发光装置
JPWO2019031183A1 (ja) * 2017-08-10 2020-08-20 シャープ株式会社 半導体モジュール、表示装置、及び半導体モジュールの製造方法
KR102477355B1 (ko) * 2018-10-23 2022-12-15 삼성전자주식회사 캐리어 기판 및 이를 이용한 기판 처리 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009139376A1 (ja) * 2008-05-14 2009-11-19 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
WO2009154215A1 (ja) * 2008-06-20 2009-12-23 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2011227188A (ja) * 2010-04-16 2011-11-10 Showa Denko Kk レチクル、パターン加工基板の製造方法、半導体積層基板の製造方法および半導体発光素子の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2836687B2 (ja) 1993-04-03 1998-12-14 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
CA2311132C (en) * 1997-10-30 2004-12-07 Sumitomo Electric Industries, Ltd. Gan single crystalline substrate and method of producing the same
JP3595277B2 (ja) 2001-03-21 2004-12-02 三菱電線工業株式会社 ＧａＮ系半導体発光ダイオード
JP4055503B2 (ja) * 2001-07-24 2008-03-05 日亜化学工業株式会社 半導体発光素子
EP3166152B1 (en) 2003-08-19 2020-04-15 Nichia Corporation Semiconductor light emitting diode and method of manufacturing its substrate
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
JP4637781B2 (ja) 2006-03-31 2011-02-23 昭和電工株式会社 ＧａＮ系半導体発光素子の製造方法
JP5082752B2 (ja) * 2006-12-21 2012-11-28 日亜化学工業株式会社 半導体発光素子用基板の製造方法及びそれを用いた半導体発光素子
US8946772B2 (en) * 2008-02-15 2015-02-03 Mitsubishi Chemical Corporation Substrate for epitaxial growth, process for manufacturing GaN-based semiconductor film, GaN-based semiconductor film, process for manufacturing GaN-based semiconductor light emitting element and GaN-based semiconductor light emitting element
KR101092079B1 (ko) * 2008-04-24 2011-12-12 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US8633501B2 (en) * 2008-08-12 2014-01-21 Epistar Corporation Light-emitting device having a patterned surface
CN102064257A (zh) * 2010-09-29 2011-05-18 苏州纳晶光电有限公司 一种蓝宝石图形衬底及其制备方法
CN102955366B (zh) * 2011-08-22 2015-08-26 上海微电子装备有限公司 一种投影曝光装置与拼接方法
CN202563242U (zh) * 2011-11-25 2012-11-28 宏濂科技有限公司 曝光机光罩

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009139376A1 (ja) * 2008-05-14 2009-11-19 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
WO2009154215A1 (ja) * 2008-06-20 2009-12-23 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2011227188A (ja) * 2010-04-16 2011-11-10 Showa Denko Kk レチクル、パターン加工基板の製造方法、半導体積層基板の製造方法および半導体発光素子の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015159843A1 (ja) * 2014-04-14 2015-10-22 Ｊｘ日鉱日石エネルギー株式会社 エピタキシャル成長用基板の製造方法、それより得られるエピタキシャル成長用基板及びその基板を用いた発光素子
JP2016006868A (ja) * 2014-05-30 2016-01-14 日亜化学工業株式会社 窒化物半導体素子およびその製造方法
US10263152B2 (en) 2014-05-30 2019-04-16 Nichia Corporation Nitride semiconductor element and method for manufacturing the same
US9853183B2 (en) 2014-06-17 2017-12-26 El-Seed Corporation Method for manufacturing light emitting element and light emitting element
CN104391431A (zh) * 2014-12-12 2015-03-04 合肥京东方光电科技有限公司 曝光显影方法和系统、曝光控制系统
US9946170B2 (en) 2014-12-12 2018-04-17 Boe Technology Group Co., Ltd. Method for exposure and development, system for controlling exposure and system for exposure and development
JP2018520386A (ja) * 2015-07-15 2018-07-26 シャンハイ マイクロ エレクトロニクス イクイプメント（グループ）カンパニー リミティド 露光装置および方法
WO2017052258A1 (ko) * 2015-09-24 2017-03-30 서울바이오시스주식회사 발광 소자 및 이를 포함하는 발광 장치
CN108155278A (zh) * 2016-12-06 2018-06-12 赛奥科思有限公司 氮化物半导体模板的制造方法、氮化物半导体模板及氮化物半导体器件
CN108155278B (zh) * 2016-12-06 2022-09-20 赛奥科思有限公司 氮化物半导体模板的制造方法、氮化物半导体模板及氮化物半导体器件

Also Published As

Publication number Publication date
JP5673581B2 (ja) 2015-02-18
CN103296154B (zh) 2016-08-03
CN103296154A (zh) 2013-09-11
US8796055B2 (en) 2014-08-05
US20130221388A1 (en) 2013-08-29

Similar Documents

Publication Publication Date Title
JP5673581B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子、ランプ、並びに、レチクル
US8614454B2 (en) Semiconductor light-emitting device, manufacturing method thereof, and lamp
JP5246213B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP5250856B2 (ja) 窒化ガリウム系化合物半導体発光素子の製造方法
WO2009154215A1 (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
KR101060830B1 (ko) 질화갈륨계 화합물 반도체 발광 소자의 제조 방법, 질화갈륨계 화합물 반도체 발광 소자 및 이를 이용한 램프
JP5232972B2 (ja) 半導体発光素子及び半導体発光素子の製造方法
WO2010100949A1 (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP5707978B2 (ja) 半導体発光素子用基板およびその製造方法、並びにその基板を用いた半導体発光素子
KR101071450B1 (ko) Ⅲ족 질화물 반도체층의 제조 방법 및 ⅲ족 질화물 반도체 발광 소자, 및 램프
WO2009142265A1 (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
WO2015115266A1 (ja) 窒化物半導体素子
JP5181370B2 (ja) 半導体装置
JP2010232642A (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
EP3926696A1 (en) Uv light emitting device
TWI545798B (zh) Nitride semiconductor light emitting device and manufacturing method thereof
JP2011082248A (ja) 半導体発光素子及びその製造方法、並びにランプ
JP2005252086A (ja) 半導体発光素子の製造方法、半導体発光素子、集積型半導体発光装置の製造方法、集積型半導体発光装置、画像表示装置の製造方法、画像表示装置、照明装置の製造方法および照明装置
JP4282743B2 (ja) 窒化ガリウム系化合物半導体発光素子
WO2022109991A1 (zh) 基板结构及其制备方法、发光器件及其制备方法
KR20110091246A (ko) 반도체 발광소자의 제조방법 및 이에 의해 제조된 반도체 발광소자
JP2006156802A (ja) Ｉｉｉ族窒化物半導体素子
JP2008306225A (ja) 窒化ガリウム系化合物半導体発光素子
JP2008306224A (ja) 窒化ガリウム系化合物半導体発光素子
TW201545375A (zh) 具有低彎曲值的三維發光二極體及其製備方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141015

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141215

R150 Certificate of patent or registration of utility model

Ref document number: 5673581

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150