JP2011227188A - レチクル、パターン加工基板の製造方法、半導体積層基板の製造方法および半導体発光素子の製造方法 - Google Patents
レチクル、パターン加工基板の製造方法、半導体積層基板の製造方法および半導体発光素子の製造方法 Download PDFInfo
- Publication number
- JP2011227188A JP2011227188A JP2010094945A JP2010094945A JP2011227188A JP 2011227188 A JP2011227188 A JP 2011227188A JP 2010094945 A JP2010094945 A JP 2010094945A JP 2010094945 A JP2010094945 A JP 2010094945A JP 2011227188 A JP2011227188 A JP 2011227188A
- Authority
- JP
- Japan
- Prior art keywords
- light
- region
- shielding
- substrate
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
【解決手段】レチクル400は、露光光を遮光する周辺遮光領域410と周辺遮光領域410の中央部に設けられた矩形のパターン形成領域420とを有している。ステップ・アンド・リピート方向であるX方向において、レチクル400のパターン形成領域420の図中左端部に形成された遮光パターン#11、#31、…と、図中右端部に形成された矩形の遮光パターン#1B、#3B、…とをペアとし、パターン形成領域420の図中右端部に形成された遮光パターン#2N、#4N、…と、図中左端部に形成された矩形の遮光パターン#2B、#4B、…とをペアとして構成されている。
【選択図】図8
Description
このような半導体発光素子から取り出される光の効率は、外部量子効率として表される。外部量子効率は、内部量子効率と光取り出し効率とを掛け合わせたものである。内部量子効率は、半導体発光素子に注入した電気的エネルギのうち、光に変換される割合である。そして、光取り出し効率は、半導体発光素子の内部で発生した光のうち、外部へ取り出すことができる割合である。
光取り出し効率を低下させる要因として、発光層から発した光の一部が、基板とn型半導体層の界面およびp電極と空気との界面で全反射して横方向に伝搬し、外部に取り出せないことがある。
このため、基板とn型半導体層等との界面に突起等の凸部(突出部)を設け、横方向に伝搬する光を凸部により散乱させ、光取り出し効率を向上させる方法が注目を集めている。凸部を設けたサファイア基板は、パターン化したサファイア基板(PSS:Patterned Sapphire Substrate)と呼ばれている。
基板内において、凸部の形状、配列、密度が異なると、光の散乱特性が異なることになり、半導体発光素子の光取り出し効率に影響を与えるとともに、凸部を形成した基板上に積層するIII族窒化物半導体層の厚さが異なって平坦性が得られにくかった。
また、本発明で利用するステッパーは、シリコン半導体デバイスにおいては、基板表面全体にわたり、連続的に微細パターンを形成するプロセスに用いられるが、加工の結果が、光学的な特性に影響を及ぼすという問題はなかった。さらに、本発明に用いる基板は透明基板であるため、露光時の透明基板内で散乱した光により周辺のフォトレジストが露光してしまうという問題が発生する。
本発明は、透明基板における光の散乱特性に影響を与える微細加工技術の課題を解決するため、半導体層を積層する基板上に凸部をより一様に配置しうるステッパー用レチクル、そのレチクルを用いた、パターン加工基板の製造方法、半導体積層基板の製造方法および半導体発光素子の製造方法を提供することを目的とする。
さらに、本発明が適用されるレチクルは、レチクルのパターン形成領域において、パターン形成領域の、ステップ・アンド・リピート方向の他方の端部に、周辺遮光領域および第2の遮光パターンのいずれとも繋がることなく、周辺遮光領域に隣接して設けられた第3の遮光パターンと、パターン形成領域の、ステップ・アンド・リピート方向の一方の端部に、第3の遮光パターンを、ステップ・アンド・リピート方向とは逆の方向に1ステップの距離をシフトさせたとき、第3の遮光パターンを覆うように、周辺遮光領域に繋げて設けられた第4の遮光パターンとをさらに備えてもよい。
そして、レチクルは、ステップ・アンド・リピート方向におけるパターン形成領域と周辺遮光領域との一組の境界線が、同形であることを特徴とすることができる。
図1は、本実施の形態における半導体発光素子LCの一例の断面図である。
この半導体発光素子LCは化合物半導体にて構成されている。なお、半導体発光素子LCを構成する化合物半導体としては、特に限定されるものではなく、例えば、III−V族化合物半導体、II−VI族化合物半導体、IV−IV族化合物半導体等が挙げられる。以下では、III−V族化合物半導体である、Gaを含むIII族窒化物半導体を有する、青色光を発する半導体発光素子LCを例に挙げて説明する。
ここで、n型半導体層140は、下地層130側に設けられるn型コンタクト層140aと発光層150側に設けられるn型クラッド層140bとを有している。また、発光層150は、障壁層150aと井戸層150bとが交互に積層され、2つの障壁層150aによって1つの井戸層150bを挟み込んだ構造を有している。さらに、p型半導体層160は、発光層150側に設けられるp型クラッド層160aと最上層に設けられるp型コンタクト層160bとを有している。
なお、以下の説明においては、中間層120、下地層130、n型半導体層140、発光層150およびp型半導体層160を、まとめて積層半導体層100と称する。
さらにまた、半導体発光素子LCは、p電極180およびn電極190のそれぞれの表面の一部を除いて、透明電極170の表面、積層半導体層100の表面および一部の側面を覆う保護層200を備える。
基板110は、III族窒化物半導体とは異なる材料から構成され、基板110上にIII族窒化物半導体結晶がエピタキシャル成長される。基板110を構成する材料としては、例えば、サファイア、炭化珪素(シリコンカーバイド:SiC)、酸化亜鉛(ZnO)、シリコン、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、酸化ハフニウム、酸化タングステン、酸化モリブデン、溶融石英(石英)などのガラス等が挙げられる。これらの中でも、透明で、良好な結晶が得られやすいサファイアが好ましい。
凸部110bは、基板110を加工して形成されてもよく、基板110とは異なる材料にて構成されてもよい。基板110にサファイアを用いた場合、基板110と異なる材料としては、窒化ガリウム(GaN)、炭化珪素(シリコンカーバイド:SiC)、酸化亜鉛(ZnO)、窒化ケイ素(SiN)、酸化ケイ素(SiO2)などを用いうる。例えば、酸化ケイ素(SiO2)(屈折率=1.5)は、積層半導体層100を構成する半導体との屈折率差が大きく、凸部110bなどを基板110の表面110aに形成すると、光散乱効果が大きいので望ましい。
凸部110bは、例えば、底面が直径0.1μm〜5μm、好ましくは直径0.5μm〜3μm、さらに好ましくは直径1μm〜2.5μmの円錐状である。隣接する2つの凸部110bの中心間距離は0.25μm〜10μm、好ましくは0.5μm〜5μm、さらに好ましくは1μm〜3μmである。そして、凸部110bの高さは0.1μm〜3μm、好ましくは0.3μm〜2μm、さらに好ましくは0.5μm〜1μmである。
なお、本実施の形態では、凸部110bは円錐状としたが、六角錐などの多角錐状であってもよく、半球状であってもよい。
中間層120(バッファ層とも呼ばれる。)は、基板110上に形成され、中間層120を介して下地層130が形成される。中間層120は、例えば、III族窒化物半導体である多結晶のAlxGa1−xN(0≦x≦1)(例えば、代表的にはAlNが用いられる。)からなる厚さ0.01μm〜0.5μmのものとすることができる。また、中間層120は、多結晶のほか、単結晶のAlxGa1−xN(0≦x≦1)のものがより好ましい。中間層120の厚みが0.01μm未満であると、中間層120により基板110と下地層130との格子定数の違いを緩和する効果が十分に得られない場合がある。また、中間層120の厚みが0.5μmを超えると、中間層120としての機能には変化が無いのにも関わらず、中間層120の成膜処理時間が長くなり、生産性が低下するおそれがある。なお、本発明においては、中間層120の形成を行うことが好ましいが、必ずしも行わなくても良い。
下地層130に用いる材料としては、III族窒化物半導体が用いられ、特に、III族元素としてGaを含むGaN系化合物半導体であるGaN又はAlGaNを好適に用いることができる。
下地層130は、基板110の表面110aを覆う中間層120の平坦な部分(凸部110b以外の部分)からエピタキシャル成長し、凸部110bの間を埋めるように成長していく。さらに、凸部110bの先端を超えて成長し、基板110の表面110aの全面を覆う。
下地層130の膜厚は、凸部110bの高さより大きく、0.2μm以上、好ましくは0.5μm以上、さらに好ましくは1μm以上である。また、下地層130の膜厚は、生産性の点から、好ましくは10μm以下がよい。
n型半導体層140は、n型コンタクト層140aおよびn型クラッド層140bから構成されている。
ここで、n型コンタクト層140aとしては、下地層130と同様にIII族窒化物半導体が用いられる。また、下地層130およびn型コンタクト層140aを構成するIII族窒化物半導体は同一組成であることが好ましく、これらの合計の膜厚を0.1μm〜20μm、好ましくは0.5μm〜15μm、さらに好ましくは1μm〜12μmの範囲に設定することが好ましい。
また、n型コンタクト層140aにはn型不純物がドープされていることが好ましく、n型不純物を1×1017/cm3〜1×1020/cm3、好ましくは1×1018/cm3〜1×1019/cm3の濃度で含有すると、n電極190との良好なオーミック接触を維持できる点で好ましい。n型不純物としては、特に限定されないが、例えば、Si、GeおよびSn等が挙げられ、好ましくはSiおよびGeが挙げられる。
n型クラッド層140bの膜厚は、好ましくは5nm〜500nm、より好ましくは5nm〜100nmの範囲である。n型クラッド層140bのn型不純物の濃度は1×1017/cm3〜1×1020/cm3が好ましく、より好ましくは1×1018/cm3〜1×1019/cm3である。n型不純物の濃度がこの範囲であると、良好な結晶性の維持および発光素子の動作電圧低減の点で好ましい。
発光層150は、III族窒化物半導体であって、III族元素にGaを含むGaN系化合物半導体からなる障壁層150aと、Inを含有するGaN系化合物半導体からなる井戸層150bとが交互に繰り返して積層され、且つ、n型半導体層140側及びp型半導体層160側にそれぞれ障壁層150aが配される順で積層して形成される。本実施の形態において、発光層150は、6層の障壁層150aと5層の井戸層150bとが交互に繰り返して積層され、発光層150の最上層及び最下層に障壁層150aが配され、各障壁層150a間に井戸層150bが配される構成となっている。
また、障壁層150aとしては、例えば、井戸層150bよりもバンドギャップエネルギーが大きいAlcGa1−cN(0≦c≦0.3)等のGaN系化合物半導体を好適に用いることができる。
p型半導体層160は、p型クラッド層160aおよびp型コンタクト層160bから構成される。p型クラッド層160aとしては、好ましくは、AldGa1−dN(0<d≦0.4)のものが挙げられる。p型クラッド層160aの膜厚は、好ましくは1nm〜400nmであり、より好ましくは5nm〜100nmである。p型クラッド層160aのp型不純物の濃度は、1×1018/cm3〜1×1021/cm3が好ましく、より好ましくは1×1019/cm3〜5×1020/cm3である。p型不純物の濃度が上記範囲であると、結晶性を低下させることなく良好なp型半導体結晶が得られる。
一方、p型コンタクト層160bとしては、AleGa1−eN(0≦e<0.5)等のGaN系化合物半導体が挙げられる。p型コンタクト層160bの膜厚は、特に限定されないが、10nm〜500nmが好ましく、より好ましくは50nm〜200nmである。p型不純物を1×1018/cm3〜1×1021/cm3の濃度、好ましくは5×1019/cm3〜5×1020/cm3の濃度で含有していると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましい。p型不純物としては、特に限定されないが、例えば好ましくはMgが挙げられる。
透明電極170を構成する材料としては、例えば、IZO(In2O3−ZnO)、ITO(In2O3−SnO2)、AZO(ZnO−Al2O3)、GZO(ZnO−Ga2O3)等の従来公知の材料が挙げられる。また、透明電極170の構造は特に限定されず、従来公知の構造を採用することができる。透明電極170は、p型半導体層160上のほぼ全面を覆うように形成しても良く、格子状や樹形状に形成しても良い。
透明電極170上に形成され、透明電極170とオーミック接触するp電極180は、例えば、従来公知のAu、Al、Ti、V、Cr、Mn、Co、Zn、Ge、Zr、Nb、Mo、Ru、Ta、Ni、Cu等の材料から構成される。p電極180の構造は特に限定されず、従来公知の構造を採用することができる。
p電極180の厚さは、例えば100nm〜2000nmの範囲内であり、好ましくは300nm〜1000nmの範囲内である。
n電極190は、n型半導体層140のn型コンタクト層140aにオーミック接触している。すなわち、積層半導体層100(中間層120、下地層130、n型半導体層140、発光層150およびp型半導体層160)のp型半導体層160、発光層150およびn型半導体層140の一部を除去し、n型コンタクト層140aの露出領域140cを形成し、この上にn電極190が設けられている。
n電極190は、p電極180と同じ組成・構造でもよく、従来公知の各種組成および構造を何ら制限無く用いることができ、この技術分野で従来公知の手段で設けられることができる。
保護層200は、半導体発光素子LCの内部への水分等の進入を抑制するために、p電極180およびn電極190のそれぞれのボンディングワイヤが接続される表面の一部を除いて、p電極180およびn電極190の表面、透明電極170の表面、積層半導体層100の表面および側面を覆うように設けられている。
また、本実施の形態では、発光層150からの光を、保護層200を介して取り出すことから、保護層200は発光層150からの光に対する透過性が優れたものであることが望ましい。そこで、保護層200をSiO2で構成している。ただし、保護層200を構成する材料についてはこれに限られるものではなく、SiO2に代えて、TiO2、Si3N4、SiO2−Al2O3、Al2O3、AlN等を用いることができる。
図1に示す半導体発光素子LCの発光動作について説明する。
半導体発光素子LCの外部に設けられた端子から、半導体発光素子LCのp電極180からn電極190に向かう電流を流す。すると、p電極180からp型半導体層160、発光層150およびn型半導体層140を介してn電極190に向かって電流が流れ、発光層150は四方に向けて青色光を出射する。図1では、透明電極170側に向かう矢印A方向の光および中間層120側に向かう矢印B方向の光を例示している。
発光層150から出射される光のうち中間層120側に向かう矢印B方向の光は、n型半導体層140、下地層130、中間層120、基板110を透過し、半導体発光素子LCが実装されるパッケージまたは回路基板(不図示)にて吸収される。
ここで、凸部110bを設けない場合には、中間層120と基板110との界面に斜め入射した光のうち、中間層120と基板110とのそれぞれの屈折率で定まる臨界角以上の光は中間層120と基板110との界面にて全反射する。中間層120と基板110との界面にて全反射した光のうち、透明電極170と空気とのそれぞれの屈折率で定まる臨界角以上の光は、透明電極170と空気と界面にて全反射する。そして、再び中間層120と基板110との界面において全反射する。このように、中間層120と基板110との界面と、透明電極170と空気との界面とで全反射を繰り返し、半導体発光素子LCの中を横方向に伝搬する光となってしまう。この結果、半導体発光素子LCからの光取り出し効率が低下することになっていた。
一方、透明電極170がIZOである場合、IZOの青色光の領域での屈折率は2.1〜2.15である。よって、透明電極170と空気との界面において、入射角28.4°以上の光が全反射する。
すなわち、入射角54°以上の光が上記2つの界面の間で全反射を繰り返し、半導体発光素子LCの中を横方向に伝搬することになる。
なお、積層半導体層100を構成する中間層120、下地層130、n型半導体層140、発光層150、p型半導体層160は、いずれもIII族窒化物半導体にて構成されているので、屈折率差が小さく、これら層間の界面での反射は生じにくい。同様に、p型半導体層160と透明電極170とは屈折率差が小さく、p型半導体層160と透明電極170との界面では反射を生じにくい。
よって、複数の凸部110bを基板110に高密度に配置するほど、半導体発光素子LCからの光取り出し効率が向上することになる。
図2(a)は、基板110における凸部110bの配列の一例を示す平面図であり、図2(b)は、基板110における凸部110bの形状の一例を示す斜視図である。
図2(a)および(b)に示すように、本実施の形態では、凸部110bは円錐状であって、底面が円形で、頂点がとがっている。なお、凸部110bは、幾何学的に完全な円錐である必要はなく、頂点が加工上の理由等から丸みを帯びていてもよい。
ここでは、正三角形210の一辺がX方向に向くように配置されている。すると、凸部110bはpの間隔でX方向に列状に並ぶ。そして、Y方向に隣接する列が、互いにX方向に1/2pずれて配置されている。
凸部110bは、基板110の一方の表面に、一様に同じ配列で形成されている。
上述したように凸部110bを正三角形配列すると、凸部110bを基板110に密に配置することができて好ましい。
以下では、基板110が例えばサファイアであるとし、表面110aの凸部110bの部分を除く平坦な部分がサファイアのC面であるとして説明する。
図2(a)は、凸部110bの底面の半径dが1/4p<d≦1/2pである場合を示している。すると、凸部110bの底面の半径dが1/4pより大きいので、X方向と直交するY方向に、凸部110b間の隙間をぬって、直線を引くことができない。すなわち、直線を引こうとしても、直線は、図2(a)のB−B´線で示すように、いずれかの凸部110bの底面と交差してしまう。
一方、凸部110bの底面の半径dが、1/4pより大きくても√3/4pより小さい(1/4p<d≦√3/4p)場合には、X方向には、図2(a)中のA−A´線で示すように、凸部110bの隙間に直線を引くことができる。しかし、凸部110bの底面の半径dが、√3/4pより大きくなる(√3/4p<d≦1/2p)と、X方向においても、Y方向と同様に、凸部110bの隙間に直線を引くことができなくなる。
なお、凸部110bの底面の半径dが1/2pとなると、隣接する凸部110b間の底面が接することになる。また、底面の半径dが1/4pより小さい(d≦1/4p)場合は、凸部110b間の隙間をぬって、X方向およびY方向に直線を引くことができる。
図2(a)に示すB−B´線のように、凸部110bの隙間に直線を引くことができなくなると、後述するステップ・アンド・リピート方式による露光において、露光の境界となるB−B´線と交差する凸部110bの底面を、B−B´線で分割するか、B−B´線と交差する凸部110bを削除することとなってしまう。
凸部110bの底面をB−B´線で分割すると、露光装置2のプレートステージ6(後述する図6参照)の移動に伴う位置誤差により、分割して形成した凸部110bの底面の形状は、境界以外の部分の凸部110bの底面の形状と異なってしまう。位置誤差が発生しない場合においても、透明基板内で散乱した光により境界近傍の遮光すべき部分が露光されて、分割して形成した凸部110bの底面の形状は、境界以外の部分の凸部110bの底面の形状と異なってしまう。
また、B−B´線と交差する凸部110bを削除すると、境界部分に形成された半導体発光素子LCの光量は、境界以外の部分に形成された半導体発光素子LCに比べ、低くなってしまう。また、均一な膜厚のIII族窒化物半導体の層が得られなくなってしまう。
このような正三角形配列において、基板110の表面110aに一様に同じ配列で凸部110bを形成する方法については後述する。
次に、本実施の形態における半導体発光素子LCの製造方法を説明する。
図3は本実施の形態における半導体発光素子LCの製造方法を説明するフローチャートである。図4は、本実施の形態の半導体発光素子LCの製造方法における各工程での断面図である。図4(a)〜(g)の順に工程が進む。図4では、基板110上に製造される4個の半導体発光素子LCの断面図を示している。なお、4個の半導体発光素子LCのうち、両端の2つは一部のみを示している。
図4を参照しつつ、半導体発光素子LCの製造方法を図3のフローチャートに従って説明する。
本実施の形態における半導体発光素子LCの製造方法は、マスク形成工程、基板加工工程、積層半導体層形成工程、電極形成工程、基板分割工程を含んでいる。これらの工程のうち、マスク形成工程および基板加工工程は基板110の表面110aに凸部110bを設ける基板加工工程である。以下、順に説明する。
マスク形成工程は、図4(a)に示すように、基板110上にフォトレジストのマスク310を形成する(ステップ101)。基板110上にフォトレジスト膜300(後述する図7参照)を塗布したのち、露光装置2(ステッパー)(後述する図6参照)を用いたフォトリソグラフィ技術により、凸部110bの底面(円形)と同形または相似形の平面形状となるように、マスク310を形成する。マスク310の平面形状は、次の基板加工工程(ステップ102)によって形成された凸部110bの底面形状が予め定められた形状となるように設定すればよい。よって、マスク310の平面形状は、凸部110bの底面と同形であってもよく、相似形であってもよい。なお、以下では、マスク310の平面形状は、凸部110bの底面と同形であるとして説明する。
次に、マスク310が形成された基板110をエッチングする(ステップ102)。基板110のエッチングには、ドライエッチングやウェットエッチングを用いることができる。中でも、ドライエッチングを用いることが好ましい。例えば、従来公知のプラズマエッチング法、リアクティブイオンエッチング(RIE:Reactive Ion Etching)法、マグネトロンRIE法、イオンミーリング法などを用いうる。エッチングガスとしては、ハロゲン系のガス、例えばCl2、SiCl4、BCl3、HBr、SF6、CHF3、C4F8、CF4などを用いうる。さらに、不活性ガスのArなども用いうる。
エッチングレートの材料依存性が少ないエッチング方法としては、材料をイオンや粒子の衝撃によりエッチングする物理的なエッチング方法(物理的エッチング法)がある。
物理的エッチング法においては、Arをイオン等の源として用いることができる。また、物理的エッチング法と化学的エッチング法(化学的なエッチング方法)とを併用してもよい。この場合、Arを含んだエッチングガスを用いることができる。
次に、凸部110bが形成された基板110上に積層半導体層100を形成する(ステップ103)。積層半導体層形成工程は、中間層形成工程、下地層形成工程、n型半導体層形成工程、発光層形成工程、p型半導体層形成工程を備えている。以下、順に説明する。
まず、図4(d)に示すように、凸部110bが形成された基板110上に、スパッタ法によって、中間層120を積層する。
スパッタ法によって、単結晶構造を有する中間層120を形成する場合、チャンバ内の窒素原料と不活性ガスの流量に対する窒素流量の比を、窒素原料が50〜100体積%の範囲で行なうことが望ましい。
また、スパッタ法によって、柱状結晶(多結晶)を有する中間層120を形成する場合、チャンバ内の窒素原料と不活性ガスの流量に対する窒素流量の比を、窒素原料が1〜50体積%にすることが望ましい。なお、中間層120は、上述したスパッタ法だけでなく、MOCVD法で形成することもできる。
なお、結晶性に優れた下地層130が基板110上に形成できれば、中間層120は設けなくともよい。
さらに、図4(d)に示すように、中間層120上に下地層130を形成する。下地層130の形成は、MOCVD法を使用して行うことができる。
例えば、基板110としてC面を主面とするサファイアを用いる場合、基板110の表面110aの凸部110b以外の平坦な部分はC面をなしている。
すると、下地層130は、凸部110bの間を埋めるように成長していく。下地層130が凸部110bを覆って、下地層130の表面が平坦になるまで形成する。
次に、下地層130の形成後、図4(e)に示すように、下地層130上にn型コンタクト層140a及びn型クラッド層140bを積層してn型半導体層140を形成する。n型コンタクト層140a及びn型クラッド層140bは、スパッタ法で形成してもよく、MOCVD法で形成してもよい。
下地層130の上に、n型コンタクト層140aまたはn型クラッド層140bが形成された基板110は、発光層150を上部に形成するための半導体積層基板として、保存または販売されてもよい。
n型半導体層140の形成後、図4(e)に示すように、n型半導体層140上に発光層150を形成する。発光層150の形成は、スパッタ法、MOCVD法のいずれの方法でもよいが、特にMOCVD法が好ましい。具体的には、障壁層150aと井戸層150bとを交互に繰り返して積層し、且つ、n型半導体層140側及びp型半導体層160側に障壁層150aが配される順で積層すればよい。
発光層150が形成された基板110は、p型半導体層160を上部に形成するための半導体積層基板として、保存または販売されてもよい。
さらに、発光層150を形成後、図4(e)に示すように、発光層150上にp型半導体層160を形成する。p型半導体層160の形成は、スパッタ法、MOCVD法のいずれの方法でもよい。具体的には、p型クラッド層160aと、p型コンタクト層160bとを順次積層すればよい。
なお、積層半導体層100(中間層120、下地層130、n型半導体層140、発光層150、p型半導体層160)は、真空状態を破ることなく、連続して成膜されるのが好ましい。それぞれの層の間の界面が不純物等で汚染されることを抑制するためである。
n型半導体層140、発光層150、p型半導体層160が形成された基板110は、透明電極170等を上部に形成するための半導体積層基板として、保存または販売されてもよい。
電極形成工程(ステップ104)は、透明電極形成工程と、露出領域形成工程と、p電極およびn電極形成工程とを備える。
(透明電極形成工程)
図4(f)に示すように、p型半導体層160上に、スパッタ法などの従来公知の方法を用いて、透明電極170を成膜した後、従来公知のフォトリソグラフィ法、および化学エッチング法またはドライエッチング法等により、透明電極170を形成する。
(露出領域形成工程)
予め定められた領域の積層半導体層100の一部を除去するため、従来公知のフォトリソグラフィ法およびエッチング法によりn型半導体層140(図1におけるn型コンタクト層140a)の一部を露出させ、露出領域140cを形成する。
図4(f)に示すように、透明電極170上にp電極180を、露出領域140c上にn電極190を、従来公知の手段を用いて形成する。
なお、p電極180およびn電極190の構造または組成が異なると、p電極180とn電極190とを別々に行うことが必要となる。一方、p電極180とn電極190とが同じ構造・組成であると、p電極180とn電極190とを同時に形成することができ半導体発光素子LCの製造工程数を減らせるので好ましい。
次に、図4(g)に示すように、基板110から個々の半導体発光素子LCのチップに分割する(ステップ105)。
基板110の裏面(凸部110bが形成されていない面)を研削及び研磨して鏡面(ミラー)状の面とした後、例えば、基板110を350μm角の正方形に分割(切断)することにより、チップ状の半導体発光素子LCとすることができる。
基板110をチップに分割する方法としては、基板110内部にレーザ光を照射し、照射された部分を熱改質された領域(脆弱な領域)にしたのち、機械的に分断する方法を用いてもよい。例えば、基板110の裏面から、分割ラインに沿って、基板110の内部に焦点を結ぶようにレーザ光を照射する。すると、基板110内部のレーザ光が照射された部分に脆弱な領域が形成される。その後、基板110に機械的な力を加えることにより、基板110の脆弱な領域を破壊の起点として分割される。
基板110に照射するレーザ光としては、波長266nmのエキシマ励起のパルスレーザ光、CO2レーザ、YAGレーザ、YLF(リチウム・イットリウム・フロライド)レーザが用いうる。
以上のようにして、図1に示した半導体発光素子LCを製造することができる。
次に、図1に示す半導体発光素子LCの使用方法の一例について説明する。
図5は、本実施の形態における半導体発光素子LCをパッケージ60に実装した半導体発光装置1の構成の一例を示す図である。図5(a)は半導体発光装置1の上面図、図5(b)は、図5(a)のVB−VB線での断面図である。
半導体発光装置1は、パッケージ60とパッケージ60に実装された半導体発光素子LCとを備える。
パッケージ60は、上部側に開口部61aが形成された樹脂容器61と、樹脂容器61と一体化したリードフレームからなるアノード用リード部62およびカソード用リード部63と、開口部61aを覆うように設けられた封止樹脂65とを備えている。
そして、パッケージ60の開口部61aの底面70に半導体発光素子LCが固定されている。封止樹脂65は、半導体発光素子LCも覆うように設けられている。
なお、図5(a)においては、封止樹脂65の記載を省略している。
半導体発光素子LCは、ボンディングワイヤ64を介して、p電極180がアノード用リード部62に、n電極190がカソード用リード部63に、それぞれ接続されている。なお、半導体発光装置1では、図5(a)に示すように、半導体発光素子LCが、円形状を有する底面70のほぼ中央部に取り付けられている。
また、封止樹脂65は、半導体発光素子LCが発する光を吸収してより長波長の光を発する蛍光体を均一に分散させた透明樹脂であってもよい。例えば、半導体発光素子LCが発する青色光を吸収して緑色光を発する緑色蛍光体と、半導体発光素子LCが発する青色光を吸収して赤色光を発する赤色蛍光体とを含んでもよい。半導体発光素子LCが発する青色光と、透明樹脂に含まれる緑色蛍光体が発する緑色光と、同じく透明樹脂に含まれる赤色蛍光体が発する赤色光とによって、青、緑、赤の3原色が揃う。これにより、封止樹脂65の上面すなわち光が出射される出射面65aから、白色光が出射されるようになっていてもよい。
アノード用リード部62を正極とし、カソード用リード部63を負極として半導体発光素子LCに電流を流すと、半導体発光素子LCは青色光を出射する。半導体発光素子LCから出射された青色光(図1の矢印C方向に向かう光および発光層150から横方向に向かう光等)は、封止樹脂65内を進行し、直接あるいは底面70や壁面80で反射した後に出射面65aから外部に出射される。但し、出射面65aに向かう光の一部は、出射面65aで反射し、再び封止樹脂65内を進行する。この間、封止樹脂65が蛍光体を含む場合には、青色光の一部は蛍光体によって緑色光および赤色光に変換され、変換された緑色光および赤色光は、直接あるいは底面70や壁面80で反射した後、青色光と共に出射面65aから外部に出射される。したがって、出射面65aからは、青色光、緑色光および赤色光を含む白色光が出射されることになる。
まず、アノード用リード部62およびカソード用リード部63を一体化したリードフレームに、白色樹脂を射出成形して、開口部61aを有する樹脂容器61を形成する。次いで、樹脂容器61の開口部61aの底面70に露出するカソード用リード部63上に半導体発光素子LCを接着固定し、ボンディングワイヤ64によって半導体発光素子LCのp電極180とアノード用リード部62とを接続し、n電極190とカソード用リード部63とを接続する。
また、本実施の形態における半導体発光素子LCをパッケージ60に実装した半導体発光装置1を説明した。この他に、本実施の形態における半導体発光素子LCをアノード用リード部とカソード用リード部とを設けた回路基板上に実装し、ボンディングワイヤによって半導体発光素子LCのp電極180とアノード用リード部とを接続し、n電極190とカソード用リード部とを接続して半導体発光装置1を構成してもよい。
半導体発光装置1が適用され得る対象として、照明装置さらには例えば液晶ディスプレイやLEDディスプレイなどの電子機器が挙げられる。
本実施の形態では、図2(a)に示したように、凸部110bを基板110上に正三角形配列で形成している。
そして、図4(a)に示した、基板110の表面110aに形成したフォトレジストのマスク310を、ステップ・アンド・リピート方式による露光装置2(ステッパー)(後述する図6)によって形成している。
以下では、基板110上にフォトレジストのマスク310を形成する方法について説明する。
図6は、露光装置2の概略構成の一例を示す図である。この露光装置2は、レチクル400(フォトマスク)に形成されたパターンを露光光により露光対象物W(基板110)に縮小投影露光するものである。露光装置2は、照明光学系4と、フォトレジストのマスク310を形成するためのレチクル400を搭載する露光ステージ3と、レチクル400のパターン形成領域420に形成されたパターンの像を露光対象物W上に投影する投影光学系5と、露光対象物Wを保持して移動するプレートステージ6と、これらの動作を制御する制御装置7とを備えている。
なお、以下の説明においては、投影光学系5の光軸方向をZ方向とし、このZ方向に直交する方向をX方向とし、X方向に直交する方向をY方向とする。そして、プレートステージ6は、X方向およびY方向に移動するとする。
なお、X方向およびY方向は、図2(a)に示したX方向およびY方向と一致するとする。
さらに、照明光学系4は、露光光がレチクル400を照明する時間を制御するシャッター(不図示)を備えている。シャッターを開にすることで、露光光がレチクル400を照明するようにする。シャッターを閉にすることで、露光光がレチクル400に照明しないようにする。シャッターが開の状態にある時間が、露光時間となる。露光時間は、制御装置7によって制御されている。
なお、レチクル400のパターン形成領域420の周囲は、露光光が透過しない周辺遮光領域410となっている。
なお、上記の照明領域は、レチクル400のパターン形成領域420より、広い範囲に設定され、周辺遮光領域410により、パターン形成領域420に設けられたパターンの像のみが露光対象物W上に結像されるようになっている。
このとき、プレートステージ6の移動距離は、レーザ干渉計9a、9bによる計測結果に基づいて、制御装置7により制御される。
なお、ここでは露光装置2は、レチクル400のパターンの像を縮小して露光対象物W上に投影してもよい。縮小投影の倍率fは、例えば1/5である。
なお、ステップ・アンド・リピートによる露光においては、図7(b)に示すように、n回目の露光による露光領域Snと(n+1)回目の露光による露光領域Sn+1との境界部は、2重に露光された2重露光領域Sn_n+1となる。
本実施の形態では、フォトレジスト膜300として、ポジ型レジストを使用する。ポジ型レジストは、露光光が照射されると、低分子化し、現像により容易に溶解するようになる。よって、露光光を照射し現像すると、露光光が照射されなかった部分のフォトレジストがマスク310として残ることになる。
すなわち、図2(a)に示した凸部110bを形成するため、ステップ・アンド・リピートにより、フォトレジストのマスク310を形成する場合、凸部110bの底面の形状をパターン形成領域420に設けられた露光光を遮光する部分(遮光パターン#11〜#MN、遮光パターン#1B〜#MB)(後述する図8参照)とする。そして、凸部110bの底面の間を、パターン形成領域420に設けられた露光光を透光する部分とする。
そして、周辺遮光領域410は、露光光を遮光する部分である。
これを防ぐために、露光装置2のプレートステージ6のXY座標内での移動における位置誤差を勘案して、露光領域SnおよびSn+1の間に露光されない領域が生じないように、合わせマジーンを設定し、2重に露光される2重露光領域Sn_n+1を設けている。
図8は、本実施の形態に適用されるレチクル400の構成の一例を示す図である。図8(a)はレチクル400表面の全体図、図8(b)〜(e)は、図8(a)に示すI〜IVの周辺遮光領域410とパターン形成領域420との境界部分(4つのコーナー部分)を示している。すなわち、レチクル400は、露光光を遮光する周辺遮光領域410と周辺遮光領域410の中央部に設けられた矩形のパターン形成領域420とを有している。
そして、パターン形成領域420に形成されたパターンの像が、露光対象物W(基板110)表面に縮小投影され、露光対象物W表面に塗布されたフォトレジスト膜300を感光する。
なお、レチクル400は、石英等の透明な基体の一方の面上に、遮光のために金属クロム(Cr)などの遮光膜が成膜され、パターン形成領域420の露光光を遮光する部分(遮光パターン#11〜#MN、遮光パターン#1B〜#MB)を除く、露光光を透光する部分では、遮光膜がエッチング除去されて構成されている。
図8は、レチクル400を遮光膜が成膜された面から見ているとし、図中上下方向がY方向、左右方向がX方向であって、図2、図6、図7のX方向、Y方向と一致する。
すなわち、レチクル400のパターン形成領域420の図中最上段の行(#1行)には、遮光パターン#11〜#1Nが、X方向に間隔pに縮小倍率fの逆数を掛けた間隔p/f(例えば1/5縮小の場合は5p)で図中左右方向に並んでいる。#1行の遮光パターン#11〜#1NとY方向に隣接する次の行(#2行)には、遮光パターン#21〜#2Nが、#1行におけると同じ間隔で並んでいる。同様に、Y方向に最下段の行(#M行)には、遮光パターン#M1〜#MNが、#1行におけると同じ間隔で並んでいる。
そして、奇数番号の行(#1行、#3行、…)に対して、偶数番号の行(#2行、#4行、…)は、X方向の繰り返し間隔p/f(例えば1/5縮小の場合は5p)の1/2の間隔p/(2f)(例えば1/5縮小の場合は5p/2)だけ図中右側にずれて設けられている。
一方、偶数番号の行(#2行、#4行、…)に対して、図中左端側に矩形の遮光パターン#2B、#4B、…が、周辺遮光領域410に繋がって設けられている。
ここでは、パターン形成領域420は、遮光パターン#11〜#MNおよび遮光パターン#1B〜#MBをパターンとして含む矩形の領域をいう。よって、周辺遮光領域410は、遮光パターン#11〜#MNおよび遮光パターン#1B〜#MBを除いたロの字状の遮光領域である。
そして、遮光パターン#11は第1の遮光パターンの一例であり、遮光パターン#1Bが第2の遮光パターンの一例である。さらに、遮光パターン#2Nは第3の遮光パターンの一例であり、遮光パターン#2Bは第4の遮光パターンの一例である。
図9は、レチクル400のIおよびIIのコーナー部分(図8参照)により、X方向をステップ・アンド・リピート方向とした場合の(n−1)回目、n回目、(n+1)回目の基板110上のフォトレジスト膜300の露光の状態を示している。
n回目の露光により、レチクル400のパターン形成領域420に形成された遮光パターン#11〜#MNおよび遮光パターン#1B〜#MBの像が、露光対象物W(基板110)上に塗布されたフォトレジスト膜300の露光領域Snに転写される。
次に、(n+1)回目の露光により、レチクル400のパターン形成領域420に形成された遮光パターン#11〜#MNおよび遮光パターン#1B〜#MBの像が、露光対象物W(基板110)上に塗布されたフォトレジスト膜300の露光領域Sn+1に転写される。
このとき、露光領域Sn+1は露光領域Snに隣接して露光される。パターン形状や、露光条件によっては、露光領域Snと露光領域Sn+1との間に、2重露光領域Sn_n+1を設けることが望ましい。
そこで、露光領域Sn+1における遮光パターン#11を見てみると、露光領域Sn+1の遮光パターン#11は、露光領域Snにおける遮光パターン#1Bと重なっている。すなわち、露光領域Snの遮光パターン#1Bで覆われたフォトレジスト膜300の部分は、n回目の露光において、露光光が照射されず、未露光のままとなっている。よって、(n+1)回目の露光において、遮光パターン#1Bより小さい遮光パターン#11に対応して、フォトレジスト膜300を感光させることができることになる。
同様に、#2行については、n回目の露光の直前の露光である(n−1)回目の露光において、遮光パターン#2Nに対応して形成されるマスク310が、n回目の露光によっても、未露光のまま保持されることが必要である。よって、周辺遮光領域410から繋がって設けられた遮光パターン#2Bは、(n−1)回目の露光において、未露光に保持された遮光パターン#2Nに対応するフォトレジスト膜300の部分が、n回目の露光において露光されないように遮光している。
これにより、n回目の露光において、遮光パターン#1B、#3B、…により未露光に保持された部分に、(n+1)回目の露光において、遮光パターン#11、#31、…に対応したマスク310が形成できる。
一方、偶数番号の行(#2行、#4行、…)に対しては、レチクル400のパターン形成領域420の図中左端部に遮光パターン#2B、#4B、…を、周辺遮光領域410に繋げて設けている。
これにより、n回目の露光において、周辺遮光領域410に繋げて設けた遮光パターン#2B、#4B、…により、露光光が照射されないように遮光することで、(n−1)回目の露光により、遮光パターン#2N、#4N、…に対応して形成されたマスク310が保持される。
つまり、ステップ・アンド・リピート方向であるX方向において、レチクル400のパターン形成領域420の端部(右端または/および左端)に設けられる遮光パターンにのみ、露光光の遮光が必要となる。
なお、以上の説明では、2重露光領域Sn_n+1を無視しているが、2重露光領域Sn_n+1を考慮するには、1ステップの距離tを、1ステップの距離tと2重露光領域Sn_n+1の幅との和に置き換えればよい。
本実施の形態では、ステップ・アンド・リピート方式による露光において、露光対象物W上に同じ凸部110bの底面が反復して形成される。1ステップの距離tで凸部110bの底面の間に直線を設けることができない場合、凸部110bの底面を直線で分割してレチクル400を構成するのではなく、凸部110bの底面の隙間を縫う折れ線または曲線を周辺遮光領域410とパターン形成領域420との境界線としてレチクル400を構成してもよい。
図11は、凸部110bの底面を折曲がり線を含む境界線で区切ってレチクル400を構成した一例を示している。さらに、図12は、凸部110bの底面を曲線を含む境界線で区切ってレチクル400を構成した一例を示している。
しかし、本発明は、図9に示したように、ステップ・アンド・リピート方向に1ステップずれたところに、前の露光(n回目の露光)によって形成されるパターンと、次の露光((n+1)回目の露光)における周辺遮光領域410とパターン形成領域420との境界とが重なる場合、または、前の露光(n回目の露光)における周辺遮光領域410とパターン形成領域420との境界と、次の露光((n+1)回目の露光)によって形成されるパターンとが重なる場合に適用できる。
Claims (8)
- 基板の一方の面を複数の領域に分け、ステップ・アンド・リピート方式を用いて当該領域毎に露光して、当該基板の一方の面にフォトレジストによるマスクを形成するためのレチクルであって、
前記レチクルの、周囲が遮光のための周辺遮光領域で囲まれたパターン形成領域において、
前記パターン形成領域の、ステップ・アンド・リピート方向の一方の端部に、前記周辺遮光領域と繋がることなく、当該周辺遮光領域に隣接して設けられた第1の遮光パターンと、
前記パターン形成領域の、前記ステップ・アンド・リピート方向の他方の端部に、前記第1の遮光パターンを、当該ステップ・アンド・リピート方向に1ステップの距離をシフトさせたとき、当該第1の遮光パターンを覆うように、前記周辺遮光領域に繋げて設けられた第2の遮光パターンと
を備えたことを特徴とするレチクル。 - 前記レチクルの前記パターン形成領域において、
前記パターン形成領域の、前記ステップ・アンド・リピート方向の他方の端部に、前記周辺遮光領域および前記第2の遮光パターンのいずれとも繋がることなく、当該周辺遮光領域に隣接して設けられた第3の遮光パターンと、
前記パターン形成領域の、前記ステップ・アンド・リピート方向の一方の端部に、前記第3の遮光パターンを、当該ステップ・アンド・リピート方向とは逆の方向に1ステップの距離をシフトさせたとき、当該第3の遮光パターンを覆うように、前記周辺遮光領域に繋げて設けられた第4の遮光パターンと
をさらに備えたことを特徴とする請求項1に記載のレチクル。 - 前記レチクルは、前記ステップ・アンド・リピート方向における前記パターン形成領域と前記周辺遮光領域との一組の境界線が、同形であることを特徴とする請求項1または2に記載のレチクル。
- 前記レチクルが形成するマスクは、一辺が前記ステップ・アンド・リピート方向に平行な三角形の辺を共通にして平面上に展開した複数の三角形の頂点に位置することを特徴とする請求項1ないし3のいずれか1項に記載のレチクル。
- 基板の一方の面を複数の領域に分け、ステップ・アンド・リピート方式を用いて当該領域毎に露光して、当該一方の面にフォトレジストによる複数のマスクを形成するためのレチクルであって、
前記レチクルは、周囲が遮光のための周辺遮光領域で囲まれたパターン形成領域を有し、
前記基板上に形成されることが予定された前記複数のマスクの間隙を縫うように、折れ線または曲線を含んだ線により取り囲まれた領域を、前記パターン形成領域に対応させるとともに、当該領域に含まれるマスクに対応する遮光パターンを前記パターン形成領域に構成した
ことを特徴とするレチクル。 - 周囲が遮光のための周辺遮光領域で囲まれたパターン形成領域において、当該パターン形成領域の、ステップ・アンド・リピート方向の一方の端部に、当該周辺遮光領域と繋がることなく、当該周辺遮光領域に隣接して設けられた第1の遮光パターンと、当該パターン形成領域の、当該ステップ・アンド・リピート方向の他方の端部に、当該第1の遮光パターンを、当該ステップ・アンド・リピート方向に1ステップの距離をシフトさせたとき、当該第1の遮光パターンを覆うように、当該周辺遮光領域に繋げて設けられた第2の遮光パターンとを備えたレチクルにより、ステップ・アンド・リピート方式の露光により、基板の一方の面上にフォトレジストのマスクを形成するマスク形成工程と、
前記マスクにより、前記基板の一方の面上に複数の凸部を設ける基板加工工程と
を含むことを特徴とするパターン加工基板の製造方法。 - 周囲が遮光のための周辺遮光領域で囲まれたパターン形成領域において、当該パターン形成領域の、ステップ・アンド・リピート方向の一方の端部に、当該周辺遮光領域と繋がることなく、当該周辺遮光領域に隣接して設けられた第1の遮光パターンと、当該パターン形成領域の、当該ステップ・アンド・リピート方向の他方の端部に、当該第1の遮光パターンを、当該ステップ・アンド・リピート方向に1ステップの距離をシフトさせたとき、当該第1の遮光パターンを覆うように、当該周辺遮光領域に繋げて設けられた第2の遮光パターンとを備えたレチクルにより、ステップ・アンド・リピート方式の露光により、基板の一方の面上にフォトレジストのマスクを形成するマスク形成工程と、
前記マスクにより、前記基板の一方の面上に複数の凸部を設ける基板加工工程と、
前記凸部を設けた前記基板の一方の面上にIII族窒化物半導体層をエピタキシャル成長させる半導体層積層工程と
を含むことを特徴とする半導体積層基板の製造方法。 - 周囲が遮光のための周辺遮光領域で囲まれたパターン形成領域において、当該パターン形成領域の、ステップ・アンド・リピート方向の一方の端部に、当該周辺遮光領域と繋がることなく、当該周辺遮光領域に隣接して設けられた第1の遮光パターンと、当該パターン形成領域の、当該ステップ・アンド・リピート方向の他方の端部に、当該第1の遮光パターンを、当該ステップ・アンド・リピート方向に1ステップの距離をシフトさせたとき、当該第1の遮光パターンを覆うように、当該周辺遮光領域に繋げて設けられた第2の遮光パターンとを備えたレチクルにより、ステップ・アンド・リピート方式の露光により、基板の一方の面上にフォトレジストのマスクを形成するマスク形成工程と、
前記マスクにより、前記基板の一方の面上に複数の凸部を設ける基板加工工程と、
前記凸部を設けた前記基板の一方の面上にIII族窒化物半導体層をエピタキシャル成長させる半導体層積層工程と、
前記III族窒化物半導体層に電力を給電するための電極を形成する電極形成工程と、
前記基板を半導体発光素子毎に分割する基板分割工程と
を含むことを特徴とする半導体発光素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010094945A JP5533179B2 (ja) | 2010-04-16 | 2010-04-16 | レチクル、パターン加工基板の製造方法、半導体積層基板の製造方法および半導体発光素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010094945A JP5533179B2 (ja) | 2010-04-16 | 2010-04-16 | レチクル、パターン加工基板の製造方法、半導体積層基板の製造方法および半導体発光素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011227188A true JP2011227188A (ja) | 2011-11-10 |
JP5533179B2 JP5533179B2 (ja) | 2014-06-25 |
Family
ID=45042618
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010094945A Active JP5533179B2 (ja) | 2010-04-16 | 2010-04-16 | レチクル、パターン加工基板の製造方法、半導体積層基板の製造方法および半導体発光素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5533179B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013175553A (ja) * | 2012-02-24 | 2013-09-05 | Toyoda Gosei Co Ltd | Iii族窒化物半導体発光素子の製造方法、iii族窒化物半導体発光素子、ランプ、並びに、レチクル |
JP2015102699A (ja) * | 2013-11-25 | 2015-06-04 | 株式会社ニコン | 露光方法及びデバイス製造方法 |
JP2015106681A (ja) * | 2013-12-02 | 2015-06-08 | 日亜化学工業株式会社 | 発光素子の製造方法 |
US10777703B2 (en) | 2017-06-30 | 2020-09-15 | Nichia Corporation | Method of manufacturing patterned substrate and method of manufacturing semiconductor device using the same |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04218047A (ja) * | 1990-05-28 | 1992-08-07 | Nec Corp | 縮小投影露光装置用レティクル |
JPH09190962A (ja) * | 1996-01-10 | 1997-07-22 | Nikon Corp | 半導体装置、レチクル、および投影露光方法 |
JPH11202472A (ja) * | 1998-01-14 | 1999-07-30 | Mitsubishi Electric Corp | レチクルおよびそれを用いた露光装置ならびに露光方法 |
JP2001077343A (ja) * | 1999-09-01 | 2001-03-23 | Sony Corp | Ccd撮像素子の製造装置及び製造方法 |
JP2007116097A (ja) * | 2005-09-22 | 2007-05-10 | Sony Corp | 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに窒化物系iii−v族化合物半導体の成長方法ならびに窒化物系iii−v族化合物半導体成長用基板ならびに光源セルユニットならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器ならびに電子装置およびその製造方法 |
JP2009123717A (ja) * | 2006-12-22 | 2009-06-04 | Showa Denko Kk | Iii族窒化物半導体層の製造方法、及びiii族窒化物半導体発光素子、並びにランプ |
-
2010
- 2010-04-16 JP JP2010094945A patent/JP5533179B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04218047A (ja) * | 1990-05-28 | 1992-08-07 | Nec Corp | 縮小投影露光装置用レティクル |
JPH09190962A (ja) * | 1996-01-10 | 1997-07-22 | Nikon Corp | 半導体装置、レチクル、および投影露光方法 |
JPH11202472A (ja) * | 1998-01-14 | 1999-07-30 | Mitsubishi Electric Corp | レチクルおよびそれを用いた露光装置ならびに露光方法 |
JP2001077343A (ja) * | 1999-09-01 | 2001-03-23 | Sony Corp | Ccd撮像素子の製造装置及び製造方法 |
JP2007116097A (ja) * | 2005-09-22 | 2007-05-10 | Sony Corp | 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに窒化物系iii−v族化合物半導体の成長方法ならびに窒化物系iii−v族化合物半導体成長用基板ならびに光源セルユニットならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器ならびに電子装置およびその製造方法 |
JP2009123717A (ja) * | 2006-12-22 | 2009-06-04 | Showa Denko Kk | Iii族窒化物半導体層の製造方法、及びiii族窒化物半導体発光素子、並びにランプ |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013175553A (ja) * | 2012-02-24 | 2013-09-05 | Toyoda Gosei Co Ltd | Iii族窒化物半導体発光素子の製造方法、iii族窒化物半導体発光素子、ランプ、並びに、レチクル |
CN103296154A (zh) * | 2012-02-24 | 2013-09-11 | 丰田合成株式会社 | Ⅲ族氮化物半导体发光元件的制造方法、ⅲ族氮化物半导体发光元件、灯和中间掩模 |
JP2015102699A (ja) * | 2013-11-25 | 2015-06-04 | 株式会社ニコン | 露光方法及びデバイス製造方法 |
JP2015106681A (ja) * | 2013-12-02 | 2015-06-08 | 日亜化学工業株式会社 | 発光素子の製造方法 |
US10777703B2 (en) | 2017-06-30 | 2020-09-15 | Nichia Corporation | Method of manufacturing patterned substrate and method of manufacturing semiconductor device using the same |
TWI776908B (zh) * | 2017-06-30 | 2022-09-11 | 日商日亞化學工業股份有限公司 | 圖案化基板之製造方法及半導體裝置之製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5533179B2 (ja) | 2014-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI529959B (zh) | 發光裝置,發光模組及製造發光裝置之方法 | |
WO2020029657A1 (zh) | 一种二极管装置、显示面板及柔性显示器 | |
KR100682872B1 (ko) | 고효율 반도체 발광 소자 및 그 제조방법 | |
CN110783441B (zh) | 发光装置 | |
JP2013009004A (ja) | 発光素子 | |
US8431937B2 (en) | Semiconductor chip and method for producing a semiconductor chip | |
JP5713856B2 (ja) | 光透過型金属電極、電子装置及び光学素子 | |
KR20160029030A (ko) | 광전자 컴포넌트를 제조하기 위한 방법 | |
CN110993756B (zh) | Led芯片及其制作方法 | |
CN108091737A (zh) | 一种发光二极管芯片及其制作方法 | |
JP5533179B2 (ja) | レチクル、パターン加工基板の製造方法、半導体積層基板の製造方法および半導体発光素子の製造方法 | |
CN115483327B (zh) | Micro LED微显示芯片及其制造方法 | |
JP2014229648A (ja) | 半導体発光素子 | |
TW202236661A (zh) | 顯示基板以及顯示裝置 | |
TW201703291A (zh) | 基板與其製造方法、發光元件與其製造方法以及具有該基板或發光元件之裝置 | |
CN115735279A (zh) | 利用了Micro-Nano PIN LED元件的全彩LED显示器及其制造方法 | |
JP6981444B2 (ja) | 発光装置、発光装置の製造方法、およびプロジェクター | |
US20220158049A1 (en) | Display device | |
TW201513394A (zh) | 基板及其製造方法、發光元件及其製造方法以及具有該基板或發光元件之裝置 | |
JP2008053385A (ja) | 窒化物半導体発光ダイオード素子 | |
CN115668517A (zh) | Micro-Nano PIN LED元件及其制造方法 | |
TWI438932B (zh) | 準直性發光元件與其製造方法 | |
KR20150112237A (ko) | 발광 소자의 제조 방법 및 그것에 의해 제조된 발광 소자 | |
TWI782744B (zh) | 發光裝置與其製造方法 | |
US11982902B2 (en) | Light-emitting device including polarized light control member |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121101 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20121212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131126 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140401 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5533179 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140414 |