CN115668517A - Micro-Nano PIN LED元件及其制造方法 - Google Patents

Micro-Nano PIN LED元件及其制造方法 Download PDF

Info

Publication number
CN115668517A
CN115668517A CN202180031202.0A CN202180031202A CN115668517A CN 115668517 A CN115668517 A CN 115668517A CN 202180031202 A CN202180031202 A CN 202180031202A CN 115668517 A CN115668517 A CN 115668517A
Authority
CN
China
Prior art keywords
micro
layer
semiconductor layer
nano
conductive semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180031202.0A
Other languages
English (en)
Inventor
都永洛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industry Academic Cooperation Foundation of Kookmin University
Original Assignee
Industry Academic Cooperation Foundation of Kookmin University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020200050884A external-priority patent/KR102345917B1/ko
Priority claimed from KR1020200051422A external-priority patent/KR102332349B1/ko
Application filed by Industry Academic Cooperation Foundation of Kookmin University filed Critical Industry Academic Cooperation Foundation of Kookmin University
Publication of CN115668517A publication Critical patent/CN115668517A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及微纳米pin LED元件制造方法，包括：准备依次层积有第一导电性半导体层、光活性层及第二导电性半导体层的LED晶片；在所述LED晶片的第二导电性半导体层上形成电极层或以电气极性相互不同的区域相邻的方式图案化的极化诱导层；以各个元件具有长度和宽度为纳米或微米大小的平面且以与所述平面垂直的厚度比所述长度小的方式将LED晶片沿着厚度方向蚀刻，形成多个微纳米pin LED柱；以及，使所述多个微纳米pin LED柱从所述LED晶片分离。本发明的微纳米pin LED元件，增加发光面积，并且在表面露出的光活性层的面积大幅度减少，从而能够防止因表面缺陷引起的效果下降或者将其最小化。

Description

Micro-Nano PIN LED元件及其制造方法
技术领域
本发明涉及LED元件，更具体地涉及Micro-Nano FIN LED元件及其制造方法。
背景技术
Micro-LED和Nano-LED具备优秀的色感和高效率，属于比较环保的物质，作为显示器的核心部件使用。结合这样的市场状况，近年来，正在进行新颖的纳米柱LED结构或通过新的制造工序而形成有凸出部(swell)的纳米线缆LED的研究。进而，为了实现将纳米柱的外表面包覆的保护膜的高效率、高安全性，也正在进行对保护膜材料的研究或有利于后续工序的配体(ligand)材料的研究开发。
结合这样的材料领域的研究，最近利用了红色、绿色、蓝色Micro-LED的大型化的显示器TV得到商用化，预计今后通过利用蓝色的Micro-LED或Nano-LED来实现的蓝色亚像素、通过上述蓝色的LED使量子点发光而构成的红色及绿色亚像素来实现全彩的TV也将得到商用化。进而，预计红色、绿色、蓝色Nano-LED显示器TV也将实现商用化。
Micro-LED显示器具备高性能特性、理论寿命非常长、效率非常高的优点，但是在作为具有8K分辨率的显示器开发的情况下，需要对几乎接近一亿个亚像素分别与红色Micro-LED、绿色Micro-LED及蓝色Micro-LED一对一对应，所以作为制造Micro-LED显示器的pick place技术，考虑到高成本和高工序不良率、低生产效率，受工序技术所限，从智能手机至TV，现状都是难以制造真正意义上的高分辨率的商用显示器。进而，当前的情况是，对于Nano-LED，更加难以用Micro-LED这样的pick and place技术，对亚像素逐个地一一配置。
为了克服这些难点，大韩民国登录特许公报第10-1436123号中公开了一种采用如下工法制造的显示器，对亚像素投入混合有纳米柱型LED的溶液之后，在两个定向电极之间形成电场(electric field)，使得多个纳米柱型LED元件在电极上自对齐，从而形成亚像素。但是，所使用的纳米柱型LED，射出光的面积小，效率不好，所以还存在如下问题：为了实现所期望的效率，需要安装大量的LED，而且纳米柱型LED自身发生缺陷的可能性高。
具体地说明，已知用如下方法制造纳米柱型LED元件，将纳米图案工序和干蚀刻/湿蚀刻混合，以top-down方法制造LED晶片，或者通过bottom-up方法直接在基板上进行生长。这样的纳米柱型LED，LED长轴与层积方向、即p-GaN/InGaN多量子阱(MQW)/n-GaN层积结构中的各层的层积方向一致，所以发光面积窄，由于发光面积窄，所以相对地表面缺陷对效率下降造成大影响，难以将电子-正孔的再结合速度最佳化，所以存在发光效率比原本晶片具有的效率下降很大的问题。
因此，迫切需要开发出一种新颖的LED部件，不仅能够利用电场使元件容易地排列，而且发光面积大，能够防止因表面缺陷引起的效率下降或将其最小化，电子-正孔的再结合速度最佳化，发光效率优异，具有高亮度。
发明内容
技术问题
本发明是为了解决上述问题而做出的，其目的在于，提供一种Micro-Nano FINLED元件及其制造方法，能够提高发光面积，维持高效率，且亮度高。
而且，本发明的另一目的在于，提供一种Micro-Nano FIN LED元件及其制造方法，增加发光面积，并且减少在表面露出的光活性层的厚度，防止因表面缺陷引起的效率下降。
而且，本发明的另一目的在于，提供一种Micro-Nano FIN LED元件及其制造方法，能够将因电子及正孔速度的不均衡导致的电子-正孔再结合效率下降及由此造成的发光效率下降最小化。
进而，本发明的另一目的在于，提供一种Micro-Nano FIN LED元件及其制造方法，非常适合于通过电场而使元件在电极上自对齐的工法。
技术手段
为了解决上述课题，本发明提供一种全彩LED显示器制造方法，包括：步骤(1)，准备依次层积有第一导电性半导体层、光活性层及第二导电性半导体层的LED晶片；步骤(2)，在所述LED晶片的第二导电性半导体层上形成电极层或以电气极性相互不同的区域相邻的方式图案化的极化诱导层；步骤(3)，以各个元件具有长度和宽度为纳米或微米大小的平面且以与所述平面垂直的厚度比所述长度小的方式将LED晶片沿着厚度方向蚀刻，形成多个Micro-Nano FIN LED柱；以及步骤(4)，使所述多个Micro-Nano FIN LED柱从所述LED晶片分离。
根据本发明的一实施例，在所述步骤(2)中，极化诱导层通过包括如下步骤来形成：步骤2-1)，在第二导电性半导体层上形成第一极化诱导层；步骤2-2)，按照预定的图案沿着厚度方向蚀刻所述第一极化诱导层；以及步骤2-3)，在被蚀刻的凹刻部分形成第二极化诱导层。
而且，所述步骤(3)包括：步骤3-1)，以使各个元件具有长度和宽度为纳米或微米大小的平面形状的方式在电极层或极化诱导层的上部面形成掩膜图案层；步骤3-2)，按照所述掩膜图案层的图案，沿着厚度方向蚀刻至第一导电性半导体层的一部分厚度，形成多个Micro-Nano FIN LED柱；步骤3-3)，以包覆各个Micro-Nano FIN LED柱的露出的侧面的方式形成绝缘覆膜；步骤3-4)，以使相邻的Micro-Nano FIN LED柱之间的第一导电性半导体层的上部面露出且包覆Micro-Nano FIN LED柱的侧面的绝缘覆膜没有被去除的方式，将在第一导电性半导体层的上部形成的绝缘覆膜的一部分去除；步骤3-5)，将露出的第一导电性半导体层的上部沿着厚度方向进一步蚀刻，形成第一导电性半导体层的侧面一部分露出的多个Micro-Nano FIN LED柱；步骤3-6)，从各个Micro-Nano FIN LED柱的露出的第一导电性半导体层的宽度方向的两侧面朝向中央侧蚀刻第一导电性半导体层；以及步骤3-7)，去除在电极层或极化诱导层的上部配置的掩膜图案层和包覆侧面的绝缘覆膜。
而且，在所述步骤(3)和步骤(4)之间，还包括步骤(5)，在多个Micro-Nano FINLED柱的侧面形成保护覆膜。
而且，在所述步骤(4)中，分离的Micro-Nano FIN LED元件的第一导电性半导体层的下部面，沿着元件的长度方向形成有具有预定的宽度和厚度的凸出部。
而且，本发明涉及一种Micro-Nano FIN LED元件，其是具有长度和宽度为纳米或微米大小的平面且与所述平面垂直的厚度比所述长度小的柱型元件，沿着厚度方向依次层积有第一导电性半导体层、光活性层、第二导电性半导体层及电极层或极化诱导层。
根据本发明的一实施例，所述极化诱导层构成为元件的长度方向的两端的电气极性相互不同。
而且，所述长度为1000～10000nm，厚度为100～3000nm。
而且，所述宽度可以比厚度大或相同。
而且，所述元件的长度与厚度之比为3∶1以上。
而且，所述极化诱导层由沿着元件的长度方向相邻配置且电气极性相互不同的第一极化诱导层和第二极化诱导层构成。此时，作为一例，所述第一极化诱导层是ITO，第二极化诱导层是金属或半导体。
而且，还包括以包覆所述光活性层的露出面的方式在所述元件的侧面上形成的保护覆膜。
而且，所述Micro-Nano FIN LED元件的发光面积超过Micro-Nano FIN LED元件的纵截面面积的2倍。
而且所述Micro-Nano FIN LED元件是通过电场诱导排列而使LED元件在电极上自对齐的电场排列组件用途。
而且，所述第一导电性半导体层和第二导电性半导体层中的任一个包含p型GaN半导体层，另一个包含n型GaN半导体层所述p型GaN半导体层的厚度为10～350nm，所述n型GaN半导体层的厚度为100～3000nm，光活性层的厚度为30～200nm。
而且，所述Micro-Nano FIN LED元件的第一导电性半导体层的下部面，沿着元件的长度方向形成有具有预定的宽度和厚度的凸出部。
而且，所述凸出部的宽度具有相对于Micro-Nano FIN LED元件的宽度为50％以下的长度。
下面，对本发明中使用的用语进行定义。
在基于本发明的构成例的说明中，记载为各层、区域、图案或结构物形成于基板、各层、区域、图案的“上面(on)”、“上部”、“上”、“下面(under)”、“下部”、“下”的情况下，“上面(on)”、“上部”、“上”、“下面(under)”、“下部”、“下”都包括“directly″”和“indirectly”的意思。
发明效果
基于本发明的Micro-Nano FIN LED元件，相比于现有的柱型LED元件，有利于增加发光面积、以及实现高亮度和光效率。另外，增加发光面积，并且在表面露出的光活性层的面积大幅度减少，从而能够防止因表面缺陷引起的效果下降或者将其最小化。继而，因电子及正孔速度的不均衡导致的电子-正孔再结合效率下降以及由此造成的发光效率下降得到最小化，非常适合于通过电场使电极上的元件自对齐的工法，可以作为各种光源的部件广泛应用。
附图说明
图1至图3是基于本发明的一实施例的Micro-Nano FIN LED元件的立体图、基于X-X′边界线的剖面图及基于Y-Y′边界线的剖面图。
图4至图6是基于本发明的其他实施例的Micro-Nano FIN LED元件的立体图、基于X-X′边界线的剖面图及基于Y-Y′边界线的剖面图。
图7a及图7b分别是沿着厚度方向层积有第一导电性半导体层、光活性层、第二导电性半导体层的第一柱型元件的示意图和沿着长度方向层积有第一导电性半导体层、光活性层、第二导电性半导体层的第二柱型元件的示意图。
图8及图9是基于本发明的多种实施例的Micro-Nano FIN LED元件制造工序的示意图。
具体实施方式
下面，参照附图，详细说明本发明的实施例，以便本领域技术人员能够容易地实施。本发明可以以多种不同的形式实现，不限于在此说明的实施例。
参照图1至图6进行说明基于本发明的一实施例的Micro-Nano FIN LED元件100、100'是柱型元件，以相互垂直的X、Y、Z轴为基准，将X轴方向设为长度，将Y轴方向设为宽度，将Z轴方向设为厚度时，长度为长轴，厚度为短抽，长度比厚度大，是沿着厚度方向层积有第一导电性半导体层10、光活性层20、第二导电性半导体层30及电极层40或极化诱导层40'的元件。
更具体地，Micro-Nano FIN LED元件100、100'在由长度和宽度构成的X-Y平面中具有预定的模样，与上述平面垂直的方向是厚度方向，沿着厚度方向层积构成LED元件的各层。这种结构的Micro-Nano FIN LED元件100、100'具有如下优点：即使在侧面露出的部分的光活性层20的厚度薄，通过由长度和宽度构成的平面，能够确保更广阔的发光面积。而且，由此，基于本发明的一实施例的Micro-Nano FIN LED元件100、100’的发光面积具备超过Micro-Nano FIN LED元件的纵截面的面积的2倍的宽广的发光面积。在此，纵截面是指与作为长度方向的X轴方向平行的截面，在宽度一定的元件的情况下，可以是上述X-Y平面。
具体地，参照图7a及图7b进行说明，图7a中所示的第一柱型元件1和图7b中所示的第二柱型元件1’是都具备层积有第一导电性半导体层2、光活性层3和第二导电性半导体层4的结构、长度l和厚度m相同且光活性层的厚度h也相同的柱型元件。但是，第一柱型元件1在厚度方向层积有第一导电性半导体层2、光活性层3和第二导电性半导体层4，另一方面，第二柱型元件1’在长度方向层积有各层，结构上有所差异。
这样的两元件1、1′在发光面积方面具有很大的差异，作为一例，设定长度l为4000nm厚度m为600nm，光活性层3的厚度h为100nm时，与发光面积相应的第一柱型元件1的光活性层3的表面积与第二柱型元件1’的光活性层3的表面积之比为6.42μm2：0.6597μm2，作为Micro-Nano FIN LED元件的第一柱型元件1的发光面积大9.84倍。而且，对于在整个光活性层的发光面积中露出于外部的光活性层3的表面积的比例，第一柱型元件1与第二柱型元件1’相近，但是由于增加的光活性层3的未露出的表面积的绝对值大很多，所以给露出的表面积的激子造成的影响减少很多，作为Micro-Nano FIN LED元件的第一柱型元件1比作为水平排列柱型元件的第二柱型元件1’，由表面缺陷给激子造成的影响变小很多，在发光效率及亮度方面，作为Micro-Nano FIN LED元件的第一柱型元件1明显比作为水平排列柱型元件的第二柱型元件1’优秀。进一步，在第二柱型元件1’的情况下，通过将沿着厚度方向层积有导电性半导体层和光活性层的晶片沿着厚度方向蚀刻而形成，其结果，相对长的元件长度对应于晶片厚度，为了增加元件的长度，不可避免地要增加蚀刻的深度，但蚀刻深度越大，元件表面的缺陷产生可能性越高，其结果，第二柱型元件1’相比于第一柱型元件1，虽然露出的光活性层的面积小，但表面缺陷产生可能性却更大，考虑到因表面缺陷的产生可能性增加导致的发光效率下降时，第一柱型元件1在发光效率及亮度方面明显优秀。
进一步，对于在第一导电性半导体层2和第二导电性半导体层4中的任一个中注入的正孔与在另一个中注入的电子的移动距离，第一柱型元件1相比于第二柱型元件1’短，由此，能够将在电子和/或正孔移动中，因壁面的缺陷造成被捕获的概率变小，能够将发光损失最小化，有利于将由电子-正孔速度不均衡造成的发光损失最小化。而且，在第二柱型元件1’的情况下，由于会发生因圆形柱型结构引起的较强的光路径变动，所以由电子-正孔生成的光的路径沿着长度方向发生共鸣，会在长度方向两末端进行发光，在元件躺着配置的情况下，由于强的侧面发光轮廓，导致正面发光效率差，但另一方面，在第一柱型元件1的情况下，由于在上部面和下部面进行发光，所以具有实现优秀的正面发光效率的优点。
本发明的Micro-Nano FIN LED元件100、100’，与上述的第一柱型元件1相同，沿着厚度方向层积导电性半导体层10、30和光活性层20，构成为长度比厚度大，具有进一步提高的发光面积。进而，即使露出的光活性层20的面积多少增加，由于也是厚度比长度小的形态的柱型，所以要蚀刻的深度变浅，能够减少在光活性层20的露出的表面发生缺陷的可能性，有利于防止由这样的缺陷造成的发光效率减少或者将其最小化。
上述平面在图1中以直角四边形示出，但不限于此，可以采用从等边四角形、平行四边形、梯形等普通的四角形的形状到椭圆形等的各种形状，不受限制。
而且，基于本发明的一实施例的Micro-Nano FIN LED元件100、100’的长度和宽度具有微米或纳米单位的大小，作为一例，Micro-Nano FIN LED元件100、100'的长度可以为1000～10000nm，宽度可以为250～1500nm。而且，厚度可以为100～3000nm。上述长度和宽度根据平面的形状而基准不同，作为一例，在上述平面为等边四角形、平行四边形的情况下，可以是两个对角线中的一个为长度、另一个为宽度，在梯形的情况下，高度、上边、底边中的长的是长度，与长的垂直的短的是宽度。或着，在上述平面的形状为椭圆的情况下，椭圆的长轴为长度，短轴为宽度。
此时，Micro-Nano FIN LED元件100、100'的长度与厚度之比为3∶1以上，更优选为长度达到该比率为6∶1以上，由此具有能够更容易通过电场使电极自对齐的优点。若长度小到Micro-Nano FIN LED元件100、100'的长度与厚度之比小于3∶1的情况下，难以通过电场使元件在电极上自对齐，元件在电极上不固定，有可能造成因工序缺陷产生的电接触短路。但是，长度与厚度之比可以是15∶1以下，由此有利于实现通过电场自对齐的转矩的最佳化等本发明的目的。
而且，上述Micro-Nano FIN LED元件100、100'的宽度可以比厚度大或与之相同，由此，Micro-Nano FIN LED元件100、100'利用电场排列于相互不同的两电极上时，能够防止在旁边躺着排列或使其最小化。若Micro-Nano FIN LED元件朝旁边躺着排列，则即使实现一端和另一端与相互不同的两电极分别接触的排列及安装，但在元件的侧面露出的光活性层与电极接触而产生的电短路可能导致不发光，由此可能造成不能执行原本的功能。
而且，上述Micro-Nano FIN LED元件100、100'可以是长度方向两端的大小不同的元件，作为一例，可以是具有作为长度的高度比上边和底边大的等边梯形的四角平面的柱型元件，根据上边与底边的长度差，其结果，可能在元件的长度方向两端蓄积的阳电子和阴电子产生差异，由此具有更容易通过电场自对齐的优点。
而且，在上述Micro-Nano FIN LED元件100、100'的第一导电性半导体层10的下部面，可以沿着元件的长度方向形成具有预定的宽度和厚度的凸出部11。对于上述凸出部11，会在后述的针对制造方法的说明中更加具体地说明，在沿着厚度方向蚀刻晶片之后，为了将蚀刻的LED部件从晶片上去除，从蚀刻的LED部分的下端部两侧面朝向作为中央部的内侧沿着水平方向进行蚀刻，其结果，能够生成上述凸出部11。上述凸出部11有助于执行针对Micro-Nano FIN LED元件100、100'的正面发光提取的改善功能。而且，当Micro-Nano FINLED元件100、100'在电极上自对齐时，上述凸出部11有助于以使与形成有凸出部11的元件一面对置的相反面位于电极上的方式控制排列。进而，在上述相反面位于电极上之后，为了使元件发光，可以在形成有凸出部11的元件的一面上形成电极，上述凸出部11使得与所形成的电极的接触面积增加，从而有利于改善电极与Micro-Nano FIN LED元件100、100'之间的机械性结合力。
此时，上述凸出部11的宽度为Micro-Nano FIN LED元件100、100’的宽度的50％以下，更优选形成为30％以下，由此，在LED晶片上蚀刻的Micro-Nano FIN LED元件部分的分离变得更加容易。若以凸出部形成为超过Micro-Nano FIN LED元件100、100'的宽度的50％，则有可能不易从LED晶片上去除被蚀刻的Micro-Nano FIN LED元件部分。而且，在不是期望部分的其他部分发生折断、分离，导致量产性和/或品质下降，还可能导致所生成的多个Micro-Nano FIN LED元件的长度和品质均匀性下降。另一方面，凸出部11的宽度可以形成为Micro-Nano FIN LED元件100、100'的宽度的10％以上。若凸出部的宽度小于Micro-Nano FIN LED元件100、100'的宽度的10％，则虽然容易从LED晶片分离，但在后述的侧面蚀刻时(参见图8(g)/图8(i)，图9(h)/图9(i))产生过度蚀刻而导致本不应被蚀刻的第一导电性半导体层10的一部分也被蚀刻，有可能不能发挥上述凸出部11的效果。而且，有可能因湿式蚀刻溶液而导致分离，所以可能发生如下问题：需要将在具有强碱性质的高危险性蚀刻溶液内分散着的Micro-Nano FIN LED元件100与湿式蚀刻溶液分离后进行清洗。另一方面，上述凸出部11的厚度具有第一导电性半导体层的厚度的10～30％程度的厚度，由此，可以将第一导电性半导体层形成为期望的厚度及品质，更有利于实现基于上述凸出部11的效果。在此，上述第一导电性半导体层10的厚度是指，以没有形成凸出部的第一导电性半导体层的下部面为基准的厚度。
作为具体的一例，上述凸出部11的宽度为50～300nm，厚度为50～400nm。
以下，说明Micro-Nano FIN LED元件100、100'所包含的各层。
Micro-Nano FIN LED元件100、100'包括第一导电性半导体层10和第二导电性半导体层30。所使用的导电性半导体层可以采用在照明、显示器中使用的通常的LED元件中采用的导电性半导体层，没有特别限制。根据本发明的优选的一实施例，上述第一导电性半导体层10和第二导电性半导体层30中的任一个包括至少一个n型半导体层，另一个导电性半导体层包括至少一个p型半导体层。
在上述第一导电性半导体层10包括n型半导体层的情况下，上述n型半导体层可以从具有InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的组合式的半导体材料、例如InAlGaN、GaN、AlGaN、InGaN、AlN、InN等中选择一种以上，可以掺杂第一导电性掺杂物(例如：Si、Ge、Sn等)。根据本发明的优选的一构成例，上述第一导电性半导体层10的厚度可以为1～3μm，但不限于此。
在上述第二导电性半导体层30包括p型半导体层的情况下，上述p型半导体层可以从具有InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的组合式的半导体物质、例如InAlGaN、GaN、AlGaN、InGaN、AlN、InN等中选择一种以上，可以掺杂第二导电性掺杂物(例如：Mg)。根据本发明的优选的一构成例，上述第二导电性半导体层30的厚度可以为0.01～0.30μm，但不限于此。
根据本发明的一实施例，上述第一导电性半导体层10和第二导电性半导体层30中的任一个包括p型GaN半导体层，另一个包括n型GaN半导体层，上述p型GaN半导体层的厚度为10～350nm，上述n型GaN半导体层的厚度为1000～3000nm，由此，注入到p型GaN半导体层的正孔与注入到n型GaN半导体层的电子的移动距离如图4b所示在长度方向相比于层积有半导体层和光活性层的柱型元件短，由此使得在移动中因壁面的缺陷而导致电子和/或正孔被捕获的概率变小，能够将发光损失最小化，有利于将由电子-正孔速度不均衡造成的发光损失最小化。
接下来，上述光活性层20形成于第一导电性半导体层10的上部，能够以单一或多量子阱结构形成。上述光活性层20可以采用在照明、显示器等中使用的通常的LED元件中包含的光活性层，没有特别限制。在上述光活性层20的上面和/或下面，可以形成掺杂有导电性掺杂物的包层(未图示)，掺杂有上述导电性掺杂物的包层可以由AlGaN层或InAlGaN层构成。除此之外，可以在光活性层20中使用AlGaN、AllnGaN等物质。这样的光活性层20，当对元件施加电场时，从分别位于光活性层的上面、下面的导电性半导体层向光活性层移动的电子和正孔在光活性层中发生电子-正孔对的结合，由此而发光。根据本发明的优选的一实施例，上述光活性层20的厚度为30～300nm，但不限于此。
接下来，在上述的第二导电性半导体层30上，如图1至图3中所示，可以形成电极层40，或者，如图4至图6中所示，可以形成极化诱导层40'。
先说明形成电极层40的情况，上述电极层40可以采用在照明、显示器中使用的通常的LED元件中包含的电极层，没有特别限制。上述电极层40可以采用将Cr、Ti、Al、Au、Ni、ITO及它们的氧化物或合金等单独或混合的材质，优选采用使发光损失最小化的透明的材质，作为一例，可以是ITO。另外，电极层40的厚度可以为50～500nm，但不限于此。
接着，说明形成极化诱导层40'的情况，上述极化诱导层40'在Micro-Nano FINLED元件100′的长度方向两端具有相互不同的电气极性，所以是基于电场的自对齐更加容易的层，而且在使用金属等材质的情况下，能够提高导电性，还能够兼做为电极层发挥作用。上述极化诱导层40'沿着元件长度方向在一端侧配置第一极化诱导层41，在另一端侧配置第二极化诱导层42，上述第一极化诱导层41和第二极化诱导层42的电气极性可以相互不同。作为一例，上述第一极化诱导层41可以是ITO，第二极化诱导层42可以是金属或半导体。而且，上述极化诱导层40'的厚度可以为50～500nm，但不限于此。上述第一极化诱导层41和第二极化诱导层42可以是将第二导电性半导体层30的上部面进行二等分而以相同的面积配置，但不限于此。也可以配置成第一极化诱导层41和第二极化诱导层42中的任一个的面积更大。
上述的第一导电性半导体层10、光活性层20、第二导电性半导体层30及电极层40或极化诱导层40'作为Micro-Nano FIN LED元件100、100’的必要结构要素而被包括，在各层的上面/下面还可以包括其他的荧光体层、活性层、半导体层、正孔模块层和/或电极层。
另一方面，根据本发明的一实施例，还包括以包覆上述光活性层20的露出面的方式在上述Micro-Nano FIN LED元件100、100'的侧面上形成的保护覆膜50。上述保护覆膜50是用于保护光活性层20的露出面的膜，至少将光活性层20的露出面整个包覆，作为一例，可以将Micro-Nano FIN LED元件100、100'的两侧面、前端面和后端面全部包覆。上述保护覆膜50优选包含氮化硅(Si3N4)、氧化硅(SiO2)、氧化铝(Al2O3)、氧化铪(HfO2)、氧化锆(ZrO2)、氧化钇(Y2O3)、二氧化钛(TiO2)、氮化铝(AlN)及氮化钙(GaN)中的任一种以上，更优选以上述成分构成且透明，但不限于此。根据本发明的优选的一实施例，上述保护覆膜的厚度为5nm～100nm，但不限于此。
基于上述的本发明的一实施例的Micro-Nano FIN LED元件100、100'可以被应用到通过电场诱导排列而使LED元件在电极上自对齐的电场排列组件用途。上述电场排列组件是通过利用电压在电极形成的电场而在电极上配置元件的工法构成的组件，对此的具体说明，本申请的发明人做出的大韩民国登录特许公报第10-1490758号、第10-1436123号可以作为本发明的参考而被引用。
上述的Micro-Nano FIN LED元件100、100'采用后述的制造方法制造，但不限于此。
参照图8及图9进行说明，Micro-Nano FIN LED元件100、100'通过包括如下步骤来制造：步骤(1)，准备依次层积有第一导电性半导体层10、光活性层20和第二导电性半导体层30的LED晶片51；步弱(2)，在上述LED晶片51的第二导电性半导体层30上形成电极层40或以电气极性相互不同的区域相邻的方式图案化的极化诱导层40’；步骤(3)，各个元件具有长度和宽度为纳米或微米大小的平面，以与上述平面垂直的厚度比上述长度小的方式，将LED晶片51沿着厚度方向蚀刻，形成多个Micro-Nano FIN LED柱52；以及步骤(4)，将上述多个Micro-Nano FIN LED柱52从上述LED晶片51分离。
参照图8，说明在第二导电性半导体层30上形成有电极层40的Micro-Nano FINLED元件100的制造方法，作为本发明的步骤(1)，执行准备在基板(未图示)上依次层积有第一导电性半导体层10、光活性层20和第二导电性半导体层30的LED晶片51的步骤。
对上述LED晶片51所具备的各层的说明与上述相同，所以在此省略说明，以没有说明的部分为中心进行说明。
首先，LED晶片51内的上述第一导电性半导体10的厚度可以比上述的Micro-NanoFIN LED元件100中的第一导电性半导体层10的厚度厚。而且，上述LED晶片51内的各层可以具备c-plane结晶结构。
上述LED晶片51可以被执行清洗工序，上述清洗工序可以适当地采用通常的晶片的清洗溶液和清洗工序，本发明中不做特别限定。作为上述清洗溶液的一例，可以是异丙醇、丙酮及盐酸，但不限于此。
接下来，作为本发明的步骤(2)，如图8(b)所示，可以执行在上述LED晶片51的第二导电性半导体层30上形成电极层40的步骤。上述电极层40可以通过在半导体层上形成电极的通常的方法形成，作为一例，可以通过基于溅射的蒸镀来形成。上述电极层40的材质如上所述作为一例可以是ITO，可以形成为约150nm的厚度。上述电极层40在蒸镀工序后可以进一步经由快速热退火(rapid thermal annealing)工序，作为一例，可以在600℃下处理10分钟，可以考虑电极层的厚度、材质等适当调节，所以本发明中不做特别限定。
接下来，作为本发明的步骤(3)，执行如下步骤：各个元件具有长度和宽度为纳米或微米大小的平面，以与上述平面垂直的厚度比上述长度小的方式，将LED晶片51沿着厚度方向蚀刻，形成多个Micro-Nano FIN LED柱52。
上述步骤(3)具体地包括如下步骤来执行：步骤3-1)，以各个元件为具有长度和宽度为纳米或微米大小的预定的模样的平面的方式，在电极层40的上部面形成掩膜图案层61(图8(c))；步骤3-2)，按照掩膜图案层61的图案，沿着厚度方向将第一导电性半导体层10蚀刻一部分厚度，形成多个Micro-Nano FIN LED柱52(图8(d))；步骤3-3)，以包覆各个Micro-Nano FIN LED柱52的露出的侧面的方式形成绝缘覆膜62(图8(e))；步骤3-4)，以使相邻的Micro-Nano FIN LED柱52之间的第一导电性半导体层10的上部面(图8(f)的A部分)露出且包覆Micro-Nano FIN LED柱52的侧面的绝缘覆膜不被去除的的方式，将在第一导电性半导体层10的上部形成的绝缘覆膜62的一部分去除(图8(f))；步骤3-5)，通过露出的第一导电性半导体层的上部(图8(f)的A部分)，将上述第一导电性半导体层10沿着厚度方向进一步蚀刻，从而形成第一导电性半导体层10的侧面一部分(图8(g)的B部分)露出的多个Micro-Nano FIN LED柱(图8(g))；步骤3-6)，对于各个Micro-Nano FIN LED柱中露出的上述第一导电性半导体层10，以从宽度方向的两侧面朝向作为中央侧的侧面的方式蚀刻第一导电性半导体层10(图8(i))；以及步骤3-7)，将在电极层40的上部配置的掩膜图案层61和包覆侧面的绝缘覆膜62去除(图8(i))。
首先，作为步骤3-1)，可以执行如下步骤：以各个元件为具有长度和宽度为纳米或微米大小的预定的模样的平面的方式，在电极层40的上部面形成掩膜图案层61(图8(c))。
上述掩膜图案层61是以成为要构成的LED元件的期望的平面形状的方式图案化的层，可以采用LED晶片蚀刻时使用的公知的方法和材质形成。作为上述掩膜图案层61的一例，可以是SiO2硬掩膜图案层。简单说明形成SiO2硬掩膜图案层的方法，能够通过包括如下步骤来形成：在电极层40上形成没有被图案化的SiO2硬掩膜层的步骤；在上述SiO2硬掩膜层上形成金属层的步骤；在上述金属层上形成预定的图案的步骤；按照上述图案，沿着厚度方向将上述金属层和SiO2硬掩膜层蚀刻的步骤；以及去除金属层的步骤。
上述掩膜层是衍生出掩膜图案层61的层，作为一例，可以通过蒸镀SiO2形成。上述掩膜层的厚度可以形成为0.5～3μm，作为一例，可以形成为1.2μm。而且，作为上述金属层的一例，可以是铝层，上述铝层可以通过蒸镀形成。在所形成的金属层上形成的预定的图案用于构成掩膜图案层的图案，是采用通常的方法形成的图案。作为一例，上述图案是通过利用了感光性物质的光刻法形成或通过公知的纳米压印工法、激光干涉光刻法、电子束光刻法等形成的图案。之后执行按照所形成的图案蚀刻金属层和SiO2硬掩膜层的步骤，作为一例，上述金属层可以ICP(inductively coupled plasma：电感耦合等离子体)形成，SiO2硬掩膜层或压印的聚合层可以通过RIE(reactive ion etching：反应性离子蚀刻法)这类的干式蚀刻法进行蚀刻。
接下来，可以执行将在蚀刻的SiO2硬掩膜层的上部存在的金属层、其他感光性物质层或通过压印工法而留下的聚合层去除的步骤。上述去除可以根据材质而采用通常的湿式蚀刻或干式蚀刻方法执行，本发明中省略对此的具体说明。
图8(c)是在电极层40上图案化有SiO2硬掩膜层61的俯视图，之后作为步骤3-2)，如图8(d)所示，执行如下步骤：按照上述图案，沿着LED晶片51的厚度方向蚀刻第一导电性半导体层10的一部分厚度，形成多个Micro-Nano FIN LED柱52。上述蚀刻可以采用ICP这样的通常的干式蚀刻法执行。
然后，作为步骤3-3)，如图8(e)所示，执行如下步骤：以包覆各个Micro-Nano FINLED柱52的露出的侧面的方式形成绝缘覆膜62。包覆于侧面的绝缘覆膜62可以通过蒸镀形成，作为其材质的一例可以是SiO2，但不限于此。上述绝缘覆膜62可以作为侧面掩膜发挥作用，具体地，如图8(i)所示，在为了将Micro-Nano FIN LED柱52分离而从侧面方向蚀刻第一导电性半导体层10的侧面部分(图8(g)的B部分)的工序中，要成为Micro-Nano FIN LED元件100的第一半导体层10的部分不被蚀刻，从而执行防止因蚀刻工序造成损伤的功能。上述绝缘覆膜62的厚度可以是100～600nm，但不限于此。
接下来，作为步骤3-4)，如图8(f)所示，执行如下步骤：以使相邻的Micro-NanoFIN LED柱52之间的第一导电性半导体层10的上部面(图8(f)的A)露出且包覆Micro-NanoFIN LED柱52的侧面的绝缘覆膜62不被去除的方式，将在第一导电性半导体层10的上部形成的绝缘覆膜62的一部分去除。上述绝缘覆膜62的去除可以考虑材质，通过合适的蚀刻法执行，作为一例，SiO2的绝缘覆膜62可以通过RIE这样的干式蚀刻去除。
接下来，作为步骤3-5)，如图8(g)所示，执行如下步骤：沿着厚度方向将露出的第一导电性半导体层10的上部(图8(f)的A)进一步蚀刻，形成第一导电性半导体层10的侧面一部分露出的多个Micro-Nano FIN LED柱。如上所述，第一导电性半导体层10的露出的侧面部分(B)是在后述的步骤中形成与基板平行的方向进行侧面蚀刻的部分，第一导电性半导体层10沿着厚度方向进一步蚀刻的工序，作为一例，可以采用ICP这样的干式蚀刻法。
之后，作为步骤3-6)，如图8(i)所示，执行如下步骤：对侧面露出的上述第一导电性半导体层部分(图8(g)的B)沿着与基板平行的方向进行侧面蚀刻。上述侧面蚀刻可以通过湿式蚀刻执行，作为一例，上述湿式蚀刻可以利用四甲基氢氧化铵(TMAH)溶液以60～100℃的温度执行。
之后，在沿着侧面方向进行了湿式蚀刻之后，作为步骤3-7)，如图8(j)所示，执行如下步骤：将在电极层40的上部配置的掩膜图案层61和包覆侧面的绝缘覆膜62去除。配置于上部的掩膜图案层61和绝缘覆膜62的材质都可以是SiO2，可以通过湿式蚀刻去除。作为一例，上述湿式蚀刻可以利用BOE(Buffer oxide etchant)执行。
根据本发明的一实施例，在上述的步骤(3)与步骤(4)之间，作为步骤(5)，可以执行在多个Micro-Nano FIN LED柱的侧面形成保护覆膜50的步骤。上述保护覆膜50可以如图8(k)所示，作为一例，通过蒸镀形成，厚度为10～100nm，作为一例，可以形成为40nm，对于材质，作为一例可以使用氧化铝。在使用氧化铝的情况下，作为上述蒸镀的一例，可以使用ALD(原子层蒸镀)工法。而且，为了仅在多个Micro-Nano FIN LED柱的侧面形成被蒸镀的保护覆膜50，除了侧面之外的其余部分的保护覆膜50可以通过蚀刻、作为一例通过ICP的干式蚀刻法去除。另一方面，图8(I)中示出上述保护覆膜50将整个侧面包覆，但是在侧面，除了光活性层之外的其余部分的全部或一部分也可以没有形成上述保护覆膜50。
接下来，作为基于本发明的步骤(4)，如图8(m)所示，可以执行将上述多个Micro-Nano FIN LED柱52从上述LED晶片分离的步骤。上述分离可以是利用了切割器的切割或利用了粘接性膜的脱离，本发明中不做特别限定。
而且，参照图9，说明制造在第二导电性半导体层30上形成有极化诱导层40'的Micro-Nano FIN LED元件100′的方法。
形成有极化诱导层40’的Micro-Nano FIN LED元件100′的制造方法相比于形成有电极层40的Micro-Nano FIN LED元件100的制造方法，只有替代电极层40而形成极化诱导层40’的步骤(2)不同，其余工序全部相同。
参照图9，说明步骤(2)，如图9(b)及图9(c1)和图9(c2)所示，执行在上述LED晶片51的第二导电性半导体层30上形成极化诱导层40’的步骤。上述极化诱导层40'具体地是在上述LED晶片51的第二导电性半导体层30上以电气极性相互不同的区域相邻的方式图案化的。更具体地，上述步骤(2)包括如下步骤来执行：步骤2-1)，在第二导电性半导体层30上形成第一极化诱导层41(图9(b))；步骤2-2)，按照预定的图案，沿着厚度方向蚀刻上述第一极化诱导层41(未图示)；以及步骤2-3)，在被蚀刻的凹刻部分形成第二极化诱导层42(图9(c1)及图9(c2))。下面针对与图8中所示的制造方法不同的步骤(2)进行说明，图9的其余说明可以借鉴针对图8的说明。
上述步骤(2)是在第二导电性半导体层30上形成极化诱导层40’的步骤，更具体地，可以经由下述细化的步骤来制造。
首先，作为步骤2-1)，可以执行在第二导电性半导体层30上形成第一极化诱导层41的步骤(图9(b))。上述第一极化诱导层41是在半导体层上形成的通常的电极层，作为一例，可以使用Cr、Ti、Ni、Au、ITO等，从透明性方面考虑，优选ITO。第一极化诱导层41可以通过形成电极的通常的方法形成，作为一例，可以通过基于溅射的蒸镀来形成。作为一例，在ITO使用的情况下，以约150nm的厚度蒸镀，蒸镀工序后，进一步经由快速热退火(rapidthermal annealing)工序，可以在600℃下处理10分钟，可以考虑第一极化诱导层41的厚度、材质等适当调节，本发明中不做特别限定。
接下来，作为步骤2-2)，可以执行按照预定的图案沿着厚度方向蚀刻上述第一极化诱导层41的步骤。该步骤是准备要形成后述的第二极化诱导层42的区域的步骤，可以考虑元件内的第一极化诱导层41和第二极化诱导层42的面积比例、配置方式来决定上述图案。作为一例，上述图案可以如图9(d)所示，第一极化诱导层41和第二极化诱导层42以并列地交互配置的方式形成。上述图案可以适当采用通常的光刻工法或纳米压印工法等形成，本发明中省略对此的详细说明。
上述蚀刻可以考虑第一极化诱导层41的材质而选择适当的公知的蚀刻方法执行。作为一例，在上述第一极化诱导层41为ITO的情况下，通过湿式蚀刻进行蚀刻。此时，蚀刻的厚度可以是蚀刻到第二导电性半导体层30的上部面，即、可以沿着厚度方向将ITO全部蚀刻，但不限于此。具体地，可以沿着厚度方向只蚀刻ITO的一部分，在被蚀刻的凹刻部分形成第二极化诱导层42，在该情况下，构成为在元件的一端上部层形成层积有ITO的第一极化诱导层41和第二极化诱导层42的2层结构。
接下来，作为步骤2-3)，可以执行在被蚀刻的凹刻部分形成第二极化诱导层42的步骤(图9(c1)及图9(c2))。上述第二极化诱导层42只要是与所选择的第一极化诱导层41的电气极性不同的材质即可，可以采用通常的LED中使用的物质，没有特别限定，作为一例，可以是金属或半导体，具体为镍或铬。它们的形成方法可以采用蒸镀等，根据材质而适当地采用公知的方法，本发明中不做特别限定。
以上说明了本发明的一实施例，但本发明的思想不限于说明书中揭示的实施例，本领域技术人员可以在相同思想的范围内通过结构要素的附加、变更、删除、追加等容易地做出其他实施例，这些也包括在本发明的思想范围内。

Claims (16)

1.一种Micro-Nano FIN LED元件制造方法，包括：
步骤(1)，准备依次层积有第一导电性半导体层、光活性层及第二导电性半导体层的LED晶片；
步骤(2)，在所述LED晶片的第二导电性半导体层上形成电极层或以电气极性相互不同的区域相邻的方式图案化的极化诱导层；
步骤(3)，以各个元件具有长度和宽度为纳米或微米大小的平面且以与所述平面垂直的厚度比所述长度小的方式将LED晶片沿着厚度方向蚀刻，形成多个Micro-Nano FIN LED柱；以及
步骤(4)，使所述多个Micro-Nano FIN LED柱从所述LED晶片分离。
2.根据权利要求1所述的Micro-Nano FIN LED元件制造方法，其特征在于，
在所述步骤(2)中，极化诱导层通过包括如下步骤来形成：
步骤2-1)，在第二导电性半导体层上形成第一极化诱导层；
步骤2-2)，按照预定的图案沿着厚度方向蚀刻所述第一极化诱导层；以及
步骤2-3)，在被蚀刻的凹刻部分形成第二极化诱导层。
3.根据权利要求1所述的Micro-Nano FIN LED元件制造方法，其特征在于，
所述步骤(3)包括：
步骤3-1)，以使各个元件具有长度和宽度为纳米或微米大小的平面形状的方式在电极层或极化诱导层的上部面形成掩膜图案层；
步骤3-2)，按照所述掩膜图案层的图案，沿着厚度方向蚀刻至第一导电性半导体层的一部分厚度，形成多个Micro-Nano FIN LED柱；
步骤3-3)，以包覆各个Micro-Nano FIN LED柱的露出的侧面的方式形成绝缘覆膜；
步骤3-4)，以使相邻的Micro-Nano FIN LED柱之间的第一导电性半导体层的上部面露出且包覆Micro-Nano FIN LED柱的侧面的绝缘覆膜没有被去除的方式，将在第一导电性半导体层的上部形成的绝缘覆膜的一部分去除；
步骤3-5)，将露出的第一导电性半导体层的上部沿着厚度方向进一步蚀刻，形成第一导电性半导体层的侧面一部分露出的多个Micro-Nano FIN LED柱；
步骤3-6)，从各个Micro-Nano FIN LED柱的露出的第一导电性半导体层的宽度方向的两侧面朝向中央侧蚀刻第一导电性半导体层；以及
步骤3-7)，去除在电极层或极化诱导层的上部配置的掩膜图案层和包覆侧面的绝缘覆膜。
4.根据权利要求1所述的Micro-Nano FIN LED元件制造方法，其特征在于，
在所述步骤(3)和步骤(4)之间，还包括步骤(5)，在多个Micro-Nano FIN LED柱的侧面形成保护覆膜。
5.根据权利要求1所述的Micro-Nano FIN LED元件制造方法，其特征在于，
在所述步骤(4)中，分离的Micro-Nano FIN LED元件的第一导电性半导体层的下部面，沿着元件的长度方向形成有具有预定的宽度和厚度的凸出部。
6.一种Micro-Nano FIN LED元件，其是具有长度和宽度为纳米或微米大小的平面且与所述平面垂直的厚度比所述长度小的柱型元件，沿着厚度方向依次层积有第一导电性半导体层、光活性层、第二导电性半导体层及电极层或极化诱导层。
7.根据权利要求6所述的Micro-Nano FIN LED元件，其特征在于，
所述极化诱导层构成为元件的长度方向的两端的电气极性相互不同。
8.根据权利要求6所述的Micro-Nano FIN LED元件，其特征在于，
所述长度为1000～1000nm，厚度为100～3000nm。
9.根据权利要求6所述的Micro-Nano FIN LED元件，其特征在于，
所述元件的长度与厚度之比为3∶1以上。
10.根据权利要求6所述的Micro-Nano FIN LED元件，其特征在于.
所述极化诱导层由沿着元件的长度方向相邻配置且电气极性相互不同的第一极化诱导层和第二极化诱导层构成。
11.根据权利要求10所述的Micro-Nano FIN LED元件，其特征在于，
所述第一极化诱导层是ITO，第二极化诱导层是金属或半导体。
12.根据权利要求6所述的Micro-Nano FIN LED元件，其特征在于，
所述Micro-Nano FIN LED元件的发光面积超过Micro-Nano FIN LED元件的纵截面面积的2倍。
13.根据权利要求6所述的Micro-Nano FIN LED元件，其特征在于，
所述Micro-Nano FIN LED元件是通过电场诱导排列而使LED元件在电极上自对齐的电场排列组件用途。
14.根据权利要求6所述的Micro-Nano FIN LED元件，其特征在于，
所述第一导电性半导体层和第二导电性半导体层中的任一个包含p型GaN半导体层，另一个包含n型GaN半导体层，
所述p型GaN半导体层的厚度为10～350nm，所述n型GaN半导体层的厚度为100～3000nm，光活性层的厚度为30～200nm。
15.根据权利要求6所述的Micro-Nano FIN LED元件，其特征在于，
所述Micro-Nano FIN LED元件的第一导电性半导体层的下部面，沿着元件的长度方向形成有具有预定的宽度和厚度的凸出部。
16.根据权利要求15所述的Micro-Nano FIN LED元件，其特征在于，
所述凸出部的宽度具有相对于Micro-Nano FIN LED元件的宽度为50％以下的长度。
CN202180031202.0A 2020-04-27 2021-04-27 Micro-Nano PIN LED元件及其制造方法 Pending CN115668517A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR10-2020-0050884 2020-04-27
KR1020200050884A KR102345917B1 (ko) 2020-04-27 2020-04-27 마이크로-나노핀 led 소자 및 이의 제조방법
KR1020200051422A KR102332349B1 (ko) 2020-04-28 2020-04-28 마이크로-나노핀 led 소자 및 이의 제조방법
KR10-2020-0051422 2020-04-28
PCT/KR2021/005309 WO2021221437A1 (ko) 2020-04-27 2021-04-27 마이크로-나노핀 led 소자 및 이의 제조방법

Publications (1)

Publication Number Publication Date
CN115668517A true CN115668517A (zh) 2023-01-31

Family

ID=78373764

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180031202.0A Pending CN115668517A (zh) 2020-04-27 2021-04-27 Micro-Nano PIN LED元件及其制造方法

Country Status (3)

Country Link
US (1) US20230223492A1 (zh)
CN (1) CN115668517A (zh)
WO (1) WO2021221437A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116344708B (zh) * 2023-05-22 2023-12-08 西湖烟山科技(杭州)有限公司 一种基于自对准工艺的Micro-LED器件制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100955881B1 (ko) * 2007-09-13 2010-05-06 고려대학교 산학협력단 이중벽 나노튜브의 발광특성 조절방법
KR101140096B1 (ko) * 2009-10-12 2012-04-30 전북대학교산학협력단 나노로드 발광 다이오드 및 이의 제조방법
KR101244926B1 (ko) * 2011-04-28 2013-03-18 피에스아이 주식회사 초소형 ｌｅｄ 소자 및 그 제조방법
KR101672781B1 (ko) * 2014-11-18 2016-11-07 피에스아이 주식회사 수평배열 어셈블리용 초소형 led 소자, 이의 제조방법 및 이를 포함하는 수평배열 어셈블리
KR102608987B1 (ko) * 2018-09-07 2023-12-05 삼성디스플레이 주식회사 발광 소자, 그의 제조 방법, 및 발광 소자를 구비한 표시 장치

Also Published As

Publication number Publication date
WO2021221437A1 (ko) 2021-11-04
US20230223492A1 (en) 2023-07-13

Similar Documents

Publication Publication Date Title
US7977695B2 (en) Semiconductor light emitting device and method for manufacturing the same
US20230187418A1 (en) Full-color led display using micro-nanopin led elements, and method for producing same
KR20140000818A (ko) 유전체 리플렉터를 구비한 발광소자 및 그 제조방법
WO2021254177A1 (zh) 发光器件及其制作方法、显示面板
CN115668517A (zh) Micro-Nano PIN LED元件及其制造方法
KR102629568B1 (ko) 초박형 led 소자, 이를 포함하는 잉크젯용 잉크 및 광원
US20230132210A1 (en) Ultra-thin transfer film of ultra-thin led element for manufacturing ultra-thin led electrode assembly using laser-assisted multi-chip transfer printing, ultra-thin led electrode assembly, and manufacturing method thereof
US20240021768A1 (en) Micro-nano pin led electrode assembly, manufacturing method therefor, and light source including same
US20230130620A1 (en) High-resolution ultra-thin led display for ar and vr devices and manufacturing method thereof
US20050012107A1 (en) [led device ]
KR102573266B1 (ko) 초박형-led 유연 스킨 패치 및 이의 제조방법
KR102332349B1 (ko) 마이크로-나노핀 led 소자 및 이의 제조방법
KR102359042B1 (ko) 마이크로-나노핀 led 전극어셈블리 및 이의 제조방법
KR102345917B1 (ko) 마이크로-나노핀 led 소자 및 이의 제조방법
KR102332350B1 (ko) 마이크로-나노핀 led 전극어셈블리 및 이의 제조방법
KR102378757B1 (ko) 마이크로-나노핀 led 소자를 포함하는 광원 및 이를 포함하는 기기
KR102541515B1 (ko) 초박형 핀 led 소자 및 이를 포함하는 초박형 핀 led 전극어셈블리
KR102618047B1 (ko) Led 구조물, 이를 포함하는 잉크젯용 잉크 및 광원
KR102551869B1 (ko) 로드형 led 소자 수직배치형 전극 어셈블리, 이의 제조방법 및 이를 포함하는 광원
TWI846102B (zh) Ar、vr設備用高分辨率超薄led顯示器及其製造方法
TWI820559B (zh) 超薄型led電極組件及其製造方法
KR20220133641A (ko) 초박형 led 소자를 이용한 풀-컬러 led 디스플레이 및 이의 제조방법
CN116936704A (zh) 发光二极管及发光装置
CN117747728A (zh) 发光装置、发光二极管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination