CN103247579A - 积层复合体、半导体元件承载基板、半导体元件形成晶片、半导体装置及其制造方法 - Google Patents

积层复合体、半导体元件承载基板、半导体元件形成晶片、半导体装置及其制造方法 Download PDF

Info

Publication number
CN103247579A
CN103247579A CN2013100497486A CN201310049748A CN103247579A CN 103247579 A CN103247579 A CN 103247579A CN 2013100497486 A CN2013100497486 A CN 2013100497486A CN 201310049748 A CN201310049748 A CN 201310049748A CN 103247579 A CN103247579 A CN 103247579A
Authority
CN
China
Prior art keywords
semiconductor element
sealing
wafer
resin layer
aforementioned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100497486A
Other languages
English (en)
Other versions
CN103247579B (zh
Inventor
塩原利夫
秋叶秀树
关口晋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2012024452A external-priority patent/JP5542848B2/ja
Priority claimed from JP2012063158A external-priority patent/JP5770662B2/ja
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to CN201710842002.9A priority Critical patent/CN107706159A/zh
Publication of CN103247579A publication Critical patent/CN103247579A/zh
Application granted granted Critical
Publication of CN103247579B publication Critical patent/CN103247579B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B5/00—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/269—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension including synthetic resin or polymer layer or component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31511—Of epoxy ether
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31652—Of asbestos
    • Y10T428/31663—As siloxane, silicone or silane

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明是一种密封材料积层复合体，其特征在于，用于总括密封承载有半导体元件的基板的半导体元件承载面、或形成有半导体元件的晶片的半导体元件形成面；并且，包括支持晶片、及由被形成于该支持晶片的一面上的未固化的热固化性树脂所构成的未固化树脂层。这样一来，可以提供一种密封材料积层复合体，所述密封材料积层复合体即使在密封通用性非常高、大直径或薄型的基板/晶片的情况，也能够抑制基板/晶片的翘曲、及半导体元件的剥离，并能够以晶片级总括密封承载有半导体元件的基板的半导体元件承载面、或形成有半导体元件的晶片的半导体元件形成面，且密封后的耐热性和耐湿性等优异。

Description

积层复合体、半导体元件承载基板、半导体元件形成晶片、半导体装置及其制造方法
技术领域
本发明涉及一种密封材料积层复合体、密封后半导体元件承载基板、密封后半导体元件形成晶片、半导体装置、及半导体装置的制造方法，所述密封材料积层复合体能以晶片级总括密封。 
背景技术
先前以来，承载有半导体元件的基板的半导体元件承载面、或形成有半导体元件的晶片的半导体元件形成面的晶片级密封，提案、研究出各种方式，可以例示以下方法：利用旋涂(spin coating)的密封、利用丝网印刷的密封（专利文献1）、使用使热熔融性环氧树脂涂层于薄膜支持体上的复合片材的方法（专利文献2及专利文献3）。 
其中，作为承载有半导体元件的基板的半导体元件承载面的晶片级密封方法，以下方法最近得以投入批量生产：在金属、硅晶片、或玻璃基板等的上部，粘贴具有双面粘着层的薄膜，或利用旋涂等涂布粘着剂，然后使半导体元件排列粘着、承载于该基板上，作为半导体元件承载面，然后，在用液状环氧树脂或环氧模塑化合物(epoxy molding compound)等加热下，加压成型密封，从而密封该半导体元件承载面（专利文献4）。并且，同样地，作为形成有半导体元件的晶片的半导体元件形成面的晶片级密封方法，以下方法最近得以投入批量生产：在用液状环氧树脂或环氧模塑化合物等加热下，加压成型密封，从而密封该半导体元件形成面。 
然而，在如上所述的方法中，当使用200mm（8英寸）左右的小直径晶片(wafer)、或金属等小直径基板时，目前尚可以密封而无重大问题，但是当密封300mm（12英寸）以上的承载半导体元件的大直径基板、或形成有半导体元件的大直径晶片的情况，由于密封固化时的环氧树脂等的收缩应力，导致基板或晶片产生翘曲，成为重大的问题。并且，当以晶片级密封承载半导体元件的大直径基板的半导体元件承载面时，将产生由于密封固化时的环 氧树脂等的收缩应力，而导致半导体元件从金属等基板上剥离的问题，因而，导致无法投入批量生产的重大问题。 
作为解决这种由将承载有半导体元件的基板、或形成有半导体元件的晶片的直径放大而随之而来的问题的方法，可以列举以下方法：向密封用树脂组合物中填充接近90wt%的填充剂；或，通过降低密封用树脂组合物的弹性来减小固化时的收缩应力（专利文献1、专利文献2、及专利文献3）。 
然而，如果填充接近90wt%的填充剂，密封用树脂组合物的粘度将上升，当将密封用树脂组合物浇铸成型、密封时，将重新产生以下问题：基板上所承载的半导体元件受力，半导体元件从基板上剥离。并且，如果降低密封用树脂的弹性，密封的承载有半导体元件的基板、或形成有半导体元件的晶片的翘曲得以改善，但将重新产生耐热性和耐湿性等密封性能的降低。因此，利用这些解决方法，尚未达到根本性的解决。根据以上所述，寻求一种密封材料，所述密封材料即使在密封大直径晶片或金属等大直径基板时，基板或晶片也不会产生翘曲，或半导体元件也不会从金属等基板上剥离，并能以晶片级总括密封承载有半导体元件的基板的半导体元件承载面、或形成有半导体元件的晶片的半导体元件形成面，且密封后的耐热性和耐湿性等密封性能优异。 
现有技术文献 
专利文献 
专利文献1：日本特开2002-179885号公报 
专利文献2：日本特开2009-60146号公报 
专利文献3：日本特开2007-001266号公报 
专利文献4：日本特表2004-504723号公报 
发明内容
除上述以外，还存在以下问题：即使利用耐热性和耐湿性等密封性能优异的密封材料来密封，当包含微量的来自于纤维基材的离子性杂质或由半导体装置外部侵入进来的离子性杂质、以及来自于半导体元件、半导体元件承载基板的离子性杂质时，半导体装置的可靠性将降低。 
本发明是为了解决上述问题而完成，其目的在于提供一种密封材料积层 复合体，所述密封材料积层复合体即使在密封大口径或薄型的基板/晶片的情况，也能够抑制基板/晶片的翘曲、及半导体元件的剥离，并能够以晶片级总括密封承载有半导体元件的基板、或所形成的晶片的半导体元件承载面或形成面，且密封后的耐热性和耐湿性等密封性能优异，通用性非常高。 
并且，本发明的目的在于提供一种利用该密封材料积层复合体而被密封的密封后半导体元件承载基板及密封后半导体元件形成晶片、一种将该密封后半导体元件承载基板及该密封后半导体元件形成晶片单颗化(singulation)的半导体装置、及一种使用前述密封材料积层复合体的半导体装置的制造方法。 
为了解决上述问题，在本发明中，提供一种密封材料积层复合体，其特征在于，用于总括密封承载有半导体元件的基板的半导体元件承载面、或形成有半导体元件的晶片的半导体元件形成面；并且，包括支持晶片、及由被形成于该支持晶片的一面上的未固化的热固化性树脂所构成的未固化树脂层。 
如果是这种密封材料积层复合体，那么由于支持晶片可以抑制密封固化时的未固化树脂层的收缩应力，因此，密封材料积层复合体即使在密封大口径或薄型的基板/晶片的情况，也能够抑制基板/晶片的翘曲、及半导体元件的剥离，并能够以晶片级总括密封承载或形成有半导体元件的基板/晶片面，且密封后的耐热性和耐湿性等密封性能优异，通用性非常高。 
并且，优选为，前述支持晶片，与前述承载有半导体元件的基板或前述形成有半导体元件的晶片的膨胀系数的差为3ppm以下。 
这样一来，如果膨胀系数差为3ppm以下，那么通过消除支持晶片与承载或形成有半导体元件的基板/晶片的膨胀系数的差，可以更准确地抑制密封的基板/晶片的翘曲、及半导体元件的剥离，因此优选。 
并且，前述未固化树脂层的厚度与晶片上所承载或形成的半导体元件的厚度相关。为了确保高度的可靠性，距离半导体元件表面上的（垂直方向的）密封树脂层的厚度为10～2000微米(μm)。由此，前述未固化树脂层的厚度优选为20微米以上且2000微米以下。如果前述未固化树脂层的厚度为20微米以上，由于能够在半导体元件上确保所需的密封树脂层的厚度，并抑制因过薄而产生填充性不良或膜厚不均匀，因此优选；如果为2000微米以下， 由于能够抑制因密封的密封后的晶片及半导体装置的厚度过厚而导致难以以高密度构装，因此优选。 
进一步，优选为，前述未固化树脂层，包含在不足50℃下固体化，并在50℃以上且150℃以下溶融的环氧树脂、硅酮树脂、及环氧硅混成树脂中的任一种。 
如果是这种前述未固化树脂层，由于操作容易，且作为密封材料的特性也优异，并且膨胀系数差非常小的支持晶片可以抑制包含这些树脂的未固化树脂层的固化时的收缩应力，因此，密封材料积层复合体即使在密封大口径或薄型的基板/晶片的情况，也能够更准确地抑制基板/晶片的翘曲、及半导体元件的剥离，并能够以晶片级总括密封形成有半导体元件的晶片的半导体元件形成面；且，如果密封材料积层复合体具有包含这些树脂的未固化树脂层，那么尤其是密封后的耐热性和耐湿性等密封性能优异。 
并且，前述支持晶片优选为，是将热固化性树脂组合物含浸于纤维基材中，并将该热固化性树脂组合物半固化或固化而成的树脂含浸纤维基材；前述未固化树脂层，是由在前述树脂含浸纤维基材的一面上以超过200μm且2000μm以下的厚度而形成的未固化的热固化性树脂组合物所构成；含浸于前述纤维基材中的热固化性树脂组合物、及形成前述未固化树脂层的热固化性树脂组合物的至少一者，含有离子捕集剂(trapping agent)。 
如果是这种密封材料积层复合体，由于未固化树脂层的厚度适宜，并且膨胀系数非常小的树脂含浸纤维基材可以抑制密封固化时的未固化树脂层的收缩应力，因此，即使在密封大口径的有机基板、金属等大直径基板、或晶片的情况，也能够抑制基板/晶片的翘曲、及半导体元件从基板上剥离，并且以晶片级总括密封半导体元件承载面，且密封后的耐热性和耐湿性等密封性能优异。并且，密封材料积层复合体通过含有离子捕集剂，可以提供一种可靠性较高的半导体装置，且通用性较高。 
并且，优选为，含浸于前述纤维基材中的热固化性树脂组合物、及形成前述未固化树脂层的热固化性树脂组合物两者，含有前述离子捕集剂。 
这样一来，由于能够更准确地捕捉由半导体装置外部侵入进来的离子性杂质、以及来自于纤维基材、半导体元件及半导体元件承载基板的离子性杂质，因此，此密封材料积层复合体可以提供一种可靠性更高的半导体装置。 
进一步，在本发明中，提供一种密封后半导体元件承载基板、及密封后半导体元件形成晶片，利用前述密封材料积层复合体的未固化树脂层，来被覆已承载或形成有半导体元件的基板/晶片的半导体元件承载面、或半导体元件形成面，并通过加热、固化该未固化树脂层，从而利用前述密封材料积层复合体而被总括密封。 
如果是这种密封后半导体元件承载基板及密封后半导体元件形成晶片，那么可以抑制晶片产生翘曲、或半导体元件剥离。 
并且，在本发明中，提供一种半导体装置，它是切割前述密封后半导体元件承载基板、或密封后半导体元件形成晶片，而单颗化。 
如果是这种半导体装置，由于是由一种被耐热性和耐湿性等密封性能优异的密封材料积层复合体密封且其翘曲得以抑制的基板/晶片来制造半导体装置，因此，半导体装置的残余应力较少且品质较高。 
并且，在本发明中，提供一种半导体装置的制造方法，其具有以下工序：被覆工序，是利用前述密封材料积层复合体的未固化树脂层，来被覆已承载有半导体元件的基板的半导体元件承载面、或形成有半导体元件的晶片的半导体元件形成面；密封工序，是通过加热、固化该未固化树脂层，而总括密封前述半导体元件承载面或前述半导体元件形成面，作成密封后半导体元件承载基板、或密封后半导体元件形成晶片；及，单颗化工序，是通过切割该密封后半导体元件承载基板、或该密封后半导体元件形成晶片，而单颗化，从而制造半导体装置。 
如果是这种半导体装置的制造方法，那么在被覆工序中，可以利用前述密封材料积层复合体的未固化树脂层，简便且无填充不良地被覆半导体元件承载面、或半导体元件形成面。并且，由于使用前述密封材料积层复合体，而使支持晶片能够抑制未固化树脂层的固化时的收缩应力，因此，在密封工序中，可以总括密封该半导体元件承载面、或该半导体元件形成面，即使在密封大口径或薄型的基板/晶片的情况，也可以获得一种基板/晶片的翘曲、及半导体元件的剥离得以被抑制的密封后半导体元件承载基板及密封后半导体元件形成晶片。进一步，在单颗化工序中，由于可以由一种被耐热性和耐湿性等密封性能优异的密封材料积层复合体密封，且翘曲得以被抑制的该密封后半导体元件承载基板及密封后半导体元件形成晶片，来切割半导体装置， 而单颗化，因此，此半导体装置的制造方法可以制造一种高品质的半导体装置。 
如以上说明，如果是本发明的密封材料积层复合体，由于支持晶片可以抑制固化密封时的未固化树脂层的收缩应力，因此，即使在密封大口径或薄型的基板/晶片的情况，也能够抑制基板/晶片产生翘曲、或半导体元件剥离，并能够以晶片级总括密封形成有半导体元件的晶片的半导体元件形成面，且密封后的耐热性和耐湿性等密封性能优异，通用性非常高。并且，利用该密封材料积层复合体而被密封的密封后半导体元件承载基板及密封后半导体元件形成晶片，能够抑制基板或晶片产生翘曲、或半导体元件剥离。进一步，将由耐热性和耐湿性等密封性能优异的密封材料积层复合体而被密封且翘曲得以被抑制的该密封后半导体元件承载基板及该密封后半导体元件形成晶片，加以单颗化而成的半导体装置，品质较高。并且，利用使用前述密封材料积层复合体的半导体装置的制造方法，可以制造高品质的半导体装置。 
附图说明
图1是本发明的密封材料积层复合体的剖面图的一个实例。 
图2中(a)是利用本发明的密封材料积层复合体而被密封的密封后半导体元件承载基板的剖面图的一个实例。 
图2中(b)是利用本发明的密封材料积层复合体而被密封的密封后半导体元件形成晶片的剖面图的一个实例。 
图3中(a)是由密封后半导体元件承载基板制作而成的本发明的半导体装置的剖面图的一个实例。 
图3中(b)是由密封后半导体元件形成晶片制作而成的本发明的半导体装置的剖面图的一个实例。 
图4是使用本发明的密封材料积层复合体，由承载有半导体元件的基板来制造半导体装置的方法的流程图的一例。 
具体实施方式
以下，详细地说明本发明的密封材料积层复合体、密封后半导体元件承载基板及密封后半导体元件形成晶片、半导体装置、及半导体装置的制造方 法，但本发明并不限定于这些。 
如上所述，寻求一种密封材料，即使在密封形成半导体元件的大口径或薄型的基板/晶片时，也能够抑制基板/晶片产生翘曲、或半导体元件剥离，并能够以晶片级总括密封形成有半导体元件的晶片的半导体元件形成面，且密封后的耐热性和耐湿性等密封性能优异，通用性较高。 
本发明人为了达成上述课题而反复锐意研究，结果发现如果密封材料积层复合体具有支持晶片、及由在该支持晶片的一面上积层形成的未固化的热固化性树脂所构成的未固化树脂层，那么利用支持晶片能够抑制树脂固化时的收缩应力，并且通过消除该支持晶片与形成有半导体元件的晶片的膨胀系数的差，可以进一步抑制未固化树脂层的固化时的收缩应力；并且发现利用此收缩应力的抑制作用，即使在密封大口径或薄型的基板/晶片时，也能够抑制基板/晶片的翘曲、及半导体元件的剥离。发现如果使用本发明的密封材料积层复合体，那么此密封材料能够以晶片级总括密封形成有半导体元件的晶片的半导体元件形成面，且密封后的耐热性和耐湿性等密封性能优异，通用性非常高，从而完成本发明的密封材料积层复合体。 
并且，本发明人发现密封后半导体元件承载基板及密封后半导体元件形成晶片如果是利用前述密封材料积层复合体而被总括密封，那么可以抑制基板/晶片产生翘曲、或半导体元件剥离；进一步发现这样通过切割翘曲或半导体元件的剥离得以被抑制的密封后半导体元件承载基板及密封后半导体元件形成晶片而单颗化，可以获得高品质的半导体装置，从而完成本发明的密封后半导体元件承载基板及密封后半导体元件形成晶片、及半导体装置。 
进一步，本发明人发现通过使用前述密封材料积层复合体，可以简便地被覆半导体元件承载面、或半导体元件形成面；并且发现通过加热、固化前述密封材料积层复合体的未固化树脂层，可以总括密封该半导体元件承载面、或半导体元件形成面；进一步发现，通过这样切割一种利用密封性能优异的密封材料积层复合体而被密封，且翘曲、半导体元件的剥离得以被抑制的密封后半导体元件承载基板及密封后半导体元件形成晶片，而单颗化，可以制造高品质的半导体装置，从而完成本发明的半导体装置的制造方法。 
本发明的密封材料积层复合体，是用于总括密封承载有半导体元件的基板的半导体元件承载面、或形成有半导体元件的晶片的半导体元件形成面； 并且，此密封材料积层复合体包括支持晶片、及由被形成于该支持晶片的一面上的未固化的热固化性树脂所构成的未固化树脂层。 
<支持晶片> 
本发明的支持晶片，其口径、厚度、及材质等并无特别限制，可以根据承载或形成有作为密封对象的半导体元件的基板/晶片而选择。并且，支持晶片优选为，与承载或形成有前述半导体元件的基板/晶片的膨胀系数差为3ppm以下。更具体来说，室温(25℃±10℃)～200℃下的线性膨胀系数的差优选为3ppm/℃以下（即0～3ppm/℃）。由于通过使膨胀系数的差为3ppm以下，利用支持晶片，可以充分抑制使后续详述的未固化树脂层固化时的收缩应力，因此，即使在利用本发明的密封材料积层复合体来密封大直径或薄型的基板/晶片时，也能够更准确地抑制基板/晶片的翘曲、及半导体元件的剥离。 
作为支持晶片，可以应用硅(Si)晶片、SiC晶片等，并无特别限制，但优选为使用硅晶片。由于通常承载或形成有半导体元件的晶片为硅晶片，因此，可以同样地使用硅晶片来作为支持晶片，从而进一步抑制当使未固化树脂层固化时的收缩应力。 
并且在本发明中，作为支持晶片，还可以将热固化性树脂组合物含浸于纤维基材中，并半固化或固化该热固化性树脂组合物，而成为树脂含浸纤维基材。这种树脂含浸纤维基材由于膨胀系数非常小，并且可以抑制后续详述的使未固化树脂层固化时的收缩应力，因此，即使在利用本发明的密封材料积层复合体来密封大型有机树脂基板或金属等大口径基板、大口径晶片时，也可以抑制基板/晶片的翘曲、及半导体元件从基板上剥离。 
[纤维基材] 
作为可以用作前述纤维基材的纤维基材，优选使用选自E玻璃、S玻璃、T玻璃或D玻璃中的玻璃纤维。并且，一般来说，如果使用上述之外的玻璃纤维，由于包含大量的钠等碱性离子成分，因此，作为密封材料的可靠性降低，并且，由于包含大量的杂质，因此，存在电气特性劣化的担忧，但如果像本发明这样，使含浸于纤维基材的热固化性树脂组合物、及形成未固化树脂层的热固化性树脂组合物中的至少一种含有离子捕集剂，那么也可以使用这些纤维基材。这样一来，可以获得一种半导体装置，即使具有像超过200μ m的比较厚的密封层，翘曲仍较少，并且可靠性较高。并且，除了玻璃纤维之外，还可以根据需要而使用高纯度的石英纤维等。 
作为前述纤维基材的形态，可以例示例如：将长纤维丝朝一定方向拉弄整齐的粗纱(roving)、纤维布、及无纺织布等片状；以及短切原丝薄毡(chopped strand mat)等，只要可以形成积层体即可，并无特别限制。 
[热固化性树脂组合物] 
在上述的本发明的密封材料积层复合体中，含浸于纤维基材的热固化性树脂组合物、及形成未固化树脂层的热固化性树脂组合物中的至少一种含有离子捕集剂，尤其期望含浸于纤维基材的热固化性树脂组合物、及形成未固化树脂层的热固化性树脂组合物两者含有离子捕集剂。 
作为离子捕集剂，可以使用：水滑石类、钼酸锌、及氧化镧等稀土类氧化物等无机物；及，离子交换树脂等。而且，作为离子捕集剂，优选不会影响半导体装置的可靠性，并不限定于上述材料。 
上述成分作为离子捕集剂而发挥作用，具有来自于玻璃纤维等纤维基材的离子性杂质的捕集、或由半导体装置外部侵入进来的离子性杂质的捕捉、以及捕捉来自于半导体元件、半导体元件承载有机基板的离子性杂质的效果，进一步，尤其在密封树脂层具有像超过200μm的比较厚的密封层时，对于表现基板的翘曲的减低或半导体装置的高可靠性而严，也是必不可少的。 
作为前述热固化性树脂组合物，可以例示：含有水滑石类、钼酸锌、及氧化镧等稀土类氧化物等来作为离子捕集剂的下述例示的环氧树脂、硅酮树脂、及环氧硅混成树脂，只要是通常用于密封半导体元件的热固化性的树脂即可，并无特别限制。 
作为代表性的离子捕集剂，可以举例说明由下述式所表示的水滑石类。相对于热固化性树脂与固化剂合计100质量份，水滑石类期望为1～10质量份。如果是1质量份以上，那么可以获得充分的杂质捕捉能力。如果是10质量份以下，那么杂质捕捉能力则充分，且能够抑制因水滑石类自身的吸湿量增加所导致的耐湿回流特性的降低。 
MgxAly(OH)2x+3y-2z(CO3)z·mH2O 
（x、y、及z分别具有0＜y/x≤1、0≤z/y＜1.5的关系，m表示整数。） 
并且，当使用钼酸锌时，相对于热固化性树脂与固化剂合计100质量份， 期望为0.5质量份以上。如果是0.5质量份以上，则可以获得充分的杂质捕捉能力。添加量的上限并无特别限制，但从维持粘着性或加工性的观点来看，优选为5～50重量%。 
并且，像氧化镧这种稀土类氧化物也可以作为离子捕集剂使用。在稀土类氧化物中，也期望为氧化镧。 
相对于热固化性树脂与固化剂合计100质量份，期望氧化镧的使用量为0.2～5质量份。如果是0.2质量份以上，则可以获得充分的杂质捕捉能力。如果是5质量份以下，那么能够抑制因氧化镧自身的吸湿量增加所导致的耐湿回流特性的降低。 
上述离子捕集剂可以单独使用1种或并用2种以上。 
[树脂含浸纤维基材的制作方法] 
作为将热固化性树脂组合物含浸于纤维基材的方法，可以利用溶剂法与热熔法(hot melt method)中的任一方法来实施。溶剂法是指调整将热固化性树脂组合物溶解于有机溶剂的树脂清漆，并使树脂清漆含浸于纤维基材中，然后使溶剂加热挥发；热熔法是指加热并熔化固体的热固化性树脂组合物，使它含浸于前述纤维基材中。 
作为半固化含浸于纤维基材的热固化性树脂组合物的方法，并无特别限制，可以例示以下方法等：通过加热含浸于前述纤维基材中的热固化性树脂组合物来除去溶剂等，从而使它半固化。并且，作为固化含浸于纤维基材的热固化性树脂组合物的方法，并无特别限制，可以例示通过加热含浸纤维基材的热固化性树脂组合物来固化的方法等。 
将热固化性树脂组合物含浸于纤维基材并半固化或固化该热固化性树脂组合物的树脂含浸纤维基材的厚度，是取决于所使用的纤维布等纤维基材的厚度，当制作较厚的树脂含浸纤维基材时，增加纤维布等纤维基材的使用片数，积层并制作。 
在本发明中，半固化是指像JIS K6800“粘着剂、粘着用语”所定义的B-阶段（热固化性树脂组合物的固化中间物，此状态下的树脂加热则软化，接触某种溶剂则膨润，不会完全溶融、溶解）状态。 
当半固化及固化含浸于纤维基材的热固化性树脂组合物时，均期望前述树脂含浸纤维基材的厚度优选为50μm～1mm，更优选为100μm～500 μm。如果为50μm以上，能够抑制过薄易变形，因此优选；并且，如果为1mm以下，能够抑制半导体装置的厚度变厚，因此优选。 
并且，前述树脂含浸纤维基材的X-Y方向的膨胀系数，在室温(25℃±10℃)～200的范围内，优选为5ppm/℃以上30ppm/℃以下，更优选为10ppm/℃以上25ppm/℃以下。 
这样一来，如果前述树脂含浸纤维基材的X-Y方向的膨胀系数为5ppm/℃以上30ppm/℃以下，那么与前述承载有半导体元件的基板的膨胀系数的差变小，因此可以更准确地抑制密封的基板的翘曲、及半导体元件从基板上剥离。而且，X-Y方向是指树脂含浸纤维基材的面方向。并且，X-Y方向的膨胀系数是指在树脂含浸纤维基材的面方向上，任意取X轴、Y轴而测定的膨胀系数。 
前述树脂含浸纤维基材对于减低总括密封半导体元件承载面后的翘曲，并加强排列、粘着有一个以上的半导体元件的基板来说，较为重要。因此，期望为坚硬且刚直的树脂含浸纤维基材。 
<未固化树脂层> 
本发明的密封材料积层复合体具有未固化树脂层。该未固化树脂层是由被形成于前述支持晶片的一面上的未固化的热固化性树脂组成。未固化树脂层是用于密封的树脂层。 
并且，前述未固化树脂层的厚度与晶片上所承载或形成的半导体元件的厚度相关。为了确保高度的可靠性，距离半导体元件表面上的（垂直方向的）密封树脂层的厚度为10～2000微米(μm)。由此，一般前述未固化树脂层的厚度优选为20微米以上且2000微米以下。如果前述未固化树脂层的厚度为20微米以上，由于能够在半导体元件上确保所需的密封树脂层的厚度，并抑制因过薄而产生填充性不良或膜厚不均匀，因此优选；如果为2000微米以下，由于能够抑制密封的密封后的晶片及半导体装置的厚度过厚而导致难以以高密度构装，因此优选。 
前述未固化树脂层，并无特别限制，一般优选为包括：半导体元件的密封所使用的液状环氧树脂或固体的环氧树脂、硅酮树脂、或由环氧树脂与硅酮树脂所组成的混成树脂。尤其优选为，前述未固化树脂层包含在不足50℃下固体化，并在50℃以上且150℃以下溶融的环氧树脂、硅酮树脂、及环氧 硅混成树脂中的任一种。如果是这种未固化树脂层，那么容易处理，无论是制造还是用为密封材料都很方便。并且，由于未固化树脂层是由热固化性树脂组成，因此，期望未固化树脂层的溶融温度的上限在反应开始的温度以下。 
如果是这种未固化树脂层，那么由于膨胀系数非常小的树脂含浸纤维基材可以抑制包含这些树脂的未固化树脂层的固化时的收缩应力，因此，即使在密封大型有机树脂基板或金属等大直径基板、晶片时，也能够更准确地抑制基板/晶片的翘曲、及半导体元件从基板上剥离。并且，密封材料积层复合体尤其在密封后的耐热性和耐湿性等密封性能优异。 
进一步，优选为，未固化树脂层含有水滑石、钼酸锌、及氧化镧等离子捕集剂，并包含在不足50℃下固体化，并在50℃以上溶融的环氧树脂、硅酮树脂、及环氧硅混成树脂中的任一种。作为溶融温度的上限，与热固化性树脂组合物的反应、所使用的催化剂等相关，期望为180℃以下。 
[环氧树脂] 
作为前述环氧树脂，并无特别限制，可以列举例如：如双酚A型环氧树脂、双酚F型环氧树脂、像3,3',5,5'-四甲基-4,4'-联苯酚型环氧树脂或4,4'-联苯酚型环氧树脂这样的联苯酚型环氧树脂；将石炭酸酚醛清漆(phenol novolac)型环氧树脂、甲酚酚醛清漆型环氧树脂、双酚A酚醛清漆型环氧树脂、萘二酚型环氧树脂、三苯酚甲烷型环氧树脂、四苯酚甲烷型环氧树脂、及苯酚双环戊二烯酚醛清漆型环氧树脂的芳香环氢化的环氧树脂；及，脂环式环氧树脂等室温下呈液状或固体的公知的环氧树脂。并且，可以根据需要，并用一定量的上述以外的环氧树脂。 
优选为，由于由前述环氧树脂所构成的未固化树脂层，将作为密封半导体元件的树脂层，因此，尽量减少氯等卤素离子、及钠等碱性离子。向50ml脱离子水中添加10g样品，严密封闭，在120℃的烘箱中静置20小时后，由于是在加热提取的120℃下进行提取，因此，期望任何离子均为10ppm以下。 
由环氧树脂所构成的未固化树脂层中，可以包含环氧树脂的固化剂。作为该固化剂，可以使用石炭酸酚醛清漆树脂、各种胺衍生物、酸酐或使部分酸酐基开环并生成羧酸等。其中，为了确保使用本发明的密封材料积层复合体制造的半导体装置的可靠性，期望为石炭酸酚醛清漆树脂。尤其优选为，混合时使前述环氧树脂与该石炭酸酚醛清漆树脂的混合比，为环氧基与石炭 酸性羟基的比例为1：0.8～1.3。 
进一步，为促进前述环氧树脂与前述固化剂的反应，作为反应促进剂，还可以使用咪唑衍生物、膦衍生物、胺衍生物、及有机铝化合物等金属化合物等。 
在由环氧树脂所构成的未固化树脂层中，可以进一步根据需要调配各种添加剂。例如，可以添加调配各种热可塑性树脂、热可塑性弹性体、有机合成橡胶、硅系等低应力剂、蜡类、及卤素捕集剂等添加剂，以改善树脂的性质。 
[硅酮树脂] 
作为前述硅酮树脂(硅树脂)，可以使用热固化性的硅酮树脂等。尤其期望为，由硅酮树脂所构成的未固化树脂层包含加成固化型硅酮树脂组合物。作为该加成固化型硅酮树脂组合物，尤其优选将(A)具有非共轭双键的有机硅化合物、(B)有机氢聚硅氧烷(organo hydrogen polysiloxane)、及(C)铂系催化剂作为必需成分。以下，说明这些(A)～(C)成分。 
(A)成分：具有非共轭双键的有机硅化合物 
作为前述(A)具有非共轭双键的有机硅化合物，可以例示由通式(1)所表示的有机聚硅氧烷： 
通式(1)：R1R2R3SiO-(R4R5SiO)a-(R6R7SiO)b-SiR1R2R3
（式中，R1表示含有非共轭双键的一价烃基，R2～R7分别表示相同或不同种类的一价烃基，a及b是满足0≤a≤500、0≤b≤250、且0≤a＋b≤500的整数）。 
上述通式(1)中，R1是含有非共轭双键的一价烃基，优选为碳数2～8、尤其优选为碳数2～6的烯基所代表的具有脂肪族不饱和键的含有非共轭双键的一价烃基。 
上述通式(1)中，R2～R7分别是相同或不同种类的一价烃基，可以列举优选为碳数1～20、尤其优选为碳数1～10的烷基、烯基、芳基、及芳烷基等。并且，其中R4～R7，更优选为除脂肪族不饱和键以外的一价烃基，尤其可以列举优选为烯基等不具有脂肪族不饱和键的烷基、芳基、芳烷基等。进一步，其中R6、R7优选为芳香族一价烃基，尤其优选为苯基或甲苯基等碳数为6～12的芳基等。 
上述通式(1)中，a及b是满足0≤a≤500、0≤b≤250、且0≤a＋b≤500的整数，a优选为10≤a≤500，b优选为0≤b≤150，并且a＋b优选为满足10≤a＋b≤500。 
由上述通式(1)所表示的有机聚硅氧烷，可以利用例如环状二苯基聚硅氧烷、环状甲基苯基聚硅氧烷等环状二有机聚硅氧烷，与构成端基的二苯基四乙烯基二硅氧烷、二乙烯基四苯基二硅氧烷等二硅氧烷的碱性平衡化反应而获得，此时，由于在利用碱性催化剂（尤其是KOH等强碱）的平衡化反应中，利用少量的催化剂以不可逆反应进行聚合，因此，只定量地进行开环聚合，由于封端率也较高，因此，一般不含有硅烷醇基及氯乙烷(chlor)成分。 
作为由上述通式(1)所表示的有机聚硅氧烷，具体可以例示下述有机聚硅氧烷。 
Figure BDA00002831956300151
（在上述式中，k、m是满足0≤k≤500、0≤m≤250、且0≤k＋m≤500的整数，优选为满足5≤k＋m≤250、且0≤m/(k＋m)≤0.5的整数。） 
作为(A)成分，除了由上述通式(1)所表示的具有直链结构的有机聚硅氧烷之外，还可以根据需要，并用包含3官能性硅氧烷单元、4官能性硅氧烷单元等具有三维网状结构的有机聚硅氧烷。(A)具有非共轭双键的有机硅化合物，可以单独使用1种或混合2种以上使用。 
(A)具有非共轭双键的有机硅化合物中的具有非共轭双键的基团（键结于Si原子的具有双键的一价烃基）的量，优选为是全部一价烃基（键结于Si原子的全部的一价烃基）的1～50摩尔%，更优选为2～40摩尔%，尤其优选为5～30摩尔%。如果具有非共轭双键的基团的量为1摩尔%以上，那么固化时可以获得良好的固化物；如果为50摩尔%以下，那么固化时的机械特性良好，因此优选。 
并且，(A)具有非共轭双键的有机硅化合物，优选为具有芳香族一价烃基（键结于Si原子的芳香族一价烃基），芳香族一价烃基的含有量，优选为全部一价烃基（键结于Si原子的全部的一价烃基）的0～95摩尔%，更优选为10～90摩尔%，尤其优选为20～80摩尔%。芳香族一价烃基适量包含于树脂中，则存在固化时的机械特性良好、且易于制造的优点。 
(B)成分：有机氢聚硅氧烷 
作为前述(B)成分，优选为在一分子中具有2个以上键结于硅原子的氢原子（SiH基）的有机氢聚硅氧烷。如果是在一分子中具有2个以上键结于硅原子的氢原子（SiH基）的有机氢聚硅氧烷，那么作为交联剂发挥作用，(B)成分中的SiH基与(A)成分的乙烯基、烯基等含有非共轭双键的基团，通过加成反应，可以形成固化物。 
并且，(B)有机氢聚硅氧烷优选为具有芳香族一价烃基。这样一来，如果(B)有机氢聚硅氧烷具有芳香族一价烃基，那么可以提高与前述(A)成分的相溶性。(B)有机氢聚硅氧烷可以单独使用1种或混合2种以上使用，可以包含例如具有芳香族烃基的(B)有机氢聚硅氧烷，作为部分或全部(B)成分。 
作为(B)有机氢聚硅氧烷，并不限定于此，可以列举：1,1,3,3-四甲基二硅氧烷、1,3,5,7-四甲基环四硅氧烷、三(二甲基氢硅氧基)甲基硅烷、三(二甲基氢硅氧基)苯基硅烷、1-缩水甘油醚氧丙基-1,3,5,7-四甲基环四硅氧烷、1,5-缩水甘油醚氧丙基-1,3,5,7-四甲基环四硅氧烷、1-缩水甘油醚氧丙基-5-三甲氧基硅烷基乙基-1,3,5,7-四甲基环四硅氧烷、两端由三甲基硅氧基封锁的甲基氢聚 硅氧烷、两端由三甲基硅氧基封锁的二甲基硅氧烷/甲基氢硅氧烷共聚物、两端由二甲基氢硅氧基封锁的二甲基聚硅氧烷、两端由二甲基氢硅氧基封锁的二甲基硅氧烷/甲基氢硅氧烷共聚物、两端由三甲基硅氧基封锁的甲基氢硅氧烷/二苯基硅氧烷共聚物、两端由三甲基硅氧基封锁的甲基氢硅氧烷/二苯基硅氧烷/二甲基硅氧烷共聚物、三甲氧基硅烷聚合物、由(CH3)2HSiO1/2单元与SiO4/2单元组成的共聚物、及由(CH3)2HSiO1/2单元与SiO4/2单元与(C6H5)SiO3/2单元组成的共聚物等。 
并且，还可以利用使用由下述结构所表示的单元所获得的有机氢聚硅氧烷。 
Figure BDA00002831956300171
并且，作为(B)有机氢聚硅氧烷，可以列举以下有机氢聚硅氧烷。 
Figure BDA00002831956300172
(B)有机氢聚硅氧烷的分子结构可以为直链状、环状、支链状、及三维网状结构中的任一个，可以使用一分子中的硅原子的个数（或在聚合物的情况下，为聚合度）优选为2以上，更优选为2～1,000，尤其优选为2～300左右的有机氢聚硅氧烷。 
(B)有机氢聚硅氧烷的调配量优选为，平均每一个(A)成分的烯基等具有 非共轭双键的基团，所对应的(B)成分中的键结于硅原子的氢原子（SiH基）为0.7～3.0个的量。 
(C)成分：铂系催化剂 
前述(C)成分是使用铂系催化剂。作为(C)铂系催化剂，可以列举例如：氯铂酸、醇改性氯铂酸、及具有螯合结构的铂络合物等。这些可以单独使用1种或使用2种以上的组合。 
(C)铂系催化剂的调配量可以为固化有效剂量、即所谓的催化剂量，一般，前述(A)成分及(B)成分的总质量每100质量份，铂族金属的质量换算优选为0.1～500ppm，尤其优选为0.5～100ppm的范围。 
由于由前述硅酮树脂所构成的未固化树脂层为密封半导体元件的树脂层，因此，优选为尽量减少氯等卤素离子、及钠等碱性离子。一般，在120℃下提取时，期望所有离子均为10ppm以下。 
[由环氧树脂与硅酮树脂所组成的混成树脂] 
作为前述混成树脂中所包含的环氧树脂与硅酮树脂，可以列举前述环氧树脂与前述硅酮树脂。 
由于由前述混成树脂所构成的未固化树脂层为密封半导体元件的树脂层，因此，优选为尽量减少氯等卤素离子、及钠等碱性离子。一般，在120℃下提取时，期望所有离子均为10ppm以下。 
[无机填充剂] 
可以向本发明的未固化树脂层中，调配无机填充剂。作为所调配的无机填充剂，可以列举例如：熔融硅石(fused silica)、结晶性硅石等硅石类、氧化铝、氮化硅、氮化铝、硅酸铝盐、氮化硼、玻璃纤维、及三氧化锑等。这些无机填充剂的平均粒径或形状并无特别限定。 
尤其作为添加到由环氧树脂所构成的未固化树脂层中的前述无机填充剂，还可以调配预先利用硅烷偶联剂、钛酸酯偶联剂等偶联剂经过表面处理的无机填充剂，以加强环氧树脂与无机填充剂的结合强度。 
作为这种偶联剂，优选为使用例如：γ-缩水甘油醚氧丙基三甲氧基硅烷、γ-缩水甘油醚氧丙基甲基二乙氧基硅烷、β-(3,4-环氧环己基)乙基三甲氧基硅烷等环氧官能性烷氧基硅烷；N-β(氨乙基)-γ-氨丙基三甲氧基硅烷、γ-氨丙基三乙氧基硅烷、N-苯基-γ-氨丙基三甲氧基硅烷等氨基官能性烷氧基 硅烷；及，γ-巯丙基三甲氧基硅烷等巯基官能性烷氧基硅烷等。而且，对于表面处理所使用的偶联剂的调配量及表面处理方法，并无特别限制。 
当添加到由前述硅酮树脂组合物组成的未固化树脂层中时，也可以调配表面经过如上述的偶联材料处理的无机填充材料。 
相对于环氧树脂组合物或硅酮树脂组合物中的树脂的总质量为100质量份，前述无机填充剂的调配量优选为100～1300质量份，尤其优选为200～1000质量份。如果为100质量份以上，那么可以获得充分的强度；如果为1300质量份以下，那么可以抑制因增粘而导致的流动性降低，并能够抑制因流动性降低而导致的填充性不良，结果可以良好地密封晶片上所形成的半导体元件、及基板上排列、承载的半导体元件。而且，所含有的此无机填充剂优选为构成未固化树脂层的全部组合物的50～95质量%、尤其60～90质量%的范围。 
<密封材料积层复合体> 
本发明的密封材料积层复合体的剖面图的一例示于图1。本发明的密封材料积层复合体10具有前述支持晶片1、及由该支持晶片的一面上形成的未固化的热固化性树脂所构成的未固化树脂层2。 
[密封材料积层复合体的制作方法] 
作为制作本发明的密封材料积层复合体的方法，在减压或真空下，利用印刷或分配(dispense)等，在支持晶片的一面上涂布液状环氧树脂或硅酮树脂等热固化性树脂，并加热，从而可以形成在50℃以下为固体的未固化树脂层。 
进一步，可以利用先前的环氧热固化性树脂或硅热固化性树脂等所使用的各种方法，例如将未固化的热固化性树脂在支持晶片的一面上加压成型、印刷等，来形成未固化树脂层。 
此外，作为在前述支持晶片的一面上形成未固化的热固化性树脂层的方法，可以利用以下方法，在支持晶片的一面上均匀地形成未固化树脂层：一边在室温下加热固体环氧热固化性树脂或硅热固化性树脂等，一边加压；或向环氧树脂组合物中适量添加丙酮等极性溶剂而液状化，并利用印刷等形成薄膜，并通过在减压下加热等方法来去除溶剂。 
利用任一种方法，都可以在支持晶片的一面上形成未固化树脂层，其中，所述未固化树脂层无空隙或挥发成分、厚度为20～2000微米左右、且是由未 固化的热固化性树脂组成。 
[承载有半导体元件的基板、或形成有半导体元件的晶片] 
本发明的密封材料积层复合体是用于总括密封承载有半导体元件的基板的半导体元件承载面、及形成有半导体元件的晶片的半导体元件形成面。作为在此所使用的晶片，一般为硅(Si)晶片、SiC晶片等，尤其优选硅晶片。作为承载有半导体元件的基板，可以列举例如图2(a)中的利用粘着剂4将一个以上的半导体元件3承载于基板5上的基板；作为基板，可以列举例如双马来酰亚胺三嗪(bismaleimide triazine，BT)树脂制有机基板。并且，作为形成有半导体元件的晶片，可以列举例如图2(b)中的晶片7上形成有半导体元件6的晶片。而且，前述承载有半导体元件的基板是指包含多层地承载排列有半导体元件的晶片的基板。 
<密封后半导体元件承载基板及密封后半导体元件形成晶片> 
利用本发明的密封材料积层复合体而被密封的密封后半导体元件承载基板、及密封后半导体元件形成晶片的剖面图的一例示于图2(a)及图2(b)。本发明的密封后半导体元件承载基板11，是利用前述密封材料积层复合体10的未固化树脂层2（参照图1），来被覆已承载有半导体元件3的基板5的半导体元件承载面，并通过加热、固化该未固化树脂层2（参照图1），而作为固化后的树脂层2＇，从而利用前述密封材料积层复合体10总括密封（图2(a)）。并且，本发明的密封后半导体元件形成晶片12，是利用前述密封材料积层复合体10的未固化树脂层2（参照图1），来被覆形成有半导体元件6的晶片7的半导体元件形成面，并通过加热、固化该未固化树脂层2（参照图1），而作为固化后的树脂层2＇，从而利用前述密封材料积层复合体10总括密封（图2(b)）。 
如果是这种密封后半导体元件承载基板、或密封后半导体元件形成晶片，那么就可以抑制基板/晶片产生翘曲、或半导体元件剥离。 
<半导体装置> 
本发明的半导体装置的一例示于图3(a)、及图3(b)。本发明的半导体装置13是切割前述密封后半导体元件承载基板11（参照图2）、或前述密封后半导体元件形成晶片12（参照图2），而单颗化。这样一来，半导体装置13、半导体装置14的品质较高，其中，所述半导体装置13、半导体装置14是切 割由耐热性和耐湿性等密封性能优异的密封材料积层复合体而被密封，且翘曲及半导体元件3的剥离得以被抑制的密封后半导体元件承载基板11（参照图2）或密封后半导体元件形成晶片12（参照图2），加以单颗化制作而成。当切割前述密封后半导体元件承载基板11（参照图2(a)）而单颗化时，半导体装置13是在基板5上利用粘着剂4来承载半导体元件3，并且利用由固化后的树脂层2＇与支持晶片1组成的密封材料积层复合体10密封（图3(a)）。并且，当切割前述密封后半导体元件形成晶片12（参照图2(b)）而单颗化时，半导体装置14是在晶片7上形成半导体元件6，并且利用由固化后的树脂层2＇与支持晶片1组成的密封材料积层复合体10密封（图3(b)）。 
<半导体装置的制造方法> 
本发明的半导体装置的制造方法具有以下工序：被覆工序，是利用前述密封材料积层复合体的未固化树脂层，来被覆已承载有半导体元件的基板的半导体元件承载面、或形成有半导体元件的晶片的半导体元件形成面；密封工序，是通过加热、固化该未固化树脂层，而总括密封前述半导体元件承载面或前述半导体元件形成面，作成密封后半导体元件承载基板、或密封后半导体元件形成晶片；及，单颗化工序，是通过切割该密封后半导体元件承载基板、或该密封后半导体元件形成晶片，而单颗化，从而制造半导体装置。以下，使用图4说明本发明的半导体装置的制造方法。 
[被覆工序] 
本发明的半导体装置的制造方法的被覆工序，是利用具有支持晶片1及未固化树脂层2的密封材料积层复合体10的未固化树脂层2，来被覆利用粘着剂4承载有半导体元件3的基板5的半导体元件承载面、或形成有半导体元件（未图示）的晶片（未图示）的半导体元件形成面的工序（图4(A)）。 
[密封工序] 
本发明的半导体装置的制造方法的密封工序，是通过加热、固化前述密封材料积层复合体10的未固化树脂层2，作成固化后的树脂层2＇，而总括密封承载有前述半导体元件3的基板5的半导体元件承载面、或形成有前述半导体元件（未图示）的晶片（未图示）的半导体元件形成面，并作为密封后半导体元件承载基板11或密封后半导体元件形成晶片（未图示）的工序（图4(B)）。 
[单颗化工序] 
本发明的半导体装置的制造方法的单颗化工序，是通过切割前述密封后半导体元件承载基板11或前述密封后半导体元件形成晶片（未图示），而单颗化，从而制造半导体装置13、半导体装置14（参照图3(b)）的工序（图4(C)、图4(D)）。 
以下，更具体地说明。在前述被覆工序、密封工序中，通过使用阻焊薄膜(solder resist film)或各种绝缘薄膜等的层压(lamination)所使用的真空层压装置等，可以进行无空隙无翘曲的被覆、密封。作为层压的方式，也可以使用滚筒层压(roll lamination)或隔膜式真空层压、空气加压式层压等任意方式。其中，优选为并用真空层压与空气加压式。 
除此之外，可以利用压缩成型等成型制造。在压缩成型等成型中，通过在真空成型等减压条件下成型，也可以防止产生空隙或未填充等缺陷。 
在此，作为一例，针对以下情况加以说明：使用日合莫顿公司(Nichigo-Morton Co.,Ltd.)制造的真空层压装置，在厚度150微米、直径300mm（12英寸）的硅晶片的一面上，利用厚度200微米且具有由未固化的热固化性硅酮树脂所构成的未固化树脂层的密封材料积层复合体，来密封厚度200微米、直径300mm（12英寸）的、形成半导体的硅晶片。 
在上下内置有加热器且设定为150℃的板料(plate)中，在上侧板料上，膈膜橡胶(diaphragm rubber)在减压的状态下密接于加热器。在下侧板料上装配厚度200微米、300mm（12英寸）的硅晶片，并在上方装配前述密封材料积层复合体，使未固化树脂层面对准硅晶片的半导体形成面。然后，下侧板料上升，利用包围下侧板料上所装配的该硅晶片地设置而成的O环，使上下的板料密接，从而形成真空腔，且该真空腔内减压。充分地减压真空腔内部后，关闭从上侧板料的膈膜橡胶与加热器之间连接至真空泵的配管的阀门，送入压缩空气。这样一来，上侧的膈膜橡胶膨胀，利用上侧的膈膜橡胶与下侧的板料，夹住该半导体形成硅晶片与该密封材料积层复合体，在进行真空层压的同时，进行热固化性硅酮树脂的固化，从而密封完成。作为固化时间，3～20分钟左右即充分。真空层压完成后，真空腔内恢复至常压，使下侧板料下降，取出密封的硅晶片积层体。利用上述工序，可以进行无空隙或翘曲的晶片密封。所取出的硅晶片积层体，一般可以通过在150～180℃的温度下， 后固化1～4小时，使电气特性或机械特性稳定。 
上述的使用真空层压装置的被覆、密封工序，并不限定于所例示的硅酮树脂，也可以使用环氧树脂或环氧与硅的混成树脂。 
如果是这种半导体装置的制造方法，那么在被覆工序中，可以利用前述密封材料积层复合体的未固化树脂层，简便且无填充不良地被覆半导体元件承载面、或半导体元件形成面。并且，由于是使用前述积层体，而使支持晶片能够抑制未固化树脂层的固化时的收缩应力，因此，在密封工序中，可以总括密封该半导体元件承载面、或半导体元件形成面，即使在密封大直径或薄型的基板/晶片时，也可以获得翘曲、及半导体元件的剥离得以被抑制的密封后半导体元件承载基板、或密封后半导体元件形成晶片。进一步，在单颗化工序中，由于可以由一种被耐热性和耐湿性等密封性能优异的密封材料积层复合体密封，且翘曲得以被抑制的该密封后半导体元件承载基板、或该密封后半导体元件形成晶片，来切割半导体装置，而单颗化，因此，所述半导体装置的制造方法可以制造一种高品质的半导体装置。 
[实施例] 
以下，示出作为本发明的密封材料积层复合体的未固化树脂层来使用的硅酮树脂的合成例、及针对使用本发明的密封材料积层复合体的半导体装置的制造方法的实施例及比较例，更详细地说明本发明，但本发明并不限定于这些。 
[具有非共轭双键的有机硅化合物的合成] 
<合成例1> 
—具有非共轭双键的有机硅化合物(A1)— 
将由PhSiCl3所表示的有机硅烷：27mol、ClMe2SiO(Me2SiO)33SiMe2Cl：1mol、及MeViSiCl2：3mol溶解于甲苯溶剂后，滴下至水中，共同进行水解，进一步利用水洗、碱洗而中和、脱水后，除去溶剂，从而合成具有非共轭双键的有机硅化合物(A1)。此化合物的构成单元的构成比是由式：[PhSiO3/2]0.27[-SiMe2O-(Me2SiO)33-SiMe2O-]0.01[MeViSiO2/2]0.03所表示。此化合物的重均分子量为62,000，熔点为60℃。而且，在此，化学式中的Vi表示由(-CH=CH2)所表示的乙烯基，Me、Ph分别表示甲基、苯基（以下相同）。 
[有机氢聚硅氧烷的合成] 
<合成例2> 
—有机氢聚硅氧烷(B1)— 
将由PhSiCl3所表示的有机硅烷：27mol、ClMe2SiO(Me2SiO)33SiMe2Cl：1mol、及MeHSiCl2：3mol溶解于甲苯溶剂后，滴下至水中，共同进行水解，进一步利用水洗、碱洗而中和、脱水后，除去溶剂，从而合成有机氢聚硅氧烷(B1)。此树脂的构成单元的构成比是由式：[PhSiO3/2]0.27[-SiMe2O-(Me2SiO)33-SiMe2O-]0.01[MeHSiO2/2]0.03所表示。此树脂的重均分子量为58,000，熔点为58℃。 
[实施例1] 
[用于形成由未固化的热固化性树脂所构成的未固化树脂层的组合物的制作] 
相对于加入有前述具有非共轭双键的有机硅化合物(A1)：50质量份、有机氢聚硅氧烷(B1)：50质量份、作为反应抑制剂的乙炔醇系的乙炔基环己醇：0.2质量份、及氯铂酸的辛基醇改性溶液：0.1质量份的组合物，进一步加入350质量份平均粒径为5μm的球状硅石，利用加温至60℃的行星搅拌机(planetary mixer)充分搅拌，从而制备硅酮树脂组合物(I-a)。此组合物在室温(25℃)下为固体。 
[密封材料积层复合体的制作] 
将该硅酮树脂组合物(I-a)夹在直径300mm（12英寸）的硅晶片（支持晶片）与氟树脂涂层的聚对苯二甲酸乙二酯(polyethylene terephthalate，PET)薄膜（剥离薄膜）之间，使用热压机，以80℃在5t的压力下进行5分钟压缩成型，从而制作密封材料积层复合体(I-b)，所述密封材料积层复合体(I-b)是在硅晶片（支持晶片）的一面上形成厚度50μm且由未固化的热固化性树脂所构成的未固化树脂层。 
[形成有半导体元件的晶片的被覆及密封] 
接着，使用日合莫顿公司制造的将板料温度设定为130℃的真空层压装置来被覆、密封。首先，在下侧板料上，装配直径300mm（12英寸）且厚度125微米的、形成有半导体元件的硅晶片，在它的上面，将去除剥离薄膜 的密封材料积层复合体(I-b)的未固化树脂层即硅酮树脂组合物(I-a)面对准硅晶片面而被覆。然后，关闭板料，真空压缩成型5分钟，从而固化密封。固化密封后，进一步在150℃下，将利用密封材料积层复合体(I-b)密封的硅晶片后固化2小时，从而获得密封后半导体元件形成晶片(I-c)。 
[实施例2] 
[承载有半导体元件的基板] 
在直径300mm（12英寸）且厚度为200微米的硅晶片上，利用高温下粘着力降低的粘着剂，排列承载经过单颗化的半导体元件、即400个硅芯片(silicon chip)（形状：5mm×7mm厚度125微米）。 
[用于形成由未固化的热固化性树脂所构成的未固化树脂层的组合物的制作] 
利用高速混合装置，将甲酚酚醛清漆型环氧树脂（EOCN1020日本化药制造）60质量份、石炭酸酚醛清漆树脂（H-4群荣化学(Gun-ei Chemical Industry Co.,Ltd.)制造）30质量份、球状硅石（龙森制造平均粒径7微米）400质量份、催化剂焦磷酸硫胺素(thiamine pyrophosphate，TPP)（三苯基膦北兴化学工业(Hokko Chemical Industry Co.,Ltd.)制造）0.2质量份、及硅烷偶联材料（KBM403信越化学工业(Shin-Etsu Chemical Co.,Ltd.)制造）0.5质量份充分混合后，利用连续混炼装置加热混炼，片材化并冷却。粉碎片材，作成颗粒状的粉末，从而获得环氧树脂组合物(II-a)。 
[密封材料积层复合体的制作] 
将直径300mm（12英寸）的硅晶片（支持晶片）装配在能够在减压下加热压缩的压缩成型装置的下金属模具上，并使环氧树脂组合物(II-a)的颗粒粉末均匀地分散它的上面。使上下的金属模具温度为80℃，在上金属模具上装配氟树脂涂层的聚对苯二甲酸乙二酯薄膜（剥离薄膜），将金属模具内减压至真空级，压缩成型3分钟，以使硅晶片（支持晶片）上树脂厚度为300微米，从而制作密封材料积层复合体(II-b)。 
[承载有半导体元件的基板的被覆及密封] 
接着，使用日合莫顿公司制造的将板料温度设定为170℃的真空层压装置被覆、密封。首先，在下侧板料上，装配上述承载有半导体元件的基板， 在它的上面，将去除剥离薄膜的密封材料积层复合体(II-b)的未固化树脂层即环氧树脂组合物(II-a)面对准半导体元件承载硅晶片上的半导体元件承载面而被覆。然后，关闭板料，真空压缩成型5分钟，从而固化密封。固化密封后，在170℃下后固化4小时，从而获得密封后半导体元件承载基板(II-c)。 
[比较例1] 
[密封用片材的制作] 
将与实施例1同样地制备的硅酮树脂组合物(I-a)，夹在聚对苯二甲酸乙二酯薄膜（加压用基础薄膜）与氟树脂涂层的聚对苯二甲酸乙二酯薄膜（剥离薄膜）之间，使用热压机，以80℃在5t的压力下进行5分钟压缩成型，从而成型为厚度50μm的薄膜状，制作只由硅酮树脂组合物(I-a)组成的密封用片材(III-b)。成型后，切割成直径300mm（12英寸）的圆板状。 
[形成有半导体元件的晶片的被覆及密封] 
接着，使用日合莫顿公司制造的将板料温度设定为130℃的真空层压装置被覆、密封。首先，在下侧板料上，装配300mm（12英寸）且厚度为125微米的、形成半导体元件的硅晶片，在它的上面，将只由去除剥离薄膜的硅酮树脂组合物(I-a)组成的密封用片材(III-b)积层。然后，再剥离聚对苯二甲酸乙二酯薄膜（加压用基础薄膜）后，关闭板料，真空压缩成型5分钟，从而固化密封。固化密封后，在150℃后固化2小时，从而获得密封后半导体元件形成晶片(III-c)。 
[比较例2] 
[承载有半导体元件的基板] 
在直径300mm（12英寸）且厚度为200微米的硅晶片上，利用高温下粘着力降低的粘着剂，排列承载经过单颗化的半导体元件、即400个硅芯片（形状：5mm×7mm厚度125微米）。 
[承载有半导体元件的基板的被覆及密封] 
将此承载有半导体元件的基板装配能够在减压下加热压缩的压缩成型装置的下金属模具上，并使与实施例2同样地制作的环氧树脂组合物(II-a)的颗粒粉末均匀地分散在它的上面。使上下的金属模具温度为170℃，在上金属 模具上装配氟树脂涂层的聚对苯二甲酸乙二酯薄膜（剥离薄膜），将金属模具内减压至真空级，压缩成型3分钟，以使树脂厚度为300微米，固化密封。固化密封后，在170℃下后固化4小时，从而获得密封后半导体元件承载基板(IV-c)。 
以上，调查了在实施例1与比较例1中密封的密封后半导体元件形成基板(I-c)、(III-c)及在实施例2与比较例2中密封的密封后半导体元件承载基板(II-c)、(IV-c)的翘曲、外观、树脂与基板的粘着状态、半导体元件自晶片有无剥离。结果示于表1。在此，关于外观，检查有无空隙、未填充，如果没有这些则为良好。并且，关于粘着状态，在成型时如果没有剥离则为良好。 
表1 
  实施例1 实施例2 比较例1 比较例2
外观 良好 良好 良好 良好
晶片的翘曲(mm) ＜0.1 ＜0.1 12 10
粘着状态 良好 良好 良好 良好
外观（空隙） 无 无 无 轻微空隙
外观（未填充） 无 无 无 无
半导体元件的剥离  - 无  - 有
根据以上可知：如未使用本发明的支持晶片的比较例1至比较例2所示，在这些比较例中，总括密封形成有半导体元件的晶片的半导体元件形成面、或承载有半导体元件的基板的半导体元件承载面时，所制作的密封后半导体元件形成晶片(III-c)、及密封后半导体元件承载基板(IV-c)的翘曲较大，并且有半导体元件从晶片上剥离（表1）。另一方面，可知如实施例所示，使用本发明的密封材料积层复合体而被密封的密封后半导体元件形成晶片(I-c)及密封后半导体元件承载基板(II-c)，能够显著抑制基板/晶片的翘曲，外观、粘着状态良好且也没有产生空隙或未填充等。根据以上所示，本发明的密封材料积层复合体由于可以抑制使未固化树脂层固化时的收缩应力，因此能够抑制基板/晶片的翘曲、及半导体元件的剥离。 
[实施例3] 
[树脂含浸纤维基材（支持晶片）的制作] 
加入合成例1中所获得的具有非共轭双键的有机硅化合物(A1)：189g、 合成例2中所获得的有机氢聚硅氧烷(B1)：189g、作为反应抑制剂的乙炔醇系的乙炔基环己醇：0.2g、及氯铂酸的1质量%辛基醇溶液：0.1g，利用加温至60℃的行星搅拌机充分搅拌，获得基础组合物。在此基础组合物中，作为溶剂加入400g甲苯，进一步作为无机填充剂，加入378g硅石（商品名：Admafine E5/24C，平均粒子径：约3μm，(股)日信化学工业(Admatechs Co.,Ltd.)制造）、12g水滑石化合物（协和化成(股)(Kyowakasei Co.,Ltd.)制造Mg4.5Al2(OH)13CO3·3.5H2O商品名DHT-4A-2）、40g钼酸锌（日本Sherwin Williams(股)制造，商品名：911B）、及2g氧化镧（信越化学工业(股)制造），从而制备硅酮树脂组合物的甲苯分散液。 
通过在此硅酮树脂组合物的甲苯分散液中，浸渍作为纤维基材的E玻璃布（日东纺绩(Nitto Boseki Co.,Ltd.)制造，厚度：50μm），使该甲苯分散液含浸于该玻璃布中。通过将该玻璃布在60℃下放置2小时，使甲苯挥发。在使甲苯挥发后的E玻璃布的两面上，在室温(25℃)下形成固体的皮膜。将该玻璃布放入热压机，在150℃下加压成型10分钟，从而获得成型品，进一步使其在150℃下2次固化1小时，从而获得使含浸的热固化性树脂组合物固化而成的硅酮树脂含浸纤维基材(V-a)。 
并且，通过在前述硅酮树脂组合物的甲苯分散液中，浸渍作为纤维基材的E玻璃布（日东纺绩制造，厚度：50μm），使该甲苯分散液含浸于该玻璃布中，并通过将该玻璃布在60℃下放置2小时使甲苯挥发，从而获得使含浸的热固化性树脂组合物半固化的硅酮树脂含浸纤维基材(VI-a)。在使甲苯挥发后的E玻璃布的两面上，在室温(25℃)下形成固体的皮膜。 
[用于形成由未固化的热固化性树脂所构成的未固化树脂层的组合物的制作] 
相对于加入前述具有非共轭双键的有机硅化合物(A1)：50质量份、有机氢聚硅氧烷(B1)：50质量份、作为反应抑制剂的乙炔醇系的乙炔基环己醇：0.2质量份、及氯铂酸的辛基醇改性溶液：0.1质量份的组合物，进一步加入350质量份平均粒径5μm的球状硅石、3质量份水滑石化合物（协和化成(股)制造Mg4.5Al2(OH)13CO3·3.5H2O商品名DHT-4A-2)、10质量份钼酸锌（日本Sherwin Williams(股)制造，商品名：911B）、及0.5质量份氧化镧（信越化学工业(股)制造），并利用加温至60℃的行星搅拌机充分搅拌，从而制备 硅酮树脂组合物(V-b)。此组合物在室温(25℃)下为固体。 
[密封材料积层复合体的制作] 
将该硅酮树脂组合物(V-b)，夹在硅酮树脂含浸纤维基材(V-a)（膨胀系数：x-y轴方向20ppm）与氟树脂涂层的聚对苯二甲酸乙二酯薄膜（剥离薄膜）之间，使用热压机，以80℃在5t的压力下进行5分钟压缩成型，从而制作厚度250μm的在硅酮树脂含浸纤维基材(V-a)的一面上形成由未固化的热固化性树脂组合物组成的未固化树脂层的密封材料积层复合体(V-c)。然后，切割成60×220mm的长方形。 
[承载有半导体元件的基板的被覆及密封] 
接着，利用将板料温度设定为130℃的真空层压装置（日合莫顿公司制造）被覆、密封。首先，在下侧板料上，装配厚度为125μm且承载14×14mm的Si芯片（半导体元件，厚度150μm）的BT（双马来酰亚胺三嗪）树脂制造的有机基板，在它的上面，将去除剥离薄膜的密封材料积层复合体(V-c)的未固化树脂层即硅酮树脂组合物(V-b)面对准上述BT基板的半导体元件承载面而被覆。然后，关闭板料，真空压缩成型5分钟，固化密封。固化密封后，进一步将利用密封材料积层复合体(V-c)密封的基板在150℃下后固化2小时，从而获得密封后半导体元件承载基板(V-d)。 
[实施例4] 
[用于形成由未固化的热固化性树脂所构成的未固化树脂层的组合物的制作] 
相对于加入前述具有非共轭双键的有机硅化合物(A1)：50质量份、有机氢聚硅氧烷(B1)：50质量份、作为反应抑制剂的乙炔醇系的乙炔基环己醇：0.2质量份、及氯铂酸的辛基醇改性溶液：0.1质量份的组合物，进一步加入350质量份平均粒径5μm的球状硅石、3质量份水滑石化合物（协和化成(股)制造Mg4.5Al2(OH)13CO3·3.5H2O商品名DHT-4A-2)、10质量份钼酸锌（日本Sherwin Williams(股)制造，商品名：911B）、及0.5质量份氧化镧（信越化学工业(股)制造），并利用加温至60℃的行星搅拌机充分搅拌，从而制备硅酮树脂组合物(VI-b)。此组合物在室温(25℃)下为固体。 
[密封材料积层复合体的制作] 
将该硅酮树脂组合物(VI-b)，夹在前述硅酮树脂含浸纤维基材(VI-a)（膨胀系数：x-y轴方向20ppm）与氟树脂涂层的聚对苯二甲酸乙二酯薄膜（剥离薄膜）之间，使用热压机，以80℃在5t的压力下进行5分钟压缩成型，从而制作厚度250μm的在硅酮树脂含浸纤维基材(VI-a)的一面上形成由未固化的热固化性树脂所构成的未固化树脂层的封材料积层复合体(VI-c)。成型后，切割成60×220mm的长方形。 
[承载有半导体元件的基板的被覆及密封] 
接着，使用将板料温度设定为130℃的真空层压装置（日合莫顿公司制造）被覆、密封。首先，在下侧板料上，装配承载14×14mm四方形的Si芯片（半导体元件，厚度150μm）的、厚度为125μm的BT基板，在它的上面，将去除剥离薄膜的密封材料积层复合体(VI-c)的未固化树脂层即硅酮树脂组合物(VI-b)面对准上述BT基板上的半导体元件承载面而被覆。然后，关闭板料，真空压缩成型5分钟，从而固化密封。固化密封后，将利用密封材料积层复合体(VI-c)密封的基板在150℃下后固化2小时，从而获得密封后半导体元件承载基板(VI-d)。 
[实施例5] 
[树脂含浸纤维基材的制作] 
准备包含作为纤维基材的E玻璃布、且添加有粒径为0.3mm的球状硅石并将膨胀系数（x、y轴）调整为15ppm的厚度70μm的环氧树脂基板，作为树脂含浸纤维基材(VII-a)。 
[用于形成由未固化的热固化性树脂所构成的未固化树脂层的组合物的制作] 
将甲酚酚醛清漆型环氧树脂（EOCN1020日本化药制造）60质量份、石炭酸酚醛清漆树脂（H-4群荣化学制造）30质量份、球状硅石（龙森制造平均粒径7μm）400质量份、水滑石化合物（协和化成(股)制造Mg4.5Al2(OH)13CO3·3.5H2O商品名DHT-4A-2）3质量份、钼酸锌（日本Sherwin Williams(股)制造，商品名：911B）10质量份、氧化镧（信越化学工业(股)制造）0.5质量份、催化剂焦磷酸硫胺素（三苯基膦北兴化学工业制造）0.2质量份、及硅烷偶联剂（KBM403信越化学工业制造）0.5质量份， 利用高速混合装置充分混合后，利用连续混炼装置加热混炼，片材化并冷却。粉碎片材，作成颗粒状的粉末，从而获得环氧树脂组合物(VII-b)。 
[密封材料积层复合体的制作] 
将树脂含浸纤维基材(VII-a)装配在能够在减压下加热压缩的压缩成型装置的下金属模具上，使环氧树脂组合物(VII-b)的颗粒粉末均匀地分散在它的上面。使上下的金属模具温度为80℃，在上金属模具上装配氟树脂涂层的聚对苯二甲酸乙二酯薄膜（剥离薄膜），将金属模具内减压至真空级，压缩成型3分钟，以使未固化树脂层的厚度为250μm，从而制作密封材料积层复合体(VII-c)。成型后，切割成60×220mm的长方形。 
[承载有半导体元件的基板的被覆及密封] 
接着，使用将板料温度设定为170℃的真空层压装置（日合莫顿公司制造）被覆、密封。首先，在下侧板料上，装配承载14×14mm四方形的Si芯片（半导体元件，厚度150μm）的厚度为125μm的环氧树脂基板，在它的上面，将去除剥离薄膜的密封材料积层复合体(VII-c)的未固化树脂层即环氧树脂组合物(VII-b)面对准上述环氧树脂基板的半导体元件承载面而被覆。然后，关闭板料，真空压缩成型5分钟，固化密封。固化密封后，在170℃下后固化4小时，从而获得密封后半导体元件承载基板(VII-d)。 
[实施例6] 
[承载有半导体元件的基板] 
在60×220mm长方形的环氧树脂基板上，利用高温下粘着力降低的粘着剂，排列承载经过单颗化的半导体元件、即20个硅芯片（形状：14mm×14mm厚度150μm）。 
[承载有半导体元件的基板的被覆及密封] 
使用将板料温度设定为170℃的真空层压装置（日合莫顿公司制造）将此基板被覆、密封。首先，在下侧板料上，装配上述半导体元件承载的环氧树脂基板，在它的上面，将密封材料积层复合体(VIII-c)切割成60×220mm的长方形并装配，所述密封材料积层复合体(VIII-c)是使未固化树脂层的厚度为210μm，除此以外与实施例3同样地制作而成。将去除剥离薄膜且为该密封材料积层复合体(VIII-c)的未固化树脂层即环氧树脂组合物(VIII-b)面对 准上述环氧树脂基板上的半导体元件承载面被覆。然后，关闭板料，真空压缩成型5分钟，固化密封，以使硅芯片上的树脂厚度为60μm厚度（密封树脂层的厚度为210μm）。固化密封后，在170℃下后固化4小时，从而获得密封后半导体元件承载基板(VIII-d)。 
[实施例7] 
相对于加入前述具有非共轭双键的有机硅化合物(A1)：50质量份、有机氢聚硅氧烷(B1)：50质量份、作为反应抑制剂的乙炔醇系的乙炔基环己醇：0.2质量份、及氯铂酸的辛基醇改性溶液：0.1质量份的组合物，进一步加入350质量份平均粒径5μm的球状硅石，并利用加温至60℃的行星搅拌机充分搅拌，从而制备硅酮树脂组合物(IX-b)。此组合物在25℃下为固体。 
[密封材料积层复合体的制作] 
将该硅酮树脂组合物(IX-b)，夹在前述硅酮树脂含浸纤维基材(V-a)（膨胀系数：x-y轴方向20ppm）与氟树脂涂层的聚对苯二甲酸乙二酯薄膜（剥离薄膜）之间，使用热压机，以80℃在5t的压力下下进行5分钟压缩成型，从而制作厚度2000μm的在硅酮树脂含浸纤维基材(V-a)的一面上形成由未固化的热固化性树脂所构成的未固化树脂层的密封材料积层复合体(IX-c)。成型后，切割成60×220mm的长方形。 
[承载有半导体元件的基板的被覆及密封] 
接着，使用将板料温度设定为130℃的真空层压装置（日合莫顿公司制造）被覆、密封。首先，在下侧板料上，装配承载14×14mm四方形的Si芯片（半导体元件，厚度725μm）的、厚度为125μm的BT基板，在它的上面，将去除剥离薄膜的密封材料积层复合体(IX-c)的未固化树脂层即硅酮树脂组合物(IX-b)面对准上述BT基板上的半导体元件承载面而被覆。然后，关闭板料，真空压缩成型5分钟，固化密封。固化密封后，将利用密封材料积层复合体(IX-c)密封的基板在150℃下后固化2小时，从而获得密封后半导体元件承载基板(IX-d)。 
[比较例3] 
相对于加入前述具有非共轭双键的有机硅化合物(A1)：50质量份、有机 氢聚硅氧烷(B1)：50质量份、作为反应抑制剂的乙炔醇系的乙炔基环己醇：0.2质量份、及氯铂酸的辛基醇改性溶液：0.1质量份的组合物，进一步加入350质量份平均粒径5μm的球状硅石，并利用加温至60℃的行星搅拌机充分搅拌，从而制备硅酮树脂组合物(X-b)。此组合物在25℃下为固体。 
[密封用片材的制作] 
将上述硅酮树脂组合物(X-b)，夹在聚对苯二甲酸乙二酯薄膜（加压用基础薄膜）与氟树脂涂层的聚对苯二甲酸乙二酯薄膜（剥离薄膜）之间，使用热压机，以80℃在5t的压力下进行5分钟压缩成型，成型为厚度250μm的薄膜状，从而制作只由硅酮树脂组合物(X-b)组成的密封用片材(X-c)。成型后，切割成60×220mm的长方形。 
[承载有半导体元件的基板的被覆及密封] 
接着，使用将板料温度设定为130℃的真空层压装置（日合莫顿公司制造）被覆、密封。首先，在下侧板料上，装配60×220mm且承载14×14mm四方形的Si芯片（半导体元件，厚度150μm）的厚度为125μm的BT基板，在它的上面，将只由去除剥离薄膜的硅酮树脂组合物(X-b)组成的密封用片材(X-c)积层。然后，再剥离聚对苯二甲酸乙二酯薄膜（加压用基础薄膜）后，关闭板料，真空压缩成型5分钟，固化密封。固化密封后，在150℃下后固化2小时，从而获得密封后半导体元件承载基板(X-d)。 
[比较例4] 
[承载有半导体元件的基板] 
在60×220mm且厚度为300μm的BT树脂基板上，利用高温下粘着力降低的粘着剂，排列承载经过单颗化的半导体元件、即20个硅芯片（形状：14mm×14mm厚度150μm）。 
[承载有半导体元件的基板的被覆及密封] 
将此承载有半导体元件的基板装配能够在减压下加热压缩的压缩成型装置的下金属模具上，使与实施例3同样地制作的环氧树脂组合物(XI-b)的颗粒粉末均匀地分散在它的上面。使上下的金属模具温度为170℃，在上金属模具上装配氟树脂涂层的聚对苯二甲酸乙二酯薄膜（剥离薄膜），将金属模具内部减压至真空级，压缩成型3分钟，以使未固化树脂层的厚度为250μ m，进行固化密封。固化密封后，在170℃下后固化4小时，从而获得密封后半导体元件承载基板(XI-d)。 
以上，调查了实施例3至实施例7、比较例3至比较例4中密封的密封后半导体元件承载基板的翘曲、外观、树脂与基板的粘着状态、半导体元件是否从金属基板上剥离。结果示于表2。在此，关于外观，检查有无空隙、未填充，如果没有这些则为良好。并且，关于粘着状态，成型时如果没有剥离则为良好。 
表2 
Figure BDA00002831956300341
根据以上，可知如未使用本发明的密封材料积层复合体的比较例3至比较例4所示，在这些比较例中，总括密封半导体元件承载面时，所制作的密封后半导体元件承载基板的翘曲较大，并且有半导体元件从基板上剥离（表2）。另一方面，可知如实施例所示，使用本发明的密封材料积层复合体而被 密封的密封后半导体元件承载基板，能够显著抑制基板的翘曲，外观、粘着状态良好且也未产生空隙或未填充等。根据以上所示，本发明的树脂含浸纤维基材由于可以抑制使未固化树脂层固化时的收缩应力，因此可以抑制基板的翘曲、及半导体元件从基板上剥离。 
并且，切割上述实施例3至实施例7的密封后半导体元件承载基板而单颗化并安装有焊球的半导体装置，作为样品数，准备10个用于各试验，进行以下耐热性试验与耐湿性试验。而且，比较例3、比较例4中所形成的密封后半导体元件承载基板由于翘曲度(camber)较大，因此，无法利用切割而单颗化，且关于单颗化的半导体装置，无法评价半导体元件是否从基板上剥离。 
[耐热性试验] 
进行热循环试验（将－25℃下保持10分钟、125℃下保持10分钟重复1000循环），在试验后评价是否得以导通。 
[耐湿性试验] 
在温度85℃、相对湿度85%的条件下，向电路的两极外加10V的直流电压，使用迁移测试仪(migration tester)（艾目微公司(IMV corporation)制造，MIG-86）测定250小时后的短路故障数。 
表3 
  实施例3 实施例4 实施例5 实施例6 实施例7
耐热性试验（1000循环后的通电） 良好 良好 良好 良好 良好
耐湿性试验（250小时后的不良数） 0/10 0/10 0/10 0/10 0/10
如表3所示，在耐热性试验、耐湿性试验中，实施例3至实施例7中均未产生断线或裂缝(crack)等不良。这样一来，则表示使用本发明的密封材料积层复合体而被密封的半导体装置的可靠性较高。 
另外，本发明并不限定于上述实施方式。上述实施方式为例示，具有与本发明的权利要求书所述的技术思想实质相同的结构，并发挥相同发挥作用效果的技术方案，均包含在本发明的技术范围内。 

Claims (25)

1.一种密封材料积层复合体，其特征在于，用于总括密封承载有半导体元件的基板的半导体元件承载面、或形成有半导体元件的晶片的半导体元件形成面；并且，包括支持晶片、及由被形成于该支持晶片的一面上的未固化的热固化性树脂所构成的未固化树脂层。
2.如权利要求1所述的密封材料积层复合体，其中，前述支持晶片，与前述承载有半导体元件的基板或前述形成有半导体元件的晶片的膨胀系数的差为3ppm以下。
3.如权利要求1所述的密封材料积层复合体，其中，前述未固化树脂层的厚度为20微米以上且2000微米以下。
4.如权利要求2所述的密封材料积层复合体，其中，前述未固化树脂层的厚度为20微米以上且2000微米以下。
5.如权利要求1至4中任一项所述的密封材料积层复合体，其中，前述未固化树脂层，包含在不足50℃下固体化并在50℃以上且150℃以下溶融的环氧树脂、硅酮树脂、及环氧硅酮混成树脂中的任一种。
6.如权利要求1至4中任一项所述的密封材料积层复合体，其中，前述支持晶片，是将热固化性树脂组合物含浸于纤维基材中，并将该热固化性树脂组合物半固化或固化而成的树脂含浸纤维基材；前述未固化树脂层，是由在前述树脂含浸纤维基材的一面上以超过200μm且2000μm以下的厚度而形成的未固化的热固化性树脂组合物所构成；含浸于前述纤维基材中的热固化性树脂组合物、及形成前述未固化树脂层的热固化性树脂组合物的至少一者，含有离子捕集剂。
7.如权利要求5所述的密封材料积层复合体，其中，前述支持晶片，是将热固化性树脂组合物含浸于纤维基材中，并将该热固化性树脂组合物半固化或固化而成的树脂含浸纤维基材；前述未固化树脂层，是由在前述树脂含浸纤维基材的一面上以超过200μm且2000μm以下的厚度而形成的未固化的热固化性树脂组合物所构成；含浸于前述纤维基材中的热固化性树脂组合物、及形成前述未固化树脂层的热固化性树脂组合物的至少一者，含有离子捕集剂。
8.如权利要求6所述的密封材料积层复合体，其中，含浸于前述纤维基材中的热固化性树脂组合物、及形成前述未固化树脂层的热固化性树脂组合物两者，含有前述离子捕集剂。
9.如权利要求7所述的密封材料积层复合体，其中，含浸于前述纤维基材中的热固化性树脂组合物、及形成前述未固化树脂层的热固化性树脂组合物两者，含有前述离子捕集剂。
10.一种密封后半导体元件承载基板，其特征在于，
利用权利要求1至4中任一项所述的密封材料积层复合体的未固化树脂层，来被覆已承载有半导体元件的基板的半导体元件承载面，并通过加热、固化该未固化树脂层，从而利用前述密封材料积层复合体而被总括密封。
11.一种密封后半导体元件承载基板，其特征在于，
利用权利要求5所述的密封材料积层复合体的未固化树脂层，来被覆已承载有半导体元件的基板的半导体元件承载面，并通过加热、固化该未固化树脂层，从而利用前述密封材料积层复合体而被总括密封。
12.一种密封后半导体元件承载基板，其特征在于，
利用权利要求6所述的密封材料积层复合体的未固化树脂层，来被覆已承载有半导体元件的基板的半导体元件承载面，并通过加热、固化该未固化树脂层，从而利用前述密封材料积层复合体而被总括密封。
13.一种密封后半导体元件承载基板，其特征在于，
利用权利要求7至9中任一项所述的密封材料积层复合体的未固化树脂层，来被覆已承载有半导体元件的基板的半导体元件承载面，并通过加热、固化该未固化树脂层，从而利用前述密封材料积层复合体而被总括密封。
14.一种密封后半导体元件形成晶片，其特征在于，
利用权利要求1至4中任一项所述的密封材料积层复合体的未固化树脂层，来被覆形成有半导体元件的晶片的半导体元件形成面，并通过加热、固化该未固化树脂层，从而利用前述密封材料积层复合体而被总括密封。
15.一种密封后半导体元件形成晶片，其特征在于，
利用权利要求5所述的密封材料积层复合体的未固化树脂层，来被覆形成有半导体元件的晶片的半导体元件形成面，并通过加热、固化该未固化树脂层，从而利用前述密封材料积层复合体而被总括密封。
16.一种密封后半导体元件形成晶片，其特征在于，
利用权利要求6所述的密封材料积层复合体的未固化树脂层，来被覆形成有半导体元件的晶片的半导体元件形成面，并通过加热、固化该未固化树脂层，从而利用前述密封材料积层复合体而被总括密封。
17.一种密封后半导体元件形成晶片，其特征在于，
利用权利要求7至9中任一项所述的密封材料积层复合体的未固化树脂层，来被覆形成有半导体元件的晶片的半导体元件形成面，并通过加热、固化该未固化树脂层，从而利用前述密封材料积层复合体而被总括密封。
18.一种半导体装置，其特征在于，
切割权利要求10所述的密封后半导体元件承载基板、或权利要求14所述的密封后半导体元件形成晶片，而单颗化。
19.一种半导体装置，其特征在于，
切割权利要求11所述的密封后半导体元件承载基板、或权利要求15所述的密封后半导体元件形成晶片，而单颗化。
20.一种半导体装置，其特征在于，
切割权利要求12所述的密封后半导体元件承载基板、或权利要求16所述的密封后半导体元件形成晶片，而单颗化。
21.一种半导体装置，其特征在于，
切割权利要求13所述的密封后半导体元件承载基板、或权利要求17所述的密封后半导体元件形成晶片，而单颗化。
22.一种半导体装置的制造方法，其是制造半导体装置的方法，其特征在于，其具有以下工序：
被覆工序，是利用权利要求1至4中任一项所述的密封材料积层复合体的未固化树脂层，来被覆已承载有半导体元件的基板的半导体元件承载面、或形成有半导体元件的晶片的半导体元件形成面；
密封工序，是通过加热、固化该未固化树脂层，而总括密封前述半导体元件承载面或前述半导体元件形成面，作成密封后半导体元件承载基板、或密封后半导体元件形成晶片；及，
单颗化工序，是通过切割该密封后半导体元件承载基板、或该密封后半导体元件形成晶片，而单颗化，从而制造半导体装置。
23.一种半导体装置的制造方法，其是制造半导体装置的方法，其特征在于，其具有以下工序：
被覆工序，是利用权利要求5所述的密封材料积层复合体的未固化树脂层，来被覆已承载有半导体元件的基板的半导体元件承载面、或形成有半导体元件的晶片的半导体元件形成面；
密封工序，是通过加热、固化该未固化树脂层，而总括密封前述半导体元件承载面或前述半导体元件形成面，作成密封后半导体元件承载基板、或密封后半导体元件形成晶片；及，
单颗化工序，是通过切割该密封后半导体元件承载基板、或该密封后半导体元件形成晶片，而单颗化，从而制造半导体装置。
24.一种半导体装置的制造方法，其是制造半导体装置的方法，其特征在于，其具有以下工序：
被覆工序，是利用权利要求6所述的密封材料积层复合体的未固化树脂层，来被覆已承载有半导体元件的基板的半导体元件承载面、或形成有半导体元件的晶片的半导体元件形成面；
密封工序，是通过加热、固化该未固化树脂层，而总括密封前述半导体元件承载面或前述半导体元件形成面，作成密封后半导体元件承载基板、或密封后半导体元件形成晶片；及，
单颗化工序，是通过切割该密封后半导体元件承载基板、或该密封后半导体元件形成晶片，而单颗化，从而制造半导体装置。
25.一种半导体装置的制造方法，其是制造半导体装置的方法，其特征在于，其具有以下工序：
被覆工序，是利用权利要求7至9中任一项所述的密封材料积层复合体的未固化树脂层，来被覆已承载有半导体元件的基板的半导体元件承载面、或形成有半导体元件的晶片的半导体元件形成面；
密封工序，是通过加热、固化该未固化树脂层，而总括密封前述半导体元件承载面或前述半导体元件形成面，作成密封后半导体元件承载基板、或密封后半导体元件形成晶片；及，
单颗化工序，是通过切割该密封后半导体元件承载基板、或该密封后半导体元件形成晶片，而单颗化，从而制造半导体装置。
CN201310049748.6A 2012-02-07 2013-02-07 积层复合体、半导体元件承载基板、半导体元件形成晶片、半导体装置及其制造方法 Active CN103247579B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710842002.9A CN107706159A (zh) 2012-02-07 2013-02-07 积层复合体、半导体元件承载基板、半导体元件形成晶片、半导体装置及其制造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012024452A JP5542848B2 (ja) 2012-02-07 2012-02-07 封止材積層複合体、封止後半導体素子搭載ウエハ、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP2012063158A JP5770662B2 (ja) 2012-03-21 2012-03-21 繊維含有樹脂基板、封止後半導体素子搭載基板、及び半導体装置の製造方法
JP2012-063158 2012-03-21
JP2012-024452 2012-10-09

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201710842002.9A Division CN107706159A (zh) 2012-02-07 2013-02-07 积层复合体、半导体元件承载基板、半导体元件形成晶片、半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN103247579A true CN103247579A (zh) 2013-08-14
CN103247579B CN103247579B (zh) 2018-02-09

Family

ID=47832854

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710842002.9A Pending CN107706159A (zh) 2012-02-07 2013-02-07 积层复合体、半导体元件承载基板、半导体元件形成晶片、半导体装置及其制造方法
CN201310049748.6A Active CN103247579B (zh) 2012-02-07 2013-02-07 积层复合体、半导体元件承载基板、半导体元件形成晶片、半导体装置及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201710842002.9A Pending CN107706159A (zh) 2012-02-07 2013-02-07 积层复合体、半导体元件承载基板、半导体元件形成晶片、半导体装置及其制造方法

Country Status (5)

Country Link
US (2) US8872358B2 (zh)
EP (2) EP3024021B1 (zh)
KR (1) KR102057499B1 (zh)
CN (2) CN107706159A (zh)
TW (1) TWI555144B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104851849A (zh) * 2014-02-18 2015-08-19 纬创资通股份有限公司 电子元件封装体及其制作方法
CN104934382A (zh) * 2014-03-19 2015-09-23 信越化学工业株式会社 附半导体密封用基材的密封材料、半导体装置、及半导体装置的制造方法
CN111465999A (zh) * 2017-12-12 2020-07-28 Koa株式会社 电阻器的制造方法
CN115877607A (zh) * 2021-09-28 2023-03-31 青岛智动精工电子有限公司 灯板的成型方法、背光模组和显示设备

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5934078B2 (ja) * 2012-11-19 2016-06-15 信越化学工業株式会社 繊維含有樹脂基板及び半導体装置の製造方法
KR102303310B1 (ko) * 2012-12-21 2021-09-23 다우 실리콘즈 코포레이션 압축 성형 또는 라미네이팅을 위한 핫-멜트 유형 경화성 실리콘 조성물
US9627338B2 (en) * 2013-03-06 2017-04-18 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming ultra high density embedded semiconductor die package
TWI533421B (zh) * 2013-06-14 2016-05-11 日月光半導體製造股份有限公司 半導體封裝結構及半導體製程
TWI518854B (zh) 2013-12-30 2016-01-21 財團法人工業技術研究院 模封組件及模封材料
US9396972B2 (en) * 2014-02-11 2016-07-19 Palo Alto Research Center Incorporated Micro-assembly with planarized embedded microelectronic dies
US20160064299A1 (en) * 2014-08-29 2016-03-03 Nishant Lakhera Structure and method to minimize warpage of packaged semiconductor devices
TWI695427B (zh) * 2016-11-24 2020-06-01 聯華電子股份有限公司 平坦化晶圓表面的方法
US10497587B1 (en) * 2018-06-13 2019-12-03 Infineon Technologies Ag Ion manipulation methods and related apparatuses and systems for semiconductor encapsulation materials
EP3621107A1 (en) * 2018-09-10 2020-03-11 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component with dielectric layer for embedding in component carrier
DE102018217001B4 (de) * 2018-10-04 2020-06-25 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung von Halbleiterkondensatoren unterschiedlicher Kapazitätswerte in einem Halbleitersubstrat
US11031353B2 (en) * 2019-08-23 2021-06-08 Micron Technology, Inc. Warpage control in microelectronic packages, and related assemblies and methods

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040115868A1 (en) * 2002-12-13 2004-06-17 Nec Electronics Corporation Production method for manufacturing a plurality of chip-size packages
US20040213973A1 (en) * 2003-04-23 2004-10-28 Tomihiro Hara Film adhesive for sealing, film laminate for sealing and sealing method
CN101794848A (zh) * 2009-01-29 2010-08-04 索尼公司 转移装置的方法和制造显示设备的方法
CN101971312A (zh) * 2008-03-14 2011-02-09 住友电木株式会社 用于形成半导体元件粘接膜的树脂清漆、半导体元件粘接膜和半导体装置
US20120018870A1 (en) * 2010-07-26 2012-01-26 Siliconware Precision Industries Co., Ltd. Chip scale package and fabrication method thereof
US20120024469A1 (en) * 2010-07-28 2012-02-02 Nitto Denko Corporation Film for semiconductor device production, method for producing film for semiconductor device production, and method for semiconductor device production

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283562A (ja) 1992-03-31 1993-10-29 Toshiba Corp 樹脂封止型半導体装置
JPH07142872A (ja) * 1993-11-12 1995-06-02 Sanyo Electric Co Ltd 電子機器
JP3425311B2 (ja) * 1996-03-04 2003-07-14 株式会社東芝 ネガ型感光性ポリマー樹脂組成物、これを用いたパターン形成方法、および電子部品
TW569424B (en) 2000-03-17 2004-01-01 Matsushita Electric Ind Co Ltd Module with embedded electric elements and the manufacturing method thereof
JP3537400B2 (ja) 2000-03-17 2004-06-14 松下電器産業株式会社 半導体内蔵モジュール及びその製造方法
DE10046296C2 (de) 2000-07-17 2002-10-10 Infineon Technologies Ag Elektronisches Chipbauteil mit einer integrierten Schaltung und Verfahren zu seiner Herstellung
JP3707534B2 (ja) 2000-12-15 2005-10-19 信越化学工業株式会社 半導体スクリーン印刷封止用液状エポキシ樹脂組成物
US6496637B2 (en) * 2000-12-21 2002-12-17 Corning Incorporated Low optical loss polymers
JP2005089660A (ja) * 2003-09-18 2005-04-07 Nitto Denko Corp 半導体封止用樹脂組成物
SG115811A1 (en) * 2004-03-31 2005-10-28 Nitto Denko Corp Epoxy resin composition for semiconductor encapsulation and semiconductor device using the same
US20060241215A1 (en) * 2005-04-25 2006-10-26 Shin-Etsu Chemical Co., Ltd. Semiconductor encapsulating epoxy resin composition and semiconductor device
KR20080003002A (ko) * 2005-04-27 2008-01-04 린텍 가부시키가이샤 시트상 언더필재 및 반도체장치의 제조방법
JP4379387B2 (ja) 2005-06-27 2009-12-09 パナソニック電工株式会社 エポキシ樹脂無機複合シート及び成形品
JP5124808B2 (ja) * 2005-08-05 2013-01-23 信越化学工業株式会社 エポキシ樹脂組成物及び半導体装置
US8247475B2 (en) * 2005-12-29 2012-08-21 Toda Kogyo Corporation Hydrotalcite-based compound particles, resin stabilizer using the same, halogen-containing resin composition and anion scavenger using the same
KR101484343B1 (ko) * 2007-04-26 2015-01-19 도아고세이가부시키가이샤 하이드로탈사이트 화합물 및 그 제조 방법, 무기 이온 포착제, 조성물, 전자 부품 밀봉용 수지 조성물
JP2009013309A (ja) 2007-07-05 2009-01-22 Nitto Denko Corp エポキシ樹脂組成物およびそれを用いて得られる電子部品
US20100109169A1 (en) * 2008-04-29 2010-05-06 United Test And Assembly Center Ltd Semiconductor package and method of making the same
KR20100008123A (ko) * 2008-07-15 2010-01-25 고려대학교 산학협력단 이중 히트 씽크층으로 구성된 지지대를 갖춘 고성능수직구조의 반도체 발광소자
JP5079646B2 (ja) * 2008-08-26 2012-11-21 新光電気工業株式会社 半導体パッケージ及びその製造方法と半導体装置
JP5342221B2 (ja) 2008-12-05 2013-11-13 パナソニック株式会社 半導体封止用エポキシ樹脂無機複合シート及び成形品
WO2010080068A1 (en) * 2009-01-12 2010-07-15 Ravi Kanth Kolan Method for manufacturing a low cost three dimensional stack package and resulting structures using through silicon vias and assemblies
CN101814445A (zh) * 2009-02-20 2010-08-25 日月光半导体制造股份有限公司 感光芯片封装工艺及其结构
JP5042297B2 (ja) * 2009-12-10 2012-10-03 日東電工株式会社 半導体装置の製造方法
WO2011099378A1 (ja) * 2010-02-09 2011-08-18 東亞合成株式会社 球状ハイドロタルサイト化合物および電子部品封止用樹脂組成物
US8823186B2 (en) * 2010-12-27 2014-09-02 Shin-Etsu Chemical Co., Ltd. Fiber-containing resin substrate, sealed substrate having semiconductor device mounted thereon, sealed wafer having semiconductor device formed thereon, a semiconductor apparatus, and method for manufacturing semiconductor apparatus

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040115868A1 (en) * 2002-12-13 2004-06-17 Nec Electronics Corporation Production method for manufacturing a plurality of chip-size packages
US20040213973A1 (en) * 2003-04-23 2004-10-28 Tomihiro Hara Film adhesive for sealing, film laminate for sealing and sealing method
CN101971312A (zh) * 2008-03-14 2011-02-09 住友电木株式会社 用于形成半导体元件粘接膜的树脂清漆、半导体元件粘接膜和半导体装置
CN101794848A (zh) * 2009-01-29 2010-08-04 索尼公司 转移装置的方法和制造显示设备的方法
US20120018870A1 (en) * 2010-07-26 2012-01-26 Siliconware Precision Industries Co., Ltd. Chip scale package and fabrication method thereof
US20120024469A1 (en) * 2010-07-28 2012-02-02 Nitto Denko Corporation Film for semiconductor device production, method for producing film for semiconductor device production, and method for semiconductor device production

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104851849A (zh) * 2014-02-18 2015-08-19 纬创资通股份有限公司 电子元件封装体及其制作方法
CN104934382A (zh) * 2014-03-19 2015-09-23 信越化学工业株式会社 附半导体密封用基材的密封材料、半导体装置、及半导体装置的制造方法
CN111465999A (zh) * 2017-12-12 2020-07-28 Koa株式会社 电阻器的制造方法
CN111465999B (zh) * 2017-12-12 2022-04-15 Koa株式会社 电阻器的制造方法
CN115877607A (zh) * 2021-09-28 2023-03-31 青岛智动精工电子有限公司 灯板的成型方法、背光模组和显示设备

Also Published As

Publication number Publication date
KR20130091275A (ko) 2013-08-16
TW201344856A (zh) 2013-11-01
CN103247579B (zh) 2018-02-09
US20140264956A1 (en) 2014-09-18
EP2626898A2 (en) 2013-08-14
CN107706159A (zh) 2018-02-16
KR102057499B1 (ko) 2019-12-19
US20130200534A1 (en) 2013-08-08
TWI555144B (zh) 2016-10-21
US8872358B2 (en) 2014-10-28
EP2626898A3 (en) 2015-06-03
EP3024021A1 (en) 2016-05-25
EP2626898B1 (en) 2021-05-19
EP3024021B1 (en) 2020-03-25

Similar Documents

Publication Publication Date Title
CN103247579B (zh) 积层复合体、半导体元件承载基板、半导体元件形成晶片、半导体装置及其制造方法
CN102543900B (zh) 含纤维树脂基板、半导体元件搭载基板及半导体元件形成晶片、半导体装置及其制造方法
TWI756250B (zh) 固化性粒狀聚矽氧組合物、由其構成之半導體用構件及其成型方法
TWI831733B (zh) 固化性粒狀聚矽氧組合物、由其構成之半導體用構件及其成型方法
US9287174B2 (en) Fiber-containing resin substrate, device-mounting substrate and device-forming wafer, semiconductor apparatus, and method for producing semiconductor apparatus
KR20130084259A (ko) 반도체 캡슐화를 위한 열경화성 수지 조성물 및 캡슐화된 반도체 장치
US9129912B2 (en) Encapsulant, encapsulated substrate having semiconductor devices mounting thereon, encapsulated wafer having semiconductor devices forming thereon, semiconductor apparatus, and method for manufacturing semiconductor apparatus
JP6165686B2 (ja) 支持基材付封止材、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
KR102372595B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
CN104347530A (zh) 带半导体密封用基体材料的密封材料、半导体装置及半导体装置的制造方法
JP5770662B2 (ja) 繊維含有樹脂基板、封止後半導体素子搭載基板、及び半導体装置の製造方法
JP5542848B2 (ja) 封止材積層複合体、封止後半導体素子搭載ウエハ、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP2014103178A (ja) 繊維含有樹脂基板、封止後半導体素子搭載基板及び封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP6001515B2 (ja) 封止材積層複合体、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP2015203105A (ja) 熱硬化性樹脂組成物及び半導体装置の製造方法
JP2015133526A (ja) 繊維含有樹脂基板、封止後半導体素子搭載基板、及び半導体装置の製造方法
CN115368740A (zh) 固化性硅酮组合物、密封剂以及光半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant