JPH05283562A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH05283562A
JPH05283562A JP4074871A JP7487192A JPH05283562A JP H05283562 A JPH05283562 A JP H05283562A JP 4074871 A JP4074871 A JP 4074871A JP 7487192 A JP7487192 A JP 7487192A JP H05283562 A JPH05283562 A JP H05283562A
Authority
JP
Japan
Prior art keywords
resin
sealing
dielectric constant
semiconductor element
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4074871A
Other languages
English (en)
Inventor
Akira Yoshizumi
章 善積
Shinetsu Fujieda
新悦 藤枝
Min Tai Kao
カオ・ミン・タイ
Hideo Ota
英男 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP4074871A priority Critical patent/JPH05283562A/ja
Publication of JPH05283562A publication Critical patent/JPH05283562A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135Double encapsulation or coating and encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 封止された半導体素子の消費電力量が低く、
且つ演算速度を落とさず、更に優れた耐湿信頼性、優れ
た熱放散性、VPS後の優れた耐クラック性を有すると
ともに、生産性に優れた樹脂封止半導体装置を提供す
る。 【構成】 低誘電率樹脂層2、封止樹脂層3および水分
遮断層4を積層して作製された封止用絶縁体9を用い
て、アセンブリーされた半導体素子1を封止する。 【効果】 高速演算化と高密度化が不可欠な次世代メモ
リー等の半導体素子にも対応でき、また、樹脂封止をイ
ン・ラインでの樹脂封止工程で製造できるため、高い生
産性を有する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、樹脂封止をイン・ライ
ンで行うことが可能な、高性能の樹脂封止型半導体装置
に関する。
【0002】
【従来の技術】近年における半導体装置の高密度実装化
に伴い、高速演算を行うための高周波数特性に優れたデ
バイスの開発が進んでいる。例えば、高密度な超LSI
や、この他の高周波数特性が要求される半導体素子など
のデバイスでは、素子近傍を封止する素材の誘電率がデ
バイス動作時の電力消費量を支配するため、低誘電率の
樹脂で直接封止することが重要である。
【0003】すなわち、超LSIにおける配線の微細化
に伴い、配線間や層間での電気容量(C)が増大した結
果、半導体回路のRC遅延時間の増大や、消費電力
(P)の増大がもたらされている。この電気容量Cは、
誘電率ε、金属間距離d、金属電極面積sによって決ま
り、C=ε・s/dの関係式で表せる。また、電気容量
Cに起因した消費電力(P)には周波数fおよび電圧V
が関係しており、この関係はP=f・C・V・Vで表さ
れる。そのため、消費電力の小さい超LSIを得るため
には、素子近傍を封止する封止樹脂の低誘電率化が不可
欠である。
【0004】さらに、半導体素子の封止樹脂には動作時
のロスを低減することだけでなく、それ以外の多種類の
性能・機能が要求される。例えば、耐湿性に優れるこ
と、表面実装工程の高温に耐えること、素子に加わる応
力を小さくできること、絶縁性に優れること、熱放散性
がよいこと等である。
【0005】従来の封止樹脂では、以上述べた耐湿性、
耐熱性、低応力性、熱放散性の性能を獲得するために、
樹脂中に熱伝導性の良好な無機充填材を添加せざるを得
なかった。ところが、無機充填材は樹脂に比べて誘電率
が高いため、これを添加すると封止樹脂の誘電率が大き
くなってしまう。そのため、従来の封止樹脂では、優れ
た耐湿性、耐熱性、低応力性、高絶縁性、高熱放散性と
いった望ましい特性を得ると同時に、充分な低誘電率特
性を得ることはできなかった。
【0006】一方、低誘電率の樹脂としては、無機材料
を含まないフッ素系やポリイミド系の有機コーティング
剤が良く知られている。しかし、これらは耐湿性、耐熱
性、低応力性、高絶縁性、高熱放散性等のような、封止
樹脂に本来要求される望ましい特性を有していない。
【0007】また、従来の樹脂封止型半導体装置は、一
般にはトランスファーモールドにより樹脂封止を行って
製造されるため、アセンブリーラインとは別の樹脂封止
工程を必要とする。このため、イン・ラインでの製造に
比べると生産性に劣るという問題がある。
【0008】
【発明が解決しようとする課題】本発明は上記事情に鑑
みてなされたものであり、電力消費が少なく、且つ優れ
た耐熱性および優れた熱放散性などをもつ封止用絶縁体
で保護された樹脂封止型半導体装置であって、樹脂封止
をイン・ラインで行うことが可能な樹脂封止型半導体装
置を提供することを目的とする。本発明の課題をより具
体的に列挙すれば、まず、デバイス動作時の電力消費を
少なくでき、かつ信頼性の優れた樹脂封止型半導体装置
を提供することである。
【0009】加えて、高密度実装の可能な薄型のパッケ
ージとすることができ、耐湿信頼性に優れ、表面実装が
可能で、熱放散性に優れる等の優れた性能を有する樹脂
封止型半導体装置を提供することである。
【0010】更に加えて、従来のようにアセンブリーラ
インとは別の樹脂封止工程を必要とすることなく、イン
・ラインでの樹脂封止が可能で、生産性を向上できる樹
脂封止型半導体装置を提供することである。
【0011】
【課題を解決するための手段および作用】本発明による
樹脂封止型半導体装置は、誘電率4.0以下の低誘電率
樹脂層(a)および無機充填材を含む封止樹脂層(b)
の少なくとも二つの機能層を具備した封止用絶縁体によ
り、前記低誘電率樹脂層が半導体素子の能動面を直接被
覆するように半導体素子を封止してなることを特徴とす
る。
【0012】本発明においては、上記二つの機能層
(a)(b)に加えて、金属膜からなる水分遮断層
(c)を積層した封止用絶縁体を用いるのが望ましい。
その場合、水分遮断層(c)は通常封止樹脂層(b)の
上に積層される。この水分遮断層(c)は、放熱性を向
上する高熱伝導層としても機能する。
【0013】また、本発明においては、無機充填材を含
む封止樹脂層(b)が、更にガラスクロス、ケブラーク
ロス、カーボンクロス等の強度付与材を含有することが
望ましい。以下、本発明を詳細に説明する。
【0014】本発明による樹脂封止型半導体装置の一つ
の特徴は、半導体素子の能動面を、動作時の電力消費を
少なくできる低誘電率樹脂層(a)で直接被覆した点で
ある。該低誘電率樹脂層(a)に用いることができる誘
電率4.0以下の樹脂の例としては、フッ素ゴム(ε=
2.00〜2.50)、ポリプロピレン(ε=2.10
〜2.20)、フッ素樹脂(ε=2.10〜2.6
0)、ポリメチルペンテン(ε=2.12)、オレフィ
ン系エストラマー(ε=2.20〜2.60)、エチレ
ンプロピレンゴム(ε=2.20〜3.40)、ポリブ
テン−1(ε=2.25)、ポリエチレン(ε=2.3
0〜2.35)、天然ゴム(ε=2.37〜2.4
5)、スチレン−ブタジエンゴム(ε=2.50)、ス
チレン樹脂(ε=2.50〜2.60)、不飽和ポリエ
ステル樹脂(ε=2.50〜3.70)、ポリフェニレ
ンオキシド(ε=2.58)、ポリカーボネート(ε=
2.85)、全芳香族ポリエステル樹脂(ε=2.9
0)、ポリアリレート(ε=3.00)、アクリル樹脂
(ε=3.00)、シリコーンゴム(ε=3.00〜
3.60)、ポリフェニレンサルファイド(ε=3.1
0)、ポリブチレンテレフタレート(ε=3.10〜
3.40)、ボリビニルブチラール(ε=3.10〜
4.00)、ポリエーテルスルフォン(ε=3.1
0)、DAP樹脂(ε=3.20〜3.40)、AES
樹脂(ε=3.40〜3.80)、ポリアミド樹脂(ε
=3.40〜3.60)、ポリイミド樹脂(ε=3.4
2)、セルロース樹脂(ε=3.50〜3.60)、ア
セタール樹脂(ε=3.70)、シリコーン樹脂(ε=
3.84)などが挙げられる。加えて、エポキシ樹脂
(ε=3.40〜4.70)或いはエステル系エラスト
マー(ε=3.80〜5.80)等のうち、本発明の要
件を満たす所定の低誘電率を示す樹脂も使用できる。
【0015】これらの低誘電率樹脂のうちでも、比較的
低温で半導体素子を封止可能なフッ素ゴム、フッ素樹
脂、オレフィン系エラストマー、ポリブテン−1、シリ
コーンゴム、ポリビニルブチラール、シリコーン樹脂な
どが好ましい。より好ましいのは、耐熱性の優れたフッ
素系樹脂、シリコーン系樹脂である。上記低誘電率樹脂
層(a)は、次に述べる封止樹脂層(b)と共に予め封
止用絶縁体を構成し、半導体素子の封止に供される。
【0016】次に、本発明における封止用絶縁体を構成
する他の機能層、即ち、無機充填材を含む封止樹脂層
(b)について説明する。この封止樹脂層(b)として
は、エポキシ樹脂、シリコーン樹脂、ジアリルフタレー
ン樹脂、ポリイミド(マレイミド)樹脂、フェノール樹
脂などの熱硬化性樹脂を、各種の無機充填材と組合わせ
て形成することができる。
【0017】その場合の無機充填材としては、各種のシ
リカ系粉末、チッ化ケイ素、チッ化アルミニウムなどの
高熱伝導性セラミックス粉末、各種のガラス系粉末など
を用いることができる。これらの無機充填材は、封止樹
脂層(b)の熱放散性を向上させる機能を有する。
【0018】また、封止樹脂層(b)には、シリコーン
系、有機系、コア・シェルタイプなどの各種のゴムやエ
ラストマーを添加しても良い。これらは封止樹脂層
(b)に低応力性を付与する。
【0019】さらに本発明における封止用絶縁体では、
例えば金属膜からなる水分遮断層(c)が設けられるこ
とが好ましい。金属膜としては、各種の金属箔を用いる
ことができる。また、樹脂封止型半導体装置の組み立て
に支障がなければ、金属板を用いてもよい。この水分遮
断層(c)に用いることができる金属の例としては、
鉄、ニッケル、銅、金、銀、アルミニウム、すず、ステ
ンレス、鉛、およびそれらの合金が挙げられる。このよ
うな水分遮断層(c)は、得られる樹脂封止型半導体装
置に耐湿性を付与する。また、水分遮断層(c)に熱放
散層としての機能を兼ねさせることも可能である。しか
し、その場合には一定の厚さが必要であり、5μm以上
が好ましい。本発明の樹脂封止型半導体装置は、樹脂封
止をイン・ラインで行うことができる構造的特徴を有し
ている。そこで、次にこの点に付いて説明する。
【0020】本発明の樹脂封止型半導体装置の製造に際
しては、予め、上記の低誘電率樹脂層(a)および封止
樹脂層(b)を積層した封止用絶縁体を作製する。既述
したように、好ましい例ではこれら機能層(a)(b)
に加えて、金属膜からなる水分遮断層(c)を積層した
封止用絶縁体を作製する。この好ましい例では、これら
三つの機能層(a)(b)(c)を、この順序で積み重
ねて封止用絶縁体を作製する。しかし、この場合は最外
層が金属導電体となってしまう。通常は、樹脂封止型半
導体装置の表面は絶縁物で構成されることが好ましいか
ら、この場合には、水分遮断層(c)の上を更に封止樹
脂層または絶縁樹脂層などの絶縁体で被覆するのが好ま
しい。なお、ここで「封止樹脂」とは無機充填材を含む
樹脂を意味し、「絶縁樹脂」とは無機充填材を含まない
樹脂を意味する。更に、このとき水分遮断層(c)とな
る金属箔と樹脂層を強固に一体化するために、金属箔に
一部貫通孔を開けておいても良い。
【0021】上記のように予め作製された封止用絶縁体
を用いて、アセンブリーされた半導体素子を封止する。
その際、予め封止用絶縁体に組み込まれた低誘電率樹脂
層(a)が半導体素子の能動面を直接被覆するように用
いられる。この封止方法の一例を、図1に示す。図1に
は、TAB(テープ・オートメーティッド・ボンディン
グ)によりアセンブリーされた半導体素子を、予め作製
された封止用絶縁体を用いて樹脂封止する例が示されて
いる。また図2に、得られる本発明の樹脂封止型半導体
装置の断面図を示す。この例では、上述した三つの機能
層(a)(b)(c)を積層して作製された好ましい封
止用絶縁体が用いられている。
【0022】これらの図において、1は半導体素子であ
り、5はリード線、6は絶縁フィルム、7は下型、8は
上型である。このTABによりアセンブリーされた半導
体素子を封止するために、低誘電率樹脂層2、封止樹脂
層3および水分遮断層4を積層して予め作製された封止
用絶縁体9を用いる。この封止用絶縁体9は、図示のよ
うに、半導体素子1を封止して樹脂封止型半導体装置を
製造した場合に、低誘電率樹脂層2が半導体素子1の表
面(能動面)を直接被覆するように用いる。且つ、図示
のように、低誘電率樹脂層2は素子近傍のみを被覆して
いることが好ましい。なぜなら、低誘電率樹脂層2の外
側を、無機充填材を含む低熱膨脹率の封止樹脂層3で封
止することによって、樹脂封止型半導体装置に優れた信
頼性を付与することができるからである。
【0023】一方、半導体素子1の裏面側の封止には、
図示のように低誘電率樹脂層2は特に必要とはされな
い。その場合には、封止樹脂層3、水分遮断層4および
必要に応じて絶縁樹脂層(図示せず)を積層した封止用
絶縁体を作製するか、封止樹脂層3、水分遮断層4、封
止樹脂層(図示せず)の順に積層した封止用絶縁体を作
製して封止すれば良い。「封止樹脂」が無機充填材を含
む樹脂を意味し、「絶縁樹脂」が無機充填材を含まない
樹脂を意味することは既述した通りである。。
【0024】本発明の樹脂封止型半導体装置を製造する
際に、封止用絶縁体を用いて半導体素子を封止する方法
については特に限定されない。しかし、図1に示したよ
うに、封止樹脂層3と低誘電率樹脂層2が軟化する温度
にまで封止用絶縁体を加熱した後、上下から平板もしく
は金型で加圧プレスする方法が一般的である。その際、
ボイドの発生を防止するために、減圧下で加圧プレスを
行っても良い。
【0025】本発明の樹脂封止型半導体装置は、予め形
成しておいた封止用絶縁体を用いて樹脂封止したもので
あるから、この特徴によって次のような特別の利点が得
られる。即ち、従来の樹脂封止型半導体装置は、樹脂封
止にトランスファーモールドを行わなければならないた
め、樹脂封止をイン・ラインで行うことができない。こ
れに対して、本発明の樹脂封止型半導体装置は、上記の
ように平板もしくは簡単な金型を用いて樹脂封止ができ
るため、樹脂封止をアセンブリー工程に組み込んでイン
・ラインで行うことが可能である。従って、この特徴を
生かすことにより、本発明の樹脂封止型半導体装置は連
続的かつ自動化された製造ラインでの製造が可能とな
る。
【0026】また、上記の特徴によって、図3に示した
ように、配線基板に直接アセンブリーされた半導体素子
の樹脂封止に用いるといった応用も可能になる。同図に
おいて、10はプリント配線基板、11は印刷配線層で
ある。この応用例では、印刷配線層11が形成されたプ
リント配線基板10に、半導体素子1が直接マウントさ
れる。この半導体素子1を樹脂封止するに際して、既に
説明したように、低誘電率樹脂層2および封止樹脂層3
を積層して予め作製された封止用絶縁体が用いられる。
既述のように、この封止用絶縁体を用いた樹脂封止は、
封止用絶縁体9を所定の位置関係で半導体素子1の上に
載置し、その上から平板もしくは金型で加圧プレスする
ことにより行うことができる。この場合にも、樹脂封止
をイン・ラインで行うことが可能であり、従って、連続
的かつ自動化された製造ラインで図示のような樹脂封止
型半導体装置の製造が可能である。
【0027】また上記の説明から明らかなように、本発
明の樹脂封止型半導体装置の封止工程では、半導体素子
1を封止樹脂層3で直接被覆するのではなく、主に、熱
可塑性樹脂、エンジニアリングプラスチックス、ゴムな
どの高温で軟化している低誘電率樹脂層2を介して半導
体素子1を封止する。このため、封止樹脂層3には、通
常の封止樹脂の必要特性に加えて、高温で軟化した低誘
電率樹脂層2の流出を防止するために、封止時における
適当な軟度と形状保持機能が要求される。この要求を満
たすために、本発明では封止樹脂層3として、ガラスク
ロスに封止樹脂を含侵させた封止用樹脂プリプレグを用
いることが好ましい。
【0028】
【実施例】以下、本発明の実施例および比較例を詳細に
説明する。次に示す素材を用いて封止用絶縁体を作製し
た。 ・金属箔 A:銅 箔 厚さ 12μm ・金属箔 B:アルミ 箔 厚さ 10μm ・金属箔 C:ニッケル箔 厚さ 24μm ・封止樹脂 A:KE−300 TS(エポキシ成形材料:
東芝ケミカル(株)製) ・封止樹脂 B:KE−600 J(エポキシ成形材料:東
芝ケミカル(株)製) ・封止樹脂 C:KE−2000(エポキシ成形材料:東芝
ケミカル(株)製) ・低誘電率樹脂A:M−8010(ポリブテン−1:三
井石油化学(株)) ・低誘電率樹脂B:BMS(ポリビニルブチラール:積
水化学(株)) ・低誘電率樹脂C:SH−11(ポリプロピレン:住友
化学工業(株)) ・低誘電率樹脂D:TSE−3051(シリコーンゲル:東
芝シリコーン(株)) ・低誘電率樹脂E:トヨフロンPFA(フッ素樹脂:東
レ(株)) ・ガラスクロス:LPC070(Eガラスクロス:(株)
有沢製作所) ・コート材 :白色塗料(市販ペンキ)
【0029】封止樹脂、金属箔およびガラスクロスを積
層するに当たっては、封止樹脂を低温(80℃)ロール
で加熱しシート化した後に、さらに、100℃前後の温
度に加熱しながら接着積層する方法を用いた。一方、低
誘電率樹脂については、フィルム状の場合は、これを適
当な大きさに切り取った後、加熱により軟化した封止樹
脂に貼り付けた。粉状の低誘電率樹脂は、これをプレス
してシート状にした後、加熱により軟化した封止樹脂に
貼り付けた。また、シリコーンゲルについては、これを
シート状の封止樹脂にコートした後、加熱によりB- ス
テージ化して封止用絶縁体を作製した。実施例および比
較例における封止用絶縁体の構成を、下記の表1〜表3
に示す。
【0030】
【表1】
【0031】
【表2】
【0032】
【表3】
【0033】封止用絶縁体で半導体素子を封止する方法
としては、図1に示したように、加熱プレスで加圧加熱
する方法を用いることができる。ただし、他の方法を用
いてもよい。例えば、ロールによる加圧加熱、平板上に
重ねて自然接合する方法などである。
【0034】ここでは、加熱プレス法を採用した。加熱
温度は、低誘電率樹脂の軟化温度が異なるため、それぞ
れに適した温度に設定した。一般には、軟化温度よりも
10℃〜20℃高い温度が適している。 加熱温度 加熱時間 後硬化時間 低誘電率樹脂A 最初 100℃、最終 160℃ 3分間 180℃× 8H 低誘電率樹脂B 最初 100℃、最終 160℃ 3分間 180℃× 8H 低誘電率樹脂C 最初 100℃、最終 160℃ 3分間 180℃× 8H 低誘電率樹脂D 100℃、 1分間 180℃× 8H 低誘電率樹脂E 最初 100℃、最終 310℃、 5分間 180℃× 8H 以下に本発明の樹脂封止型半導体置の評価方法を説明す
る。 <被封止半導体素子(TAB)の準備>
【0035】TAB(テープオートメーティドボンディ
ング)テープにボンディングされた半導体素子(耐湿性
評価用Al回路を表面に形成、チップ厚さ300μm、
チップ面積12mm×12mm)を用意した。 <被封止半導体素子(ASIC)の準備>
【0036】ダイパッドサイズが12.6mm×12.6
mmであって、板厚が150μmの42アロイフレーム
に、25μm径のボンディングワイヤーでボンディング
された半導体素子(耐湿性評価用Al回路を表面に形
成、チップ厚さ300μm、チップ面積12mm×12m
m)を用意した。 <低誘電率樹脂の誘電率の測定>
【0037】フィルムはそのままのフィルム状態で、粉
状の場合は加熱したシート状態で、シリコーンゲルは未
硬化樹脂をAl板にコーティングした後、加熱ゲル化さ
せた状態で、周波数1MHzで25℃の値を夫々測定し
た。また比較例1については、半導体素子の能動面を直
接被覆するシート状の封止樹脂の誘電率を測定した。 <耐湿性(PCT)の測定>
【0038】被験樹脂封止型半導体装置を温度121
℃、2気圧の飽和水蒸気(プレッシャークッカー)中に
入れ、一定時間後に取り出して耐湿性評価用Al回路の
断線(オープン)不良を調べた。 <熱抵抗の測定>被験樹脂封止型半導体装置を実装しな
い状態(つるし状態)で通電し、温度上昇を調べること
により、単位消費電力(W)あたりの熱抵抗を計算し
た。 <耐表面実装性の測定>
【0039】被験樹脂封止型半導体装置を85℃×60
%RHの恒湿槽に投入し、168時間加湿した。その
後、フロロカーボンを用いる温度215℃のVPS(ベ
ーパーフェーズリフローソルダリング)槽に1分間投入
し、取り出した後に、さらに1分間投入した。投入後の
被験樹脂封止型半導体装置の外観を顕微鏡観察し、クラ
ック(樹脂破壊)の発生をしらべた。以上の評価結果を
表4に示す。
【0040】
【表4】 表4から明らかなように、実施例の樹脂封止型半導体装
置は、極めて優れた信頼性を持つことが分かる。
【0041】
【発明の効果】以上詳述したごとく、本発明によれば、
半導体素子上の封止樹脂が低誘電率の樹脂であるため、
超LSIのごとき高密度の半導体素子に適用しても電力
消費を小さくでき、高速の演算が可能になる。また、本
発明の樹脂封止型半導体装置は、樹脂封止をイン・ライ
ンで行うことができるので生産性が高く、薄型化が容易
なため実装の高密度化も可能で、半導体産業に対してる
大きく寄与することができる。
【図面の簡単な説明】
【図1】本発明の樹脂封止型半導体装置を得るための封
止方法の一例を示す説明図。
【図2】本発明の樹脂封止型半導体装置の一例を示す断
面図。
【図3】本発明の樹脂封止型半導体装置の他の例を示す
断面図。
【符号の説明】
1…半導体素子、2…低誘電率樹脂層、3…封止樹脂
層、4…水分遮断層、5…リード線、6…絶縁フィル
ム、7…下型、8…上型、9…封止用絶縁体、10…プ
リント配線基板、11…印刷配線層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 太田 英男 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝総合研究所内

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 誘電率4.0以下の低誘電率樹脂層およ
    び無機充填材を含む封止樹脂層の少なくとも二つの機能
    層を具備した封止用絶縁体により、前記低誘電率樹脂層
    が半導体素子の能動面を直接被覆するように半導体素子
    を封止してなる樹脂封止型半導体装置。
JP4074871A 1992-03-31 1992-03-31 樹脂封止型半導体装置 Pending JPH05283562A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4074871A JPH05283562A (ja) 1992-03-31 1992-03-31 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4074871A JPH05283562A (ja) 1992-03-31 1992-03-31 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPH05283562A true JPH05283562A (ja) 1993-10-29

Family

ID=13559833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4074871A Pending JPH05283562A (ja) 1992-03-31 1992-03-31 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPH05283562A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08306986A (ja) * 1995-05-05 1996-11-22 Nec Corp 磁気抵抗効果素子及びその製造方法
US6693350B2 (en) 1999-11-24 2004-02-17 Denso Corporation Semiconductor device having radiation structure and method for manufacturing semiconductor device having radiation structure
US6703707B1 (en) 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
US6946730B2 (en) 2001-04-25 2005-09-20 Denso Corporation Semiconductor device having heat conducting plate
JP2013197327A (ja) * 2012-03-21 2013-09-30 Shin Etsu Chem Co Ltd 繊維含有樹脂基板、封止後半導体素子搭載基板、及び半導体装置の製造方法
US8872358B2 (en) 2012-02-07 2014-10-28 Shin-Etsu Chemical Co., Ltd. Sealant laminated composite, sealed semiconductor devices mounting substrate, sealed semiconductor devices forming wafer, semiconductor apparatus, and method for manufacturing semiconductor apparatus
JP2015133526A (ja) * 2015-04-27 2015-07-23 信越化学工業株式会社 繊維含有樹脂基板、封止後半導体素子搭載基板、及び半導体装置の製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08306986A (ja) * 1995-05-05 1996-11-22 Nec Corp 磁気抵抗効果素子及びその製造方法
US6960825B2 (en) 1999-11-24 2005-11-01 Denso Corporation Semiconductor device having radiation structure
US6703707B1 (en) 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
US6798062B2 (en) 1999-11-24 2004-09-28 Denso Corporation Semiconductor device having radiation structure
US6891265B2 (en) 1999-11-24 2005-05-10 Denso Corporation Semiconductor device having radiation structure
US6693350B2 (en) 1999-11-24 2004-02-17 Denso Corporation Semiconductor device having radiation structure and method for manufacturing semiconductor device having radiation structure
US6967404B2 (en) 1999-11-24 2005-11-22 Denso Corporation Semiconductor device having radiation structure
US6992383B2 (en) 1999-11-24 2006-01-31 Denso Corporation Semiconductor device having radiation structure
US6998707B2 (en) 1999-11-24 2006-02-14 Denso Corporation Semiconductor device having radiation structure
US6946730B2 (en) 2001-04-25 2005-09-20 Denso Corporation Semiconductor device having heat conducting plate
US6963133B2 (en) 2001-04-25 2005-11-08 Denso Corporation Semiconductor device and method for manufacturing semiconductor device
US8872358B2 (en) 2012-02-07 2014-10-28 Shin-Etsu Chemical Co., Ltd. Sealant laminated composite, sealed semiconductor devices mounting substrate, sealed semiconductor devices forming wafer, semiconductor apparatus, and method for manufacturing semiconductor apparatus
JP2013197327A (ja) * 2012-03-21 2013-09-30 Shin Etsu Chem Co Ltd 繊維含有樹脂基板、封止後半導体素子搭載基板、及び半導体装置の製造方法
JP2015133526A (ja) * 2015-04-27 2015-07-23 信越化学工業株式会社 繊維含有樹脂基板、封止後半導体素子搭載基板、及び半導体装置の製造方法

Similar Documents

Publication Publication Date Title
EP0421579B1 (en) Plastic encapsulated integrated circuit die packages and method of making same
JP2547697B2 (ja) 多層リードフレームアセンブリを作る方法および多層集積回路ダイパッケージ
US4363076A (en) Integrated circuit package
US7842545B2 (en) Semiconductor package having insulated metal substrate and method of fabricating the same
KR20010027361A (ko) 멀티 칩 패키지 구조의 전력소자
EP0400566A2 (en) Adhesive tapes and semiconductor devices
US5237205A (en) Ground plane for plastic encapsulated integrated circuit die packages
JP4220641B2 (ja) 樹脂モールド用回路基板と電子パッケージ
US5559369A (en) Ground plane for plastic encapsulated integrated circuit die packages
JPH05283562A (ja) 樹脂封止型半導体装置
JP3207286B2 (ja) 樹脂封止型半導体装置
US7649272B2 (en) Arrangement of an electrical component placed on a substrate, and method for producing the same
CN108346649A (zh) 一种半桥功率模块及其制造方法
JP2905609B2 (ja) 樹脂封止型半導体装置
WO2018137560A1 (zh) 一种功率模块及其制造方法
JP2002076204A (ja) 樹脂付金属板状体
US20220208661A1 (en) Qfn/qfp package with insulated top-side thermal pad
US6111308A (en) Ground plane for plastic encapsulated integrated circuit die packages
JP2012191057A (ja) 電力用半導体装置
JPH10154772A (ja) 半導体パッケージ
CN113130422B (zh) 功率模块及其制备方法
JP2937398B2 (ja) 封止型半導体装置の製造方法
JPS6084844A (ja) 半導体装置
JP2892087B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP2972679B2 (ja) リードフレーム並びに樹脂封止型半導体装置及びその製造方法