TW201344856A - 密封材積層複合體、密封後半導體元件承載基板、密封後半導體元件形成晶圓、半導体裝置及半導體裝置的製造方法 - Google Patents

密封材積層複合體、密封後半導體元件承載基板、密封後半導體元件形成晶圓、半導体裝置及半導體裝置的製造方法 Download PDF

Info

Publication number
TW201344856A
TW201344856A TW102104432A TW102104432A TW201344856A TW 201344856 A TW201344856 A TW 201344856A TW 102104432 A TW102104432 A TW 102104432A TW 102104432 A TW102104432 A TW 102104432A TW 201344856 A TW201344856 A TW 201344856A
Authority
TW
Taiwan
Prior art keywords
semiconductor element
wafer
sealing
resin layer
substrate
Prior art date
Application number
TW102104432A
Other languages
English (en)
Other versions
TWI555144B (zh
Inventor
Toshio Shiobara
Hideki Akiba
Susumu Sekiguchi
Original Assignee
Shinetsu Chemical Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2012024452A external-priority patent/JP5542848B2/ja
Priority claimed from JP2012063158A external-priority patent/JP5770662B2/ja
Application filed by Shinetsu Chemical Co filed Critical Shinetsu Chemical Co
Publication of TW201344856A publication Critical patent/TW201344856A/zh
Application granted granted Critical
Publication of TWI555144B publication Critical patent/TWI555144B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B5/00—Layered products characterised by the non- homogeneity or physical structure, i.e. comprising a fibrous, filamentary, particulate or foam layer; Layered products characterised by having a layer differing constitutionally or physically in different parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/269—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension including synthetic resin or polymer layer or component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31511—Of epoxy ether
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31652—Of asbestos
    • Y10T428/31663—As siloxane, silicone or silane

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Laminated Bodies (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本發明是一種密封材料積層複合體，特徵在於：用於總括密封承載有半導體元件之基板的半導體元件承載面、或形成有半導體元件之晶圓的半導體元件形成面；並且，包括支撐晶圓、及由被形成於該支撐晶圓的一面上之未硬化的熱硬化性樹脂所構成的未硬化樹脂層。藉此，可以提供一種密封材料積層複合體，該密封材料積層複合體即使在密封泛用性非常高、大直徑或薄型的基板和晶圓等的情況，也能夠抑制基板和晶圓等的翹曲、及半導體元件的剝離，並能夠以晶圓級總括密封承載有半導體元件之基板的半導體元件承載面、或形成有半導體元件之晶圓的半導體元件形成面，且密封後的耐熱性和耐濕性等優異。

Description

密封材積層複合體、密封後半導體元件承載基板、密封後半導體元件形成晶圓、半導体裝置及半導體裝置的製造方法
本發明關於一種密封材料積層複合體、密封後半導體元件承載基板、密封後半導體元件形成晶圓、半導體裝置、及半導體裝置的製造方法，該密封材料積層複合體能以晶圓級總括密封。
先前以來，承載有半導體元件之基板的半導體元件承載面、或形成有半導體元件之晶圓的半導體元件形成面的晶圓級密封，提案、研究出各種方式，可以例示以下方法：利用旋塗(spin coating)的密封、利用網版印刷的密封(專利文獻1)、使用使熱熔融性環氧樹脂塗層於薄膜支撐體上的複合片材的方法(專利文獻2及專利文獻3)。
其中，作為承載有半導體元件之基板的半導體元件承載面的晶圓級密封方法，以下方法最近得以投入批量生產：在金屬、矽晶圓、或玻璃基板等的上部，黏貼具有雙面黏著層的薄膜，或利用旋塗等方式來塗布黏著劑，然後使半導體元件排列黏著、承載於該基板上，作為半導體元件承載面，然後，在用液狀環氧樹脂或環氧模塑化合物 (epoxy molding compound)等加熱下，加壓成形密封，因而密封該半導體元件承載面(專利文獻4)。並且，同樣地，作為形成有半導體元件之晶圓的半導體元件形成面的晶圓級密封方法，以下方法最近得以投入批量生產：在用液狀環氧樹脂或環氧模塑化合物等加熱下，加壓成形密封，因而密封該半導體元件形成面。
然而，在如上所述的方法中，當使用200 mm(8英寸)左右的小直徑晶圓(wafer)、或金屬等小直徑基板時，目前尚可以密封而無重大問題，但是當密封300 mm(12英寸)以上的承載半導體元件的大直徑基板、或形成有半導體元件的大直徑晶圓的情況，由於密封硬化時的環氧樹脂等的收縮應力，導致基板或晶圓產生翹曲，成為重大的問題。並且，當以晶圓級密封承載半導體元件的大直徑基板的半導體元件承載面時，將產生由於密封硬化時的環氧樹脂等的收縮應力，而導致半導體元件從金屬等基板上剝離的問題，因而，導致無法投入批量生產的重大問題。
作為解決這種由將承載有半導體元件之基板、或形成有半導體元件之晶圓的直徑放大而隨之而來的問題的方法，可以列舉以下方法：向密封用樹脂組成物中填充接近90 wt%的填充劑；或，通過降低密封用樹脂組成物的彈性來減小硬化時的收縮應力(專利文獻1、專利文獻2、及專利文獻3)。
然而，如果填充接近90 wt%的填充劑，密封用樹脂組成物的黏度將上升，當將密封用樹脂組成物澆鑄成形、密封時，將重新產生以下問題：基板上所承載的半導體元件 受力，半導體元件從基板上剝離。並且，如果降低密封用樹脂的彈性，密封的承載有半導體元件之基板、或形成有半導體元件之晶圓的翹曲得以改善，但將重新產生耐熱性和耐濕性等密封性能的降低。因此，利用這些解決方法，尚未達到根本性的解決。根據以上所述，尋求一種密封材料，該密封材料即使在密封大直徑晶圓或金屬等大直徑基板時，基板或晶圓也不會產生翹曲，或半導體元件也不會從金屬等基板上剝離，並能以晶圓級總括密封承載有半導體元件之基板的半導體元件承載面、或形成有半導體元件之晶圓的半導體元件形成面，且密封後的耐熱性和耐濕性等密封性能優異。
[先行技術文獻]
(專利文獻)
專利文獻1：日本特開2002-179885號公報
專利文獻2：日本特開2009-60146號公報
專利文獻3：日本特開2007-001266號公報
專利文獻4：日本特表2004-504723號公報
除了上述以外，還存在以下問題：即使利用耐熱性和耐濕性等密封性能優異的密封材料來密封，當包含微量的來自於纖維基材的離子性雜質或由半導體裝置外部侵入進來的離子性雜質、以及來自於半導體元件、半導體元件承載基板的離子性雜質時，半導體裝置的可靠性將降低。
本發明是為了解決上述問題而完成，目的在於提供一種密封材料積層複合體，該密封材料積層複合體即使在密封大口徑或薄型的基板和晶圓等的情況，也能夠抑制基板和晶圓等的翹曲、及半導體元件的剝離，並能夠以晶圓級總括密封承載有半導體元件之基板、或所形成的晶圓的半導體元件承載面或形成面，且密封後的耐熱性和耐濕性等密封性能優異，泛用性非常高。
並且，目的在於提供一種利用該密封材料積層複合體而被密封的密封後半導體元件承載基板及密封後半導體元件形成晶圓、一種將該密封後半導體元件承載基板及該密封後半導體元件形成晶圓單顆化(singulation)的半導體裝置、及一種使用前述密封材料積層複合體的半導體裝置的製造方法。
為了解決上述問題，在本發明中，提供一種密封材料積層複合體，特徵在於：用於總括密封承載有半導體元件之基板的半導體元件承載面、或形成有半導體元件之晶圓的半導體元件形成面；並且，包括支撐晶圓、及由被形成於該支撐晶圓的一面上之未硬化的熱硬化性樹脂所構成的未硬化樹脂層。
如果是這種密封材料積層複合體，那麽由於支撐晶圓可以抑制密封硬化時的未硬化樹脂層的收縮應力，因此，密封材料積層複合體即使在密封大口徑或薄型的基板和晶圓等的情況，也能夠抑制基板和晶圓等的翹曲、及半導體元件的剝離，並能夠以晶圓級總括密封承載或形成有半導 體元件之基板和晶圓面等，且密封後的耐熱性和耐濕性等密封性能優異，泛用性非常高。
並且，較佳為，前述支撐晶圓，與前述承載有半導體元件之基板或前述形成有半導體元件之晶圓的膨脹係數的差值為3 ppm以下。
這樣一來，如果膨脹係數的差值為3 ppm以下，那麽通過消除支撐晶圓與承載或形成有半導體元件之基板和晶圓等的膨脹係數的差值，可以更準確地抑制密封的基板和晶圓等的翹曲、及半導體元件的剝離，因此較佳。
並且，前述未硬化樹脂層的厚度與晶圓上所承載或形成的半導體元件的厚度相關。為了確保高度的可靠性，距離半導體元件表面上的(垂直方向的)密封樹脂層的厚度為10~2000微米(μm)。由此，前述未硬化樹脂層的厚度，較佳為20微米以上且2000微米以下。如果前述未硬化樹脂層的厚度為20微米以上，由於能夠在半導體元件上確保所需的密封樹脂層的厚度，並抑制因過薄而產生填充性不良或膜厚不均勻，因此較佳；如果為2000微米以下，由於能夠抑制因密封的密封後的晶圓及半導體裝置的厚度過厚而導致難以以高密度構裝，因此較佳。
進而，較佳為，前述未硬化樹脂層，包含：在未滿50℃下固體化，並在50℃以上且150℃以下熔融的環氧樹脂、矽酮樹脂、及環氧矽混成樹脂中的任一種。
如果是這種前述未硬化樹脂層，由於操作容易，且作為密封材料的特性也優異，並且膨脹係數的差值非常小的支撐晶圓可以抑制包含這些樹脂的未硬化樹脂層的硬化時 的收縮應力，因此，密封材料積層複合體即使在密封大口徑或薄型的基板和晶圓等的情況，也能夠更準確地抑制基板和晶圓等的翹曲、及半導體元件的剝離，並能夠以晶圓級總括密封形成有半導體元件之晶圓的半導體元件形成面；且，如果密封材料積層複合體具有包含這些樹脂的未硬化樹脂層，那麽尤其是密封後的耐熱性和耐濕性等密封性能優異。
並且，前述支撐晶圓較佳為，是將熱硬化性樹脂組成物含浸於纖維基材中，並將該熱硬化性樹脂組成物半硬化或硬化而成的樹脂含浸纖維基材；前述未硬化樹脂層，是由在前述樹脂含浸纖維基材的一面上以超過200 μm且2000 μm以下的厚度而形成的未硬化的熱硬化性樹脂組成物所構成；含浸於前述纖維基材中的熱硬化性樹脂組成物、及形成前述未硬化樹脂層的熱硬化性樹脂組成物的至少一者，含有離子捕集劑(trapping agent)。
如果是這種密封材料積層複合體，由於未硬化樹脂層的厚度適宜，並且膨脹係數非常小的樹脂含浸纖維基材可以抑制密封硬化時的未硬化樹脂層的收縮應力，因此，即使在密封大口徑的有機基板、金屬等大直徑基板、或晶圓的情況，也能夠抑制基板和晶圓等的翹曲、及半導體元件從基板上剝離，並且以晶圓級總括密封半導體元件承載面，且密封後的耐熱性和耐濕性等密封性能優異。並且，密封材料積層複合體通過含有離子捕集劑，可以提供一種可靠性較高的半導體裝置，且泛用性較高。
並且，較佳為，含浸於前述纖維基材中的熱硬化性樹 脂組成物、及形成前述未硬化樹脂層的熱硬化性樹脂組成物兩者，含有前述離子捕集劑。
這樣一來，由於能夠更準確地捕捉由半導體裝置外部侵入進來的離子性雜質、以及來自於纖維基材、半導體元件及半導體元件承載基板的離子性雜質，因此，此密封材料積層複合體可以提供一種可靠性更高的半導體裝置。
進而，在本發明中，提供一種密封後半導體元件承載基板、及密封後半導體元件形成晶圓，利用前述密封材料積層複合體的未硬化樹脂層，來包覆已承載或形成有半導體元件之基板和晶圓等的半導體元件承載面、或半導體元件形成面，並通過加熱、硬化該未硬化樹脂層，因而利用前述密封材料積層複合體而被總括密封。
如果是這種密封後半導體元件承載基板及密封後半導體元件形成晶圓，那麽可以抑制晶圓產生翹曲、或半導體元件剝離。
並且，在本發明中，提供一種半導體裝置，它是切割前述密封後半導體元件承載基板、或密封後半導體元件形成晶圓，而單顆化。
如果是這種半導體裝置，由於是由一種被耐熱性和耐濕性等密封性能優異的密封材料積層複合體密封且其翹曲得以抑制的基板或晶圓來製造半導體裝置，因此，半導體裝置的殘餘應力較少且品質較高。
並且，在本發明中，提供一種半導體裝置的製造方法，具有以下步驟：包覆步驟，是利用前述密封材料積層複合體的未硬化樹脂層，來包覆已承載有半導體元件之基板的 半導體元件承載面、或形成有半導體元件之晶圓的半導體元件形成面；密封步驟，是通過加熱、硬化該未硬化樹脂層，而總括密封前述半導體元件承載面或前述半導體元件形成面，作成密封後半導體元件承載基板、或密封後半導體元件形成晶圓；及，單顆化步驟，是通過切割該密封後半導體元件承載基板、或該密封後半導體元件形成晶圓，而單顆化，因而製造半導體裝置。
如果是這種半導體裝置的製造方法，那麽在包覆步驟中，可以利用前述密封材料積層複合體的未硬化樹脂層，簡便且無填充不良地包覆半導體元件承載面、或半導體元件形成面。並且，由於使用前述密封材料積層複合體，而使支撐晶圓能夠抑制未硬化樹脂層的硬化時的收縮應力，因此，在密封步驟中，可以總括密封該半導體元件承載面、或該半導體元件形成面，即使在密封大口徑或薄型的基板和晶圓等的情況，也可以獲得一種基板和晶圓等的翹曲、及半導體元件的剝離得以被抑制的密封後半導體元件承載基板及密封後半導體元件形成晶圓。進而，在單顆化步驟中，由於可以由一種被耐熱性和耐濕性等密封性能優異的密封材料積層複合體密封，且翹曲得以被抑制的該密封後半導體元件承載基板及密封後半導體元件形成晶圓，來切割半導體裝置，而單顆化，因此，此半導體裝置的製造方法可以製造一種高品質的半導體裝置。
如以上說明，如果是本發明的密封材料積層複合體，由於支撐晶圓可以抑制硬化密封時的未硬化樹脂層的收縮 應力，因此，即使在密封大口徑或薄型的基板和晶圓等的情況，也能夠抑制基板和晶圓等產生翹曲、或半導體元件剝離，並能夠以晶圓級總括密封形成有半導體元件之晶圓的半導體元件形成面，且密封後的耐熱性和耐濕性等密封性能優異，泛用性非常高。並且，利用該密封材料積層複合體而被密封的密封後半導體元件承載基板及密封後半導體元件形成晶圓，能夠抑制基板或晶圓產生翹曲、或半導體元件剝離。進而，將由耐熱性和耐濕性等密封性能優異的密封材料積層複合體而被密封且翹曲得以被抑制的該密封後半導體元件承載基板及該密封後半導體元件形成晶圓，加以單顆化而成的半導體裝置，品質較高。並且，利用使用前述密封材料積層複合體的半導體裝置的製造方法，可以製造高品質的半導體裝置。
1‧‧‧支撐晶圓
2‧‧‧未硬化樹脂層
2’‧‧‧硬化後的樹脂層
3‧‧‧半導體元件
4‧‧‧黏著劑
5‧‧‧基板
6‧‧‧半導體元件
7‧‧‧晶圓
10‧‧‧密封材料積層複合體
11‧‧‧密封後半導體元件承載基板
12‧‧‧密封後半導體元件形成晶圓
圖1是本發明的密封材料積層複合體的剖面圖的一例。
圖2(a)是利用本發明的密封材料積層複合體而被密封的密封後半導體元件承載基板的剖面圖的一例。
圖2(b)是利用本發明的密封材料積層複合體而被密封的密封後半導體元件形成晶圓的剖面圖的一例。
圖3(a)是由密封後半導體元件承載基板製作而成的本發明的半導體裝置的剖面圖的一例。
圖3(b)是由密封後半導體元件形成晶圓製作而成的本發明的半導體裝置的剖面圖的一例。
圖4是使用本發明的密封材料積層複合體，由承載有半 導體元件之基板來製造半導體裝置的方法的流程圖的一例。
以下，詳細地說明本發明的密封材料積層複合體、密封後半導體元件承載基板及密封後半導體元件形成晶圓、半導體裝置、及半導體裝置的製造方法，但本發明並不限定於這些。
如上所述，尋求一種密封材料，即使在密封形成半導體元件的大口徑或薄型的基板和晶圓等的時候，也能夠抑制基板和晶圓等產生翹曲、或半導體元件剝離，並能夠以晶圓級總括密封形成有半導體元件之晶圓的半導體元件形成面，且密封後的耐熱性和耐濕性等密封性能優異，泛用性較高。
本發明人為了達成上述課題而反復銳意研究，結果發現如果密封材料積層複合體具有支撐晶圓、及由在該支撐晶圓的一面上積層形成的未硬化的熱硬化性樹脂所構成的未硬化樹脂層，那麽利用支撐晶圓能夠抑制樹脂硬化時的收縮應力，並且通過消除該支撐晶圓與形成有半導體元件之晶圓的膨脹係數的差值，可以進而抑制未硬化樹脂層的硬化時的收縮應力；並且發現利用此收縮應力的抑制作用，即使在密封大口徑或薄型的基板和晶圓等的時候，也能夠抑制基板和晶圓等的翹曲、及半導體元件的剝離。發現如果使用本發明的密封材料積層複合體，那麽此密封材料能夠以晶圓級總括密封形成有半導體元件之晶圓的半導 體元件形成面，且密封後的耐熱性和耐濕性等密封性能優異，泛用性非常高，因而完成本發明的密封材料積層複合體。
並且，本發明人發現密封後半導體元件承載基板及密封後半導體元件形成晶圓如果是利用前述密封材料積層複合體而被總括密封，那麽可以抑制基板和晶圓等產生翹曲、或半導體元件剝離；進而發現這樣通過切割翹曲或半導體元件的剝離得以被抑制的密封後半導體元件承載基板及密封後半導體元件形成晶圓而單顆化，可以獲得高品質的半導體裝置，因而完成本發明的密封後半導體元件承載基板及密封後半導體元件形成晶圓、及半導體裝置。
進而，本發明人發現通過使用前述密封材料積層複合體，可以簡便地包覆半導體元件承載面、或半導體元件形成面；並且發現通過加熱、硬化前述密封材料積層複合體的未硬化樹脂層，可以總括密封該半導體元件承載面、或半導體元件形成面；進而發現，通過這樣切割一種利用密封性能優異的密封材料積層複合體而被密封，且翹曲、半導體元件的剝離得以被抑制的密封後半導體元件承載基板及密封後半導體元件形成晶圓，而單顆化，可以製造高品質的半導體裝置，因而完成本發明的半導體裝置的製造方法。
本發明的密封材料積層複合體，是用於總括密封承載有半導體元件之基板的半導體元件承載面、或形成有半導體元件之晶圓的半導體元件形成面；並且，此密封材料積層複合體包括支撐晶圓、及由被形成於該支撐晶圓的一面 上之未硬化的熱硬化性樹脂所構成的未硬化樹脂層。
<支撐晶圓>
本發明的支撐晶圓，其口徑、厚度、及材質等並無特別限制，可以根據承載或形成有作為密封物件的半導體元件之基板和晶圓等而選擇。並且，支撐晶圓較佳為，與承載或形成有前述半導體元件之基板和晶圓等的膨脹係數的差值為3 ppm以下。更具體來說，室溫(25℃±10℃)~200℃下的線性膨脹係數的差值較佳為3 ppm/℃以下(即0~3 ppm/℃)。由於通過使膨脹係數的差值為3 ppm以下，利用支撐晶圓，可以充分抑制使後續詳述的未硬化樹脂層硬化時的收縮應力，因此，即使在利用本發明的密封材料積層複合體來密封大直徑或薄型的基板和晶圓等的時候，也能夠更準確地抑制基板和晶圓等的翹曲、及半導體元件的剝離。
作為支撐晶圓，可以應用矽(Si)晶圓、SiC晶圓等，並無特別限制，但較佳為使用矽晶圓。由於通常承載或形成有半導體元件之晶圓為矽晶圓，因此，可以同樣地使用矽晶圓來作為支撐晶圓，因而進而抑制當使未硬化樹脂層硬化時的收縮應力。
並且，在本發明中，作為支撐晶圓，還可以將熱硬化性樹脂組成物含浸於纖維基材中，並半硬化或硬化該熱硬化性樹脂組成物，而成為樹脂含浸纖維基材。這種樹脂含浸纖維基材由於膨脹係數非常小，並且可以抑制後續詳述的使未硬化樹脂層硬化時的收縮應力，因此，即使在利用本發明的密封材料積層複合體來密封大型有機樹脂基板或 金屬等大口徑基板、大口徑晶圓時，也可以抑制基板和晶圓等的翹曲、及半導體元件從基板上剝離。
[纖維基材]
作為可以用作前述纖維基材的纖維基材，較佳為使用選自E玻璃、S玻璃、T玻璃或D玻璃中的玻璃纖維。並且，一般來說，如果使用上述之外的玻璃纖維，由於包含大量的鈉等鹼性離子成分，因此，作為密封材料的可靠性降低，並且，由於包含大量的雜質，因此，存在電氣特性劣化的擔憂，但如果如本發明這樣，使含浸於纖維基材中的熱硬化性樹脂組成物、及形成未硬化樹脂層的熱硬化性樹脂組成物中的至少一種含有離子捕集劑，那麽也可以使用這些纖維基材。這樣一來，可以獲得一種半導體裝置，即使具有像超過200 μm的比較厚的密封層，翹曲仍較少，並且可靠性較高。並且，除了玻璃纖維之外，還可以根據需要而使用高純度的石英纖維等。
作為前述纖維基材的形態，可以例示例如：將長纖維絲朝一定方向拉弄整齊的粗紗(roving)、纖維布、及無紡織布等片狀；以及短切原絲薄氈(chopped strand mat)等，只要可以形成積層體即可，並無特別限制。
[熱硬化性樹脂組成物]
在上述的本發明的密封材料積層複合體中，含浸於纖維基材中的熱硬化性樹脂組成物、及形成未硬化樹脂層的熱硬化性樹脂組成物中的至少一種含有離子捕集劑，尤其期望含浸於纖維基材中的熱硬化性樹脂組成物、及形成未硬化樹脂層的熱硬化性樹脂組成物兩者含有離子捕集劑。
作為離子捕集劑，可以使用：水滑石類、鉬酸鋅、及氧化鑭等稀土類氧化物等無機物；及，離子交換樹脂等。而且，作為離子捕集劑，較佳是不會影響半導體裝置的可靠性之離子捕集劑，並不限定於上述材料。
上述成分作為離子捕集劑而發揮作用，具有來自於玻璃纖維等纖維基材的離子性雜質的捕集、或由半導體裝置外部侵入進來的離子性雜質的捕捉、以及捕捉來自於半導體元件、半導體元件承載有機基板的離子性雜質的效果，進而，尤其在密封樹脂層具有像超過200 μm的比較厚的密封層時，對於表現基板的翹曲的減低或半導體裝置的高可靠性而言，也是必不可少的。
作為前述熱硬化性樹脂組成物，可以例示：含有水滑石類、鉬酸鋅、及氧化鑭等稀土類氧化物等來作為離子捕集劑的下述例示的環氧樹脂、矽酮樹脂、及環氧矽混成樹脂，只要是通常用於密封半導體元件的熱硬化性的樹脂即可，並無特別限制。
作為代表性的離子捕集劑，可以舉例說明由下述式所表示的水滑石類。相對於熱硬化性樹脂與硬化劑合計100質量份，水滑石類期望為1~10質量份。如果是1質量份以上，那麽可以獲得充分的雜質捕捉能力。如果是10質量份以下，那麽雜質捕捉能力則充分，且能夠抑制因水滑石類自身的吸濕量增加所導致的耐濕回流特性的降低。
MgxAly(OH)2x+3y-2z(CO3)z‧mH2O
(x、y、及z分別具有0<y/x1、0z/y<1.5的關係，m表示整數。)
並且，當使用鉬酸鋅時，相對於熱硬化性樹脂與硬化劑合計100質量份，期望為0.5質量份以上。如果是0.5質量份以上，則可以獲得充分的雜質捕捉能力。添加量的上限並無特別限制，但從維持黏著性或加工性的觀點來看，較佳為5~50重量%。
並且，如氧化鑭這種稀土類氧化物也可以作為離子捕集劑使用。在稀土類氧化物中，也期望為氧化鑭。
相對於熱硬化性樹脂與硬化劑合計100質量份，期望氧化鑭的使用量為0.2~5質量份。如果是0.2質量份以上，則可以獲得充分的雜質捕捉能力。如果是5質量份以下，那麽能夠抑制因氧化鑭自身的吸濕量增加所導致的耐濕回流特性的降低。
上述離子捕集劑可以單獨使用1種或並用2種以上。
[樹脂含浸纖維基材的製作方法]
作為將熱硬化性樹脂組成物含浸於纖維基材中的方法，可以利用溶劑法與熱熔法(hot melt method)中的任一方法來實施。溶劑法是指調整將熱硬化性樹脂組成物溶解於有機溶劑的樹脂清漆，並使樹脂清漆含浸於纖維基材中，然後使溶劑加熱揮發；熱熔法是指加熱並熔化固體的熱硬化性樹脂組成物，使它含浸於前述纖維基材中。
作為半硬化含浸於纖維基材中的熱硬化性樹脂組成物的方法，並無特別限制，可以例示以下方法等：通過加熱含浸於前述纖維基材中的熱硬化性樹脂組成物來除去溶劑等，因而使它半硬化。並且，作為硬化含浸於纖維基材中的熱硬化性樹脂組成物的方法，並無特別限制，可以例示 通過加熱含浸纖維基材的熱硬化性樹脂組成物來硬化的方法等。
將熱硬化性樹脂組成物含浸於纖維基材並半硬化或硬化該熱硬化性樹脂組成物的樹脂含浸纖維基材的厚度，是取決於所使用的纖維布等纖維基材的厚度，當製作較厚的樹脂含浸纖維基材時，增加纖維布等纖維基材的使用片數，積層並製作。
在本發明中，半硬化是指如JIS K 6800「黏著劑、黏著用語」所定義的B-階段(熱硬化性樹脂組成物的硬化中間物，此狀態下的樹脂加熱則軟化，接觸某種溶劑則膨潤，不會完全熔融、溶解)狀態。
當半硬化及硬化含浸於纖維基材中的熱硬化性樹脂組成物時，均期望前述樹脂含浸纖維基材的厚度較佳為50 μm~1 mm，更佳為100 μm~500 μm。如果為50 μm以上，能夠抑制過薄易變形，因此較佳；並且，如果為1 mm以下，能夠抑制半導體裝置的厚度變厚，因此較佳。
並且，前述樹脂含浸纖維基材的X-Y方向的膨脹係數，在室溫(25℃±10℃)~200的範圍內，較佳為5 ppm/℃以上且30 ppm/℃以下，更佳為10 ppm/℃以上且25 ppm/℃以下。
這樣一來，如果前述樹脂含浸纖維基材的X-Y方向的膨脹係數為5 ppm/℃以上且30 ppm/℃以下，那麽與前述承載有半導體元件之基板的膨脹係數的差值變小，因此可以更準確地抑制密封的基板的翹曲、及半導體元件從基板上剝離。而且，X-Y方向是指樹脂含浸纖維基材的面方向。並且，X-Y方向的膨脹係數是指在樹脂含浸纖維基材的面方向 上，任意取X軸、Y軸而測定的膨脹係數。
前述樹脂含浸纖維基材對於減低總括密封半導體元件承載面後的翹曲，並加強排列、黏著有一個以上的半導體元件之基板來說，較為重要。因此，期望為堅硬且剛直的樹脂含浸纖維基材。
<未硬化樹脂層>
本發明的密封材料積層複合體具有未硬化樹脂層。該未硬化樹脂層是由被形成於前述支撐晶圓的一面上之未硬化的熱硬化性樹脂組成。未硬化樹脂層是用於密封的樹脂層。
並且，前述未硬化樹脂層的厚度與晶圓上所承載或形成的半導體元件的厚度相關。為了確保高度的可靠性，距離半導體元件表面上的(垂直方向的)密封樹脂層的厚度為10~2000微米(μm)。由此，一般前述未硬化樹脂層的厚度較佳為20微米以上且2000微米以下。如果前述未硬化樹脂層的厚度為20微米以上，由於能夠在半導體元件上確保所需的密封樹脂層的厚度，並抑制因過薄而產生填充性不良或膜厚不均勻，因此較佳；如果為2000微米以下，由於能夠抑制密封的密封後的晶圓及半導體裝置的厚度過厚而導致難以以高密度構裝，因此較佳。
前述未硬化樹脂層，並無特別限制，一般較佳為包括：半導體元件的密封所使用的液狀環氧樹脂或固體的環氧樹脂、矽酮樹脂、或由環氧樹脂與矽酮樹脂所組成的混成樹脂。尤其較佳為，前述未硬化樹脂層包含在未滿50℃下固體化，並在50℃以上且150℃以下熔融的環氧樹脂、矽酮樹 脂、及環氧矽混成樹脂中的任一種。如果是這種未硬化樹脂層，那麽容易處理，無論是製造還是用為密封材料都很方便。並且，由於未硬化樹脂層是由熱硬化性樹脂組成，因此，期望未硬化樹脂層的熔融溫度的上限在反應開始的溫度以下。
如果是這種未硬化樹脂層，那麽由於膨脹係數非常小的樹脂含浸纖維基材可以抑制包含這些樹脂的未硬化樹脂層的硬化時的收縮應力，因此，即使在密封大型有機樹脂基板或金屬等大直徑基板、晶圓時，也能夠更準確地抑制基板和晶圓等的翹曲、及半導體元件從基板上剝離。並且，密封材料積層複合體尤其在密封後的耐熱性和耐濕性等密封性能優異。
進而，較佳為，未硬化樹脂層含有水滑石、鉬酸鋅、及氧化鑭等離子捕集劑，並包含在未滿50℃下固體化，並在50℃以上熔融的環氧樹脂、矽酮樹脂、及環氧矽混成樹脂中的任一種。作為熔融溫度的上限，與熱硬化性樹脂組成物的反應、所使用的催化劑等相關，期望為180℃以下。
[環氧樹脂]
作為前述環氧樹脂，並無特別限制，可以列舉例如：如雙酚A型環氧樹脂、雙酚F型環氧樹脂、如3,3',5,5'-四甲基-4,4'-聯苯酚型環氧樹脂或4,4'-聯苯酚型環氧樹脂這樣的聯苯酚型環氧樹脂；將石炭酸酚醛清漆(phenol novolac)型環氧樹脂、甲酚酚醛清漆型環氧樹脂、雙酚A酚醛清漆型環氧樹脂、萘二酚型環氧樹脂、三苯酚甲烷型環氧樹脂、四苯酚甲烷型環氧樹脂、及苯酚雙環戊二烯酚醛清漆型環 氧樹脂的芳香環氫化的環氧樹脂；及，脂環式環氧樹脂等室溫下呈液狀或固體的公知的環氧樹脂。並且，可以根據需要，並用一定量的上述以外的環氧樹脂。
較佳為，由於由前述環氧樹脂所構成的未硬化樹脂層，將作為密封半導體元件的樹脂層，因此，儘量減少氯等鹵素離子、及鈉等鹼性離子。向50 ml脫離子水中添加10 g樣品，嚴密封閉，在120℃的烘箱中靜置20小時後，由於是在加熱提取的120℃下進行提取，因此，期望任何離子均為10 ppm以下。
由環氧樹脂所構成的未硬化樹脂層中，可以包含環氧樹脂的硬化劑。作為該硬化劑，可以使用石炭酸酚醛清漆樹脂、各種胺衍生物、酸酐或使部分酸酐基開環並生成羧酸等。其中，為了確保使用本發明的密封材料積層複合體製造的半導體裝置的可靠性，期望為石炭酸酚醛清漆樹脂。尤其較佳為，混合時使前述環氧樹脂與該石炭酸酚醛清漆樹脂的混合比，為環氧基與石炭酸性羥基的比例為1：0.8~1.3。
進而，為促進前述環氧樹脂與前述硬化劑的反應，作為反應促進劑，還可以使用咪唑衍生物、膦衍生物、胺衍生物、及有機鋁化合物等金屬化合物等。
在由環氧樹脂所構成的未硬化樹脂層中，可以進而根據需要調配各種添加劑。例如，可以添加調配各種熱可塑性樹脂、熱可塑性彈性體、有機合成橡膠、矽系等低應力劑、蠟類、及鹵素捕集劑等添加劑，以改善樹脂的性質。
[矽酮樹脂]
作為前述矽酮樹脂(矽樹脂)，可以使用熱硬化性的矽酮樹脂等。尤其期望為，由矽酮樹脂所構成的未硬化樹脂層包含加成硬化型矽酮樹脂組成物。作為該加成硬化型矽酮樹脂組成物，尤其較佳為將(A)具有非共軛雙鍵的有機矽化合物、(B)有機氫聚矽氧烷(organo hydrogen polysiloxane)、及(C)鉑系催化劑作為必需成分。以下，說明這些(A)~(C)成分。
(A)成分：具有非共軛雙鍵的有機矽化合物
作為前述(A)具有非共軛雙鍵的有機矽化合物，可以例示由通式(1)所表示的有機聚矽氧烷：通式(1)：R1R2R3SiO-(R4R5SiO)a-(R6R7SiO)b-SiR1R2R3
(式中，R1表示含有非共軛雙鍵的一價烴基，R2~R7分別表示相同或不同種類的一價烴基，a及b是滿足0a500、0b250、且0a+b500的整數)。
上述通式(1)中，R1是含有非共軛雙鍵的一價烴基，較佳為碳數2~8、尤其較佳為碳數2~6的烯基所代表的具有脂肪族不飽和鍵的含有非共軛雙鍵的一價烴基。
上述通式(1)中，R2~R7分別是相同或不同種類的一價烴基，可以列舉較佳為碳數1~20、尤其較佳為碳數1~10的烷基、烯基、芳基、及芳烷基等。並且，其中R4~R7，更較佳為除脂肪族不飽和鍵以外的一價烴基，尤其可以列舉較佳為烯基等不具有脂肪族不飽和鍵的烷基、芳基、芳烷基等。進而，其中R6、R7較佳為芳香族一價烴基，尤其較佳為苯基或甲苯基等碳數為6~12的芳基等。
上述通式(1)中，a及b是滿足0a500、0b250、且 0a+b500的整數，a較佳為10a500，b較佳為0b150，並且a+b較佳為滿足10a+b500。
由上述通式(1)所表示的有機聚矽氧烷，可以利用例如環狀二苯基聚矽氧烷、環狀甲基苯基聚矽氧烷等環狀二有機聚矽氧烷，與構成端基的二苯基四乙烯基二矽氧烷、二乙烯基四苯基二矽氧烷等二矽氧烷的鹼性平衡化反應而獲得，此時，由於在利用鹼性催化劑(尤其是KOH等強鹼)的平衡化反應中，利用少量的催化劑以不可逆反應進行聚合，因此，只定量地進行開環聚合，由於封端率也較高，因此，一般不含有矽烷醇基及氯乙烷(chlor)成分。
作為由上述通式(1)所表示的有機聚矽氧烷，具體可以例示下述有機聚矽氧烷。
[化1]
(在上述式中，k、m是滿足0k500、0m250、且0k+m500的整數，較佳為滿足5k+m250、且0m/(k+m)0.5的整數。)
作為(A)成分，除了由上述通式(1)所表示的具有直鏈結構的有機聚矽氧烷之外，還可以根據需要，並用包含3官能性矽氧烷單元、4官能性矽氧烷單元等具有三維網狀結構的有機聚矽氧烷。(A)具有非共軛雙鍵的有機矽化合物，可以單獨使用1種或混合2種以上使用。
(A)具有非共軛雙鍵的有機矽化合物中的具有非共軛雙鍵的基團(鍵結於Si原子的具有雙鍵的一價烴基)的量，較佳為是全部一價烴基(鍵結於Si原子的全部的一價烴基)的1~50莫耳%，更較佳為2~40莫耳%，尤其較佳為5~30莫耳%。如果具有非共軛雙鍵的基團的量為1莫耳%以上，那麽硬化時可以獲得良好的硬化物；如果為50莫耳%以下，那麽硬化時的機械特性良好，因此較佳。
並且，(A)具有非共軛雙鍵的有機矽化合物，較佳為具有芳香族一價烴基(鍵結於Si原子的芳香族一價烴基)，芳香族一價烴基的含有量，較佳為全部一價烴基(鍵結於Si原子的全部的一價烴基)的0~95莫耳%，更較佳為10~90莫耳%，尤其較佳為20~80莫耳%。芳香族一價烴基適量包含於樹脂中，則存在硬化時的機械特性良好、且易於製造的優點。
(B)成分：有機氫聚矽氧烷
作為前述(B)成分，較佳為在一分子中具有2個以上鍵結於矽原子的氫原子(SiH基)的有機氫聚矽氧烷。如果是在一分子中具有2個以上鍵結於矽原子的氫原子(SiH基)的有機氫聚矽氧烷，那麽作為交聯劑發揮作用，(B)成分中的SiH基與(A)成分的乙烯基、烯基等含有非共軛雙鍵的基 團，通過加成反應，可以形成硬化物。
並且，(B)有機氫聚矽氧烷較佳為具有芳香族一價烴基。這樣一來，如果(B)有機氫聚矽氧烷具有芳香族一價烴基，那麽可以提高與前述(A)成分的相溶性。(B)有機氫聚矽氧烷可以單獨使用1種或混合2種以上使用，可以包含例如具有芳香族烴基的(B)有機氫聚矽氧烷，作為部分或全部(B)成分。
作為(B)有機氫聚矽氧烷，並不限定於此，可以列舉：1,1,3,3-四甲基二矽氧烷、1,3,5,7-四甲基環四矽氧烷、三(二甲基氫矽氧基)甲基矽烷、三(二甲基氫矽氧基)苯基矽烷、1-縮水甘油醚氧丙基-1,3,5,7-四甲基環四矽氧烷、1,5-縮水甘油醚氧丙基-1,3,5,7-四甲基環四矽氧烷、1-縮水甘油醚氧丙基-5-三甲氧基矽烷基乙基-1,3,5,7-四甲基環四矽氧烷、兩端由三甲基矽氧基封鎖的甲基氫聚矽氧烷、兩端由三甲基矽氧基封鎖的二甲基矽氧烷/甲基氫矽氧烷共聚物、兩端由二甲基氫矽氧基封鎖的二甲基聚矽氧烷、兩端由二甲基氫矽氧基封鎖的二甲基矽氧烷/甲基氫矽氧烷共聚物、兩端由三甲基矽氧基封鎖的甲基氫矽氧烷/二苯基矽氧烷共聚物、兩端由三甲基矽氧基封鎖的甲基氫矽氧烷/二苯基矽氧烷/二甲基矽氧烷共聚物、三甲氧基矽烷聚合物、由(CH3)2HSiO1/2單元與SiO4/2單元組成的共聚物、及由(CH3)2HSiO1/2單元與SiO4/2單元與(C6H5)SiO3/2單元組成的共聚物等。
並且，還可以利用使用由下述結構所表示的單元所獲得的有機氫聚矽氧烷。
[化2]
並且，作為(B)有機氫聚矽氧烷，可以列舉以下有機氫聚矽氧烷。
(B)有機氫聚矽氧烷的分子結構可以為直鏈狀、環狀、支鏈狀、及三維網狀結構中的任一個，可以使用一分子中的矽原子的個數(或在聚合物的情況下，為聚合度)較佳為2以上，更佳為2~1,000，尤其較佳為2~300左右的有機氫聚矽氧烷。
(B)有機氫聚矽氧烷的調配量較佳為，平均每一個(A)成分的烯基等具有非共軛雙鍵的基團，所對應的(B)成分中的鍵結於矽原子的氫原子(SiH基)為0.7~3.0個的量。
(C)成分：鉑系催化劑
前述(C)成分是使用鉑系催化劑。作為(C)鉑系催化劑，可以列舉例如：氯鉑酸、醇改性氯鉑酸、及具有螯合結構 的鉑絡合物等。這些可以單獨使用1種或使用2種以上的組合。
(C)鉑系催化劑的調配量可以為硬化有效劑量亦即所謂的催化劑量，一般，前述(A)成分及(B)成分的總質量每100質量份，鉑族金屬的質量換算較佳為0.1~500 ppm，尤其較佳為0.5~100 ppm的範圍。
由於由前述矽酮樹脂所構成的未硬化樹脂層為密封半導體元件的樹脂層，因此，較佳為儘量減少氯等鹵素離子、及鈉等鹼性離子。一般，在120℃下提取時，期望所有離子均為10 ppm以下。
[由環氧樹脂與矽酮樹脂所組成的混成樹脂]
作為前述混成樹脂中所包含的環氧樹脂與矽酮樹脂，可以列舉前述環氧樹脂與前述矽酮樹脂。
由於由前述混成樹脂所構成的未硬化樹脂層為密封半導體元件的樹脂層，因此，較佳為儘量減少氯等鹵素離子、及鈉等鹼性離子。一般，在120℃下提取時，期望所有離子均為10 ppm以下。
[無機填充劑]
可以向本發明的未硬化樹脂層中，調配無機填充劑。作為所調配的無機填充劑，可以列舉例如：熔融矽石(fused silica)、結晶性矽石等矽石類、氧化鋁、氮化矽、氮化鋁、矽酸鋁鹽、氮化硼、玻璃纖維、及三氧化銻等。這些無機填充劑的平均粒徑或形狀並無特別限定。
尤其作為添加到由環氧樹脂所構成的未硬化樹脂層中的前述無機填充劑，還可以調配預先利用矽烷偶聯劑、鈦 酸酯偶聯劑等偶聯劑經過表面處理的無機填充劑，以加強環氧樹脂與無機填充劑的結合強度。
作為這種偶聯劑，較佳為使用例如：γ-縮水甘油醚氧丙基三甲氧基矽烷、γ-縮水甘油醚氧丙基甲基二乙氧基矽烷、β-(3,4-環氧環己基)乙基三甲氧基矽烷等環氧官能性烷氧基矽烷；N-β(氨乙基)-γ-氨丙基三甲氧基矽烷、γ-氨丙基三乙氧基矽烷、N-苯基-γ-氨丙基三甲氧基矽烷等氨基官能性烷氧基矽烷；及，γ-巰丙基三甲氧基矽烷等巰基官能性烷氧基矽烷等。而且，對於表面處理所使用的偶聯劑的調配量及表面處理方法，並無特別限制。
當添加到由前述矽酮樹脂組成物組成的未硬化樹脂層中時，也可以調配表面經過如上述的偶聯材料處理的無機填充材料。
相對於環氧樹脂組成物或矽酮樹脂組成物中的樹脂的總質量為100質量份，前述無機填充劑的調配量較佳為100~1300質量份，尤其較佳為200~1000質量份。如果為100質量份以上，那麽可以獲得充分的強度；如果為1300質量份以下，那麽可以抑制因增黏而導致的流動性降低，並能夠抑制因流動性降低而導致的填充性不良，結果可以良好地密封晶圓上所形成的半導體元件、及基板上排列、承載的半導體元件。而且，所含有的此無機填充劑較佳為構成未硬化樹脂層的全部組成物的50~95質量%、尤其60~90質量%的範圍。
<密封材料積層複合體>
本發明的密封材料積層複合體的剖面圖的一例示於圖 1。本發明的密封材料積層複合體10具有前述支撐晶圓1、及由該支撐晶圓的一面上形成的未硬化的熱硬化性樹脂所構成的未硬化樹脂層2。
[密封材料積層複合體的製作方法]
作為製作本發明的密封材料積層複合體的方法，在減壓或真空下，利用印刷或施配(dispense)等，在支撐晶圓的一面上塗布液狀環氧樹脂或矽酮樹脂等熱硬化性樹脂，並加熱，因而可以形成在50℃以下為固體的未硬化樹脂層。
進而，可以利用先前的環氧熱硬化性樹脂或矽熱硬化性樹脂等所使用的各種方法，例如將未硬化的熱硬化性樹脂在支撐晶圓的一面上加壓成形、印刷等，來形成未硬化樹脂層。
此外，作為在前述支撐晶圓的一面上形成未硬化的熱硬化性樹脂層的方法，可以利用以下方法，在支撐晶圓的一面上均勻地形成未硬化樹脂層：一邊在室溫下加熱固體環氧熱硬化性樹脂或矽熱硬化性樹脂等，一邊加壓；或向環氧樹脂組成物中適量添加丙酮等極性溶劑而液狀化，並利用印刷等形成薄膜，並通過在減壓下加熱等方法來去除溶劑。
利用任一種方法，都可以在支撐晶圓的一面上形成未硬化樹脂層，其中，該未硬化樹脂層無空隙或揮發成分、厚度為20~2000微米左右、且是由未硬化的熱硬化性樹脂組成。
[承載有半導體元件之基板、或形成有半導體元件之晶圓]
本發明的密封材料積層複合體是用於總括密封承載有半導體元件之基板的半導體元件承載面、及形成有半導體元件之晶圓的半導體元件形成面。作為在此所使用的晶圓，一般為矽(Si)晶圓、SiC晶圓等，尤其較佳為矽晶圓。作為承載有半導體元件之基板，可以列舉例如圖2(a)中的利用黏著劑4將一個以上的半導體元件3承載於基板5上的基板；作為基板，可以列舉例如雙馬來酰亞胺三嗪(bismaleimide triazine，BT)樹脂制有機基板。並且，作為形成有半導體元件之晶圓，可以列舉例如圖2(b)中的晶圓7上形成有半導體元件6的晶圓。而且，前述承載有半導體元件之基板是指包含多層地承載排列有半導體元件之晶圓的基板。
<密封後半導體元件承載基板及密封後半導體元件形成晶圓>
利用本發明的密封材料積層複合體而被密封的密封後半導體元件承載基板、及密封後半導體元件形成晶圓的剖面圖的一例示於圖2(a)及圖2(b)。本發明的密封後半導體元件承載基板11，是利用前述密封材料積層複合體10的未硬化樹脂層2(參照圖1)，來包覆已承載有半導體元件3的基板5的半導體元件承載面，並通過加熱、硬化該未硬化樹脂層2(參照圖1)，而作為硬化後的樹脂層2’，因而利用前述密封材料積層複合體10總括密封(圖2(a))。並且，本發明的密封後半導體元件形成晶圓12，是利用前述密封材料積層複合體10的未硬化樹脂層2(參照圖1)，來包覆形成有半導體元件6的晶圓7的半導體元件形成面，並通過加 熱、硬化該未硬化樹脂層2(參照圖1)，而作為硬化後的樹脂層2’，因而利用前述密封材料積層複合體10總括密封(圖2(b))。
如果是這種密封後半導體元件承載基板、或密封後半導體元件形成晶圓，那麽就可以抑制基板和晶圓等產生翹曲、或半導體元件剝離。
<半導體裝置>
本發明的半導體裝置的一例示於圖3(a)、及圖3(b)。本發明的半導體裝置13是切割前述密封後半導體元件承載基板11(參照圖2)、或前述密封後半導體元件形成晶圓12(參照圖2)，而單顆化。這樣一來，半導體裝置13、半導體裝置14的品質較高，其中，該半導體裝置13、半導體裝置14是切割由耐熱性和耐濕性等密封性能優異的密封材料積層複合體而被密封，且翹曲及半導體元件3的剝離得以被抑制的密封後半導體元件承載基板11(參照圖2)或密封後半導體元件形成晶圓12(參照圖2)，加以單顆化製作而成。當切割前述密封後半導體元件承載基板11(參照圖2(a))而單顆化時，半導體裝置13是在基板5上利用黏著劑4來承載半導體元件3，並且利用由硬化後的樹脂層2’與支撐晶圓1組成的密封材料積層複合體10密封(圖3(a))。並且，當切割前述密封後半導體元件形成晶圓12(參照圖2(b))而單顆化時，半導體裝置14是在晶圓7上形成半導體元件6，並且利用由硬化後的樹脂層2’與支撐晶圓1組成的密封材料積層複合體10密封(圖3(b))。
<半導體裝置的製造方法>
本發明的半導體裝置的製造方法具有以下步驟：包覆步驟，是利用前述密封材料積層複合體的未硬化樹脂層，來包覆已承載有半導體元件之基板的半導體元件承載面、或形成有半導體元件之晶圓的半導體元件形成面；密封步驟，是通過加熱、硬化該未硬化樹脂層，而總括密封前述半導體元件承載面或前述半導體元件形成面，作成密封後半導體元件承載基板、或密封後半導體元件形成晶圓；及，單顆化步驟，是通過切割該密封後半導體元件承載基板、或該密封後半導體元件形成晶圓，而單顆化，因而製造半導體裝置。以下，使用圖4說明本發明的半導體裝置的製造方法。
[包覆步驟]
本發明的半導體裝置的製造方法的包覆步驟，是利用具有支撐晶圓1及未硬化樹脂層2的密封材料積層複合體10的未硬化樹脂層2，來包覆利用黏著劑4承載有半導體元件3的基板5的半導體元件承載面、或形成有半導體元件(未圖示)的晶圓(未圖示)的半導體元件形成面的步驟(圖4(A))。
[密封步驟]
本發明的半導體裝置的製造方法的密封步驟，是通過加熱、硬化前述密封材料積層複合體10的未硬化樹脂層2，作成硬化後的樹脂層2’，而總括密封承載有前述半導體元件3的基板5的半導體元件承載面、或形成有前述半導體元件(未圖示)的晶圓(未圖示)的半導體元件形成面，並作為密封後半導體元件承載基板11或密封後半導體元件形 成晶圓(未圖示)的步驟(圖4(B))。
[單顆化步驟]
本發明的半導體裝置的製造方法的單顆化步驟，是通過切割前述密封後半導體元件承載基板11或前述密封後半導體元件形成晶圓(未圖示)，而單顆化，因而製造半導體裝置13、半導體裝置14(參照圖3(b))的步驟(圖4(C)、圖4(D))。
以下，更具體地說明。在前述包覆步驟、密封步驟中，通過使用阻焊薄膜(solder resist film)或各種絕緣薄膜等的層壓(lamination)所使用的真空層壓裝置等，可以進行無空隙無翹曲的包覆、密封。作為層壓的方式，也可以使用滾筒層壓(roll lamination)或隔膜式真空層壓、空氣加壓式層壓等任意方式。其中，較佳為並用真空層壓與空氣加壓式。
除此之外，可以利用壓縮成形等成形製造。在壓縮成形等成形中，通過在真空成形等減壓條件下成形，也可以防止產生空隙或未填充等缺陷。
在此，作為一例，針對以下情況加以說明：使用日合莫頓公司(Nichigo-Morton Co.,Ltd.)製造的真空層壓裝置，在厚度150微米、直徑300 mm(12英寸)的矽晶圓的一面上，利用厚度200微米且具有由未硬化的熱硬化性矽酮樹脂所構成的未硬化樹脂層的密封材料積層複合體，來密封厚度200微米、直徑300 mm(12英寸)的、形成半導體的矽晶圓。
在上下內置有加熱器且設定為150℃的板料(plate)中，在上側板料上，膈膜橡膠(diaphragm rubber)在減壓的狀態下 密接於加熱器。在下側板料上裝配厚度200微米、300 mm(12英寸)的矽晶圓，並在上方裝配前述密封材料積層複合體，使未硬化樹脂層面對準矽晶圓的半導體形成面。然後，下側板料上升，利用包圍下側板料上所裝配的該矽晶圓地設置而成的O環，使上下的板料密接，因而形成真空腔，且該真空腔內減壓。充分地減壓真空腔內部後，關閉從上側板料的膈膜橡膠與加熱器之間連接至真空泵的配管的閥門，送入壓縮空氣。這樣一來，上側的膈膜橡膠膨脹，利用上側的膈膜橡膠與下側的板料，夾住該半導體形成矽晶圓與該密封材料積層複合體，在進行真空層壓的同時，進行熱硬化性矽酮樹脂的硬化，因而密封完成。作為硬化時間，3~20分鐘左右即充分。真空層壓完成後，真空腔內恢復至常壓，使下側板料下降，取出密封的矽晶圓積層體。利用上述步驟，可以進行無空隙或翹曲的晶圓密封。所取出的矽晶圓積層體，一般可以通過在150~180℃的溫度下，後固化1~4小時，使電氣特性或機械特性穩定。
上述的使用真空層壓裝置的包覆、密封步驟，並不限定於所例示的矽酮樹脂，也可以使用環氧樹脂或環氧與矽的混成樹脂。
如果是這種半導體裝置的製造方法，那麽在包覆步驟中，可以利用前述密封材料積層複合體的未硬化樹脂層，簡便且無填充不良地包覆半導體元件承載面、或半導體元件形成面。並且，由於是使用前述積層體，而使支撐晶圓能夠抑制未硬化樹脂層的硬化時的收縮應力，因此，在密封步驟中，可以總括密封該半導體元件承載面、或半導體 元件形成面，即使在密封大直徑或薄型的基板和晶圓等的時候，也可以獲得翹曲、及半導體元件的剝離得以被抑制的密封後半導體元件承載基板、或密封後半導體元件形成晶圓。進而，在單顆化步驟中，由於可以由一種被耐熱性和耐濕性等密封性能優異的密封材料積層複合體密封，且翹曲得以被抑制的該密封後半導體元件承載基板、或該密封後半導體元件形成晶圓，來切割半導體裝置，而單顆化，因此，該半導體裝置的製造方法可以製造一種高品質的半導體裝置。
[實施例]
以下，示出作為本發明的密封材料積層複合體的未硬化樹脂層來使用的矽酮樹脂的合成例、及針對使用本發明的密封材料積層複合體的半導體裝置的製造方法的實施例及比較例，更詳細地說明本發明，但本發明並不限定於這些。
[具有非共軛雙鍵的有機矽化合物的合成]
<合成例1>
-具有非共軛雙鍵的有機矽化合物(A1)-
將由PhSiCl3所表示的有機矽烷：27 mol、ClMe2SiO(Me2SiO)33SiMe2Cl：1 mol、及MeViSiCl2：3 mol溶解於甲苯溶劑後，滴下至水中，共同進行水解，進而利用水洗、堿洗而中和、脫水後，除去溶劑，因而合成具有非共軛雙鍵的有機矽化合物(A1)。此化合物的構成單元的構成比是由式：[PhSiO3/2]0.27[-SiMe2O-(Me2SiO)33-SiMe2O-]0.01[MeViSiO2/2]0.03 所表示。此化合物的重均分子量為62,000，熔點為60℃。而且，在此，化學式中的Vi表示由(-CH=CH2)所表示的乙烯基，Me、Ph分別表示甲基、苯基(以下相同)。
[有機氫聚矽氧烷的合成]
<合成例2>
-有機氫聚矽氧烷(B1)-
將由PhSiCl3所表示的有機矽烷：27 mol、ClMe2SiO(Me2SiO)33SiMe2Cl：1 mol、及MeHSiCl2：3 mol溶解於甲苯溶劑後，滴下至水中，共同進行水解，進而利用水洗、堿洗而中和、脫水後，除去溶劑，因而合成有機氫聚矽氧烷(B1)。此樹脂的構成單元的構成比是由式：[PhSiO3/2]0.27[-SiMe2O-(Me2SiO)33-SiMe2O-]0.01[MeHSiO2/2]0.03所表示。此樹脂的重均分子量為58,000，熔點為58℃。
[實施例1]
[用於形成由未硬化的熱硬化性樹脂所構成的未硬化樹脂層的組成物的製作]
相對於加入有前述具有非共軛雙鍵的有機矽化合物(A1)：50質量份、有機氫聚矽氧烷(B1)：50質量份、作為反應抑制劑的乙炔醇系的乙炔基環己醇：0.2質量份、及氯鉑酸的辛基醇改性溶液：0.1質量份的組成物，進而加入350質量份平均粒徑為5 μm的球狀矽石，利用加溫至60℃的行星攪拌機(planetary mixer)充分攪拌，因而製備矽酮樹脂組成物(I-a)。此組成物在室溫(25℃)下為固體。
[密封材料積層複合體的製作]
將該矽酮樹脂組成物(I-a)夾在直徑300 mm(12英寸) 的矽晶圓(支撐晶圓)與氟樹脂塗層的聚對苯二甲酸乙二酯(polyethylene terephthalate，PET)薄膜(剝離薄膜)之間，使用熱壓機，以80℃在5 t的壓力下進行5分鐘壓縮成形，因而製作密封材料積層複合體(I-b)，該密封材料積層複合體(I-b)是在矽晶圓(支撐晶圓)的一面上形成厚度50 μm且由未硬化的熱硬化性樹脂所構成的未硬化樹脂層。
[形成有半導體元件之晶圓的包覆及密封]
接著，使用日合莫頓公司製造的將板料溫度設定為130℃的真空層壓裝置來包覆、密封。首先，在下側板料上，裝配直徑300 mm(12英寸)且厚度125微米的、形成有半導體元件的矽晶圓，在它的上面，將去除剝離薄膜的密封材料積層複合體(I-b)的未硬化樹脂層即矽酮樹脂組成物(I-a)面對準矽晶圓面而包覆。然後，關閉板料，真空壓縮成形5分鐘，因而硬化密封。硬化密封後，進而在150℃下，將利用密封材料積層複合體(I-b)密封的矽晶圓後固化2小時，因而獲得密封後半導體元件形成晶圓(I-c)。
[實施例2]
[承載有半導體元件之基板]
在直徑300 mm(12英寸)且厚度為200微米的矽晶圓上，利用高溫下黏著力降低的黏著劑，排列承載經過單顆化的半導體元件、即400個矽晶圓(silicon chip)(形狀：5 mm×7 mm厚度125微米)。
[用於形成由未硬化的熱硬化性樹脂所構成的未硬化樹脂層的組成物的製作]
利用高速混合裝置，將甲酚酚醛清漆型環氧樹脂 (EOCN1020日本化藥製造)60質量份、石炭酸酚醛清漆樹脂(H-4群榮化學(Gun-ei Chemical Industry Co.,Ltd.)製造)30質量份、球狀矽石(龍森製造平均粒徑7微米)400質量份、催化劑焦磷酸硫胺素(thiamine pyrophosphate，TPP)(三苯基膦 北興化學工業(Hokko Chemical Industry Co.,Ltd.)製造)0.2質量份、及矽烷偶聯材料(KBM403信越化學工業(Shin-Etsu Chemical Co.,Ltd.)製造)0.5質量份充分混合後，利用連續混煉裝置加熱混煉，片材化並冷卻。粉碎片材，作成顆粒狀的粉末，因而獲得環氧樹脂組成物(II-a)。
[密封材料積層複合體的製作]
將直徑300 mm(12英寸)的矽晶圓(支撐晶圓)裝配在能夠在減壓下加熱壓縮的壓縮成形裝置的下金屬模具上，並使環氧樹脂組成物(II-a)的顆粒粉末均勻地分散它的上面。使上下的金屬模具溫度為80℃，在上金屬模具上裝配氟樹脂塗層的聚對苯二甲酸乙二酯薄膜(剝離薄膜)，將金屬模具內減壓至真空級，壓縮成形3分鐘，以使矽晶圓(支撐晶圓)上樹脂厚度為300微米，因而製作密封材料積層複合體(II-b)。
[承載有半導體元件之基板的包覆及密封]
接著，使用日合莫頓公司製造的將板料溫度設定為170℃的真空層壓裝置包覆、密封。首先，在下側板料上，裝配上述承載有半導體元件之基板，在它的上面，將去除剝離薄膜的密封材料積層複合體(II-b)的未硬化樹脂層即環氧樹脂組成物(II-a)面對準半導體元件承載矽晶圓上的半導體元件承載面而包覆。然後，關閉板料，真空壓縮成形5分鐘， 因而硬化密封。硬化密封後，在170℃下後固化4小時，因而獲得密封後半導體元件承載基板(II-c)。
[比較例1]
[密封用片材的製作]
將與實施例1同樣地製備的矽酮樹脂組成物(I-a)，夾在聚對苯二甲酸乙二酯薄膜(加壓用基礎薄膜)與氟樹脂塗層的聚對苯二甲酸乙二酯薄膜(剝離薄膜)之間，使用熱壓機，以80℃在5 t的壓力下進行5分鐘壓縮成形，因而成形為厚度50 μm的薄膜狀，製作只由矽酮樹脂組成物(I-a)組成的密封用片材(III-b)。成形後，切割成直徑300 mm(12英寸)的圓板狀。
[形成有半導體元件之晶圓的包覆及密封]
接著，使用日合莫頓公司製造的將板料溫度設定為130℃的真空層壓裝置包覆、密封。首先，在下側板料上，裝配300 mm(12英寸)且厚度為125微米的形成半導體元件的矽晶圓，在它的上面，將只由去除剝離薄膜的矽酮樹脂組成物(I-a)組成的密封用片材(III-b)積層。然後，再剝離聚對苯二甲酸乙二酯薄膜(加壓用基礎薄膜)後，關閉板料，真空壓縮成形5分鐘，因而硬化密封。硬化密封後，在150℃後固化2小時，因而獲得密封後半導體元件形成晶圓(III-c)。
[比較例2]
[承載有半導體元件之基板]
在直徑300 mm(12英寸)且厚度為200微米的矽晶圓上，利用高溫下黏著力降低的黏著劑，排列承載經過單顆 化的半導體元件、即400個矽晶圓(形狀：5 mm×7 mm厚度125微米)。
[承載有半導體元件之基板的包覆及密封]
將此承載有半導體元件之基板裝配能夠在減壓下加熱壓縮的壓縮成形裝置的下金屬模具上，並使與實施例2同樣地製作的環氧樹脂組成物(II-a)的顆粒粉末均勻地分散在它的上面。使上下的金屬模具溫度為170℃，在上金屬模具上裝配氟樹脂塗層的聚對苯二甲酸乙二酯薄膜(剝離薄膜)，將金屬模具內減壓至真空級，壓縮成形3分鐘，以使樹脂厚度為300微米，硬化密封。硬化密封後，在170℃下後固化4小時，因而獲得密封後半導體元件承載基板(IV-c)。
以上，調查了在實施例1與比較例1中密封的密封後半導體元件形成基板(I-c)、(III-c)及在實施例2與比較例2中密封的密封後半導體元件承載基板(II-c)、(IV-c)的翹曲、外觀、樹脂與基板的黏著狀態、半導體元件自晶圓有無剝離。結果示於表1。在此，關於外觀，檢查有無空隙、未填充，如果沒有這些則為良好。並且，關於黏著狀態，在成形時如果沒有剝離則為良好。
根據以上可知：如未使用本發明的支撐晶圓的比較例1至比較例2所示，在這些比較例中，總括密封形成有半導體元件之晶圓的半導體元件形成面、或承載有半導體元件之基板的半導體元件承載面時，所製作的密封後半導體元件形成晶圓(III-c)、及密封後半導體元件承載基板(IV-c)的翹曲較大，並且有半導體元件從晶圓上剝離(表1)。另一方面，可知如實施例所示，使用本發明的密封材料積層複合體而被密封的密封後半導體元件形成晶圓(I-c)及密封後半導體元件承載基板(II-c)，能夠顯著抑制基板和晶圓等的翹曲，外觀、黏著狀態良好且也沒有產生空隙或未填充等。根據以上所示，本發明的密封材料積層複合體由於可以抑制使未硬化樹脂層硬化時的收縮應力，因此能夠抑制基板和晶圓等的翹曲、及半導體元件的剝離。
[實施例3]
[樹脂含浸纖維基材(支撐晶圓)的製作]
加入合成例1中所獲得的具有非共軛雙鍵的有機矽化合物(A1)：189 g、合成例2中所獲得的有機氫聚矽氧烷(B1)：189 g、作為反應抑制劑的乙炔醇系的乙炔基環己醇：0.2 g、及氯鉑酸的1質量%辛基醇溶液：0.1 g，利用加溫至60℃的行星攪拌機充分攪拌，獲得基礎組成物。在此基礎組成物中，作為溶劑加入400 g甲苯，進而作為無機填充劑， 加入378 g矽石(商品名：Admafine E5/24C，平均粒子徑：約3 μm，(股)日信化學工業(Admatechs Co.,Ltd.)製造)、12 g水滑石化合物(協和化成(股)(Kyowalkasei Co.,Ltd.)製造Mg4.5Al2(OH)13CO3‧3.5H2O商品名DHT-4A-2)、40 g鉬酸鋅(日本Sherwin Williams(股)製造，商品名：911B)、及2 g氧化鑭(信越化學工業(股)製造)，因而製備矽酮樹脂組成物的甲苯分散液。
通過在此矽酮樹脂組成物的甲苯分散液中，浸漬作為纖維基材的E玻璃布(日東紡績(Nitto Boseki Co.,Ltd.)製造，厚度：50 μm)，使該甲苯分散液含浸於該玻璃布中。通過將該玻璃布在60℃下放置2小時，使甲苯揮發。在使甲苯揮發後的E玻璃布的兩面上，在室溫(25℃)下形成固體的皮膜。將該玻璃布放入熱壓機，在150℃下加壓成形10分鐘，因而獲得成形品，進而使其在150℃下2次硬化1小時，因而獲得使含浸的熱硬化性樹脂組成物硬化而成的矽酮樹脂含浸纖維基材(V-a)。
並且，通過在前述矽酮樹脂組成物的甲苯分散液中，浸漬作為纖維基材的E玻璃布(日東紡績製造，厚度：50 μm)，使該甲苯分散液含浸於該玻璃布中，並通過將該玻璃布在60℃下放置2小時使甲苯揮發，因而獲得使含浸的熱硬化性樹脂組成物半硬化的矽酮樹脂含浸纖維基材(VI-a)。在使甲苯揮發後的E玻璃布的兩面上，在室溫(25℃)下形成固體的皮膜。
[用於形成由未硬化的熱硬化性樹脂所構成的未硬化樹脂層的組成物的製作]
相對於加入前述具有非共軛雙鍵的有機矽化合物(A1)：50質量份、有機氫聚矽氧烷(B1)：50質量份、作為反應抑制劑的乙炔醇系的乙炔基環己醇：0.2質量份、及氯鉑酸的辛基醇改性溶液：0.1質量份的組成物，進而加入350質量份平均粒徑5 μm的球狀矽石、3質量份水滑石化合物(協和化成(股)製造Mg4.5Al2(OH)13CO3‧3.5H2O商品名DHT-4A-2)、10質量份鉬酸鋅(日本Sherwin Williams(股)製造，商品名：911B)、及0.5質量份氧化鑭(信越化學工業(股)製造)，並利用加溫至60℃的行星攪拌機充分攪拌，因而製備矽酮樹脂組成物(V-b)。此組成物在室溫(25℃)下為固體。
[密封材料積層複合體的製作]
將該矽酮樹脂組成物(V-b)，夾在矽酮樹脂含浸纖維基材(V-a)(膨脹係數：x-y軸方向20 ppm)與氟樹脂塗層的聚對苯二甲酸乙二酯薄膜(剝離薄膜)之間，使用熱壓機，以80℃在5t的壓力下進行5分鐘壓縮成形，因而製作厚度250 μm的在矽酮樹脂含浸纖維基材(V-a)的一面上形成由未硬化的熱硬化性樹脂組成物組成的未硬化樹脂層的密封材料積層複合體(V-c)。然後，切割成60×220 mm的長方形。
[承載有半導體元件之基板的包覆及密封]
接著，利用將板料溫度設定為130℃的真空層壓裝置(日合莫頓公司製造)包覆、密封。首先，在下側板料上，裝配厚度為125 μm且承載14×14 mm的Si晶圓(半導體元件，厚度150 μm)的BT(雙馬來酰亞胺三嗪)樹脂製造的有機基板，在它的上面，將去除剝離薄膜的密封材料 積層複合體(V-c)的未硬化樹脂層即矽酮樹脂組成物(V-b)面對準上述BT基板的半導體元件承載面而包覆。然後，關閉板料，真空壓縮成形5分鐘，硬化密封。硬化密封後，進而將利用密封材料積層複合體(V-c)密封的基板在150℃下後固化2小時，因而獲得密封後半導體元件承載基板(V-d)。
[實施例4]
[用於形成由未硬化的熱硬化性樹脂所構成的未硬化樹脂層的組成物的製作]
相對於加入前述具有非共軛雙鍵的有機矽化合物(A1)：50質量份、有機氫聚矽氧烷(B1)：50質量份、作為反應抑制劑的乙炔醇系的乙炔基環己醇：0.2質量份、及氯鉑酸的辛基醇改性溶液：0.1質量份的組成物，進而加入350質量份平均粒徑5 μm的球狀矽石、3質量份水滑石化合物(協和化成(股)製造Mg4.5Al2(OH)13CO3‧3.5H2O商品名DHT-4A-2)、10質量份鉬酸鋅(日本Sherwin Williams(股)製造，商品名：911B)、及0.5質量份氧化鑭(信越化學工業(股)製造)，並利用加溫至60℃的行星攪拌機充分攪拌，因而製備矽酮樹脂組成物(VI-b)。此組成物在室溫(25℃)下為固體。
[密封材料積層複合體的製作]
將該矽酮樹脂組成物(VI-b)，夾在前述矽酮樹脂含浸纖維基材(VI-a)(膨脹係數：x-y軸方向20 ppm)與氟樹脂塗層的聚對苯二甲酸乙二酯薄膜(剝離薄膜)之間，使用熱壓機，以80℃在5 t的壓力下進行5分鐘壓縮成形，因而製作厚度250 μm的在矽酮樹脂含浸纖維基材(VI-a)的一面上 形成由未硬化的熱硬化性樹脂所構成的未硬化樹脂層的封材料積層複合體(VI-c)。成形後，切割成60×220 mm的長方形。
[承載有半導體元件之基板的包覆及密封]
接著，使用將板料溫度設定為130℃的真空層壓裝置(日合莫頓公司製造)包覆、密封。首先，在下側板料上，裝配承載14×14 mm四方形的Si晶圓(半導體元件，厚度150 μm)的、厚度為125μm的BT基板，在它的上面，將去除剝離薄膜的密封材料積層複合體(VI-c)的未硬化樹脂層即矽酮樹脂組成物(VI-b)面對準上述BT基板上的半導體元件承載面而包覆。然後，關閉板料，真空壓縮成形5分鐘，因而硬化密封。硬化密封後，將利用密封材料積層複合體(VI-c)密封的基板在150℃下後固化2小時，因而獲得密封後半導體元件承載基板(VI-d)。
[實施例5]
[樹脂含浸纖維基材的製作]
準備包含作為纖維基材的E玻璃布、且添加有粒徑為0.3 mm的球狀矽石並將膨脹係數(x、y軸)調整為15 ppm的厚度70 μm的環氧樹脂基板，作為樹脂含浸纖維基材(VII-a)。
[用於形成由未硬化的熱硬化性樹脂所構成的未硬化樹脂層的組成物的製作]
將甲酚酚醛清漆型環氧樹脂(EOCN1020日本化藥製造)60質量份、石炭酸酚醛清漆樹脂(H-4群榮化學製造)30質量份、球狀矽石(龍森製造平均粒徑7 μm)400質量份、 水滑石化合物(協和化成(股)製造Mg4.5Al2(OH)13CO3‧3.5H2O商品名DHT-4A-2)3質量份、鉬酸鋅(日本Sherwin Williams(股)製造，商品名：911B)10質量份、氧化鑭(信越化學工業(股)製造)0.5質量份、催化劑焦磷酸硫胺素(三苯基膦 北興化學工業製造)0.2質量份、及矽烷偶聯劑(KBM403信越化學工業製造)0.5質量份，利用高速混合裝置充分混合後，利用連續混煉裝置加熱混煉，片材化並冷卻。粉碎片材，作成顆粒狀的粉末，因而獲得環氧樹脂組成物(VII-b)。
[密封材料積層複合體的製作]
將樹脂含浸纖維基材(VII-a)裝配在能夠在減壓下加熱壓縮的壓縮成形裝置的下金屬模具上，使環氧樹脂組成物(VII-b)的顆粒粉末均勻地分散在它的上面。使上下的金屬模具溫度為80℃，在上金屬模具上裝配氟樹脂塗層的聚對苯二甲酸乙二酯薄膜(剝離薄膜)，將金屬模具內減壓至真空級，壓縮成形3分鐘，以使未硬化樹脂層的厚度為250 μm，因而製作密封材料積層複合體(VII-c)。成形後，切割成60×220 mm的長方形。
[承載有半導體元件之基板的包覆及密封]
接著，使用將板料溫度設定為170℃的真空層壓裝置(日合莫頓公司製造)包覆、密封。首先，在下側板料上，裝配承載14×14 mm四方形的Si晶圓(半導體元件，厚度150 μm)的厚度為125 μm的環氧樹脂基板，在它的上面，將去除剝離薄膜的密封材料積層複合體(VII-c)的未硬化樹脂層即環氧樹脂組成物(VII-b)面對準上述環氧樹脂基板 的半導體元件承載面而包覆。然後，關閉板料，真空壓縮成形5分鐘，硬化密封。硬化密封後，在170℃下後固化4小時，因而獲得密封後半導體元件承載基板(VII-d)。
[實施例6]
[承載有半導體元件之基板]
在60×220 mm長方形的環氧樹脂基板上，利用高溫下黏著力降低的黏著劑，排列承載經過單顆化的半導體元件、即20個矽晶圓(形狀：14 mm×14mm厚度150 μm)。
[承載有半導體元件之基板的包覆及密封]
使用將板料溫度設定為170℃的真空層壓裝置(日合莫頓公司製造)將此基板包覆、密封。首先，在下側板料上，裝配上述半導體元件承載的環氧樹脂基板，在它的上面，將密封材料積層複合體(VIII-c)切割成60×220 mm的長方形並裝配，該密封材料積層複合體(VIII-c)是使未硬化樹脂層的厚度為210 μm，除此以外與實施例3同樣地製作而成。將去除剝離薄膜且為該密封材料積層複合體(VIII-c)的未硬化樹脂層即環氧樹脂組成物(VIII-b)面對準上述環氧樹脂基板上的半導體元件承載面包覆。然後，關閉板料，真空壓縮成形5分鐘，硬化密封，以使矽晶圓上的樹脂厚度為60 μm厚度(密封樹脂層的厚度為210 μm)。硬化密封後，在170℃下後固化4小時，因而獲得密封後半導體元件承載基板(VIII-d)。
[實施例7]
相對於加入前述具有非共軛雙鍵的有機矽化合物(A1)：50質量份、有機氫聚矽氧烷(B1)：50質量份、作為 反應抑制劑的乙炔醇系的乙炔基環己醇：0.2質量份、及氯鉑酸的辛基醇改性溶液：0.1質量份的組成物，進而加入350質量份平均粒徑5 μm的球狀矽石，並利用加溫至60℃的行星攪拌機充分攪拌，因而製備矽酮樹脂組成物(IX-b)。此組成物在25℃下為固體。
[密封材料積層複合體的製作]
將該矽酮樹脂組成物(IX-b)，夾在前述矽酮樹脂含浸纖維基材(V-a)(膨脹係數：x-y軸方向20 ppm)與氟樹脂塗層的聚對苯二甲酸乙二酯薄膜(剝離薄膜)之間，使用熱壓機，以80℃在5 t的壓力下下進行5分鐘壓縮成形，因而製作厚度2000 μm的在矽酮樹脂含浸纖維基材(V-a)的一面上形成由未硬化的熱硬化性樹脂所構成的未硬化樹脂層的密封材料積層複合體(IX-c)。成形後，切割成60×220 mm的長方形。
[承載有半導體元件之基板的包覆及密封]
接著，使用將板料溫度設定為130℃的真空層壓裝置(日合莫頓公司製造)包覆、密封。首先，在下側板料上，裝配承載14×14 mm四方形的Si晶圓(半導體元件，厚度725 μm)的、厚度為125 μm的BT基板，在它的上面，將去除剝離薄膜的密封材料積層複合體(IX-c)的未硬化樹脂層即矽酮樹脂組成物(IX-b)面對準上述BT基板上的半導體元件承載面而包覆。然後，關閉板料，真空壓縮成形5分鐘，硬化密封。硬化密封後，將利用密封材料積層複合體(IX-c)密封的基板在150℃下後固化2小時，因而獲得密封後半導體元件承載基板(IX-d)。
[比較例3]
相對於加入前述具有非共軛雙鍵的有機矽化合物(A1)：50質量份、有機氫聚矽氧烷(B1)：50質量份、作為反應抑制劑的乙炔醇系的乙炔基環己醇：0.2質量份、及氯鉑酸的辛基醇改性溶液：0.1質量份的組成物，進而加入350質量份平均粒徑5 μm的球狀矽石，並利用加溫至60℃的行星攪拌機充分攪拌，因而製備矽酮樹脂組成物(X-b)。此組成物在25℃下為固體。
[密封用片材的製作]
將上述矽酮樹脂組成物(X-b)，夾在聚對苯二甲酸乙二酯薄膜(加壓用基礎薄膜)與氟樹脂塗層的聚對苯二甲酸乙二酯薄膜(剝離薄膜)之間，使用熱壓機，以80℃在5 t的壓力下進行5分鐘壓縮成形，成形為厚度250 μm的薄膜狀，因而製作只由矽酮樹脂組成物(X-b)組成的密封用片材(X-c)。成形後，切割成60×220 mm的長方形。
[承載有半導體元件之基板的包覆及密封]
接著，使用將板料溫度設定為130℃的真空層壓裝置(日合莫頓公司製造)包覆、密封。首先，在下側板料上，裝配60×220 mm且承載14×14 mm四方形的Si晶圓(半導體元件，厚度150 μm)的厚度為125 μm的BT基板，在它的上面，將只由去除剝離薄膜的矽酮樹脂組成物(X-b)組成的密封用片材(X-c)積層。然後，再剝離聚對苯二甲酸乙二酯薄膜(加壓用基礎薄膜)後，關閉板料，真空壓縮成形5分鐘，硬化密封。硬化密封後，在150℃下後固化2小時，因而獲得密封後半導體元件承載基板(X-d)。
[比較例4]
[承載有半導體元件之基板]
在60×220 mm且厚度為300 μm的BT樹脂基板上，利用高溫下黏著力降低的黏著劑，排列承載經過單顆化的半導體元件、即20個矽晶圓(形狀：14 mm×14 mm厚度150 μm)。
[承載有半導體元件之基板的包覆及密封]
將此承載有半導體元件之基板裝配能夠在減壓下加熱壓縮的壓縮成形裝置的下金屬模具上，使與實施例3同樣地製作的環氧樹脂組成物(XI-b)的顆粒粉末均勻地分散在它的上面。使上下的金屬模具溫度為170℃，在上金屬模具上裝配氟樹脂塗層的聚對苯二甲酸乙二酯薄膜(剝離薄膜)，將金屬模具內部減壓至真空級，壓縮成形3分鐘，以使未硬化樹脂層的厚度為250 μm，進行硬化密封。硬化密封後，在170℃下後固化4小時，因而獲得密封後半導體元件承載基板(XI-d)。
以上，調查了實施例3至實施例7、比較例3至比較例4中密封的密封後半導體元件承載基板的翹曲、外觀、樹脂與基板的黏著狀態、半導體元件是否從金屬基板上剝離。結果示於表2。在此，關於外觀，檢查有無空隙、未填充，如果沒有這些則為良好。並且，關於黏著狀態，成形時如果沒有剝離則為良好。
根據以上，可知如未使用本發明的密封材料積層複合體的比較例3至比較例4所示，在這些比較例中，總括密封半導體元件承載面時，所製作的密封後半導體元件承載基 板的翹曲較大，並且有半導體元件從基板上剝離(表2)。另一方面，可知如實施例所示，使用本發明的密封材料積層複合體而被密封的密封後半導體元件承載基板，能夠顯著抑制基板的翹曲，外觀、黏著狀態良好且也未產生空隙或未填充等。根據以上所示，本發明的樹脂含浸纖維基材由於可以抑制使未硬化樹脂層硬化時的收縮應力，因此可以抑制基板的翹曲、及半導體元件從基板上剝離。
並且，切割上述實施例3至實施例7的密封後半導體元件承載基板而單顆化並安裝有焊球的半導體裝置，作為樣品數，準備10個用於各試驗，進行以下耐熱性試驗與耐濕性試驗。而且，比較例3、比較例4中所形成的密封後半導體元件承載基板由於翹曲度(camber)較大，因此，無法利用切割而單顆化，且關於單顆化的半導體裝置，無法評價半導體元件是否從基板上剝離。
[耐熱性試驗]
進行熱迴圈試驗(將-25℃下保持10分鐘、125℃下保持10分鐘重復1000迴圈)，在試驗後評價是否得以導通。
[耐濕性試驗]
在溫度85℃、相對濕度85%的條件下，向電路的兩極外加10 V的直流電壓，使用遷移測試儀(migration tester)(艾目微公司(IMV corporation)製造，MIG-86)測定250小時後的短路故障數。
如表3所示，在耐熱性試驗、耐濕性試驗中，實施例3至實施例7中均未產生斷線或裂縫(crack)等不良。這樣一來，則表示使用本發明的密封材料積層複合體而被密封的半導體裝置的可靠性較高。
另外，本發明並不限定於上述實施形態。上述實施形態為例示，凡是具有與本發明的申請專利範圍所述的技術思想實質相同的結構，並發揮相同發揮作用效果的技術方案，均包含在本發明的權利範圍內。
1‧‧‧支撐晶圓
2‧‧‧未硬化樹脂層
10‧‧‧密封材料積層複合體

Claims (25)

  1. 一種密封材料積層複合體，特徵在於：用於總括密封承載有半導體元件之基板的半導體元件承載面、或形成有半導體元件之晶圓的半導體元件形成面；並且，包括支撐晶圓、及由被形成於該支撐晶圓的一面上之未硬化的熱硬化性樹脂所構成的未硬化樹脂層。
  2. 如請求項1所述的密封材料積層複合體，其中，前述支撐晶圓，與前述承載有半導體元件之基板或前述形成有半導體元件之晶圓的膨脹係數的差值為3 ppm以下。
  3. 如請求項1所述的密封材料積層複合體，其中，前述未硬化樹脂層的厚度為20微米以上且2000微米以下。
  4. 如請求項2所述的密封材料積層複合體，其中，前述未硬化樹脂層的厚度為20微米以上且2000微米以下。
  5. 如請求項1至請求項4中的任一項所述的密封材料積層複合體，其中，前述未硬化樹脂層，包含在未滿50℃下固體化並在50℃以上且150℃以下熔融的環氧樹脂、矽酮樹脂、及環氧矽酮混成樹脂中的任一種。
  6. 如請求項1至請求項4中的任一項所述的密封材料積層複合體，其中，前述支撐晶圓，是將熱硬化性樹脂組成物含浸於纖維基材中，並將該熱硬化性樹脂組成物半硬化或硬化而成的樹脂含浸纖維基材；前述未硬化樹脂層，是由在前述樹脂含浸纖維基材的一面上以超過200 μm且2000 μm以下的厚度而形成的未硬化的熱硬化性樹脂組成物所構成；含浸於前述纖維基材中的熱硬化性樹脂組成物、及形成前述未硬化樹脂層的熱硬化性樹脂組成物的至少一 者，含有離子捕集劑。
  7. 如請求項5所述的密封材料積層複合體，其中，前述支撐晶圓，是將熱硬化性樹脂組成物含浸於纖維基材中，並將該熱硬化性樹脂組成物半硬化或硬化而成的樹脂含浸纖維基材；前述未硬化樹脂層，是由在前述樹脂含浸纖維基材的一面上以超過200 μm且2000 μm以下的厚度而形成的未硬化的熱硬化性樹脂組成物所構成；含浸於前述纖維基材中的熱硬化性樹脂組成物、及形成前述未硬化樹脂層的熱硬化性樹脂組成物的至少一者，含有離子捕集劑。
  8. 如請求項6所述的密封材料積層複合體，其中，含浸於前述纖維基材中的熱硬化性樹脂組成物、及形成前述未硬化樹脂層的熱硬化性樹脂組成物兩者，含有前述離子捕集劑。
  9. 如請求項7所述的密封材料積層複合體，其中，含浸於前述纖維基材中的熱硬化性樹脂組成物、及形成前述未硬化樹脂層的熱硬化性樹脂組成物兩者，含有前述離子捕集劑。
  10. 一種密封後半導體元件承載基板，特徵在於：利用如請求項1至請求項4中的任一項所述的密封材料積層複合體的未硬化樹脂層，來包覆已承載有半導體元件之基板的半導體元件承載面，並通過加熱、硬化該未硬化樹脂層，因而利用前述密封材料積層複合體而被總括密封。
  11. 一種密封後半導體元件承載基板，特徵在於：利用如請求項5所述的密封材料積層複合體的未硬化樹脂層，來包覆已承載有半導體元件之基板的半導體元件 承載面，並通過加熱、硬化該未硬化樹脂層，因而利用前述密封材料積層複合體而被總括密封。
  12. 一種密封後半導體元件承載基板，特徵在於：利用如請求項6所述的密封材料積層複合體的未硬化樹脂層，來包覆已承載有半導體元件之基板的半導體元件承載面，並通過加熱、硬化該未硬化樹脂層，因而利用前述密封材料積層複合體而被總括密封。
  13. 一種密封後半導體元件承載基板，特徵在於：利用如請求項7至請求項9中的任一項所述的密封材料積層複合體的未硬化樹脂層，來包覆已承載有半導體元件之基板的半導體元件承載面，並通過加熱、硬化該未硬化樹脂層，因而利用前述密封材料積層複合體而被總括密封。
  14. 一種密封後半導體元件形成晶圓，特徵在於：利用如請求項1至請求項4中的任一項所述的密封材料積層複合體的未硬化樹脂層，來包覆形成有半導體元件之晶圓的半導體元件形成面，並通過加熱、硬化該未硬化樹脂層，因而利用前述密封材料積層複合體而被總括密封。
  15. 一種密封後半導體元件形成晶圓，特徵在於：利用如請求項5所述的密封材料積層複合體的未硬化樹脂層，來包覆形成有半導體元件之晶圓的半導體元件形成面，並通過加熱、硬化該未硬化樹脂層，因而利用前述密封材料積層複合體而被總括密封。
  16. 一種密封後半導體元件形成晶圓，特徵在於：利用如請求項6所述的密封材料積層複合體的未硬化樹脂層，來包覆形成有半導體元件之晶圓的半導體元件形 成面，並通過加熱、硬化該未硬化樹脂層，因而利用前述密封材料積層複合體而被總括密封。
  17. 一種密封後半導體元件形成晶圓，特徵在於：利用如請求項7至請求項9中的任一項所述的密封材料積層複合體的未硬化樹脂層，來包覆形成有半導體元件之晶圓的半導體元件形成面，並通過加熱、硬化該未硬化樹脂層，因而利用前述密封材料積層複合體而被總括密封。
  18. 一種半導體裝置，特徵在於：切割如請求項10所述的密封後半導體元件承載基板、或如請求項14所述的密封後半導體元件形成晶圓，而單顆化。
  19. 一種半導體裝置，特徵在於：切割如請求項11所述的密封後半導體元件承載基板、或如請求項15所述的密封後半導體元件形成晶圓，而單顆化。
  20. 一種半導體裝置，特徵在於：切割如請求項12所述的密封後半導體元件承載基板、或如請求項16所述的密封後半導體元件形成晶圓，而單顆化。
  21. 一種半導體裝置，特徵在於：切割如請求項13所述的密封後半導體元件承載基板、或如請求項17所述的密封後半導體元件形成晶圓，而單顆化。
  22. 一種半導體裝置的製造方法，是製造半導體裝置的方法，特徵在於具有以下步驟： 包覆步驟，是利用如請求項1至請求項4中的任一項所述的密封材料積層複合體的未硬化樹脂層，來包覆已承載有半導體元件之基板的半導體元件承載面、或形成有半導體元件之晶圓的半導體元件形成面；密封步驟，是通過加熱、硬化該未硬化樹脂層，而總括密封前述半導體元件承載面或前述半導體元件形成面，作成密封後半導體元件承載基板、或密封後半導體元件形成晶圓；及，單顆化步驟，是通過切割該密封後半導體元件承載基板、或該密封後半導體元件形成晶圓，而單顆化，因而製造半導體裝置。
  23. 一種半導體裝置的製造方法，是製造半導體裝置的方法，特徵在於具有以下步驟：包覆步驟，是利用如請求項5所述的密封材料積層複合體的未硬化樹脂層，來包覆已承載有半導體元件之基板的半導體元件承載面、或形成有半導體元件之晶圓的半導體元件形成面；密封步驟，是通過加熱、硬化該未硬化樹脂層，而總括密封前述半導體元件承載面或前述半導體元件形成面，作成密封後半導體元件承載基板、或密封後半導體元件形成晶圓；及，單顆化步驟，是通過切割該密封後半導體元件承載基板、或該密封後半導體元件形成晶圓，而單顆化，因而製造半導體裝置。
  24. 一種半導體裝置的製造方法，是製造半導體裝置的方 法，特徵在於具有以下步驟：包覆步驟，是利用如請求項6所述的密封材料積層複合體的未硬化樹脂層，來包覆已承載有半導體元件之基板的半導體元件承載面、或形成有半導體元件之晶圓的半導體元件形成面；密封步驟，是通過加熱、硬化該未硬化樹脂層，而總括密封前述半導體元件承載面或前述半導體元件形成面，作成密封後半導體元件承載基板、或密封後半導體元件形成晶圓；及，單顆化步驟，是通過切割該密封後半導體元件承載基板、或該密封後半導體元件形成晶圓，而單顆化，因而製造半導體裝置。
  25. 一種半導體裝置的製造方法，是製造半導體裝置的方法，特徵在於具有以下步驟：包覆步驟，是利用如請求項7至請求項9中的任一項所述的密封材料積層複合體的未硬化樹脂層，來包覆已承載有半導體元件之基板的半導體元件承載面、或形成有半導體元件之晶圓的半導體元件形成面；密封步驟，是通過加熱、硬化該未硬化樹脂層，而總括密封前述半導體元件承載面或前述半導體元件形成面，作成密封後半導體元件承載基板、或密封後半導體元件形成晶圓；及，單顆化步驟，是通過切割該密封後半導體元件承載基板、或該密封後半導體元件形成晶圓，而單顆化，因而製造半導體裝置。
TW102104432A 2012-02-07 2013-02-05 A sealing material layer composite body, a sealed semiconductor element carrying substrate, and a sealing semiconductor element forming a wafer, a semiconductor device, and a semiconductor device manufacturing method TWI555144B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012024452A JP5542848B2 (ja) 2012-02-07 2012-02-07 封止材積層複合体、封止後半導体素子搭載ウエハ、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP2012063158A JP5770662B2 (ja) 2012-03-21 2012-03-21 繊維含有樹脂基板、封止後半導体素子搭載基板、及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201344856A true TW201344856A (zh) 2013-11-01
TWI555144B TWI555144B (zh) 2016-10-21

Family

ID=47832854

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102104432A TWI555144B (zh) 2012-02-07 2013-02-05 A sealing material layer composite body, a sealed semiconductor element carrying substrate, and a sealing semiconductor element forming a wafer, a semiconductor device, and a semiconductor device manufacturing method

Country Status (5)

Country Link
US (2) US8872358B2 (zh)
EP (2) EP3024021B1 (zh)
KR (1) KR102057499B1 (zh)
CN (2) CN107706159A (zh)
TW (1) TWI555144B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9373803B2 (en) 2014-02-18 2016-06-21 Wistron Corporation Electronic device package and manufacturing method thereof
TWI695427B (zh) * 2016-11-24 2020-06-01 聯華電子股份有限公司 平坦化晶圓表面的方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5934078B2 (ja) * 2012-11-19 2016-06-15 信越化学工業株式会社 繊維含有樹脂基板及び半導体装置の製造方法
CN104870585B (zh) * 2012-12-21 2017-06-20 道康宁公司 用于压缩模制或层合的热熔型固化性有机硅组合物
US9627338B2 (en) * 2013-03-06 2017-04-18 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming ultra high density embedded semiconductor die package
TWI533421B (zh) * 2013-06-14 2016-05-11 日月光半導體製造股份有限公司 半導體封裝結構及半導體製程
TWI518854B (zh) 2013-12-30 2016-01-21 財團法人工業技術研究院 模封組件及模封材料
US9396972B2 (en) * 2014-02-11 2016-07-19 Palo Alto Research Center Incorporated Micro-assembly with planarized embedded microelectronic dies
JP2015179769A (ja) * 2014-03-19 2015-10-08 信越化学工業株式会社 半導体封止用基材付封止材、半導体装置、及び半導体装置の製造方法
US20160064299A1 (en) * 2014-08-29 2016-03-03 Nishant Lakhera Structure and method to minimize warpage of packaged semiconductor devices
JP6573957B2 (ja) * 2017-12-12 2019-09-11 Koa株式会社 抵抗器の製造方法
US10497587B1 (en) * 2018-06-13 2019-12-03 Infineon Technologies Ag Ion manipulation methods and related apparatuses and systems for semiconductor encapsulation materials
EP3621107A1 (en) * 2018-09-10 2020-03-11 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component with dielectric layer for embedding in component carrier
US11031353B2 (en) 2019-08-23 2021-06-08 Micron Technology, Inc. Warpage control in microelectronic packages, and related assemblies and methods

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283562A (ja) 1992-03-31 1993-10-29 Toshiba Corp 樹脂封止型半導体装置
JPH07142872A (ja) * 1993-11-12 1995-06-02 Sanyo Electric Co Ltd 電子機器
JP3425311B2 (ja) * 1996-03-04 2003-07-14 株式会社東芝 ネガ型感光性ポリマー樹脂組成物、これを用いたパターン形成方法、および電子部品
JP3537400B2 (ja) 2000-03-17 2004-06-14 松下電器産業株式会社 半導体内蔵モジュール及びその製造方法
TW569424B (en) 2000-03-17 2004-01-01 Matsushita Electric Ind Co Ltd Module with embedded electric elements and the manufacturing method thereof
DE10046296C2 (de) 2000-07-17 2002-10-10 Infineon Technologies Ag Elektronisches Chipbauteil mit einer integrierten Schaltung und Verfahren zu seiner Herstellung
JP3707534B2 (ja) 2000-12-15 2005-10-19 信越化学工業株式会社 半導体スクリーン印刷封止用液状エポキシ樹脂組成物
US6496637B2 (en) * 2000-12-21 2002-12-17 Corning Incorporated Low optical loss polymers
JP2004193497A (ja) * 2002-12-13 2004-07-08 Nec Electronics Corp チップサイズパッケージおよびその製造方法
JP4383768B2 (ja) * 2003-04-23 2009-12-16 スリーエム イノベイティブ プロパティズ カンパニー 封止用フィルム接着剤、封止用フィルム積層体及び封止方法
JP2005089660A (ja) * 2003-09-18 2005-04-07 Nitto Denko Corp 半導体封止用樹脂組成物
SG115811A1 (en) * 2004-03-31 2005-10-28 Nitto Denko Corp Epoxy resin composition for semiconductor encapsulation and semiconductor device using the same
US20060241215A1 (en) * 2005-04-25 2006-10-26 Shin-Etsu Chemical Co., Ltd. Semiconductor encapsulating epoxy resin composition and semiconductor device
WO2006118033A1 (ja) * 2005-04-27 2006-11-09 Lintec Corporation シート状アンダーフィル材および半導体装置の製造方法
JP4379387B2 (ja) 2005-06-27 2009-12-09 パナソニック電工株式会社 エポキシ樹脂無機複合シート及び成形品
JP5124808B2 (ja) * 2005-08-05 2013-01-23 信越化学工業株式会社 エポキシ樹脂組成物及び半導体装置
US8247475B2 (en) * 2005-12-29 2012-08-21 Toda Kogyo Corporation Hydrotalcite-based compound particles, resin stabilizer using the same, halogen-containing resin composition and anion scavenger using the same
US20100123101A1 (en) * 2007-04-26 2010-05-20 Toagosei Co., Ltd., Hydrotalcite compound, process for producing same, inorganic ion scavenger, composition, and electronic component-sealing resin composition
JP2009013309A (ja) 2007-07-05 2009-01-22 Nitto Denko Corp エポキシ樹脂組成物およびそれを用いて得られる電子部品
EP2254147A1 (en) * 2008-03-14 2010-11-24 Sumitomo Bakelite Co., Ltd. Resin varnish for semiconductor element bonding film formation, semiconductor element bonding film, and semiconductor device
US20100109169A1 (en) * 2008-04-29 2010-05-06 United Test And Assembly Center Ltd Semiconductor package and method of making the same
KR20100008123A (ko) * 2008-07-15 2010-01-25 고려대학교 산학협력단 이중 히트 씽크층으로 구성된 지지대를 갖춘 고성능수직구조의 반도체 발광소자
JP5079646B2 (ja) * 2008-08-26 2012-11-21 新光電気工業株式会社 半導体パッケージ及びその製造方法と半導体装置
JP5342221B2 (ja) 2008-12-05 2013-11-13 パナソニック株式会社 半導体封止用エポキシ樹脂無機複合シート及び成形品
SG163445A1 (en) * 2009-01-12 2010-08-30 Kolan Ravi Kanth Method for manufacturing a low cost three dimensional stack package and resulting structures using through silicon vias and assemblies
JP2010177390A (ja) * 2009-01-29 2010-08-12 Sony Corp 素子の移載方法および表示装置の製造方法
CN101814445A (zh) * 2009-02-20 2010-08-25 日月光半导体制造股份有限公司 感光芯片封装工艺及其结构
JP5042297B2 (ja) * 2009-12-10 2012-10-03 日東電工株式会社 半導体装置の製造方法
JP5447539B2 (ja) * 2010-02-09 2014-03-19 東亞合成株式会社 球状ハイドロタルサイト化合物および電子部品封止用樹脂組成物
TWI555100B (zh) * 2010-07-26 2016-10-21 矽品精密工業股份有限公司 晶片尺寸封裝件及其製法
JP5546985B2 (ja) * 2010-07-28 2014-07-09 日東電工株式会社 半導体装置製造用フィルム、半導体装置製造用フィルムの製造方法、及び、半導体装置の製造方法。
US8823186B2 (en) * 2010-12-27 2014-09-02 Shin-Etsu Chemical Co., Ltd. Fiber-containing resin substrate, sealed substrate having semiconductor device mounted thereon, sealed wafer having semiconductor device formed thereon, a semiconductor apparatus, and method for manufacturing semiconductor apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9373803B2 (en) 2014-02-18 2016-06-21 Wistron Corporation Electronic device package and manufacturing method thereof
TWI620360B (zh) * 2014-02-18 2018-04-01 緯創資通股份有限公司 電子元件封裝體及其製作方法
TWI695427B (zh) * 2016-11-24 2020-06-01 聯華電子股份有限公司 平坦化晶圓表面的方法

Also Published As

Publication number Publication date
CN103247579A (zh) 2013-08-14
US20140264956A1 (en) 2014-09-18
EP2626898A2 (en) 2013-08-14
US20130200534A1 (en) 2013-08-08
KR102057499B1 (ko) 2019-12-19
EP2626898A3 (en) 2015-06-03
CN103247579B (zh) 2018-02-09
TWI555144B (zh) 2016-10-21
EP2626898B1 (en) 2021-05-19
CN107706159A (zh) 2018-02-16
EP3024021B1 (en) 2020-03-25
US8872358B2 (en) 2014-10-28
KR20130091275A (ko) 2013-08-16
EP3024021A1 (en) 2016-05-25

Similar Documents

Publication Publication Date Title
TWI555144B (zh) A sealing material layer composite body, a sealed semiconductor element carrying substrate, and a sealing semiconductor element forming a wafer, a semiconductor device, and a semiconductor device manufacturing method
KR101884418B1 (ko) 섬유 함유 수지 기판, 봉지후 반도체 소자 탑재 기판 및 봉지후 반도체 소자 형성 웨이퍼, 반도체 장치, 및 반도체 장치의 제조방법
US9287174B2 (en) Fiber-containing resin substrate, device-mounting substrate and device-forming wafer, semiconductor apparatus, and method for producing semiconductor apparatus
US20180247834A1 (en) Method for manufacturing semiconductor apparatus
US9129912B2 (en) Encapsulant, encapsulated substrate having semiconductor devices mounting thereon, encapsulated wafer having semiconductor devices forming thereon, semiconductor apparatus, and method for manufacturing semiconductor apparatus
JP6603174B2 (ja) 半導体装置、及び半導体装置の製造方法
JP6185342B2 (ja) 封止材積層複合体、封止後半導体素子搭載基板又は封止後半導体素子形成ウエハ、及び半導体装置の製造方法
JP2015050447A (ja) 封止材積層複合体、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP5770662B2 (ja) 繊維含有樹脂基板、封止後半導体素子搭載基板、及び半導体装置の製造方法
JP6800113B2 (ja) 繊維含有樹脂基板、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、封止後半導体素子搭載シート、半導体装置、及び半導体装置の製造方法
JP7014195B2 (ja) 封止材、該封止材により封止されている半導体装置及び該封止材を有する半導体パッケージの製造方法
JP5542848B2 (ja) 封止材積層複合体、封止後半導体素子搭載ウエハ、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP2014103178A (ja) 繊維含有樹脂基板、封止後半導体素子搭載基板及び封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP6001515B2 (ja) 封止材積層複合体、封止後半導体素子搭載基板、封止後半導体素子形成ウエハ、半導体装置、及び半導体装置の製造方法
JP2015133526A (ja) 繊維含有樹脂基板、封止後半導体素子搭載基板、及び半導体装置の製造方法