CN103035605B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN103035605B
CN103035605B CN201210366786.XA CN201210366786A CN103035605B CN 103035605 B CN103035605 B CN 103035605B CN 201210366786 A CN201210366786 A CN 201210366786A CN 103035605 B CN103035605 B CN 103035605B
Authority
CN
China
Prior art keywords
wiring pattern
insulated substrate
semiconductor device
relay terminal
power terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210366786.XA
Other languages
English (en)
Other versions
CN103035605A (zh
Inventor
大月高实
小原太
小原太一
后藤章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN103035605A publication Critical patent/CN103035605A/zh
Application granted granted Critical
Publication of CN103035605B publication Critical patent/CN103035605B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22D—CASTING OF METALS; CASTING OF OTHER SUBSTANCES BY THE SAME PROCESSES OR DEVICES
    • B22D19/00—Casting in, on, or around objects which form part of the product
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22D—CASTING OF METALS; CASTING OF OTHER SUBSTANCES BY THE SAME PROCESSES OR DEVICES
    • B22D21/00—Casting non-ferrous metals or metallic compounds so far as their metallurgical properties are of importance for the casting procedure; Selection of compositions therefor
    • B22D21/02—Casting exceedingly oxidisable non-ferrous metals, e.g. in inert atmosphere
    • B22D21/04—Casting aluminium or magnesium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明的目的在于提供一种适合于低成本化的半导体装置及其制造方法。本申请发明的半导体装置的特征在于，具备：绝缘基板；布线图形，形成在该绝缘基板上；半导体芯片，固定在该布线图形上；中继端子，以一端固定于该绝缘基板且另一端向该绝缘基板的上方延伸的方式由与该布线图形相同的材料形成，并且与该半导体芯片电连接；控制电路，与该中继端子电连接，发送该半导体芯片的控制信号。

Description

半导体装置及其制造方法
技术领域
本发明涉及在例如大功率的开关等中使用的半导体装置及其制造方法。
背景技术
在专利文献1中公开了在绝缘基板上形成了成为布线图形的金属板的半导体装置。在布线图形上固定有向绝缘基板的上方延伸的连接端子。连接端子是将半导体装置与外部连接的端子。
现有技术文献
专利文献
专利文献1：日本特开2002-315357号公报。
在专利文献1所公开的半导体装置中，将连接端子固定在布线图形上，所以，制造工序复杂。其结果是，专利文献1中所公开的半导体装置为高成本。
发明内容
本发明是为了解决上述课题而提出的，其目的在于提供一种适合于低成本化的半导体装置及其制造方法。
本发明提供一种半导体装置，其特征在于，具备：绝缘基板；布线图形，形成在该绝缘基板上；半导体芯片，固定在该布线图形上；中继端子，以一端固定于该绝缘基板且另一端向该绝缘基板的上方延伸的方式由与该布线图形相同的材料形成，并且与该半导体芯片电连接；控制电路，与该中继端子电连接，发送该半导体芯片的控制信号。
本发明提供另一种半导体装置，其特征在于，具备：绝缘基板；布线图形，在该绝缘基板上以具有第一布线图形、第二布线图形、第三布线图形的方式形成；半导体芯片，固定在该第一布线图形上；中继端子，一端埋入到该第二布线图形且另一端向该绝缘基板的上方延伸，并且与该半导体芯片电连接；控制电路，与该中继端子电连接，发送该半导体芯片的控制信号；功率端子，一端埋入到该第三布线图形且另一端向该绝缘基板的上方延伸，并且与该半导体芯片电连接。
本发明提供一种半导体装置的制造方法，其特征在于，具备：在模具的内部配置绝缘基板的工序，该模具具有用于在该绝缘基板上形成布线图形的布线图形用空腔和用于形成从该绝缘基板向上方延伸的中继端子的中继端子用空腔；使铝流入到该布线图形用空腔和该中继端子用空腔中的铝注入工序；对该铝进行冷却的工序。
根据本发明，能够提供一种适合于低成本化的半导体装置及其制造方法。
附图说明
图1是本发明的实施方式1的半导体装置的剖面图。
图2是示出在本发明的实施方式1的半导体装置的制造方法中使用的模具等的图。
图3是本发明的实施方式2的半导体装置的剖面图。
图4是示出在本发明的实施方式2的半导体装置的制造方法中使用的模具等的图。
图5是本发明的实施方式3的半导体装置的剖面图。
图6是本发明的实施方式4的半导体装置的剖面图。
图7是本发明的实施方式5的半导体装置的剖面图。
图8是本发明的实施方式6的半导体装置的剖面图。
图9是示出在本发明的实施方式6的半导体装置的制造方法中使用的模具等的图。
图10是示出将控制电路固定在布线图形上的半导体装置的剖面图。
图11是示出形成了模塑树脂的半导体装置的剖面图。
图12是示出形成了粘接底涂剂（adhesive primer）的半导体装置的剖面图。
具体实施方式
实施方式1
图1是本发明的实施方式1的半导体装置的剖面图。半导体装置10具备绝缘基板12。绝缘基板12由例如AlN、Al2O3、SiN等形成。在绝缘基板12上形成有布线图形14a、14b。在绝缘基板12上还形成有中继端子14c。中继端子14c以一端固定于绝缘基板12且另一端向绝缘基板12的上方延伸的方式由与布线图形14a、14b相同的材料形成。
在绝缘基板12的背面形成有背面图形16。背面图形16以及布线图形14a、14b由厚度1～5mm的铝形成。利用焊料18将半导体芯片20固定于布线图形14b。半导体芯片20例如由使用了硅的IGBT或二极管形成。半导体芯片20利用引线22与中继端子14c以及布线图形14a电连接。
利用粘接剂24a、24b将壳体26固定于绝缘基板12。壳体26以将背面图形16露出到外部的方式形成。功率端子28以沿着壳体26的内壁的方式形成。功率端子28利用引线22与半导体芯片20电连接。
在壳体26中形成有硅胶（silicon gel）30。硅胶30将半导体芯片20密封。中继端子14c和功率端子28从硅胶30延伸到外部。控制基板32与硅胶30的外部的中继端子14c连接。控制电路34固定于控制基板32。控制电路34是与中继端子14c电连接并且发送半导体芯片20的控制信号的电路。将壳体26的盖子38安装在控制基板32的上方。控制端子40固定于控制基板32。控制端子40延伸到盖子38的外部。
接着，对本发明实施方式1的半导体装置的制造方法进行说明。图2是示出在本发明的实施方式1的半导体装置的制造方法中使用的模具等的图。利用铸造来形成上述的布线图形14a、14b、中继端子14c以及背面图形16。具体地说，使用模具42、44来形成。在模具42中形成有用于在绝缘基板12上形成布线图形14a、14b的布线图形用空腔14a’、14b’。此外，形成有用于形成从绝缘基板向上方延伸的中继端子14c的中继端子用空腔14c’。在模具44中形成有用于形成背面图形16的背面图形用空腔16’。使用模具42、44进行以下的处理。
首先，在模具42、44的内部配置绝缘基板12。接着，使熔融的铝流入到布线图形用空腔14a’、14b’、中继端子用空腔14c’以及背面图形用空腔16’中。将该工序称为铝注入工序。接着，将上述的铝冷却。接着，将模具42、44从成形物上取下，形成了布线图形14a、14b、中继端子14c以及背面图形16。之后，进行将半导体芯片20焊接在布线图形14b上等操作，形成图1的半导体装置10。
根据本发明的实施方式1的半导体装置，能够利用铸造与布线图形14a、14b等同时形成中继端子14c。因此，能够省略将中继端子固定于布线图形的工序来制造半导体装置。因此，能够制造适合于低成本化的半导体装置。
实施方式2
本发明的实施方式2的半导体装置及其制造方法与实施方式1共同点较多，所以，以与实施方式1的不同点为中心进行说明。图3是本发明的实施方式2的半导体装置的剖面图。半导体装置50具备功率端子14d。功率端子14d以一端固定于绝缘基板12并且另一端向绝缘基板12的上方延伸的方式形成。功率端子14d由与布线图形14b相同的材料即铝形成。因此，功率端子14d、布线图形14b、中继端子14c以及背面图形16全部由铝形成。并且，功率端子14d利用引线22与半导体芯片20电连接。
接着，对本发明的实施方式2的半导体装置的制造方法进行说明。本发明的实施方式2的半导体装置的制造方法基本上与实施方式1相同，但是，模具的形状不同。图4是示出在本发明的实施方式2的半导体装置的制造方法中使用的模具等的图。模具46具有用于形成从绝缘基板12向上方延伸的功率端子14d的功率端子用空腔14d’。在铝注入工序中，将熔融的铝注入到布线图形用空腔14b’、中继端子用空腔14c’、功率端子用空腔14d’以及背面图形用空腔16’中。利用功率端子用空腔14d’以从绝缘基板12笔直向上方延伸的方式形成的部分在取下模具46之后折弯，使得成为功率端子14d的形状。这样，在本发明的实施方式2的半导体装置的制造方法中，使用模具44、46利用铸造来形成布线图形14b、中继端子14c、功率端子14d以及背面图形16。
根据本发明的实施方式2的半导体装置及其制造方法，利用铸造统一形成布线图形14b、中继端子14c、功率端子14d以及背面图形16，所以，工序变得简单，能够制造适合于低成本化的半导体装置。
实施方式3
本发明的实施方式3的半导体装置及其制造方法与实施方式1共同点较多，所以，以与实施方式1的不同点为中心进行说明。图5是本发明的实施方式3的半导体装置的剖面图。半导体装置60具备在绝缘基板12上形成的控制电路用布线图形14e。控制电路用布线图形14e由与布线图形14b相同的材料即铝形成。因此，控制电路用布线图形14e、功率端子14d、布线图形14b、中继端子14c以及背面图形16全部由铝形成。控制电路34固定于控制电路用布线图形14e。控制电路34利用引线22与半导体芯片20以及中继端子14c连接。并且，控制电路34被硅胶30密封。
根据本发明的实施方式3的半导体装置，将控制电路34固定在控制电路用布线图形14e上，所以，不需要控制基板。此外，例如，在图1的半导体装置中，为了将半导体芯片与外部连接而需要中继端子和控制端子，但是，在本发明的实施方式3的半导体装置中，仅中继端子14c即可。因此，能够制造适合于低成本化的半导体装置。
实施方式4
本发明的实施方式4的半导体装置及其制造方法与实施方式3共同点较多，所以，以与实施方式3的不同点为中心进行说明。图6是本发明的实施方式4的半导体装置的剖面图。半导体装置70具备模塑树脂72。模塑树脂72以使背面图形16的与绝缘基板12相反的面、中继端子14c的另一端以及功率端子14d的另一端露出到外部的方式覆盖绝缘基板12、布线图形14b、控制电路用布线图形14e、半导体芯片20、中继端子14c、控制电路34以及功率端子14d。模塑树脂72的线膨胀系数与布线图形14b的线膨胀系数（铝的线膨胀系数）相同。
根据本发明的实施方式4的半导体装置70，由于形成了模塑树脂72，所以，不需要壳体、盖子、硅胶。因此，能够制造适合于低成本化的半导体装置。但是，在半导体装置的结构方面，绝缘基板的背面的背面图形与绝缘基板上的布线图形等相比为大面积。即，与绝缘基板之上（表面）相比，在背面形成有大量的铝。若这样，则存在如下情况：由于加热后的背面图形的收缩，绝缘基板以向上凸的方式发生翘曲。但是，在本发明的实施方式4的半导体装置中，使模塑树脂72的线膨胀系数与布线图形14b的膨胀系数一致，所以，将绝缘基板12的周围包围的材料的线膨胀系数均一。因此，可以防止绝缘基板12的翘曲。
模塑树脂72的材料不特别限定，但是，若在环氧树脂中加入玻璃或二氧化硅等填充材料，则容易以线膨胀系数与铝一致的方式进行调整。此外，也可以将模塑树脂72的材料自身进行最优化。例如，作为模塑树脂72，考虑使用苯酚树脂。但是，关于模塑树脂72的线膨胀系数，若果在能够抑制绝缘基板12的翘曲的程度上接近铝的线膨胀系数，则不特别限定。因此，只要能够抑制绝缘基板12的翘曲，模塑树脂72的线膨胀系数和铝的线膨胀系数也可以不一致。
实施方式5
本发明的实施方式5的半导体装置及其制造方法与实施方式4共同点较多，因此，以与实施方式4的不同点为中心进行说明。图7是本发明的实施方式5的半导体装置的剖面图。半导体装置74具有在布线图形的表面（称为由铝形成的部分的表面）和绝缘基板12的表面形成的粘接底涂剂76。粘接底涂剂76是为了提高模塑树脂72和绝缘基板12的紧贴性而形成的。根据本发明的实施方式5的半导体装置，能够利用粘接底涂剂76确保模塑树脂72和绝缘基板12的紧贴性。
实施方式6
本发明的实施方式6的半导体装置及其制造方法与实施方式1共同点较多，所以，以与实施方式1的不同点为中心进行说明。图8是本发明的实施方式6的半导体装置的剖面图。半导体装置80的特征在于，中继端子82的一端和功率端子84的一端分别埋入到布线图形中。
在绝缘基板12上形成有第一布线图形14f、第二布线图形14g以及第三布线图形14h。有时将第一布线图形14f、第二布线图形14g以及第三布线图形14h概括称为布线图形。半导体芯片20固定在第一布线图形14f上。
半导体装置80具备中继端子82。中继端子82的一端埋入到第二布线图形14g中，另一端向绝缘基板12的上方延伸，与控制基板32连接。中继端子82经由第二布线图形14g和引线22与半导体芯片20电连接。发送半导体芯片20的控制信号的控制电路34与中继端子82的另一端电连接。
半导体装置80具备功率端子84。功率端子84的一端埋入到第三布线图形14h中，另一端向绝缘基板12的上方延伸。功率端子84与半导体芯片20电连接。
图9是示出在本发明的实施方式6的半导体装置的制造方法中使用的模具等的图。模具86具有：用于形成第一布线图形14f的第一布线图形用空腔14f’；用于形成第二布线图形14g的第二布线图形用空腔14g’；用于形成第三布线图形14h的第三布线图形用空腔14h’。使用模具44、86在绝缘基板12上形成第一布线图形14f、第二布线图形14g、第三布线图形14h以及背面图形16。此时，在将中继端子82和功率端子84插入到模具86中的状态下，使铝流入到模具44、86内，由此，将中继端子82的一端埋入到第二布线图形14g中，将功率端子84的一端埋入到第三布线图形14h中。以从绝缘基板12笔直向上方延伸的方式形成的功率端子84在取下模具86之后折弯。
根据本发明的实施方式6的半导体装置及其制造方法，能够在形成布线图形的同时将中继端子82和功率端子84固定于布线图形。因此，能够将工序简单化。但是，在中继端子或功率端子的形状复杂的情况下，制作与它们对应的模具在成本方面是困难的。但是，根据本发明的实施方式6的半导体装置及其制造方法，将中继端子和功率端子埋入到布线图形中，所以，不需要使模具与中继端子或功率端子的形状匹配。因此，能够利用简单的工序制造具有复杂的结构的中继端子或功率端子的半导体装置。
若本发明的实施方式6的半导体装置及其制造方法与上述的各种技术进行组合，则对于进一步低成本化是有效的。图10是示出将控制电路固定于布线图形的半导体装置的剖面图。该结构不需要控制基板等，所以，对于低成本化是有效的。图11是示出形成了模塑树脂的半导体装置的剖面图。通过形成模塑树脂72，从而不需要壳体、盖子、硅胶，所以，对于低成本化是有效的。图12是示出形成了粘接底涂剂的半导体装置的剖面图。该结构与图11的结构相比，在能够提高可靠性方面是有效的。
上述实施方式1至6的半导体芯片20由硅形成，但是，也可以由带隙比硅大的宽带隙半导体形成半导体芯片。作为宽带隙半导体，例如有碳化硅、氮化镓类材料、或者金刚石。若利用宽带隙半导体形成IGBT或二极管，则能够将能允许的电流密度变大，所以，能够将它们小型化。
附图标记的说明：
10 半导体装置
12 绝缘基板
14a、14b 布线图形
14c中继端子
14d功率端子
14e控制电路用布线图形
14f第一布线图形
14g第二布线图形
14h第三布线图形
16 背面图形
18 焊料
20 半导体芯片
22 引线
24a、24b粘接剂
26 壳体
28 功率端子
30 硅胶
32 控制基板
34 控制电路
38 盖子
40 控制端子
42、44模具
72 模塑树脂
76 粘接底涂剂
82 中继端子
84 功率端子。

Claims (10)

1.一种半导体装置，其特征在于，具备：
绝缘基板；
布线图形，通过铸造形成在所述绝缘基板上；
半导体芯片，固定在所述布线图形上；
中继端子，通过铸造以一端固定于所述绝缘基板且另一端向所述绝缘基板的上方延伸的方式由与所述布线图形相同的材料形成，并且与所述半导体芯片电连接；以及
控制电路，与所述中继端子电连接，发送所述半导体芯片的控制信号，
所述布线图形和所述中继端子是同时形成的。
2.如权利要求1所述的半导体装置，其特征在于，
具备：功率端子，以一端固定于所述绝缘基板且另一端向所述绝缘基板的上方延伸的方式由与所述布线图形相同材料形成，并且与所述半导体芯片电连接。
3.如权利要求1或2所述的半导体装置，其特征在于，
具备由与所述布线图形相同的材料形成在所述绝缘基板上的控制电路用布线图形，
所述控制电路固定在所述控制电路用布线图形上。
4.如权利要求2所述的半导体装置，其特征在于，具备：
背面图形，形成在所述绝缘基板的背面；以及
模塑树脂，以将所述背面图形的与所述绝缘基板相反的面、所述中继端子的另一端以及所述功率端子的另一端露出到外部的方式，覆盖所述绝缘基板、所述布线图形、所述半导体芯片、所述中继端子、所述控制电路以及所述功率端子。
5.如权利要求2所述的半导体装置，其特征在于，具备：
背面图形，形成在所述绝缘基板的背面；
粘接底涂剂，形成在所述布线图形的表面和所述绝缘基板的表面；
模塑树脂，以将所述背面图形的与所述绝缘基板相反的面、所述中继端子的另一端以及所述功率端子的另一端露出到外部的方式，覆盖所述绝缘基板、所述布线图形、所述底涂剂、所述半导体芯片、所述中继端子、所述控制电路以及所述功率端子。
6.如权利要求4所述的半导体装置，其特征在于，
所述模塑树脂的线膨胀系数与所述布线图形的线膨胀系数相同。
7.如权利要求1所述的半导体装置，其特征在于，
所述半导体芯片由宽带隙半导体形成。
8.如权利要求7所述的半导体装置，其特征在于，
所述宽带隙半导体是碳化硅、氮化镓类材料、或者金刚石。
9.一种半导体装置的制造方法，其特征在于，具备：
在模具的内部配置绝缘基板的工序，该模具具有用于在所述绝缘基板上形成布线图形的布线图形用空腔和用于形成从所述绝缘基板向上方延伸的中继端子的中继端子用空腔；
使铝流入到所述布线图形用空腔和所述中继端子用空腔中的铝注入工序；以及
对所述铝进行冷却的工序。
10.如权利要求9所述的半导体装置的制造方法，其特征在于，
所述模具具有用于形成从所述绝缘基板向上方延伸的功率端子的功率端子用空腔，
在所述铝注入工序中，向所述功率端子用空腔中注入铝。
CN201210366786.XA 2011-09-29 2012-09-28 半导体装置及其制造方法 Active CN103035605B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-214412 2011-09-29
JP2011214412A JP5633496B2 (ja) 2011-09-29 2011-09-29 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN103035605A CN103035605A (zh) 2013-04-10
CN103035605B true CN103035605B (zh) 2016-08-10

Family

ID=47991739

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210366786.XA Active CN103035605B (zh) 2011-09-29 2012-09-28 半导体装置及其制造方法

Country Status (3)

Country Link
US (2) US20130082283A1 (zh)
JP (1) JP5633496B2 (zh)
CN (1) CN103035605B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015083250A1 (ja) 2013-12-04 2015-06-11 三菱電機株式会社 半導体装置
JP6259168B2 (ja) * 2014-10-24 2018-01-10 アーベーベー・シュバイツ・アーゲー 半導体モジュールおよび半導体モジュールのスタック配列
JP6233285B2 (ja) * 2014-11-28 2017-11-22 三菱電機株式会社 半導体モジュール、電力変換装置
CN104576588B (zh) * 2015-01-20 2017-07-28 深圳希格玛和芯微电子有限公司 电器设备及其集成电路回路以及电路连接方法
JP6455364B2 (ja) * 2015-08-28 2019-01-23 三菱電機株式会社 半導体装置、インテリジェントパワーモジュールおよび電力変換装置
JP6682824B2 (ja) * 2015-11-25 2020-04-15 富士電機株式会社 半導体装置
JP6584333B2 (ja) * 2016-01-28 2019-10-02 三菱電機株式会社 パワーモジュール
KR20180002419A (ko) * 2016-06-29 2018-01-08 현대자동차주식회사 파워 모듈 및 그 제조 방법
JP6621714B2 (ja) * 2016-07-01 2019-12-18 三菱電機株式会社 半導体装置
JP6765336B2 (ja) * 2017-04-06 2020-10-07 三菱電機株式会社 電力用半導体装置およびその製造方法、ならびに電力変換装置
JP6999807B2 (ja) * 2018-06-06 2022-01-19 三菱電機株式会社 半導体装置及び電力変換装置
JP7087996B2 (ja) * 2018-12-26 2022-06-21 三菱電機株式会社 半導体モジュール、その製造方法及び電力変換装置
CN110523957B (zh) * 2019-10-14 2020-12-11 哈尔滨工业大学 一种镁锂合金铸造用铸型及铸造方法
JP7224272B2 (ja) * 2019-10-30 2023-02-17 三菱電機株式会社 パワー半導体装置
JP2022045180A (ja) * 2020-09-08 2022-03-18 富士電機株式会社 半導体装置
WO2023243306A1 (ja) * 2022-06-13 2023-12-21 ローム株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5942797A (en) * 1996-04-02 1999-08-24 Fuji Electric Co. Ltd. Power semiconductor module
CN101399260A (zh) * 2007-09-27 2009-04-01 三洋电机株式会社 电路模块
CN101419965A (zh) * 2007-09-27 2009-04-29 三洋电机株式会社 电路装置及其制造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998012748A1 (fr) 1996-09-18 1998-03-26 Hitachi, Ltd. Module a semiconducteur de jonction
EP0884781A3 (en) * 1997-06-12 1999-06-30 Hitachi, Ltd. Power semiconductor module
WO1999021228A1 (fr) * 1997-10-20 1999-04-29 Hitachi, Ltd. Module a semiconducteur et convertisseur de puissance comprenant ce module
JP2000232189A (ja) * 1999-02-10 2000-08-22 Toshiba Corp 半導体装置
JP3932744B2 (ja) 1999-11-16 2007-06-20 三菱マテリアル株式会社 半導体実装用絶縁回路基板の製造方法
JP2002043496A (ja) * 2000-07-21 2002-02-08 Hitachi Ltd 半導体装置
JP2002315357A (ja) * 2001-04-16 2002-10-25 Hitachi Ltd インバータ装置
JP2003229531A (ja) * 2002-02-05 2003-08-15 Sanyo Electric Co Ltd 混成集積回路装置およびその製造方法
JP4133170B2 (ja) * 2002-09-27 2008-08-13 Ｄｏｗａホールディングス株式会社 アルミニウム−セラミックス接合体
JP4419552B2 (ja) * 2003-12-16 2010-02-24 株式会社豊田自動織機 半導体モジュールの端子構造及びコントローラ出力端子
JP5176042B2 (ja) * 2004-11-05 2013-04-03 Ｄｏｗａメタルテック株式会社 電子部品搭載基板の製造装置および製造方法
JP2006179856A (ja) * 2004-11-25 2006-07-06 Fuji Electric Holdings Co Ltd 絶縁基板および半導体装置
JP4669965B2 (ja) * 2005-01-13 2011-04-13 Ｄｏｗａメタルテック株式会社 アルミニウム−セラミックス接合基板およびその製造方法
JP4569473B2 (ja) * 2006-01-04 2010-10-27 株式会社日立製作所 樹脂封止型パワー半導体モジュール
US8004075B2 (en) * 2006-04-25 2011-08-23 Hitachi, Ltd. Semiconductor power module including epoxy resin coating
JP5205836B2 (ja) * 2007-06-29 2013-06-05 富士電機株式会社 半導体装置
US7768109B2 (en) * 2007-08-24 2010-08-03 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US7944033B2 (en) * 2007-10-18 2011-05-17 Infineon Technologies Ag Power semiconductor module
JP4825259B2 (ja) 2008-11-28 2011-11-30 三菱電機株式会社 電力用半導体モジュール及びその製造方法
JP5214546B2 (ja) * 2009-07-01 2013-06-19 Ｄｏｗａメタルテック株式会社 端子付き金属−セラミックス回路基板の製造方法
DE102009045181B4 (de) * 2009-09-30 2020-07-09 Infineon Technologies Ag Leistungshalbleitermodul
DE102010000942B4 (de) * 2010-01-15 2022-08-25 Infineon Technologies Ag Verfahren zur Herstellung eines Leistungshalbleitermoduls
US8592986B2 (en) * 2010-11-09 2013-11-26 Rohm Co., Ltd. High melting point soldering layer alloyed by transient liquid phase and fabrication method for the same, and semiconductor device
JP2012253125A (ja) * 2011-06-01 2012-12-20 Sumitomo Electric Ind Ltd 半導体装置及び配線基板
US8653559B2 (en) * 2011-06-29 2014-02-18 Hrl Laboratories, Llc AlGaN/GaN hybrid MOS-HFET

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5942797A (en) * 1996-04-02 1999-08-24 Fuji Electric Co. Ltd. Power semiconductor module
CN101399260A (zh) * 2007-09-27 2009-04-01 三洋电机株式会社 电路模块
CN101419965A (zh) * 2007-09-27 2009-04-29 三洋电机株式会社 电路装置及其制造方法

Also Published As

Publication number Publication date
CN103035605A (zh) 2013-04-10
JP5633496B2 (ja) 2014-12-03
US20130082283A1 (en) 2013-04-04
US20150221525A1 (en) 2015-08-06
JP2013074254A (ja) 2013-04-22
US9425065B2 (en) 2016-08-23

Similar Documents

Publication Publication Date Title
CN103035605B (zh) 半导体装置及其制造方法
US9613888B2 (en) Semiconductor device and semiconductor module
CN106463420B (zh) 电力用半导体装置及其制造方法
CN105514054B (zh) 功率半导体装置
EP2631942B1 (en) Semiconductor device and production method for same
JP2013016629A (ja) 半導体モジュール
US20020190397A1 (en) Heat dissipation type semiconductor package and method of fabricating the same
CN104282641A (zh) 半导体装置
JP2013219267A (ja) パワーモジュール
KR102231769B1 (ko) 고열전도를 위한 히트싱크 노출형 반도체 패키지 및 그 제조방법
CN105493272A (zh) 半导体模块、半导体装置以及汽车
JP2016018866A (ja) パワーモジュール
JP2012028512A (ja) 回路装置の製造方法
US9620438B2 (en) Electronic device with heat dissipater
JP2014183302A (ja) 半導体モジュール及びその製造方法
US10083899B2 (en) Semiconductor package with heat slug and rivet free die attach area
US20110012251A1 (en) Semiconductor device and method for manufacturing same
CN104465555A (zh) 半导体封装及其制造方法
JP2013197573A (ja) 半導体装置
JP2012049224A (ja) 実装構造体および実装構造体の製造方法
JP7172338B2 (ja) 半導体装置及び半導体装置の製造方法
CN103794594A (zh) 半导体封装件
CN110970372A (zh) 包括具有嵌入式半导体管芯的间隔件的半导体器件组件
CN106876350B (zh) 功率模块及其制造方法
US20160071777A1 (en) Semiconductor package and semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant