CN103026546B - 带通滤波器模块以及模块基板 - Google Patents
带通滤波器模块以及模块基板 Download PDFInfo
- Publication number
- CN103026546B CN103026546B CN201180035927.3A CN201180035927A CN103026546B CN 103026546 B CN103026546 B CN 103026546B CN 201180035927 A CN201180035927 A CN 201180035927A CN 103026546 B CN103026546 B CN 103026546B
- Authority
- CN
- China
- Prior art keywords
- resonator
- chip
- wiring layer
- electrode
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/20—Frequency-selective devices, e.g. filters
- H01P1/201—Filters for transverse electromagnetic waves
- H01P1/203—Strip line filters
- H01P1/20327—Electromagnetic interstage coupling
- H01P1/20336—Comb or interdigital filters
- H01P1/20345—Multilayer filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/0123—Frequency selective two-port networks comprising distributed impedance elements together with lumped impedance elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/17—Structural details of sub-circuits of frequency selective networks
- H03H7/1708—Comprising bridging elements, i.e. elements in a series path without own reference to ground and spanning branching nodes of another series path
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/17—Structural details of sub-circuits of frequency selective networks
- H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
- H03H7/1775—Parallel LC in shunt or branch path
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0243—Printed circuits associated with mounted high frequency components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
- H03H2001/0021—Constructional details
- H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0224—Patterned shielding planes, ground planes or power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
Abstract
BPF模块具备能够在表面搭载BPF芯片的安装基板以及搭载于其表面的BPF芯片,BPF芯片包括3段以上的共振器,将连接于最接近于输入端子的初段共振器和最接近于输出端子的最终段共振器之间的中间段共振器配置于芯片中央部,对于在从平面看时与芯片中心部重叠的安装基板的区域,至少从安装基板的表面遍及到配置有1层以上的内部配线层中的最上层的内部配线层的深度位置为止地设置未配置接地电极的接地非配置部。由此,防止中间段共振器与安装基板的接地电极的耦合,并且防止中间段共振器的Q的降低并防止插入损耗的增大。
Description
技术领域
本发明涉及带通滤波器模块以及模块基板,特别是涉及在将芯片状的带通滤波器搭载于安装基板的表面的模块构造中,避免因安装基板侧所具备的接地电极或屏蔽箱体所引起的影响(滤波器特性的劣化)的技术。
背景技术
伴随着电子器械的小型薄型·多功能化的进展,强烈要求使构成其的电子部件小型·低背(薄型)化以及多功能·高集成化。例如,手机或无线LAN用装置等的通信装置所具备的带通滤波器(以下,有时称为BPF),对于选择频率而除去不需要波的通信装置而言担负着重要的职责,但是,为了应对该要求,作为在有利于小型低背化以及高集成化的层叠陶瓷基板的内部形成共振器的滤波器芯片而被提供。
作为层叠陶瓷基板,例如使用LTCC(Low Temperature Co-firedCeramics/低温共烧陶瓷)基板,在基板内的各个配线层分散地配置电感电极或电容电极,在输入端子和输出端子之间具备多段共振器,从而形成规定的通过频带。
而且,如上所述构成的滤波器芯片,在构成主印刷电路板(motherboard)或模块的基板(以下,称为“安装基板”)的表面上被电连接且机械连接。
另外,作为公开这样的电子部件的文献,存在下述专利文献1~4。
现有技术文献
专利文献
专利文献1:日本特开平7-202505号公报
专利文献2:日本特开2001-102957号公报
专利文献3:日本特开2004-311734号公报
专利文献4:日本特开2009-124211号公报
发明内容
然而,如果使电子部件低背化,则其一部分、设置于内部的电路要素(电路元件或连接导体、接地电极等)彼此、或者该电路要素与安装基板侧所具备的电路要素接近。因此,例如在使由LC共振器构成的滤波器低背化的情况下,其所包含的电感器与接地电极接近,从而由于Q值降低等的、产生寄生电容或不期望的电磁场耦合而容易引起滤波器特性的劣化。
另一方面,为了防止这样的特性劣化,对构成滤波器的层叠基板内的导体的配置及形状等下了各种工夫(参照上述专利文献3、4)。另外,关于由多个共振器构成的带通滤波器的一部分的共振器,也采用使导体的层叠方向与其他的导体的层叠方向正交,或在使构成共振器的全部的电感电极和电容电极垂直地立起的状态下(以与安装基板的表面正交的方式)进行层叠的构造(参照后面所述的图3~图5)。
但是,现有提案的构造均涉及部件单体或者基板单体,因此,综合考虑了滤波器芯片的构造和搭载其的安装基板的构造的提案不一定是充分的。
因此,本发明的目的在于,获得带通滤波器和搭载其的安装基板的更优选的构造,更为具体来说,即使在使滤波器芯片低背化的情况下也获得良好的滤波器特性。
为了解决上述课题而达成目的,本发明所涉及的BPF(带通滤波器)模块具备能够在表面搭载滤波器芯片的安装基板、以及搭载于该安装基板的表面的滤波器芯片。所述安装基板具有1层以上的内部配线层,所述滤波器芯片包括连接于输入端子和输出端子之间且形成规定的通过频带的3段以上的共振器。另外,在将夹持于所述滤波器芯片的一个端部和另一个端部的该滤波器芯片的区域作为芯片中央部,并将该中央部中的夹持于该滤波器芯片的一个侧缘部和另一个侧缘部的区域作为芯片中心部的情况下,在所述芯片中央部配置所述3段以上的共振器中的、在连接于最接近输入端子的一侧的初段共振器和连接于最接近输出端子的一侧的最终段共振器之间连接的中间段共振器。再有,对于在从平面看时与所述芯片中心部重叠的所述安装基板的区域,至少从该安装基板的表面开始遍及到配置有所述1层以上的内部配线层中的最上层的内部配线层的深度位置为止,而形成未配置接地电极的接地非配置部。
根据这样的本发明的模块构造,在中间段共振器的下方形成有作为不存在接地电极的部分的接地非配置部,由此,能够防止因该中间段共振器与接地电极接近而引起的滤波器特性的劣化,更为具体来说,能够防止中间段共振器所包含的电感器与安装基板所具备的接地电极电磁耦合而使滤波器特性劣化,并且可以防止中间段共振器的Q值的降低,并可以防止滤波器特性中的插入损耗的增大。
另外,所谓上述接地非配置部,是指未配置接地电极的部分(从平面看时的扩展再加上高度方向的大小的三维的区域/由后面所述的图8的符号80、图26的符号S5所示的部分),在该接地非配置部,只要未配置接地电极,则不一定需要特别地设置某些部件,例如可以在安装基板的该部分开孔而成为空洞,或者也可以是安装基板的一部分(尽管没有接地电极但是存在构成安装基板的例如绝缘材料)。还有,只要是如绝缘材料那样与中间段共振器不产生电磁耦合的材料,则也可以在该接地非配置部填充与构成安装基板的其它部分的材料不同的材料。
再有,在该接地非配置部,除了未配置接地电极之外,从获得良好的滤波器特性的观点出发,优选不配置接地电极以外的导电体。
上述接地非配置部的大小,关于安装基板的厚度方向的大小(深度),设为至少从安装基板的表面到达形成有最上层的内部配线层的位置的大小(深度)。即,在该部分(从安装基板的表面到该深度为止),未配置接地电极。还有,即使使该接地非配置部的大小为到达安装基板的背面的大小,换言之,即使对于在从平面看时与所述芯片中心部重叠的安装基板的区域(以下,称为“芯片中心部正下方区域”)遍及安装基板的整个厚度地(在所述最上层的内部配线层的下层的全部的内部配线层以及安装基板背面)未配置接地电极也是可以的,但是,在该芯片中心部正下方区域,如果是在所述最上层的内部配线层的下层的内部配线层或者在安装基板背面,则也可以配置接地电极。
但是,在如以上所述在芯片中心部正下方区域配置接地电极的情况下,从可以防止滤波器的特性劣化的观点出发,优选在安装基板的尽可能下层配置接地电极。还有,本发明对于芯片中心部正下方区域以外的区域,并不禁止在安装基板的表面或者最上层的内部配线层配置接地电极。
另一方面,接地非配置部的宽度(从平面看时的扩展/大小),如上所述至少设为对应于芯片中心部的大小,但是,也可以比其大。例如,也可以与所述滤波器芯片的平面形状(滤波器芯片的从平面看时的大小)大致一致。还有,以下,将与该滤波器芯片的平面形状对应(一致)的安装基板的区域(与滤波器芯片底面相对的安装基板的区域)称为“芯片正下方区域”。
另外,例如如后面所说明的实施方式那样在滤波器芯片的底面具备接地端子并且在安装基板的表面具备用于连接该接地端子的接地电极(接地用端子电极),在为了连接该接地用端子电极和滤波器芯片底面的接地端子,而以朝着滤波器芯片的底面延伸的方式形成该接地用端子电极的情况下,可以使所述接地非配置部的宽度与滤波器芯片底面的除了对应于接地端子的安装基板的区域之外的芯片正下方区域一致,再有,除了该区域之外,也可以直至芯片正下方区域的周围使该接地非配置部扩展。
另外,在本发明所涉及的BPF模块的一个方式中,所述共振器分别由配置于具有多个配线层的层叠基板的该配线层的电感电极和电容电极形成,由在该层叠基板的内部的配线层所具备的电感电极和电容电极构成所述中间段共振器。另外,作为该层叠基板,例如能够使用LTCC基板那样的陶瓷层叠基板。
在本发明中,在使用层叠基板构成所述滤波器芯片的情况下,在使该滤波器芯片关于厚度方向两等分的情况下,优选将所述中间段共振器配置于接近于所述安装基板的下半部分的部分(芯片下部)。这是由于可以避免因在该滤波器芯片的上方侧所具备的导电体而引起的影响。例如,如果设为这样的配置构造,则如后面的实施方式所叙述的那样,即使在以覆盖滤波器芯片的方式设置屏蔽箱体(shield case)或者使该屏蔽箱体的高度低的情况下,也可以防止屏蔽箱体与中间段共振器所包含的电感器电磁耦合而使滤波器特性劣化。
再有,在本发明所涉及的BPF模块的另一个方式中,设为由气相成膜法在基体基板的表面层叠配线层和绝缘层而形成所述滤波器芯片的薄膜芯片,在形成于该基体基板的表面的配线层具备所述共振器。
另外,本发明所涉及的模块基板,是具有1层以上的内部配线层并且在表面具备能够安装滤波器芯片的滤波器安装部的模块基板,具备配置于所述滤波器安装部的一个端部的、能够连接滤波器芯片的输入端子的输入用端子电极、配置于所述滤波器安装部的另一个端部的、能够连接滤波器芯片的输出端子的输出用端子电极、以及配置于所述滤波器安装部的一个侧缘部的、能够连接滤波器芯片的接地端子的接地用端子电极,对于在从平面看时成为所述滤波器安装部的中心部的中心区域,至少从该安装基板的表面开始遍及到配置有所述1层以上的内部配线层中的最上层的内部配线层的深度位置为止,而形成未配置接地电极的接地非配置部。
在上述模块基板中,与所述BPF模块相同,接地非配置部,例如可以是形成于安装基板的表面侧的孔,也可以配置有绝缘材料。
另外,在本发明所涉及的BPF模块,也可以进一步在所述安装基板具备电连接于所述滤波器芯片的1个以上的电气功能元件。即,本发明所涉及的电子模块,具备所述本发明所涉及的任意一个BPF模块以及安装于所述安装基板并电连接于所述滤波器芯片的1个以上的电气功能元件。
在上述电气功能元件,包含搭载于该安装基板的表面的表面安装部件以及在该安装基板的内部配线层所具备的内置部件的双方,例如,除了电感器或电容器、电阻、压敏电阻等的无源元件之外,另外包含晶体管或FET那样的有源元件、含有IC那样的有源元件的集成电路及其他。另外,除了这样的元件之外,在该安装基板也可以具备导体线路或层间连接导体(贯通孔、通过孔等)那样的连接导体、接地电极、端子电极等各种的电路要素。
再有,本发明所涉及的上述电子模块,其种类不限。作为一个例子能够构成无线LAN模块,但是,也可以基于本发明而构成例如手机那样的便携通信终端的前端模块、或包含BPF的其他的各种各样的模块。另外,在所述安装基板具备多个本发明所涉及的所述BPF,也可以构成例如能够在2个以上的频带中使用的通信模块(双频段用模块、三频段用模块等)。
另外,关于所述BPF的频带(通过频带),没有特别的限定,例如,可以是在各种手机中使用800MHz频带、1.5GHz频带、1.7GHz频带、2GHz频带、在PHS中使用的1.9GHz频带或者1.8GHz频带、在无线LAN通信或蓝牙(Bluetooth)中使用的2.4GHz频带等、其他各种各样的频带。
另外,本发明所涉及的层叠型带通滤波器,由于是优选搭载于所述本发明所涉及的模块基板的滤波器,因此,是在层叠基板具备连接于输入端子和输出端子之间且形成规定的通过频带的3段以上的共振器的芯片状的层叠型带通滤波器,在将夹持于所述层叠基板的一个端部和另一个端部的该层叠基板的区域作为芯片中央部,并将该中央部中的夹持于该层叠基板的一个侧缘部和另一个侧缘部的区域作为芯片中心部的情况下,在所述芯片中央部配置所述3段以上的共振器中的、在连接于最接近输入端子的一侧的初段共振器和连接于最接近输出端子的一侧的最终段共振器之间连接的中间段共振器,并且所述中间段共振器包含在所述层叠基板的内部的配线层所具备的电感器,且将该电感电极配置于在使所述层叠基板关于厚度方向两等分的情况下的下半部分的部分。
根据本发明,即使在使搭载于安装基板的BPF芯片低背化的情况下,也可以获得良好的滤波器特性。
本发明的其它的目的、特征以及优点,由根据附图而叙述的以下的本发明的实施方式的说明而明了。还有,本发明并不限定于下述的实施方式,对于本领域技术人员来说,在权利要求所记载的范围内显然能够进行各种各样的变更。另外,在各个图中,相同的符号表示相同或者相当部分。
附图说明
图1是本发明的第一实施方式所涉及的BPF模块所具备的BPF的等效电路图。
图2是所述第一实施方式中的BPF的层叠构造(层叠基板的各个配线层/第1层~第14层)的图。
图3是在透视状态下示意性地表示现有的BPF模块的一个例子的立体图。
图4是在透视状态下示意性地表示所述现有的BPF模块的平面图。
图5是表示所述现有的BPF模块的截面构造(图3的y-y截面)的图。
图6是在透视状态下示意性地表示所述第一实施方式所涉及的BPF模块的立体图。
图7是在透视状态下示意性地表示所述第一实施方式所涉及的BPF模块的平面图。
图8是表示所述第一实施方式所涉及的BPF模块的截面构造的侧面图。
图9是表示所述现有的模块的BPF的频率特性的曲线图。
图10是表示所述第一实施方式的模块的BPF的频率特性的曲线图。
图11是表示在所述第一实施方式的BPF模块中通过将第2共振器和PCB的接地电极的距离改变为各种距离而测量的第2共振器的Q值的曲线图。
图12是与所述图11相同,表示在将第2共振器和PCB的接地电极的距离改变为各种距离的情况下的滤波器的通过特性的曲线图。
图13是扩大表示所述图12的线图的一部分(通过频带部分)的曲线图。
图14是与所述图11相同,表示在将第2共振器和PCB的接地电极的距离改变为各种距离的情况下的滤波器的截止特性的曲线图。
图15是从侧面侧表示现有的模块构造的概念图。
图16是与所述图14相同,从侧面侧表示所述第一实施方式的模块构造的概念图。
图17是在所述图15所示的现有的模块中,在改变PCB表面和屏蔽箱体的距离的情况下的滤波器的频率特性的曲线图。
图18是扩大表示所述图17的曲线图的一部分(通过频带部分)的图。
图19是在所述图16所示的实施方式的模块中,在改变PCB表面和屏蔽箱体的距离的情况下的滤波器的频率特性的曲线图。
图20是扩大表示所述图19的线图的一部分(通过频带部分)的图。
图21是本发明的第二实施方式所涉及的BPF模块所具备的BPF的等效电路图。
图22是表示所述第二实施方式中的BPF的层叠构造(层叠基板的各个配线层/第1层~第14层)的图。
图23是在透视状态下表示本发明的第三实施方式所涉及的BPF模块所具备的BPF的立体图。
图24是表示所述第三实施方式中的BPF的层叠构造(各个配线层/第1层~第10层)的图。
图25是表示所述第三实施方式中的BPF的频率特性的曲线图。
图26A是说明芯片的区域的平面图。
图26B是说明芯片以及PCB(安装基板)的区域的纵截面图(图6的y-y截面)。
图26C是说明芯片以及PCB(安装基板)的区域的横截面图(图6的x-x截面)。
具体实施方式
(第1实施方式)
本发明的第一实施方式所涉及的BPF模块,由芯片状的BPF(带通滤波器/以下,称为“BPF芯片”或“滤波器芯片”,或者单单称为“芯片”)、以及搭载该BPF芯片的PCB(Printed Circuit Board/印刷电路板)构成。PCB在作为安装基板的PWB(Printed Wiring Board/印刷配线板)上搭载各种的电子部件并形成连接用的导体线路或端子电极、贯通孔等的电路要素。
BPF芯片11,如图1所示,具备为了形成规定的通过频带而在输入端子12和输出端子13之间依次连接的3段的共振器14、15、16、将这些共振器14~16耦合的耦合电容器(段间耦合电容器)Ck1和Ck2、与这些共振器14~16并联地连接于输入端子12和输出端子13之间的旁通电容器(旁通电容器)CP。各个共振器14~16分别为由电感器L1和电容器Cr1、电感器L2和电容器Cr2、以及电感器L3和电容器Cr3构成的LC并联共振器。
还有,这些3段的共振器14~16,从输入端子12朝着输出端子13依次称为第1共振器、第2共振器、第3共振器。即,最接近输入端子12的共振器(所述初段共振器)为第1共振器14,最接近输出端子13的共振器(所述最终段共振器)为第3共振器16,连接于这些第1共振器14与第3共振器16之间的共振器(所述中间段共振器)为第2共振器15。
上述各个共振器14~16(电感器L1~L3、电容器Cr1~Cr3)以及各个电容器Ck1、Ck2、Cp,在本实施方式中,如图2所示,由形成于包含基板背面且具有14层的配线层的LTCC基板的各个配线层的导体图形构成。还有,本实施方式(后面所述的第二·第三实施方式也相同)中,在芯片11的向PCB70的安装状态下从平面(上侧)看时将基板背面(芯片11的顶面)作为第1层,随着朝着基板上表面(芯片11的顶面)向上层行进,依次作为第2层、第3层、第4层……,将最上层的内部配线层作为第14层。另外,在该图2中,在从芯片11的底面侧看的状态下表示各个配线层的导体图形(后面所述的图22、图24中也相同)。另外,在同图中,由符号V表示的圆表示贯通孔(图22、图24中也相同)。
输入端子12、输出端子13以及接地端子10,如图2所示,形成于作为基板背面的第1层。芯片11(层叠基板)具有长方形的平面形状,在长边方向(长度方向)的一个端部形成输入端子12,在另一个端部形成输出端子13。另外,在作为短边方向(宽度方向)的端部的一个侧缘部和另一个侧缘部分别配置接地端子10。
在此,参照图26A~图26C,对芯片中央部、芯片中心部、接地非配置部等进行说明。如图26A~图26C所示,将芯片11的长边方向的中央部S1作为芯片中央部,将该芯片中央部S1中的除了芯片11的两个侧缘部之外的芯片11的中心部分(阴影线部分)S2作为芯片中心部。另外,将芯片中央部S1的外侧、即芯片长边方向的一个端部S3作为芯片一个端部(或者芯片端部),将另一个端部S4作为芯片另一个端部(或者芯片端部)。另外,将位于安装基板70中的上述芯片中心部S2的正下方(从平面看时与该芯片中心部S2重叠的区域)并且自安装基板的表面71至最上层的内部配线层72为止的部分S5作为未配置接地电极的接地非配置部。
还有,本发明以及本实施方式,如上所述或者如后面所述,将中间段共振器配置于芯片中央部S1,另外,将初段共振器以及最终段共振器分别配置于芯片一个端部或者芯片另一个端部,再有,具备在上述芯片中心部正下方(第2共振器正下方区域)的上层部S5至少未配置接地电极等的特性,但是,涉及其配置或者非配置的要件,如果对于各个构成、其大部分满足该要件,则能够获得本发明所谋求的效果(即使与完全地满足要件的情况相比减少,但相比于现有的构造更良好的效果),因此,并不一定要严格地适用。
例如,即使在PCB(安装基板)的表面或最上层的内部配线层具备接地电极,该接地电极从平面看时与第2段共振器(中间段共振器)重叠,如果第2段共振器(中间段共振器)的大部分与该接地电极不重叠,则也能够获得本发明所谋求的效果,因此,这样的配置构造也在本发明的范围内。另外,例如,即使第2段共振器(中间段共振器)的一部分进入到芯片端部,如果大部分配置于芯片中央部,则根据本发明也可以认为是将中间段共振器配置于芯片中央部。同样的,例如,即使构成初段共振器或最终段共振器的导体图形以与中间段共振器的导体图形重叠的方式配置,如果各个共振器,关于其大部分,满足本发明乃至各个实施方式所言及的上述要件,则也在本发明乃至各个实施方式的范围内。再有,关于本发明以及各个实施方式所言及的其它要件也相同。
再次参照图1以及图2,第2共振器15由以位于芯片11的长边方向的中央部即芯片中央部S1的方式自第3层遍及第6层地形成的电极21、22、23、24构成。具体来说,以能够交替并且相互地重叠从芯片11的一个侧缘部向另一个侧缘部延伸的平面大致长方形的电极21、23、以及相反地从另一个侧缘部向一个侧缘部延伸的平面大致长方形的电极22、24而形成电容器Cr2的方式从第3层遍及第6层地进行层叠,由此,构成电感器L2和电容器Cr2,该电感器L2和电容器Cr2构成该第2共振器15。还有,上述交替地层叠的各个电极21~24的基端部21a~24a由芯片侧面所具备的表面电极(未图示)而分别电连接于基板背面的所述接地电极10。
另一方面,在第10层~第11层具备第1共振器14和第3共振器16,但是,被形成为:构成第1共振器14的电感器L1的电极28在第10层上在芯片11的一个端部成为环状的图形,构成第3共振器16的电感器L3的电极29在第10层上在芯片11的另一个端部成为环状的图形。另外,由连接于这些电感电极28、29的各个且形成于第10层的电极30、31、以及以与这些电极30、31相对的方式形成于第11层的电极32、33,分别构成第1共振器14的电容器Cr1以及第3共振器16的电容器Cr3。
另外,将第1共振器14和第2共振器15耦合的耦合电容器Ck1以及将第2共振器15和第3共振器16耦合的耦合电容器Ck2,分别由设置于第6层的所述电极24、以及形成于第7层的电极25、26构成。另外,旁通电容器Cp由设置于第9层的电极27、以及连接于所述第1共振器14和第3共振器16的各个电感电极28、29且在第10层所具备的电极30、31构成。
如上所述,在本实施方式的芯片11中,在从平面看时第1共振器14配置于芯片11的长边方向(图2的纸面左右方向)的一个端部S3,第3共振器16配置于另一个端部S4,在夹持于这些芯片两个端部S3、S4的芯片中央部S1上配置有第2共振器15。
此外,搭载上述芯片11的PCB(安装基板侧)70具有与现有不同的构造,但是,首先,参照图3~图5,叙述现有的模块,并在与其的差异方面说明本实施方式的模块。
如图3~图5所示,在现有的该种模块中,在安装有滤波器芯片51的PCB60的表面61以及接近于该表面61的内部配线层(例如最上层的内部配线层)62形成有接地电极(所谓接地平面)63、64的情况不少。因此,在滤波器芯片51的安装部,如图3~图4所示,关于芯片51的两个端部的周围,由于需要配置用于连接于该芯片两个端部底面所配置的输入输出端子的信号线路65、66,因此,未形成接地电极63,但在芯片中央部的下表面,以从平面看时横切该芯片中央部的方式在PCB表面61以及上部配线层62形成有接地电极63a、64。而且,在横切该芯片中央部的接地电极部分63a上连接有芯片底面的接地端子。
还有,该现有例中的芯片51,如上所述以使构成第1~第3的各个共振器14~16的电感电极以及电容电极相对于PCB60的表面61正交的方式(以成为垂直地立起的状态的方式)进行层叠(垂直层叠型)。
另一方面,本申请发明人为了即使使芯片低背化也可以获得良好的特性,与滤波器芯片的构造一起对于安装其的安装基板侧的构造进行了研究探讨。其结果,发现了安装基板侧所具备的接地电极或屏蔽箱体对搭载于安装基板表面的滤波器带来坏影响,直至设计了防止其的新的模块构造。
具体来说,如图6~图8所示,对于PCB70的表面71和最上层的内部配线层72所具备的各个接地电极73、74,除去以横切芯片中央部之下的方式延伸的所述接地电极部分63a(参照图3、图4),至少在芯片中心部的正下方不存在接地电极73、74。还有,为了连接于在芯片底面的侧缘部所设置的所述接地端子10,如由符号73a所示的那样PCB表面71的接地电极73延伸至该芯片11的两个侧缘部。
如果在这样的PCB70搭载所述芯片11,则在第2共振器15(或者其电感电极21~24的大部分)的正下方形成有至少从PCB70的表面71到最上层的内部配线层72不存在接地电极73、74的部分80(该未配置接地电极的三维的部分80为所述接地非配置部),因此,可以避免第2共振器15的电感器L2与PCB70所具备的接地电极73、74电磁耦合,从而能够防止滤波器特性劣化。还有,在该接地非配置部80,例如可以填充构成PCB70的绝缘层的绝缘材料,也可以是空间(在PCB70的表面形成孔)。另外,在PCB70的底面或下层的内部配线层,也可以包含第2共振器15的正下方区域,形成接地电极(接地平面)。
图9表示所述图3~图5所示的现有的模块中的滤波器特性(实线为通过特性,虚线为截止特性/图10以及后面所述的图25也相同),图10表示本实施方式的模块的滤波器特性。由这些图可知,根据本实施方式,与现有的模块相比较能够获得良好的滤波器特性。
再有,下述的表1表示测定上述第一实施方式以及现有构造中的第2共振器的Q值的结果。还有,在同表中,所谓垂直层叠型,是如所述图3~图5所示以使构成共振器的各个电极相对于PCB表面正交的方式进行配置,所谓水平层叠型,是与本实施方式相同以平行于PCB表面的方式层叠构成共振器的各个电极。如该表所示,可知根据本实施方式的模块构造,与现有的水平层叠型以及垂直层叠型的模块相比,可以获得高的Q值。
[表1]
第1实施方式 | 66.7 |
现有的垂直层叠型 | 41.2 |
现有的水平层叠型 | 48.8 |
(与接地电极的距离)
另外,在本实施方式的模块构造中,对第2共振器与配置于其正下方区域的接地电极的距离对滤波器所带来的影响进行了探讨。
具体来说,在第2共振器15的正下方配置接地电极,测定在使第2共振器15与接地电极的距离(图2所示的第3层的电极21的下表面与该接地电极上表面的间隔)为40μm、140μm、240μm、340μm以及440μm的情况下的第2共振器15的Q值。结果如下述表2以及图11所示。
[表2]
直至GND为止的距离(μm) | Q值 |
40 | 25.7 |
140 | 50.4 |
240 | 60.3 |
340 | 62.3 |
440 | 66.7 |
由这些结果可知,第2共振器与其正下方的接地电极优选尽可能隔开距离,但是,优选通过隔开140μm以上的距离,进一步优选通过隔开240μm以上的距离,从而能够获得高的Q值。
再有,图12~图14表示使第2共振器与接地电极的距离为140μm、240μm以及440μm的情况下的滤波器特性(图12是通过特性,图14是截止特性,图13是图12的放大图)。还有,在这些图中,实线表示使该距离为140μm的情况,点划线表示使该距离为240μm的情况,虚线表示使该距离为440μm的情况。由这些图可知,使第2共振器与接地电极的距离越大,越能够获得良好的滤波器特性。
(因屏蔽箱体引起的影响)
再有,在该种模块中,多以覆盖芯片11的上表面的方式设置屏蔽箱体91。因此,对因屏蔽箱体91引起的影响进行探讨。
图15以及图16分别表示现有的模块构造以及本实施方式的模块构造,但是,如图15所示在现有的模块中,第2共振器(中间段共振器)15通常配置于芯片55的上部。相对于此,在本实施方式的模块中,如图16以及所述图18所示第2共振器15水平地配置于芯片11的下部(比芯片的高度的二分之一更下的部分)。
因此,即使以覆盖芯片11的方式被覆由导电材料构成的屏蔽箱体91,也可以在该屏蔽箱体91与第2共振器15之间确保充分的间隔,从而难以使屏蔽箱体91和第2共振器15耦合,并难以产生特性劣化。还有,如上所述即使在芯片下部配置第2共振器15,根据本实施方式,由于PCB70具备所述接地非配置部80(关于配置第2共振器15的芯片中心部的正下方,在接近于芯片11的高度位置未设置接地电极),因此,能够排除PCB70所具备的接地电极的影响。
再有,下述表3以及图17~图18表示对于所述图15所示的现有的模块,进行使自PCB60的表面到屏蔽箱体91为止的距离hs改变为各种距离的模拟的结果所获得的滤波器特性(通过特性以及截止特性)。另外,下述表4以及图19~图20表示对于图16所示的所述第一实施方式所涉及的模块进行同样的模拟的结果。还有,在图17~图20中,实线表示使该距离hs为600μm的情况,点划线表示使该距离hs为700μm的情况,粗虚线表示使该距离hs为800μm的情况,细虚线表示使该距离hs为无限大(无屏蔽箱体)的情况。
[表3]
[表4]
由这些结果可知,如果使屏蔽箱体低背化(接近于PCB),则在现有的构造中,滤波器特性的劣化显著,相对于此,根据本实施方式的构造,没有影响且可以获得良好的特性。
[第2实施方式]
图21是表示本发明的第二实施方式所涉及的模块所具备的BPF芯片101的电路图。在所述第一实施方式中,使用具备3段的共振器的BPF,但是,在本实施方式中,如图21所示使用在层叠基板(LTCC基板)具备由在输入端子12和输出端子13之间依次连接的第1共振器114、第2共振器115、第3共振器116以及第4共振器117构成的4段的共振器的BPF芯片101。
另外,在该实施方式中,与所述第一实施方式相同,在芯片中央部配置中间段共振器、即第2共振器115以及第3共振器116,由形成于芯片101的下部的配线层的电感电极和电容电极构成这些中间段共振器115、116。
各个配线层的导体图形如图22所示。如该图所示,使用具有14层的配线层的层叠基板,在成为芯片底面的第1层设置输入端子12、输出端子13以及接地端子10,由在第3层~第5层分别设置的电极121~125形成作为中间段共振器的第2共振器115和第3共振器116(电感器L2、L3以及电容器Cr2、Cr3)。还有,形成这些第2共振器115和第3共振器116的各个电极121~125与所述第一实施方式相同配置于芯片中央部。
另外,在第6层,设置将第1共振器114和第2共振器115耦合的电容器Ck1的电极126、将第2共振器115和第3共振器116耦合的电容器Ck2的电极127、以及将第3共振器116和第4共振器117耦合的电容器Ck3的电极128,在第9层设置构成电容器Cp的电极129。再有,在第10层以及第11层,分别具备分别构成作为初段共振器的第1共振器114和作为最终段共振器的第4共振器117的电感电极130、131和电容电极132、133。如上所述在本发明中,作为搭载于安装基板的滤波器也可以使用包含4段的共振器114~117的滤波器101。
[第3实施方式]
再有,在所述第一实施方式以及第二实施方式中,在滤波器芯片的形成中使用层叠基板,但是,也可以由使用薄膜技术(气相成膜法)进行层叠的所谓薄膜芯片构成该滤波器芯片。
本发明的第三实施方式,替代所述第一实施方式的芯片11,将这样的薄膜芯片搭载于所述PCB70的表面。如图23所示,该薄膜芯片201通过在基体基板202的表面,使用溅射或蒸镀等的气相成膜法交替地将电极膜和绝缘膜成膜而形成各个配线层从而进行制作。另外,该芯片201与所述第一实施方式相同,为具备3段(第1~第3段共振器)的共振器14~16的滤波器。
如图24所示,芯片201的配线层在该例子中为10层,在成为芯片底面的第1层,与所述第一实施方式中的芯片相同,分别设置输入端子12、输出端子13以及接地端子10,并通过贯通孔V连接这些端子12、13、10以及形成于基体基板表面的各个导体图形。另外,与所述第一实施方式相同,在第4层~第8层具备形成第2共振器(电感器L2以及电容器Cr2)的电极211~215,将这些电极211~215配置于芯片中央部。另外,在第9层和第10层具备构成第1共振器14和第3共振器16的电感器L1、L3以及电容器Cr1、Cr3的电极216~220,这些电极与所述第一实施方式相同分别配置于芯片的两个端部。还有,在第10层的中心部所具备的电极221是形成旁通电容器的电极。
根据本实施方式(薄膜芯片),具有能够将滤波器芯片的高度抑制为较低而能够实现模块的更进一步的低背(薄型)化的优点。具体来说,在所述第一实施方式以及现有的垂直层叠型芯片(图3~图5)中,在现状中能够使芯片的高度尺寸为例如0.35mm左右,但是,根据该薄膜芯片,可以使高度尺寸为例如0.2mm(芯片的长度为1.0mm,宽度为0.5mm)左右。
图25表示本实施方式的滤波器特性,但是,如同图所示,根据本实施方式,即使相比于现有的模块使芯片的高度特别得低,由于使用与所述第一实施方式相同的安装基板(PCB)70,因而能够获得相比于现有的滤波器(垂直层叠型)而言不逊色的特性。
符号说明
Ck1、Ck2、Ck3段间耦合电容器
Cp旁通电容器(旁通电容)
Cr1、Cr2、Cr3、Cr4电容器
L1、L2、L3、L4电感器
S1芯片中央部
S2芯片中心部
S3芯片一个端部
S4芯片另一个端部
S5、80接地非配置部
V贯通孔
10接地端子
11、51、55、101、201BPF芯片
12输入端子
13输出端子
14、114初段共振器
15、115、116中间段共振器
16、117最终段共振器
21~24、121~125、211~215形成中间段共振器(电感器以及电容器)的电极
21a~24a电极基端部
25、26、126~128耦合电容器的电极
27、129、221旁通电容器的电极
28、130、216初段共振器的电极
29、131、217最终段共振器的电极
30、32、132、134、218、220初段共振器的电容电极
31、33、133、135、219、220最终段共振器的电容电极
52电极
60、70安装基板(PCB)
61、71安装基板表面
62、72最上层的内部配线层
63、64、73、74接地电极
65输入用导体线路
66输出用导体线路
202基体基板
Claims (11)
1.一种带通滤波器模块,其特征在于,
具备:
能够在表面搭载滤波器芯片的安装基板;以及
搭载于该安装基板的表面的滤波器芯片,
所述安装基板具有1层以上的内部配线层,
所述滤波器芯片包括连接于输入端子和输出端子之间且形成规定的通过频带的3段以上的共振器,
将夹持于所述滤波器芯片的长边方向的一个端部和另一个端部之间的该滤波器芯片的区域作为芯片中央部,并将该中央部中的夹持于该滤波器芯片的短边方向的一个侧缘部和另一个侧缘部之间的区域作为芯片中心部,在此情况下,在所述芯片中央部配置所述3段以上的共振器中的中间段共振器,该中间段共振器连接于初段共振器和最终段共振器之间,该初段共振器连接于最接近输入端子的一侧,该最终段共振器连接于最接近输出端子的一侧,
对于在从平面看时与所述芯片中心部重叠的所述安装基板的区域,至少从该安装基板的表面开始遍及到配置有所述1层以上的内部配线层中的最上层的内部配线层的深度位置为止,而形成未配置接地电极的接地非配置部,
所述接地非配置部为形成于所述安装基板的表面侧的孔。
2.如权利要求1所述的带通滤波器模块,其特征在于,
所述接地非配置部由绝缘材料填满。
3.如权利要求1所述的带通滤波器模块,其特征在于,
所述共振器分别由配置于具有多个配线层的层叠基板的该配线层的电感电极和电容电极形成,
由在所述层叠基板的内部的配线层所具备的电感电极和电容电极构成所述中间段共振器。
4.如权利要求2所述的带通滤波器模块,其特征在于,
所述共振器分别由配置于具有多个配线层的层叠基板的该配线层的电感电极和电容电极形成,
由在所述层叠基板的内部的配线层所具备的电感电极和电容电极构成所述中间段共振器。
5.如权利要求3所述的带通滤波器模块,其特征在于,
所述层叠基板为LTCC基板。
6.如权利要求4所述的带通滤波器模块,其特征在于,
所述层叠基板为LTCC基板。
7.如权利要求1~6中的任意一项所述的带通滤波器模块,其特征在于,
在使所述滤波器芯片关于厚度方向两等分的情况下,将所述中间段共振器配置于接近于所述安装基板的下半部分的部分。
8.如权利要求1~4中的任意一项所述的带通滤波器模块,其特征在于,
所述滤波器芯片为由气相成膜法在基体基板的表面层叠配线层和绝缘层而形成的薄膜芯片,
在形成于该基体基板的表面的配线层中具备所述共振器。
9.一种能够搭载带通滤波器的模块基板,其特征在于,
是具有1层以上的内部配线层并且在表面具备能够安装滤波器芯片的滤波器安装部的模块基板,
具备:
配置于所述滤波器安装部的长边方向的一个端部的、能够连接滤波器芯片的输入端子的输入用端子电极;
配置于所述滤波器安装部的长边方向的另一个端部的、能够连接滤波器芯片的输出端子的输出用端子电极;以及
配置于所述滤波器安装部的短边方向的一个侧缘部的、能够连接滤波器芯片的接地端子的接地用端子电极,
对于中心区域,至少从该安装基板的表面开始遍及到配置有所述1层以上的内部配线层中的最上层的内部配线层的深度位置为止,而形成未配置接地电极的接地非配置部,该中心区域是在从平面看时成为所述滤波器安装部的中心部的区域,
所述接地非配置部为形成于所述安装基板的表面侧的孔。
10.如权利要求9所述的模块基板,其特征在于,
所述接地非配置部由绝缘材料填满。
11.一种电子模块,其特征在于,
具备:
权利要求1~8中的任意一项所述的带通滤波器模块;和
安装于所述安装基板且电连接于所述滤波器芯片的1个以上的电气功能元件。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010165399A JP5339092B2 (ja) | 2010-07-22 | 2010-07-22 | バンドパスフィルタモジュール及びモジュール基板 |
JP2010-165399 | 2010-07-22 | ||
PCT/JP2011/066559 WO2012011526A1 (ja) | 2010-07-22 | 2011-07-21 | バンドパスフィルタモジュール及びモジュール基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103026546A CN103026546A (zh) | 2013-04-03 |
CN103026546B true CN103026546B (zh) | 2015-04-08 |
Family
ID=45496944
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201180035927.3A Active CN103026546B (zh) | 2010-07-22 | 2011-07-21 | 带通滤波器模块以及模块基板 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9107323B2 (zh) |
JP (1) | JP5339092B2 (zh) |
CN (1) | CN103026546B (zh) |
WO (1) | WO2012011526A1 (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102014102521B4 (de) * | 2014-02-26 | 2023-10-19 | Snaptrack, Inc. | Abstimmbare HF-Filterschaltung |
JP6578719B2 (ja) | 2015-04-14 | 2019-09-25 | Tdk株式会社 | コイルとコンデンサを含む積層複合電子部品 |
JP6369634B2 (ja) * | 2015-07-22 | 2018-08-08 | 株式会社村田製作所 | Lcフィルタ |
US10201076B2 (en) * | 2016-08-12 | 2019-02-05 | Kabushiki Kaisha Toshiba | Coupler for proximity wireless communication |
CN108155888A (zh) * | 2018-01-05 | 2018-06-12 | 北京航天微电科技有限公司 | 一种用于抑制电源电磁干扰的ltcc大功率emi滤波器 |
KR102454368B1 (ko) * | 2018-01-22 | 2022-10-14 | 삼성전자주식회사 | 메모리 패키지 및 반도체 패키지 |
JP7232083B2 (ja) | 2019-03-05 | 2023-03-02 | 太陽誘電株式会社 | フィルタ |
JP2020202483A (ja) * | 2019-06-10 | 2020-12-17 | 株式会社村田製作所 | フィルタモジュール |
WO2021005927A1 (ja) * | 2019-07-09 | 2021-01-14 | 株式会社村田製作所 | Lcフィルタ |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6414568B1 (en) * | 1999-05-20 | 2002-07-02 | Murata Manufacturing Co., Ltd. | Interdigitated, laminated LC bandpass filter with different length electrodes |
CN1393044A (zh) * | 2000-07-24 | 2003-01-22 | 松下电器产业株式会社 | 层叠带通滤波器、高频无线设备及层叠带通滤波器的制造方法 |
CN1476670A (zh) * | 2001-02-06 | 2004-02-18 | 松下电器产业株式会社 | 弹性表面波装置及其制造方法及电子电路装置 |
CN1500297A (zh) * | 2001-02-23 | 2004-05-26 | ��˲���ʽ���� | 天线装置及使用该天线装置的通信装置 |
CN200956397Y (zh) * | 2006-08-21 | 2007-10-03 | 浙江正原电气股份有限公司 | 一种多层lc滤波器 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5375035A (en) * | 1993-03-22 | 1994-12-20 | Compaq Computer Corporation | Capacitor mounting structure for printed circuit boards |
JP3161192B2 (ja) * | 1993-12-22 | 2001-04-25 | 株式会社村田製作所 | 電子部品の実装構造 |
DE69422968T2 (de) | 1993-12-22 | 2000-06-29 | Murata Manufacturing Co | Montageanordnung für elektronisches Bauteil |
JP3183012B2 (ja) | 1993-12-28 | 2001-07-03 | 株式会社村田製作所 | 高周波スイッチ |
US5508665A (en) * | 1994-10-31 | 1996-04-16 | Motorola, Inc. | Oscillator operable in a high impedance mode |
JPH09116248A (ja) * | 1995-10-16 | 1997-05-02 | Nec Corp | 表面実装部品の実装構造 |
JP3860364B2 (ja) * | 1999-08-11 | 2006-12-20 | 富士通メディアデバイス株式会社 | 弾性表面波装置 |
JP2001064077A (ja) * | 1999-08-30 | 2001-03-13 | Murata Mfg Co Ltd | セラミック電子部品の製造方法 |
JP2001102957A (ja) | 1999-09-28 | 2001-04-13 | Murata Mfg Co Ltd | 複合高周波部品及びそれを用いた移動体通信装置 |
KR100349571B1 (ko) * | 2000-07-04 | 2002-08-24 | 안달 | 유전체의 접지면에 식각된 결함 구조를 갖는 공진기 |
JP2002076809A (ja) * | 2000-09-01 | 2002-03-15 | Murata Mfg Co Ltd | 積層型lc複合部品及び積層型lc複合部品の周波数特性調整方法 |
JP4305944B2 (ja) | 2003-04-08 | 2009-07-29 | 日本電気株式会社 | 回路基板 |
WO2005062464A1 (ja) * | 2003-12-19 | 2005-07-07 | Murata Manufacturing Co., Ltd. | 表面実装型受動電子部品、その実装構造および実装方法 |
US7667557B2 (en) * | 2005-12-06 | 2010-02-23 | Tdk Corporation | Thin-film bandpass filter using inductor-capacitor resonators |
JP5038634B2 (ja) * | 2006-02-16 | 2012-10-03 | Tdk株式会社 | ノイズフィルタ及びノイズフィルタの実装構造 |
US8008756B2 (en) * | 2006-06-14 | 2011-08-30 | Panasonic Corporation | Heat dissipating wiring board and method for manufacturing same |
JP4415279B2 (ja) * | 2006-11-30 | 2010-02-17 | Tdk株式会社 | 電子部品 |
JP5532604B2 (ja) * | 2006-12-01 | 2014-06-25 | 日立金属株式会社 | 積層型バンドパスフィルタ、高周波部品及びそれらを用いた通信装置 |
CN101578616A (zh) * | 2007-07-17 | 2009-11-11 | 株式会社村田制作所 | 无线ic器件及电子设备 |
JP4605404B2 (ja) | 2007-11-12 | 2011-01-05 | Tdk株式会社 | 電子部品 |
JPWO2009096003A1 (ja) * | 2008-01-29 | 2011-05-26 | 富士通株式会社 | チップコンデンサの実装構造、電子機器および実装方法 |
JP2010226515A (ja) * | 2009-03-24 | 2010-10-07 | Ryukoku Univ | 帯域通過フィルタ |
JP2011040882A (ja) * | 2009-08-07 | 2011-02-24 | Sony Corp | 高周波デバイス |
-
2010
- 2010-07-22 JP JP2010165399A patent/JP5339092B2/ja active Active
-
2011
- 2011-07-21 CN CN201180035927.3A patent/CN103026546B/zh active Active
- 2011-07-21 WO PCT/JP2011/066559 patent/WO2012011526A1/ja active Application Filing
- 2011-07-21 US US13/811,528 patent/US9107323B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6414568B1 (en) * | 1999-05-20 | 2002-07-02 | Murata Manufacturing Co., Ltd. | Interdigitated, laminated LC bandpass filter with different length electrodes |
CN1393044A (zh) * | 2000-07-24 | 2003-01-22 | 松下电器产业株式会社 | 层叠带通滤波器、高频无线设备及层叠带通滤波器的制造方法 |
CN1476670A (zh) * | 2001-02-06 | 2004-02-18 | 松下电器产业株式会社 | 弹性表面波装置及其制造方法及电子电路装置 |
CN1500297A (zh) * | 2001-02-23 | 2004-05-26 | ��˲���ʽ���� | 天线装置及使用该天线装置的通信装置 |
CN200956397Y (zh) * | 2006-08-21 | 2007-10-03 | 浙江正原电气股份有限公司 | 一种多层lc滤波器 |
Also Published As
Publication number | Publication date |
---|---|
US20130120950A1 (en) | 2013-05-16 |
US9107323B2 (en) | 2015-08-11 |
WO2012011526A1 (ja) | 2012-01-26 |
JP5339092B2 (ja) | 2013-11-13 |
JP2012029016A (ja) | 2012-02-09 |
CN103026546A (zh) | 2013-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103026546B (zh) | 带通滤波器模块以及模块基板 | |
US7612634B2 (en) | High frequency module utilizing a plurality of parallel signal paths | |
KR100683292B1 (ko) | 적층전자부품, 적층공용기 및 통신기기 | |
US9287845B2 (en) | Bandpass filter, high-frequency device and communications apparatus | |
US7982557B2 (en) | Layered low-pass filter capable of producing a plurality of attenuation poles | |
US7443268B2 (en) | Bandpass filter within a multilayered low temperature co-fired ceramic substrate | |
JP4458296B2 (ja) | 誘電体共振器、誘電体フィルタ及びその特性調整方法 | |
US8111113B2 (en) | Semiconductor device and method of forming thin film capacitor | |
CN1663120A (zh) | 具有一个多层衬底的电子组件和制造方法 | |
JP3903456B2 (ja) | マルチバンド用高周波スイッチモジュール | |
US20130200958A1 (en) | Laminate-type electronic device with filter and balun | |
CN111564426A (zh) | 射频前端模组、射频通信装置和电子设备 | |
WO2001056044A1 (en) | An electronic part and a complex electronic device | |
JP2008182598A (ja) | 左手系伝送線路、ハイパスフィルタおよび通信装置 | |
US8456256B2 (en) | Electronic component and passive component | |
US7782157B2 (en) | Resonant circuit, filter circuit, and multilayered substrate | |
US6872962B1 (en) | Radio frequency (RF) filter within multilayered low temperature co-fired ceramic (LTCC) substrate | |
CN212113714U (zh) | 射频前端模组、射频通信装置和电子设备 | |
CN103138705A (zh) | 一种带通滤波器 | |
JP3642062B2 (ja) | 高周波スイッチ | |
KR20090053584A (ko) | 수동 소자가 내장된 다층 인쇄 회로 기판 및 제조 방법 | |
US6873228B1 (en) | Buried self-resonant bypass capacitors within multilayered low temperature co-fired ceramic (LTCC) substrate | |
US6881895B1 (en) | Radio frequency (RF) filter within multilayered low temperature co-fired ceramic (LTCC) substrate | |
KR200371092Y1 (ko) | 듀얼밴드 이동통신단말기용 고주파 스위치 모듈 | |
JP3925804B2 (ja) | トリプルバンド用高周波スイッチモジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |