JPWO2009096003A1

JPWO2009096003A1 - チップコンデンサの実装構造、電子機器および実装方法

Info

Publication number: JPWO2009096003A1
Application number: JP2009551354A
Authority: JP
Inventors: 彰竹内
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2008-01-29
Filing date: 2008-01-29
Publication date: 2011-05-26
Also published as: WO2009096003A1

Abstract

開示のチップコンデンサの実装構造、その実装構造を備える電子機器および実装方法が、配線パターンが形成されたプリント基板等の薄板の表面にチップコンデンサを実装する際に、チップコンデンサの一対の端子間の部分が薄板に接触しないようにするために、薄板の中でチップコンデンサの一対の端子間の部分に対応する箇所に、穴状部または窪み状部を予め形成し、薄板上の穴状部または窪み状部が形成された箇所にチップコンデンサを搭載し、薄板上の配線パターンの所定の位置にチップコンデンサの一対の端子を固着するようにしている。

Description

本発明は、所定の配線パターンが形成されたプリント基板等の薄板の表面にチップ形状のチップコンデンサを実装するためのチップコンデンサの実装構造、その実装構造を備える電子機器および実装方法に関する。

近年、電子機器の小型化および高性能化に伴い、電子機器内でＩＣ（Integrated Circuit）チップまたはＬＳＩ（Large Scale Integrated Circuit）チップ等の半導体デバイスにより構成される電源回路等に対しても、実装面積の節減やノイズの抑制等に対する要求がますます厳しくなっている。このため、電子機器内の電源回路や電源供給端子の近傍には、最小限の実装面積でもって電源電圧の変動によるノイズを抑制して安定な電源電圧を供給する機能を持たせるために、小型のチップ形状のチップコンデンサが一つまたは複数設けられている。このような機能を有するチップコンデンサとして、通常、高誘電率のセラミック系の誘電体（例えば、チタン酸バリウム（BaTiO₃）等を主成分とする強誘電体）を含む積層セラミックコンデンサが用いられるようになっている。

より詳しく説明すると、積層セラミックコンデンサは、極性の異なる２種類の内部電極の複数の層が、高誘電率のセラミック系の誘電体の層を介して交互に積層されたコンデンサ本体と、このコンデンサ本体の両側の対向する端面に形成された一対の外部電極の端子とを備えている。ここで、一方の極性（例えば＋）を有する内部電極の複数の層の各々は、一方の外部電極の端子に電気的に接続されており、他方の極性（例えば−）を有する内部電極の複数の層の各々は、他方の外部電極の端子に電気的に接続されている。

上記の電源回路では、通常、電源配線パターンやアース配線パターン等の各種の配線パターンが形成されたプリント基板等の薄板の表面に、ＩＣチップやＬＳＩチップ等の半導体デバイスが実装されると共に、一つまたは複数のチップコンデンサが実装される。このようなチップコンデンサのプリント基板等への実装構造を具体的に実現する場合、従来は、プリント基板等の薄板の表面に積層セラミックコンデンサを搭載し、この積層セラミックコンデンサの一対の外部電極の端子をはんだ等により配線パターンの所定の位置に固着することによって、積層セラミックコンデンサの表面実装を行う方法が採用されている。

このような方法によりプリント基板等の表面に積層セラミックコンデンサ等のチップコンデンサを実装した場合、積層セラミックコンデンサの両側の端子間に印加される電源電圧の変動によって、コンデンサ内部の誘電体の積層構造に機械的歪みが生じ、積層セラミックコンデンサの厚み方向に伸縮して振動する。この現象は、一般にピエゾ効果（圧電効果）として知られている。

より詳しく説明すると、高誘電率の誘電体の層が積層された積層セラミックコンデンサの両側の一対の端子間に直流電圧（例えば電源電圧）が印加されたときに、誘電体の層内の複数の誘電体粒子が同一の方向に分極した状態になる。このような分極の状態にある複数の誘電体粒子は、直流電圧の極性に従って同一の方向に並んで静止している。しかしながら、電源電圧の変動分に相当する交流電圧が印加されると、複数の誘電体粒子は、この交流電圧の方向に従って、チップコンデンサの厚み方向に繰り返し伸縮して振動する。特に電源電圧の変動が大きい場合、チップコンデンサの厚み方向の振動による変位がプリント基板等に伝達され、プリント基板等が厚み方向に振動する。このプリント基板の振動周波数に可聴周波数が含まれている場合、振動音として人間の耳に聞こえるという問題が生じてくる。

ここで、参考のため、従来のチップコンデンサの実装構造に関連した下記の特許文献１および特許文献２を先行技術文献として呈示する。

特許文献１においては、プリント基板の配線パターンの先端部でチップコンデンサの直下の位置に、幅（０．２〜０．５ｍｍ）および厚み（１０〜１００μｍ）を有する土手部を配設し、この土手部上にチップコンデンサを搭載した後に、上記配線パターンにチップコンデンサをはんだ付けしてプリント基板（プリント配線基板）から浮かせた構造にするようなチップコンデンサのプリント配線基板実装構造が開示されている。

しかしながら、特許文献１では、プリント配線基板実装構造の高さ方向の制限によって土手部の厚みは１０〜１００μｍ程度に制限されるので、電源電圧の変動によってチップコンデンサの厚み方向の振動による変位が大きくなった場合、この振動による変位がプリント基板に伝達されるのを実質的に抑制することが難しくなる。

特許文献２においては、チップコンデンサ等の部品を実装するための貫通穴を回路基板に予め形成すると共に、この貫通穴に対応して回路パターンを形成し、この回路パターンに接続されるチップコンデンサ等の部品を貫通穴内に実装し、このチップコンデンサ等の部品に対して立体的に半導体装置を実装するようにした半導体装置モジュールが開示されている。

しかしながら、特許文献２では、チップコンデンサの両側の端子のほぼ全ての部分がはんだを介して回路基板に接触しているので、特許文献１の場合と同様に、チップコンデンサの厚み方向の振動による変位がプリント基板に伝達されるのを実質的に抑制することが難しくなる。その上、特許文献２では、１０〜５０μｍ程度の薄い銅フィルム上にチップコンデンサ等の部品が搭載される構造になっているので、チップコンデンサの厚み方向の振動によってチップコンデンサが回路基板から脱落するおそれが生ずる。

換言すれば、特許文献１および特許文献２のいずれにおいても、前述のような従来のチップコンデンサの実装構造により発生する問題点に適切に対処することはできない。

特開２０００−１３３９０９号公報特開平５−２５１８４０号公報

本発明の目的は、所定の配線パターンが形成されたプリント基板等の薄板の表面にチップコンデンサを実装したときに、電源電圧の変動等に起因して生ずるチップコンデンサの厚み方向の振動による変位がプリント基板に伝達されて発生し得るプリント基板等の薄板の振動音を大幅に軽減させることが可能なチップコンデンサの実装構造、その実装構造を備える電子機器および実装方法を提供することにある。

上記目的を達成するために、第１の態様に係るチップコンデンサの実装構造は、配線パターンが形成された薄板の表面にチップコンデンサが実装される構造であって、このチップコンデンサの一対の端子間の部分（すなわち、コンデンサ本体の部分）が上記薄板に接触しないようにするために、上記薄板の中で上記チップコンデンサの一対の端子間の部分に対応する箇所に、穴状部を形成し、上記薄板の上記穴状部が形成された箇所に上記チップコンデンサを搭載し、上記薄板上の上記配線パターンの所定の位置に上記チップコンデンサの一対の端子を固着するようになっている。

また一方で、第２の態様に係るチップコンデンサの実装構造は、配線パターンが形成された薄板の表面にチップコンデンサが実装された構造であって、このチップコンデンサの一対の端子間の部分が上記薄板に接触しないようにするために、上記薄板の中で上記チップコンデンサの一対の端子間の部分に対応する箇所に、窪み状部を形成し、上記薄板の上記窪み状部が形成された箇所に上記チップコンデンサを搭載し、上記薄板上の上記配線パターンの所定の位置に上記チップコンデンサの一対の端子を固着するようになっている。

好ましくは、第１および第２の態様に係るチップコンデンサの実装構造において、チップコンデンサは、極性の異なる２種類の電極層が誘電体の層を介して交互に積層された構造の積層セラミックコンデンサである。

さらに、好ましくは、第１および第２の態様に係るチップコンデンサの実装構造において、薄板は、配線パターンが形成されたプリント基板を複数枚積層して得られる積層プリント基板である。

さらに、好ましくは、第１および第２の態様に係るチップコンデンサの実装構造を備える電子機器が開示されている。

また一方で、第１の態様に係るチップコンデンサの実装方法は、配線パターンが形成された薄板の表面にチップコンデンサを実装する方法であって、このチップコンデンサの一対の端子間の部分が上記薄板に接触しないようにするために、上記薄板の中で上記チップコンデンサの一対の端子間の部分に対応する箇所に、穴状部を予め形成するステップと、上記薄板の上記穴状部が形成された箇所に上記チップコンデンサを搭載し、上記薄板上の上記配線パターンの所定の位置に上記チップコンデンサの一対の端子を固着するステップとを有する。

また一方で、第２の態様に係るチップコンデンサの実装方法は、配線パターンが形成された薄板の表面にチップコンデンサを実装するための方法であって、このチップコンデンサの一対の端子間の部分が上記薄板に接触しないようにするために、上記薄板の中で上記チップコンデンサの一対の端子間の部分に対応する箇所に、窪み状部を予め形成するステップと、上記薄板の上記窪み状部が形成された箇所に上記チップコンデンサを搭載し、上記薄板上の上記配線パターンの所定の位置に上記チップコンデンサの一対の端子を固着するステップとを有する。

好ましくは、第１および第２の態様に係るチップコンデンサの実装方法において、チップコンデンサは、極性の異なる２種類の電極層が誘電体の層を介して交互に積層された構造の積層セラミックコンデンサである。

さらに、好ましくは、第１および第２の態様に係るチップコンデンサの実装方法において、上記薄板は、配線パターンが形成されたプリント基板を複数枚積層して得られる積層プリント基板である。

要約すれば、開示のチップコンデンサの実装構造、その実装構造を備える電子機器および実装方法では、第１に、プリント基板等の薄板の中でチップコンデンサの一対の端子間の部分に対応する箇所に、穴状部を予め形成しておき、この穴状部が形成された箇所にチップコンデンサを搭載してチップコンデンサの一対の端子を固着するようにしている。これによって、チップコンデンサの一対の端子間の部分が薄板に接触することがなくなる。この結果、電源電圧の変動等に起因して生ずるチップコンデンサの厚み方向の振動による変位がプリント基板等の薄板に伝達されるのが抑止され、薄板の振動音を大幅に軽減させることが可能になる。

また一方で、開示のチップコンデンサの実装構造、その実装構造を備える電子機器および実装方法では、第２に、プリント基板等の薄板の中でチップコンデンサの一対の端子間の部分に対応する箇所に、窪み状部を予め形成しておき、この窪み状部が形成された箇所にチップコンデンサを搭載してチップコンデンサの一対の端子を固着するようにしている。これによって、前述の穴状部を形成した場合と同様に、チップコンデンサの一対の端子間の部分が薄板に接触することがなくなる。この結果、電源電圧の変動等に起因して生ずるチップコンデンサの厚み方向の振動による変位がプリント基板等の薄板に伝達されるのが抑止され、薄板の振動音を大幅に軽減させることが可能になる。

ここで、薄板に窪み状部を形成した場合、前述の穴状部を形成した場合よりも薄板の振動音を軽減させる効果は小さくなるが、前述の穴状部を形成した場合よりも薄板上の配線パターンの有効利用面積が大きくなる。

開示のチップコンデンサの実装構造、その実装構造を備える電子機器および実装方法を、添付の図面を参照して以下に説明する。ここで、
図１は、一般のチップコンデンサの構造を示す斜視図、図２は、図１のＡ−Ａ断面図、図３は、一般のチップコンデンサの機械的振動を説明するための模式図、図４は、従来方式によりチップコンデンサをプリント基板に実装した状態を断面にて示す図、図５は、第１の実施形態に係るチップコンデンサの実装構造を断面にて示す図、図６は、第１の実施形態に関連した具体例を断面にて示す図、図７は、第２の実施形態に係るチップコンデンサの実装構造を断面にて示す図、図８は、第２の実施形態に関連した具体例を断面にて示す図、図９は、第１および第２の実施形態に係るチップコンデンサの実装構造を備える電子機器の例を示す外観斜視図、そして図１０は、図９の電子機器に搭載されるプリント基板を示す平面図である。

まず、本実施形態に係るチップコンデンサの実装構造、その実装構造を備える電子機器および実装方法を説明する前に、従来のチップコンデンサの実装構造およびその問題点を、添付の図面（図１〜図４）を参照して詳述する。

図１は、一般のチップコンデンサの構造を示す斜視図であり、図２は、図１のＡ−Ａ断面図である。ここでは、チップコンデンサ１００として、極性の異なる２種類の内部電極の層が誘電体の層を介して交互に積層された構造の積層セラミックコンデンサを代表して示す。なお、これ以降、前述した構成要素と同様のものについては、同一の参照番号を付して表すこととする。

図１および図２に示すように、チップコンデンサ１００を構成する積層セラミックコンデンサは、互いに極性の異なる一方の内部電極の層１２４と他方の内部電極の層１２６とが、高誘電率のセラミック系の誘電体１３０の層を介して交互に積層されたコンデンサ本体１１０と、このコンデンサ本体１１０の両側の対向する端面に形成された一対の外部電極の端子１２０、１２２とを備えている。コンデンサ本体１１０は、通常、直方体の形状になっているが、特に形状に制限はなく、用途に応じて適宜設定することが可能である。代表的に、コンデンサ本体の高さは、０．５〜２．５ｍｍ程度に設定することができる。

好ましくは、図１および図２に示す積層セラミックコンデンサでは、誘電体１３０の層と一方の内部電極の層１２４とを有するシート体と、誘電体１３０の層と他方の内部電極の層１２６とを有するシート体の層とが、互いに順次繰り返し多層に積層される。誘電体の層の積層数は、通常、５〜３００程度である。一般的には、誘電体の層は、チタン酸バリウムを含む主成分と、酸化マグネシウム（MgO）や酸化カルシウム（CaO）等の酸化物を含む副成分とを有する強誘電体の結晶粒子（誘電体粒子）で構成される焼結体からなり、その厚さは３〜３０μｍ程度である。また一方で、内部電極の層は、ニッケル（Ni）またはニッケル合金等の卑金属からなり、その厚さは０．５〜２．５μｍ程度である。

さらに、図１および図２に示すように、一方の内部電極１２４の層の各々は、電源電圧＋Ｖが印加される側（電源側（＋））の外部電極の端子１２０に接続されており、他方の内部電極の層１２６の各々は、０Ｖの電圧が印加される側（アース側（−））の外部電極の端子１２２に接続されている。一般的には、外部電極の端子は、ニッケルまたは銅（Cu）等の金属からなり、その厚さは１０〜５０μｍ程度である。

図３は、一般のチップコンデンサの機械的振動を説明するための模式図である。図３では、図１および図２のチップコンデンサ１００に電源電圧を印加した場合の等価回路が図示されている。

前述のように、チップコンデンサ１００を構成する積層セラミックコンデンサは、互いに極性の異なる２種類の内部電極の層が交互に積層された構造になっている。それゆえに、全体的に見れば、図３に示すように、印加される電源電圧の向きに対して、隣り合って配置された２つの内部電極に挟まれる誘電体の誘電体粒子ＰＭが同一の方向に分極した状態になる。換言すれば、上記の積層セラミックコンデンサは、誘電体の層の積層数に相当する数だけコンデンサが並列に接続された構造と等価になる。このような構造の積層セラミックコンデンサでは、小型のチップコンデンサを用いて比較的大きなキャパシタンス（容量）の値を有するコンデンサを作製することが可能である。図３の等価回路におけるチップコンデンサ１００の一対の等価電極１４０、１４２は、図１および図２の一対の外部電極の端子１２０、１２２にそれぞれ対応している。

プリント基板等の薄板の表面に積層セラミックコンデンサ等のチップコンデンサ１００を実装した場合、チップコンデンサ１００の両側の一対の端子間（すなわち、一対の等価電極１４０、１４２の端子間）に印加される電源電圧が変動したときに、ピエゾ効果によってコンデンサ内部の誘電体の積層構造に機械的歪みが生じ、チップコンデンサ１００の厚み方向に伸縮して振動する。

より具体的には、図３の（Ａ）に示すように、高誘電率の誘電体の層が積層されたチップコンデンサ１００の両側の一対の端子間に電源電圧（例えば、直流電源Ｖｓから供給される直流電圧）＋Ｖが印加されたときに、誘電体の層内の誘電体粒子ＰＭが同一の方向に分極した状態になる。このような分極の状態にある誘電体粒子ＰＭの各々は、直流電圧の極性と反対の方向に並んで静止している。ここで、図３の（Ｂ）に示すように、電源電圧＋Ｖの変動分に相当する交流電圧が、等価的な交流電源ｅから印加された場合を想定する。この場合、分極の状態にある誘電体粒子ＰＭは、周期的に変化する交流電圧の極性の方向に従って、チップコンデンサ１００の厚み方向（一対の外部電極の端子間方向と直角の方向）に繰り返し伸縮して振動する。電源電圧＋Ｖの変動が大きい場合、チップコンデンサの厚み方向の振動による変位がプリント基板等に伝達され、プリント基板等が厚み方向に振動する。このプリント基板の振動周波数に可聴周波数が含まれている場合、振動音として人間の耳に聞こえるようになる。

図４は、従来方式によりチップコンデンサをプリント基板に実装した状態を断面にて示す図である。ここでは、例えば特開２０００−１３３９０９号公報（特許文献１参照）に記載されている方法によりプリント基板（プリント配線基板）の表面にチップコンデンサを実装した場合のプリント配線基板実装構造を説明する。

図４に示すプリント配線基板実装構造では、プリント基板２００に形成された配線パターン３００、３０２の先端部でチップコンデンサ１００の直下の位置に、幅（０．２〜０．５ｍｍ）および厚み（１０〜１００μｍ）を有する土手部２１０、２１２が配設されている。この土手部２１０、２１２は、樹脂部材、ゴム部材または導電性接着剤のうちのいずれか一つを、チップコンデンサ１００の直下の位置にスクリーン印刷することにより形成される。ついで、土手部２１０、２１２の上にチップコンデンサ１００を搭載した後に、配線パターンに予め塗布されているはんだ部１５０、１５２のはんだを再溶融すること（リフロー工程）によって、チップコンデンサ１００の一対の端子１２０、１２２を配線パターン３００、３０２にそれぞれはんだ付けする。このような実装構造によれば、チップコンデンサのコンデンサ本体１１０は、チップコンデンサ１００の直下の土手部２１０、２１２の厚み分だけプリント基板２００から浮くことになり、チップコンデンサ１００の振動（チップコンデンサの振動方向は、チップコンデンサの厚み方向である）による変位が、プリント基板に伝達されてプリント基板２００が振動するのを幾分抑えることができる（プリント基板の振動方向もまた、プリント基板の厚み方向である）。

しかしながら、図４のプリント配線基板実装構造では、実装時の高さ方向の制限によって土手部の厚みは１０〜１００μｍ程度に制限される。したがって、電源電圧の変動によってチップコンデンサ１００の厚み方向の振動による変位が大きくなった場合、この振動による変位がプリント基板に伝達されるのを実質的に抑制することが難しくなるといったような不都合な事態が生じてくる。

ついで、上記のような不都合な事態に対処するために考え出された本実施形態に係るチップコンデンサの実装構造および実装方法を、添付の図面（図５〜図８）を参照して詳述する。

図５は、第１の実施形態に係るチップコンデンサの実装構造を断面にて示す図である。ここでは、複数のチップコンデンサ（図５では、３個のチップコンデンサが図示されている）１が薄板２の表面に実装された状態の第１の実施形態に係るチップコンデンサの実装構造が、断面にて図示されている。

図５の第１の実施形態に係る実装構造では、プリント基板等の薄板２の中で、チップコンデンサ１の一対の端子１１ａ、１１ｂ間の部分に対応する箇所に、穴の形状を有する穴状部６が予め形成されている。なお、チップコンデンサ１の一対の端子１１ａ、１１ｂ間の部分は、コンデンサ本体１０の部分に相当する。

ここで、プリント基板等の薄板２を作製する工程を詳しく説明する。初めに、配線パターンが形成される前の厚さ１〜５ｍｍ程度の薄板２に対して穴あけ加工を行い、チップコンデンサ１の両側の一対の端子１１ａ、１１ｂ間の部分に対応する箇所に、複数の穴状部６を形成する。ついで、複数の穴状部６を有する薄板２の両面にラミネートされた銅フィルムを形成する。さらに、この銅フィルム上にフォトレジストを塗布して露光およびパターンエッチングを行い、フォトレジストを除去する。このようにして形成された銅フィルムのパターン上にメッキを施すことによって、電源電圧供給用の第１の配線パターン３ａおよびアース用の第２の配線パターン３ｂを含む各種の配線パターン（厚さ１０〜５０μｍ程度）が、薄板２の両面に形成される。さらに、薄板２の一方の面に形成された配線パターンと他方の面に形成された配線パターンとを電気的に接続するための複数の導通用スルーホール５も一緒に形成される。ここで、各種の配線パターンを設計する段階で、薄板２ｂの両面で穴状部６に対応する位置には配線パターンを形成しないようにすることが必要である。

さらに、図５に示すように、薄板２の表面で穴状部６が形成された箇所に複数のチップコンデンサ１を搭載する。その後、第１の配線パターン３ａに予め塗布されているはんだ部１２ａ（または、はんだ部１２ｂ）と第２の配線パターン３ｂに予め塗布されているはんだ部１２ｂ（または、はんだ部１２ａ）のはんだを再溶融し（リフロー工程）、チップコンデンサ１の一対の端子１１ａ、１１ｂを第１の配線パターン３ａおよび第２の配線パターン３ｂに固着することによって、チップコンデンサの実装構造が完成する。

好ましくは、図５に示す実装構造では、チップコンデンサ１として、極性の異なる２種類の内部電極の層が誘電体の層を介して交互に積層された構造の積層セラミックコンデンサが用いられる（図１および図２参照）。

さらに、好ましくは、薄板２として、各種の配線パターンが両面に形成された単層のプリント基板が用いられているが、図６を参照して後述するように、各種の配線パターンが形成されたプリント基板を複数枚積層して得られる積層プリント基板を用いることも可能である。

上記のようなチップコンデンサの実装構造から明らかなように、チップコンデンサ１の一対の端子間の部分（すなわち、コンデンサ本体１０の部分）で薄板２の表面に対向する側には、穴状部が予め形成されているので、チップコンデンサ１の端子間の部分が薄板２に接触することがなくなる。それゆえに、第１の実施形態に係る実装構造では、電源電圧の変動等に起因して生ずるチップコンデンサの厚み方向の振動による変位が、プリント基板等の薄板２に伝達されるのをほぼ完全に抑止することができる。この結果、薄板が振動したときに発生し得る振動音を大幅に軽減させることが可能になる。

図６は、第１の実施形態に関連した具体例を断面にて示す図である。ここでは、複数のチップコンデンサ（図６では、４個のチップコンデンサが図示されている）１とＩＣチップやＬＳＩチップ等の半導体デバイス８とが積層プリント基板２６の表面に実装された状態の第１の実施形態に関連した実装構造の具体例が、断面にて図示されている。

図６に示す実装構造では、前述の図５の実施形態と同様に、積層プリント基板２６の中で、チップコンデンサ１の一対の端子１１ａ、１１ｂ間の部分に対応する箇所に、貫通穴の形状を有する穴状空洞部６０が予め形成されている。この穴状空洞部６０は、前述の図５の穴状部６に実質的に対応するものである。ただし、半導体デバイス８は、電源電圧の変動によって厚み方向に振動することはないので、半導体デバイス８の積層プリント基板２６の表面に対向する側には、穴状空洞部は形成されていない。

ここで、積層プリント基板２６を作製する工程を詳しく説明する。初めに、配線パターンが形成される前の複数の層のフレキシブルプリント基板（各層のフレキシブルプリント基板の厚さ０．１〜０．５ｍｍ程度）２０〜２４の各々に対して位置合わせを行ってから穴あけ加工を行い、チップコンデンサ１の両側の一対の端子１１ａ、１１ｂ間の部分に対応する箇所に、複数の穴状空洞部６０を形成する。

ついで、複数の穴状空洞部６０を有する最上層のフレキシブルプリント基板２０の表面にラミネートされた銅フィルムを形成する。さらに、この銅フィルム上にフォトレジストを塗布して露光およびパターンエッチングを行い、フォトレジストを除去する。このようにして形成された銅フィルムのパターン上にメッキを施すことによって、電源電圧供給用の第１の配線パターン３０ａ、アース用の第２の配線パターン３０ｂ、および信号伝達用の配線パターン３０ｃを含む各種の配線パターン（厚さ１０〜５０μｍ程度）が、最上層のフレキシブルプリント基板２０の表面（一方の面）に形成される。また一方で、複数の穴状空洞部６０を有する最上層から２番目のフレキシブルプリント基板２１の表面にラミネートされた銅フィルムを形成する。さらに、この銅フィルム上にフォトレジストを塗布して露光およびパターンエッチングを行い、フォトレジストを除去する。このようにして形成された銅フィルムのパターン上にメッキを施すことによって、任意の配線パターン３１が、最上層から２番目のフレキシブルプリント基板２１の表面に形成される。

また一方で、複数の穴状空洞部６０を有する最上層から３番目のフレキシブルプリント基板２２の表面にラミネートされた銅フィルムを形成する。さらに、この銅フィルム上にフォトレジストを塗布して露光およびパターンエッチングを行い、フォトレジストを除去する。このようにして形成された銅フィルムのパターン上にメッキを施すことによって、任意の配線パターン３２が、最上層から３番目のフレキシブルプリント基板２２の表面に形成される。

また一方で、複数の穴状空洞部６０を有する最上層から４番目のフレキシブルプリント基板２３の表面にラミネートされた銅フィルムを形成する。さらに、この銅フィルム上にフォトレジストを塗布して露光およびパターンエッチングを行い、フォトレジストを除去する。このようにして形成された銅フィルムのパターン上にメッキを施すことによって、任意の配線パターン３３が、最上層から４番目のフレキシブルプリント基板２３の表面に形成される。

また一方で、複数の穴状空洞部６０を有する最下層のフレキシブルプリント基板２４の両面にラミネートされた銅フィルムを形成する。さらに、この銅フィルム上にフォトレジストを塗布して露光およびパターンエッチングを行い、フォトレジストを除去する。このようにして形成された銅フィルムのパターン上にメッキを施すことによって、電源電圧供給用の第１の配線パターン３５ａ、アース用の第２の配線パターン３５ｂ、およびその他の任意の配線パターン３４を含む各種の配線パターンが、最下層のフレキシブルプリント基板２４の両面に形成される。

この場合、ある特定の層のフレキシブルプリント基板の一方の面または他方の面に形成された配線パターンと、その他の層のフレキシブルプリント基板の一方の面または他方の面に形成された配線パターンとを電気的に接続するための複数の導通用スルーホール５０、５１および５２を、各層のフレキシブルプリント基板に予め形成しておくことが必要である。さらに、各層のフレキシブルプリント基板上の各種の配線パターンを設計する段階で、各層のフレキシブルプリント基板２０〜２４の両面または一方の面で穴状空洞部６０に対応する位置には配線パターンを形成しないようにすることが必要である。

上記のようにして各種の配線パターンが形成された複数の層のフレキシブルプリント基板２０〜２４を、プリプレグ等の接着材料により同時に接着することによって、各種の配線パターン、導通用スルーホール５０〜５２および穴状空洞部６０が形成された積層プリント基板２６が作製される。なお、図６に示す実装構造では、５枚のフレキシブルプリント基板を積層して積層プリント基板を作製する場合について説明したが、本実施形態の実装構造はこれに限定されるものではない。

さらに、図６に示すように、積層プリント基板２６の表面で穴状空洞部６０が形成された箇所に、複数のチップコンデンサ１を搭載する。その後、最上層のフレキシブルプリント基板２０上の第１の配線パターン３０ａに予め塗布されているはんだ部１２ａ（または、はんだ部１２ｂ）と第２の配線パターン３０ｂに予め塗布されているはんだ部１２ｂ（または、はんだ部１２ａ）のはんだを再溶融し、チップコンデンサ１の一対の端子１１ａ、１１ｂを第１の配線パターン３０ａおよび第２の配線パターン３０ｂに固着する。

これと同時に、積層プリント基板２６の表面で最上層のフレキシブルプリント基板２０上の信号伝達用の配線パターン３０ｃが形成されている位置に、半導体デバイス８を搭載する。その後、最上層のフレキシブルプリント基板２０上の一方の信号伝達用の配線パターン３０ｃに予め塗布されているはんだ部８２ａと他方の配線パターン３０ｃに予め塗布されているはんだ部８２ｂのはんだを再溶融し、半導体デバイス８の一方の側の複数の端子８０ａおよび他方の側の複数の端子８０ｂを一方の信号伝達用の配線パターン３０ｃおよび他方の信号伝達用の配線パターン３０ｃに固着する。これによって、図６に示す実装構造が完成する。

図６に示す実装構造においても、前述の図５の実装構造とほぼ同様に、チップコンデンサ１の一対の端子間の部分で積層プリント基板２６の表面に対向する側には、穴状空洞部が予め形成されているので、チップコンデンサ１の端子間の部分が積層プリント基板２６に接触することがなくなる。それゆえに、図６に示す実装構造によっても、電源電圧の変動等に起因して生ずるチップコンデンサの厚み方向の振動による変位が、積層プリント基板に伝達されるのをほぼ完全に抑止することができる。この結果、積層プリント基板が振動したときに発生し得る振動音を大幅に軽減させることが可能になる。

図７は、第２の実施形態に係るチップコンデンサの実装構造を断面にて示す図である。ここでは、複数のチップコンデンサ（図７では、３個のチップコンデンサが図示されている）１が薄板２ｈの表面に実装された状態の第２の実施形態に係るチップコンデンサの実装構造が、断面にて図示されている。

図７の第２の実施形態に係る実装構造では、プリント基板等の薄板２ｈの中で、チップコンデンサ１の一対の端子１１ａ、１１ｂ間の部分に対応する箇所に、窪みの形状を有する窪み状部７が予め形成されている。なお、チップコンデンサ１の一対の端子１１ａ、１１ｂ間の部分は、コンデンサ本体１０の部分に相当する。

ここで、プリント基板等の薄板２ｈを作製する工程を詳しく説明する。初めに、配線パターンが形成される前の厚さ１〜５ｍｍ程度の薄板２ｈに対して切削加工を行い、チップコンデンサ１の両側の一対の端子１１ａ、１１ｂ間の部分に対応する箇所に、複数の窪み状部７を形成する。ついで、複数の窪み状部７を有する薄板２ｈの両面にラミネートされた銅フィルムを形成する。さらに、前述の図５の第１の実施形態の場合と同様の工程により、電源電圧供給用の第１の配線パターン３ａおよびアース用の第２の配線パターン３ｂを含む各種の配線パターンが、薄板２ｈの両面に形成される。さらに、前述の図５の第１の実施形態の場合と同様に、薄板２ｈの一方の面に形成された配線パターンと他方の面に形成された配線パターンとを電気的に接続するための複数の導通用スルーホール５も一緒に形成される。ここで、各種の配線パターンを設計する段階で、薄板２ｈの表面で窪み状部７に対応する位置には配線パターンを形成しないようにすることが必要である。

さらに、図７に示すように、薄板２ｈの表面で窪み状部７が形成された箇所に複数のチップコンデンサ１を搭載する。その後、前述の図５の第１の実施形態の場合と同様に、第１の配線パターン３ａに予め塗布されているはんだ部１２ａ（または、はんだ部１２ｂ）と第２の配線パターン３ｂに予め塗布されているはんだ部１２ｂ（または、はんだ部１２ａ）のはんだを再溶融し、チップコンデンサ１の一対の端子１１ａ、１１ｂを第１の配線パターン３ａおよび第２の配線パターン３ｂに固着することによって、チップコンデンサの実装構造が完成する。

好ましくは、図７に示す実装構造においても、チップコンデンサ１として、極性の異なる２種類の内部電極の層が誘電体の層を介して交互に積層された構造の積層セラミックコンデンサが用いられる（図１および図２参照）。

さらに、好ましくは、薄板２ｈとして、各種の配線パターンが両面に形成された単層のプリント基板が用いられているが、図８を参照して後述するように、各種の配線パターンが形成されたプリント基板を複数枚積層して得られる積層プリント基板を用いることも可能である。

上記のようなチップコンデンサの実装構造から明らかなように、チップコンデンサ１の一対の端子間の部分で薄板２ｈの表面に対向する側には、窪み状部が予め形成されているので、チップコンデンサ１の端子間の部分が薄板２ｈに接触することがなくなる。それゆえに、第２の実施形態に係る実装構造では、前述の第１の実施形態に係る実装構造と同様に、電源電圧の変動等に起因して生ずるチップコンデンサの厚み方向の振動による変位が、プリント基板等の薄板２ｈに伝達されるのをほぼ完全に抑止することができる。

図７に示す実装構造で薄板に窪み状部を形成した場合、この窪み状部の深さは、前述の図５の実装構造で形成される穴状部の深さよりも小さくなる。したがって、図７に示す実装構造により薄板の振動音を軽減させる効果は、前述の図５の実装構造により薄板の振動音を軽減させる効果よりも小さくなる点に注意すべきである。ただし、図７に示す実装構造で薄板に窪み状部を形成した場合は、前述の図５の実装構造で穴状部を形成した場合よりも薄板の一方の面の配線パターンの有効利用面積が大きくなるという利点を有している。

図８は、第２の実施形態に関連した具体例を断面にて示す図である。ここでは、複数のチップコンデンサ（図８では、４個のチップコンデンサが図示されている）１と半導体デバイス８とが積層プリント基板２６ｈの表面に実装された状態の第２の実施形態に関連した実装構造の具体例が、断面にて図示されている。

図８に示す実装構造では、前述の図７の実施形態と同様に、積層プリント基板２６ｈの中で、チップコンデンサ１の一対の端子１１ａ、１１ｂ間の部分に対応する箇所に、窪みの形状を有する窪み状空洞部７０が予め形成されている。この窪み状空洞部７０は、前述の図７の窪み状部７に実質的に対応するものである。ただし、半導体デバイス８は、電源電圧の変動によって厚み方向に振動することはないので、半導体デバイス８の積層プリント基板２６ｈの表面に対向する側には、窪み状空洞部は形成されていない。

ここで、積層プリント基板２６ｈを作製する工程を詳しく説明する。初めに、配線パターンが形成される前の複数の層のフレキシブルプリント基板２０ｈ〜２４ｈの中で、最上層、最上層から２番目の層、および最上層から３番目の層のフレキシブルプリント基板２０ｈ〜２２ｈの各々に対して位置合わせを行ってから切削加工を行い、チップコンデンサ１の両側の一対の端子１１ａ、１１ｂ間の部分に対応する箇所に、複数の窪み状空洞部７０を形成する。

ついで、複数の窪み状空洞部７０を有する最上層のフレキシブルプリント基板２０ｈの表面にラミネートされた銅フィルムを形成する。さらに、この銅フィルム上にフォトレジストを塗布して露光およびパターンエッチングを行い、フォトレジストを除去する。このようにして形成された銅フィルムのパターン上にメッキを施すことによって、電源電圧供給用の第１の配線パターン３０ａ、アース用の第２の配線パターン３０ｂ、および信号伝達用の配線パターン３０ｃを含む各種の配線パターンが、最上層のフレキシブルプリント基板２０ｈの表面に形成される。また一方で、複数の窪み状空洞部７０を有する最上層から２番目のフレキシブルプリント基板２１ｈの表面にラミネートされた銅フィルムを形成する。また一方で、複数の窪み状空洞部７０を有する最上層から２番目のフレキシブルプリント基板２１ｈの表面にラミネートされた銅フィルムを形成する。さらに、この銅フィルム上にフォトレジストを塗布して露光およびパターンエッチングを行い、フォトレジストを除去する。このようにして形成された銅フィルムのパターン上にメッキを施すことによって、任意の配線パターン３１が、最上層から２番目のフレキシブルプリント基板２１ｈの表面に形成される。

また一方で、複数の窪み状空洞部７０を有する最上層から３番目のフレキシブルプリント基板２２ｈの表面にラミネートされた銅フィルムを形成する。さらに、この銅フィルム上にフォトレジストを塗布して露光およびパターンエッチングを行い、フォトレジストを除去する。このようにして形成された銅フィルムのパターン上にメッキを施すことによって、任意の配線パターン３２が、最上層から３番目のフレキシブルプリント基板２２ｈの表面に形成される。

また一方で、窪み状空洞部が形成されていない最上層から４番目のフレキシブルプリント基板２３ｈの表面にラミネートされた銅フィルムを形成する。さらに、この銅フィルム上にフォトレジストを塗布して露光およびパターンエッチングを行い、フォトレジストを除去する。このようにして形成された銅フィルムのパターン上にメッキを施すことによって、任意の配線パターン３３が、最上層から４番目のフレキシブルプリント基板２３ｈの表面に形成される。

また一方で、窪み状空洞部が形成されていない最下層のフレキシブルプリント基板２４ｈの両面にラミネートされた銅フィルムを形成する。さらに、この銅フィルム上にフォトレジストを塗布して露光およびパターンエッチングを行い、フォトレジストを除去する。このようにして形成された銅フィルムのパターン上にメッキを施すことによって、電源電圧供給用の第１の配線パターン３５ａ、アース用の第２の配線パターン３５ｂ、およびその他の任意の配線パターン３４を含む各種の配線パターンが、最下層のフレキシブルプリント基板２４ｈの両面に形成される。

この場合、前述の図６の実装構造の場合と同様に、複数の導通用スルーホール５０、５１および５２を各層のフレキシブルプリント基板に予め形成しておくことが必要である。さらに、各層のフレキシブルプリント基板上の各種の配線パターンを設計する段階で、最上層、最上層から２番目の層、および最上層から３番目の層のフレキシブルプリント基板２０ｈ〜２２ｈの両面または一方の面で窪み状空洞部７０に対応する位置には配線パターンを形成しないようにすることが必要である。

上記のようにして各種の配線パターンが形成された複数の層のフレキシブルプリント基板２０ｈ〜２４ｈを、プリプレグ等の接着材料により同時に接着することによって、各種の配線パターン、導通用スルーホール５０〜５２および窪み状空洞部７０が形成された積層プリント基板２６ｈが作製される。なお、図８に示す実装構造では、５枚のフレキシブルプリント基板を積層して積層プリント基板を作製する場合について説明したが、本実施形態の実装構造はこれに限定されるものではない。

さらに、図８に示すように、積層プリント基板２６ｈの表面で窪み状空洞部７０が形成された箇所に、複数のチップコンデンサ１を搭載する。その後、最上層のフレキシブルプリント基板２０ｈ上の第１の配線パターン３０ａに予め塗布されているはんだ部１２ａ（または、はんだ部１２ｂ）と第２の配線パターン３ｂに予め塗布されているはんだ部１２ｂ（または、はんだ部１２ａ）のはんだを再溶融し、チップコンデンサ１の一対の端子１１ａ、１１ｂを第１の配線パターン３０ａおよび第２の配線パターン３０ｂに固着する。

これと同時に、積層プリント基板２６ｈの表面で最上層のフレキシブルプリント基板２０ｈ上の信号伝達用の配線パターン３０ｃが形成されている位置に、半導体デバイス８を搭載する。その後、最上層のフレキシブルプリント基板２０ｈ上の一方の信号伝達用の配線パターン３０ｃに予め塗布されているはんだ部８２ａと他方の配線パターン３０ｃに予め塗布されているはんだ部８２ｂのはんだを再溶融し、半導体デバイス８の一方の側の複数の端子８０ａおよび他方の側の複数の端子８０ｂを一方の信号伝達用の配線パターン３０ｃおよび他方の信号伝達用の配線パターン３０ｃに固着する。これによって、図８に示す実装構造が完成する。

図８に示す実装構造においても、前述の図７の実装構造とほぼ同様に、チップコンデンサ１の一対の端子間の部分で積層プリント基板２６ｈの表面に対向する側には、窪み状空洞部が予め形成されているので、チップコンデンサ１の端子間の部分が積層プリント基板２６ｈに接触することがなくなる。それゆえに、図８に示す実装構造によっても、電源電圧の変動等に起因して生ずるチップコンデンサの厚み方向の振動による変位が、積層プリント基板に伝達されるのをほぼ完全に抑止することができる。

図８に示す実装構造で積層プリント基板に窪み状空洞部を形成した場合、この窪み状空洞部の深さは、前述の図６の実装構造で形成される穴状空洞部の深さよりも小さくなる。したがって、図８に示す実装構造により積層プリント基板の振動音を軽減させる効果は、前述の図６の実装構造により積層プリント基板の振動音を軽減させる効果よりも小さくなる点に注意すべきである。ただし、図８に示す実装構造で積層プリント基板に窪み状空洞部を形成した場合は、積層プリント基板の一部の層にのみ窪み状空洞部が形成されることになるので、前述の図６の実装構造で積層プリント基板の全ての層に穴状空洞部を形成した場合よりも積層プリント基板の各層の配線パターンの有効利用面積が大きくなるという利点を有している。

ついで、本実施形態に係るチップコンデンサの実装構造を備える電子機器の例を、添付の図面（図９および図１０）を参照して詳述する。

図９は、第１および第２の実施形態に係るチップコンデンサの実装構造を備える電子機器の例を示す外観斜視図であり、図１０は、図９の電子機器に搭載されるプリント基板を示す平面図である。

図９に示すようなノート型パーソナルコンピュータ等の電子機器４０は、第１ユニット４００と第２ユニット５００とを備えており、これらの第１ユニット４００および第２ユニット５００は、第２ユニット５００が第１ユニット４００に対し矢印Ａ−Ａ方向に開閉自在であって、かつ、矢印Ｂ−Ｂ方向（垂直な回動軸のまわり）に回動自在となるように、二軸の連結部４５で連結されている。この図９には、第２ユニット５００が第１ユニット４００に対し開いた状態（開状態）にある電子機器が例示されている。

図９の電子機器４０の第１ユニット４００には、その上面を覆う上カバー９３に、キーボード４２１、トラックパッド４２２、左クリックボタン４２３、右クリックボタン４２４、および、第２ユニット５００を閉じたときに当該第２ユニット５００を係止する係止ユニット４２５が備えられている。この係止ユニット４２５には、第２ユニット５００側の留め具が入り込む係止穴４５１と、この係止穴４５１に入り込んだ留め具の係止を解除する係止解除ボタン４５２とが設けられている。また一方で、この第１ユニット４００の側面には、ＣＤ（Compact Disc）やＤＶＤ（Digital Versatile Disc）等の光ディスクを搭載して駆動しアクセスする光ディスクドライブ４６０の開閉蓋４６１が外面に現れている。この開閉蓋４６１には、それを押すことによって当該開閉蓋４６１が開くイジェクトボタン４６２が備えられている。

ここで、第１ユニット４００の上カバー９３の下側には、本実施形態に係るチップコンデンサの実装構造を備えるプリント基板９２（後述の図１０参照）等の薄板が配置されている。図８〜図１０を参照して説明したように、この薄板では、チップコンデンサの一対の端子間の部分に対応する箇所に、穴の形状を有する穴状部、または窪みの形状を有する窪み状部が予め形成されている。

図９の電子機器４０の第２ユニット５００には、その前面に表示窓５３１を有するカバー５３０が備えられている。この表示窓５３１には、内蔵された表示パネル５１０の表示画面５４０が広がっている。ここでは、表示窓５３１から覗いた状態の表示画面５４０を表示窓５３１と区別せずに指し示すときは、表示画面５１０と称する。さらに、この第２ユニット５００では、当該表示画面５１０よりも下側に複数の押しボタン５３２が設けられ、当該表示画面５１０よりも上側には、この第２ユニット５００を閉じたときに第１ユニット４００の係止ユニット４２５に係止する留め具を備えた留め具ユニット５５０が備えられている。この留め具ユニット５５０には２つの留め具があり、図９では、表示画面側の開口５５１ａから、２つの留め具のうちのいずれか一つの留め具５５２ａが突出している。

また一方で、図１０では、図９に示した電子機器４０の第１ユニット４００の底カバー９１の一部と、この底カバー９１の上側であって、かつ、上カバー９３（図９参照）の下側に配備されるような、本実施形態に係るチップコンデンサの実装構造を備えるプリント基板９２等の薄板とが図示されている。

図９に示した電子機器４０の第１ユニット４００は、図１０に示す底カバー９１と、この底カバー９１の上側に配備されるプリント基板９２と、電源回路等を構成するためにプリント基板９２上に搭載される半導体デバイス９２２、９２４および９２５やチップコンデンサ９２３等の各種の電子部品と、キーボード４２１（図９参照）等を含む上カバー９３とを備えている。

図１０に示すように、底カバー９１には、半導体デバイス９２２、９２４および９２５やチップコンデンサ９２３等の各種の電子部品を適切な位置に配置するための複数の開口９１１ａ、９１１ｂおよび９１１ｃと、空気流通用の複数の空気穴９１２ａ、９１２ｂおよび９１２ｃと、他の電子機器との間の電気的接続を実現するための底カバー側コネクタ部９２７とが設けられている。

上記のとおり、図１０に示すプリント基板９２には、電源回路等を構成するための複数個の半導体デバイスや複数個のチップコンデンサ等を含む各種の電子部品が搭載されている。例えば、図１０に示すプリント基板９２には、電源回路として機能する複数個のＤＣ−ＤＣコンバータ回路を構成するための半導体デバイスやチップコンデンサ等の各種の電子部品が搭載されており、かつ、複数個のＤＣ−ＤＣコンバータ回路に使用される複数個の外付けコイル９２１と、プリント基板９２上に搭載される各種の電子部品と他の電子機器との間で信号のやり取りを行うためのプリント基板側コネクタ部９２６とが設けられている。

図１０には、底カバー９１の内側の面と、プリント基板９２の、底カバー９１側の面とが示されている。このプリント基板９２は、図１０に示す矢印のように、図１０に示されている面が底カバー９１側を向くように底カバー９１上に配置される。

上記のＤＣ−ＤＣコンバータ回路に関していえば、図９の電子機器が交流電源に接続されているときには、１９Ｖ（ボルト）の電圧の電力がＤＣ−ＤＣコンバータ回路のゲート回路（図示していない）に入力され、バッテリーを使用しているときには、１０．８Ｖの電圧の電力がゲート回路に入力される。このゲート回路は、コントロール回路（図示していない）の制御の下で例えば２５０ＫＨｚ〜４００ｋＨｚ程度の周波数で入力電力をオン・オフし、外付けコイル９２１を使用して所定の直流電圧の電力を生成する。

図９および図１０に示すような本実施形態のチップコンデンサの実装構造を備える電子機器４０では、各々のチップコンデンサ９２３の一対の端子間の部分でプリント基板９２の表面に対向する側には、穴状部または窪み状部が予め形成されているので、各々のチップコンデンサ９２３の端子間の部分がプリント基板９２に接触することがなくなる。それゆえに、ＤＣ−ＤＣコンバータ回路等の電源回路が搭載されたプリント基板９２を有する電子機器４０では、電源回路から供給される電源電圧の変動等に起因して生ずるチップコンデンサの厚み方向の振動による変位が、プリント基板９２に伝達されるのをほぼ完全に抑止することができる。この結果、プリント基板９２等の薄板が振動したときに発生し得る振動音を大幅に軽減させることが可能になる。

以上の実施形態により開示されているチップコンデンサの実装構造、その実装構造を備える電子機器および実装方法は、ＩＣチップまたはＬＳＩチップ等の半導体デバイスおよびチップコンデンサが実装される電源回路やその他の電子回路が内蔵された電子機器に適用され得る。

Claims

配線パターンが形成された薄板の表面にチップコンデンサが実装されたチップコンデンサの実装構造であって、
前記チップコンデンサの一対の端子間の部分が前記薄板に接触しないようにするために、前記薄板の中で前記チップコンデンサの前記一対の端子間の部分に対応する箇所に、穴状部を形成し、
前記薄板の前記穴状部が形成された箇所に前記チップコンデンサを搭載し、前記薄板上の前記配線パターンの所定の位置に前記チップコンデンサの一対の端子を固着するようになっていることを特徴とする、チップコンデンサの実装構造。
前記チップコンデンサは、極性の異なる２種類の電極層が誘電体の層を介して交互に積層された構造の積層セラミックコンデンサである請求項１記載のチップコンデンサの実装構造。
前記薄板は、配線パターンが形成されたプリント基板を複数枚積層して得られる積層プリント基板である請求項１または２記載のチップコンデンサの実装構造。
配線パターンが形成された薄板の表面にチップコンデンサが実装されたチップコンデンサの実装構造であって、
前記チップコンデンサの一対の端子間の部分が前記薄板に接触しないようにするために、前記薄板の中で前記チップコンデンサの前記一対の端子間の部分に対応する箇所に、窪み状部を形成し、
前記薄板の前記窪み状部が形成された箇所に前記チップコンデンサを搭載し、前記薄板上の前記配線パターンの所定の位置に前記チップコンデンサの一対の端子を固着するようになっていることを特徴とする、チップコンデンサの実装構造。
前記チップコンデンサは、極性の異なる２種類の電極層が誘電体の層を介して交互に積層された構造の積層セラミックコンデンサである請求項４記載のチップコンデンサの実装構造。
前記薄板は、配線パターンが形成されたプリント基板を複数枚積層して得られる積層プリント基板である請求項４または５記載のチップコンデンサの実装構造。
請求項１乃至６のいずれか一項に記載のチップコンデンサの実装構造を備える電子機器。
配線パターンが形成された薄板の表面にチップコンデンサを実装するためのチップコンデンサの実装方法であって、
前記チップコンデンサの一対の端子間の部分が前記薄板に接触しないようにするために、前記薄板の中で前記チップコンデンサの前記一対の端子間の部分に対応する箇所に、穴状部を予め形成するステップと、
前記薄板の前記穴状部が形成された箇所に前記チップコンデンサを搭載し、前記薄板上の前記配線パターンの所定の位置に前記チップコンデンサの一対の端子を固着するステップとを有することを特徴とする、チップコンデンサの実装方法。
前記チップコンデンサは、極性の異なる２種類の電極層が誘電体の層を介して交互に積層された構造の積層セラミックコンデンサである請求項８記載のチップコンデンサの実装方法。
前記薄板は、配線パターンが形成されたプリント基板を複数枚積層して得られる積層プリント基板である請求項８または９記載のチップコンデンサの実装方法。
配線パターンが形成された薄板の表面にチップコンデンサを実装するためのチップコンデンサの実装方法であって、
前記チップコンデンサの一対の端子間の部分が前記薄板に接触しないようにするために、前記薄板の中で前記チップコンデンサの前記一対の端子間の部分に対応する箇所に、窪み状部を予め形成するステップと、
前記薄板の前記窪み状部が形成された箇所に前記チップコンデンサを搭載し、前記薄板上の前記配線パターンの所定の位置に前記チップコンデンサの一対の端子を固着するステップとを有することを特徴とする、チップコンデンサの実装方法。
前記チップコンデンサは、極性の異なる２種類の電極層が誘電体の層を介して交互に積層された構造の積層セラミックコンデンサである請求項１１記載のチップコンデンサの実装方法。
前記薄板は、配線パターンが形成されたプリント基板を複数枚積層して得られる積層プリント基板である請求項１１または１２記載のチップコンデンサの実装方法。