JPH0371611A - 積層チップコンデンサの実装方式 - Google Patents
積層チップコンデンサの実装方式Info
- Publication number
- JPH0371611A JPH0371611A JP1207283A JP20728389A JPH0371611A JP H0371611 A JPH0371611 A JP H0371611A JP 1207283 A JP1207283 A JP 1207283A JP 20728389 A JP20728389 A JP 20728389A JP H0371611 A JPH0371611 A JP H0371611A
- Authority
- JP
- Japan
- Prior art keywords
- chip capacitor
- dielectric substrate
- capacitor
- capacitance
- conductor pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 64
- 238000000034 method Methods 0.000 title claims abstract description 13
- 238000004806 packaging method and process Methods 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 239000004020 conductor Substances 0.000 claims description 22
- 230000003071 parasitic effect Effects 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
積層チップコンデンサを誘電体基板上の導体パターンに
接続するプリント板の実装方式に関しチップコンデンサ
の誘電体基板への実装時の等価容量を、コンデンサ自体
の容量にできるだけ近づけることを目的とし、 チップコンデンサを誘電体基板上の導体パターンに接続
する際、該チップコンデンサの下に位置する該誘電体基
板の部分を除去したのち、該チップコンデンサの積層の
電極を該導体パターンに接続するように構成する。
接続するプリント板の実装方式に関しチップコンデンサ
の誘電体基板への実装時の等価容量を、コンデンサ自体
の容量にできるだけ近づけることを目的とし、 チップコンデンサを誘電体基板上の導体パターンに接続
する際、該チップコンデンサの下に位置する該誘電体基
板の部分を除去したのち、該チップコンデンサの積層の
電極を該導体パターンに接続するように構成する。
本発明は誘電体のプリント基板に積層チップコンデンサ
を実装する際の実装方式に関する。
を実装する際の実装方式に関する。
近年、各種の電気回路の動作する周波数が高くなって来
ており、該回路に実装する静電容量素子もリード型から
直付けのチップ型に変わって来ている。プリント基板上
にチップコンデンサを実装する際には、誘電体基板上の
薄い導体パターンにチップコンデンサの電極を直に接続
することになる。このため、積層チップコンデンサでは
、コンデンサ内の積層の電極と接地面との間に、誘電体
基板が入ることにより、プリント基板に実装した際のコ
ンデンサの等価的な容量は、コンデンサ自体の値と違っ
てくるため不都合で、実装時の容量をコンデンサ自体の
値に近づける必要がある。
ており、該回路に実装する静電容量素子もリード型から
直付けのチップ型に変わって来ている。プリント基板上
にチップコンデンサを実装する際には、誘電体基板上の
薄い導体パターンにチップコンデンサの電極を直に接続
することになる。このため、積層チップコンデンサでは
、コンデンサ内の積層の電極と接地面との間に、誘電体
基板が入ることにより、プリント基板に実装した際のコ
ンデンサの等価的な容量は、コンデンサ自体の値と違っ
てくるため不都合で、実装時の容量をコンデンサ自体の
値に近づける必要がある。
従来の実装方式は、第３図に示す如く、チップコンデン
サ１を、裏面に接地用導体パターン３をもつ誘電体基板
２の表面の導体パターン４に接続する際、チップコンデ
ンサ１の両端の電極を該導体パターン４に直に接続する
方式であった。
サ１を、裏面に接地用導体パターン３をもつ誘電体基板
２の表面の導体パターン４に接続する際、チップコンデ
ンサ１の両端の電極を該導体パターン４に直に接続する
方式であった。
上記の従来の実装方式では、チップコンデンサ１自体は
、第４図（ａ）に示す如き等価回路で動作するが、誘電
体のプリント基Ｆｉ２に実装すると、その等価回路は、
裏面の接地用パターン３との間に寄生容量を発生するの
で、第４図（ｂ）に示す如くなる。このため、チップコ
ンデンサ１の実装時の等儀容量の値は、コンデンサ１自
体の容量値と異なることになる。従って、チップコンデ
ンサを使用した共振回路等で、実際の共振周波数が設計
値と比較しずれるという問題を生じていた。本発明は、
チップコンデンサの誘電体基板への実装時の等儀容量を
、コンデンサ自体の容量にできるだけ近づけることを目
的とする。
、第４図（ａ）に示す如き等価回路で動作するが、誘電
体のプリント基Ｆｉ２に実装すると、その等価回路は、
裏面の接地用パターン３との間に寄生容量を発生するの
で、第４図（ｂ）に示す如くなる。このため、チップコ
ンデンサ１の実装時の等儀容量の値は、コンデンサ１自
体の容量値と異なることになる。従って、チップコンデ
ンサを使用した共振回路等で、実際の共振周波数が設計
値と比較しずれるという問題を生じていた。本発明は、
チップコンデンサの誘電体基板への実装時の等儀容量を
、コンデンサ自体の容量にできるだけ近づけることを目
的とする。
この目的は、第１図（１））に示す如く、チップコンデ
ンサ１を誘電体基板２の表面の導体パターン４に接続す
る際、チップコンデンサ１の下に位置する誘電体基板２
の部分５を除去したのち、チップコンデンサ１の電極７
を導体パターン４に接続するようにした本発明によって
解決される。
ンサ１を誘電体基板２の表面の導体パターン４に接続す
る際、チップコンデンサ１の下に位置する誘電体基板２
の部分５を除去したのち、チップコンデンサ１の電極７
を導体パターン４に接続するようにした本発明によって
解決される。
本発明の積層チップコンデンサの実装方式の基本構成を
示す第１図（ａ）（ｂ）の原理図において、１は、積層
の電極７をもつチップコンデンサである。
示す第１図（ａ）（ｂ）の原理図において、１は、積層
の電極７をもつチップコンデンサである。
２は、チップコンデンサｌを接続する導体パターン４を
表面に有し、裏面に接地用導体パターン３を有する誘電
体基板である。
表面に有し、裏面に接地用導体パターン３を有する誘電
体基板である。
３は、誘電体基板２の裏面の接地用導体パターンである
。
。
４は、誘電体基板２の表面のチップコンデンサ１を接続
する導体パターンである。
する導体パターンである。
５は、導体パターン４にチップコンデンサ１を接続する
前に除去される、チップコンデンサ１の下に位置する誘
電体基板２の部分である。
前に除去される、チップコンデンサ１の下に位置する誘
電体基板２の部分である。
６は、チップコンデンサ１の積層の電極７と誘電体基板
２の裏面の接地用導体パターン３との間の寄生容量であ
る。
２の裏面の接地用導体パターン３との間の寄生容量であ
る。
７は、チップコンデンサ１の積層の電極であって、７−
１は、積層電極７のうち誘電体基板２の表面に最も近い
電極である。
１は、積層電極７のうち誘電体基板２の表面に最も近い
電極である。
そしてチップコンデンサ１を接続する誘電体基板２の表
面の導体パターン４に最も近い電極７−１の下に位置す
る誘電体基板２の部分５を、チップコンデンサ１の接続
の前に除去するようにする。
面の導体パターン４に最も近い電極７−１の下に位置す
る誘電体基板２の部分５を、チップコンデンサ１の接続
の前に除去するようにする。
第１図（ａ）に示す如く、チップコンデンサ１の積層の
電極７のうち誘電体基板２の表面の導体パターン４に最
も近い電極７−１と裏面の接地用導体パターン３との間
には、誘電体基板２により、ある程度の寄生容量６が生
じるが、第１図（ｂ）に示す如く、導体パターン４にチ
ップコンデンサ１を接続する前に、導体パターン４に最
も近い電極７−１の下に位置する誘電体基板２の部分５
を除去すれば、この寄生容量６が減り、チップコンデン
サ１の実装状態の等儀容量はコンデンサ１自体の容量に
近づくので問題は解決される。
電極７のうち誘電体基板２の表面の導体パターン４に最
も近い電極７−１と裏面の接地用導体パターン３との間
には、誘電体基板２により、ある程度の寄生容量６が生
じるが、第１図（ｂ）に示す如く、導体パターン４にチ
ップコンデンサ１を接続する前に、導体パターン４に最
も近い電極７−１の下に位置する誘電体基板２の部分５
を除去すれば、この寄生容量６が減り、チップコンデン
サ１の実装状態の等儀容量はコンデンサ１自体の容量に
近づくので問題は解決される。
第２図は本発明の実施例の積層チップコンデンサの実装
方式の構成を示す斜視図である。図中、第１図、第３図
で示したものと同一のものは同一の番号記号で示しであ
る。
方式の構成を示す斜視図である。図中、第１図、第３図
で示したものと同一のものは同一の番号記号で示しであ
る。
第２図において、チップコンデンサ１を誘電体基板２の
表面の導体パターン４に半田付は等で接続する前に、誘
電体基板２のうち導体パターン４に最も近い電極７−１
の下に位置する部分５を切り取り除去しであるので、チ
ップコンデンサ１の電極７−１と誘電体基板２の裏面の
接地用導体パターン３との間の寄生容量６は大幅に減っ
て、チップコンデンサ１の実装状態の等価容量はコンデ
ンサ１自体の容量に近づく。従ってチップコンデンサ１
を使用して、例えば高周波の共振回路などを設計する場
合には、実際の共振周波数が設計値と一致するので問題
は無い。
表面の導体パターン４に半田付は等で接続する前に、誘
電体基板２のうち導体パターン４に最も近い電極７−１
の下に位置する部分５を切り取り除去しであるので、チ
ップコンデンサ１の電極７−１と誘電体基板２の裏面の
接地用導体パターン３との間の寄生容量６は大幅に減っ
て、チップコンデンサ１の実装状態の等価容量はコンデ
ンサ１自体の容量に近づく。従ってチップコンデンサ１
を使用して、例えば高周波の共振回路などを設計する場
合には、実際の共振周波数が設計値と一致するので問題
は無い。
（発明の効果〕
以上説明した如く、本発明によれば、取り付ける積層チ
ップコンデンサの下の誘電体基板の部分を除去すること
により、寄生容量を減らすことが出来るので、チップコ
ンデンサを用いたプリント基板上の高周波回路を設計値
に近く実現できる効果が得られる。
ップコンデンサの下の誘電体基板の部分を除去すること
により、寄生容量を減らすことが出来るので、チップコ
ンデンサを用いたプリント基板上の高周波回路を設計値
に近く実現できる効果が得られる。
弐の斜視図、
第４図は従来の積層チップコンデンサの実装時の等価回
路図である。 図において、 １はチップコンデンサ、２は誘電体基板、３は接地用導
体パターン、４は回路の導体パターン、５は誘電体基板
２の除去部分、６は寄生容量、７はチップコンデンサ１
の積層の電極である。
路図である。 図において、 １はチップコンデンサ、２は誘電体基板、３は接地用導
体パターン、４は回路の導体パターン、５は誘電体基板
２の除去部分、６は寄生容量、７はチップコンデンサ１
の積層の電極である。
第１図は本発明の積層チップコンデンサの実装方式の基
本構成を示す原理図、 第２図は本発明の実施例の積層チップコンデンサの実装
方式の構成を示す斜視図、 第３図は従来の積層チップコンデンサの実装方四
本構成を示す原理図、 第２図は本発明の実施例の積層チップコンデンサの実装
方式の構成を示す斜視図、 第３図は従来の積層チップコンデンサの実装方四
Claims (1)
- チップコンデンサ（１）を誘電体基板（２）上の導体
パターン（４）に接続する際、該チップコンデンサの下
に位置する該誘電体基板の部分（５）を除去したのち、
該チップコンデンサの積層の電極（７）を該導体パター
ン（４）に接続するようにしたことを特徴とする積層チ
ップコンデンサの実装方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1207283A JPH0371611A (ja) | 1989-08-10 | 1989-08-10 | 積層チップコンデンサの実装方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1207283A JPH0371611A (ja) | 1989-08-10 | 1989-08-10 | 積層チップコンデンサの実装方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0371611A true JPH0371611A (ja) | 1991-03-27 |
Family
ID=16537236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1207283A Pending JPH0371611A (ja) | 1989-08-10 | 1989-08-10 | 積層チップコンデンサの実装方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0371611A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009096003A1 (ja) * | 2008-01-29 | 2009-08-06 | Fujitsu Limited | チップコンデンサの実装構造、電子機器および実装方法 |
-
1989
- 1989-08-10 JP JP1207283A patent/JPH0371611A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009096003A1 (ja) * | 2008-01-29 | 2009-08-06 | Fujitsu Limited | チップコンデンサの実装構造、電子機器および実装方法 |
| JPWO2009096003A1 (ja) * | 2008-01-29 | 2011-05-26 | 富士通株式会社 | チップコンデンサの実装構造、電子機器および実装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04352305A (ja) | 三層構造スパイラルインダクタのインダクタンスの調整方法 | |
| JPH0318112A (ja) | チップ型ノイズフィルタの取付け構造 | |
| JPH0371611A (ja) | 積層チップコンデンサの実装方式 | |
| JP4103466B2 (ja) | 高周波コネクタの表面実装方法及び高周波コネクタ実装プリント基板並びにプリント基板 | |
| US4807036A (en) | Complex circuit component for a video signal circuit in a television receiver set | |
| JP2576687Y2 (ja) | 積層集積部品の実装構造 | |
| JPH03252193A (ja) | 配線基板 | |
| JP2910685B2 (ja) | 誘電体共振器及びそれを用いた電子機器 | |
| JPH07202522A (ja) | 電子部品の実装構造 | |
| JP2661006B2 (ja) | 誘電体フィルタ | |
| JPH05235619A (ja) | ストリップラインフィルタ | |
| JPH0328591Y2 (ja) | ||
| JPS63288097A (ja) | 高周波回路基板 | |
| JPS6297416A (ja) | チツプ形遅延素子の構成方法 | |
| JPH0582936A (ja) | リードレス部品搭載基板の電気回路 | |
| JPH05259704A (ja) | ストリップラインフィルタ | |
| JPS5919430Y2 (ja) | 高周波用コンデンサ | |
| JPH0846403A (ja) | 誘電体フィルタ用基板及び誘電体フィルタ | |
| JPH05160662A (ja) | Ｌｃフィルタ及びその形成方法 | |
| JPH07240241A (ja) | 電子部品のアース接続構造及び接続方法 | |
| JPH11283835A (ja) | チップインダクタ | |
| JPH0514101A (ja) | Ｌｃ共振子 | |
| JPH0514102A (ja) | Ｌｃ共振子 | |
| JPH0832308A (ja) | 誘電体フィルタとその特性調整方法 | |
| JPH01190104A (ja) | 高周波発振装置 |