WO2005062464A1

WO2005062464A1 - 表面実装型受動電子部品、その実装構造および実装方法

Info

Publication number: WO2005062464A1
Application number: PCT/JP2004/013437
Authority: WO
Inventors: Atsushi Toujo
Original assignee: Murata Manufacturing Co., Ltd.
Priority date: 2003-12-19
Filing date: 2004-09-15
Publication date: 2005-07-07
Also published as: TW200522429A; TWI247447B

Abstract

　積層ＬＣフィルタ（１）を実装基板上に順方向実装した場合には、調整用コンデンサ（Ｃ４）が、共振用コンデンサ（Ｃ１）と共振用インダクタ（Ｌ１）からなるＬＣ並列回路とともに、入力側の共振器（Ｑ１）を構成している。調整用コンデンサ（Ｃ６）が、共振用コンデンサ（Ｃ２）と共振用インダクタ（Ｌ２）からなるＬＣ並列回路とともに、出力側の共振器（Ｑ２）を構成している。ところが、積層ＬＣフィルタ（１）を１８０度回転させて左右逆にして実装基板上に実装した場合には、調整用コンデンサ（Ｃ５）が、共振用コンデンサ（Ｃ２）と共振用インダクタ（Ｌ２）からなるＬＣ並列回路とともに、入力側の共振器（Ｑ１）を構成している。調整用コンデンサ（Ｃ３）が、共振用コンデンサ（Ｃ１）と共振用インダクタ（Ｌ１）からなるＬＣ並列回路とともに、出力側の共振器（Ｑ２）を構成している。

Description

明細書

表面実装型受動電子部品、その実装構造および実装方法

技術分野

[0001] 本発明は、例えば、携帯電話等の移動体通信機器や W— LANに使用される LCフィルタなどの表面実装型受動電子部品、その実装構造および実装方法に関する。背景技術

[0002] 一般的な表面実装型受動電子部品においては、実装方向が前後左右逆になつても問題な、ように設計されて、る。表裏の区別がな、チップコンデンサの場合には、上下も問わない。そして、通常、これらの表面実装型受動電子部品は、実装方向に関係なぐ同じ特性が得られるように構成されている。

[0003] このような、表面実装型受動電子部品 (LCフィルタ）は、構成要素である受動素子の特性がばらつくため、周波数特性などがばらつき易いという問題がある。そして、例えば、周波数特性を調整する方法として、特許文献 1に記載の方法が知られている。この方法は、製品上面に設けた電極をレーザなどで削って（トリミングして)その電極によって形成される容量を調整し、それによつて所望の周波数特性を得ようとするものである。

[0004] しかし、この方法は、加工コストが高価であることと、表面実装型受動電子部品の小型化、低背化が進んだことにより、トリミング電極やトリミング用の領域や保護膜の印刷領域などが採れなくなつてきたことから、最近行われなくなつてきた。

[0005] このため、現在、移動体通信機器などに用いられる小型の積層 LCフィルタは殆ど無調整品となっている。従って、周波数特性のばらつきの結果として、電気特性が規格力外れてしまうものもある。このような規格外の積層 LCフィルタは選別などによつて除去する必要があり、その経済的損失は単価が高い部品において大きな問題となる。

特許文献 1：特開平 11—284472号公報

発明の開示

発明が解決しょうとする課題 [0006] そこで、本発明の目的は、トリミングなどの調整をしなくても、規格外の製品が発生しにくい構造を有する表面実装型受動電子部品、その実装構造および実装方法を提供することにある。

課題を解決するための手段

[0007] 以上の目的を達成するため、第 1の発明に係る表面実装型受動電子部品は、実装基板に設けられた実装電極上に実装される表面実装型受動電子部品において、表面実装型受動電子部品の基体に内蔵された複数の受動素子が電気回路を構成し、電気回路の電気特性 (等価回路定数)が、表面実装型受動電子部品の実装方向によって異なることを特徴とする。

[0008] そして、電気回路の電気特性 (等価回路定数)は、表面実装型受動電子部品が実装基板に実装されたときの、実装電極と表面実装型受動電子部品との位置関係もしくは接続関係によって変化する。

[0009] より具体的には、表面実装型受動電子部品の基体が多層構造であり、基体の実装面近傍の内層に電気回路の構成要素であるダミー容量電極を配置し、電気回路の電気特性 (等価回路定数)が、表面実装型受動電子部品の実装方向によってダミー容量電極と実装基板に設けられた実装電極との間に形成される容量が変わることによって変化する。あるいは、電気回路の電気特性 (等価回路定数)が、表面実装型受動電子部品の実装方向によって表面実装型受動電子部品内部の電磁界分布が変わること〖こよって変ィ匕する。

[0010] また、第 1の発明に係る表面実装型受動電子部品は、表面実装型受動電子部品の基体の表面に設けられた複数のダミー端子電極を備え、ダミー端子電極の少なくとも一部はそれぞれ電気回路を構成している互いに異なる受動素子に電気的に接続するとともに、ダミー端子電極は実装基板の実装電極に電気的に接続されていてもい。

[0011] そして、一部のダミー端子電極が入出力端子電極として機能し、該入出力端子電極として機能するダミー端子電極が電気的に接続する実装基板の実装電極が、入出力実装電極として機能する。あるいは、一部のダミー端子電極がグランド端子電極として機能し、該グランド端子電極として機能するダミー端子電極が電気的に接続する実装基板の実装電極が、グランド実装電極として機能する。 [0012] 電気回路の電気特性 (等価回路定数)を、表面実装型受動電子部品の実装方向によって異なるように構成することにより、例えば、ある一方向に実装すると、電気特性が目標値より少し +側にずれ、逆方向に実装すると、目標値より少し側にずれるように設計をしておく。すなわち、ある一方向実装のときょり、逆方向実装のときの方が電気特性が側にずれるようにする。この場合、実際にできる製品も、ある一方向に実装すると、電気特性が平均的に +側にずれる。電気特性が平均的に +側にずれても、規格内に入っていれば、問題はない。し力しながら、この状態では +側で電気特性が規格から外れるものが増加し、逆に、側では電気特性が規格から外れるものが減少することが予想される。

[0013] ここで、仮に、実際にできた製品が、ある一方向に実装したときに規格範囲よりも + 側に外れたとする。このままでは、この製品は規格はずれとして除去しなければならない。しかし、前述したように、この製品を逆方向に実装すると、電気特性が側にずれるようになっている。そのため、電気特性が規格からあまり大きく外れていなければ、この製品を逆方向実装に変えることによって、その電気特性を規格内に収めることができる可能性がある。

[0014] 第 2の発明に係る表面実装型受動電子部品の実装構造は、実装基板に設けられた実装電極上に表面実装型受動電子部品を実装する実装構造において、表面実装型受動電子部品の基体に内蔵された複数の受動素子によって構成されている電気回路の電気特性が、表面実装型受動電子部品の実装方向によって異なっていることを特徴とする。

[0015] また、第 3の発明に係る表面実装型受動電子部品の実装方法は、実装基板に設けられた実装電極上に表面実装型受動電子部品を実装する実装方法において、表面実装型受動電子部品の基体に内蔵された複数の受動素子によって構成されている電気回路の電気特性を、表面実装型受動電子部品の実装方向によって異ならせることを特徴とする。

発明の効果

[0016] 本発明によれば、実装方向によって電気特性がずれるように表面実装型受動電子部品を構成したので、実装方向の条件付きで電気特性が規格内に入る確率を高くして、良品率を向上させることができる。あるいは、規格範囲を狭くしても、同じ良品率を維持できる。

図面の簡単な説明

[図 1]本発明に係る表面実装型受動電子部品の第 1実施例を示す分解斜視図。

[図 2]図 1に示した表面実装型受動電子部品の外観斜視図。

[図 3]図 2に示した表面実装型受動電子部品の電気等価回路図。

[図 4]図 2に示した表面実装型受動電子部品を実装基板に順方向実装した状態を示す平面図。

[図 5]図 2に示した表面実装型受動電子部品を実装基板に順方向実装したときの電気等価回路図。

[図 6]図 2に示した表面実装型受動電子部品を実装基板に逆方向実装した状態を示す平面図。

[図 7]図 2に示した表面実装型受動電子部品を実装基板に逆方向実装したときの電気等価回路図。

[図 8]図 2に示した表面実装型受動電子部品の透過特性および減衰特性を示すダラフ。

[図 9]図 2に示した表面実装型受動電子部品の作用効果を説明するためのグラフ。

[図 10]本発明に係る表面実装型受動電子部品の第 2実施例を示す分解斜視図。

[図 11]図 10に示した表面実装型受動電子部品の外観斜視図。

[図 12]図 11に示した表面実装型受動電子部品を実装基板に順方向実装した状態を示す平面図。

[図 13]図 11に示した表面実装型受動電子部品を実装基板に順方向実装したときの電気等価回路図。

[図 14]図 11に示した表面実装型受動電子部品を実装基板に逆方向実装したときの電気等価回路図。

[図 15]図 10に示した表面実装型受動電子部品の変形例を示す分解斜視図。

[図 16]本発明に係る表面実装型受動電子部品の第 3実施例を示す分解斜視図。

[図 17]図 16に示した表面実装型受動電子部品の外観斜視図。 [図 18]図 17に示した表面実装型受動電子部品を実装基板に順方向実装した状態を示す平面図。

圆 19]図 17に示した表面実装型受動電子部品を実装基板に順方向実装したときの電気等価回路図。

[図 20]本発明に係る表面実装型受動電子部品の第 4実施例を示す分解斜視図。圆 21]図 20に示した表面実装型受動電子部品の外観斜視図。

[図 22]図 21に示した表面実装型受動電子部品を実装基板に順方向実装した状態を示す平面図。

圆 23]図 21に示した表面実装型受動電子部品を実装基板に順方向実装したときの電気等価回路図。

[図 24]図 21に示した表面実装型受動電子部品を実装基板に逆方向実装したときの電気等価回路図。

圆 25]図 20に示した表面実装型受動電子部品の変形例を示す分解斜視図。

[図 26]本発明に係る表面実装型受動電子部品の第 5実施例を示す分解斜視図。圆 27]図 26に示した表面実装型受動電子部品の外観斜視図。

[図 28]図 27に示した表面実装型受動電子部品を実装基板に順方向実装した状態を示す平面図。

圆 29]図 27に示した表面実装型受動電子部品を実装基板に順方向実装したときの電気等価回路図。

[図 30]図 27に示した表面実装型受動電子部品を実装基板に逆方向実装したときの電気等価回路図。

[図 31]本発明に係る表面実装型受動電子部品の第 6実施例を示す分解斜視図。圆 32]図 31に示した表面実装型受動電子部品の外観斜視図。

圆 33]図 32に示した表面実装型受動電子部品を実装基板に順方向実装したときの電気等価回路図。

圆 34]図 32に示した表面実装型受動電子部品を実装基板に逆方向実装したときの電気等価回路図。

[図 35]本発明に係る表面実装型受動電子部品の第 7実施例を示す分解斜視図。圆 36]図 35に示した表面実装型受動電子部品の外観斜視図。

[図 37]図 36に示した表面実装型受動電子部品を実装基板に順方向実装した状態を示す平面図。

圆 38]図 36に示した表面実装型受動電子部品を実装基板に順方向実装したときの電気等価回路図。

[図 39]図 36に示した表面実装型受動電子部品を実装基板に逆方向実装したときの電気等価回路図。

圆 40]本発明に係る表面実装型受動電子部品の第 8実施例を示す分解斜視図。圆 41]図 40に示した表面実装型受動電子部品の外観斜視図。

圆 42]図 41に示した表面実装型受動電子部品を実装基板に順方向実装した状態を示す平面図。

圆 43]図 41に示した表面実装型受動電子部品を実装基板に順方向実装したときの電気等価回路図。

圆 44]図 41に示した表面実装型受動電子部品を実装基板に逆方向実装したときの電気等価回路図。

圆 45]本発明に係る表面実装型受動電子部品の第 9実施例を示す分解斜視図。圆 46]図 45に示した表面実装型受動電子部品の外観斜視図。

圆 47]図 46に示した表面実装型受動電子部品を実装基板に順方向実装した状態を示す平面図。

圆 48]図 46に示した表面実装型受動電子部品を実装基板に順方向実装したときの電気等価回路図。

[図 49]図 46に示した表面実装型受動電子部品を実装基板に逆方向実装したときの電気等価回路図。

圆 50]図 45に示した表面実装型受動電子部品の変形例を示す分解斜視図。

圆 51]図 50に示した表面実装型受動電子部品の外観斜視図。

[図 52]図 51に示した表面実装型受動電子部品を実装基板に順方向実装した状態を示す平面図。

圆 53]図 51に示した表面実装型受動電子部品を実装基板に順方向実装したときの電気等価回路図。

[図 54]図 51に示した表面実装型受動電子部品を実装基板に逆方向実装したときの電気等価回路図。

発明を実施するための最良の形態

[0018] 以下、本発明に係る表面実装型受動電子部品、その実装構造および実装方法の実施例について添付図面を参照して説明する。

[0019] (第 1実施例、図 1一図 9)

図 1に示すように、積層 LCフィルタ 1は、共振用コンデンサ電極 3, 4、調整用コンデンサ電極 5, 6, 7, 8、共通コンデンサ電極 9, 10、結合用コンデンサ電極 11, 12、グランド電極 13, 14、インダクタ用ビアホール 21a— 21e, 22a— 22eおよび層間接続用ビアホール 26をそれぞれ設けた絶縁シート 2等にて構成されている。絶縁シート 2 は、誘電体セラミック粉末や磁性体セラミック粉末を結合剤等と一緒に混練したものをシート状にしたものである。

[0020] 電極 3— 14は、 Ag, Pd, Cu, Auやこれらの合金等からなり、スパッタリング法、蒸着法、印刷法、フォトリソグラフィ法などの方法により形成される。インダクタ用ビアホール 21a— 21e, 22a— 22eや層間接続用ビアホール 26は、絶縁シート 2に金型、レ一ザ等で孔をあけ、 Ag, Pd, Cu, Auやこれらの合金等の導電体材料をこの孔に充填する、あるいは、孔の内周面に付与することにより形成される。

[0021] インダクタ用ビアホール 21a— 21e, 22a— 22eは、それぞれ絶縁シート 2の積み重ね方向に連接して柱状インダクタ LI, L2を構成する。これらの柱状インダクタ LI, L 2の軸方向はシート 2の表面に対して垂直である。柱状インダクタ LI, L2は、それぞれの一端が共通コンデンサ電極 9, 10に接続され、他端がグランド電極 13に接続されている。共通コンデンサ電極 9, 10は、図面上、絶縁シート 2の左右に分かれて配置されている。なお、以下の説明での左右、奥、手前などの方向を示す表現は、全て援用して、る図面上での位置関係を示す意味で用いて、る。

[0022] 絶縁シート 2の左右に分かれて配設された共振用コンデンサ電極 3, 4は、それぞれの端部がシート 2の左右の辺に露出している。これらの共振用コンデンサ電極 3, 4 は、それぞれ絶縁シート 2を挟んでグランド電極 14に対向し、共振用コンデンサ C1, C2を形成する。

[0023] 絶縁シート 2の左右に分かれて配設された帯状の調整用コンデンサ電極 5, 6, 7, 8は、それぞれの端部がシート 2の左右の辺に露出している。調整用コンデンサ電極 5, 7はシート 2の奥側の左右に配置され、調整用コンデンサ電極 6, 8はシート 2の手前側の左右に配置されている。調整用コンデンサ電極 5, 6は、絶縁シート 2を挟んで共振用コンデンサ電極 3および共通コンデンサ電極 9に対向し、それぞれ調整用コンデンサ C3, C4を形成する。調整用コンデンサ電極 7, 8は、絶縁シート 2を挟んで共振用コンデンサ電極 4および共通コンデンサ電極 10に対向し、それぞれ調整用コンデンサ C5, C6を形成する。

[0024] ここに、調整用コンデンサ電極 5と 7はそのパターン形状が等しぐ従って、調整用コンデンサ C3と C5の静電容量は等しい。同様に、調整用コンデンサ電極 6と 8はそのノターン形状が等しぐ従って、調整用コンデンサ C4と C6の静電容量は等しい。さらに、調整用コンデンサ電極 5, 7のパターン幅を、調整用コンデンサ電極 6, 8のパターン幅より太くして、調整用コンデンサ C3, C5の静電容量が調整用コンデンサ C4, C6の静電容量より大きくなるように設定されて!、る。

[0025] 絶縁シート 2の奥側及び手前側に配設された帯状の結合用コンデンサ電極 11, 12 は、絶縁シート 2を挟んでそれぞれ共通コンデンサ電極 9, 10に対向し、結合用コンデンサ C7を形成する。

[0026] 各シート 2は積み重ねられ、一体的に焼成されることにより、図 2に示す積層体 30とされる。積層体 30の左端面には上下面まで延在するように入出力端子電極 31およびダミー端子電極 33, 34が形成され、右端面には上下面まで延在するように入出力端子電極 32およびダミー端子電極 35, 36が形成されている。積層体 30の奥側および手前側の側面には上下面まで延在するようにグランド端子電極 Gl, G2が形成されてヽる。つまり、端子電極 31, 33, 34と 32, 36, 35、および、 G1と G2は 180度回転対称に配設されている。これらの端子電極 31— 36, Gl, G2はスパッタリング法、蒸着法、塗布法、印刷法などの方法によって形成される。

[0027] 入出力端子電極 31には共振用コンデンサ電極 3が電気的に接続され、入出力端子電極 32には共振用コンデンサ電極 4が電気的に接続されている。ダミー端子電極 33には調整用コンデンサ電極 5が電気的に接続され、ダミー端子電極 34には調整用コンデンサ電極 6が電気的に接続されている。また、ダミー端子電極 35には調整用コンデンサ電極 7が電気的に接続され、ダミー端子電極 36には調整用コンデンサ電極 8が電気的に接続されている。さら〖こ、グランド端子電極 Gl, G2には、グランド電極 13, 14の奥側および手前側がそれぞれ電気的に接続されてヽる。

[0028] 図 3はこうして得られた積層 LCフィルタ 1の電気等価回路図である。共振用コンデンサ C1と共振用インダクタ L1は、基本 LC並列回路を構成している。同様に、共振用コンデンサ C2と共振用インダクタ L2は、基本 LC並列回路を構成している。この二つの基本 LC並列回路は、結合用コンデンサ C7を介して電気的に接続されている。また、二つの基本 LC並列回路は、インダクタ L1と L2が磁界結合している。また、調整用コンデンサ C3, C4はその一端が入力端子電極 31に接続され、調整用コンデンサ C5, C6はその一端が出力端子電極 32に接続されている。

[0029] この積層 LCフィルタ 1は、図 4に示すような実装電極を表面に設けた実装基板上に実装される。図 4において、実装基板上には入力信号線路に繋がっている入力実装電極 41、出力信号線路に繋がっている出力実装電極 42、ダミー実装電極 43, 45が設けられている。また、同様に、グランドパターンに繋がっているグランド実装電極 47 , 48、グランド実装電極 47, 48に電気的に接続されたダミー実装電極 44, 46が設けられている。つまり、実装電極 41, 43, 44と 42, 46, 45は回転非対称に配設されている。なお、ダミー実装電極 43, 45は省略してもよい。

[0030] 積層 LCフィルタ 1のダミー実装電極 43— 46は、実装基板のダミー実装電極 44, 4 6に電気的に接続されれば、ダミー実装電極 43— 46のそれぞれに個別に接続されている調整用コンデンサ C3— C6が、共振用コンデンサ C1あるいは C2に並列に（シヤントに)接続されることになり、内部電気回路の一部として機能する。しかし、ダミー実装電極 43— 46が、実装基板のダミー実装電極 43, 45に電気的に接続されれば、ダミー実装電極 43— 46のそれぞれに個別に接続されている調整用コンデンサ C3 一 C6は他端が電気的に開放され、内部電気回路の一部として機能しない。

[0031] 従って、積層 LCフィルタ 1を図 4に示すように実装基板上に実装した場合には、その等価回路は図 5の回路となる。つまり、調整用コンデンサ C4が、共振用コンデンサ CIと共振用インダクタ LIからなる基本 LC並列回路とともに、入力側の共振器 Qlを構成している。同様に、調整用コンデンサ C6が、共振用コンデンサ C2と共振用インダクタ L2からなる基本 LC並列回路とともに、出力側の共振器 Q2を構成している。なお、以下において、積層 LCフィルタ 1をこの方向に実装した場合を順方向実装と称す。ただし、この表現は、実装方向を区別するために便宜的に用いているだけで特別な意味はない。

[0032] ところが、積層 LCフィルタ 1を図 6に示すように 180度回転させて左右逆にして実装基板上に実装した場合には、その等価回路は図 7の回路となる。つまり、調整用コンデンサ C5が、共振用コンデンサ C2と共振用インダクタ L2からなる基本 LC並列回路とともに、入力側の共振器 Q1を構成している。同様に、調整用コンデンサ C3が、共振用コンデンサ C1と共振用インダクタ L1からなる基本 LC並列回路とともに、出力側の共振器 Q2を構成している。なお、以下において、積層 LCフィルタ 1をこの方向に実装した場合を逆方向実装と称す。この表現にも特別な意味はない。

[0033] 調整用コンデンサ C3, C5の静電容量は、調整用コンデンサ C4, C6の静電容量より大きくなるように設定されているので、積層 LCフィルタ 1を順方向実装したときの共振器 Ql, Q2の共振周波数の方が、逆方向実装したときの共振器 Ql, Q2の共振周波数より高くなる。つまり、積層 LCフィルタ 1の実装方向によって共振器 Ql, Q2の共振静電容量が変わり、共振器 Ql, Q2の共振周波数が変化する。図 8は、積層 LCフィルタ 1を順方向実装したときの透過特性 S 21 aおよび反射特性 S 11 a (点線にて表示）と、逆方向実装したときの透過特性 S21bおよび反射特性 Sl lb (実線にて表示）とを示したグラフである。

[0034] ここで、本第 1実施例の積層 LCフィルタ 1の作用効果について、従来の積層 LCフィルタと比較しながら詳説する。

[0035] 図 9は、生産された積層 LCフィルタのフィルタ特性のばらつき分布を示すグラフである。図 9 (A)は、従来の積層 LCフィルタのフィルタ特性のばらつき分布を示すもので、順方向実装しても逆方向実装しても、同じフィルタ特性が得られるように構成されている。図 9において、符号 Pは規格中央値であり、符号 P1が規格下限値、符号 P2 が規格上限値を表示している。符号 Dは規格範囲を表し、符号 Wは積層 LCフィルタのばらつき範囲を表している。従って、規格下限値 P1と規格上限値 P2で囲まれた領域 R1に入っている積層 LCフィルタは合格品であり、それ以外の領域 R2, R3 (09 ( A)において斜線にて表示）に入っている積層 LCフィルタは不合格品となる。図 9 (A )から分かるように、従来の積層 LCフィルタは順方向実装しても逆方向実装しても、ばらつきのピークが規格中央値 Pになるように設計されている。

[0036] これに対して、図 9 (B)は、本第 1実施例の積層 LCフィルタ 1のフィルタ特性のばらつき分布を示すものである。積層 LCフィルタ 1は実装方向によって共振静電容量が変わり、共振器 Ql, Q2の共振周波数を変化させることができるので、積層 LCフィルタ 1を順方向実装した場合には、ばらつきのピークが規格中央値 Pより少し +側にずれ (分布曲線 51参照）、逆方向実装した場合には、ばらつきのピークが規格中央値 P より少し" f則にずれる (分布曲線 52参照)ように設計する。すなわち、順方向実装したときより、逆方向実装したときの方がフィルタ特性が" f則にずれるようにする。この場合、実際にできた積層 LCフィルタ 1を順方向実装すると、フィルタ特性が平均的に +側にずれる。フィルタ特性が平均的に +側にずれても、規格内に入っていれば問題はない。しかしながら、分布曲線 51から分力るように、この状態では +側でフィルタ特性が規格カゝら外れるものが増加し (規格上限値 P2を超えた部分 R3参照）、逆に、側ではフィルタ特性が規格力外れるものが減少する。

[0037] ここで、順方向実装したままでは、フィルタ特性が規格範囲よりも +側に外れた積層 LCフィルタ 1は、不合格品として除去しなければならない。しかし、前述したように、この積層 LCフィルタ 1を逆方向実装すると、フィルタ特性が側にずれるようになつている。そのため、フィルタ特性が規格力もあまり大きく外れていなければ、この順方向実装では不合格品となる積層 LCフィルタ 1を逆方向実装に変えることによって、そのフィルタ特性を規格内に収めることができる。つまり、図 9 (B)に示すように、分布曲線 5 1の規格上限値 P2を超えた部分 R3を、実装方向を逆にすることによって分布曲線 5 2の部分 R3'に移動できる。

[0038] こうして規格内に入る方向性を選定された積層 LCフィルタ 1は、この後、特性の出た方向に方向性マークが後付けされるので、外観上は変わらない。この結果、従来のトリミング方法と比べ、特別な設備を必要としないで、フィルタ特性が規格内に入る確率を高くすることができ、良品率を向上させることができる。あるいは、規格範囲を狭くしても、同じ良品率を維持できる。

[0039] (第 2実施例、図 10—図 15)

図 10に示すように、第 2実施例の積層 LCフィルタ 1Aは、前記第 1実施例の積層 L

Cフィルタ 1において、調整用コンデンサ電極 5, 6, 7, 8と共通コンデンサ電極 9, 10 を削除して、グランド電極 14の形成された層の下に新たにダミーコンデンサ電極 55,

56を設けたものである。

[0040] インダクタ用ビアホール 21a— 21e, 22a— 22eからなる柱状インダクタ LI, L2は、それぞれの一端が共振用コンデンサ電極 3, 4に接続され、他端がグランド電極 13に接続されている。

[0041] 絶縁シート 2の左右に配設されたダミーコンデンサ電極 55, 56は、それぞれの端部がシート 2の左右の辺の中央に引き出されている。ダミーコンデンサ電極 55, 56はシート 2の中央より奥側の左右に配置されている。

[0042] 絶縁シート 2の奥側及び手前側に配設された帯状の結合用コンデンサ電極 11, 12 は、絶縁シート 2を挟んでそれぞれ共振用コンデンサ電極 3, 4に対向し、結合用コンデンサ C7を形成する。

[0043] 各シート 2は積み重ねられ、一体的に焼成されることにより、図 11に示す積層体 30 とされる。積層体 30の左端面には上下面まで延在するように入出力端子電極 31が形成され、右端面には上下面まで延在するように入出力端子電極 32が形成されて V、る。積層体 30の奥側および手前側の側面には上下面まで延在するようにグランド端子電極 Gl, G2が形成されている。つまり、端子電極 31と 32, G1と G2は 180度回転対称に配設されている。

[0044] 入出力端子電極 31には共振用コンデンサ電極 3とダミーコンデンサ電極 55が電気的に接続され、入出力端子電極 32には共振用コンデンサ電極 4とダミーコンデンサ電極 56が電気的に接続されている。さら〖こ、グランド端子電極 Gl, G2には、グランド電極 13, 14の奥側および手前側がそれぞれ電気的に接続されてヽる。

[0045] この積層 LCフィルタ 1 Aは、図 12に示すような実装電極を表面に設けた実装基板上に実装される。図 12において、実装基板上には入力実装電極 41、出力実装電極 42、グランド実装電極 47, 48が設けられている。グランド実装電極 48は積層 LCフィルタ 1Aの下面の実装方向片側（下側）略半分に対向するグランド延在部 48aを設けている。

[0046] 図 13は、図 12のように実装 (順方向実装）された状態の積層 LCフィルタ 1 Aの電気等価回路図である。積層 LCフィルタ 1Aは、共振用コンデンサ C1と共振用インダクタ L1が基本 LC並列回路を構成している。同様に、共振用コンデンサ C2と共振用インダクタ L2が基本 LC並列回路を構成している。この二つの基本 LC並列回路は、結合用コンデンサ C7を介して電気的に接続されている。

[0047] ここに、積層 LCフィルタ 1Aを図 12のように順方向実装した状態では、ダミーコンデンサ電極 55と 56は、実装基板のグランド実装電極 48のグランド延在部 48aに対向しない。従って、ダミーコンデンサ電極 55, 56とグランド延在部 48aとの間には静電容量は発生しない。従って、図 13に示すように、積層 LCフィルタ 1を順方向実装した場合には、共振用コンデンサ C1と共振用インダクタ L1からなる基本 LC並列回路が、入力側の共振器 Q1を構成している。同様に、共振用コンデンサ C2と共振用インダクタ L2からなる基本 LC並列回路が、出力側の共振器 Q2を構成している。

[0048] ところが、積層 LCフィルタ 1Aを 180度回転させて左右逆にして実装基板上に実装

(逆方向実装）した場合には、ダミーコンデンサ電極 55と 56は、実装基板のグランド実装電極 48のグランド延在部 48aに対向するようになる。従って、ダミーコンデンサ電極 55, 56とグランド延在部 48aとの間に静電容量が発生し、それぞれダミーコンデンサ C18, C19を形成する。その等価回路は図 14の回路となる。つまり、ダミーコンデンサ C 19が、共振用コンデンサ C2と共振用インダクタ L2からなる基本 LC並列回路とともに、入力側の共振器 Q1を構成している。同様に、ダミーコンデンサ C18が、共振用コンデンサ C1と共振用インダクタ L1からなる基本 LC並列回路とともに、出力側の共振器 Q2を構成して、る。

[0049] これにより、積層 LCフィルタ 1Aを順方向実装したときの共振器 Ql, Q2の共振周波数の方が、逆方向実装したときの共振器 Ql, Q2の共振周波数より大きくなる。つまり、積層 LCフィルタ 1Aの実装方向によって共振静電容量が変わり、共振器 Ql, Q 2の共振周波数が変化する。従って、本第 2実施例の積層 LCフィルタ 1 Aは、前記第 1実施例の積層 LCフィルタ 1と同様の作用効果を奏する。

[0050] 図 15に示す積層 LCフィルタ 1A'は、積層 LCフィルタ 1Aと同じ作用効果を奏する変形例である。すなわち、積層 LCフィルタ 1Aにおいて、ダミーコンデンサ電極 55, 5

6を入出力端子電極 31, 32を介さないで、層間接続用ビアホール 26を介して共振用コンデンサ電極 3 , 4に電気的に接続させたものである。

[0051] (第 3実施例、図 16—図 19]

図 16に示すように、積層 LCフィルタ 1Bは、インダクタ電極 61, 62, 63、共振用コンデンサ電極 64, 65、結合用コンデンサ電極 66, 67およびグランド電極 13, 14をそれぞれ設けた絶縁シート 2等にて構成されている。

[0052] インダクタ電極 61, 62, 63はそれぞれインダクタ L8, L9, L10を構成する。インダクタ電極 61— 63は、それぞれの一端が絶縁シート 2の手前側の辺に露出している。さらに、インダクタ電極 61の他端は引き出し部を介して絶縁シート 2の左辺中央部に引き出され、インダクタ電極 63の他端は引き出し部を介して絶縁シート 2の右辺中央部に引き出されている。

[0053] 絶縁シート 2の奥側に配設された共振用コンデンサ電極 64, 65は、それぞれの端部がシート 2の奥側の辺に露出している。これらの共振用コンデンサ電極 64, 65は、それぞれ絶縁シート 2を挟んでインダクタ電極 61, 62, 63の先端部に対向し、共振用コンデンサ C8, C9, C 10を形成する。

[0054] 絶縁シート 2に配設された帯状の結合用コンデンサ電極 66, 67は、絶縁シート 2を挟んでそれぞれインダクタ電極 61, 62並びにインダクタ電極 62, 63に対向し、結合用コンデンサ Cl l, C 12を形成する。

[0055] グランド電極 13, 14は絶縁シート 2に広面積に配設され、それぞれの中央部に開口部 13a, 14aを有している。ここに、開口部 13aと 14aの大きさは相互に異なるように設計されている。本第 3実施例では、開口部 14aの方力開口部 13aより大きくなるように設計されている。

[0056] 各シート 2は積み重ねられ、一体的に焼成されることにより、図 17に示す積層体 30 とされる。このとき、各電極 31, 32, Gl, G2が高さ方向において上下対称になるように絶縁シート 2の厚みを設定しておく。積層体 30の左の端面には入出力端子電極 3 1が上下面まで延在するように形成され、右の端面には入出力端子電極 32が上下面まで延在するように形成されてヽる。積層体 30の奥側および手前側の側面にはダランド端子電極 Gl, G2が上下面まで延在するように形成されている。つまり、端子電極 31と 32, G1と G2は表裏反転対称に配設されている。

[0057] 入出力端子電極 31にはインダクタ電極 61の引き出し部が電気的に接続され、入出力端子電極 32にはインダクタ電極 63の引き出し部が電気的に接続されている。さらに、グランド端子電極 G1にはグランド電極 13, 14の奥側および共振用コンデンサ電極 64, 65が電気的に接続され、グランド端子電極 G2にはグランド電極 13, 14の手前側およびインダクタ電極 61, 62, 63の一端が電気的に接続されている。

[0058] この積層 LCフィルタ 1Bは、図 18に示すような実装電極を表面に設けた実装基板上に実装される。図 18において、実装基板上には入力実装電極 41、出力実装電極 42、グランド実装電極 47, 48が設けられている。グランド実装電極 47と 48の間には積層 LCフィルタ 1Bの下面の少なくとも中央部に対向するグランド延在部 48aが設けられている。

[0059] 図 19は、図 18のように実装 (順方向実装）された状態の積層 LCフィルタ 1Bの電気等価回路図である。積層 LCフィルタ 1Bは、共振用コンデンサ C8と共振用インダクタ L8が基本 LC並列回路を構成し、共振用コンデンサ C9と共振用インダクタ L9が基本 LC並列回路を構成し、共振用コンデンサ C10と共振用インダクタ L10が基本 LC並列回路を構成している。この三つの基本 LC並列回路は、結合用コンデンサ Cl l, C 12を介して電気的に接続されて!ヽる。

[0060] ここに、積層 LCフィルタ 1Bを図 18のように順方向実装した状態では、グランド電極 13が積層 LCフィルタ 1Bの上部側に配置され、グランド電極 14が下部側に配置される。下部側に配置されたグランド電極 14の開口部 14aは、実装基板のグランド延在部 48aによって塞がれた状態となる。すなわち、開口部 14aは実質的に存在しないことになる。一方、上部側に配置されたグランド電極 13の開口部 13aはそのまま存在し、インダクタ電極 62と対向し、その対向面積に応じた電磁界分布を積層体 30の内部に形成する。

[0061] ところが、積層 LCフィルタ 1Bを表裏反転させて実装基板上に実装 (逆方向実装)した場合には、グランド電極 13が積層 LCフィルタ IBの下部に配置され、グランド電極 14が上部に配置される。下部に配置されたグランド電極 13の開口部 13aは、実装基板のグランド延在部 48aによって塞がれた状態となり、実質的に存在しな、ことになる。一方、上部に配置されたグランド電極 14の開口部 14aはそのまま存在し、インダクタ電極 62と対向し、その対向面積に応じた電磁界分布を積層体 30の内部に形成する。開口部 14aと開口部 13aの開口面積が異なるため、表裏反転によって積層体 30 内の電磁界分布も異なったものになり、フィルタ特性も変わる。具体的には、共振用コンデンサ C9と共振用インダクタ L9からなる共振回路の特性が変わる。

[0062] この結果、本第 3実施例の積層 LCフィルタ 1Bは、前記第 1実施例の積層 LCフィルタ 1と同様の作用効果を奏する。なお、グランド電極 13, 14の開口部 13a, 14aの面積を等しくし、その代わりにインダクタ電極 61, 62, 63の積層方向の位置を中央からずらしても、表裏反転実装によってフィルタ特性を変えて同様の作用効果を奏することがでさる。

[0063] (第 4実施例、図 20—図 25)

図 20に示すように、積層 LCフィルタ 1Cは、共振用コンデンサ電極 3, 4、結合用コンデンサ電極 11, 12、グランド電極 14、インダクタ用ビアホール 21a— 21e, 22a— 2 2eおよび調整用インダクタ電極 68, 69をそれぞれ設けた絶縁シート 2等にて構成されている。

[0064] インダクタ用ビアホール 21a— 21e, 22a— 22eからなる柱状インダクタ LI, L2は、それぞれの一端が共振用コンデンサ電極 3, 4に接続され、他端が調整用インダクタ電極 68, 69【こ接続されて!ヽる。

[0065] 絶縁シート 2の左右に配設された調整用インダクタ電極 68, 69は、それぞれの一端が絶縁シート 2の手前側の辺に露出し、他端が奥側の辺に露出している。調整用インダクタ電極 68, 69はそれぞれ、ノ《ターン幅の異なる二つの部分 68a, 68b、 69a , 69bからなる。そして、パターン幅の狭い部分 68aが調整用インダクタ L3を形成し、パターン幅の広、部分 68bが調整用インダクタ L5を形成し、パターン幅の狭、部分 69aが調整用インダクタ L4を形成し、パターン幅の広、部分 69bが調整用インダクタ L6を形成する。 [0066] 各シート 2は積み重ねられ、一体的に焼成されることにより、図 21に示す積層体 30 とされる。積層体 30の左端面には入出力端子電極 31が上下面まで延在するよう〖こ形成され、右端面には入出力端子電極 32が上下面まで延在するように形成されている。積層体 30の奥側および手前側の側面にはグランド端子電極 Gl, G2が上下面まで延在するように形成されている。つまり、端子電極 31と 32, G1と G2は 180度回転対称に配設されている。

[0067] 入出力端子電極 31には共振用コンデンサ電極 3が電気的に接続され、入出力端子電極 32には共振用コンデンサ電極 4が電気的に接続されている。グランド端子電極 G1には、調整用インダクタ電極 68, 69のパターン幅の狭い部分 68a, 69aおよびグランド電極 14が電気的に接続されている。グランド端子電極 G2には、調整用インダクタ電極 68, 69のパターン幅の広い部分 68b, 69bおよびグランド電極 14が電気的に接続されている。

[0068] この積層 LCフィルタ 1Cは、図 22に示すような実装電極を表面に設けた実装基板上に実装される。図 22において、実装基板上には入力実装電極 41、出力実装電極 42、グランド実装電極 48、ダミー実装電極 49が設けられている。つまり、実装電極 4 8と 49は回転非対称に配設されている。なお、ダミー実装電極 49は省略してもよい。

[0069] 図 23は、図 22のように実装 (順方向実装）された状態の積層 LCフィルタ 1Cの電気等価回路図である。積層 LCフィルタ 1Cは、共振用コンデンサ C1と共振用インダクタ L1が基本 LC並列回路を構成し、共振用コンデンサ C2と共振用インダクタ L2が基本 LC並列回路を構成して、る。この二つの基本 LC並列回路は結合用コンデンサ C7 を介して電気的に接続されている。共振用インダクタ LI, L2とグランド端子電極 G1 の間には、それぞれ調整用インダクタ L3, L4がシリーズに接続され、共振用インダクタ LI, L2とグランド端子電極 G2の間には、それぞれ調整用インダクタ L5, L6がシリーズに接続されている。さらに、グランド端子電極 G1とグランド端子電極 G2との間には、グランド電極 14自身のインダクタンスによるインダクタ L7が接続されて、る。

[0070] ここに、積層 LCフィルタ 1Cを図 22のように順方向実装した状態では、グランド端子電極 G1は開放状態 (直接接地されな、状態）となり、グランド端子電極 G2は接地状態となる。つまり、調整用インダクタ L3, L7の直列回路と調整用インダクタ L5との並列回路が、共振用インダクタ L1に直列接続されている。同様に、調整用インダクタ L 4, L7の直列回路と調整用インダクタ L6との並列回路が、共振用インダクタ L2に直列接続されている。そこで、各インダクタ L1一 L7のインダクタンスを、条件式 L1 =L2 =Laゝ L3 = L4 = Lb、 L5 = L6 = Lc、 La≠Lb≠Lc、 L7≠0を満足するように設定すると、共振器 Ql, Q2のそれぞれの共振インダクタンス Lは以下の式で表される。

[0071] L = La+ l/ (l/ (Lb + L7) + l/Lc)

[0072] ところが、積層 LCフィルタ 1Cを 180度回転させて左右逆にして実装基板上に実装

(逆方向実装)した場合には、図 24に示すようにグランド端子電極 G1は接地状態となり、グランド端子電極 G2は開放状態となる。つまり、調整用インダクタ L5, L7の直列回路と調整用インダクタ L3との並列回路が、共振用インダクタ L1に直列接続されている。同様に、調整用インダクタ L6, L7の直列回路と調整用インダクタ L4との並列回路が、共振用インダクタ L2に直列接続されている。そして、共振器 Ql, Q2のそれぞれの共振インダクタンス Lは以下の式で表される。

[0073] L = La+ l/ (l/Lb+ l/ (Lc + L7) )

[0074] これにより、積層 LCフィルタ 1Cを順方向実装したときの共振器 Ql, Q2の共振周波数と、逆方向実装したときの共振器 Ql, Q2の共振周波数を異ならせることができる。つまり、積層 LCフィルタ 1Cの実装方向によって共振インダクタンスが変わり、共振器 Ql, Q2の共振周波数が変化する。この結果、本第 4実施例の積層 LCフィルタ 1 Cは、前記第 1実施例の積層 LCフィルタ 1と同様の作用効果を奏する。

[0075] 図 25に示す積層 LCフィルタ 1C'は、積層 LCフィルタ 1Cと同じ作用効果を奏する変形例である。すなわち、調整用インダクタ電極 70, 71からなる調整用インダクタ L3 , L4と調整用インダクタ電極 72, 73からなる調整用インダクタ L5、 L6とを別のシート 2に形成し、両者を層間接続用ビアホール 26を介して電気的に接続させたものである。

[0076] (第 5実施例、図 26—図 30]

図 26に示すように、積層 LCフィルタ 1Dは、共振用コンデンサ電極 3, 4、調整用コンデンサ電極 5, 6, 7, 8、共通コンデンサ電極 9, 10、結合用コンデンサ電極 11, 1 2、グランド電極 13, 14、インダクタ用ビアホール 21a— 21e, 22a— 22eおよび層間接続用ビアホール 26をそれぞれ設けた絶縁シート 2等にて構成されて、る。積層 LC フィルタ 1Dは、前記第 1実施例の積層 LCフィルタ 1において入出力端子電極 31, 3 2を形成して!/ヽな、ものと同様のものである。

[0077] ここに、調整用コンデンサ電極 5と 7はそのパターン形状が等しぐ従って、調整用コンデンサ C3と C5の静電容量は等しい。同様に、調整用コンデンサ電極 6と 8はそのノターン形状が等しぐ従って、調整用コンデンサ C4と C6の静電容量は等しい。さらに、調整用コンデンサ電極 5, 7のパターン幅を、調整用コンデンサ電極 6, 8のパターン幅より太くして、調整用コンデンサ C3, C5の静電容量が調整用コンデンサ C4, C6の静電容量より大きくなるように設定されて!、る。

[0078] 各シート 2は積み重ねられ、一体的に焼成されることにより、図 27に示す積層体 30 とされる。積層体 30の左の端面にはダミー端子電極 33, 34が上下面まで延在するように形成され、右の端面にはダミー端子電極 35, 36が上下面まで延在するように形成されている。積層体 30の奥側および手前側の側面にはグランド端子電極 Gl, G2 が上下面まで延在するように形成されている。つまり、端子電極 33, 34と 36, 35、 G 1と G2は 180度回転対称に配設されている。

[0079] ダミー端子電極 33には調整用コンデンサ電極 5が電気的に接続され、ダミー端子電極 34には調整用コンデンサ電極 6が電気的に接続されている。また、ダミー端子電極 35には調整用コンデンサ電極 7が電気的に接続され、ダミー端子電極 36には調整用コンデンサ電極 8が電気的に接続されている。さらに、グランド端子電極 G1, G2には、グランド電極 13, 14が電気的に接続されている。

[0080] この積層 LCフィルタ 1Dは、図 28に示すような実装電極を表面に設けた実装基板上に実装される。図 28において、実装基板上には、入力実装電極 41、出力実装電極 42、ダミー実装電極 43, 45、グランド実装電極 47, 48が設けられている。つまり、実装電極 41, 43と 42, 45は回転非対称に配設されている。

[0081] 図 29は、図 28のように実装 (順方向実装）された状態の積層 LCフィルタ 1Dの電気等価回路図である。積層 LCフィルタ 1Dは、共振用コンデンサ C1と共振用インダクタ L1が基本 LC並列回路を構成し、共振用コンデンサ C2と共振用インダクタ L2が基本 LC並列回路を構成して、る。この二つの基本 LC並列回路は結合用コンデンサ C7 を介して電気的に接続されている。ダミー端子電極 33, 34はそれぞれ調整用コンデンサ C3, C4を介して共振器 Q1に接続され、ダミー端子電極 35, 36はそれぞれ調整用コンデンサ C5, C6を介して共振器 Q2に接続されている。

[0082] ここに、積層 LCフィルタ 1Dを図 28のように順方向実装した状態では、ダミー端子電極 33は入力実装電極 41に接続された状態となり、入力端子電極として機能する。同様に、ダミー端子電極 35は出力実装電極 42に接続された状態となり、出力端子電極として機能する。一方、ダミー端子電極 34, 36は開放状態となり、グランド端子電極 Gl, G2は接地状態となる。つまり、共振用コンデンサ C1と共振用インダクタ L1 力なる基本 LC並列回路が入力側の共振器 Q1を構成し、この共振器 Q1が調整用コンデンサ C3をシリーズに介して入力端子電極 41に接続されている。同様に、共振用コンデンサ C2と共振用インダクタ L2からなる基本 LC並列回路が出力側の共振器 Q2を構成し、この共振器 Q2が調整用コンデンサ C5をシリーズに介して出力端子電極 42に接続されている。

[0083] ところが、積層 LCフィルタ 1Dを 180度回転させて左右逆にして実装基板上に実装

(逆方向実装）した場合には、図 30に示すように、ダミー端子電極 33, 35は開放状態となる。一方、ダミー端子電極 36は入力実装電極 41に接続された状態となり、入力端子電極として機能する。同様に、ダミー端子電極 34は出力実装電極 42に接続された状態となり、出力端子電極として機能する。つまり、共振用コンデンサ C2と共振用インダクタ L2からなる基本 LC並列回路が入力側の共振器 Q1を構成し、この共振器 Q1が調整用コンデンサ C6をシリーズに介して入力端子電極 41に接続されている。同様に、共振用コンデンサ C1と共振用インダクタ L1からなる基本 LC並列回路が出力側の共振器 Q2を構成し、この共振器 Q2が調整用コンデンサ C4をシリーズに介して出力端子電極 42に接続されている。

[0084] 調整用コンデンサ C3, C5の静電容量と調整用コンデンサ C4, C6の静電容量とは異なるように設定されているので、積層 LCフィルタ 1Dの実装方向を変えることにより、積層 LCフィルタ 1Dの減衰極の位置とインピーダンス特性を変えることができる。この結果、トリミングなどの調整をしなくても、インピーダンス特性が規格内に入る確率を高くすることができ、良品率を向上させることができる。 [0085] (第 6実施例、図 31—図 34)

第 6実施例では、実装方向を変えることにより、共振器の共振用インダクタカもの引出し位置を変えてインピーダンス特性を変えることができる積層 LCフィルタについて説明する。

[0086] 図 31に示すように、積層 LCフィルタ 1Eは、共振用コンデンサ電極 3, 4、入出力端子位置調整電極 75, 76、結合用コンデンサ電極 11, 12、グランド電極 13, 14およびインダクタ用ビアホール 21a— 21g, 22a— 22gをそれぞれ設けた絶縁シート 2等にて構成されている。

[0087] インダクタ用ビアホール 21a— 21g, 22a— 22gからなる柱状の共振用インダクタ L1 , L2は、それぞれの一端が共振用コンデンサ電極 3, 4に接続され、他端がグランド電極 13に接続されている。共振用コンデンサ電極 3, 4は、それぞれの端部がシート 2の左右の辺の奥側に引き出されている。共振用コンデンサ電極 3は、絶縁シート 2を挟んでグランド電極 14に対向し、共振用コンデンサ C1を形成する。共振用コンデンサ電極 4は、絶縁シート 2を挟んでグランド電極 14に対向し、共振用コンデンサ C2を形成する。

[0088] 絶縁シート 2の左右に配設された入出力端子位置調整電極 75, 76は、それぞれの端部がシート 2の左右の辺の手前側に引き出されている。入出力端子位置調整電極 75, 76は柱状の共振用インダクタ LI, L2の途中に接続されている。

[0089] 絶縁シート 2の奥側及び手前側に配設された帯状の結合用コンデンサ電極 11, 12 は、絶縁シート 2を挟んでそれぞれ入出力端子位置調整電極 75, 76に対向し、結合用コンデンサ C7を形成する。

[0090] 各シート 2は積み重ねられ、一体的に焼成されることにより、図 32に示す積層体 30 とされる。積層体 30の左の端面にはダミー端子電極 33, 34が上下面まで延在するように形成され、右の端面にはダミー端子電極 35, 36が上下面まで延在するように形成されている。積層体 30の奥側および手前側の側面にはグランド端子電極 Gl, G2 が上下面まで延在するように形成されている。つまり、端子電極 33, 34と 36, 35、 G 1と G2は 180度回転対称に配設されている。

[0091] ダミー端子電極 33には共振用コンデンサ電極 3が電気的に接続され、ダミー端子電極 34には入出力端子位置調整電極 75が電気的に接続されている。また、ダミー端子電極 35には共振用コンデンサ電極 4が電気的に接続され、ダミー端子電極 36 には入出力端子位置調整電極 76が電気的に接続されている。さらに、グランド端子電極 Gl, G2には、グランド電極 13, 14の奥側および手前側がそれぞれ電気的に接続されている。

[0092] この積層 LCフィルタ 1Eは、図 28に示す積層 LCフィルタ 1Dと同じように実装電極を表面に設けた実装基板上に実装される。図 33は、図 28のように実装 (順方向実装 )された状態の積層 LCフィルタ 1Eの電気等価回路図である。積層 LCフィルタ 1Eは、共振用インダクタ L1の途中にダミー端子電極 34が接続され、共振用インダクタ L2 の途中にダミー端子電極 36が接続されて、る。

[0093] ここに、積層 LCフィルタ 1Eを図 28のように順方向実装した状態では、ダミー端子電極 33は入力実装電極 41に接続された状態となり、入力端子電極として機能する。同様に、ダミー端子電極 35は出力実装電極 42に接続された状態となり、出力端子電極として機能する。一方、ダミー端子電極 34, 36は開放状態となる。

[0094] ところが、積層 LCフィルタ 1Eを 180度回転させて左右逆にして実装基板上に実装

(逆方向実装）した場合には、図 34に示すように、ダミー端子電極 33, 35は開放状態となる。一方、ダミー端子電極 36は入力実装電極 41に接続された状態となり、入力端子電極として機能する。同様に、ダミー端子電極 34は出力実装電極 42に接続された状態となり、出力端子電極として機能する。

[0095] つまり、共振用インダクタ L1は、ダミー端子電極 34によってインダクタ用ビアホール 21f, 21gからなるインダクタ部 Llaとインダクタ用ビアホール 21a— 21eからなるインダクタ部 Libに分岐される。同様に、共振用インダクタ L2は、ダミー端子電極 36によつてインダクタ用ビアホール 22f, 22gからなるインダクタ部 L2aとインダクタ用ビアホール 22a— 22eからなるインダクタ部 L2bに分岐される。

[0096] 以上のように、積層 LCフィルタ 1Eの実装方向を変えることにより、入出力の引出し位置が変わるので積層 LCフィルタ 1Eのインピーダンス特性を変えることができる。この結果、トリミングなどの調整をしなくても、インピーダンス特性が規格内に入る確率を高くすることができ、良品率を向上させることができる。 [0097] (第 7実施例、図 35—図 39)

第 7実施例では、実装方向を変えることにより、共振器バランスを変えることができる積層 LCフィルタについて説明する。

[0098] 図 35に示すように、積層 LCフィルタ 1Fは、共振用コンデンサ電極 3, 4、調整用コンデンサ電極 6, 7、共通コンデンサ電極 9, 10、結合用コンデンサ電極 11, 12、グランド電極 13, 14、インダクタ用ビアホール 21a— 21e, 22a— 22eおよび層間接続用ビアホール 26をそれぞれ設けた絶縁シート 2等にて構成されてヽる。積層 LCフィルタ 1Fは、前記第 1実施例の積層 LCフィルタ 1において入出力端子電極 31, 32および調整用コンデンサ電極 5, 8を形成せず、かつ、共振用コンデンサ電極 3, 4の引出し位置を変更したものと同様のものである。共振用コンデンサ電極 3の端部はシート 2 の左辺の奥側に引き出され、共振用コンデンサ電極 4の端部はシート 2の右辺の手前側に引き出されている。また、調整用コンデンサ電極 7のパターン幅は、調整用コンデンサ電極 6のパターン幅より太くして、調整用コンデンサ C5の静電容量が調整用コンデンサ C4の静電容量より大きくなるように設定されて!、る。

[0099] 各シート 2は積み重ねられ、一体的に焼成されることにより図 36に示す積層体 30とされる。積層体 30の左の端面には入出力端子電極 31およびダミー端子電極 34が上下面まで延在するように形成され、右の端面には入出力端子電極 32およびダミー端子電極 35が上下面まで延在するように形成されている。積層体 30の奥側および手前側の側面にはグランド端子電極 Gl, G2が上下面まで延在するように形成されている。

[0100] 入出力端子電極 31には共振用コンデンサ電極 3が接続され、ダミー端子電極 34 には調整用コンデンサ電極 6が接続されている。また、ダミー端子電極 35には調整用コンデンサ電極 7が接続され、入出力端子電極 32には共振用コンデンサ電極 4が接続されている。さらに、グランド端子電極 Gl, G2には、グランド電極 13, 14の奥側および手前側がそれぞれ接続されて！ヽる。

[0101] この積層 LCフィルタ 1Fは、図 37に示すような実装電極を表面に設けた実装基板上に実装される。図 37において、実装基板上には、入力実装電極 41、出力実装電極 42、ダミー実装電極 43、グランド実装電極 47, 48、グランド実装電極 47に電気的に接続されたダミー実装電極 44が設けられている。つまり、実装電極 41, 43と 42, 4 4は回転非対称に配設されて、る。

[0102] 図 38は、図 37のように実装 (順方向実装）された状態の積層 LCフィルタ 1Fの電気等価回路図である。積層 LCフィルタ 1Fは、共振用コンデンサ C1と共振用インダクタ L1が基本 LC並列回路を構成し、共振用コンデンサ C2と共振用インダクタ L2が基本 LC並列回路を構成して、る。この二つの基本 LC並列回路は結合用コンデンサ C7 を介して電気的に接続されている。また、調整用コンデンサ C4はその一端が入出力端子電極 31側に接続され、調整用コンデンサ C5はその一端が入出力端子電極 32 側に接続されている。

[0103] ここに、積層 LCフィルタ 1Fを図 37のように順方向実装した状態では、入出力端子電極 31は入力実装電極 41に接続された状態となり、入力端子電極として機能する。同様に、入出力端子電極 32は出力実装電極 42に接続された状態となり、出力端子電極として機能する。一方、ダミー端子電極 34は開放状態となり、ダミー端子電極 35 は接地状態となる。つまり、共振用コンデンサ C1と共振用インダクタ L1からなる基本 LC並列回路が入力側の共振器 Q1を構成している。一方、調整用コンデンサ C5が、共振用コンデンサ C2と共振用インダクタ L2からなる基本 LC並列回路とともに、出力側の共振器 Q2を構成して、る。

[0104] ところが、積層 LCフィルタ 1Fを 180度回転させて左右逆にして実装基板上に実装

(逆方向実装)した場合には、図 39に示すように、ダミー端子電極 35は開放状態となり、ダミー端子電極 34は接地状態となる。つまり、共振用コンデンサ C2と共振用インダクタ L2からなる基本 LC並列回路が入力側の共振器 Q1を構成している。一方、調整用コンデンサ C4が、共振用コンデンサ C 1と共振用インダクタ L 1からなる基本 LC 並列回路とともに、出力側の共振器 Q2を構成している。

[0105] 調整用コンデンサ C4の静電容量と調整用コンデンサ C5の静電容量とは異なるように設定されているので、積層 LCフィルタ 1Fの実装方向を変えることにより、積層 LC フィルタ 1Fの共振器 Q1と Q2のバランスを変えることができる。この結果、トリミングなどの調整をしなくても、共振器バランスが規格内に入る確率を高くすることができ、良品率を向上させることができる。 [0106] (第 8実施例、図 40—図 44)

第 8実施例では、実装方向を変えることにより、通過帯域幅を変えることができる積層 LCフィルタについて説明する。

[0107] 図 40に示すように、積層 LCフィルタ 1Gは、共振用コンデンサ電極 3, 4、調整用コンデンサ電極 6a, 6b、結合用コンデンサ電極 11, 12、グランド電極 13, 14およびィンダクタ用ビアホール 21a— 21g, 22a— 22gをそれぞれ設けた絶縁シート 2等にて構成されている。

[0108] インダクタ用ビアホール 21a— 21g, 22a— 22gからなる柱状の共振用インダクタ L1 , L2は、それぞれの一端が共振用コンデンサ電極 3, 4に接続され、他端がグランド電極 13に接続されている。共振用コンデンサ電極 3の端部はシート 2の左辺の奥側に引き出され、共振用コンデンサ電極 4の端部はシート 2の右辺の手前側に引き出されている。共振用コンデンサ電極 3は、絶縁シート 2を挟んでグランド電極 14に対向し、共振用コンデンサ C1を形成する。共振用コンデンサ電極 4は、絶縁シート 2を挟んでグランド電極 14に対向し、共振用コンデンサ C2を形成する。

[0109] 絶縁シート 2の左右に配設された調整用コンデンサ電極 6a, 6bは、それぞれの端部がシート 2の左右の辺の手前側に引き出されている。調整用コンデンサ電極 6aは、絶縁シート 2を挟んで調整用コンデンサ電極 6bに対向し、調整用コンデンサ C4を形成する。

[0110] 絶縁シート 2の奥側及び手前側に配設された帯状の結合用コンデンサ電極 11, 12 は、絶縁シート 2を挟んでそれぞれ共振用コンデンサ電極 3, 4に対向し、結合用コンデンサ C7を形成する。

[0111] 各シート 2は積み重ねられ、一体的に焼成されることにより図 41に示す積層体 30とされる。積層体 30の左の端面には入出力端子電極 31およびダミー端子電極 34が上下面まで延在するように形成され、右の端面には入出力端子電極 32およびダミー端子電極 35が上下面まで延在するように形成されている。積層体 30の奥側および手前側の側面にはグランド端子電極 Gl, G2が上下面まで延在するように形成されている。

[0112] 入出力端子電極 31には共振用コンデンサ電極 3が接続され、ダミー端子電極 34 には調整用コンデンサ電極 6aが接続されている。また、ダミー端子電極 35には何も接続せず、入出力端子電極 32には共振用コンデンサ電極 4および調整用コンデンサ電極 6bが接続されている。さら〖こ、グランド端子電極 Gl, G2には、グランド電極 1 3, 14の奥側および手前側がそれぞれ接続されて、る。

[0113] この積層 LCフィルタ 1Gは、図 42に示すような実装電極を表面に設けた実装基板上に実装される。図 42において、実装基板上には、入力実装電極 41、出力実装電極 42、ダミー実装電極 43、グランド実装電極 47, 48、出力実装電極 42に電気的に接続されたダミー実装電極 44が設けられてヽる。

[0114] 図 43は、図 42のように実装 (順方向実装）された状態の積層 LCフィルタ 1Gの電気等価回路図である。積層 LCフィルタ 1Gは、共振用コンデンサ C1と共振用インダクタ L1が基本 LC並列回路を構成し、共振用コンデンサ C2と共振用インダクタ L2が基本 LC並列回路を構成して、る。この二つの基本 LC並列回路は結合用コンデンサ C7 を介して電気的に接続されている。また、調整用コンデンサ C4は、共振用コンデンサ C2と共振用インダクタ L2からなる基本 LC並列回路とダミー端子電極 34との間に接続されている。

[0115] ここに、積層 LCフィルタ 1Gを図 42のように順方向実装した状態では、入出力端子電極 31は入力実装電極 41に接続された状態となり、入力端子電極として機能する。同様に、入出力端子電極 32は出力実装電極 42に接続された状態となり、出力端子電極として機能する。一方、ダミー端子電極 34は開放状態となり、ダミー端子電極 35 はダミー実装電極 44を介して入出力端子電極 32に接続された状態となる。つまり、共振用コンデンサ C1と共振用インダクタ L1からなる基本 LC並列回路が入力側の共振器 Q1を構成し、共振用コンデンサ C2と共振用インダクタ L2からなる基本 LC並列回路が出力側の共振器 Q2を構成している。ダミー端子電極 34が開放状態にあるため、調整用コンデンサ C4は機能しない。

[0116] ところが、積層 LCフィルタ 1Gを 180度回転させて左右逆にして実装基板上に実装

(逆方向実装)した場合には、図 44に示すように、ダミー端子電極 35は開放状態となり、ダミー端子電極 34はダミー実装電極 44を介して入出力端子電極 31に接続された状態となる。つまり、共振用コンデンサ C2と共振用インダクタ L2からなる基本 LC並列回路が入力側の共振器 Qlを構成し、共振用コンデンサ C1と共振用インダクタ L1 力もなる基本 LC並列回路が出力側の共振器 Q2を構成する。そして、調整用コンデンサ C4が結合用コンデンサ C 7に並列接続され、結合コンデンサとして機能して!/、る

[0117] 以上のように、積層 LCフィルタ 1Gの実装方向により、調整用コンデンサ C4を結合コンデンサとして機能させる力させな、かを決めるように設定されて!、るので、積層 L Cフィルタ 1Gの通過帯域幅および減衰極の位置を変えることができる。この結果、トリミングなどの調整をしなくても、通過帯域幅が規格内に入る確率を高くすることができ、良品率を向上させることができる。

[0118] (第 9実施例、図 45—図 54)

第 9実施例では、実装方向を変えることにより、中心周波数および通過帯域幅を変えることができる積層 LCフィルタについて説明する。

[0119] 図 45に示すように、積層 LCフィルタ 1Hは、共振用コンデンサ電極 3, 4、調整用コンデンサ電極 85, 86、共通コンデンサ電極 9, 10、結合用コンデンサ電極 11, 12、グランド電極 13, 14、インダクタ用ビアホール 21a— 21e, 22a— 22eおよび層間接続用ビアホール 26をそれぞれ設けた絶縁シート 2等にて構成されて、る。積層 LCフィルタ 1Hは、前記第 1実施例の積層 LCフィルタ 1にお、て調整用コンデンサ電極 5 , 6, 7, 8の代わりに調整用コンデンサ電極 85, 86を用いたものと同様のものである

[0120] 調整用コンデンサ電極 85, 86は、それぞれシート 2の奥側および手前側に配置されている。調整用コンデンサ電極 85の一部はシート 2の奥側の辺の中央部に引き出され、調整用コンデンサ電極 86の一部はシート 2の手前側の辺の中央部に引き出されている。調整用コンデンサ電極 85の左半分は、絶縁シート 2を挟んで共振用コンデンサ電極 3および共通コンデンサ電極 9に対向し、調整用コンデンサ C3を形成する。調整用コンデンサ電極 85の右半分は、絶縁シート 2を挟んで共振用コンデンサ電極 4および共通コンデンサ電極 10に対向し、調整用コンデンサ C5を形成する。調整用コンデンサ電極 86の左半分は、絶縁シート 2を挟んで共振用コンデンサ電極 3 および共通コンデンサ電極 9に対向し、調整用コンデンサ C4を形成する。調整用コンデンサ電極 86の右半分は、絶縁シート 2を挟んで共振用コンデンサ電極 4および共通コンデンサ電極 10に対向し、調整用コンデンサ C6を形成する。

[0121] ここに、調整用コンデンサ C3と C5の静電容量は等しぐ調整用コンデンサ C4と C6 の静電容量は等しい。さらに、調整用コンデンサ電極 85のパターン面積を、調整用コンデンサ電極 86のパターン面積より広くして、調整用コンデンサ C3, C5の静電容量が調整用コンデンサ C4, C6の静電容量より大きくなるように設定されている。

[0122] 各シート 2は積み重ねられ、一体的に焼成されることにより図 46に示す積層体 30とされる。積層体 30の左の端面には入出力端子電極 31が上下面に延在して形成され、右の端面には入出力端子電極 32が上下面に延在して形成されている。積層体 30 の奥側の側面の左右および中央部には、それぞれグランド端子電極 G 1およびダミ一端子電極 33が上下面に延在して形成され、手前側の側面の左右および中央部には、それぞれグランド端子電極 G2およびダミー端子電極 34が上下面に延在して形成されている。

[0123] 入出力端子電極 31には共振用コンデンサ電極 3が接続され、ダミー端子電極 33 には調整用コンデンサ電極 85が接続されている。また、ダミー端子電極 34には調整用コンデンサ電極 86が接続され、入出力端子電極 32には共振用コンデンサ電極 4 が接続されている。さらに、グランド端子電極 Gl, G2には、グランド電極 13, 14の奥側および手前側がそれぞれ接続されて！ヽる。

[0124] この積層 LCフィルタ 1Hは、図 47に示すような実装電極を表面に設けた実装基板上に実装される。図 47において、実装基板上には、入力実装電極 41、出力実装電極 42、グランド実装電極 47, 48が設けられている。グランド実装電極 47は、ダミー端子電極 33の実装位置を除ヽて形成されて!ヽる。

[0125] 図 48は、図 47のように実装 (順方向実装）された状態の積層 LCフィルタ 1Hの電気等価回路図である。積層 LCフィルタ 1Hは、共振用コンデンサ C1と共振用インダクタ L1が基本 LC並列回路を構成し、共振用コンデンサ C2と共振用インダクタ L2が基本 LC並列回路を構成して、る。この二つの基本 LC並列回路は結合用コンデンサ C7 を介して電気的に接続されている。また、調整用コンデンサ C3, C4はその一端が入出力端子電極 31に接続され、調整用コンデンサ C5, C6はその一端が入出力端子電極 32に接続されている。調整用コンデンサ C3と C5の他端はダミー端子電極 33に接続され、調整用コンデンサ C4と C6の他端はダミー端子電極 34に接続されて、る

[0126] ここに、積層 LCフィルタ 1Hを図 47のように順方向実装した状態では、入出力端子電極 31は入力実装電極 41に接続された状態となり、入力端子電極として機能する。同様に、入出力端子電極 32は出力実装電極 42に接続された状態となり、出力端子電極として機能する。一方、ダミー端子電極 33は開放状態となり、ダミー端子電極 34 は接地状態となる。つまり、調整用コンデンサ C4が、共振用コンデンサ C1と共振用ィンダクタ L1からなる基本 LC並列回路とともに、入力側の共振器 Q1を構成している。一方、調整用コンデンサ C6が、共振用コンデンサ C2と共振用インダクタ L2からなる基本 LC並列回路とともに、出力側の共振器 Q2を構成している。調整用コンデンサ C 3, C5は直列接続された状態で結合用コンデンサ C7に並列接続され、結合用コンデンサとして機能する。

[0127] ところが、積層 LCフィルタ 1Hを 180度回転させて左右逆にして実装基板上に実装

(逆方向実装)した場合には、図 49に示すように、ダミー端子電極 34は開放状態となり、ダミー端子電極 33は接地状態となる。つまり、調整用コンデンサ C5が、共振用コンデンサ C2と共振用インダクタ L2からなる基本 LC並列回路とともに、入力側の共振器 Q1を構成している。一方、調整用コンデンサ C3が、共振用コンデンサ C1と共振用インダクタ L1からなる基本 LC並列回路とともに、出力側の共振器 Q2を構成している。調整用コンデンサ C4, C6は直列接続された状態で結合用コンデンサ C7に並列接続され、結合用コンデンサとして機能する。

[0128] 調整用コンデンサ C3, C5の静電容量と調整用コンデンサ C4, C6の静電容量とは異なるように設定されているので、積層 LCフィルタ 1Hの実装方向を変えることにより、共振回路の共振周波数とそれらの間の結合量を同時に変えて、積層 LCフィルタ 1 Hの中心周波数および通過帯域幅を変えることができる。この結果、トリミングなどの調整をしなくても、中心周波数および通過帯域幅が規格内に入る確率を高くすることができ、良品率を向上させることができる。

[0129] 図 50に示す積層 LCフィルタ 1H'は、積層 LCフィルタ 1Hの変形例である。すなわち、共通コンデンサ電極 9, 10およびグランド電極 14を省略するとともに、グランド電極 13の引出し部の形状を変え、調整用コンデンサ電極 85, 86の積層位置を変更したものである。

[0130] 各シート 2は積み重ねられ、一体的に焼成されることにより図 51に示す積層体 30とされる。積層体 30の左の端面には入出力端子電極 31が上下面に延在して形成され、右の端面には入出力端子電極 32が上下面に延在して形成されている。積層体 30 の奥側および手前側の側面には、それぞれグランド端子電極 Gl, G2が上下面に延在して形成されている。

[0131] 入出力端子電極 31には共振用コンデンサ電極 3が接続され、入出力端子電極 32 には共振用コンデンサ電極 4が接続されている。さらに、グランド端子電極 Gl, G2には、それぞれ調整用コンデンサ電極 85, 86およびグランド電極 13の奥側および手前側がそれぞれ接続されて!ヽる。

[0132] この積層 LCフィルタ 1H'は、図 52に示すような実装電極を表面に設けた実装基板上に実装される。図 52において、実装基板上には、入力実装電極 41、出力実装電極 42、グランド実装電極 48およびダミー実装電極 49である。

[0133] 図 53は、図 52のように実装 (順方向実装）された状態の積層 LCフィルタ 1H'の電気等価回路図である。入出力端子電極 31は入力実装電極 41に接続された状態となり、入力端子電極として機能する。同様に、入出力端子電極 32は出力実装電極 42 に接続された状態となり、出力端子電極として機能する。一方、グランド端子電極 G1 は開放状態となり、グランド端子電極 G2は接地状態となる。つまり、調整用コンデンサ C4と共振用インダクタ L1とで、入力側の共振器 Q1を構成している。一方、調整用コンデンサ C6と共振用インダクタ L2とで、出力側の共振器 Q2を構成している。調整用コンデンサ C3 , C 5は直列接続された状態で結合用コンデンサ C7に並列接続され、結合用コンデンサとして機能する。

[0134] ところが、積層 LCフィルタ 1H'を 180度回転させて左右逆にして実装基板上に実装 (逆方向実装)した場合には、図 54に示すように、グランド端子電極 G2は開放状態となり、グランド端子電極 G1は接地状態となる。つまり、調整用コンデンサ C5と共振用インダクタ L2とで、入力側の共振器 Q1を構成している。一方、調整用コンデンサ C3と共振用インダクタ LIとで、出力側の共振器 Q2を構成している。調整用コンデンサ C4, C6は直列接続された状態で結合用コンデンサ C7に並列接続され、結合用コンデンサとして機能する。

[0135] 調整用コンデンサ C3, C5の静電容量と調整用コンデンサ C4, C6の静電容量とは異なるように設定されているので、積層 LCフィルタ 1H'の実装方向を変えることにより

、共振回路の共振周波数とそれらの間の結合量を同時に変えて、積層 LCフィルタ 1

H'の中心周波数および通過帯域幅を変えることができる。

[0136] (他の実施例）

なお、本発明に係る表面実装型受動電子部品、その実装構造および実装方法は、前記実施例に限定するものではなぐその要旨の範囲内で種々に変更することができる。

[0137] 前記実施例は、それぞれ内部電極やビアホールが形成された絶縁シートを積み重ねた後、一体的に焼成するものである力必ずしもこれに限定されない。絶縁シートは予め焼成されたものを用いてもよい。また、以下に説明する製法によって表面実装型受動電子部品を製造してもよい。印刷等の方法によりペースト状の絶縁材料にて絶縁層を形成した後、その絶縁層の表面にペースト状の導電性材料を塗布して電極やビアホールを形成する。次にペースト状の絶縁材料を上力も塗布して絶縁層とする。同様にして、順に重ね塗りすることにより積層構造を有する表面実装型受動電子部品が得られる。

産業上の利用可能性

[0138] 以上のように、本発明は、移動体通信機器や W— LANに使用される LCフィルタなどに有用であり、特に、トリミングなどの調整をしなくても、規格外の製品が発生しにくくできる点で優れている。

Claims

請求の範囲

[1] 実装基板に設けられた実装電極上に実装される表面実装型受動電子部品において、

前記表面実装型受動電子部品の基体に内蔵された複数の受動素子が電気回路を構成し、前記電気回路の電気特性が、前記表面実装型受動電子部品の実装方向によって異なること、

を特徴とする表面実装型受動電子部品。

[2] 前記電気回路の電気特性は、前記表面実装型受動電子部品が前記実装基板に実装されたときの、前記実装電極と前記表面実装型受動電子部品との位置関係もしくは接続関係によって変化することを特徴とする請求の範囲第 1項に記載の表面実装型受動電子部品。

[3] 前記表面実装型受動電子部品の基体の表面に設けられた複数のダミー端子電極を備え、前記ダミー端子電極はそれぞれ前記電気回路を構成してヽる互いに異なる受動素子に電気的に接続するとともに、前記ダミー端子電極の少なくとも一部は前記実装基板の実装電極に電気的に接続されていることを特徴とする請求の範囲第 2項に記載の表面実装型受動電子部品。

[4] 一部の前記ダミー端子電極が入出力端子電極として機能し、該入出力端子電極として機能するダミー端子電極が電気的に接続する前記実装基板の実装電極が、入出力実装電極として機能することを特徴とする請求の範囲第 3項に記載の表面実装型受動電子部品。

[5] 一部の前記ダミー端子電極がグランド端子電極として機能し、該グランド端子電極として機能するダミー端子電極が電気的に接続する前記実装基板の実装電極が、グランド実装電極として機能することを特徴とする請求の範囲第 3項に記載の表面実装型受動電子部品。

[6] 前記表面実装型受動電子部品の基体が多層構造であり、前記基体の実装面近傍の内層に前記電気回路の構成要素であるダミー容量電極を配置し、前記電気回路の電気特性が、前記表面実装型受動電子部品の実装方向によって前記ダミー容量電極と前記実装基板に設けられた電極との間に形成される容量が変わることによつて変化することを特徴とする請求の範囲第 2項に記載の表面実装型受動電子部品。

[7] 前記電気回路の電気特性が、前記表面実装型受動電子部品の実装方向によって前記表面実装型受動電子部品内部の電磁界分布が変わることによって変化することを特徴とする請求の範囲第 2項に記載の表面実装型受動電子部品。

[8] 実装基板に設けられた実装電極上に表面実装型受動電子部品を実装する実装構造において、

前記表面実装型受動電子部品の基体に内蔵された複数の受動素子によって構成されている電気回路の電気特性が、前記表面実装型受動電子部品の実装方向によつて異なっていること、

を特徴とする表面実装型受動電子部品の実装構造。

[9] 実装基板に設けられた実装電極上に表面実装型受動電子部品を実装する実装方法において、

前記表面実装型受動電子部品の基体に内蔵された複数の受動素子によって構成されている電気回路の電気特性を、前記表面実装型受動電子部品の実装方向によつて異ならせること、

を特徴とする表面実装型受動電子部品の実装方法。