CN102859691A

CN102859691A - 放射线检测器及其制造方法

Info

Publication number: CN102859691A
Application number: CN2011800176766A
Authority: CN
Inventors: 吉牟田利典; 徳田敏; 田边晃一; 岸原弘之; 贝野正知; 吉松圣菜; 佐藤敏幸; 桑原章二
Original assignee: Shimadzu Corp
Current assignee: Shimadzu Corp
Priority date: 2010-04-07
Filing date: 2011-02-21
Publication date: 2013-01-02
Anticipated expiration: 2031-02-21
Also published as: WO2011125277A1; US20130026468A1; JP5423880B2; EP2557597A1; EP2557597A4; JPWO2011125277A1; CN102859691B; US9985150B2

Abstract

通过将石墨基板(11)的表面的凹凸设为1μm~8μm的范围，能够使层叠形成在石墨基板(11)上的半导体层(13)的膜质稳定，提高石墨基板(11)与半导体层(13)的密合性。即使在电子阻挡层(12)介于石墨基板(11)与半导体层(13)之间的情况下，由于电子阻挡层(12)薄，石墨基板(11)的表面的凹凸被转印到电子阻挡层(12)，因此电子阻挡层(12)的表面的凹凸也大致成为该范围，起到与将半导体层(13)直接接触石墨基板(11)而形成的结构大致相同的效果。

Description

放射线检测器及其制造方法

技术领域

本发明涉及一种用于医疗领域、工业领域以及原子能领域等的放射线检测器及其制造方法。

背景技术

以往，作为高灵敏度的放射线检测器的材料，研究并开发了各种半导体材料，特别是CdTe(碲化镉)、ZnTe(碲化锌)或者CdZnTe(碲锌镉)的结晶体，并将一部分产品化。由CdTe、ZnTe、CdZnTe形成的半导体层是多晶膜(例如参照专利文献1)。

专利文献1：日本特开2001-242256号公报

发明内容

发明要解决的问题

然而，在具有这种结构的情况下，存在以下问题：仅在一部分半导体层上产生了漏电流多的部位、即“泄漏点”，或者层叠形成的半导体层的密合性差，或者形成多孔(bolus)的膜质。

本发明是鉴于这种情况而完成的，其目的在于提供一种能够使层叠形成在基板上的半导体层的膜质稳定，提高基板与半导体层的密合性的放射线检测器及其制造方法。

用于解决问题的方案

为了解决上述问题，发明人专心研究的结果是得出如下见解。

即，以往对层叠形成半导体层的基板表面的状态不作规定，因此不能根据基板表面的状态获知发生什么样的问题。因此，着眼于基板，通过实验明白了基板表面的凹凸会对半导体层造成影响。具体地说，根据采用石墨基板作为基板时的图5的(a)~图5的(c)所示的实验数据，如果凹凸大，则对层叠形成的半导体层的结晶增长造成不良影响，产生泄漏点，相反地，如果凹凸小，则层叠形成的半导体层的密合性变差而形成多孔的膜质。

图5的(a)示出在将基板表面的凹凸(表面粗糙度)设为1μm~8μm的范围的基板上层叠形成(成膜)半导体层，并以×100倍进行观察而得到的图像，图5的(b)示出在该凹凸小于1μm的基板上形成半导体层的×100倍的图像，图5的(c)示出在该凹凸超过8μm的基板上形成半导体层的×500倍的图像。在图5的(a)~图5的(c)中，设为除基板以外的成膜条件完全相同，从图像上观察由表面的不同导致的差异。关于在凹凸小于1μm的基板上层叠形成的半导体层，与图5的(a)相比，从图5的(b)可知膜质粗糙、多孔。关于在凹凸超过8μm的基板上层叠形成的半导体层，如图5的(c)所示，可知从图像上的左上方到右下方半导体层的膜质存在分界线。在凹凸超过8μm的基板上存在这种分界线，该部分成为流经过大量漏电流的泄漏点部位。

根据以上的图5的(a)~图5的(c)的实验数据得出了如下的见解：如果基板表面的凹凸在1μm~8μm的范围，则如图5的(a)所示那样能够解决上述问题。

基于这种见解的本发明采用如下的结构。

即，本发明所涉及的放射线检测器，是一种检测放射线的放射线检测器，具备：多晶膜的半导体层，其通过放射线的入射来将放射线的信息转换为电荷信息，包含CdTe(碲化镉)、ZnTe(碲化锌)或者CdZnTe(碲锌镉)；用作电压施加电极的石墨基板，其对该半导体层施加偏压，兼用作支承基板；以及读出基板，其具有读出上述电荷信息且与每个像素相应地形成的像素电极，其中，在上述石墨基板上层叠形成上述半导体层，以将半导体层和上述像素电极粘贴于内侧的方式将层叠形成有半导体层的石墨基板与上述读出基板粘贴在一起，当构成了各构件时，上述石墨基板的表面的凹凸为1μm~8μm的范围。

[作用和效果]根据本发明所涉及的放射线检测器，在多晶膜的半导体层包含CdTe、ZnTe或者CdZnTe，采用兼用作电压施加电极和支承基板的石墨基板作为基板且在读出基板侧具有像素电极的情况下，将石墨基板表面的凹凸设为1μm~8μm的范围。通过设为上述范围，防止在凹凸小于1μm的基板上因半导体层的膜质粗糙、多孔而导致基板与半导体层的密合性变差，相反地，防止在凹凸超过8μm的基板上产生泄漏点。其结果是，能够使层叠形成在基板上的半导体层的膜质稳定，提高基板与半导体层的密合性。

另外，与上述放射线检测器不同的一种放射线检测器是一种检测放射线的放射线检测器，具备：多晶膜的半导体层，其通过放射线的入射来将放射线的信息转换为电荷信息，包含CdTe(碲化镉)、ZnTe(碲化锌)或者CdZnTe(碲锌镉)；用作电压施加电极的石墨基板，其对该半导体层施加偏压，兼用作支承基板；像素电极，其读出上述电荷信息，且与每个像素相应地形成；以及读出基板，其形成有读出图案，其中，在上述石墨基板上层叠形成上述半导体层，在上述半导体层上层叠形成上述像素电极，以将像素电极粘贴到上述读出基板侧的方式将层叠形成有像素电极和半导体层的石墨基板与读出基板粘贴在一起，当构成了各构件时，上述石墨基板的表面的凹凸为1μm~8μm的范围。

[作用和效果]根据本发明所涉及的放射线检测器，在多晶膜的半导体层包含CdTe、ZnTe或者CdZnTe，采用兼用作电压施加电极和支承基板的石墨基板作为基板且在石墨基板侧具有像素电极的情况下，将石墨基板表面的凹凸设为1μm~8μm的范围。通过设为上述范围，防止在凹凸小于1μm的基板上因半导体层的膜质粗糙、多孔而导致基板与半导体层的密合性变差，相反地，防止在凹凸超过8μm的基板上产生泄漏点。其结果是，能够使层叠形成在基板上的半导体层的膜质稳定，提高基板与半导体层的密合性。

另外，与上述放射线检测器不同的另一种放射线检测器是一种检测放射线的放射线检测器，具备：多晶膜的半导体层，其通过放射线的入射来将放射线的信息转换为电荷信息，包含CdTe(碲化镉)、ZnTe(碲化锌)或者CdZnTe(碲锌镉)；电压施加电极，其对该半导体层施加偏压；像素电极，其读出上述电荷信息，且与每个像素相应地形成；支承基板，其支承上述电压施加电极、上述半导体层以及像素电极，由氧化铝、氮化铝、氮化硼、氧化硅、氮化硅或者碳化硅中的任意材料形成，或者对这些材料的混合物进行烧结来形成；以及读出基板，其形成有读出图案，其中，在上述支承基板上层叠形成上述电压施加电极，在上述电压施加电极上层叠形成上述半导体层，在上述半导体层上层叠形成上述像素电极，以将像素电极粘贴在上述读出基板侧的方式将层叠形成有像素电极、半导体层以及电压施加电极的支承基板与上述读出基板粘贴在一起，当构成了各构件时，上述支承基板的表面的凹凸为1μm~8μm的范围。

[作用和效果]根据本发明所涉及的放射线检测器，在多晶膜的半导体层包含CdTe、ZnTe或者CdZnTe，采用与电压施加电极独立地进行支承的支承基板作为基板且在支承基板侧具有像素电极的情况下，将支承基板表面的凹凸设为1μm~8μm的范围。通过设为上述范围，防止在凹凸小于1μm的基板上因半导体层的膜质粗糙、多孔而导致基板与半导体层的密合性变差，相反地，防止在凹凸超过8μm的基板上产生泄漏点。其结果是，能够使层叠形成在基板上的半导体层的膜质稳定，提高基板与半导体层的密合性。此外，在采用了支承基板的情况下，支承基板可以由氧化铝、氮化铝、氮化硼、氧化硅、氮化硅或者碳化硅中的任意材料来形成，或者对这些材料的混合物进行烧结来形成。另外，电压施加电极介于支承基板与半导体层之间，而电压施加电极薄，支承基板表面的凹凸被转印到电压施加电极上，因此，当将支承基板表面的凹凸设为1μm~8μm的范围时，电压施加电极表面的凹凸也大致成为该范围，起到与在支承基板上层叠形成半导体层的结构大致相同的效果。

在上述这些发明所涉及的放射线检测器中，优选将电子阻挡层和空穴阻挡层中的至少一个与半导体层直接接触来形成。特别是，在电子阻挡层或者空穴阻挡层介于石墨基板或者支承基板与半导体层之间情况下，由于阻挡层薄，石墨基板或者支承基板表面的凹凸被转印到阻挡层上，因此，当将石墨基板或者支承基板表面的凹凸设为1μm~8μm的范围时，阻挡层的表面的凹凸也大致为该范围，从而起到与将半导体层直接接触石墨基板或者支承基板而形成的结构大致相同的效果。

在上述这些发明所涉及的放射线检测器的制造方法中，通过利用铣削加工、研磨加工、喷砂加工以及蚀刻加工中的任意一种加工方式对基板表面的凹凸进行表面处理，能够将基板表面的凹凸加工成1μm~8μm的范围。另外，优选在进行上述表面处理之前进行清洗基板的清洗处理。通过清洗来去除基板表面的杂质、微粒等，由此易于将基板表面的凹凸加工成1μm~8μm的范围。

发明的效果

根据本发明所涉及的放射线检测器及其制造方法，通过将基板(石墨基板或者支承基板)表面的凹凸设为1μm~8μm的范围，能够使层叠形成在基板上的半导体层的膜质稳定，提高基板与半导体层的密合性。

附图说明

图1是表示实施例1所涉及的放射线检测器的石墨基板侧的结构的纵截面图。

图2是表示实施例1所涉及的放射线检测器的读出基板侧的结构的纵截面图。

图3是表示读出基板和外围电路的结构的电路图。

图4是将实施例1所涉及的石墨基板侧的结构与读出基板侧的结构粘贴在一起时的纵截面图。

图5的(a)~(c)是采用石墨基板作为基板时的实验数据，图5的(a)是在将基板表面的凹凸设为1μm~8μm的范围的基板上形成半导体层并以×100倍进行观察而得到的图像，图5的(b)是在该凹凸小于1μm的基板上形成半导体层的×100倍的图像，图5的(c)是在该凹凸超过8μm的基板上形成半导体层的×500倍的图像。

图6是用于说明电子阻挡层介于石墨基板与半导体层之间的情况下的凹凸的转印的示意图。

图7是在实施例2所涉及的放射线检测器中将石墨基板侧的结构与读出基板侧的结构粘贴在一起时的纵截面图。

图8是在实施例3所涉及的放射线检测器中将支承基板侧的结构与读出基板侧的结构粘贴在一起时的纵截面图。

图9是用于说明电压施加电极和电子阻挡层介于支承基板与半导体层之间的情况下的凹凸的转印的示意图。

附图标记说明

11：石墨基板；11a：支承基板；11b：电压施加电极；12：电子阻挡层；13：半导体层；14：空穴阻挡层；15、22：像素电极；21：读出基板。

具体实施方式

实施例1

下面，参照附图说明本发明的实施例1。

图1是表示实施例1所涉及的放射线检测器的石墨基板侧的结构的纵截面图，图2是表示实施例1所涉及的放射线检测器的读出基板侧的结构的纵截面图，图3是表示读出基板和外围电路的结构的电路图，图4是将实施例1所涉及的石墨基板侧的结构和读出基板侧的结构粘贴在一起时的纵截面图。

如图1~图4所示，放射线检测器大体分为石墨基板11和读出基板21。如图1、图4所示，在石墨基板11上依次层叠形成有电子阻挡层12、半导体层13、空穴阻挡层14。如图2、图4所示，读出基板21具有后述的像素电极22，将电容器23、薄膜晶体管24等形成图案(在图2中仅图示了读出基板21、像素电极22)。石墨基板11相当于本发明的石墨基板，电子阻挡层12相当于本发明的电子阻挡层，半导体层13相当于本发明的半导体层，空穴阻挡层14相当于本发明的空穴阻挡层，读出基板21相当于本发明的读出基板，像素电极22相当于本发明的像素电极。

如图1所示，石墨基板11兼用作后述的实施例3的支承基板11a和电压施加电极11b。也就是说，对半导体层13施加偏压(在各实施例1~3中为-0.1V/μm~1V/μm的偏压)，利用兼用作支承基板11a和电压施加电极的石墨基板11来构建本实施例1所涉及的放射线检测器。石墨基板11由导电碳石墨的板材构成，使用调整烧结条件使得与半导体层13的热膨胀系数一致的平坦的板材(厚度大约2mm)。

半导体层13通过放射线(例如X射线)的入射来将放射线的信息转换为电荷信息(载流子)。关于半导体层13，使用由CdTe(碲化镉)、ZnTe(碲化锌)或者CdZnTe(碲锌镉)形成的多晶膜。此外，关于这些半导体层13的热膨胀系数，CdTe大约为5ppm/deg、ZnTe大约为8ppm/deg、CdZnTe与Zn浓度相应地采用它们的中间值。

关于电子阻挡层12，使用ZnTe、Sb2S3、Sb2Te3等P型半导体，关于空穴阻挡层14，使用CdS、ZnS、ZnO、Sb2S3等N型或者超高电阻半导体。此外，在图1、图4中，连续地形成空穴阻挡层14，但在空穴阻挡层14的膜电阻低的情况下，也可以与像素电极22相对应地分割地形成空穴阻挡层14。此外，在与像素电极22相对应地分割地形成空穴阻挡层14的情况下，当将石墨基板11与读出基板21粘贴在一起时，需要将空穴阻挡层14与像素电极22对准。另外，如果放射线检测器在特性上没有问题，则也可以省略电子阻挡层12和空穴阻挡层14中的任一个，或者将二者均省略。

如图2所示，读出基板21在与石墨基板11粘贴时，利用导电性材料(导电糊剂、各向异性导电膜(ACF)、各向异性导电性糊剂等)与后述的电容器23的容量电极23a(参照图4)的部位(像素区域)进行凸块连接，由此在该部位形成像素电极22。这样，与每个像素相应地形成像素电极22，读出由半导体层13转换得到的载流子。读出基板21使用玻璃基板。

如图3所示，在读出基板21上将作为电荷储能电容器的电容器23和作为开关元件的薄膜晶体管24按照每个像素分割地形成图案。此外，在图3中，仅示出了3×3像素，但实际上使用与二维放射线检测器的像素数相对应的尺寸(例如1024×1024像素)的读出基板21。

如图4所示，在读出基板21的表面层叠形成有电容器23的容量电极23a和薄膜晶体管24的栅电极24a，并用绝缘层25进行覆盖。在该绝缘层25上，以隔着绝缘层25与容量电极23a相向的方式层叠形成电容器23的基准电极23b，并层叠形成薄膜晶体管24的源电极24b和漏电极24c，除了像素电极22的连接部分以外的部分用绝缘层26进行覆盖。此外，容量电极23a与源电极24b互相电连接。如图4所示，也可以同时将容量电极23a和源电极24b形成为一体。基准电极23b接地。绝缘层25、26使用例如等离子体SiN。

如图3所示，栅极线27与图4所示的薄膜晶体管24的栅电极24a电连接，数据线28与图4所示的薄膜晶体管24的漏电极24c电连接。栅极线27分别沿着各像素的行方向延伸，数据线28分别沿着各像素的列方向延伸。栅极线27与数据线28互相正交。包括这些栅极线27、数据线28在内，电容器23、薄膜晶体管24、绝缘层25、26利用半导体薄膜制造技术、细微加工技术在由玻璃基板构成的读出基板21的表面形成图案。

并且，如图3所示，在读出基板21的周围具备栅极驱动电路29和读出电路30。栅极驱动电路29分别与沿各行延伸的栅极线27电连接并依次驱动各行的像素。读出电路30分别与沿各列延伸的数据线28电连接并经由数据线28读出各像素的载流子。这些栅极驱动电路29和读出电路30由硅等半导体集成电路构成，经由各向异性导电膜(ACF)等分别与栅极线27、数据线28电连接。

接着，说明上述放射线检测器的具体制造方法。

对石墨基板11进行表面处理，使得石墨基板11的表面的凹凸为1μm~8μm的范围。优选在进行表面处理之前进行清洗石墨基板11的清洗处理，以去除石墨基板11表面的杂质、微粒等。关于表面处理，既可以对石墨基板11应用让其旋转地进行切削加工的铣削加工，也可以对石墨基板11应用研磨加工。作为其它方式，也可以通过使二氧化碳(CO₂)、玻璃珠、氧化铝(Al₂O₃)等粉末撞击暂时平坦化的石墨基板11来对石墨基板11进行喷砂加工。除此之外，还可以对石墨基板11应用蚀刻加工。这样，通过利用铣削加工，研磨加工，喷砂加工以及蚀刻加工中的任意一种加工方式对石墨基板11的表面的凹凸进行表面处理，将石墨基板11的表面的凹凸加工成1μm~8μm的范围。

接着，在表面的凹凸被规定在1μm~8μm的范围的石墨基板11上，通过升华法、蒸镀法、溅射法、化学析出法或者电解析出法等来层叠形成电子阻挡层12。

通过升华法在电子阻挡层12上层叠形成作为转换层的半导体层13。在本实施例1中，为了作为几十keV~几百keV的能量的X射线检测器进行使用，通过近空间升华法形成包含几mol%~几十mol%左右的厚度约为300μm的锌(Zn)的ZnTe膜或者CdZnTe膜作为半导体层13。当然，也可以形成不包含Zn的CdTe膜作为半导体层13。另外，关于半导体层13的形成，并不限定于升华法，也可以通过MOCVD法、或者涂布包含CdTe、ZnTe或者CdZnTe的糊剂来形成由CdTe、ZnTe或者CdZnTe形成的多晶膜的半导体层13。通过研磨或喷砂加工来进行半导体层13的平坦化处理，该喷砂加工是通过喷射砂等研磨剂来进行喷砂加工。

接着，通过升华法、蒸镀法、溅射法、化学析出法或者电解析出法等在进行平坦化处理后的半导体层13上层叠形成空穴阻挡层14。

然后，如图4所示，以将半导体层13和像素电极22粘贴于内侧的方式将层叠形成有半导体层13的石墨基板11与读出基板21粘贴在一起。如上所述，在没有被绝缘层26覆盖的部位，通过导电性材料(导电糊剂、各向异性导电膜(ACF)、各向异性导电性糊剂等)与容量电极23a的部位进行凸块连接，由此在该部位形成像素电极22，从而将石墨基板11与读出基板21粘贴在一起。

根据具有上述结构的本实施例1所涉及的放射线检测器，在多晶膜的半导体层13由CdTe、ZnTe或者CdZnTe形成，在本实施例1中采用兼用作电压施加电极和支承基板的石墨基板11作为基板且在读出基板21侧具有像素电极22的情况下，将石墨基板11的表面的凹凸设为1μm~8μm的范围。通过设为上述范围，防止在凹凸小于1μm的石墨基板11上因半导体层13的膜质粗糙、多孔而导致石墨基板11与半导体层13的密合性变差，相反地，防止在凹凸超过8μm的石墨基板11上产生泄漏点。其结果是，能够使层叠形成在石墨基板11上的半导体层13的膜质稳定，提高石墨基板11与半导体层13的密合性。

此外，将石墨基板11的表面的凹凸设为1μm~8μm的范围，由此如上述见解所述那样，根据图5的(a)所示的实验数据确认到能够使层叠形成在石墨基板11上的半导体层13的膜质稳定，提高石墨基板11与半导体层13的密合性。

在本实施例1中，以直接接触半导体层13的石墨基板11侧的方式形成电子阻挡层12，以直接接触与半导体层13的石墨基板11侧相反一侧的方式形成空穴阻挡层14。其结果是，电子阻挡层12介于石墨基板11与半导体层13之间。如本实施例1那样，在电子阻挡层12介于石墨基板11与半导体层13之间的情况下，阻挡层12、14薄，如图6的示意图所示，石墨基板11的表面的凹凸被转印到阻挡层(在本实施例1的情况下为电子阻挡层12)，因此当将石墨基板11的表面的凹凸设为1μm~8μm的范围时，阻挡层(电子阻挡层12)的表面的凹凸也大致为该范围，起到与将半导体层13直接接触石墨基板11而形成的结构大体相同的效果。此外，希望注意的是，在图6的示意图中，为了易于识别凹凸地进行图示，以与周围相比放大凹凸的尺寸的方式进行图示，但凹凸的实际尺寸小。

此外，在施加正偏压的情况下，成为空穴阻挡层14介于石墨基板11与半导体层13之间的结构，在该结构中，石墨基板11的表面的凹凸也被转印到空穴阻挡层14，当将石墨基板11的表面的凹凸设为1μm~8μm的范围时，空穴阻挡层14的表面的凹凸也大致为该范围，起到与将半导体层13直接接触石墨基板11而形成的结构大致相同的效果。

在本实施例1中，通过利用铣削加工、研磨加工、喷砂加工以及蚀刻加工中的任意一种加工方式对石墨基板11的表面的凹凸进行表面处理，能够将石墨基板11的表面的凹凸加工成1μm~8μm的范围。另外，优选在进行上述表面处理之前进行清洗石墨基板11的清洗处理。通过清洗来去除基板表面的杂质、微粒等，由此易于将石墨基板11的表面的凹凸加工成1μm~8μm的范围。

实施例2

接着，参照附图说明本发明的实施例2。

图7是在实施例2所涉及的放射线检测器中将石墨基板侧的结构与读出基板侧的结构粘贴在一起时的纵截面图。在图7中，在读出基板11侧省略了电容器23、薄膜晶体管24等读出图案的图示，仅图示了读出基板11和凸块22a。

与上述实施例1不同之处在于，在本实施例2中，不像实施例1那样读出基板11侧具有像素电极，而如图7所示那样在石墨基板11侧具有像素电极15。即，如实施例1那样在石墨基板11上依次层叠形成电子阻挡层12、半导体层13、空穴阻挡层14，而在本实施例2中还在空穴阻挡层14上层叠形成像素电极15。在不具备空穴阻挡层14的情况下，像素电极15直接与半导体层13接触来形成。

与上述实施例1不同，在本实施例2中，像素电极15并不是如实施例1那样的凸块，例如使用ITO、Au、Pt等导电性材料。除此之外的石墨基板11、电子阻挡层12、半导体层13、空穴阻挡层14所使用的材质与上述实施例1相同。与上述实施例1同样地，如果放射线检测器在特性上没有问题，则可以省略电子阻挡层12和空穴阻挡层14中的任一个，或者将二者均省略。像素电极15相当于本发明的像素电极。

与上述实施例1同样地，在读出基板21上将电容器23、薄膜晶体管24等(参照图4)形成图案。在本实施例2中，在电容器23的容量电极23a(参照图4)的部位(像素区域)形成凸块22a，将凸块22a与像素电极15相连接，由此将石墨基板11与读出基板21粘贴在一起。这样，在本实施例2中，当将石墨基板11与读出基板21粘贴在一起时，需要将凸块22a与像素电极15对准，但根据形成像素电极15的材料的不同有时像素电极15作为阻挡层而发挥功能。

接着，对上述放射线检测器的具体制造方法进行说明。

与上述实施例1同样地，通过利用铣削加工、研磨加工、喷砂加工以及蚀刻加工中的任意一种加工方式对石墨基板11的表面的凹凸进行表面处理，来将石墨基板11的表面的凹凸加工成1μm~8μm的范围。优选在进行表面处理之前进行清洗石墨基板11的清洗处理，来去除石墨基板11表面的杂质、微粒等。

接着，在表面的凹凸被规定在1μm~8μm的范围的石墨基板11上依次层叠形成电子阻挡层12、半导体层13、空穴阻挡层14。电子阻挡层12、半导体层13以及空穴阻挡层14的形成方法与上述实施例1相同。

然后，以将像素电极15粘贴在读出基板21侧的方式将层叠形成有像素电极15和半导体层13的石墨基板11与读出基板21粘贴在一起。如上所述，在没有被绝缘层26(参照图4)覆盖的部位，在容量电极23a(参照图4)的部位形成凸块22a，将凸块22a与像素电极15相连接，由此将石墨基板11与读出基板21粘贴在一起。

根据具有上述结构的本实施例2所涉及的放射线检测器，在多晶膜的半导体层13由CdTe、ZnTe或者CdZnTe形成，在本实施例2中采用兼用作电压施加电极和支承基板的石墨基板11作为基板且在石墨基板11侧具有像素电极15的情况下，将石墨基板11的表面的凹凸设为1μm~8μm的范围。与上述实施例1同样地，通过将石墨基板11的表面的凹凸设为1μm~8μm的范围，能够使层叠形成在石墨基板11上的半导体层13的膜质稳定，提高石墨基板11与半导体层13的密合性。

与上述实施例1同样地，在本实施例2中，也以直接接触半导体层13的石墨基板11侧的方式形成电子阻挡层12，以直接接触与半导体层13的石墨基板11侧相反一侧的方式形成空穴阻挡层14，因此电子阻挡层12介于石墨基板11与半导体层13之间。在电子阻挡层12介于石墨基板11与半导体层13之间的情况下，石墨基板11的表面的凹凸被转印到阻挡层(在本实施例2的情况下为电子阻挡层12)，因此起到与将半导体层13直接接触石墨基板11而形成的结构大致相同的效果。

与上述实施例1同样地，在本实施例2中，也通过利用铣削加工、研磨加工、喷砂加工以及蚀刻加工中的任意一种加工方式对石墨基板11的表面的凹凸进行表面处理，能够将石墨基板11的表面的凹凸加工成1μm~8μm的范围。

实施例3

接着，参照附图说明本发明的实施例3。

图8是在实施例3所涉及的放射线检测器中将支承基板侧的结构与读出基板侧的结构粘贴在一起时的纵截面图。与上述实施例2的图7同样地，在图8中，在读出基板11侧省略电容器23、薄膜晶体管24等读出图案的图示，仅图示读出基板11和凸块22a。

与上述实施例1、2不同之处在于，在本实施例3中，不采用石墨基板作为基板，而如图8所示那样采用与电压施加电极11b独立地进行支承的支承基板11a作为基板。另一方面，与上述实施例2相同的是，在本实施例3中，不像实施例1那样读出基板11侧具有像素电极。在本实施例3的情况下，在支承基板11a侧具有像素电极15。即，在支承基板11a上依次层叠形成电压施加电极11b、电子阻挡层12、半导体层13、空穴阻挡层14、像素电极15。支承基板11a相当于本发明的支承基板，电压施加电极11b相当于本发明的电压施加电极。

与上述实施例1、2不同的是，在本实施例3中，支承基板11a使用放射线吸收系数小的材料，例如使用氧化铝、氮化铝、氮化硼、氧化硅、氮化硅以及碳化硅中的任意材料，或者使用对这些材料的混合物进行烧结而形成的材料。与像素电极15同样地，电压施加电极11b例如使用ITO、Au、Pt等导电性材料。除此之外的电子阻挡层12、半导体层13、空穴阻挡层14、像素电极15所使用的材质与上述实施例2相同。与上述实施例1、2同样地，如果放射线检测器在特性上没有问题，则可以省略电子阻挡层12和空穴阻挡层14中的任一个，或者将二者均省略。

与上述实施例1、2同样地，在读出基板21上将电容器23、薄膜晶体管24等(参照图4)形成图案。在本实施例3中，在电容器23的容量电极23a(参照图4)的部位(像素区域)形成凸块22a，并将凸块22a与像素电极15相连接，由此将支承基板11a与读出基板21粘贴在一起。

接着，对上述放射线检测器的具体制造方法进行说明。

与上述实施例1、2同样地，在如本实施例3那样的支承基板11a中，也通过利用铣削加工、研磨加工、喷砂加工以及蚀刻加工中的任意一种加工方式对支承基板11a的表面的凹凸进行表面处理，来将支承基板11a的表面的凹凸加工成1μm~8μm的范围。优选在进行表面处理之前进行清洗支承基板11a的清洗处理，以去除支承基板11a表面的杂质、微粒等。

接着，在表面的凹凸被规定在1μm~8μm的范围的支承基板11a上依次层叠形成电压施加电极11b、电子阻挡层12、半导体层13、空穴阻挡层14。在本实施例3中通过溅射法或者蒸镀法等将电压施加电极11b层叠形成在支承基板11a上。电子阻挡层12、半导体层13以及空穴阻挡层14的形成方法与上述实施例1、2相同。

然后，以将像素电极15粘贴在读出基板21侧的方式将像素电极15以及层叠形成有半导体层13和电压施加电极11b的支承基板11a与读出基板21粘贴在一起。

根据具有上述结构的本实施例3所涉及的放射线检测器，在多晶膜的半导体层13由CdTe、ZnTe或者CdZnTe形成，采用与电压施加电极11b独立地进行支承的支承基板11a作为基板且在支承基板11a侧具有像素电极15的情况下，将支承基板11a的表面的凹凸设为1μm~8μm的范围。通过将支承基板11a的表面的凹凸设为1μm~8μm的范围，能够使层叠形成在支承基板11a上的半导体层13的膜质稳定，提高支承基板11a与半导体层13的密合性。

在如本实施例3那样采用了支承基板11a的情况下，可以利用氧化铝、氮化铝、氮化硼、氧化硅、氮化硅以及碳化硅中的任意材料来形成支承基板11a，或者也可以对这些材料的混合物进行烧结来形成支承基板11a。另外，电压施加电极11b介于支承基板11a与半导体层13之间，但电压施加电极11b薄，如图9的示意图所示，支承基板11a的表面的凹凸被转印到电压施加电极11b上，因此当将支承基板11a的表面的凹凸设为1μm~8μm的范围时，电压施加电极11b的表面的凹凸也大致成为该范围，因此起到与在支承基板11a层叠形成有半导体层13的结构大致相同的效果。此外，与图6同样地，希望注意的是，在图9的示意图中，为了易于识别凹凸地进行图示，以与周围相比放大凹凸的尺寸的方式进行图示，但凹凸的实际尺寸小。

与上述实施例1、2同样地，在本实施例3中，也以直接接触半导体层13的支承基板11a侧的方式形成电子阻挡层12，以直接接触与半导体层13的支承基板11a侧相反一侧的方式形成空穴阻挡层14，因此除了上述电压施加电极11b之外电子阻挡层12也介于支承基板11a与半导体层13之间。在电子阻挡层12介于支承基板11a与半导体层13之间的情况下，支承基板11a的表面的凹凸被转印到阻挡层(在本实施例3的情况下为电子阻挡层12)，因此起到与将半导体层13直接接触支承基板11a而形成的结构相同的效果。

在本实施例3中，通过利用铣削加工、研磨加工、喷砂加工以及蚀刻加工中的任意一种加工方式对支承基板11a的表面的凹凸进行表面处理，能够将支承基板11a的表面的凹凸加工成1μm~8μm的范围。

本发明并不限于上述实施方式，能够如下面那样进行变形并实施。

(1)在上述各实施例中，作为放射线以X射线为例进行了说明，但作为X射线以外的放射线也能够例示γ射线、光等，对此不作特别限定。

(2)并不限定于上述各实施例的制造方法。

Claims

1.一种放射线检测器，检测放射线，其特征在于，具备：

多晶膜的半导体层，其通过放射线的入射来将放射线的信息转换为电荷信息，包含CdTe即碲化镉、ZnTe即碲化锌或者CdZnTe即碲锌镉；

用作电压施加电极的石墨基板，其对该半导体层施加偏压，兼用作支承基板；以及

读出基板，其具有读出上述电荷信息且与每个像素相应地形成的像素电极，

其中，在上述石墨基板上层叠形成上述半导体层，

以将半导体层和上述像素电极粘贴于内侧的方式将层叠形成有半导体层的石墨基板与上述读出基板粘贴在一起，

当构成了各构件时，上述石墨基板的表面的凹凸为1μm~8μm的范围。

2.根据权利要求1所述的放射线检测器，其特征在于，

形成为将电子阻挡层和空穴阻挡层中的至少一个与上述半导体层直接接触。

3.根据权利要求2所述的放射线检测器，其特征在于，

上述电子阻挡层或者上述空穴阻挡层介于上述石墨基板与上述半导体层之间。

4.一种放射线检测器，检测放射线，其特征在于，具备：

用作电压施加电极的石墨基板，其对该半导体层施加偏压，兼用作支承基板；

像素电极，其读出上述电荷信息，且与每个像素相应地形成；以及

读出基板，其形成有读出图案，

其中，在上述石墨基板上层叠形成上述半导体层，

在上述半导体层上层叠形成上述像素电极，

以将像素电极粘贴到上述读出基板侧的方式将层叠形成有像素电极和半导体层的石墨基板与上述读出基板粘贴在一起，

5.根据权利要求4所述的放射线检测器，其特征在于，

6.根据权利要求5所述的放射线检测器，其特征在于，

7.一种放射线检测器，检测放射线，其特征在于，具备：

电压施加电极，其对该半导体层施加偏压；

像素电极，其读出上述电荷信息，且与每个像素相应地形成；

支承基板，其支承上述电压施加电极、上述半导体层以及像素电极，由氧化铝、氮化铝、氮化硼、氧化硅、氮化硅或者碳化硅中的任意材料形成，或者对这些材料的混合物进行烧结来形成；以及

读出基板，其形成有读出图案，

其中，在上述支承基板上层叠形成上述电压施加电极，

在上述电压施加电极上层叠形成上述半导体层，

在上述半导体层上层叠形成上述像素电极，

以将像素电极粘贴在上述读出基板侧的方式将层叠形成有像素电极、半导体层以及电压施加电极的支承基板与上述读出基板粘贴在一起，

当构成了各构件时，上述支承基板的表面的凹凸为1μm~8μm的范围。

8.根据权利要求7所述的放射线检测器，其特征在于，

9.根据权利要求8所述的放射线检测器，其特征在于，

上述电子阻挡层或者上述空穴阻挡层介于上述支承基板与上述半导体层之间。

10.一种放射线检测器的制造方法，其特征在于，

上述放射线检测器具备：

其中，在上述石墨基板上层叠形成上述半导体层，

当构成了各构件时，上述石墨基板的表面的凹凸为1μm~8μm的范围，

利用铣削加工、研磨加工、喷砂加工以及蚀刻加工中的任意一种加工方式对上述石墨基板的表面的凹凸进行表面处理。

11.根据权利要求10所述的放射线检测器的制造方法，其特征在于，

12.根据权利要求10所述的放射线检测器的制造方法，其特征在于，

在进行上述表面处理之前，进行清洗上述石墨基板的清洗处理。

13.一种放射线检测器的制造方法，

上述放射线检测器具备：

读出基板，其形成有读出图案，

其中，在上述石墨基板上层叠形成上述半导体层，

在上述半导体层上层叠形成上述像素电极，

以将像素电极粘贴在上述读出基板侧的方式将层叠形成有像素电极和半导体层的石墨基板与上述读出基板粘贴在一起，

14.根据权利要求13所述的放射线检测器的制造方法，其特征在于，

15.根据权利要求13所述的放射线检测器的制造方法，其特征在于，

16.一种放射线检测器的制造方法，其特征在于，

上述放射线检测器具备：

电压施加电极，其对该半导体层施加偏压；

读出基板，其形成有读出图案，

其中，在上述支承基板上层叠形成上述电压施加电极，

在上述电压施加电极上层叠形成上述半导体层，

在上述半导体层上层叠形成上述像素电极，

当构成了各构件时，上述支承基板的表面的凹凸为1μm~8μm的范围，

利用铣削加工、研磨加工、喷砂加工以及蚀刻加工中的任意一种加工方式对上述支承基板的表面的凹凸进行表面处理。

17.根据权利要求16所述的放射线检测器的制造方法，其特征在于，

18.根据权利要求16所述的放射线检测器的制造方法，其特征在于，

在进行上述表面处理之前，进行清洗上述支承基板的清洗处理。