JP2010141257A - 放射線検出器の製造方法 - Google Patents

Abstract

【課題】多結晶化合物半導体層を備えるＸ線平面検出器において、多結晶化合物半導体層に入射する放射線の減衰を低減する。
【解決手段】
多結晶化合物半導体層の支持基板を全て研磨することで多結晶化合物半導体層単体を製作して、これに新たに金薄膜の電極を形成することで多結晶化合物半導体層に入射されるＸ線の減衰を低減することができる。また、支持基板を全て研磨するのではなく、厚みを薄くすることでも、Ｘ線の減衰量を低減することができる。
【選択図】 図４

Description

本発明は、産業用あるいは医用の放射線検出器の製造方法に係り、特に放射線を検出する多結晶化合物半導体層の製造方法に関するものである。

従来、放射線検出器として、放射線に感応する変換層にＣｄＴｅ（テルル化カドニウム）またはＣｄＺｎＴｅ（テルル化カドニウム亜鉛）等の結晶体を用いたものが挙げられる。これらの単結晶体はワイドギャップであって重元素で構成されるので、室温動作可能で高感度な特性のものが得られる。しかしながら、二次元撮像用の大面積の単結晶体を成長させることはインゴットの作製上極めて困難であり、結晶の成長速度が遅いので非常に効率が悪い。さらには、単結晶体の材料費が非現実的に高価になるほか、単結晶体の一部にでも結晶欠陥があればその箇所の画素を得ることができないので、二次元画像検出器を作製することができない。

そこで、ＣｄＴｅまたはＣｄＺｎＴｅは、ＣＶＤ（Chemical Vapor Deposition）法やＰＶＤ(Physical Vapor Deposition)法等などの成膜法により多結晶化合物半導体層として結晶成長される。特に近接昇華法であれば、支持基板上に多結晶化合物半導体を昇華することで、大面積の多結晶化合物半導体層を形成することができる。また、多結晶化合物半導体層が形成される支持基板を予め放射線の透過性の良い導電性の材料で作製しておけば、バイアス電圧印加電極として兼用することもできる。

近接昇華法では、１〜１０Ｔｏｒｒ程度に減圧された環境の下で、ＣｄＴｅまたはＣｄＺｎＴｅの粉末が入れられた容器が加熱され、容器と対向して配置された支持基板上に多結晶構造のＣｄＴｅまたはＣｄＺｎＴｅの半導体層が形成される。この方法によれば、例えば、５μｍ／ｍｉｎ以上の速さで成膜させることができる。

しかしながら、支持基板上に成膜した多結晶化合物半導体層は、支持基板と共に反りが発生する。この反りが発生する理由は、多結晶化合物半導体層と支持基板との熱膨張係数の違いが主な理由である。

そこで、特許文献１には、支持基板の材質を多結晶化合物半導体層の熱膨張係数と近い材料又はそれらの混合物の焼成体とすることで、支持基板の熱膨張係数を多結晶化合物半導体層の熱膨張係数に近づけて支持基板の反りを低減することが記載されている。
特開２００１−２４２２５６号公報

しかしながら、支持基板の材料を改良するだけでは反りを完全になくすことは困難であった。反りが発生する要因として、上記以外にも、多結晶化合物半導体層の漏れ電流値を調節するためにＣｄＺｎＴｅのＺｎの比率を変えると、半導体層の熱膨張係数も変化することが挙げられる。ＣｄＴｅの熱膨張係数は約５×１０^−６／ｄｅｇであり、ＺｎＴｅの熱膨張係数は約８×１０^−６／ｄｅｇであるので、ＣｄＺｎＴｅは、これらの値の中間値であり、Ｚｎの比率が増加すればＺｎＴｅの値に近づく。

さらに、近接昇華法によれば、７００℃程度の高温環境下において多結晶化合物半導体層が成膜される。このように、成膜時には７００℃程度の高温度から実際に使用される室温までの大きな温度差も反りを発生させる理由の一つである。また、多結晶化合物半導体層をＸ線領域の放射線検出器として用いる場合には、検出層の厚みとしてＸ線を吸収するために数百μｍの厚みが必要となり、薄膜としては分厚いこの厚みが反りの原因ともなる。また、成膜時に支持基板を支える支点が容器と接触している支持基板周辺部しかないことも、反りが発生する理由の１つである。このように、種々の理由により、反りを完全に無くすことは困難であった。

このような理由により、支持基板は多結晶化合物半導体層の反り強度に耐えることのできる厚さが必要とされていた。例えば、特許文献１における支持基板の厚みは１ｍｍ以上であった。しかし、支持基板の厚みが増す程、支持基板の強度は強くなるが、放射線の透過性は劣化する。

本発明は、このような事情に鑑みてなされたものであって、多結晶化合物半導体層に入射する放射線の減衰を低減することができる放射線検出器の製造方法を提供することを目的とする。

本発明は、このような目的を達成するために、次のような構成をとる。
すなわち、請求項１に記載の発明は、格子状に配列された複数のスイッチング素子を含むアクティブマトリックス基板を備えた放射線検出器の製造方法であって、放射線を電気信号に変換する多結晶化合物半導体層を支持基板の面上に形成する多結晶化合物半導体層形成ステップと、前記多結晶化合物半導体層の表面を研磨する第１研磨ステップと、研磨された多結晶化合物半導体層の面上に正孔または電子の侵入を阻止する第１阻止層を形成する第１阻止層形成ステップと、前記第１阻止層の面上に導電性の薄膜を形成する導電性薄膜形成ステップと、前記多結晶化合物半導体層が形成された面の逆側から前記支持基板を研磨して除去する第２研磨ステップと、前記支持基板が除去された側の前記多結晶化合物半導体層の面上に画素電極を形成する画素電極形成ステップと、前記アクティブマトリックス基板と前記画素電極とを接続電極を介して接続する基板接続ステップとを備えたことを特徴とする。

上記構成によれば、多結晶化合物半導体層を形成する時には支持基板を用いるので、多結晶化合物半導体層を安定して形成することができる。多結晶化合物半導体層の形成後、導電性薄膜を形成し、放射線を減衰させる支持基板を研磨して除去することで、多結晶化合物半導体層に入射する放射線の減衰量を低減することができる。さらには、多結晶化合物半導体層と導電性薄膜との間に第１阻止層を形成するので、ノイズの低減をすることができる。また、支持基板は多結晶化合物半導体層の形成後除去するので、支持基板の材料として非導電性の物質を用いることができる。

請求項２に記載の発明は、格子状に配列された複数のスイッチング素子を含むアクティブマトリックス基板を備えた放射線検出器の製造方法であって、放射線を電気信号に変換する多結晶化合物半導体層を支持基板の面上に形成する多結晶化合物半導体層形成ステップと、前記多結晶化合物半導体層の表面を研磨する第１研磨ステップと、研磨された多結晶化合物半導体層の面上に正孔または電子の侵入を阻止する第１阻止層を形成する第１阻止層形成ステップと、前記第１阻止層の面上に導電性の薄膜を形成する導電性薄膜形成ステップと、前記多結晶化合物半導体層が形成された面の逆側から前記支持基板を研磨して除去する第２研磨ステップと、前記支持基板が除去された側の前記多結晶化合物半導体層の面上に正孔または電子の侵入を阻止する第２阻止層を形成する第２阻止層形成ステップと、前記第２阻止層の面上に画素電極を形成する画素電極形成ステップと、前記アクティブマトリックス基板と前記画素電極とを接続電極を介して接続する基板接続ステップとを備えたことを特徴とする。

上記構成によれば、多結晶化合物半導体層を形成する時には支持基板を用いるので、多結晶化合物半導体層を安定して形成することができる。多結晶化合物半導体層の形成後、導電性薄膜を形成し、放射線を減衰させる支持基板を研磨して除去することで、多結晶化合物半導体層に入射する放射線の減衰量を低減することができる。さらには、多結晶化合物半導体層と導電性薄膜との間に第１阻止層を形成し、多結晶化合物半導体層と画素電極との間に第２阻止層を形成するので、ノイズの低減をすることができる。また、支持基板は多結晶化合物半導体層の形成後除去するので、支持基板の材料として非導電性の物質を用いることができる。

請求項３に記載の発明は、請求項１または２に記載の放射線検出器の製造方法において、前記導電性の薄膜が金または白金の薄膜であることを特徴とする放射線検出器の製造方法。

上記構成によれば、導電性の薄膜が金または白金であるので、電気伝導度が他の金属と比較して非常に良く、薄膜の厚みを薄くすることができるのでＸ線等の放射線の減衰量を低減することができる。

請求項４に記載の発明は、格子状に配列された複数のスイッチング素子を含むアクティブマトリックス基板を備えた放射線検出器の製造方法であって、導電性の支持基板の面上に正孔または電子の侵入を阻止する第１阻止層を形成する第１阻止層形成ステップと、 放射線を電気信号に変換する多結晶化合物半導体層を前記第１阻止層の面上に形成する多結晶化合物半導体層形成ステップと、前記多結晶化合物半導体層の表面を研磨する第１研磨ステップと、前記多結晶化合物半導体層が形成された面の逆側から前記支持基板を研磨して前記支持基板の厚みを薄くする第２研磨ステップと、研磨された前記多結晶化合物半導体層の面上に画素電極を形成する画素電極形成ステップと、前記アクティブマトリックス基板と前記画素電極とを接続電極を介して接続する基板接続ステップとを備えたことを特徴とする。

上記構成によれば、多結晶化合物半導体層を形成する時には支持基板を用いるので、多結晶化合物半導体層を安定して形成することができる。多結晶化合物半導体層の形成後、支持基板の厚さを薄くなるように研磨するので、支持基板を入射する放射線の減衰量を抑制した共通電極として用いることができる。さらには、多結晶化合物半導体層と支持基板との間に第１阻止層を形成するので、ノイズの低減をすることができる。

請求項５に記載の発明は、格子状に配列された複数のスイッチング素子を含むアクティブマトリックス基板を備えた放射線検出器の製造方法であって、導電性の支持基板の面上に正孔または電子の侵入を阻止する第１阻止層を形成する第１阻止層形成ステップと、 放射線を電気信号に変換する多結晶化合物半導体層を前記第１阻止層の面上に形成する多結晶化合物半導体層形成ステップと、前記多結晶化合物半導体層の表面を研磨する第１研磨ステップと、前記多結晶化合物半導体層が形成された面の逆側から前記支持基板を研磨して前記支持基板の厚みを薄くする第２研磨ステップと、研磨された多結晶化合物半導体層の面上に正孔または電子の侵入を阻止する第２阻止層を形成する第２阻止層形成ステップと、前記第２阻止層の面上に画素電極を形成する画素電極形成ステップと、前記アクティブマトリックス基板と前記画素電極とを接続電極を介して接続する基板接続ステップとを備えたことを特徴とする。

上記構成によれば、多結晶化合物半導体層を形成する時には支持基板を用いるので、多結晶化合物半導体層を安定して形成することができる。多結晶化合物半導体層の形成後、支持基板の厚さを薄くなるように研磨するので、支持基板を入射する放射線の減衰量を抑制した共通電極として用いることができる。さらには、多結晶化合物半導体層と支持基板との間に第１阻止層を形成し、多結晶化合物半導体層と画素電極との間に第２阻止層を形成するので、ノイズの低減をすることができる。

請求項６に記載の発明は、請求項４または５に記載の放射線検出器の製造方法において、前記第２研磨ステップは、前記支持基板を厚さ０．５ｍｍ以下にまで研磨することを特徴とする。

上記構成によれば、多結晶化合物半導体層の形成後、支持基板を厚さ０．５ｍｍ以下に削るので、支持基板の形状が凹または凸状であっても、入射する放射線の減衰量に偏りがほとんどない共通電極として支持基板を用いることができる。また、入射する放射線の減衰量をより低減することができる。

請求項７に記載の発明は、請求項１から６いずれか１つに記載の放射線検出器の製造方法において、前記多結晶化合物半導体層形成ステップは近接昇華法を用いることを特徴とする。

上記構成によれば、多結晶化合物半導体層形成ステップに近接昇華法を採用することで、多結晶化合物半導体層を単結晶形成方法よりも高速に成膜することができる。

請求項８に記載の発明は、請求項１から７いずれか１つに記載の放射線検出器の製造方法において、前記接続電極は、導電性ペーストをスクリーン印刷することにより形成されることを特徴とする。

上記構成によれば、大面積にわたって接続電極を等ピッチに非常に容易に配置することができる。さらに、隣接する接続電極間に等間隔の隙間が確保されることとなり、隣接する接続電極間の接触による欠陥を防ぐことができる。

請求項９に記載の発明は、請求項１から８いずれか１つに記載の放射線検出器の製造方法において、前記多結晶化合物半導体層は、ＣｄＴｅまたはＣｄＺｎＴｅ多結晶化合物半導体であることを特徴とする放射線検出器の製造方法。

上記構成によれば、非晶質半導体層であるアモルファスセレンよりもＸ線等の放射線に対する感度（Ｓ／Ｎ比）が高く、応答性の良い放射線検出器を製造することができる。

請求項１０に記載の発明は、請求項１から９いずれか１つに記載の放射線検出器の製造方法において、前記支持基板は、酸化アルミニウム、窒化アルミニウム、窒化ホウ素、酸化シリコン、窒化シリコン、炭化ケイ素、炭素のうちいずれか１つまたは少なくとも２つ以上を任意の比率で混合したものの焼成体であることを特徴とする。

上記構成によれば、支持基板の熱膨張係数を多結晶化合物半導体層の熱膨張係数に近づけることができるので、支持基板に形成された多結晶化合物半導体層の反りを低減することができる。

この発明に係る放射線検出器の製造方法および放射線検出器によれば、多結晶化合物半導体層に入射する放射線の減衰を低減することができる放射線検出器の製造方法を提供することができる。

以下、図面を参照してこの発明の実施例１を説明する。
図１はＸ線平面検出器の平面視した構成図であり、図２はＸ線平面検出器の１画素を側面視した縦断面図であり、図３はＸ線平面検出器の１画素当たりの等価回路を示す回路図である。本実施例では、放射線検出器としてＸ線平面検出器（以下ＦＰＤと称す）を例に採って説明する。

＜Ｘ線平面検出器＞
図１に示すように、ＦＰＤ１の回路構成は、Ｘ線をキャリア（電子−正孔対）に変換するＸ線変換層としての多結晶化合物半導体層２と、多結晶化合物半導体層２にて生成されたキャリアから誘起される電荷を蓄積するコンデンサ３と、コンデンサ３とデータ線４との間でゲート電圧信号によりスイッチング作用をする薄膜トランジスタ５と、薄膜トランジスタ５へゲート線６を介してゲート電圧信号を送るゲート駆動回路７と、コンデンサ３からデータ線４へ読み込まれた電荷信号を電圧信号へ変換する電荷電圧変換部８と、電荷電圧変換部８から出力される電圧信号を収集して１つに出力するマルチプレクサ９とを備える。ＦＰＤ１は本発明における放射線検出器に相当し、薄膜トランジスタ５は本発明におけるスイッチング素子に相当する。

また、Ｘ線検出素子ＤＵは、図２に示すように、多結晶化合物半導体層２と薄膜トランジスタ５を構成するデータ線４、ゲート線６、絶縁膜１２、ゲートチャネル１３、容量電極１５とを備える。データ線４は薄膜トランジスタ５のドレイン電極でもあり、容量電極１５は薄膜トランジスタ５のソース電極でもある。絶縁基板１０のＸ線入射側にゲート線６とグランド線（ＧＮＤ線）１１とが積層され、絶縁膜１２を挟んでさらにゲートチャネル１３がゲート線６と対向して積層される。ゲートチャネル１３の両端には、それぞれデータ線４と容量電極１５が一部重なって積層される。また、絶縁膜１６が、絶縁膜１２、ゲートチャネル１３、データ線４、容量電極１５上に積層されている。このようにＦＰＤの１画素は１個のX線検出素子ＤＵで構成されている。

容量電極１５はバンプ電極１８を介して対向基板１９に備えられた画素電極２０と接続される。Ｘ線をキャリアに変換する多結晶化合物半導体層２の上面には電荷阻止層２１が積層され、さらにその上には、共通電極２２が積層されている。また、多結晶化合物半導体層２の下面には画素電極２０が積層されている。ここで、Ｘ線入射側を上方向とし、その逆側を下方向とする。このように、対向基板１９には、共通電極２２、電荷阻止層２１、多結晶化合物半導体層２、画素電極２０が備えられている。バンプ電極１８は本発明における接続電極に相当し、電荷阻止層２１は本発明における第１阻止層に相当し、共通電極２２は本発明における導電性の薄膜に相当する。

以上のように、ＦＰＤ１には、薄膜トランジスタ５を格子状に多数個配列して形成されたアクティブマトリックス基板１７に対向基板１９を接続したＸ線検出部ＤＸを備えている。図１においては、説明を簡略化するために薄膜トランジスタ５が縦・横に３個×３個配置されているが、実際は例えば、1024個×1024個ほど２次元マトリックス状に配置されている。

図３に示すように、バイアス電源２３よりバイアス電圧を共通電極２２および電荷阻止層２１を介して多結晶化合物半導体層２に印加した状態であると、入射したＸ線から多結晶化合物半導体層２で変換されたキャリアはコンデンサ３に電荷を誘起してコンデンサ３に電荷が蓄積される。次に、ゲート線６の電圧を印加することで各Ｘ線検出素子ＤＵが行単位で選択され、選択された行の薄膜トランジスタ５のゲートがＯＮされる。そして、薄膜トランジスタ５がＯＮされるまでコンデンサ３に暫定的に蓄積されて記憶された電荷を電荷信号として、薄膜トランジスタ５を介してデータ線４に読み出す。各データ線４に読み出された電荷信号を電荷電圧変換部８で電圧信号へ変換して、マルチプレクサ９で１つの電圧信号にまとめて出力する。出力された電圧信号をＡ／Ｄ変換器（図示省力）でデジタル化してＸ線検出信号として出力する。以上の様にして、多結晶化合物半導体層２でX線から変換された電気信号がX線検出信号として取り出すことができる。

＜Ｘ線平面検出器製造方法＞
次に、実施例１におけるＦＰＤ１の製造方法について説明する。ＦＰＤ１は図２に示すように、アクティブマトリックス基板１７と対向基板１９とがバンプ電極１８を介して接続された構造であるように、アクティブマトリックス基板１７と対向基板１９とは別ステップで形成された後、両者をバンプ電極１８にて接続する。そこで、まずアクティブマトリックス基板１７の形成方法について以下に説明する。

図２を参照して、アクティブマトリックス基板１７を形成するステップを説明する。絶縁基板１０には、無アルカリガラス基板を用い、その上にＴａ（タンタル）、Ａｌ（アルミニウム）、Ｍｏ（モリブレン）等の金属膜からなるゲート線６およびグランド線１１を形成する。ゲート線６およびグランド線１１は金属膜をスパッタリングで約４０００Åの厚さに成膜スクリーンされる。

次に、ＳｉＮｘ（窒化シリコン）やＳｉＯｘ（酸化シリコン）をＣＶＤ法で厚さ約３５００Åに成膜して絶縁膜１２を形成する。絶縁膜１２は、ゲート絶縁膜として作用する他、容量電極１５およびグランド線１１との関係においてコンデンサ３の絶縁膜としても作用する。なお、絶縁膜１２には、ＳｉＮｘやＳｉＯｘだけでなく、ゲート線６および容量電極１５を陽極酸化した陽極酸化膜が併用される場合もある。

次に、ａ−Ｓｉ（アモルファスシリコン）をＣＶＤ法で約１０００Åに成膜した後、不純物を拡散させてｎ＋層とし、所望の形状にスクリーン印刷してゲートチャネル１３を形成する。

次に、Ｔａ、Ａｌ、Ｔｉ（チタン）等の金属膜からなるデータ線４と容量電極１５とが形成される。前記データ線４および容量電極１５は、スパッタリングで約４０００Åの膜厚に成膜される。このように形成されたゲート線６、絶縁膜１２、容量電極１５、データ線４、およびゲートチャネル１３により、薄膜トランジスタ５を構成する。なお、容量電極１５にＩＴＯ（Indium Tin Oxide）などの透明電極を使用することも可能である。

更にその後、容量電極１５の開口部以外の領域を絶縁保護する目的で、絶縁膜１６を形成する。絶縁膜１６は、ＳｉＮｘやＳｉＯｘをＣＶＤ法で厚さ約６０００Åに成膜される。また、絶縁膜１６には、無機膜の他にアクリルやポリイミド等の有機膜を使用することも可能である。

以上のように、アクティブマトリックス基板１７が形成される。なお、ここでは、スイッチング素子として、ａ−Ｓｉを用いたボトムゲート構造の薄膜トランジスタ５を用いたが、これに限定されるものではなく、ｐ−Ｓｉ（ポリシリコン）を用いてもよいし、トップゲート構造にしてもよい。

次に、アクティブマトリックス基板１７と対向して接続する対向基板１９を形成するステップを、図４〜図１４を参照して説明する。図４は、ＦＰＤ１の製造ステップの流れを示すフローチャートであり、図５は多結晶化合物半導体層を成膜する近接昇華法の説明図であり、図６〜図１４はＦＰＤ１の製造ステップを示す縦断面図である。

（ステップＳ１）多結晶化合物半導体層形成
実施例１では、多結晶化合物半導体層２を近接昇華法により形成する。まず、図５に示すように、成膜器２４内に支持基板２５を原料であるＣｄＴｅ、またはＣｄＺｎＴｅの粉末２８が入れられた容器２６と対向するように、容器２６の周辺部上に載置する。成膜器２４は真空ポンプ（図示省略）により減圧され、加熱器２７により７００℃の雰囲気温度に加熱される。やがて、ＣｄＴｅ、またはＣｄＺｎＴｅの粉末２８が昇華して、支持基板２５の面上に多結晶化合物半導体層２を形成する。多結晶化合物半導体層２の厚みは約３００〜５００μｍ程度である。多結晶化合物半導体層２の成膜方法としては、近接昇華法の他に、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法や、ペースト印刷・焼成法等を用いることができる。

支持基板２５は、多結晶化合物半導体層２の熱膨張係数と一致させるために、Ａｌ_２Ｏ_３（酸化アルミ）、ＡｌＮ（窒化アルミ）、ＢＮ（窒化ホウ素）、ＳｉＯ_２（酸化シリコン）、ＳｉＮ（窒化シリコン）、ＳｉＣ（炭化ケイ素）、Ｃ（炭素）のいずれか、またはこれらの材料を任意の比率で混合焼成した焼成体を支持基板２５として用いる。材料の選択および混合比率は、多結晶化合物半導体層２の熱膨張係数にあわせて適宜に最適化するとよい。

支持基板２５の厚みは１ｍｍ以上が好ましい。１ｍｍ以上あれば、多結晶化合物半導体層２の形成時の強度が確保でき、多結晶化合物半導体層２の剥離および反りを抑止することができる。

しかしながら、室温まで冷却すると支持基板２５および多結晶化合物半導体層２に反りが発生する。図６では、反りの一例として支持基板２５側に凸状態である支持基板２５および多結晶化合物半導体層２を示しているが、これとは逆に多結晶化合物半導体層２側に凸状に反る場合もある。

（ステップＳ２）多結晶化合物半導体層研磨
次に、図７に示すように、多結晶化合物半導体層２の表面を研磨する。研磨方法は、研磨材を用いるＣＭＰ（Chemical and Mechanical Polishing）装置等を用いる。また、エッチングにより研磨してもよい。これにより、多結晶化合物半導体層２の片面が平坦化される。

（ステップＳ３）電荷阻止層形成
次に、図８に示すように、電荷阻止層２１を形成する。電荷阻止層２１の性質は共通電極２２に印加されるバイアス電圧の極性（正または負）により選択することが好ましい。バイアス電圧が負バイアスの場合、電荷阻止層２１は正電荷が通過するのを阻止する性質を持つことが好ましい。例えば、ＺｎＴｅなどからなるｐ型の半導体層が挙げられる。バイアス電圧が正バイアスの場合、電荷阻止層２１は電子が通過するのを阻止する性質を持つことが好ましい。例えば、ＣｄＳなどからなるｎ型の半導体層が挙げられる。電荷阻止層２１は、蒸着法またはスパッタリング法等で形成することができる。

（ステップＳ４）共通電極形成
次に、図９に示すように、電荷阻止層２１の面上に共通電極２２を形成する。共通電極２２として、Ａｕ（金）またはＰｔ（白金）の薄膜が挙げられる。膜厚は、１００〜２００Å程度あればよいので、この共通電極においてＸ線の減衰がほとんど生じない。共通電極２２は、蒸着法またはスパッタリング法等で形成することができる。

（ステップＳ５）保持基板貼付
図１０に示すように、共通電極２２上に保持基板２９を貼付する。保持基板２９の材質はガラスまたはカーボン等が挙げられる。水溶性のワックスを接着材として、共通電極２２と保持基板２９を貼り付ける。接着材は、後のステップで剥離できるものであれば、水溶性のワックス以外のものでもよい。

（ステップＳ６）支持基板研磨
次に、支持基板２５を研磨する。研磨方法は、研磨材を用いるＣＭＰ装置等を用いる。図１１に示すように、支持基板２５を完全に研磨した後、多結晶化合物半導体層２の表面も研磨して、平坦化する。

（ステップＳ７）画素電極形成
図１２に示すように、画素電極２０を所定の位置に形成する。画素電極２０は、金属膜を蒸着法またはスパッタリング法等で形成することができる。

以上をもって、対向基板１９が形成される。このように、対向基板１９をアクティブマトリックス基板１７と別ステップにて形成するので、対向基板１９の多結晶化合物半導体層２の成膜温度がアクティブマトリックス基板１７の薄膜トランジスタ５の耐熱温度よりも高温でも、薄膜トランジスタ５を損傷することなく形成することができる。

（ステップＳ８）バンプ電極形成
図１３に示すように、別ステップで形成したアクティブマトリックス基板１７と対向基板１９とをそれぞれ対応する容量電極１５と画素電極２０とをバンプ電極１８を介してバンプ接合する。バンプ電極１８は導電性ペーストをスクリーン印刷することで形成される。また、バンプ電極１８以外にも、異方導電性フィルム（ＡＣＦ）を用いて接続してもよい。

導電性ペーストは、例えばゴムを主成分とした母材に、カーボンを主成分とした導電性材料と常温で放置することにより有機物質が徐々に揮発して硬化するバインダー樹脂とを配合したものである。この導電性ペーストに含まれる導電性材料については、導電性を有していれば、適宜材料を選択しても良い。例えば、母材の主成分をゴムと例示したが、その他の高分子材料でもよい。また、バインダー樹脂についても、必ずしも樹脂に限定されず、接着性および硬化性を有する素材の混合物であってもよい。

また、導電性ペーストには、例えば、バインダー樹脂のように常温で放置することにより有機物質が徐々に揮発して硬化する素材が含まれていることが望ましいが、温度変化を与えることにより硬化する物質が含まれていてもよい。この導電性ペーストをスクリーン印刷することで、アクティブマトリックス基板１７上に形成された全ての容量電極１５上にバンプ電極１８が形成される。

（ステップＳ９）保持基板剥離
図１４に示すように、アクティブマトリックス基板１７と対向基板１９とをバンプ電極１８を介して接続した後、水で洗浄することで保持基板２９を剥離する。これより、入射するＸ線に対して、多結晶化合物半導体層２上に積層されているのは共通電極２２と電荷阻止層２１だけであるので、Ｘ線はほとんど減衰することなく多結晶化合物半導体層２に入射することができる。この後さらに、保護フィルムを共通電極２２上に貼着してもよい。これにより、対向基板１９の耐環境性が向上する。以上で、Ｘ線検出部ＤＸが製造され、この後さらに、ゲート駆動回路７、電荷電圧変換部８、およびマルチプレクサ９をＸ線検出部ＤＸに接続することで、ＦＰＤ１の一連の製造を終了する。

以上の様にして製造されたＦＰＤ１は、多結晶化合物半導体層２を成膜時には厚さが１ｍｍ以上の支持基板２を用いるので、多結晶化合物半導体層２が数百μｍの厚みがありながら、多結晶化合物半導体層２の反りを抑止し、安定して成膜することができる。また、ＦＰＤ１の完成時には、支持基板２は除去されているので多結晶化合物半導体層２へのＸ線入射量の減衰を格段に抑えることができる。さらに、支持基板２として導電性の無い物質を採用することもできる。これより、支持基板２の材料としての選択の幅が増える。

また、実施例１のＦＰＤ１の製造方法によれば、多結晶化合物半導体層２のＸ線入射面側と、アクティブマトリックス基板１７側との両面を研磨して平坦化するので、多結晶化合物半導体層２の厚みがどの個所においても一定であり、多結晶化合物半導体層２の全面にわたって均一なＸ線感度を得ることができる。

次に、実施例２におけるＦＰＤの製造方法について、図１５〜図２１を参照して説明する。実施例２におけるＦＰＤは、実施例１におけるＦＰＤ１と比較すると、支持基板２５が共通電極２２を兼用する構成である。図１５は、実施例２に係るＦＰＤの製造ステップの流れを示すフローチャートであり、図１６〜図２１は、実施例２に係るＦＰＤの製造ステップを示す断面図である。尚、実施例１と同一の機能を有する部材には同一の部材番号を付記し、その説明を省略する。また、アクティブマトリックス基板１７の製造方法は実施例１と同様であるのでその説明を省略する。

（ステップＳ２１）電荷阻止層形成
図１６に示すように、支持基板３０の面上に電荷阻止層２１を形成する。電荷阻止層２１は、蒸着法またはスパッタリング法等で形成することができる。実施例２における支持基板３０は導電性の性質を有しており、一例として焼成されたＣ（炭素）が挙げられる。形成方法は実施例１と同様であるので説明を省略する。

（ステップＳ２２）多結晶化合物半導体層形成
図１７に示すように、多結晶化合物半導体層２を近接昇華法により形成する。形成方法は実施例１と同様であるので説明を省略する。

（ステップＳ２３）支持基板研磨
図１８に示すように、支持基板３０の片面を研磨して平坦化する。実施例２の場合、支持基板３０を研磨する前は、多結晶化合物半導体層２および支持基板３０は支持基板３０側に凸状であったので、支持基板３０を研磨すると、支持基板３０の中央部の厚みは支持基板３０の周辺部の厚みよりも薄くなり、支持基板３０は凹状に形成される。また、本ステップにより支持基板３０の厚みが０．５ｍｍ以下になるように研磨することが好ましい。

（ステップＳ２４）多結晶化合物半導体層研磨
図１９に示すように、多結晶化合物半導体層２の表面を研磨する。研磨方法は、研磨材を用いるＣＭＰ装置等を用いる。これにより、多結晶化合物半導体層２の片面が平坦化される。

（ステップＳ２５）画素電極形成
図２０に示すように、画素電極２０を所定の位置に形成する。画素電極２０は、蒸着法またはスパッタリング法等で形成することができる。

（ステップＳ２６）バンプ電極形成
図２１に示すように、別ステップで形成したアクティブマトリックス基板１７と、対向基板３１をそれぞれ対応する容量電極１５と画素電極２０とをバンプ電極１８を介してバンプ接合する。バンプ電極の形成の方法およびバンプ接合については実施例１と同様であるので説明を省略する。バンプ電極形成後は、実施例１と同様に、支持基板３０上に保護フィルムを貼着してもよい。これらにより、対向基板３１の耐環境性が向上する。この後、ゲート駆動回路７、電荷電圧変換部、およびマルチプレクサを備えることで、実施例２におけるＦＰＤの一連の製造を終了する。

実施例２の方法によれば、支持基板３０を完全に除去することなく共通電極として兼用する。多結晶化合物半導体層２の成膜時には支持基板３０の厚みは１ｍｍ以上あるので、多結晶化合物半導体層２が数百μｍの厚みがありながら、支持基板３０の強度を保つことができ安定して多結晶化合物半導体層２を成膜することができる。また、支持基板研磨ステップにより、支持基板３０の厚みを０．５ｍｍ以下にまで薄くするのでＸ線の減衰量を低減することができる。

実施例２では、支持基板３０側に凸状態に反った支持基板３０および多結晶化合物半導体層２を示しているが、これとは逆に図２２に示すように、多結晶化合物半導体層２に凸状に反る場合もある。この場合においても、多結晶化合物半導体層２の成膜時よりもＦＰＤの完成時の方が支持基板３０の厚みを０．５ｍｍ以下に薄くしているので、多結晶化合物半導体層２の成膜時には支持基板３０の強度を保ちつつ、ＦＰＤの完成時にはＸ線の減衰量を低減することができる。

この発明は、上記実施形態に限られることはなく、下記のように変形実施することができる。

（１）上述した実施例では、多結晶化合物半導体層２と共通電極２２との間に電荷阻止層２１を備える構造であったが、図２３に示すように、多結晶化合物半導体層２と画素電極２０との間にさらなる電荷阻止層３３を形成してもよい。つまり、実施例１の製造ステップにおいて、ステップＳ７の画素電極形成ステップの前に、先に電荷阻止層３３を形成する第２阻止層形成ステップを実施すればよい。電荷阻止層３３は、電荷阻止層２１と対となる関係であるので、電荷阻止層２１がｐ型半導体層であれば電荷阻止層３３はｎ型半導体層が好ましく、電荷阻止層２１がｎ型半導体層であれば電荷阻止層３３はｐ型半導体層が好ましい。電荷阻止層３３の形成方法は電荷阻止層２１の形成方法と同様である。電荷阻止層３３は本発明における第２阻止層に相当する。

（２）上述した実施例では、多結晶化合物半導体層２とバンプ電極１８との間に画素電極２０を介していたが、図２４に示すように、多結晶化合物半導体層２とバンプ電極１８を直接接合してもよい。この場合、バンプ電極１８は、対向基板３５とアクティブマトリックス基板１７とを接続する接続電極であるとともに、多結晶化合物半導体層２に発生したキャリアの走行方向を一定にする画素電極としても機能する。また、上記変形例１で記載されたように、多結晶化合物半導体層２に積層された電荷阻止層３３とアクティブマトリックス基板１７とをバンプ電極１８にて直接接続してもよい。

（３）上述した実施例では、支持基板２５の面上に多結晶化合物半導体層２を形成した後、支持基板２５よりも多結晶化合物半導体層２を先に研磨していたが、図２５に示すように、多結晶化合物半導体層２よりも支持基板２５を先に研磨してもよい。先に支持基板２５を全て研磨する場合、多結晶化合物半導体層２に残留する反り力が解放されるので、反りがいくらか戻る。このように、多結晶化合物半導体層２を形成した時点で、多結晶化合物半導体層２と支持基板２５との反りが大きい場合に有効である。その他のステップについては、実施例１と同様であるので説明を省略する。

実施例１に係るＸ線平面検出器を正面視した構成図である。 実施例１に係るＸ線平面検出器の１画素当たりの構成を示す断面図である。 実施例１に係るＸ線平面検出器の１画素当たりの等価回路を示す回路図である。 実施例１に係るＸ線平面検出器の製造の流れを示すフローチャート図である。 実施例１に係る多結晶化合物半導体層を成膜する成膜器の縦断面図である。 実施例１に係るＸ線平面型検出器の製造ステップを示す縦断面図である。 実施例１に係るＸ線平面型検出器の製造ステップを示す縦断面図である。 実施例１に係るＸ線平面型検出器の製造ステップを示す縦断面図である。 実施例１に係るＸ線平面型検出器の製造ステップを示す縦断面図である。 実施例１に係るＸ線平面型検出器の製造ステップを示す縦断面図である。 実施例１に係るＸ線平面型検出器の製造ステップを示す縦断面図である。 実施例１に係るＸ線平面型検出器の製造ステップを示す縦断面図である。 実施例１に係るＸ線平面型検出器の製造ステップを示す縦断面図である。 実施例１に係るＸ線平面型検出器の製造ステップを示す縦断面図である。 実施例２に係るＸ線平面検出器の製造の流れを示すフローチャート図である。 実施例２に係るＸ線平面型検出器の製造ステップを示す縦断面図である。 実施例２に係るＸ線平面型検出器の製造ステップを示す縦断面図である。 実施例２に係るＸ線平面型検出器の製造ステップを示す縦断面図である。 実施例２に係るＸ線平面型検出器の製造ステップを示す縦断面図である。 実施例２に係るＸ線平面型検出器の製造ステップを示す縦断面図である。 実施例２に係るＸ線平面型検出器のＸ線検出部の縦断面図である。 実施例２に係るＸ線平面型検出器のＸ線検出部の縦断面図である。 本発明の他の実施形態に係るＸ線平面型検出器のＸ線検出部の縦断面図である。 本発明の他の実施形態に係るＸ線平面型検出器のＸ線検出部の縦断面図である。 本発明の他の実施形態に係るＸ線平面型検出器の製造の流れを示すフローチャート図である。

符号の説明

１ … Ｘ線平面検出器
２ … 多結晶化合物半導体層
５ … 薄膜トランジスタ
１７ … アクティブマトリックス基板
１８ … バンプ電極
２０ … 画素電極
２１ … 電荷阻止層
２２ … 共通電極
２５ … 支持基板
３０ … 支持基板
３１ … 電荷阻止層

Claims (10)

1. 格子状に配列された複数のスイッチング素子を含むアクティブマトリックス基板を備えた放射線検出器の製造方法であって、
   放射線を電気信号に変換する多結晶化合物半導体層を支持基板の面上に形成する多結晶化合物半導体層形成ステップと、
   前記多結晶化合物半導体層の表面を研磨する第１研磨ステップと、
   研磨された多結晶化合物半導体層の面上に正孔または電子の侵入を阻止する第１阻止層を形成する第１阻止層形成ステップと、
   前記第１阻止層の面上に導電性の薄膜を形成する導電性薄膜形成ステップと、
   前記多結晶化合物半導体層が形成された面の逆側から前記支持基板を研磨して除去する第２研磨ステップと、
   前記支持基板が除去された側の前記多結晶化合物半導体層の面上に画素電極を形成する画素電極形成ステップと、
   前記アクティブマトリックス基板と前記画素電極とを接続電極を介して接続する基板接続ステップと
   を備えたことを特徴とする放射線検出器の製造方法。
2. 格子状に配列された複数のスイッチング素子を含むアクティブマトリックス基板を備えた放射線検出器の製造方法であって、
   放射線を電気信号に変換する多結晶化合物半導体層を支持基板の面上に形成する多結晶化合物半導体層形成ステップと、
   前記多結晶化合物半導体層の表面を研磨する第１研磨ステップと、
   研磨された多結晶化合物半導体層の面上に正孔または電子の侵入を阻止する第１阻止層を形成する第１阻止層形成ステップと、
   前記第１阻止層の面上に導電性の薄膜を形成する導電性薄膜形成ステップと、
   前記多結晶化合物半導体層が形成された面の逆側から前記支持基板を研磨して除去する第２研磨ステップと、
   前記支持基板が除去された側の前記多結晶化合物半導体層の面上に正孔または電子の侵入を阻止する第２阻止層を形成する第２阻止層形成ステップと、
   前記第２阻止層の面上に画素電極を形成する画素電極形成ステップと、
   前記アクティブマトリックス基板と前記画素電極とを接続電極を介して接続する基板接続ステップと
   を備えたことを特徴とする放射線検出器の製造方法。
3. 請求項１または２に記載の放射線検出器の製造方法において、
   前記導電性の薄膜が金または白金の薄膜である
   ことを特徴とする放射線検出器の製造方法。
4. 格子状に配列された複数のスイッチング素子を含むアクティブマトリックス基板を備えた放射線検出器の製造方法であって、
   導電性の支持基板の面上に正孔または電子の侵入を阻止する第１阻止層を形成する第１阻止層形成ステップと、
   放射線を電気信号に変換する多結晶化合物半導体層を前記第１阻止層の面上に形成する多結晶化合物半導体層形成ステップと、
   前記多結晶化合物半導体層の表面を研磨する第１研磨ステップと、
   前記多結晶化合物半導体層が形成された面の逆側から前記支持基板を研磨して前記支持基板の厚みを薄くする第２研磨ステップと、
   研磨された前記多結晶化合物半導体層の面上に画素電極を形成する画素電極形成ステップと、
   前記アクティブマトリックス基板と前記画素電極とを接続電極を介して接続する基板接続ステップと
   を備えたことを特徴とする放射線検出器の製造方法。
5. 格子状に配列された複数のスイッチング素子を含むアクティブマトリックス基板を備えた放射線検出器の製造方法であって、
   導電性の支持基板の面上に正孔または電子の侵入を阻止する第１阻止層を形成する第１阻止層形成ステップと、
   放射線を電気信号に変換する多結晶化合物半導体層を前記第１阻止層の面上に形成する多結晶化合物半導体層形成ステップと、
   前記多結晶化合物半導体層の表面を研磨する第１研磨ステップと、
   前記多結晶化合物半導体層が形成された面の逆側から前記支持基板を研磨して前記支持基板の厚みを薄くする第２研磨ステップと、
   研磨された多結晶化合物半導体層の面上に正孔または電子の侵入を阻止する第２阻止層を形成する第２阻止層形成ステップと、
   前記第２阻止層の面上に画素電極を形成する画素電極形成ステップと、
   前記アクティブマトリックス基板と前記画素電極とを接続電極を介して接続する基板接続ステップと
   を備えたことを特徴とする放射線検出器の製造方法。
6. 請求項４または５に記載の放射線検出器の製造方法において、
   前記第２研磨ステップは、前記支持基板を厚さ０．５ｍｍ以下にまで研磨する
   ことを特徴とする放射線検出器の製造方法。
7. 請求項１から６いずれか１つに記載の放射線検出器の製造方法において、
   前記多結晶化合物半導体層形成ステップは近接昇華法を用いる
   ことを特徴とする放射線検出器の製造方法。
8. 請求項１から７いずれか１つに記載の放射線検出器の製造方法において、
   前記接続電極は、導電性ペーストをスクリーン印刷することにより形成される
   ことを特徴とする放射線検出器の製造方法。
9. 請求項１から８いずれか１つに記載の放射線検出器の製造方法において、
   前記多結晶化合物半導体層は、ＣｄＴｅまたはＣｄＺｎＴｅ多結晶化合物半導体である
   ことを特徴とする放射線検出器の製造方法。
10. 請求項１から９いずれか１つに記載の放射線検出器の製造方法において、
    前記支持基板は、酸化アルミニウム、窒化アルミニウム、窒化ホウ素、酸化シリコン、窒化シリコン、炭化ケイ素、炭素のうちいずれか１つまたは少なくとも２つ以上を任意の比率で混合したものの焼成体である
    ことを特徴とする放射線検出器の製造方法。

Images