CN102792586B - 数字放大器 - Google Patents

数字放大器 Download PDF

Info

Publication number
CN102792586B
CN102792586B CN201180013478.2A CN201180013478A CN102792586B CN 102792586 B CN102792586 B CN 102792586B CN 201180013478 A CN201180013478 A CN 201180013478A CN 102792586 B CN102792586 B CN 102792586B
Authority
CN
China
Prior art keywords
signal
digital amplifier
action
opening
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180013478.2A
Other languages
English (en)
Other versions
CN102792586A (zh
Inventor
菅原宙
佐佐木寿幸
庭山茂树
前田佳树
高野智臣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Roland Corp
Panasonic Holdings Corp
Original Assignee
Roland Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Roland Corp, Matsushita Electric Industrial Co Ltd filed Critical Roland Corp
Publication of CN102792586A publication Critical patent/CN102792586A/zh
Application granted granted Critical
Publication of CN102792586B publication Critical patent/CN102792586B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/171—A filter circuit coupled to the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/324—An amplitude modulator or demodulator being used in the amplifier circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

将信号放大的数字放大器具有：开闭部，通过进行开闭动作将被输入到该数字放大器的信号放大；驱动部，对开闭部进行开闭驱动；输入信号检测部，检测有无向该数字放大器的输入信号；以及第1控制部，在该数字放大器从无信号输入状态成为信号输入状态、输入信号检测部检测到向该数字放大器的输入信号时，该第1控制部进行控制使驱动部开始驱动，并使开闭部开始开闭动作，在该数字放大器从信号输入状态成为无信号输入状态、输入信号检测部没有检测到向该数字放大器的输入信号时，该第1控制部进行控制使驱动部停止驱动，并使开闭部停止开闭动作。因此，本发明提供一种能够降低无信号输入时的功耗的数字放大器。

Description

数字放大器
技术领域
本发明涉及在无信号输入时不进行开闭动作的数字放大器。
背景技术
如图29所示，在专利文献1的图7所示的开闭放大器中，在高阻抗负荷或者无负荷时，在低通滤波器的截止频率附近的高频带中产生响应的峰值。为了抑制该峰值，如图30所示，可以考虑与低通滤波器电容器C并联地设置由电容器CD和电阻器RD构成的阻尼器。
另外，在开闭元件FET1、FET2采用MOSFET的情况下，由于该MOSFET的内置二极管（body diode），而不能在瞬时进行从导通向截止过渡的逆向恢复。其结果是，即使是开闭元件主体截止了，却仍借助载体蓄积效应向内置二极管流过逆向电流，导致从导通状态的开闭元件向应该截止的开闭元件流过回流电流。为了防止该回流电流，如图31所示，可以考虑与开闭元件串联地设置逆流阻止用的高速二极管D3、D4，并且与开闭元件并联地设置逆电动势的旁通用的高速二极管D5、D6。
但是，在上述阻尼器产生功率损耗，在逆流阻止用的高速二极管D3、D4也产生功率损耗。其结果是存在效率下降的问题。为了解决该课题，专利文献1的图1所示的数字功率放大器具有图32所示的结构。
在该数字功率放大器中，作为从构成低通滤波器的线圈L与电容器C之间的连接点到模拟放大器OP的反馈电路，构成有电容器Cf和电阻器R2f的串联电路。通过将该串联电路用作反馈电路，制动效果呈环路增益倍数地增强，也能够采用制动电阻较高的电阻器。例如，电阻器R2f采用数十kΩ的电阻器，电容器Cr采用100pF的电容器。这样，该串联电路兼备图30所示的阻尼器（电容器CD和电阻器RD）的功能。并且，通过将该串联电路用作反馈电路，能够将低通滤波器的截止频率附近的高频带的相位抑制为90度，将在低通滤波器中最大延迟180度的相位抑制为90度左右，从而抑制振荡。根据该串联电路，与图30的电路相比，能够大幅削减功率损耗。
另外，在该数字功率放大器的数字放大器单元10中，如图33所示，开闭元件SW1、线圈L11、线圈L12、开闭元件SW2按照该顺序连接于正负电源线＋B、－B之间。并且，开闭元件SW1和线圈L11之间的连接点与高速二极管D12的阴极连接，高速二极管D12的阳极与负侧的电源线－B连接。并且，线圈L12和开闭元件SW2之间的连接点与高速二极管D11的阳极连接，高速二极管D11的阴极与正侧的电源线＋B连接。另外，线圈L11和L12之间的连接点与低通滤波器线圈L的一端连接。
如图33所示，在只有开闭元件SW1导通的状态下是流过电源电流I11，不仅低通滤波器线圈L被蓄积能量，线圈L11也被蓄积能量。在此，如果通过切换导通状态的开闭元件时的死区时间控制使开闭元件SW1截止（开闭元件SW2的截止状态持续），则由于低通滤波器线圈L和线圈L11的逆电动势而流过图34所示的电流I12。即，线圈L11借助该逆电动势而想要流过电流，将基于低通滤波器线圈L的逆电动势的电流引入到本线圈L11侧。
这样，线圈L11阻止基于低通滤波器线圈L的逆电动势的电流流向开闭元件SW2侧（开闭元件SW2的内置二极管侧）。即，线圈L11发挥与图29所示的逆流阻止用的二极管D4相同的逆流阻止作用。
这样，线圈L11发挥与图29所示的逆流阻止用的二极管D4相同的逆流阻止作用。如上所述，虽然在逆流阻止用的二极管D4产生功率损耗，但是在线圈L11不产生功率损耗。
现有技术文献
专利文献
专利文献1：日本特开2004－88578号公报
根据在上述说明的专利文献1记载的数字功率放大器，在输入信号时的电路动作中的功率损耗得到改善。但是，该数字功率放大器在由于没有输入信号而不需要驱动负荷（扬声器）时也进行开闭动作。即，在无信号输入时产生了基于开闭动作的无用的功率损耗。
发明内容
本发明的目的在于，提供一种能够降低无信号输入时的功耗的数字放大器。
本发明的数字放大器用于将信号放大，该数字放大器具有：开闭部，通过进行开闭动作将被输入到该数字放大器的信号放大；驱动部，对所述开闭部进行开闭驱动；输入信号检测部，检测有无向该数字放大器的输入信号；第1控制部，在该数字放大器从无信号输入状态成为信号输入状态、所述输入信号检测部检测到向该数字放大器的输入信号时，该第1控制部进行控制使所述驱动部开始驱动，并使所述开闭部开始开闭动作，在该数字放大器从信号输入状态成为无信号输入状态、所述输入信号检测部没有检测到向该数字放大器的输入信号时，该第1控制部进行控制使所述驱动部停止驱动，并使所述开闭部停止开闭动作；调制部，对向该数字放大器的输入信号进行脉冲调制；反馈部，将所述开闭部的输出信号反馈给所述调制部；以及反馈方式变更部，根据所述输入信号检测部的检测结果来变更所述反馈部的反馈方式。
根据这种结构，能够补偿在刚刚开始开闭动作后的信号的再现性的下降。
并且，该数字放大器具有这样的结构，即所述反馈部的次数是可变的，所述反馈方式变更部进行如下控制：在所述输入信号检测部刚刚检测到向该数字放大器的输入信号后的预定时间的期间内，将所述反馈部的次数降低一次。
根据这种结构，能够避免在刚刚开始开闭动作后的信号的再现性的下降。
并且，该数字放大器具有这样的结构，即所述调制部是相对于所述输入信号被并联设置的多种调制部，包括：第1调制部，根据来自所述反馈部的反馈信号对向该数字放大器的输入信号进行脉冲调制；以及第2调制部，不使用来自所述反馈部的反馈信号而对向该数字放大器的输入信号进行脉冲调制，所述反馈方式变更部包括：输出切换部，将所述多种调制部的输出信号中的至少一个输出信号输出给所述驱动部；以及第4控制部，控制所述输出切换部，使得输出所述多种调制部的输出信号中的至少一个输出信号，在所述输入信号检测部刚刚检测到向该数字放大器的输入信号后的预定时间的期间内，所述第4控制部控制所述输出切换部，使得输出所述第2调制部的输出信号，然后输出所述第1调制部的输出信号。
根据这种结构，能够补偿在刚刚开始开闭动作后的信号的再现性的下降。
并且，该数字放大器具有这样的结构，即所述调制部是相对于所述输入信号被并联设置的多种调制部，包括：高次调制部，根据来自所述反馈部的反馈信号对向该数字放大器的输入信号进行脉冲调制；以及低次调制部，根据来自所述反馈部的反馈信号对向该数字放大器的输入信号进行脉冲调制，所述反馈方式变更部包括：输出切换部，将所述多种调制部的输出信号中的至少一个输出信号输出给所述驱动部；以及第4控制部，控制所述输出切换部，使得输出所述多种调制部的输出信号中的至少一个输出信号，在所述输入信号检测部刚刚检测到向该数字放大器的输入信号后的预定时间的期间内，所述第4控制部控制所述输出切换部，使得输出所述低次调制部的输出信号，然后输出所述高次调制部的输出信号。
根据这种结构，能够补偿在刚刚开始开闭动作后的信号的再现性的下降。
并且，本发明的数字放大器用于将信号放大，该数字放大器具有：开闭部，通过进行开闭动作将被输入到该数字放大器的信号放大；驱动部，对所述开闭部进行开闭驱动；输入信号检测部，检测有无向该数字放大器的输入信号；第1控制部，在该数字放大器从无信号输入状态成为信号输入状态、所述输入信号检测部检测到向该数字放大器的输入信号时，该第1控制部进行控制使所述驱动部开始驱动，并使所述开闭部开始开闭动作，在该数字放大器从信号输入状态成为无信号输入状态、所述输入信号检测部没有检测到向该数字放大器的输入信号时，该第1控制部进行控制使所述驱动部停止驱动，并使所述开闭部停止开闭动作；以及延迟部，将向该数字放大器的输入信号延迟直至所述开闭动作开始的预定时间后传递给所述开闭部，所述开闭部将通过所述延迟部发送的向该数字放大器的输入信号放大。
根据这种结构，能够降低无信号输入时的功耗。而且，根据这种结构，在开闭部进行开闭动作时不会产生声音缺失。
并且，该数字放大器具有开关部，对将所述开闭部输出的放大信号从该数字放大器输出的路径进行开闭，在该数字放大器从无信号输入状态成为信号输入状态、所述输入信号检测部检测到向该数字放大器的输入信号时，所述第1控制部控制所述开关部使所述路径关闭，在该数字放大器从信号输入状态成为无信号输入状态、所述输入信号检测部没有检测到向该数字放大器的输入信号时，所述第1控制部控制所述开关部使所述路径断开。
根据这种结构，对开关部进行开闭控制，使得在有可能产生爆裂噪声的时间使路径断开，因而不会输出爆裂噪声。
并且，该数字放大器具有：开关部，对将所述开闭部输出的放大信号从该数字放大器输出的路径进行开闭；以及逻辑运算部，输出在向该数字放大器的输入信号中叠加了所述延迟部的输出信号得到的逻辑和信号，所述输入信号检测部检测有无从所述逻辑运算部输出的所述逻辑和信号，在该数字放大器从无信号输入状态成为信号输入状态、所述输入信号检测部检测到所述逻辑和信号时，所述第1控制部进行控制使所述驱动部开始驱动，并使所述开闭部开始开闭动作，而且控制所述开关部使所述路径关闭，在该数字放大器从信号输入状态成为无信号输入状态、所述输入信号检测部没有检测到所述逻辑和信号时，所述第1控制部进行控制使所述驱动部停止驱动，并使所述开闭部停止开闭动作，而且控制所述开关部使所述路径断开。
根据这种结构，即使是在处于无信号输入状态时，在从向数字放大器的输入信号消失时起至少经过延迟时间之前，开关部不会成为断开状态，因而不会产生声音中断。
并且，该数字放大器优选如下结构：根据所述第1控制部的控制来关闭所述路径的定时在基于所述延迟部的信号的延迟时间以内，而且是在所述开闭部根据所述第1控制部的控制来开始开闭动作的定时之后，根据所述第1控制部的控制来断开所述路径的定时是在所述开闭部根据所述第1控制部的控制来停止开闭动作的定时之前。
并且，该数字放大器具有这样的结构，即所述开闭动作是使所述开闭部具有的被串联连接的两个开闭元件交替地导通截止的动作，该数字放大器具有：死区时间控制部，控制所述驱动部，使得在所述开闭部进行开闭动作时所述两个开闭元件双方成为截止状态；以及死区时间设定部，设定通过所述死区时间控制部使所述两个开闭元件双方成为截止状态的时间，在该数字放大器从无信号输入状态成为信号输入状态、所述输入信号检测部检测到向该数字放大器的输入信号时，所述死区时间设定部在预定时间的期间设定比通常长的、使所述两个开闭元件双方成为截止状态的时间。
根据这种结构，能够降低在开闭部进行开闭动作时产生的爆裂噪声。
并且，在本发明的数字放大器中具有这样的结构，即该数字放大器具有：开闭部，通过进行开闭动作将被输入到该数字放大器的信号放大；驱动部，对所述开闭部进行开闭驱动；输入信号检测部，检测有无向该数字放大器的输入信号；第1控制部，在该数字放大器从无信号输入状态成为信号输入状态、所述输入信号检测部检测到向该数字放大器的输入信号时，该第1控制部进行控制使所述驱动部开始驱动，并使所述开闭部开始开闭动作，在该数字放大器从信号输入状态成为无信号输入状态、所述输入信号检测部没有检测到向该数字放大器的输入信号时，该第1控制部进行控制使所述驱动部停止驱动，并使所述开闭部停止开闭动作；输入信号校正部，校正向该数字放大器的输入信号；以及第2控制部，所述第2控制部控制所述输入信号校正部，使得在所述输入信号检测部刚刚检测到向该数字放大器的输入信号后的预定时间的期间内，将与在所述开闭动作开始时产生的爆裂噪声为相同振幅而且反相的信号施加到向该数字放大器的输入信号中。
根据这种结构，能够降低在开闭部进行开闭动作时产生的爆裂噪声。
发明效果
根据本发明的数字放大器，能够降低无信号输入时的功耗。
附图说明
图1是表示第1实施方式的数字放大器的输出级的结构的框图。
图2是表示在第1实施方式的数字放大器中开闭动作开始时的信号波形的图。
图3是表示在第1实施方式的数字放大器中开闭动作停止时的信号波形的图。
图4是表示第2实施方式的数字放大器的输出级的结构的框图。
图5是表示在第2实施方式的数字放大器中开闭动作开始时的信号波形的图。
图6是表示在第2实施方式的数字放大器中开闭动作停止时的信号波形的图。
图7是表示第3实施方式的数字放大器的输出级的结构的框图。
图8是表示在第3实施方式的数字放大器中开闭动作开始时的信号波形的图。
图9是表示在第3实施方式的数字放大器中开闭动作停止时的信号波形的图。
图10是表示第4实施方式的数字放大器的输出级的结构的框图。
图11是表示在第4实施方式的数字放大器中开闭动作开始时的信号波形的图。
图12是表示在第4实施方式的数字放大器中开闭动作停止时的信号波形的图。
图13是表示第5实施方式的数字放大器的输出级的结构的框图。
图14是表示第6实施方式的数字放大器的输出级的结构的框图。
图15是表示第7实施方式的数字放大器的输出级的结构的框图。
图16是表示第8实施方式的数字放大器的输出级的结构的框图。
图17是表示第9实施方式的数字放大器的输出级的结构的框图。
图18是表示第10实施方式的数字放大器的输出级的结构的框图。
图19是表示第11实施方式的数字放大器的输出级的结构的框图。
图20是表示第12实施方式的数字放大器的输出级的结构的框图。
图21是表示在第12实施方式的数字放大器中开闭动作开始时的信号波形的图。
图22是表示第13实施方式的数字放大器的输出级的结构的框图。
图23是表示在第13实施方式的数字放大器中开闭动作开始时的信号波形的图。
图24是表示第14实施方式的数字放大器的输出级的结构的框图。
图25是表示第15实施方式的数字放大器的输出级的结构的框图。
图26是表示数字放大器部的开闭部的输出电压和输出电流的波形的图。
图27是表示第16实施方式的数字放大器的输出级的结构的框图。
图28是表示在数字放大器部开始开闭动作时的调制部的输出电压Sd的波形和开闭部的输出电压Sf的波形的图，（a）表示调制部没有被施加偏置电压时的波形，（b）表示调制部被施加偏置电压时的波形。
图29是表示专利文献1的图7示出的开闭放大器的一部分的说明图。
图30是表示低通滤波器的频率特性的一例的说明图。
图31是表示消除开闭元件的内置二极管所产生的回流电流的弊端的结构的说明图。
图32是表示专利文献1的图1示出的数字功率放大器的整体结构的说明图。
图33是在构成数字放大器单元的一部分的开闭部中，只有一个开闭元件导通的状态下的电源电流路径的说明图。
图34是基于使导通状态的开闭元件刚刚截止后的低通滤波器线圈的逆电动势的电流路径的说明图。
具体实施方式
下面，参照附图说明本发明的实施方式。
（第1实施方式）
图1是表示第1实施方式的数字放大器的输出级的结构的框图。如图1所示，第1实施方式的数字放大器具有数字放大器部101、输入电平检测部103和动作控制部105。另外，设于数字放大器部101的后级的输出端107与扬声器等负荷连接。
数字放大器部101将所输入的信号放大。被输入到数字放大器部101的信号例如是音频信号，其形式可以是模拟的也可以是数字的。如图1所示，数字放大器部101具有调制部111、死区时间控制部（DT控制部）113、振荡控制部115、驱动部117、开闭部119、LPF（Low PassFilter：低通滤波器）121、NFB（Negative FeedBack：负反馈）123。
下面，对数字放大器部101的各个构成要素进行说明。调制部111例如是PWM（Pulse Width Modulation：脉冲宽度调制）电路，将输入到数字放大器部101的信号变换为数字脉冲信号。调制部111输出根据来自NFB 123的反馈信号进行校正后的数字脉冲信号。
开闭部119具有上下两级被串联连接的开闭元件131a、131b，通过开闭来进行信号的放大。开闭元件131a、131b是大功率晶体管、MOSFET或者IGBT。驱动部117具有构成为上下两级的驱动器133a、133b。驱动器133a对开闭元件131a进行开闭驱动，驱动器133b对开闭元件131b进行开闭驱动。
驱动部117的各个驱动器驱动各个开闭元件，使得开闭元件131a、131b以理想的相互相反的逻辑进行动作。但是，在实际切换晶体管元件的导通截止状态时存在导通时间或者截止时间。因此，导致产生开闭元件131a、131b双方成为导通状态的上下短路。为了防止这种状态，可以在任意一个开闭元件从截止状态切换为导通状态的定时，设定双方开闭元件成为截止状态的时间即“死区时间”。
死区时间控制部（DT控制部）113控制驱动部117，使得在开闭部119进行开闭时设定死区时间。另外，如果死区时间较长，分别输入开闭元件131a、131b的信号的占空比减小，因而不需要另外设计占空比调整电路。振荡控制部115能够选择振荡的开始和停止。具体地讲，选择是否向驱动器传递从死区时间控制部113施加的数字脉冲信号。振荡控制部115根据动作控制部105的输出信号的电位进行振荡动作，并进行所述路径的开闭。
LPF 121是利用LC电路构成的解调单元。LPF 121对中高频带进行滤波处理，由此对通过开闭部119而放大的数字脉冲信号进行解调。被解调后的信号从输出端107输出。NFB 123是负反馈放大电路，将开闭部119的输出信号反馈给调制部111。
输入电平检测部103通过检测输入信号的电平来检测有无输入信号。输入电平检测部103输出对输入信号进行双波整流后的信号。另外，如上所述，输入信号例如是音频信号，其形式可以是模拟的也可以是数字的。并且，输入电平检测部103也可以进行单波整流、AC－DC变换、取样保持或者AC电平检测等，以取代双波整流。
动作控制部105根据从输入电平检测部103输入的信号，控制数字放大器部101的振荡控制部115的振荡动作。通过该控制，控制开闭部119进行的开闭动作的开始或者停止。另外，实际上开闭动作开始或者停止的输入信号的电平为本实施方式的数字放大器的残留噪声以上，大约为-60dBm～-40dBm。
图2是表示在第1实施方式的数字放大器中开闭动作开始时的信号波形的图。并且，图3是表示在第1实施方式的数字放大器中开闭动作停止时的信号波形的图。图2和图3所示的信号Sa是该数字放大器的输入信号。信号Sc是输入电平检测部103的输出信号，是对输入信号Sa进行双波整流后的信号。电位Voc是动作控制部105的输出信号的电位，是对信号Sc进行平滑处理后的信号。信号Sf是表示数字放大器部101的开闭部119进行的开闭动作的信号。信号Sg是将输入信号Sa放大后的信号，是该数字放大器的输出信号。信号Sg是从输出端107输出的。
如图2所示，在从输入信号Sa大致为0V电位的状态即没有输入信号Sa的状态（无信号输入状态）、变为具有某种电平的状态即具有输入信号Sa的状态（信号输入状态）后，动作控制部105的输出信号的电位Voc上升。通过电位Voc上升，振荡控制部115将从死区时间控制部113施加的数字脉冲信号传递给驱动部117。另外，振荡控制部115内置了光耦和电子开关。振荡控制部115具有利用晶体管等电子开关对流入光耦的输入端的电流进行开闭的结构，通过使电子开关闭合来流入电流，进行数字脉冲信号的传递。因此，驱动部117开始与输入信号Sa对应的开闭部119的驱动控制。这样开闭动作开始，从输出端107输出信号Sg。但是，不从输出端107输出与直至开闭动作开始之前的信号Sa对应的信号。即，产生图2中用单点划线示出的“声音缺失”。另外，在开闭动作开始时，产生基于LPF 121的共振现象的爆裂噪声（Pop Noise）。
如图3所示，在从输入信号Sa具有某种电平的状态（信号输入状态）变为输入信号Sa大致为0V电位的状态（无信号输入状态）后，动作控制部105的输出信号的电位Voc下降。通过电位Voc下降，振荡控制部115的振荡动作停止（Drv.OFF），输入信号Sa被输入到驱动部117的路径断开。因此，驱动部117停止开闭部119的驱动控制。由此，开闭动作停止。
但是，开闭动作停止的定时与输入信号Sa无关，不清楚是从开闭部119输出的信号Sf的哪个位置。根据情况，信号Sf的正负的变化量的面积不一致，导致在LPF 121产生爆裂噪声成分，从扬声器输出不需要的爆裂噪声。
如以上说明的那样，根据本实施方式，数字放大器部101的开闭动作根据有无输入到数字放大器的信号Sa而开始或者停止。即，在信号输入状态下进行开闭动作，在无信号输入状态下不进行开闭动作。因此，能够降低无信号输入时的数字放大器部101的功耗。
（第2实施方式）
图4是表示第2实施方式的数字放大器的输出级的结构的框图。如图4所示，第2实施方式的数字放大器是在第1实施方式的数字放大器的构成要素的基础上，还在数字放大器部101的前级设置延迟部211。除此之外与第1实施方式相同，在图4中对与图1相同的构成要素标注相同的参照标号。
在将输入数字放大器的信号传递给后级的构成要素时，延迟部211使该信号的传递延迟预定时间。因此，被输入数字放大器的信号在延迟该时间后被输入数字放大器部101。另外，在延迟部211设定的延迟时间能够任意设定。并且，被输入到输入电平检测部103的信号与第1实施方式相同，是输入信号Sa。
图5是表示在第2实施方式的数字放大器中开闭动作开始时的信号波形的图。并且，图6是表示在第2实施方式的数字放大器中开闭动作停止时的信号波形的图。图5和图6所示的信号Sa是该数字放大器的输入信号。信号Sb是延迟部211的输出信号（延迟信号），被输入到数字放大器部101。在图5和图6示出的例子中，在输入信号Sa与输出信号Sb之间，在时间轴上存在延迟时间td[m秒]的差分。信号Sc是输入电平检测部103的输出信号，是对输入信号Sa进行双波整流后的信号。电位Voc是动作控制部105的输出信号的电位，是对信号Sc进行平滑处理后的信号。信号Sf是表示数字放大器部101的开闭部119进行的开闭动作的信号。信号Sg是将信号Sb放大后的信号，是该数字放大器的输出信号。信号Sg是从输出端107输出的。
如图5所示，在从没有输入信号Sa的状态（无信号输入状态）变为有输入信号Sa的状态（信号输入状态）后，动作控制部105的输出信号的电位Voc上升。通过电位Voc上升，振荡控制部115进行振荡（Drv.ON），延迟信号Sb被输入到驱动部117的路径关闭。因此，驱动部117开始与延迟信号Sb对应的开闭部119的驱动控制。由此，开闭动作开始，从输出端107输出信号Sg。但是，如图5所示，在开闭动作开始时产生爆裂噪声。
如图6所示，在从有输入信号Sa的状态（信号输入状态）变为没有输入信号Sa的状态（无信号输入状态）后，动作控制部105的输出信号的电位Voc下降。通过电位Voc下降，振荡控制部115的振荡动作停止（Drv.OFF），延迟信号Sb被输入到驱动部117的路径断开。因此，驱动部117停止对开闭部119的驱动控制。由此，开闭动作停止。但是，如图6所示，当开闭动作在死区时间以外的定时停止时，将产生爆裂噪声，并从输出端107输出。并且，在本实施方式中，在从输出端107输出信号Sg的过程中开闭动作停止，因而产生图6中用单点划线示出的“声音缺失”。
如以上说明的那样，根据本实施方式，数字放大器部101的开闭动作根据有无输入到数字放大器的信号Sa而开始或者停止，因而能够降低无信号输入时的数字放大器部101的功耗。另外，被输入到数字放大器部101的信号Sb被延迟，因而在数字放大器部101开始开闭动作时不会产生声音缺失。
（第3实施方式）
图7是表示第3实施方式的数字放大器的输出级的结构的框图。如图7所示，第3实施方式的数字放大器是在第2实施方式的数字放大器的构成要素的基础上，还在数字放大器部101的后级设置开关311。并且，本实施方式的动作控制部305还对开关311进行开闭控制，这一点与第2实施方式的动作控制部105不同。除此之外与第2实施方式相同，在图7中对与图4相同的构成要素标注相同的参照标号。
开关311是在数字放大器部101的输出信号从输出端107输出的路径上设置的继电器，用于对所述路径进行开闭。开关311是机械式继电器或者光学MOS继电器等电子继电器，由动作控制部305进行控制。本实施方式的动作控制部305根据从输入电平检测部103输出的信号，不仅控制振荡控制部115的振荡动作，而且也控制开关311的开闭。另外，动作控制部305包括时间常数电路，用于设定输出给振荡控制部115的信号的电位的上升时及下降时的各个时间常数、以及输出给开关311的信号的电位的上升时及下降时的各个时间常数。
在本实施方式中，从动作控制部305输出给开关311的信号的电位的上升时的时间常数，大于从动作控制部305输出给振荡控制部115的信号的电位的上升时的时间常数。因此，在数字放大器被输入信号时，开关311在动作控制部305的控制下从断开状态成为闭合状态的定时，比在动作控制部305的控制下数字放大器部101的开闭动作的开始定时靠后。但是，开关311成为闭合状态的定时小于延迟时间td。
并且，从动作控制部305输出给开关311的信号的电位的下降时的时间常数，小于从动作控制部305输出给振荡控制部115的信号的电位的下降时的时间常数。因此，在数字放大器没有信号输入时，开关311在动作控制部305的控制下从闭合状态成为断开状态的定时，比在动作控制部305的控制下数字放大器部101的开闭动作的停止定时靠前。
图8是表示在第3实施方式的数字放大器中开闭动作开始时的信号波形的图。并且，图9是表示在第3实施方式的数字放大器中开闭动作停止时的信号波形的图。图8和图9所示的信号Sa是该数字放大器的输入信号。信号Sb是延迟部211的输出信号（延迟信号），被输入到数字放大器部101。在图8和图9示出的例子中，在输入信号Sa与输出信号Sb之间，在时间轴上存在延迟时间td[m秒]的差分。信号Sc是输入电平检测部103的输出信号，是对输入信号Sa进行双波整流后的信号。电位Voc是从动作控制部305向振荡控制部115输出的信号的电位，是对信号Sc进行平滑处理后的信号。电位Vrs是从动作控制部305向开关311输出的信号的电位，是对信号Sc进行平滑处理后的信号。信号Sf是表示数字放大器部101的开闭部119进行的开闭动作的信号。信号Sg是将信号Sb放大后的信号，是该数字放大器的输出信号。信号Sg是从输出端107输出的。
如图8所示，在从没有输入信号Sa的状态（无信号输入状态）变为有输入信号Sa的状态（信号输入状态）后，从动作控制部305向振荡控制部115的输出信号的电位Voc以时间常数τ1上升，从动作控制部305向开关311的输出信号的电位Vrs以大于时间常数τ1的时间常数τ2上升。如果通过电位Voc上升，振荡控制部115进行振荡（Drv.ON），则延迟信号Sb被输入到驱动部117的路径关闭。因此，驱动部117开始与延迟信号Sb对应的开闭部119的驱动控制。由此，开闭动作开始。另一方面，通过电位Vrs上升，开关311从断开状态成为闭合状态（SW ON）。如上所述，时间常数τ2大于时间常数τ1。因此，如图8所示，开关311成为闭合状态的定时在延迟时间td以内，但在开闭动作开始的定时之后。在开关311成为闭合状态后，从输出端107输出信号Sg。
如图9所示，在从有输入信号Sa的状态（信号输入状态）变为没有输入信号Sa的状态（无信号输入状态）后，从动作控制部305向振荡控制部115的输出信号的电位Voc以时间常数τ3下降，从动作控制部305向开关311的输出信号的电位Vrs以小于时间常数τ3的时间常数τ4下降。通过电位Vrs下降，开关311从闭合状态成为断开状态（SWOFF）。另一方面，如果通过电位Voc下降，振荡控制部115的振荡动作停止（Drv.OFF），则延迟信号Sb被输入到驱动部117的路径断开。因此，驱动部117停止对开闭部119的驱动控制。由此，开闭动作停止。如上所述，时间常数τ4小于时间常数τ3。因此，如图9所示，开关311成为断开状态的定时在开闭动作停止的定时之前。但是，如图9所示，在从输出端107输出信号Sg的过程中开关311成为断开状态，因而产生图9中用单点划线示出的“声音中断”。
如以上说明的那样，根据本实施方式，数字放大器部101的开闭动作根据有无输入数字放大器的信号Sa而开始或者停止，因而能够降低无信号输入时的数字放大器部101的功耗。另外，被输入到数字放大器部101的信号Sb被延迟，因而在数字放大器部101开始开闭动作时不会产生声音缺失。另外，对开关311进行开闭控制，使得在可能产生爆裂噪声的时间开关322成为断开状态，因而不会从输出端107输出爆裂噪声。
（第4实施方式）
图10是表示第4实施方式的数字放大器的输出级的结构的框图。如图10所示，第4实施方式的数字放大器是在第3实施方式的数字放大器的构成要素的基础上，还在输入电平检测部103的前级设置OR电路411。并且，本实施方式的输入电平检测部403被输入来自OR电路411的输出信号，这一点与第3实施方式的输入电平检测部103不同。除此之外与第3实施方式相同，在图10中对与图7相同的构成要素标注相同的参照标号。
输入到数字放大器的信号Sa以及延迟部211的输出信号Sb被输入到OR电路411。OR电路411输出被输入到数字放大器的信号Sa与延迟部211的输出信号Sb的逻辑和信号。另外，该逻辑和信号是在被输入到数字放大器的信号Sa中叠加了延迟部211的输出信号Sb而得到的信号。输入电平检测部403根据从OR电路411输出的逻辑和信号，控制数字放大器部101的振荡控制部115的振荡动作。
图11是表示在第4实施方式的数字放大器中开闭动作开始时的信号波形的图。并且，图12是表示在第4实施方式的数字放大器中开闭动作停止时的信号波形的图。图11和图12所示的信号Sa是该数字放大器的输入信号。信号Sb是延迟部211的输出信号（延迟信号），被输入到数字放大器部101。在图11和图12示出的例子中，在输入信号Sa与输出信号Sb之间，在时间轴上存在延迟时间td[m秒]的差分。信号Sc是输入电平检测部403的输出信号，是在对输入信号Sa进行双波整流后的信号中叠加了对延迟信号Sc进行双波整流后的信号而得到的信号。电位Voc是从动作控制部105向振荡控制部115输出的信号的电位，是对信号Sc进行平滑处理后的信号。电位Vrs是从动作控制部105向开关311输出的信号的电位，是对信号Sc进行平滑处理后的信号。信号Sf是表示数字放大器部101的开闭部119进行的开闭动作的信号。信号Sg是将信号Sb放大后的信号，是该数字放大器的输出信号。信号Sg是从输出端107输出的。
如图11所示，在从没有输入信号Sa的状态（无信号输入状态）变为有输入信号Sa的状态（信号输入状态）后，从动作控制部105向振荡控制部115的输出信号的电位Voc以时间常数τ1上升，从动作控制部105向开关311的输出信号的电位Vrs以大于时间常数τ1的时间常数τ2上升。如果通过电位Voc上升，振荡控制部115进行振荡（Drv.ON），则延迟信号Sb被输入驱动部117的路径关闭。因此，驱动部117开始与延迟信号Sb对应的开闭部119的驱动控制。由此，开闭动作开始。另一方面，通过电位Vrs上升，开关311从断开状态成为闭合状态（SW ON）。如上所述，时间常数τ2大于时间常数τ1。因此，如图11所示，开关311成为闭合状态的定时在延迟时间td以内，但在开闭动作开始的定时之后。在开关311成为闭合状态后，从输出端107输出信号Sg。
如图12所示，在从有输入信号Sa的状态（信号输入状态）变为没有输入信号Sa的状态（无信号输入状态）后，从动作控制部105向振荡控制部115的输出信号的电位Voc下降，从动作控制部105向开关311的输出信号的电位Vrs下降。另外，在从输入信号Sa消失的状态起经过延迟时间Td后，电位Voc以时间常数τ3下降，电位Vrs以小于时间常数τ3的时间常数τ4下降。通过电位Vrs下降到预定电压，开关311从闭合状态成为断开状态（SW OFF）。另一方面，通过电位Voc下降到预定电压，振荡控制部115的振荡动作停止（Drv.OFF），延迟信号Sb被输入驱动部117的路径断开。因此，驱动部117停止对开闭部119的驱动控制。由此，开闭动作停止。如上所述，时间常数τ4小于时间常数τ3。因此，如图9所示，开关311成为断开状态的定时在开闭动作停止的定时之前。
如以上说明的那样，根据本实施方式，数字放大器部101的开闭动作根据有无输入数字放大器的信号Sa而开始或者停止，因而能够降低无信号输入时的数字放大器部101的功耗。另外，被输入数字放大器部101的信号Sb被延迟，因而在数字放大器部101开始开闭动作时不会产生声音缺失。另外，对开关311进行开闭控制，使得在可能产生爆裂噪声的时间开关322成为断开状态，因而不会从输出端107输出爆裂噪声。另外，即使在成为无信号输入状态时，在从输入信号Sa消失起到至少经过延迟时间，开关311不会成为断开状态，因而不会产生声音中断。
（第5实施方式）
图13是表示第5实施方式的数字放大器的输出级的结构的框图。如图13所示，第5实施方式的数字放大器是在第1实施方式的数字放大器的构成要素的基础上，还具有动作顺序设定部125。另外，动作顺序设定部125被输入从输入电平检测部103输出的信号Sc。并且，本实施方式的数字放大器部101在调制部111与DT控制部113之间还具有增益校正部511。除此之外与第1实施方式相同，在图13中对与图1相同的构成要素标注相同的参照标号。
在从振荡控制部115刚刚开始振荡后到开闭部119的输出通过NFB 123到达调制部111的时间中，NFB 123不进行负反馈，因而作为数字放大器的再现性下降。关于再现性的下降，具体地讲是指因供给数字放大器的电源电压的下降等引起的数字放大器的输出信号的畸变。增益校正部511进行提高数字放大器部101的增益的校正，以便补偿再现性的下降。另外，由增益校正部511进行的增益的校正量是可以改变的，能够由动作顺序设定部125进行设定。在数字放大器被输入信号后，在刚刚输入该信号后的预定时间的期间内，动作顺序设定部125驱动增益校正部511。
根据本实施方式，在数字放大器刚刚被输入信号后的预定时间的期间内，增益校正部511校正数字放大器部101的增益。因此，能够补偿在振荡控制部115刚刚开始振荡后的信号的再现性的下降。另外，在本实施方式中，增益校正部511配置在调制部111的后级侧，但也可以配置在调制部111的前级。在这种情况下，也能够补偿再现性的下降。
（第6实施方式）
图14是表示第6实施方式的数字放大器的输出级的结构的框图。如图14所示，第6实施方式的数字放大器是在第5实施方式的数字放大器的构成要素的基础上，在数字放大器部101内还具有电源电压检测部611。另外，本实施方式的增益校正部613被输入来自电源电压检测部611的输出信号，这一点与第5实施方式的增益校正部511不同。除此之外与第5实施方式相同，在图14中对与图13相同的构成要素标注相同的参照标号。
电源电压检测部611检测电源电压Vb，将表示其检测结果的信号发送给增益校正部613。本实施方式的增益校正部613根据从电源电压检测部611发送的信号所示出的电源电压Vb，校正数字放大器部101的增益。例如，在电源电压Vb的实际值低于规定值的情况下，数字放大器部101的增益下降。因此，增益校正部613进行与电源电压Vb相对于期望值的下降量对应的量的增益校正。
根据本实施方式，在由动作顺序设定部125设定增益的校正量的基础上，还能够进行与电源电压Vb的变化对应的增益的校正，因而能够实现精度高于第5实施方式的增益校正。
（第7实施方式）
图15是表示第7实施方式的数字放大器的输出级的结构的框图。如图15所示，第7实施方式的数字放大器是在第1实施方式的数字放大器的构成要素的基础上，还在输入电平检测部103的后级设置NFB量控制部151。另外，NFB量控制部151被输入从输入电平检测部103输出的信号Sc。除此之外与第1实施方式相同，在图15中对与图1相同的构成要素标注相同的参照标号。
NFB量控制部151控制NFB 123向调制部111的反馈量。另外，NFB 123的次数是可以改变的，通常是形成衰减特性良好的二次以上的低通滤波器，以便确保被输入到数字放大器部101的20kHz附近的高频信号的再现性。另外，NFB 123的次数越高，NFB量越多。
二次以上的NFB与NFB量较少的一次NFB相比，所输入的信号Sf针对开闭波形的跟踪速度变慢。因此，在开闭部119刚刚开始开闭动作后，不进行NFB，作为数字放大器的再现性较低。因此，在数字放大器被输入信号后，NFB量控制部151控制NFB 123，使得在刚刚输入该信号后的预定时间的期间内将NFB 123的次数降低为一次。因此，能够避免在振荡控制部115刚刚开始振荡后的信号的再现性的下降。
（第8实施方式）
图16是表示第8实施方式的数字放大器的输出级的结构的框图。如图16所示，第8实施方式的数字放大器是在第1实施方式的数字放大器的构成要素的基础上，还具有动作顺序设定部127。另外，动作顺序设定部127被输入从输入电平检测部103输出的信号Sc。并且，本实施方式的数字放大器部101在调制部111与DT控制部113之间还具有输出切换部711，并且具有与调制部111并联的无反馈调制部713。除此之外与第1实施方式相同，在图16中对与图1相同的构成要素标注相同的参照标号。
无反馈调制部713例如是PWM（Pulse Width Modulation：脉冲宽度调制）电路，将输入到数字放大器部101的信号变换为数字脉冲信号。另外，与调制部111不同，来自NFB 123的反馈信号不输入无反馈调制部713。因此，无反馈调制部713不进行对应于该反馈信号的校正。输出切换部711将切换为由调制部111进行变换后的数字脉冲信号以及由无反馈调制部713进行变换后的数字脉冲信号中的任意一种信号作为输出给DT控制部113的信号。在数字放大器被输入信号后，动作顺序设定部127控制输出切换部711，使得在刚刚输入该信号后的预定时间的期间内输出切换部711输出来自无反馈调制部713的信号。
在第1实施方式中，在利用低压摆率的运算放大器构成调制部111的情况下，如果将从开闭部119输出的PWM载波（大约200kHz～500kHz）直接施加给调制部111，则相对于该PWM载波，运算放大器的直线性下降，再现性下降。在这种情况下，通过在NFB 123中内置低通滤波器使PWM载波衰减，能够防止运算放大器的直线性的下降，并避免再现性的下降。但是，如果在NFB 123中内置低通滤波器，则所输入的信号Sf针对开闭波形的跟踪速度变慢。因此，在开闭部119刚刚开始开闭动作后，不进行NFB，输入到数字放大器的信号的再现性下降。
根据本实施方式，在数字放大器刚刚被输入信号后的预定时间的期间内，采用来自无反馈调制部713的信号。由于无反馈调制部713本来就不进行采用反馈信号的校正，因而不会受到有无来自NFB 123的反馈信号的影响。因此，能够避免振荡控制部115刚刚开始振荡后的信号的再现性的下降。
另外，在上述说明中，输出切换部711是切换为来自调制部111的信号以及来自无反馈调制部713的信号中的任意一种信号，但也可以输出逐渐改变这两种信号的比率并进行合成而得到的信号。
（第9实施方式）
图17是表示第9实施方式的数字放大器的输出级的结构的框图。如图17所示，第9实施方式的数字放大器是在第8实施方式的数字放大器的构成要素的基础上，在数字放大器部101内的无反馈调制部713与输出切换部711之间还具有增益校正部811。除此之外与第8实施方式相同，在图17中对与图16相同的构成要素标注相同的参照标号。
在数字放大器被输入信号后，动作顺序设定部127在刚刚输入该信号后的预定时间的期间内驱动增益校正部811。来自无反馈调制部713的数字脉冲信号被输出给增益校正部811。增益校正部811校正数字放大器部101的增益，以便补偿再现性的下降。
根据本实施方式，在数字放大器刚刚被输入信号后的预定时间的期间内，采用来自无反馈调制部713的信号，而且增益校正部811校正数字放大器部101的增益。因此，即使是在通过利用无反馈调制部713也不能完全避免振荡控制部115刚刚开始振荡后的信号的再现性的下降时，由增益校正部811校正数字放大器部101的增益。因此，能够更好地补偿振荡控制部115刚刚开始振荡后的信号的再现性的下降。
（第10实施方式）
图18是表示第10实施方式的数字放大器的输出级的结构的框图。如图18所示，第10实施方式的数字放大器是在第9实施方式的数字放大器的构成要素的基础上，在数字放大器部101内还具有电源电压检测部911。除此之外与第9实施方式相同，在图18中对与图17相同的构成要素标注相同的参照标号。
电源电压检测部911检测电源电压Vb，将表示其检测结果的信号发送给增益校正部811。在数字放大器被输入信号后，在刚刚输入该信号后的预定时间的期间内，动作顺序设定部127驱动增益校正部811。本实施方式的增益校正部811根据从电源电压检测部911发送的信号所示出的电源电压Vb，校正数字放大器部101的增益。例如，在电源电压Vb的实际值低于规定值的情况下，数字放大器部101的增益下降。因此，增益校正部811进行与电源电压Vb相对于期望值的下降量对应的量的增益校正。
根据本实施方式，能够进行与电源电压Vb的变化对应的增益的校正。
（第11实施方式）
图19是表示第11实施方式的数字放大器的输出级的结构的框图。如图19所示，第11实施方式的数字放大器是在第1实施方式的数字放大器的构成要素的基础上，还具有动作顺序设定部153。另外，动作顺序设定部153被输入从输入电平检测部103输出的信号Sc。并且，本实施方式的数字放大器部101具有二次Δ∑调制部161、一次Δ∑调制部163和输出切换部165，以取代调制部111，NFB 123的路径与二次Δ∑调制部161及一次Δ∑调制部163双方连接。除此之外与第1实施方式相同，在图19中对与图1相同的构成要素标注相同的参照标号。
二次Δ∑调制部161和一次Δ∑调制部163分别被输入信号Sa。二次Δ∑调制部161和一次Δ∑调制部163各自的输出信号被输入到输出切换部165。输出切换部165将切换为来自二次Δ∑调制部161的输出信号和来自一次Δ∑调制部163的输出信号中的任意一种信号作为输出给DT控制部113的信号。
通过NFB 123向一次Δ∑调制部163和二次Δ∑调制部161施加开闭部119的输出信号Sf。一次Δ∑调制部163对信号Sf的跟踪性能优于二次Δ∑调制部161，因而振荡控制部115刚刚开始振荡后的再现性良好。再现性的下降是指因供给数字放大器的电源电压的下降等引起的音频信号的畸变。另外，与一次Δ∑调制部163相比，二次Δ∑调制部161能够增多NFB量，在从振荡控制部115开始振荡起到经过足够时间之前的再现性不好。在振荡控制部115刚刚开始振荡后的预定时间的期间内，输出切换部165输出来自一次Δ∑调制部163的信号，在经过了所述预定时间以后，输出切换部165输出来自二次Δ∑调制部161的信号。
在本实施方式中，在振荡控制部115刚刚开始振荡后，采用来自再现性良好的一次Δ∑调制部163的输出信号，在经过了足够时间以后采用二次Δ∑调制部161的输出信号。因此，能够避免在振荡控制部115刚刚开始振荡后的信号的再现性的下降。另外，关于Δ∑调制部的次数，如果是经过了足够时间以后的次数高于刚刚开始振荡后的次数，则能够得到相同的效果。并且，如果Δ∑调制部是Δ调制器等1比特数字脉冲变换器，则能够得到相同的效果。
另外，在上述说明中，输出切换部165切换为来自二次Δ∑调制部161的信号和来自一次Δ∑调制部163的信号中的任意一种信号，但也可以输出逐渐改变这两种信号的比率并进行合成而得到的信号。
（第12实施方式）
图20是表示第12实施方式的数字放大器的输出级的结构的框图。如图20所示，第12实施方式的数字放大器是在第1实施方式的数字放大器的构成要素的基础上，还具有动作顺序设定部171。另外，动作顺序设定部171被输入从输入电平检测部103输出的信号Sc。除此之外与第1实施方式相同，在图20中对与图1相同的构成要素标注相同的参照标号。
动作顺序设定部171控制DT控制部113，使得在从数字放大器部101的开闭部119开始开闭动作起的预定时间的期间内，开闭部19以比通常长的死区时间进行开闭动作。
图21是表示在第12实施方式的数字放大器中开闭动作开始时的信号波形的图。图21所示的信号Sa是该数字放大器的输入信号。信号Sc是输入电平检测部103的输出信号，是对输入信号Sa进行双波整流后的信号。电位Voc是动作控制部105的输出信号的电位，是对信号Sc进行平滑处理后的信号。信号Sf是表示数字放大器部101的开闭部119进行的开闭动作的信号。信号Sg是将信号Sa放大后的信号，是该数字放大器的输出信号。信号Sg是从输出端107输出的。
如图21所示，在从没有输入信号Sa的状态（无信号输入状态）变为有输入信号Sa的状态（信号输入状态）后，动作控制部105的输出信号的电位Voc上升。通过电位Voc上升，振荡控制部115进行振荡（Drv.ON），输入信号Sa被输入到驱动部117的路径关闭。所谓关闭路径，例如是指驱动部117构成为内置有光耦并利用所述光耦进行信号传递，利用晶体管等电子开关对流入所述光耦的输入端的电流进行开闭，如此使所述电子开关闭合并传递信号。因此，驱动部117开始与输入信号Sa对应的开闭部119的驱动控制。此时，动作顺序设定部171控制DT控制部113，使得在开闭部119开始开闭动作后的预定时间Tld[m秒]的期间内，以比通常长的死区时间进行开闭动作。
另外，如果延长死区时间，则分别输入驱动器133a、133b的信号的占空比变短。如果占空比变短，由调制部111进行调制的信号中的输入信号Sa的信息量减少，在由LPF 21进行解调时产生输出信号Sg的畸变等，因而信号的再现性变差。因此，优选DT控制部113以比通常长的死区时间进行控制的预定时间Tld比较短。
在死区时间中产生的噪声不从输出端107输出出去。根据本实施方式，通过在刚刚开始振荡后控制死区时间使其比较长，能够缩短开闭元件131a、131b的导通时间，抑制流向LPF 21的平均电流值，降低由于LPF 21的共振现象而产生的爆裂噪声。例如，如果不进行本实施方式的控制，则产生图21中用单点划线示出的爆裂噪声，然而在本实施方式中，如实线示出的那样，爆裂噪声比较小。
（第13实施方式）
图22是表示第13实施方式的数字放大器的输出级的结构的框图。如图22所示，第13实施方式的数字放大器是在第2实施方式的数字放大器的构成要素的基础上，还具有动作顺序设定部171。另外，动作顺序设定部171被输入从输入电平检测部103输出的信号Sc。除此之外与第2实施方式相同，在图22中对与图4相同的构成要素标注相同的参照标号。
动作顺序设定部171控制DT控制部113，使得在从数字放大器部101的开闭部119开始开闭动作起的预定时间的期间内，开闭部19以比通常长的死区时间进行开闭动作。
图23是表示在第13实施方式的数字放大器中开闭动作开始时的信号波形的图。图23所示的信号Sa是该数字放大器的输入信号。信号Sb是延迟部211的输出信号（延迟信号），被输入到数字放大器部101。在图23示出的例子中，在输入信号Sa与输出信号Sb之间，在时间轴上存在延迟时间td[m秒]的差分。信号Sc是输入电平检测部103的输出信号，是对输入信号Sa进行双波整流后的信号。电位Voc是动作控制部105的输出信号的电位，是对信号Sc进行平滑处理后的信号。信号Sf是表示数字放大器部101的开闭部119进行的开闭动作的信号。信号Sg是将延迟信号Sb放大后的信号，是该数字放大器的输出信号。信号Sg是从输出端107输出的。
如图23所示，在从没有输入信号Sa的状态（无信号输入状态）变为有输入信号Sa的状态（信号输入状态）后，动作控制部105的输出信号的电位Voc上升。如果通过电位Voc上升，振荡控制部115进行振荡（Drv.ON），则延迟信号Sb被输入到驱动部117的路径关闭。所谓关闭路径，例如是指驱动部117构成为内置有光耦并利用所述光耦进行信号传递，利用晶体管等电子开关对流入所述光耦的输入端的电流进行开闭，如此使所述电子开关闭合并传递信号。因此，驱动部117开始与输入信号Sa对应的开闭部119的驱动控制。此时，动作顺序设定部171控制DT控制部113，使得在开闭部119开始开闭动作后的预定时间Tld[m秒]的期间内，以比通常长的死区时间进行开闭动作。
另外，如果延长死区时间，则分别输入到驱动器133a、133b的信号的占空比变短。如果占空比变短，则由调制部111进行调制的信号中的输入信号Sa的信息量减少，在由LPF 21进行解调时产生输出信号Sg的畸变等，因而信号的再现性变差。因此，优选DT控制部113以比通常长的死区时间进行控制的预定时间Tld比较短。
在死区时间中产生的噪声不从输出端107输出出去。根据本实施方式，通过在刚刚开始振荡后控制死区时间使其比较长，能够缩短开闭元件131a、131b的导通时间，抑制流向LPF 21的平均电流值，降低由于LPF 21的共振现象而产生的爆裂噪声。例如，如果不进行本实施方式的控制，则产生图23中用单点划线示出的爆裂噪声，然而在本实施方式中，如实线示出的那样，爆裂噪声比较小。
另外，在第12实施方式中，如图21所示，在输出信号Sg中产生了声音缺失。但是，在本实施方式中，被输入到数字放大器部101的信号Sb被延迟，因而在数字放大器部101开始开闭动作时不会产生声音缺失。
（第14实施方式）
图24是表示第14实施方式的数字放大器的输出级的结构的框图。如图24所示，第14实施方式的数字放大器是在第1实施方式的数字放大器的构成要素的基础上，在数字放大器部101内的调制部111的前级还具有初期波形相加部1111以及控制初期波形相加部1111的动作顺序设定部125。除此之外与第1实施方式相同，在图24中对与图1相同的构成要素标注相同的参照标号。
动作顺序设定部125接收由输入电平检测部103检测到从无信号状态变为信号输入状态的信号，并在足以抑制爆裂噪声的固定期间内控制初期波形相加部1111。初期波形相加部1111将与在开闭动作开始时产生的爆裂噪声为相同振幅而且反相的信号，与输入数字放大器部101的信号进行相加。另外，也可以将初期波形相加部1111设置在调制部111的后级。在这种情况下，初期波形相加部1111将与爆裂噪声的调制信号为相同振幅而且反相的信号，与从调制部111输出的数字脉冲信号进行相加。
根据本实施方式，即使在数字放大器部101开闭动作开始时产生了爆裂噪声，也能够利用由初期波形相加部1111进行相加后的信号在被放大之前进行消除，因而不从输出端107输出爆裂噪声。所谓爆裂噪声，例如是指由于LPF 121的共振现象而产生的爆裂噪声、由于后述的调制部111的动作基准点与开闭部119的动作基准点之差而产生的爆裂噪声等。
（第15实施方式）
图25是表示第15实施方式的数字放大器的输出级的结构的框图。如图25所示，第15实施方式的数字放大器是在第1实施方式的数字放大器的构成要素的基础上，还具有停止位置检测部1211。并且，本实施方式的动作控制部1205使数字放大器部101停止开闭动作的定时与第1实施方式的动作控制部105不同。除此之外与第1实施方式相同，在图25中对与图1相同的构成要素标注相同的参照标号。
在数字放大器从信号输入状态变为无信号输入状态时，如图26所示，如果在开闭部119的输出电压或者输出电流的值为0的位置不停止开闭动作，则产生爆裂噪声。停止位置检测部1211检测开闭部119的输出电压或者输出电流的值为0的位置，将表示其检测结果的信号发送给动作控制部1205，以便控制振荡控制部115的振荡动作。由此，能够在输出电压或者输出电流的值为0的位置停止开闭动作。作为所述输出电流的检测单元，例如在电流路径中施加低电阻并换算为电压来检测值。
另外，在输出电压为0时或者输出电流为0时，位置根据输出的LPF 121而偏移，但无论在哪一点进行功率换算都为0，也可以说输出电压或者输出电流的值为0的位置亦是功率为0的位置。
根据本实施方式，在数字放大器从信号输入状态变为无信号输入状态时，在开闭部119的输出电压或者输出电流的值为0的位置（功率为0的位置），开闭动作停止。因此，能够降低在数字放大器成为无信号输入状态时产生的爆裂噪声。
（第16实施方式）
图27是表示第16实施方式的数字放大器的输出级的结构的框图。如图27所示，第16实施方式的数字放大器是在第1实施方式的数字放大器的构成要素的基础上，还具有动作顺序设定部133，在数字放大器部101内具有输出电压检测部1311和初期电压调整部1313。除此之外与第1实施方式相同，在图27中对与图1相同的构成要素标注相同的参照标号。
在构成数字放大器的调制部111的输入侧构成有例如高速运算放大器IC等积分器（未图示）。该积分器利用电源电压为＋5[V]等的单电源进行驱动。另一方面，开闭部119利用电源电压为±20[V]等的双电源进行驱动。本实施方式的数字放大器具有作为功率放大器的基本功能，因而需要传递输入信号及输出信号双方。因此，针对积分器，以＋5[V]的一半即＋2.5[V]为动作基准点进行驱动，针对开闭部119，以±20[V]的中间值即0[V]为动作基准点进行驱动。由此，数字放大器的输入侧的动作基准点与输出侧的动作基准点存在空档，因而需要取较大的动态范围。因此，构成为在驱动部117中内置光耦等电平移位电路，使动作基准点一致。
由于开闭部119是高阻抗、且负荷的阻抗是4～8[Ω]，因而无信号输入状态的数字放大器的输出电压基本为0[V]。如上所述，调制部111的积分器根据构成该积分器的运算放大器的负端子的偏置电压，以＋2.5[V]的动作基准点进行驱动。但是，无信号输入状态的积分器的输入电压为0[V]，输出电压为动作基准点即＋2.5[V]。即，无信号输入状态的积分器在构成积分器的电容器被施加了＋2.5[V]的状态下待机。
输出电压检测部1311检测开闭部119的输出侧的电压，将表示其检测结果的信号发送给初期电压调整部1313。初期电压调整部1313进行调整，使得调制部111的输出侧的电压与从输出电压检测部1311发送的信号所示出的电压相等。即，初期电压调整部1313对调制部111的积分器施加预定的偏置电压。在数字放大器被输入信号后，动作顺序设定部133在刚刚输入该信号后的预定时间的期间内驱动初期电压调整部1313。
图28是表示在数字放大器部开始开闭动作时的调制部的输出电压Sd的波形和开闭部的输出电压Sf的波形的图，（a）表示调制部没有被施加偏置电压时的波形，（b）表示调制部被施加偏置电压时的波形。如图28（a）所示，在不是第16实施方式的结构的情况下，在从无信号输入状态变为信号输入状态、开闭动作开始时，调制部111的积分器中的＋2.5[V]的电位差分将影响到开闭周期，开闭部119的输出电压Sf的占空比达不到50％。其结果是产生爆裂噪声。
另一方面，如果是通过初期电压调整部1313对调制部111的积分器施加了预定的偏置电压的状态，即使是从无信号输入状态变为信号输入状态、开闭动作开始时，如图28（b）所示，开闭部119的输出电压Sf的占空比也达到50％。因此，不会产生爆裂噪声。
根据本实施方式，在数字放大器被输入信号时，对调制部111的积分器施加预定的偏置电压，使得调制部111的输出侧的电压与开闭部119的输出侧的电压一致，因此在数字放大器部101开始开闭动作时不会产生爆裂噪声。
另外，上述说明的实施方式的数字放大器部101所具有的开闭部119具有两个开闭元件，但也可以是一个开闭元件还可以是四个开闭元件。另外，驱动部117中所包含的驱动器的数量与开闭部119所具有开闭元件的数量对应。
另外，也可以将第5～第16实施方式中的至少一个实施方式与上述第1～第4实施方式中的任意一个实施方式进行组合。
关于本发明，参照特定的实施方式进行了详细说明，但是对于本行业人员而言，显然能够在不脱离本发明的精神和范围的前提下实施各种变更和修改。
本发明以在2010年3月11日提出申请的日本专利申请（日本特愿2010－054643）为基础，并且该原专利申请的内容通过引用被包含于此。
产业上的可利用性
本发明能够用作在无信号输入时不进行开闭动作的数字放大器等。
标号说明
101数字放大器部；103、403输入电平检测部（输入信号检测部）；105、305、1205动作控制部（第1控制部）；107输出端；111调制部（第1调制部）；113死区时间控制部（DT控制部）；115振荡控制部；117驱动部；119开闭部；121LPF；123NFB（反馈部）；125、127、133、153、171动作顺序设定部（第3控制部、第4控制部、死区时间设定部、第2控制部、第5控制部）；131a、131b开闭元件；133a、133b驱动器；211延迟部；311开关（开关部）；411OR电路（逻辑运算部）；511、613、811增益校正部（第1增益校正部）；611、911电源电压检测部；151NFB量控制部（反馈量变更部）；711、165输出切换部；161二次Δ∑调制部（高次调制部）；163一次Δ∑调制部（低次调制部）；713无反馈调制部（第2调制部）；1111初期波形相加部（输入信号校正部）；1211停止位置检测部（信号检测部）；1311输出电压检测部；1313初期电压调整部。

Claims (5)

1.一种将信号放大的数字放大器，其特征在于，所述数字放大器具有：
开闭部，通过进行开闭动作将被输入到该数字放大器的信号放大；
驱动部，对所述开闭部进行开闭驱动；
输入信号检测部，检测有无向该数字放大器的输入信号；
第1控制部，在该数字放大器从无信号输入状态成为信号输入状态、所述输入信号检测部检测到向该数字放大器的输入信号时，该第1控制部进行控制使所述驱动部开始驱动，并使所述开闭部开始开闭动作，在该数字放大器从信号输入状态成为无信号输入状态、所述输入信号检测部没有检测到向该数字放大器的输入信号时，该第1控制部进行控制使所述驱动部停止驱动，并使所述开闭部停止开闭动作；以及
延迟部，将向该数字放大器的输入信号延迟直至所述开闭动作开始的预定时间后传递给所述开闭部，
所述开闭部将通过所述延迟部发送的向该数字放大器的输入信号放大。
2.根据权利要求1所述的数字放大器，其特征在于，所述数字放大器具有开关部，对将所述开闭部输出的放大信号从该数字放大器输出的路径进行开闭，
在该数字放大器从无信号输入状态成为信号输入状态、所述输入信号检测部检测到向该数字放大器的输入信号时，所述第1控制部控制所述开关部使所述路径关闭，
在该数字放大器从信号输入状态成为无信号输入状态、所述输入信号检测部没有检测到向该数字放大器的输入信号时，所述第1控制部控制所述开关部使所述路径断开。
3.根据权利要求1所述的数字放大器，其特征在于，所述数字放大器具有：
开关部，对将所述开闭部输出的放大信号从该数字放大器输出的路径进行开闭；以及
逻辑运算部，输出在向该数字放大器的输入信号中叠加了所述延迟部的输出信号得到的逻辑和信号，
所述输入信号检测部检测有无从所述逻辑运算部输出的所述逻辑和信号，
在该数字放大器从无信号输入状态成为信号输入状态、所述输入信号检测部检测到所述逻辑和信号时，所述第1控制部进行控制使所述驱动部开始驱动，并使所述开闭部开始开闭动作，而且控制所述开关部使所述路径关闭，
在该数字放大器从信号输入状态成为无信号输入状态、所述输入信号检测部没有检测到所述逻辑和信号时，所述第1控制部进行控制使所述驱动部停止驱动，并使所述开闭部停止开闭动作，而且控制所述开关部使所述路径断开。
4.根据权利要求2或3所述的数字放大器，其特征在于，根据所述第1控制部的控制来关闭所述路径的定时在基于所述延迟部的信号的延迟时间经过之前，而且是在所述开闭部根据所述第1控制部的控制来开始开闭动作的定时之后，
根据所述第1控制部的控制来断开所述路径的定时是在所述开闭部根据所述第1控制部的控制来停止开闭动作的定时之前。
5.根据权利要求1所述的数字放大器，其特征在于，所述开闭动作是使所述开闭部具有的被串联连接的两个开闭元件交替地导通截止的动作，
该数字放大器具有：
死区时间控制部，控制所述驱动部，使得在所述开闭部进行开闭动作时所述两个开闭元件双方成为截止状态；以及
死区时间设定部，设定通过所述死区时间控制部使所述两个开闭元件双方成为截止状态的时间，
在该数字放大器从无信号输入状态成为信号输入状态、所述输入信号检测部检测到向该数字放大器的输入信号时，所述死区时间设定部在预定时间的期间设定比通常长的、使所述两个开闭元件双方成为截止状态的时间。
CN201180013478.2A 2010-03-11 2011-02-07 数字放大器 Active CN102792586B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-054643 2010-03-11
JP2010054643A JP5388362B2 (ja) 2010-03-11 2010-03-11 デジタルアンプ
PCT/JP2011/000670 WO2011111298A1 (ja) 2010-03-11 2011-02-07 デジタルアンプ

Publications (2)

Publication Number Publication Date
CN102792586A CN102792586A (zh) 2012-11-21
CN102792586B true CN102792586B (zh) 2015-08-12

Family

ID=44563136

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180013478.2A Active CN102792586B (zh) 2010-03-11 2011-02-07 数字放大器

Country Status (4)

Country Link
US (2) US8975956B2 (zh)
JP (1) JP5388362B2 (zh)
CN (1) CN102792586B (zh)
WO (1) WO2011111298A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5454560B2 (ja) * 2011-12-06 2014-03-26 オンキヨー株式会社 スイッチングアンプ
US8981844B2 (en) * 2013-01-10 2015-03-17 Analog Devices Global Narrow voltage range multi-level output pulse modulated amplifier with one-bit hysteresis quantizer
JP6222980B2 (ja) * 2013-05-09 2017-11-01 キヤノン株式会社 音響装置及び電子機器
JP6461510B2 (ja) * 2014-08-06 2019-01-30 ローム株式会社 オーディオアンプ用の電源回路、電子機器、オーディオアンプへの電源電圧の供給方法
US10069468B2 (en) 2014-12-24 2018-09-04 Panasonic Intellectual Property Management Co., Ltd. Audio signal amplification device, power supply device, and power supply control method
JP6397811B2 (ja) * 2015-12-18 2018-09-26 株式会社東芝 半導体集積回路及び高周波アンテナスイッチ
US10256777B2 (en) 2016-02-29 2019-04-09 Qualcomm Incorporated Audio amplifiers
US20170250654A1 (en) * 2016-02-29 2017-08-31 Qualcomm Incorporated Dynamic dead time management
US10218312B2 (en) 2016-02-29 2019-02-26 Qualcomm Incorporated Dynamic volume management in audio amplifiers
US11088662B2 (en) * 2017-07-13 2021-08-10 Sharp Kabushiki Kaisha Digital amplifier and output device
CN107994877B (zh) * 2017-11-10 2021-08-27 矽恩微电子(厦门)有限公司 一种低辐射干扰，高效率，线性度高，鲁棒性的d类音频放大器的功率管驱动器
WO2019187267A1 (ja) 2018-03-28 2019-10-03 パナソニックＩｐマネジメント株式会社 音声処理装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10303657A (ja) * 1997-04-28 1998-11-13 Nec Corp Ｐｗｍ駆動装置
JP2004072707A (ja) * 2002-06-13 2004-03-04 Sony Corp パワーアンプ装置
CN1642001A (zh) * 2003-11-26 2005-07-20 雅马哈株式会社 D类放大器
CN1835393A (zh) * 2005-03-07 2006-09-20 美国芯源系统股份有限公司 高效大功率的音频放大器
CN1934783A (zh) * 2004-04-21 2007-03-21 罗姆股份有限公司 信号输出电路、使用其的音频信号输出装置、电子设备

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09148851A (ja) * 1995-11-17 1997-06-06 Matsushita Electric Ind Co Ltd オーディオ用スイッチング電源
JP3499236B1 (ja) 2002-08-28 2004-02-23 株式会社フライングモール ディジタル電力増幅器
US6924700B2 (en) 2002-10-03 2005-08-02 Mitsubishi Denki Kabushiki Kaisha Class D amplifier
JP4111845B2 (ja) * 2003-02-28 2008-07-02 三菱電機株式会社 Ｄ級増幅器
JP2005341327A (ja) * 2004-05-28 2005-12-08 Victor Co Of Japan Ltd 電力増幅装置
JP4421949B2 (ja) * 2004-06-07 2010-02-24 アルパイン株式会社 デジタルアンプ
KR100617960B1 (ko) * 2005-02-24 2006-08-30 삼성전자주식회사 자가 발진형 펄스 폭 변조회로 및 펄스 폭 변조 방법
JP2007088926A (ja) * 2005-09-22 2007-04-05 Victor Co Of Japan Ltd Ｄクラスアンプ
TWI329983B (en) * 2006-11-27 2010-09-01 Realtek Semiconductor Corp Methods for controlling power stage of power amplifier and related apparatuses
US8022756B2 (en) * 2007-05-15 2011-09-20 Qualcomm, Incorporated Output circuits with class D amplifier
JP2009033430A (ja) * 2007-07-26 2009-02-12 Denso Corp ディジタルアンプ
JP4978409B2 (ja) * 2007-10-03 2012-07-18 パナソニック株式会社 デジタル増幅装置
JP4885831B2 (ja) * 2007-11-29 2012-02-29 シャープ株式会社 Δς変調装置、遮断方法、プログラム、および、記録媒体
US7825726B2 (en) * 2008-10-30 2010-11-02 Freescale Semiconductor, Inc. Digital pulse width modulation for half bridge amplifiers
US8330538B2 (en) * 2009-11-11 2012-12-11 Amazing Microelectronic Corp. Self-oscillating audio amplifier and method for restraining the improved self-oscillating audio amplifier
US20130089161A1 (en) * 2011-10-06 2013-04-11 Douglas E. Heineman Low-Power Modulation in an Amplifier

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10303657A (ja) * 1997-04-28 1998-11-13 Nec Corp Ｐｗｍ駆動装置
JP2004072707A (ja) * 2002-06-13 2004-03-04 Sony Corp パワーアンプ装置
CN1642001A (zh) * 2003-11-26 2005-07-20 雅马哈株式会社 D类放大器
CN1934783A (zh) * 2004-04-21 2007-03-21 罗姆股份有限公司 信号输出电路、使用其的音频信号输出装置、电子设备
CN1835393A (zh) * 2005-03-07 2006-09-20 美国芯源系统股份有限公司 高效大功率的音频放大器

Also Published As

Publication number Publication date
US20130021096A1 (en) 2013-01-24
JP2011188447A (ja) 2011-09-22
US20150171795A1 (en) 2015-06-18
US8975956B2 (en) 2015-03-10
US9083283B2 (en) 2015-07-14
JP5388362B2 (ja) 2014-01-15
CN102792586A (zh) 2012-11-21
WO2011111298A1 (ja) 2011-09-15

Similar Documents

Publication Publication Date Title
CN102792586B (zh) 数字放大器
CN1941613B (zh) D类放大器
JP6325526B2 (ja) 調整可能ループ・フィルター特性を有するクラスｄオーディオ・アンプ
CN102386868B (zh) 高效平衡输出放大器系统
JP5430025B2 (ja) Ｄ級増幅装置
CN102386867B (zh) 高效音频放大器系统
US6998911B2 (en) Gate control circuit with soft start/stop function
EP1310041A2 (en) Digital class-d audio amplifier
CN107276549A (zh) 音频放大器系统
JPWO2008090712A1 (ja) 電力増幅器
KR20150123815A (ko) 피드백을 갖는 인벨로프 추적 변조기
US20060145755A1 (en) Square wave modulation design for a class-D audio amplifier
CN102984630A (zh) 用于音频放大系统中减少失真的系统和方法
KR20100048914A (ko) 고성능 클래스 ｄ 오디오 증폭기를 위한 방법 및 장치
JPS58182904A (ja) 高効率フイ−ドフオワ−ド誤差修正増幅器システム
US20040222845A1 (en) Class-D power amplifier capable of eliminating excessive response phenomenon when returning to a steady state from an abnormal state and an amplification method thereof
JP2008535433A (ja) スイッチング増幅器及び負荷を備える装置
US20030122605A1 (en) Current limiting circuit
EP1184973B1 (en) Power amplification equipment
CN105978510A (zh) 功率放大器和输入信号调节方法
JP3904508B2 (ja) デジタルスイッチングアンプ
US7889001B2 (en) Systems and methods of reduced distortion in a class D amplifier
JP2004128639A (ja) Ｄ級増幅器
KR20050119197A (ko) 디지털 증폭기, 디지털 증폭기 시스템, 보상 회로 및 ｄ형증폭기 동작 방법
JP2006101022A (ja) デジタルアンプ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant