CN1642001A - D类放大器 - Google Patents

Abstract

一种D类放大器包括：运算放大器和电容，它们构成用以对在构成模拟输入信号的正侧输入信号和负侧输入信号之间的差分积分的积分器；延迟电路，用以通过一个期望的非常小的角度来延迟三角波形的相位；电阻，构成合成电路，用来彼此合成积分器的输出、三角波形以及延迟电路的输出；比较器，用来将该合成电路的输出彼此进行比较；AND电路，构成用来输入该比较器的输出的缓冲器；和将该缓冲器的输出反馈给该积分器的输入端的电阻。

Description

D类放大器

技术领域

本发明涉及D类放大器。

背景技术

D类放大器通过脉宽调制(PWM)输入信号执行功率放大，并被用来执行音频信号的功率放大。传统的D类放大器安排有一个积分器来对模拟输入信号积分，一个比较器来对积分器的输出信号与预定的三角波形进行比较，和一个缓冲器(脉冲放大器)来放大该比较器的输出信号以输出脉冲信号。在这种传统的D类放大器中，从缓冲器输出的脉冲信号反馈到积分器的输入端。接着，缓冲器的输出信号由一个电感线圈和电容所构成的低通滤波器滤波以便得到驱动诸如扬声器的负载的模拟信号。

传统的脉宽调制放大器安排有一个比较器来将模拟输入信号与三角波形比较，一个放大器来放大该比较器的输出，和一个安排在放大器和负载之间的变压器(例如，参看日本专利特公昭56-27001号公报)。

而且，传统的使用数字信号处理电路的数字放大电路都装配有噪声整形器、转换器、逻辑电路、开关和滤波器(例如，参考日本专利特表2000-500625号公报)。该噪声整形器对数字输入信号的量化噪声进行频率整形。该转换器将响应噪声整形器的输出的PCM(脉冲编码调制)信号转换成PWM(脉宽调制)信号。该逻辑电路补偿该转换器的输出信号的线性。该开关由逻辑电路的输出控制。滤波器的输入端通过开关连接到电源。

然而，在以上所描述的传统的D类放大器中，缓冲器由两个分别叫做正侧缓冲器和负侧缓冲器的缓冲器构成。即便当没有输入信号时，这两个缓冲器也输出能率比为50％的具有相反极性的信号。结果，在传统的D类放大器中，即便在没有输入信号的情况下，电流也可能流经低通滤波器，这导致了大量的浪费。

在日本专利特公昭56-27001号公报中，描述了一种当没有输入信号时为了避免功率的浪费而在没有输入信号期间关掉输出放大元件的技术构思。但是，以上所描述的专利公开文本1中的传统的脉宽调制放大器存在这样的问题：其需要变压器来转换阻抗并切断DC电压，这就可能需要大尺寸的设备并且同时也增加了成本。而且，在日本专利特公昭56-27001号公报中所描述的脉宽调制放大器中还存在另外一个问题：由于比较器将输入信号与简单的三角波形进行比较，因此输出信号的失真是很严重的。

另一方面，在日本专利特表2000-500625号公报中所描述的数字放大电路使用了三个或四个值的输出状态(开关状态)，并当数字电路作为逻辑电路被提供以便提高线性时放大该数字输入信号。结果，日本专利特表2000-500625号公报所描述的数字放大电路存在这样的问题：由于该数字放大电路不能安排提供模拟电路，因此模拟输入信号不能在保持更好的线性的同时被放大。换句话说，在这种传统的数字放大电路中，当输入小信号脉冲时，由于在该小信号脉冲中加入了补偿脉冲，因此在逻辑电路中的输出开关失真被补偿了。但是，用于补偿输出开关失真的电路是通过仅仅提供这样的数字电路作为逻辑电路来构建的，因此这种传统的放大电路不能在更好的线性情况下放大模拟输入信号。

发明内容

本发明用来解决以上所描述的问题，因此，提供能工作在低失真和小功率消耗下的D类放大器。

同时，本发明还提供能工作在低失真和小功率消耗下而无需变压器的D类放大器。

同时，本发明还提供能输出中的DC电压分量至实质为零伏特的D类放大器。

为了解决以上所描述的问题，本发明的D类放大器具有以下的结构。

(1)一种D类放大器包括：

积分器用来对模拟输入信号积分；

第一比较器用来将积分器的输出与第一三角波形比较；

第二比较器用来将积分器的该输出与第二三角波形比较，该第二三角波形是通过正向180度或非常小角度的负向改变该第一三角波形的相位而得到的波形；

缓冲器用来输出基于该第一比较器的输出和该第二比较器的输出的正侧输出信号和负侧输出信号；和

反馈电路用来将在该正侧输出信号和负侧输出信号之间的差分反馈给积分器的输入端。

(2)根据(1)的D类放大器，其中该缓冲器包括：

第一缓冲器用来计算该第一比较器的输出和该第二比较器的输出的逻辑乘积以输出一个计算后的结果作为负侧的输出信号；和

第二缓冲器用来计算该第一比较器的输出和该第二比较器的输出的逻辑乘积以输出一个计算后的结果作为正侧的输出信号。

(3)根据(1)的D类放大器，其中该反馈电路包括差分放大器用来放大在正侧输出信号和负侧输出信号间的差分。

(4)一种D类放大器包括：

积分器用来对在构成模拟输入信号的正侧输入信号和负侧输入信号间的差分进行积分；

延迟电路用来通过预定的非常小的角度来延迟三角波形的相位；

合成电路用来彼此合成积分器的输出、三角波形、和延迟电路的输出以便输出多个输出信号；

比较器用来对合成电路的多个输出信号彼此进行比较；

缓冲器用来输入比较器的输出；和

反馈电路用来将缓冲器的输出反馈给积分器的输入端。

(5)根据(4)的D类放大器，其中，

该三角波形由第一三角波形和相应于通过将该第一三角波形的相位改变180度而产生的波形的第二三角波形所构成，

该迟延电路包括第一迟延电路用来通过该预定的非常小的角度来延迟该第一三角波形的相位，和第二延迟电路用来通过该预定的非常小的角度来延迟该第二三角波形的相位，

该合成电路将该积分器的负侧输出与该第一三角波形合成以产生第一合成波形，将该积分器的正侧输出与该第二三角波形合成以产生第二合成波形，将该积分器的负侧输出与该第二延迟电路的输出合成以产生第三合成波形，将该积分器的正侧输出与该第一延迟电路的输出合成以产生第四合成波形，

该比较器包括第一比较器用来将该第一合成波形与该第二合成波形比较，和第二比较器用来将该第三合成波形与该第四合成波形比较，

该缓冲器包括第一缓冲器用来计算该第一比较器的输出和该第二比较器的输出的逻辑乘积，和第二缓冲器用来计算该第一比较器的输出和该第二比较器的输出的逻辑乘积，和

该反馈电路包括第一反馈电路用来将该第一缓冲器的输出反馈给积分器的正侧输入，和第二反馈电路用来将该第一缓冲器的输出反馈给积分器的负侧输入。

(6)一种D类放大器包括：

积分器用来对在构成模拟输入信号的正侧输入信号和负侧输入信号间的差分进行积分；

合成电路用来将该积分器的输出与三角波形合成，和将该积分器的输出与具有与前述的三角波形反向相位的三角波形合成以便输出多个信号，其中该反向相位的三角波形相应于根据前述三角波形的相位改变180度的波形；

比较器用来对合成电路的输出信号彼此进行比较；

缓冲器用来将比较器的输出输入其中；和

反馈电路用来将该缓冲器的输出反馈给该积分器的输入端，

其中该合成电路包括多个具有至少两种电阻值的电阻，并被安排来在与基于多个电阻的电阻值的合成电路的输出相应的多个信号和比较器的输入电容之间产生相位差。

(7)根据(6)的D类放大器，其中，

该合成电路包括：第一合成部分用来将该积分器的负侧输出与该三角波形合成以产生第一合成波形；第二合成部分用来将该积分器的正侧输出与该反向相位的三角波形合成以产生第二合成波形；第三合成部分用来将该积分器的负侧输出与该反向相位的三角波形合成以产生第三合成波形；和第四合成部分用来将该积分器的正侧输出与该三角波形合成以产生第四合成波形；

该第一合成部分包括第一电阻和第二电阻，第一电阻的一个接线端连接到该积分器的负侧输出，该三角波形被提供给第二电阻的一个接线端；该第一电阻的另一个接线端连接到第二电阻的另一个接线端以便在那构成一个输出端；

该第二合成部分包括第三电阻和第四电阻，第三电阻的一个接线端连接到该积分器的正侧输出，该三角波形被提供给第四电阻的一个接线端；该第三电阻的另一个接线端连接到第四电阻的另一个接线端以便在那构成一个输出端；

该第三合成部分包括第五电阻和第六电阻，第五电阻的一个接线端连接到该积分器的负侧输出，反向相位的三角波形被提供给第六电阻的一个接线端；该第五电阻的另一个接线端连接到第六电阻的另一个接线端以便在那构成一个输出端；

该第四合成部分包括第七电阻和第八电阻，第七电阻的一个接线端连接到该积分器的正侧输出，该三角波形被提供给第八电阻的一个接线端；该第七电阻的另一个接线端连接到第八电阻的另一个接线端以便在那构成一个输出端；

该比较器包括具有一个输入端连接到该第一合成部分的输出端，而另一个输入端连接到该第二合成部分的输出端的第一比较器，和具有一个输入端连接到该第三合成部分的输出端，而另一个输入端连接到该第四合成部分的输出端的第二比较器；

该缓冲器包括第一缓冲器用来计算该第一比较器的输出和该第二比较器的输出的逻辑乘积，和第二缓冲器用来计算该第一比较器的输出和该第二比较器的输出的逻辑乘积；

该反馈电路包括第一反馈电路用来将该第一缓冲器的输出反馈给该积分器的正侧输入，和第二反馈电路用来将该第二缓冲器的输出反馈给该积分器的负侧输入；并且

该第一电阻、第二电阻、第三电阻和第四电阻的任一个的电阻值都与该第五电阻、第六电阻、第七电阻和第八电阻任一个的电阻值不同。

(8)根据(7)的D类放大器，其中第一电阻、第二电阻、第三电阻和第四电阻的每个的电阻值通过根据该第五电阻、第六电阻、第七电阻和第八电阻每个的电阻值乘以除了1之外的值而得到。

(9)一种D类放大器包括：

积分器用来对构成模拟输入信号的正侧输入信号和负侧输入信号进行积分；

三角波形产生电路，包括电流源和电容；

比较器用来将该积分器的输出与三角波形产生电路的输出进行比较；

缓冲器用来输入该比较器的输出；和

反馈电路用来将该缓冲器的输出反馈给该积分器的输入端。

(10)根据(9)的D类放大器，其中，

该电容的一端连接到该比较器的输入端之一，和

该电流源转换输出电流的方向以便对电容反复充电和放电。

(11)根据(10)的D类放大器，其中，

该电流源的一端连接到该电容的一端，

该电流源当该电容的电势低于第一电势时以电容充电的方向流出电流而当该电容的电势高于第二电势时以电容放电的方向流出电流，和

该第二电势比该第一电势高。

(12)根据(9)的D类放大器，其中，

该比较器包括第一比较器用来将该积分器的负侧输出与该三角波形产生电路的输出进行比较，和第二比较器用来将该积分器的正侧输出与该三角波形产生电路的输出进行比较，

该缓冲器包括第一缓冲器用来计算该第一比较器的输出的反相值与该第二比较器的输出的逻辑乘积，和第二缓冲器用来计算该第一比较器与该第二比较器的反相值的逻辑乘积，和

该反馈电路包括第一反馈电路用来将该第一缓冲器的输出反馈给该积分器的负侧输入，和第二反馈电路用来将该第二缓冲器的输出反馈给该积分器的正侧输入。

根据本发明，该D类放大器能提供来在低失真和小功率消耗下运行。

同时，本发明还提供了在低失真和小功率消耗下操作而无需变压器的D类放大器，同时，在输出中的DC电压分量能降低到实质上零伏特。

附图说明

图1的电路图表示的是根据本发明的实施例模式1的D类放大器的结构实例。

图2表示在零电压提供给如图1所示的D类放大器的情况下该D类放大器运行的波形图。

图3表示在一个正电压提供给如图1所示的D类放大器的情况下该D类放大器运行的波形图。

图4表示在一个负电压提供给如图1所示的D类放大器的情况下该D类放大器运行的波形图。

图5的电路图表示的是根据本发明的实施例模式2的D类放大器的结构实例。

图6表示在零电压提供给如图5所示的D类放大器的情况下该D类放大器运行的波形图。

图7A到7C的图表显示的是当一个正弦波输入到根据本发明的实施例1或实施例2的D类放大器时在负载中呈现的波形。

图8的电路图表示的是根据本发明的实施例模式3的D类放大器的结构实例。

图9表示在零电压提供给如图8所示的D类放大器的情况下该D类放大器运行的波形图。

图10表示在一个正电压提供给如图8所示的D类放大器的情况下该D类放大器运行的波形图。

图11表示在一个负电压提供给如图8所示的D类放大器的情况下该D类放大器运行的波形图。

图12的电路图表示的是根据本发明的实施例模式4的D类放大器的结构实例。

图13的电路图表示的是D类放大器的电流源的结构实例。

图14的波形图显示了该电流源的运行。

图15的波形图显示了在提供给D类放大器正值的情况下的运行。

图16的波形图显示了在提供给D类放大器0电压的情况下的运行。

图17的波形图显示了在提供给D类放大器负值的情况下的运行。

具体实施方式

现参考附图，来描述本发明的各种实施例模式。

实施例1

图1的电路图表示的是根据本发明的实施例模式1的D类放大器的结构实例。

该D类放大器安排有电阻R1、R2、R3、R4、R5、R6、R7、R8、R9、R10、R11和R12，电容C1和C2，运算放大器11，比较器12和13，延迟电路21和22，与(AND)电路31(低活性)，和另一个AND电路32。如图所示，预定的三角波形信号“a”和“b”分别提供给电阻R9和R10的一个接线端。三角波形信号“a”和三角波形信号“b”是具有相同波形的信号，只是彼此相位相差180度。

电阻R1和R2的一个接线端分别构成模拟输入信号的差分输入端。而，电阻R1的一个接线端构成正侧输入端(+IN)，电阻R2的一个接线端构成负侧输入端(-IN)。运算放大器11和电容C1和C2构成积分器。以差分方式通过电阻R1和R2输入的该模拟输入信号被该积分器积分，同时该积分信号被输出到电阻R5、R6、R7和R8。

电阻R5、R6、R7、R8、R9、R10、R11和R12构成合成电路，其将三角波形信号“a”或“b”与该积分器的输出信号合成。该三角波形信号“a”和“b”通过以一个非常小的角度“θ”(即，θ＜＜180度)来延迟三角波形信号“a”和三角波形信号“b”而产生。该合成电路产生第一到第四四种合成波形“e”、“f”、“g”、“h”。

该第一合成波形“e”通过将构成积分器的运算放大器11的负侧输出信号与三角波形信号“a”(第一三角波形)合成而产生。该第二合成波形“f”通过将构成积分器的运算放大器11的正侧输出信号与三角波形信号“b”(第二三角波形)合成而产生。该第三合成波形“g”通过将构成积分器的运算放大器11的负侧输出信号与三角波形信号“b”合成而产生。该第四合成波形“h”通过将构成积分器的运算放大器11的正侧输出信号与通过延迟三角波形信号“a”产生的三角波形信号“a’”合成而产生。

比较器12(第一比较器)将该第一合成波形“e”与该第二合成波形“f”比较来输出一个比较结果。当该第一合成波形“e”比该第二合成波形“f”大时，该第一比较器12输出一个预定的“低”电位的信号(例如，零电位)，而当该第一合成波形“e”比该第二合成波形“f”小时，该第一比较器12输出一个预定的“高”电位的信号。比较器13(第二比较器)将该第三合成波形“g”与该第四合成波形“h”比较来输出一个比较结果。当该第三合成波形“g”比该第四合成波形“h”大时，该第二比较器13输出一个预定的“低”电位的信号(例如，零电位)，而当该第三合成波形“g”比该第四合成波形“h”小时，该第二比较器13输出一个预定的“高”电位的信号。比较器12和13都可以通过使用运算放大器而有选择地实现。

AND电路31响应具有负逻辑输入的AND门功能的缓冲电路。AND电路31执行一个AND计算(低活性)，其中当第一比较器12的输出和第二比较器13的输出都为“低”时，该AND电路31输出一个“高”电位信号，并输出这个计算结果作为该D类放大器的负侧输出“-OUT”。电阻R3构成第一反馈电路。该第一反馈电路将作为缓冲器功能的AND电路31的输出反馈给运算放大器11的正侧输入。

AND电路32响应具有AND计算功能的缓冲电路，并在比较器12的输出和比较器13的输出之间执行AND计算操作，然后输出该计算结果作为该D类放大器的正侧输出“+OUT”。电阻R4  构成第二反馈电路。该第二反馈电路将作为缓冲器功能的AND电路32的输出反馈给运算放大器11的负侧输入。

负载(例如扬声器等)经由低通滤波器连接在该D类放大器的正侧输出“+OUT”与负侧输出“-OUT”之间。由于提供了这些电路安排，因此该D类放大器能以低失真无需提供变压器而放大模拟输入信号“+IN”和“-IN”，而且能在降低功率消耗下驱动负载。

接下来，参考图2到图4描述根据以上叙述所安排的实施例1的D类放大器的运行。图2到图4显示的是表示图1所示的D类放大器的各个电路部分的运行。图2显示的是当模拟输入信号“+IN”的值等于模拟输入信号“-IN”的值即当差分输入值为零电压值(无输入信号)时D类放大器的各个电路部分的波形。图3表示当(模拟输入信号“+IN”)＞(模拟输入信号“-IN”)，即当差分输入为正时D类放大器的各个电路部分的波形。图4表示当(模拟输入信号“+IN”)＜(模拟输入信号“-IN”)，即当差分输入为负时D类放大器的各个电路部分的波形。

首先来解释对于图2的操作，即无差分输入(零电压值)的情况。三角波形信号“a”的相位与三角波形信号“b”的相位有180度的不同。该三角波形信号“a”构成了一个通过以非常小的角度“θ”来延迟三角波形信号“a”而产生的信号。在这种情况下，一个称为“抖动”的预定噪声可选择地分别应用给三角波形信号a、a’、b和b’。由于抖动噪声应用给了每个三角波形信号，因此输出波形的失真可以被矫正。除了这些三角波形信号a、a’、b和b’，锯齿状波形、积分波形等也可以选择使用。

在a、a’和积分器的正侧输出(运算放大器11的正侧输出)“d”之间的相位关系是彼此实质上相等。在b、b’和负侧输出(运算放大器11的负侧输出)“c”之间的相位关系也是彼此实质上相等。

比较器12和13的输入，即第一到第四合成波形e、f、g和h具有与该积分器合成的波形。第一合成波形“e”的相位与第二合成波形“f”的相位约有180度的不同。第三合成波形“g”的相位与第四合成波形“h”的相位约有180度的不同。第一合成波形“e”的波形实质上等于第四合成波形“h”的波形，并且第一和第四合成波形“e”和“h”有非常小角度“θ”的不同。第二合成波形“f”的波形等于第三合成波形“g”的波形，并且第二和第三合成波形“f”和“g”有非常小角度“θ”的不同。

比较器12的输出“j”当(第一合成波形“e”)＞(第二合成波形“f”)时变为“低”，当(第一合成波形“e”)＜(第二合成波形“f”)时变为“高”。比较器13的输出“k”当(第三合成波形“g”)＞(第四合成波形“h”)时变为“低”，当(第三合成波形“g”)＜(第四合成波形“h”)时变为“高”。当比较器12和13的输出“j”和“k”为“低”时AND电路31的输出(-OUT)为“高”。当比较器12和13的输出“j”和“k”为“高”时AND电路32的输出(+OUT)为“高”。

换句话说，在该D类放大器中的正侧输出“+OUT”，在从第一合成波形“e”和第二合成波形“f”之间的交叉点(时间常量“t1”)到第三波形“g”和第四合成波形“h”之间的另一个交叉点(时间常量“t2”)所定义的时间段中是高电位。在该D类放大器中的负侧输出“-OUT”，在从第一合成波形“e”和第二合成波形“f”之间的交叉点(时间常量“t3”)到第三波形“g”和第四合成波形“h”之间的另一个交叉点(时间常量“t4”)所定义的时间段中是高电位。

在这种情况下，在正侧输出“+OUT”或负侧输出“-OUT”的该时间段可以取决于三角波形信号a、a’和三角波形信号b、b’的相位差(非常小的角度“θ”)。结果，由于在延迟电路21和22中的延迟时间足够短至期望值以便降低三角波形信号a、a’和三角波形信号b、b’的相位差(非常小的角度“θ”)，正侧输出“+OUT”和负侧输出“-OUT”成为高电位的时间段可以足够短至期望值。此时，该积分器的负侧输出“c”和正侧输出“d”的电压都会变得非常低。

换句话说，在没有输入信号的情况中(即下述应用零电压的情况)，正侧输出+OUT和负侧输出-OUT都为高电位的时间段能被设定为0到百分之几的能率比。正侧输出“+OUT”和负侧输出“-OUT”经由例如低通滤波器而提供给诸如扬声器的负载。结果，在没有输入信号的情况下，正侧输出+OUT和负侧输出-OUT都为高电位的时间段能被设定为0到百分之几的能率比，因此通过低通滤波器和负载的电流就变得非常小。作为结果，在本实施例中的D类放大器被用于小信号的情况下，被安排在输出端和负载之间的上述低通(LC滤波器等)可以被剔除。

根据实施例1的D类放大器提供了以上所描述的安排，在没有模拟输入信号(即零电压值输入的情况)的情况下，由于输出信号为高电位的时间段足够短至期望值，因此功率消耗与现有技术中的D类放大器相比能够被大量降低。

接下来，描述(模拟输入信号“+IN”)＞(模拟输入信号“-IN”)，即当差分输入是如图3所示的正值的情况下该D类放大器的运行。应当注意得的是，三角波形信号a、a’、b、b’与图2中的相同。在三角波形信号a、a’、b、b’和积分器的输出c、d(即，运算放大器11的输出)之间的相位关系与图2所代表的情况相同。在图3中，第一到第四合成波形e、f、g、h拥有用积分器的输出合成的波形。合成波形“e”的相位和合成波形“f”的相位相差大约180度，合成波形“g”的相位和合成波形“h”的相位相差大约180度。

在图3中，在积分器的负侧输出“c”和积分器的正侧输出“d”之间的差分在相同的时限中比图2所示的情况要大。在第一合成波形“e”和第四合成波形“h”之间的相位差，与在第二合成波形“f”和第三合成波形“g”之间的另一个相位差都比在图2所示的情况要大。结果，在从第一合成波形“e”和第二合成波形“f”之间的交叉点(时间常量t1’)到第三波形“g”和第四合成波形“h”之间的另一个交叉点(时间常量t2’)所定义的时间段比在图2中的情况下的时间段(从时间常量t1到时间常量t2)要长，同时正侧输出+OUT为高电位的时间段要比在图2所示的情况要长。在图3中，在从时间常量t2’之后的第三合成波形“g”和第四合成波形“h”之间的交叉点(时间常量t3’)到第一合成波形“e”和第二合成波形“f”之间的另一个交叉点(时间常量t4’)所定义的时间段也要比在图2中的情况要长，同时正侧输出“+OUT”变为高电位，随后，这些操作可反复进行。

比较器12的输出“j”从在第一合成波形“e”和第二合成波形“f”之间的交叉点(时间常量t1’)到在下一个第一合成波形“e”和下一个第二合成波形“f”之间的另一个交叉点(时间常量t4’)变为“高”。接着，比较器12的输出“j”从时间常量t4’到在下一个第一合成波形“e”和第二合成波形“f”之间的另一个交叉点(时间常量t5’)变为“低”，随后，以上描述的操作重复执行。换句话说，比较器12的输出“j”在第一合成波形“e”和第二合成波形“f”之间的交叉点状态从“高”变到“低”，或从“低”变到“高”。

比较器13的输出“k”从在第三波形“g”和第四合成波形“h”之间的交叉点(时间常量t2’)到在下一个第三合成波形“g”和下一个第四合成波形“h”之间的交叉点(时间常量t3’)变为“低”。接着，比较器13的输出“k”从时间常量t3’到在下一个第三合成波形“g”和第四合成波形“h”之间的另一个交叉点(时间常量t6’)变为“高”，随后，以上描述的操作重复执行。换句话说，比较器13的输出“k”在第三合成波形“g”和第四合成波形“h”之间的交叉点状态从“高”变到“低”，或从“低”变到“高”。

接着，由于正侧输出“+OUT”＝(输出j)AND(输出“k”)，因此这个正侧输出“+OUT”在从时间常量t1’到时间常量t2’，在从时间常量t3’到时间常量t4’，和在从时间常量t5’到时间常量t6’的时间段中变为“高”电位。结果，在正侧输出“+OUT”变为高电位的时间段的能率比与模拟输入信号的脉冲值(差分值)的幅度实质上成正比。换句话说，正侧输出“+OUT”可以以脉宽调制(PWM)方式构成通过调制模拟输入信号的脉冲值(差分值)而获得的信号。

另一方面，负侧输出“-OUT”连续变为低电位。这是因为当如图3所示的(模拟输入信号“+IN”)＞(模拟输入信号“-IN”)时没有比较器12和13的输出“j”和“k”同时变为低的时间段。

接下来，描述(模拟输入信号“+IN”)＜(模拟输入信号“-IN”)，即当差分输入是如图4所示的正值的情况下该D类放大器的运行。应当注意的是，三角波形信号a、a’、b、b’与图2中的相同。在三角波形信号a、a’、b、b’和积分器的输出c、d(即，运算放大器11的输出)之间的相位关系与图2所代表的情况相同。

应当理解的是，在如图4所示的情况中，积分器的输出“c”和“d”的相位与以上在图2和图3中所描述的比较反相了(即，改变了180度)。关于在第一合成波形“e”和第二合成波形“f”之间的交叉点与第三合成波形“g”和第四合成波形“h”之间的交叉点的时间关系与图3中所示的情况相反。

比较器12的输出“j”从在第一合成波形“e”和第二合成波形“f”之间的交叉点(时间常量t2”)到在下一个第一合成波形“e”和下一个第二合成波形“f”之间的另一个交叉点(时间常量t3”)变为“高”。接着，比较器12的输出“j”从时间常量t3”到在下一个第一合成波形“e”和第二合成波形“f”之间的另一个交叉点(时间常量t6”)变为“低”，随后，以上描述的操作重复执行。换句话说，比较器12的输出“j”在第一合成波形“e”和第二合成波形“f”之间的交叉点状态从“高”变到“低”，或从“低”变到“高”。

比较器13的输出“k”从在第三波形“g”和第四合成波形“h”之间的交叉点(时间常量t1”)到在下一个第三合成波形“g”和下一个第四合成波形“h”之间的交叉点(时间常量t4”)变为“低”。接着，比较器13的输出“k”从时间常量t4”到从在下一个第三合成波形“g”和第四合成波形“h”之间的另一个交叉点(时间常量t5”)变为“高”，随后，以上描述的操作重复执行。换句话说，比较器13的输出“k”在第三合成波形“g”和第四合成波形“h”之间的交叉点状态从“高”变到“低”，或从“低”变到“高”。

接着，由于正侧输出“+OUT”＝(输出j)AND(输出k)，因此这个正侧输出“+OUT”连续变为“低”电位。当(输出j)AND(输出k)一般为“低”时，负侧输出“-OUT”变为“高”，同时负侧输出“-OUT”变为高电位的时间段的能率比直接与模拟输入信号的脉冲值(差分值)的幅度实质上成正比。换句话说，负侧输出“-OUT”可以以脉宽调制(PWM)方式构成通过调制模拟输入信号的脉冲值(差分值)而获得的信号。

结果，根据实施例1的D类放大器，该模拟输入信号能被转变成由零电压值、正值、负值所构成的具有三个值的PWM信号，并将这些转换后的PWM信号输出。根据实施例1的D类放大器，在模拟输入信号变得比预定值高或相等的情况下，其中的输出信号变为仅仅是正侧输出“+OUT”和负侧输出“-OUT”中的任一个的单侧信号的转换波形，如图3和图4所表示的。作为结果，根据实施例1的D类放大器，其中的转换功耗仅仅是同时在正侧和负侧转换的传统D类放大器的转换功耗的一半。

根据实施例1的D类放大器，由于模拟反馈通过提供电阻R3和R4来实现，因此该D类放大器能在更好的线性情况下放大模拟输入信号，而如在前面日本专利特表2000-500625号公报中所描述的这样的数字处理操作不能执行。根据实施例1的D类放大器，与在前面所描述的日本专利特公昭56-27001号公报中的不同，当在阻抗变换中使用并用于切断DC电压的变压器不再需要时，这样的具有低功率消耗的D类放大器能提供低失真，并且其中的DC输出分量也近似等于零伏特。

实施例2

接下来，将参考图5来描述本发明的实施例2。图5的电路图表示的是根据本发明的实施例模式2的D类放大器的结构实例。该D类放大器安排有电阻R51、R52、R53、R54、R55和R56，电容C51，可选的放大器61和64，比较器62和63，AND电路(低活性)71，和另一个AND电路72。三角波形信号“a”被提供给比较器62的正侧输入端，另一个三角波形信号“b’”被提供给比较器63的正侧输入端。

相应于由三角波形信号“b”的相位而产生的三角波形信号的三角波形信号“b’”进一步通过一个非常小的角度“θ”延迟，其中，三角波形信号“b”通过反向三角波形信号“a”(即，相位延迟180度)得到。结果，该三角波形信号“a”和三角波形信号“b’”是波形一样的信号，只是彼此的相位有(180度+非常小的角度“θ”)的不同。在这种情况下，被称为“抖动”的预定噪声可以有选择地分别提供给三角波形信号a和b’。由于这样的抖动噪声被提供给了这些三角波形信号的每个，因此输出波形的失真可以被矫正。除了这些三角波形信号a和b’，还有锯齿状波形、积分波形等可以选择使用。

电阻R51的一个接线端构成了模拟输入信号的输入端。而电阻R51的另一个接线端连接到运算放大器61的负侧输入端。运算放大器61和电容C51构成了积分器。比较器62将三角波形信号“a”与积分器的输出“c”进行比较，并输出一个比较结果(输出“j”)。比较器63将三角波形信号“b’”与积分器的输出“c”进行比较，并也输出一个比较结果(输出“k”)。

AND电路71相应于具有低活性的AND门功能的缓冲器电路。当第一比较器62的输出“j”和第二比较器63的输出“k”均为“低”时，该AND电路71输出一个“高”电位信号，并输出该计算信号作为该D类放大器的负侧输出“-OUT”。AND电路72相应于具有AND门功能的缓冲器电路。当第一比较器62的输出“j”和第二比较器63的输出“k”均为“高”时，该AND电路72输出一个“高”电位信号，并输出该计算信号作为该D类放大器的正侧输出“+OUT”。

运算放大器64和电阻R53、R54、R55、R56构成一个差动放大器，其放大在正侧输出“+OUT”和负侧输出“-OUT”之间的差分。该差动放大器的输出“1”通过电阻R52反馈给运算放大器61的输入端(即，D类放大器的输入端)。作为结果，该运算放大器64和电阻R52、R53、R54、R55、R56构成了一个反馈电路。

接下来，结合以上描述的电路安排来说明根据实施例2的D类放大器的运行。在模拟输入信号为零(没有输入信号)的情况下，即，“IN”等于“1/2VDD”，正侧输出“+OUT”和负侧输出“-OUT”都如图6所示的那样，并且高电位期间的能率比变得几乎是零到百分之几。作为结果，当该模拟输入信号为零(没有输入信号)时，从该D类放大器经由滤波器流出到负载的电流就变得非常地小。

在模拟信号为正值的情况下，正侧输出“+OUT”和负侧输出“-OUT”变得与图3中的情况类似。作为结果，正侧输出“+OUT”变为通过以脉宽调制模式调制模拟信号的正值(即，当提供零电压作为参考值时为“正”)所产生的信号。另一方面，负侧输出“-OUT”连续变为低电位。

在模拟信号为负值的情况下，正侧输出“+OUT”和负侧输出“-OUT”都变得与图4中的情况类似。作为结果，负侧输出“-OUT”变为通过以脉宽调制模式调制模拟信号的负值(即，当提供1/2VDD电压作为参考值时为“负”)所产生的信号。另一方面，正侧输出“+OUT”连续变为低电位。

与根据以上描述的实施例1的D类放大器类似，通过提供有以上描述的结构安排，根据实施例2的D类放大器，在没有输入信号(即，输入为零伏特的情况下)情况下，由于输出信号为高电位的时间段足够短至期望值，因此功率消耗与现有技术中的D类放大器相比能够被大量降低。

作为结果，根据实施例2的D类放大器，模拟输入信号能被转换成由零值、正值和负值构成的具有三种值的PWM信号，随后，这些转换后的PWM信号可以被输出。根据实施例2的D类放大器，在模拟输入信号变得比预定值高或相等的情况下，其中的输出信号以如图3和图4中所示的相似的方式变为仅仅是正侧输出“+OUT”和负侧输出“-OUT”中的任一个的单侧信号的转换波形。作为结果，根据实施例2的D类放大器，其中的转换功耗仅仅是同时在正侧和负侧转换的传统D类放大器的转换功耗的一半。

根据实施例2的D类放大器，由于模拟反馈通过提供运算放大器64和电阻R52、R53、R54、R55、R56来实现，因此该D类放大器能在更好的线性情况下放大模拟输入信号，而如在前面日本专利特表2000-500625号公报中所描述的这样的数字处理操作不能执行。根据实施例2的D类放大器，与在前面所描述的日本专利特公昭56-27001号公报中的不同，当在阻抗变换中使用并用于切断DC电压的变压器不再需要时，这样的具有低功率消耗的D类放大器能提供低失真，并且其中的DC输出分量也近似等于零伏特。

接下来，图7A到7C显示了在一个正弦波输入到根据如图1或图5所示的实施例1或实施例2的D类放大器的模拟信号输入端的情况下的输出波形的实例。在实施例1和实施例2中，在正弦波输入到模拟信号输入端的情况下，它们的输出波形是类似的。图7(a)显示了连接到根据实施例1和实施例2的D类放大器的正侧输出“+OUT”和负侧输出“-OUT”的低通滤波器和负载(电阻R)。图7(b)表示了在该D类放大器的正侧输出“+OUT”已经通过该低通滤波器后的输出“POUT”的波形。在图7(b)中，还显示了该D类放大器的负侧输出“-OUT”已经通过该低通滤波器后的输出“NOUT”的波形。输出POUT和输出NOUT都仅仅是一个正弦波的上半个波形。但是，相应于提供给如图7(c)所示的负载的信号的输出“OUT”会成为一个正弦波。其原因如下：即，由于负载(扬声器等)连接在输出POUT和输出NOUT之间(即，在低通滤波器的正侧输出端“POUT”和负侧输出端“NOUT”之间)，如图7(c)所示，因此相应于提供给该负载的信号的输出“OUT”就变为在输出POUT和输出NOUT之间的差分(OUT＝POUT-NOUT)，这样就构成了一个正弦波。

在根据如图1和图5所示的实施例1和实施例2的D类放大器中，至少使用了三角波形信号“a”和通过反向三角波形信号“a”并进一步延迟该反向三角波形信号“a”所得到的三角波形信号“b’”。作为结果，即便当在根据实施例1或实施例2的D类放大器中没有输入信号，类似于图2和图6时，正侧输出“+OUT”和负侧输出“-OUT”都被短时间输出(高电位期间的能率比被设定为零到百分之几)，以便电压稍微输出到低通滤波器(输出POUT，NOUT)。同时，由于通过输出POUT-输出NOUT所定义的电压被提供给负载，因此相应于提供给该负载的信号的输出OUT变为零伏特。作为结果，在模拟输入端从无信号状态变到小信号输入状态的情况下，根据实施例1或实施例2的D类放大器能提供具有低失真的放大信号给负载，即便当其中的状态改变了。

实施例3

接下来，将参考图8到图11来描述本发明的实施例3。图8的电路图表示的是根据本发明的实施例模式3的D类放大器的结构实例。与根据实施例1的D类放大器不同，在该D类放大器中，延迟电路21和22并没有提供来作为结构组件。在该D类放大器中，三角波形信号“a”被提供给电阻R10的一个接线端，而另一个三角波形信号“b”被提供给另一个电阻R12的一个接线端。除了以上所述的在图8中的D类放大器的电路安排，该D类放大器的其他的地方与在图1中所示的D类放大器都是类似的。应当理解的是，在该D类放大器中构成合成电路的电阻R5、R6、R7、R8、R9、R10、R11和R12的各自的电阻值是在并不是根据实施例1的D类放大器的电阻R5、R6、R7、R8、R9、R10、R11和R12所定义的情况下来设定的。该D类放大器的电路结构上的安排将在以下详细解释。

该D类放大器安排有电阻R1、R2、R3、R4、R5、R6、R7、R8、R9、R10、R11和R12，电容C1和C2，运算放大器11，比较器12和13，AND电路(低活性)31，和另一个AND电路32。预定的三角波形信号“a”在图中被分别提供给电阻R9和R11的一个接线端。预定的三角波形信号“b”在图中被分别提供给电阻R11和R12的一个接线端。三角波形信号“a”和三角波形信号“b”具有相同的波形，但是相位相差180度。假定现在将三角波形信号“a”设定为如在本发明的权利要求6中那样的三角波形，将三角波形信号“b”在本发明中设定为具有相反相位的三角波形。

电阻R1和R2的一个接线端分别构成模拟输入信号的不同的输入端。电阻R1的一个接线端构成正侧输入端(+IN)，电阻R2的一个接线端构成负侧输入端(-IN)。运算放大器11和电容C1与C2构成一个积分器。由电阻R1和R2以不同的方式输入的模拟输入信号通过该积分器积分，并且该积分信号被输出到电阻R5、R6、R7和R8。

电阻R5、R6、R7、R8、R9、R10、R11和R12构成一个合成电路，其将三角波形信号“a’”或“b’”与积分器的输出信号合成。该合成电路产生第一到第四四种类型的合成波形“e”、“f”、“g”、“h”。

构成合成电路的电阻R5、R6、R7、R8、R9、R10、R11和R12的各自的电阻值以如下方式确定：在第一合成波“e”和第二合成波“f”之间，以及在第三合成波形“g”和第四合成波形“h”之间产生时间差别(相位差别)，其相应于基于这些电阻值的合成电路的输出信号，以及比较器12(第一比较器)和比较器13(第二比较器)的输出电容。

在该电路中，电阻R5相应于在本发明涉及的权利要求7中的第一电阻。电阻R6相应于在本发明中的第五电阻。电阻R7相应于在本发明中的第三电阻。电阻R9相应于在本发明中的第二电阻。电阻R10相应于在本发明中的第八电阻。电阻R11相应于在本发明中的第四电阻。电阻R12相应于在本发明中的第六电阻。

以上所描述的合成电路包含通过第四合成单元的第一合成电路。第一合成单元将构成积分器的运算放大器11的负侧输出与三角波形信号“a”进行合成以便产生第一合成波形“e”。该第一合成单元包括电阻R5(第一电阻)，其一个接线端连接到运算放大器11的负侧输出，还包括电阻R9(第二电阻)。三角波形“a”提供给该电阻R9的一个接线端。电阻R5的另一个接线端连接到电阻R9的另一个接线端以便构成输出端。

第二合成单元将运算放大器11的正侧输出与三角波形“b”进行合成以便产生第二合成波形“f”。第二合成单元包括电阻R7(第三电阻)，其一个接线端连接到运算放大器11的正侧输出，还包括电阻R11(第四电阻)。三角波形“b”提供给该电阻R11的一个接线端。电阻R7的另一个接线端连接到电阻R11的另一个接线端以便构成输出端。

第三合成单元将运算放大器11的负侧输出与三角波形“b”进行合成以便产生第三合成波形“g”。第三合成单元包括电阻R6(第五电阻)，其一个接线端连接到运算放大器11的负侧输出，还包括电阻R12(第六电阻)。三角波形“b”提供给该电阻R12的一个接线端。电阻R6的另一个接线端连接到电阻R12的另一个接线端以便构成输出端。

第四合成单元将运算放大器11的正侧输出与三角波形“a”进行合成以便产生第四合成波形“h”。第四合成单元包括电阻R8(第七电阻)，其一个接线端连接到运算放大器11的正侧输出，还包括电阻R10(第八电阻)。三角波形“a”提供给该电阻R10的一个接线端。电阻R8的另一个接线端连接到电阻R10的另一个接线端以便构成输出端。

优选地，连接到比较器12的电阻R5、R7、R9和R11的各自的电阻值(第一到第四电阻)可以设定为通过将连接到比较器13的电阻R6、R8、R10和R12的各自的电阻值乘以除了“1”之外的值所得的电阻值。

例如，电阻R5、R7、R9和R11的电阻值和电阻R6、R8、R10和R12的电阻值通过以下来设定：

R6＝R8＝R5×α，R5＝R7，

R10＝R12＝R9×α，R9＝R11，

在上面的公式中，符号“α”不等于1。

从以上描述的公式中可以清楚的看出，电阻值设定条件可以有选择地由以下来设定：

R5＝R7＝R9＝R11，或

R5＝R7但不等于R9＝R11。

在(R6＝R8)和(R10＝R12)的情况下，假定(R6，R8，R10，R12)等于(R5，R7，R9，R11)乘以“α”(或1/α)。

作为具体的实例，假定电阻R5、R7、R9、R11各自的电阻值设定为1[KΩ]，电阻R6、R8、R10、R12各自的电阻值可以选择设定为2[KΩ]或500[KΩ]。此时，符号“α”等于0.5。

现假定电阻R5、R7、R9、R11各自的电阻值设定为20[KΩ]，电阻R6、R8、R10、R12的电阻值可选地设定为30[KΩ]。此时，符号“α”等于1.5。

现假定电阻R5、R7、R9、R11各自的电阻值设定为1[KΩ]，电阻R6、R8、R10、R12的电阻值可选地设定为30[KΩ]。此时，符号“α”等于30。

从以上描述可以明显的看出，以上所述的合成电路能够在该第一合成波形“e”和该第二合成波形“f”之间，以及在第三合成波形“g”和第四合成波形“h”之间通过使用连接到比较器12的电阻R5、R7、R9、R11和连接到比较器13的电阻R6、R8、R10、R12的电阻值之间以及进一步地，比较器12和13的输入电容之间的差分来建立时间差分(相位差分)。

比较器12(第一比较器)将第一合成波形“e”与第二合成波形“f”比较来输出一个比较结果。当第一合成波形“e”比第二合成波形“f”大时，第一比较器12输出一预定“低”电位的信号(例如，零电位)，而当第一合成波形“e”比第二合成波形“f”小时，第一比较器12输出一预定“高”电位的信号。比较器13(第二比较器)将第三合成波形“g”与第四合成波形“h”比较来输出一个比较结果。当第三合成波形“g”比第四合成波形“h”大时，第二比较器13输出一预定“低”电位的信号(例如，零电位)，而当第三合成波形“g”比第四合成波形“h”小时，第二比较器13输出一预定“高”电位的信号。

AND电路31相应于具有负逻辑输入的AND门功能的缓冲器电路。AND电路31执行一个AND计算(低活性)，其中当第一比较器12的输出和第二比较器13的输出都为“低”时，该AND电路31输出一个“高”电位信号，并将该计算结果作为该D类放大器的负侧输出“-OUT”。电阻R3构成第一反馈电路。该第一反馈电路将作为缓冲器功能的AND电路31的输出反馈到运算放大器11的正侧输入。

AND电路32相应于具有AND计算功能的缓冲器电路。并在第一比较器12的输出和第二比较器13的输出之间执行AND计算操作，并输出该计算结果作为该D类放大器的正侧输出“+OUT”。电阻R4构成第二反馈电路。该第二反馈电路将作为缓冲器功能的AND电路32的输出反馈到运算放大器11的负侧输入。

负载(扬声器等)经由在该D类放大器的正侧输出“+OUT”和负侧输出“-OUT”之间的低通滤波器连接。由于提供了这些电路安排，该D类放大器能以低失真放大模拟输入信号“+IN”和“-IN”而无需提供变压器，进一步地，能在降低功率消耗的同时驱动负载。

接下来，参考图9到图11来说明根据实施例3的提供有以上所述的安排的D类放大器的操作。图9到图11表示的是图8所示的D类放大器的各个电路部分运行的波形图。图9显示了当模拟输入信号“+IN”的值等于模拟信号“-IN”的值即当差分输入为零伏特值(没有输入信号)时该D类放大器的各个电路部分的波形。图10表示了当(模拟输入信号“+IN”)＞(模拟输入信号“-IN”)，即当差分输入为正时该D类放大器的各个电路部分的波形。图11表示了当(模拟输入信号“+IN”)＜(模拟输入信号“-IN”)，即当差分输入为负时该D类放大器的各个电路部分的波形。

正如图9到图11所表示的，在根据实施例3的D类放大器各个电路部分的主要运行部分与根据如图2到图4的实施例1的D类放大器各个电路部分的主要运行部分相同。但该D类放大器具有以下不同的操作。即，两组三角波形信号“a”和“b”被提供作为三角波形信号，这与根据实施例1的D类放大器提供四组三角波形信号a、a’、b、b’不同。下面将详细说明在该D类放大器中的各个电路部分的运行。

首先将解释如图9的运行，即没有差分输入(零伏特输入)的情况。三角波形信号“a”的相位与三角波形信号“b”的相位相差180度。在这种情况下，一个称为“抖动”的预定噪声可选择地分别提供给三角波形信号a和b。由于抖动噪声提供给了每个三角波形信号，因此输出波形的失真可以被矫正。除了这些三角波形信号a和b，锯齿状波形、积分波形等也可以选择使用。

三角波形信号“a”和积分器的正侧输出(运算放大器11的正侧输出)“d”之间的相位关系是彼此实质上相等。三角波形信号“b”和积分器的负侧输出(运算放大器11的负侧输出)“c”之间的相位关系也是彼此实质上相等。

比较器12和13的输入，即第一到第四合成波形e、f、g、h具有与该积分器的输出合成的波形。接着，第一合成波形“e”的相位与第二合成波形“f”的相位有约180度的不同。第三合成波形“g”的相位与第四合成波形“h”的相位有约180度的不同。第一合成波形“e”的波形实质上等于第四合成波形“h”的波形，并且第一和第四合成波形“e”和“h”有非常小角度“θ’”的不同。第二合成波形“f”的波形实质上等于第三合成波形“g”的波形，并且第二和第三合成波形“f”和“g”有非常小角度“θ’”的不同。

如前面所解释的，在第一合成波形“e”和第四合成波形“h”之间，以及在第二合成波形“f”和第三合成波形“g”之间产生一个非常小的角度“θ’”的原因将在以下给出。就是说，连接到比较器12的电阻R5、R7、R9和R11的各个电阻值设定为通过将连接到比较器13的电阻R6、R8、R10和R12的各个电阻值乘以除了值“1”之外的值而得到。换句话说，基于比较器12和13的这些电阻值和输入电容，产生了以上所描述的非常小的角度θ‘。应当理解的是，这个非常小的角度θ‘相应于图2所示的实施例1的D类放大器的运行波形中出现的非常小的角度θ。这个非常小的角度θ‘可以通过调节电阻R5到R12的电阻值以简单地方式来调整。

比较器12和13的输出“j”和“k”与根据图2所示的实施例1的D类放大器的比较器12和13的输出“j”和“k”具有相同的波形。该D类放大器的正侧输出“+OUT”和负侧输出“-OUT”与根据图2所示的实施例1的D类放大器的正侧输出“+OUT”和负侧输出“-OUT”具有相同的波形。正如以上描述的，提供在该D类放大器中的比较器12、13和AND电路31、32的运行与根据实施例1的D类放大器的比较器12、13和AND电路31、32的运行相同。提供在该D类放大器中的反馈电路(电阻R3和R4)和积分器(运算放大器11和电容C1、C2)的运行与根据实施例1的D类放大器的反馈电路和积分器相同。

作为结果，类似于根据实施例1的D类放大器，在该D类放大器中，当不提供输入信号时，正侧输出+OUT和负侧输出-OUT为高电位的时间段都能被设定为0到百分之几的能率比。作为结果，在本实施例中的D类放大器被用于小信号的情况下，被安排在输出端和负载之间的上述低通(LC滤波器等)可以被剔除。

当在该D类放大器中提供以上所述的安排时，类似于实施例1的D类放大器，在没有模拟信号(即，在零伏特值输入的情况下)的情况下，由于输出信号为高电位的时间段足够短至期望值，因此功率消耗与现有技术中的D类放大器相比能够被大量降低。

接下来，描述(模拟输入信号“+IN”)＞(模拟输入信号“-IN”)，即当差分输入是如图10所示的正值的情况下该D类放大器的运行。将图10与图3进行比较，发现仅有的不同点是在该D类放大器中提供了两组三角波形信号“a”和“b”作为三角波形。作为结果，即便在差分输入为正的情况下，该D类放大器除了其合成电路部分仍能以与根据实施例1的D类放大器相同的方式运行。作为结果，在该D类放大器中，当差分输入为正时，该正侧输出“+OUT”变为通过以脉宽调制方式来调制模拟输入信号的正值(差分值)所产生的信号，而负侧输出“-OUT”连续变为低电位。

接下来，描述(模拟输入信号“+IN”)＜(模拟输入信号“-IN”)，即当差分输入是如图11所示的正值的情况下该D类放大器的运行。将图11与图4进行比较，发现仅有的不同点是在该D类放大器中提供了两组三角波形信号“a”和“b”作为三角波形。作为结果，即便在差分输入为负的情况下，该D类放大器除了其合成电路部分仍能以与根据实施例1的D类放大器相同的方式运行。作为结果，在该D类放大器中，当差分输入为负时，该负侧输出“-OUT”变为通过以脉宽调制方式来调制模拟输入信号的负值(差分值)所产生的信号，而正侧输出“+OUT”连续变为低电位。

作为结果，类似于实施例1的D类放大器，根据实施例3的D类放大器，该模拟输入信号能被转变成由零电压值、正值、负值所构成的具有三个值的PWM信号，并将这些转换后的PWM信号输出。根据实施例3的D类放大器，在模拟输入信号变得比预定值高或相等的情况下，其中的输出信号变为仅仅是正侧输出“+OUT”和负侧输出“-OUT”中的任一个的单侧信号的转换波形，如图10和图11所表示的。作为结果，根据实施例3的D类放大器，其中的转换功耗仅仅是同时在正侧和负侧转换的传统D类放大器的转换功耗的一半。

根据实施例3的D类放大器，由于模拟反馈通过提供电阻R3和R4来实现，因此该D类放大器能在更好的线性情况下放大模拟输入信号，而如在前面日本专利特表2000-500625号公报中所描述的这样的数字处理操作不能执行。根据实施例3的D类放大器，与在前面所描述的日本专利特公昭56-27001号公报中的不同，当在阻抗变换中使用并用于切断DC电压的变压器不再需要时，这样的具有低功率消耗的D类放大器能提供低失真，并且其中的DC输出分量也近似等于零伏特。

而且，根据实施例3的D类放大器，当延迟电路21、22和81不被提供来作为结构元件时，由于电阻R5到R12的电阻值被调整，因此在第一合成波形“e”和第二合成波形“f”之间，以及在第三合成波形“g”和第四合成波形“h”之间的时间差别(相位差别)与以上所描述的实施例1和2中所描述的D类放大器不同。作为结果，该实施例3的D类放大器可以以简单的方式设计和制造，而且，可以提供具有高性能的D类放大器。

实施例4

接下来，将参考图12到图17来描述本发明的实施例4。图12的电路图表示的是根据本发明的实施例模式4的D类放大器的结构实例。相同的参考数字表示与根据实施例1的D类放大器相同的元件。根据实施例4的D类放大器与根据实施例1和2的D类放大器的不同在于提供单个三角波形产生电路。该D类放大器将在以下详细描述。

该D类放大器包括电阻R1、R2、R3和R4，电容C1、C2和C100，运算放大器11，比较器112和113，转换器121和122，AND电路131和132以及电流源140。电容100和电流源构成输出三角波形到比较器112和113的负侧输入的三角波形产生电路。

电阻R1和R2每个的一端为模拟输入信号的差分输入端。电阻R1的一端是正侧输入端(+IN)而电阻R2的一端是负侧输入端(-IN)。运算放大器11和电容C1与C2构成一个积分器。差分地输入到电阻R1和R2的模拟输入信号通过积分器积分后输出到比较器112和113。

运算放大器11的负侧输出连接到比较器112(第一比较器)的正侧输入端。运算放大器11的正侧输出连接到比较器113(第二比较器)的正侧输入端。比较器112和113的负侧输入端分别连接到电容100的一端，电容100的另一端连接到地，电流源的另一端连接到地。在这样的安排下，比较器112将运算放大器11的负侧输出与三角波形产生电路的输出进行比较并输出该比较结果。比较器113将运算放大器11的正侧输出与三角波形产生电路的输出进行比较并输出该比较结果。

比较器112的输出连接到转换器121的输入端和AND电路132(第二缓冲器)的一个输入端。比较器113的输出连接到转换器122的输入端和AND电路131(第一缓冲器)的一个输入端。转换器121的输出连接到AND电路131的另一个输入端。转换器122的输出连接到AND电路132的另一个输入端。在这样的安排下，AND电路131计算从比较器112的输出和比较器113的输出转换来的信号的逻辑乘积，并输出该计算结果。AND电路132计算从比较器113的输出和比较器112的输出转换来的信号的逻辑乘积，并输出该计算结果。

AND电路131的输出是该D类放大器的正侧输出+OUT。该正侧输出+OUT通过电阻R4反馈到运算放大器的负侧输入。AND电路132的输出是该D类放大器的负侧输出-OUT。该负侧输出-OUT通过电阻R3反馈到运算放大器的正侧输入。

图13的电路图表示的是D类放大器的电流源140的特定配置。该电流源140和电容100构成三角波形产生电路。该电流源140通过晶体管T1和T2，开关S1和S2，比较器141和142，和NAND电路143和144构成。

晶体管T1和T2由场效应晶体管(FET)构成。用来控制电容100的充电电流值的电压V_BP被提供给晶体管T1的栅极。用来控制该电容的放电电流值的电压V_BN被提供给晶体管T2的栅极。开关S1和S2包括模拟开关，并能通过FET来构成。开关S1和S2转换从电流源140来的电流的流向，即，转换电容100的充电和放电。晶体管T1的电流输入/输出端，开关S1和S2，晶体管T2的电流输入/输出端彼此串联，如图13所示。比较器141的负侧输入端和比较器142的正侧输入端连接到开关S1和S2的连接点。该连接点还连接到电容100并构成该三角波形产生电路的输出端。

比较器142将所需的第一电势VL与连接点的电势进行比较，并输出该比较结果。比较器141将所需的第二电势VH与连接点的电势进行比较，并输出该比较结果。假定该第二电势比该第一电势高。在第二电势VH和第一电势VL之间的差分设定为该三角波形的振幅。NAND电路143和144被连接以便构成一个触发电路。该触发电路以比较器141和142的输出作为输入。该触发电路的输出控制开关S1和S2的开启/闭合。即，触发电路的输出转换电容100的充电和放电以转换三角波形的上升和下降。

图14的波形图显示了该电流源140的运行。

首先，描述的是三角波形G在连接点的电势比第一电势VL低的情况下的操作，即在虚线K1表示的情况下。在虚线K1的情况下，比较器142的输出变为低，并使得开关S1打开而开关S2关闭。从而，充电电流流经通过晶体管T1和开关S1到达电容100。因此，为电容100的电势的三角波形G上升。

当三角波形F超出了第一电势VL并到达第二电势VH时，比较器141的输出变为低并使得开关S2打开而开关S1断开。因此，电容100的放电电流流经晶体管T2和开关S2而到达地。因此，三角波形G下降。

当三角波形G到达该第一电势VL时，比较器142的输出变为低，并使得并使得开关S1打开而开关S2关闭。因此，又为充电电流而三角波形G又上升。通过此后的重复操作，产生了如图14所示的三角波形G。三角波形G在下降时的倾度通过用于控制放电电流的电压V_BN和电容100的容量来设定。

接下来，描述的是三角波形G在连接点的电势比第一电势VL高的情况下的操作，即在虚线K2表示的情况下。在虚线K2的情况下，比较器141的输出变为低，并使得开关S2打开而开关S1关闭。从而，电容100的放电电流流经通过晶体管T2和开关S2。因此，为电容100的电势的三角波形G下降。此后，如以上描述的，电容100的充电和放电重复并且产生如图14所示的三角波形G。

因此，在本实施例的D类放大器中，具有简单结构的三角波形产生电路通过所提供的电容100和电流源140来构建。因此，能提供具有低成本的高效而低失真的D类放大器。

接下来，将参考图15到17描述根据实施例4的D类放大器的操作。图15到17显示了如图12所示的D类放大器的各个部分运行的波形图。

图15显示了在(模拟输入信号“+IN”)＞(模拟输入信号“-IN”)，即在差分输入为正时，该D类放大器的各个部分的波形。三角波形G是第一电势VL为最小值而第二电势VH为最大值的三角波形。

由于积分器的差分输入为正，因此该积分器的负侧输出A与该积分器的正侧输出B相比是低电位。图15显示了电流源140的开关S1和S2的驱动波形。电流源140的开关S1在三角波形G的上升阶段打开以响应高电位信号。开关S1在三角波形G的下降阶段断开以响应低电位信号。电流源140的开关S2在三角波形G的上升阶段断开以响应低电位信号。开关S2在三角波形G的下降阶段打开以响应高电位信号。

积分器的负侧输出A与三角波形G的比较结果是A＞G时，比较器112的输出C变为高，而当比较结果是A＜G时，比较器112的输出C变为低。积分器的正侧输出B与三角波形G的比较结果是B＞G时，比较器113的输出D变为高，而当比较结果是B＜G时，比较器113的输出D变为低。

当从比较器112的输出C和比较器113的输出D转变来的值都为高时，AND电路131的输出(+OUT)E变为高。因此，在正侧输出+OUT为高电位期间的能率比与模拟输入信号的正值(差分值)的幅度实质上成比例。换句话说，正侧输出+OUT是该模拟输入信号的正值(差分值)的脉宽调制信号。

另一方面，当比较器112的输出和从比较器113的输出D转变来的值都为高时，AND电路132的输出(-OUT)F变为高。这里，负侧输出-OUT总为低电位。

图16显示了在(模拟输入信号“+IN”)＝(模拟输入信号“-IN”)，即在没有差分输入(0伏特输入)时，该D类放大器的各个部分的波形。如图16所示的三角波形G与图15所示的三角波形G相同。由于关于三角波形F的电流源140的开关S1和S2的运行与图15所示的运行相同，因此开关S1和S2的驱动信号从图16中省略了。

由于积分器的差分输入为(+IN)＝(-IN)，因此积分器的负侧输入A和积分器的正侧输入B具有相同的电位。由于输出A等于输出B，因此比较器112的输出C和比较器113的输出D具有相同的波形和相位。

由于AND电路131的输出(+OUT)E为(输出C的反相值)*(输出D)，因此输出E在整个周期的大部分中为低电位。由于输出(-OUT)F是(输出C)*(输出D的反相值)，因此输出F在整个周期的大部分中为低电位。如图16所示，由于运算放大器11和构成比较器112与114的元件以及反相器121和122偏移电压的不同一性而导致的延迟时间的差别，只有一小段正侧输出+OUT和负侧输出-OUT为高电位的时期。因此，正侧输出+OUT和负侧输出-OUT在整个周期可以简单地假定为严格地低电位。

如以上所描述的，根据实施例4的D类放大器，由于当不提供模拟输入信号(在0伏特值输入的情况下)时，输出信号为高电位的周期能被缩得非常短，因此与具有简单结构的传统装置相比功耗能显著地降低。

图17显示了在(模拟输入信号“+IN”)＜(模拟输入信号“-IN”)，即在差分输入为负值时，该D类放大器的各个部分的波形。该三角波形F与图15所示的三角波形G相同。由于根据三角波形G的电流源140的开关S1和S2的运行与图15所示的操作相同，因此开关S1和S2的驱动波形从图17中省略了。

积分器的负侧输出A的电位比该积分器的正侧输出B高。当积分器的负侧输出A与三角波形G的比较结果是A＞G时，比较器112的输出C变为高，而当比较结果是A＜G时，比较器112的输出C变为低。当积分器的正侧输出B与三角波形G的比较结果是B＞G时，比较器113的输出D变为高，而当比较结果是B＜G时，比较器113的输出D变为低。

当比较器112的输出C和比较器113的输出D的反相值都为高时，AND电路132的输出(-OUT)F变为高。因此，在正侧输出+OUT为高电位期间的能率比与模拟输入信号的负值(差分值)的幅度实质上成比例。换句话说，该负侧输出-OUT是模拟输入信号的负值(差分值)的脉宽调制信号。

另一方面，当从比较器112的输出C和从比较器113的输出D转变来的值都为高时，AND电路131的输出(+OUT)E变为高。这里，正侧输出+OUT总为低电位。

如以上的描述，根据实施例4的D类放大器，模拟信号通过将其转变为由0电压值、正值和负值组成的3值PWM信号而被输出。根据实施例4的D类放大器，当模拟输入信号为除0伏特外的值时，转换波形仅仅出现在正侧输出+OUT和负侧输出-OUT上，如图15和17所示。

根据实施例4的D类放大器，由于电阻R3和R4构成模拟反馈电路，因此该模拟输入信号能以良好的线性被放大而无需执行如日本专利特表2000-500625号公报中所述的数字处理。而且，根据实施例4的D类放大器，直流输出分量能够被实质去除而无需提供用以阻抗转换的变压器和例如日本专利特公昭56-27001号公报中所述的直接电压断开。因此能提供一个低失真、高功效的D类放大器。

虽然本发明的实施例模式已经参考附图进行了详细说明，但其中具体的结构并不仅限于该实施例模式，而可以在不背离本发明的技术精神的范围中显著地覆盖所定义的结构。

例如，虽然，在以上所描述的实施例的D类放大器中，积分器由基本的积分器所构建，但本发明并不限于此，同时该积分器还可以通过高阶积分器所构成。通过类似的构造，能增加环路增益而且失真率能够进一步降低。

在以上的描述中，本发明作为一个D类放大器来描述，但本发明并不仅限于此。因此，本发明除了D类放大器还可以提供给信号处理电路，以及各种脉宽调制放大器。

Claims (12)

1.一种D类放大器，其包括：

积分器，用来对模拟输入信号积分；

第一比较器，用来将积分器的输出与第一三角波形比较；

第二比较器，用来将积分器的输出与第二三角波形比较，该第二三角波形是通过将该第一三角波形的相位改变正向180度或非常小的负角度而得到的波形；

缓冲器，用来基于该第一比较器的输出和该第二比较器的输出，输出正侧输出信号和负侧输出信号；和

反馈电路，用来将在该正侧输出信号和负侧输出信号之间的差分反馈给积分器的输入端。

2.如权利要求1的D类放大器，其中，该缓冲器包括：

第一缓冲器，用来计算该第一比较器的输出和该第二比较器的输出的逻辑乘积以输出计算后的结果作为负侧的输出信号；和

第二缓冲器，用来计算该第一比较器的输出和该第二比较器的输出的逻辑乘积以输出计算后的结果作为正侧的输出信号。

3.如权利要求1的D类放大器，其中，该反馈电路包括差分放大器用来放大在正侧输出信号和负侧输出信号间的差分。

4.一种D类放大器，其包括：

积分器，用来对在用于构成模拟输入信号的正侧输入信号和负侧输入信号间的差分进行积分；

延迟电路，用来将三角波形的相位延迟预定的非常小的角度；

合成电路，用来彼此合成积分器的输出、三角波形和延迟电路的输出以便输出多个输出信号；

比较器，用来对合成电路的多个输出信号彼此进行比较；

缓冲器，用来输入比较器的输出；和

反馈电路，用来将缓冲器的输出反馈给积分器的输入端。

5.根据权利要求4的D类放大器，其中，

该三角波形由第一三角波形和相应于由将该第一三角波形的相位改变180度而产生的波形的第二三角波形所构成，

该迟延电路包括第一迟延电路，用来将该第一三角波形的相位延迟该预定的非常小的角度，还包括第二延迟电路，用来将该第二三角波形的相位延迟该预定的非常小的角度，

该合成电路将该积分器的负侧输出与该第一三角波形合成以产生第一合成波形，将该积分器的正侧输出与该第二三角波形合成以产生第二合成波形，将该积分器的负侧输出与该第二延迟电路的输出合成以产生第三合成波形，和将该积分器的正侧输出与该第一延迟电路的输出合成以产生第四合成波形，

该比较器包括第一比较器，用来将该第一合成波形与该第二合成波形比较，还包括第二比较器，用来将该第三合成波形与该第四合成波形比较，

该缓冲器包括第一缓冲器，用来计算该第一比较器的输出和该第二比较器的输出的逻辑乘积，还包括第二缓冲器，用来计算该第一比较器的输出和该第二比较器的输出的逻辑乘积，和

该反馈电路包括第一反馈电路，用来将该第一缓冲器的输出反馈给积分器的正侧输入，还包括第二反馈电路，用来将该第一缓冲器的输出反馈给积分器的负侧输入。

6.一种D类放大器，其包括：

积分器，用来对在用于构成模拟输入信号的正侧输入信号和负侧输入信号间的差分进行积分；

合成电路，用来将该积分器的输出与三角波形合成，将该积分器的输出与具有与前述的三角波形反向相位的三角波形合成以便输出多个信号，其中该反向相位的三角波形相应于根据前述三角波形的相位改变180度的波形；

比较器，用来对合成电路的输出信号彼此进行比较；

缓冲器，用来将比较器的输出输入其中；和

反馈电路，用来将该缓冲器的输出反馈给该积分器的输入端，

其中，该合成电路包括多个具有至少两种电阻值的电阻，并被安排来在相应于基于该多个电阻的电阻值的合成电路的输出的多个信号和比较器的输入电容之间产生相位差。

7.根据权利要求6的D类放大器，其中，

该合成电路包括：第一合成部分，用来将该积分器的负侧输出与该三角波形合成以产生第一合成波形；第二合成部分，用来将该积分器的正侧输出与该反向相位的三角波形合成以产生第二合成波形；第三合成部分，用来将该积分器的负侧输出与该反向相位的三角波形合成以产生第三合成波形；和第四合成部分，用来将该积分器的正侧输出与该三角波形合成以产生第四合成波形；

该第一合成部分包括第一电阻，它一个接线端连接到该积分器的负侧输出，还包括第二电阻，其中该三角波形被提供给该第二电阻的一个接线端；该第一电阻的另一个接线端连接到第二电阻的另一个接线端以便构成输出端；

该二合成部分包括第三电阻，它的一个接线端连接到该积分器的正侧输出，还包括第四电阻，其中该三角波形被提供给该第四电阻的一个接线端；该第三电阻的另一个接线端连接到第四电阻的另一个接线端以便构成输出端；

该第三合成部分包括第五电阻，它的一个接线端连接到该积分器的负侧输出，还包括第六电阻，其中该反向相位的三角波形被提供给该第六电阻的一个接线端；该第五电阻的另一个接线端连接到第六电阻的另一个接线端以便构成输出端；

该第四合成部分包括第七电阻，它的一个接线端连接到该积分器的正侧输出，还包括第八电阻，其中该三角波形被提供给该第八电阻的一个接线端；该第七电阻的另一个接线端连接到第八电阻的另一个接线端以便构成输出端；

该比较器包括具有一个输入端连接到该第一合成部分的输出端，而另一个输入端连接到该第二合成部分的输出端的第一比较器，还包括具有一个输入端连接到该第三合成部分的输出端，而另一个输入端连接到该第四合成部分的输出端的第二比较器；

该缓冲器包括第一缓冲器，用来计算该第一比较器的输出和该第二比较器的输出的逻辑乘积，还包括第二缓冲器，用来计算该第一比较器的输出和该第二比较器的输出的逻辑乘积；

该反馈电路包括第一反馈电路，用来将该第一缓冲器的输出反馈给该积分器的正侧输入，还包括第二反馈电路，用来将该第二缓冲器的输出反馈给该积分器的负侧输入；而且

该第一电阻、第二电阻、第三电阻和第四电阻的任一个的电阻值都与该第五电阻、第六电阻、第七电阻和第八电阻任一个的电阻值不同。

8.根据权利要求7的D类放大器，其中，第一电阻、第二电阻、第三电阻和第四电阻的每个的电阻值通过根据该第五电阻、第六电阻、第七电阻和第八电阻每个的电阻值乘以除了1之外的值而得到。

9.一种D类放大器，其包括：

积分器，用来对用于构成模拟输入信号的正侧输入信号和负侧输入信号之间的差分进行积分；

三角波形产生电路，包括电流源和电容；

比较器，用来将该积分器的输出与三角波形产生电路的输出进行比较；

缓冲器，用来输入该比较器的输出；和

反馈电路，用来将该缓冲器的输出反馈给该积分器的输入端。

10.根据权利要求9的D类放大器，其中，

该电容的一端连接到该比较器的一个输入端，和

该电流源转换输出电流的方向以便对电容反复充电和放电。

11.根据权利要求10的D类放大器，其中，

该电流源的一端连接到该电容的一端，

该电流源当该电容的电势低于第一电势时以电容充电的方向流出电流，而当该电容的电势高于第二电势时以电容放电的方向流出电流，和

该第二电势比该第一电势高。

12.根据权利要求9的D类放大器，其中，

该比较器包括第一比较器，用来将该积分器的负侧输出与该三角波形产生电路的输出进行比较，还包括第二比较器，用来将该积分器的正侧输出与该三角波形产生电路的输出进行比较，

该缓冲器包括第一缓冲器，用来计算该第一比较器的输出的反相值与该第二比较器的输出的逻辑乘积，还包括第二缓冲器，用来计算该第一比较器与该第二比较器的反相值的逻辑乘积，和

该反馈电路包括第一反馈电路，用来将该第一缓冲器的输出反馈给该积分器的负侧输入，还包括第二反馈电路，用来将该第二缓冲器的输出反馈给该积分器的正侧输入。

Images