CN102025330B - D类放大器 - Google Patents
D类放大器 Download PDFInfo
- Publication number
- CN102025330B CN102025330B CN201010283807.2A CN201010283807A CN102025330B CN 102025330 B CN102025330 B CN 102025330B CN 201010283807 A CN201010283807 A CN 201010283807A CN 102025330 B CN102025330 B CN 102025330B
- Authority
- CN
- China
- Prior art keywords
- signal
- input
- voltage
- level
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010354 integration Effects 0.000 claims description 56
- 238000012217 deletion Methods 0.000 claims description 22
- 230000037430 deletion Effects 0.000 claims description 22
- 238000012360 testing method Methods 0.000 claims description 20
- 230000003578 releasing effect Effects 0.000 claims description 16
- 238000013016 damping Methods 0.000 claims description 5
- 230000000737 periodic effect Effects 0.000 claims description 5
- 239000010752 BS 2869 Class D Substances 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 95
- 238000010586 diagram Methods 0.000 description 18
- 238000012546 transfer Methods 0.000 description 16
- 238000000034 method Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 230000004044 response Effects 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000007599 discharging Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003412 degenerative effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000008676 import Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 102220414581 c.33A>G Human genes 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000010349 pulsation Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 102220216906 rs1060505002 Human genes 0.000 description 1
- 102220228145 rs1064794513 Human genes 0.000 description 1
- 102220029346 rs34541442 Human genes 0.000 description 1
- 102220012898 rs397516346 Human genes 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
Abstract
一种用于从输入信号生成用来驱动负载的数字信号的D类放大器,其包括:输出限制指令生成部,其检测数字信号处于限制范围之外,并将输出限制指令信号输出;衰减指令脉冲生成部,其包括用于对输出限制指令信号进行积分的积分器,并且输出脉冲宽度与积分器中的积分值相对应的周期性衰减指令脉冲;衰减部,其被设置在用于输入信号的输入通路中,并且基于衰减指令脉冲对输入信号进行衰减;以及静音控制部,其独立于输出限制指令信号,对积分器中的积分值进行控制,以控制施加到输入信号的衰减部的衰减量。
Description
技术领域
本发明涉及适用于音频设备等中的功率放大器的D类放大器。
背景技术
D类放大器是用于生成具有对应于输入信号而调制的脉冲宽度的脉冲序列(pulse train)的放大器,由此该脉冲序列驱动负载。在很多情形中,将该D类放大器作为在音频设备等中用于驱动扬声器的功率放大器使用。在JP-A-2007-124624中公开了这种类型的D类放大器。
同时,在装备D类放大器的音频设备中,在某些情形中需要静音功能。在现有技术中,为了满足该需求,在D类放大器的输入部中设置了运算放大器来实现衰减电路或音量电路,从而实现了静音功能。然而,该衰减电话或音量电路增加了D类放大器的电路规模和成本。此外,还造成的另一问题是在D类放大器中需要对衰减电路或音量电路进行控制,因此控制变得复杂。
发明内容
考虑这类情况而设计了本发明。本发明的目的是提供一种D类放大器,用于在无需增加电路规模和复杂性的情况下实现静音功能。
为了实现以上目的,根据本发明,提供了一种用于从输入信号生成用来驱动负载的数字信号的D类放大器,其包括:
输出限制指令生成部,其检测数字信号处于特定限制范围之外,并将输出限制指令信号输出;
衰减指令脉冲生成部,其包括用于对输出限制指令信号进行积分的积分器,并输出脉冲宽度对应于积分器中的积分值的的周期性衰减指令脉冲;
衰减部,其被设置在用于输入信号的输入通路中,并且基于衰减指令脉冲对输入信号进行衰减;以及
静音控制部,其独立于输出限制指令信号,对积分器中的积分值进行控制,以控制施加到输入信号的衰减部的衰减量。
优选地,当将静音指令输入到静音控制部时,静音控制部逐渐增加积分器中的积分值。
优选地,当在已将静音指令输入到静音控制部之后将静音解除指令输入到静音控制部时,静音控制部逐渐减小积分器中的积分值。
优选地,静音控制部包括信号缺失检测部,并且当输入信号的幅度等于或小于预定电平时,信号缺失检测部增加积分器中的积分值。
优选地,静音控制部包括信号缺失检测部,并且当输入信号的幅度等于或小于预定电平时,信号缺失检测部向衰减部输出命令信号,以控制施加到输入信号的衰减部的衰减量。
根据本发明,还提供了一种用于从输入信号生成用来驱动负载的数字信号的D类放大器,其包括:
检测部,其检测输入信号的幅度;
信号缺失检测部,当输入信号的幅度等于或小于预定电平时,信号缺失检测部输出衰减指令信号;以及
衰减部,其被设置在用于输入信号的输入通路中,并且基于衰减指令信号对输入信号进行衰减。
附图说明
通过参考附图详细描述本发明的优选实施例,本发明的上述目的和优点将变得更明显,其中:
图1是示出根据本发明第一实施例的D类放大器的配置的电路图;
图2是示出根据本发明第一实施例的三角波信号的波形的示图;
图3A和3B是示出根据本发明第一实施例的,在脉冲宽度调制电路130的各部中的信号波形的示图;
图4是示出根据本发明第一实施例的静音控制部330的示例性配置的电路图;
图5A和5B是示出根据本发明第一实施例的,在各部中的信号波形的示图;
图6是示出根据本发明第一实施例,在静音操作时在各部中的信号波形的示图;
图7是示出根据本发明第二实施例的D类放大器的配置的电路图;
图8是示出根据本发明第二实施例,在各部中的信号波形的示图;
图9是示出根据本发明第三实施例的D类放大器中的信号缺失检测部400的配置的电路图;
图10是示出由信号缺失检测部400所执行的启动操作(attackoperation)和释放操作(release operation)情况的波形图;
图11是示出在信号缺失检测部400中释放时钟PGp和PGn以及传输时钟CKp和CKn的波形的示图;以及
图12是示出根据本发明第三实施例修改的D类放大器中的信号缺失检测部400的配置的电路图。
具体实施方式
以下参照附图描述本发明的实施例。
<第一实施例>
图1是示出根据本发明第一实施例的D类放大器的配置的电路图。D类放大器生成根据分别输入到输入端101p和101n的正负两个相位的输入模拟信号VIp和VIn的电平来进行脉冲宽度调制的正负两个相位的输出数字信号VOp和VOn,并且然后分别经由输出端102p和102n输出获得的信号。此处,在输出端102p和102n之间设置诸如扬声器线圈的滤波器和负载200。此外,在输入端101p和输出端102n之间设置串联连接的电阻器R11、R12、R13、R14和R15,同时在输入端101n和输出端102p之间设置串联连接的电阻器R21、R22、R23、R24和R25。这些电阻器的电阻值为R11=R21、R12=R22、R13=R23、R14=R24和R15=R25。
误差积分器110的正相位输入端111p经由电阻器R11、R12和R13接收正相位的输入模拟信号VIp。误差积分器110的负相位输入端111n经由电阻器R21、R22和R23接收负相位的输入模拟信号VIn。此外,经由电阻器R15和R14,将负相位输出数字信号VOn反馈到误差积分器110的正相位输入端111p,同时经由电阻器R25和R24,将正相位输出数字信号VOp反馈到误差积分器110的负相位输入端111n。接着,误差积分器110对输入模拟信号VIp或VIn之间的误差进行积分,并输出数字信号VOp或VOn,接着经由正相位输出端112p和负相位输出端112n,输出指示积分结果的正负两个相位的积分值信号VDp和VDn。
在用于输入模拟信号VIp和VIn到误差积分器110的输入通路中,在电阻器R12和R13的公共连接点和电阻器R22和R23的公共连接点之间设置了电容器C10。其中设置了电容器C10的输入通路作用为低通滤波器,用于在将输入模拟信号VIp和VIn输入到误差积分器110的过程中,从输入信号中去除高频噪声。
此外,在用于输入模拟信号VIp和VIn到误差积分器110的输入通路中,在电阻器R11和R12的公共连接点和电阻器R21和R22的公共连接点之间设置了衰减器160。衰减器160作用为用于衰减输入到误差积分器110的输入信号的电平的单元。根据该实施例的衰减器160是由MOSFET(具有金属氧化半导体结构的场效应晶体管,以下称为晶体管)等配置的开关。只在衰减指令脉冲SW处于有效电平(在衰减指令脉冲SW中为H电平)的每个时段期间,衰减器160才会成为开启状态,并因此作用为用于间歇性衰减输入模拟信号的衰减单元。此处,稍后描述用于生成衰减指令脉冲SW的单元。
可以采用各种类型的电路作为误差积分器110。在图1所示的示例中,采用二阶误差积分器作为由差分放大器113、四个电容器C1至C4、以及两个电阻器R1和R2构成的误差积分器110。此处,差分放大器113的正相位输入端(“+”输入端)和负相位输入端(“-”输入端)还分别作用为误差积分器110的正相位输入端111p和负相位输入端111n。此外,差分放大器113的正相位输入端(“+”输出端)和负相位输出端(“-”输出端)还分别作用为误差积分器110的正相位输出端112p和负相位输出端112n。此外,用于对误差进行积分的电容器C1和C2被串联连接,并被设置在差分放大器113的正相位输入端和负相位输出端之间。然后,经由电阻器R1使这些电容器的公共连接点接地。此外,用于对误差进行积分的电容器C3和C4被串联连接,并被设置在差分放大器113的负相位输入端和正相位输出端之间。然后,经由电阻器R2使这些电容器的公共连接点接地。
脉冲宽度调制电路130生成两个相位的脉冲VOp′和VOn′,其脉冲宽度对应于从误差积分器110输出的积分值信号VDp和VDn的电平。具体而言,当VDp>VDn时,脉冲宽度调制电路130输出负脉冲VOp′,其具有对应于电平差VDp-VDn的脉冲宽度。此外,当VDn>VDp时,脉冲宽度调制电路130输出负脉冲VOn′,其具有对应于电平差VDn-VDp的脉冲宽度。此处,稍后描述脉冲宽度调制电路130的示例性详细配置。
前级驱动器140将脉冲宽度调制电路130输出的脉冲VOp′和VOn′发送到输出缓冲器150,并且其由非反相缓冲器等来配置。输出缓冲器150具有反相器151和反相器152。如图1所示,反相器151和152是已知的反相器,在其中在电源+VB和地之间设置了串联连接的P沟道晶体管和N沟道晶体管。此处,反相器151经由前级放大器140,对脉冲宽度调制电路130输出的脉冲VOn′的电平进行反相,然后经由输出端102n将获得的脉冲输出为输出数字信号VOn。此外,反相器152经由前级放大器140,对脉冲宽度调制电路130输出的脉冲VOp′的电平进行反相,然后经由输出端102p将获得的脉冲输出为输出数字信号VOp。
在输出数字信号VOp和VOn从输出缓冲器150到误差积分器110的反馈通路中,在电阻器R15和R14的公共连接点和电阻器R25和R24的公共连接点之间设置了电容器C20。其中插入了电容器C20的反馈通路作用为低通滤波器,用于在输出数字信号VOp和VOn被反馈到误差积分器110的过程中,从反馈信号中去除高频噪声。
在下文中,描述脉冲宽度调制电路130的示例性配置。在图1所示的示例中,脉冲宽度调制电路130包括:三角波发生器131、比较器132和133、反相器134和135、以及与非门136和137。图2是示出由三角波发生器131生成的三角波信号TRp和TRn的波形的示图。此外,图3A和3B是示出脉冲宽度调制电路130的各部中的信号波形的示图。图3A示出当VDp>VDn时生成的信号波形,而图3B示出当VDn>VDp时生成的信号波形。
如图2所示,三角波发生器131生成:以固定斜率从0V电压上升到预定电压+VP,然后以固定斜率从电压+VP下降到电压0V的恒定周期的三角波信号TRp;以及相对于三角波信号TRp为负相位的三角波信号TRn。此处,电压+VP的电压可以与电源+VB的相同,或者替代性地可以是不同的电压。
如图3A和3B所示,比较器132将三角波信号TRp与积分值信号VDn进行比较,然后在三角波信号TRp超过积分值信号VDn的每个时段期间,输出L电平的信号VEn;并在其他时段期间,输出H电平的信号VEn。比较器133将三角波信号TRp与积分值信号VDp进行比较,然后在三角波信号TRp超过积分值信号VDp的每个时段期间,输出L电平的信号VEp,并在其他时段期间,输出H电平的信号VEp。反相器134输出通过对信号VEp的电平进行反相而获得的信号。反相器135输出通过对信号VEn的电平进行反相而获得的信号。
与非门136计算信号VEn和反相器134的输出信号之间的逻辑积,以生成脉冲VOn’。此处,在三角波信号TRp未超过积分值信号VDn的每个时段期间,信号VEn处于H电平。此外,在三角波信号TRp超过积分值信号VDp的每个时段期间,反相器134的输出信号处于H电平。因此,如图3B所示,在VDn>VDp的情形中,仅在三角波信号TRp的信号值处于VDn和VDp之间的每个时段期间,与非门136才输出L电平的负脉冲VOn’。即,在VDn>VDp的情形中,与非门136输出的脉冲VOn’具有与电平差VDn-VDp成正比的脉冲宽度。
此外,与非门137计算信号VEp和反相器135的输出信号之间的逻辑积,以生成脉冲VOp’。此处,在三角波信号TRp未超过积分值信号VDp的每个时段期间,信号VEp处于H电平。此外,在三角波信号TRp超过积分值信号VDn的每个时段期间,反相器135的输出信号处于H电平。因此,如图3A所示,在VDp>VDn的情形中,仅在三角波信号TRp的信号值处于VDn和VDp之间的每个时段期间,与非门137才输出L电平的负脉冲VOp′。即,在VDp>VDn的情形中,与非门137输出的脉冲VOp′具有与电平差VDp-VDn成正比的脉冲宽度。
此处,完成了对脉冲宽度调制电路130详情的描述。
以下描述衰减控制部300的配置。衰减控制部300具有:输出限制指令生成部310、衰减指令脉冲生成部320、和静音控制部330。输出限制指令生成部310检测输出数字信号VOp和VOn处于特定限制范围之外,然后将输出限制指令信号Cdet输出。具体而言,根据该实施例的输出限制指令生成部310检测输出数字信号VOp和VOn变为削波状态或接近于削波状态的状态。
在输出限制指令生成部310中,比较器311将误差积分器110的积分值信号VDp与基准电平VLEV进行比较,接着当积分值信号VDp超过基准电平VLEV时,输出H电平的信号。此外,比较器312将误差积分器110的积分值信号VDn与基准电平VLEV进行比较,接着当积分值信号VDn超过基准电平VLEV时,输出H电平的信号。此处,基准电平VLEV具有等于或略低于三角波信号TR的上限峰值电压的电压值。当比较器311的输出信号,或者替代性地,比较器312的输出信号处于H电平时,或门313使输出限制指令信号Cdet成为作用为有效电平的H电平。
衰减指令脉冲生成部320具有积分器,用于对输出限制指令信号Cdet进行积分,并输出脉冲宽度对应于积分器中的积分值的周期性衰减指令脉冲SW。衰减指令脉冲生成部320包括:在电源+VB和地之间串联连接和设置的恒流源321、开关322、和作用为积分器的电容器C30;与电容器C30并联连接的电阻器R30;比较器323和324;以及低有效或门325。
输出限制指令信号Cdet被提供给开关322。此处,当输出限制指令信号Cdet处于H电平时,开关322为导通,因此由恒流源321的输出电流对电容器C30充电。此外,电阻器R30使得在电容器C30上累积的电荷放电。在比较器323中,正相位输入端接收三角波信号TRp,而负相位输入端接收电容器C30上的电压VC1。接着,在三角波信号TRp低于电容器C30上的电压VC1的每个时段期间,L电平的信号被输出给低有效或门325。此外,在比较器324中,正相位输入端接收三角波信号TRn,而负相位输入端接收电容器C30上的电压VC1。接着,在三角波信号TRn低于电容器C30上的电压VC1的每个时段期间,L电平的信号被输出到低有效或门325。因此,在三角波信号TRp低于电容器C30上的电压VC1的每个时段期间,以及在三角波信号TRn低于电容器C30上的电压VC1的每个时段期间,低有效或门325生成H电平的衰减指令脉冲SW。将该衰减指令脉冲SW提供给衰减器160,以导通作用为开关的衰减器160。
当接收到静音指令时,静音控制部330将积分器中的积分值——即电容器C30上的电压VC1逐渐增加到预定的静音电压Vmute。接着,在已接收到静音指令之后,当接收到静音解除指令时,静音控制部330逐渐减小电容器C30上的电压VC1。此处,静音电压Vmute等于在衰减指令脉冲SW的脉冲宽度变为最大时获得的电容器C30上的电压VC1,(即,使得衰减指令脉冲SW始终保持H电平的电压VC1)。例如,当D类放大器变为掉电状态,使得供电电压VB下降时;或者替代性地当在采用D类放大器的音频设备中设置的操作元件的操作指示静音时,生成静音指令。此外,例如,当在D类放大器已从掉电状态恢复为正常状态使得供电电压VB恢复之后已经过预定时间时;或者替代性地当在采用D类放大器的音频设备中设置的操作元件的操作指示静音解除时,生成静音解除指令。
图4是示出静音控制部330的示例性配置的框图。静音控制部330具有:静音波形生成部331;以及在静音波形生成部331和电容器C30之间设置的开关332。当接收到静音指令时,静音控制部330进行控制以使开关332导通。接着,静音波形生成部331进行控制以使电容器C30上的电压VC1在特定时间内从0V逐渐上升到静音电压Vmute。电容器C30经由开关332连接到静音波形生成部331。此外,当接收到静音解除指令时,静音波形生成部331进行控制以使电容器C30上的电压VC1在特定时间内从当时的电压值逐渐下降到0V。此外,在静音波形生成部331进行控制以使电压VC1下降到0V之后,静音控制部330断开开关332。
此处,完成了对根据该实施例的D类放大器的配置详情的描述。
以下描述该实施例中的操作。在该实施例中,三角波信号TRp和TRn在0V到+VP范围内变化。接着,为了在不出现削波的情况下,将输出数字信号VOp和VOn获取为脉冲序列,误差积分器110的两个积分值信号VDp和VDn需要落在与三角波信号TRp和TRn(范围从0V到+VP)发生相交的范围内。此处,当输入模拟信号VIp和VIn的幅度处于特定合适范围内时,误差积分器110的积分值信号VDp和VDn处于三角波信号TR的幅度的范围内。与之相比,当具有处于该合适范围之外的较大幅度的输入模拟信号VIp和Vin被施加到D类放大器时,如果没有采用特定的合适措施,则误差积分器110的积分值信号VDp或VDn将处于三角波信号TR的幅度范围(范围从0V到+VP)之外,因此将发生在其中输出数字信号VOp或VOn将连续保持在H电平的削波状态。然而,根据该实施例,衰减控制部300避免了这类削波的发生。以下参照图5A和5B描述该操作。此处,在本说明书中,用于输入模拟信号VIp和VIn的幅度的合适范围指示不会造成输出数字信号VOp和VOn的削波的范围,该范围小于通过将用于D类放大器的输出缓冲器150的电源电压的一半除以D类放大器的放大因子得到的值。
首先,如图5A所示,当输入模拟信号VIp和VIn的幅度处于合适范围之内,因此误差积分器110的积分值信号VDp和VDn的最大值未达到基准电平VLEV时,输出限制指令生成部310使输出限制指令信号Cdet为L电平。因此,在衰减指令脉冲生成部320中,开关322断开,因此作用为积分器的电容器C30上的电压VC1变为0V。相应地,三角波信号TRp和TRn不与电压VC1相交,并因此衰减指令脉冲SW连续保持在作用为非有效电平的L电平上。因此,衰减器160连续保持为断开。结果是,如图所示,在衰减器160的两端上的模拟信号VIp′和VIn′具有与输入模拟信号VIp和VIn类似的波形。
与之相比,如图5B所示,当输入模拟信号VIp和VIn的幅度增加,使得误差积分器110的积分值信号VDp和VDn中的至少一个超过基准电平VLEV时,在积分值信号VDp或VDn高于基准电平VLEV的时段期间,输出限制指令生成部310使得输出限制指令信号Cdet为H电平,使得开关322为导通。结果是,恒流源321经由开关322对电容器C30进行充电。每当积分值信号VDp或VDn超过基准电平VLEV时,执行对电容器C30的充电。因此,脉动重复,从而当积分值信号VDp或VDn超过基准电平时,电容器C30上的电压VC1首先上升,此后,根据经由电阻器R30对电容器C20上累积的电荷进行的放电而下降,直到积分值信号VDp或VDn再次超过基准电平为止。接着,在三角波信号TRp和TRn与电压VC1相交并且三角波信号TRp低于电压VC1的每个时段期间,以及三角波信号TRn低于电压VC1的每个时段期间,低有效或门325输出变为H电平(有效电平)的衰减指令脉冲SW。
此处,衰减器160(开关)在衰减指令脉冲SW处于L电平的每个时段期间,变为断开;而在衰减指令脉冲SW处于H电平的每个时段期间,变为导通。因此,在衰减指令脉冲SW处于L电平的每个时段期间,衰减器160(开关)的两端上的模拟信号VIp′和VIn′具有分别对应于初始输入模拟信号VIp和VIn的信号值。与之相比,在衰减指令脉冲SW处于H电平的每个时段期间,模拟信号VIp′和VIn′处于0V。因此,如图所示,获取了其中以固定时间间隔执行间歇性截断的波形。因此,基本输入到误差积分器110的模拟信号被衰减,从而误差积分器110的输出信号的电平返回到0V和+VP之间的合适范围。这避免了在输出数字信号VOp和VOn中出现削波。
更具体而言,在输入模拟信号VIp和VIn的幅度很大并因此执行该间歇性截断的情况中,当输入模拟信号VIp和VIn的幅度增加,使得误差积分器110的积分值信号VDp和VDn的幅度增加时,执行等效于负反馈的控制,在其中间歇性截断的速率增加,从而D类放大器的总增益减小。该负反馈控制使得在不出现失真的情况下放大输入模拟信号VIp和VIn。此外,这使得可以将D类放大器的总增益调整为优化值,从而当输入模拟信号VIp和VIn达到峰值电平时,用于输出数字信号VOp和VOn的脉冲宽度调制因子达到固定的上限。因此,在其中输入模拟信号VIp和VIn的幅度较大并因此处于合适范围之外的区域内,即便当输入模拟信号VIp和VIn的幅度增加时,在提供给负载的输出信号波形中也避免了失真(波形具有通过对输出数字信号VOp和VOn进行积分得到的形状)。此外,输出信号波形的峰值电平保持在恒定值处。
用于输出数字信号VOp和VOn的脉冲宽度调制因子的上限取决于基准电平VLEV。这是因为在根据该实施例的D类放大器中,根据误差积分器110的积分值信号VDp和VDn的电平来确定用于输出数字信号VOp和VOn的脉冲宽度调制因子,并且因为当误差积分器110的积分值信号VDp和VDn超过基准电平VLEV时,生成电平与三角波信号TRp和TRn相交的电压VC1,从而生成用于间歇性截断的衰减指令脉冲SW,以用来抑制误差积分器110的积分值信号VDp和VDn的电平的增加和与此相关联的脉冲宽度调制因子的增加。
在该实施例中,通过调整电容器C30的电容以及电阻器R30的电阻来实现对削波的响应特性的调整。根据削波的出现,当需要在短时间内生成衰减指令信号SW时,通过减小电容器C30的电容来实现这点。此外,当削波状态消除后,当在衰减指令脉冲SW停止之前经过的时间需要增加时,通过增加电阻器R30的电阻来实现这点。
以下描述根据该实施例的在静音和静音解除时的操作。图6是示出在静音时,在各部中的波形的示图。当静音控制部330接收到静音指令时,开关332导通。接着,如图6所示,静音控制部330的静音波形生成部331进行控制以使电容器C30上的电压VC1以固定时间斜率从0V上升到静音电压Vmute。此处,静音电压Vmute处于三角波信号TRp和TRn的上峰值和下峰值之间的中心的电平,或更高处。当电压VC1如此上升时,与三角波信号TRp和TRn的独立的峰值定时同步地生成衰减指令脉冲SW。接着,衰减指令脉冲SW的脉冲宽度随着电压VC1的上升而增加。此处,只有在衰减指令脉冲SW处于H电平的每个时段期间,衰减器160才导通,从而对到误差积分器110的输入电压进行间歇性截断(变薄)。因此,用于输入电压的间歇性截断的时间宽度与电压VC1的上升相一致。结果是,D类放大器的输出电压(提供给滤波器和负载200的有效电压)根据电压VC1的上升而衰减。接着,在电压VC1达到静音电压Vmute之后,衰减指令脉冲SW连续保持在H电平。因此,到误差积分器110的输入电压变为0V,D类放大器的输出电压也如此。
此后,当提供了静音解除指令时,静音控制部330的静音波形生成部331进行控制以使电容器C30上的电压VC1在特定时间内从静音电压Vmute逐渐下降到0V。如此,执行与图6所示相反的操作。即,根据电压VC1的下降,衰减指令脉冲SW的脉冲宽度逐渐减小,因此用于输入电压的间歇性截断的时间宽度减小。因此,D类放大器的输出电压根据电压VC1的下降而上升。接着,在电压VC1达到0V时,衰减指令脉冲SW连续保持在0电平。接着,D类放大器输出对应于输入模拟信号VIp和VIn的电压。随后,在电压VC1下降到0V之后,静音控制部330中的开关332断开。
此处完成了对根据该实施例的静音和静音解除的操作的描述。
如上所述,根据该实施例,为防止削波,通过采用衰减指令脉冲生成部330来实现静音功能。因此,根据该实施例,在不用增加电路规模和控制复杂性的情况下实现了静音功能。
<第二实施例>
图7是示出根据本发明第二实施例的D类放大器的配置的电路图。此处,在该图中,与图1所示部分相同的部件被指定了相同的附图标记,并省略了对它们的描述。根据该实施例的D类放大器装备了电路来实现将输出功率限制到一个范围的功率限制控制功能,以对作用为负载的扬声器进行音量控制等。具体而言,在根据该实施例的D类放大器中,在误差积分器110和脉冲宽度调制电路130之间设置了箝位电路120。
箝位电路120作用为用于对积分值信号VDp和VDn进行箝位的电路,以限制输出数字信号VOp和VOn的功率值,使得从误差积分器110输出的积分值信号VDp和VDn不超过提前设定的上限箝位电平UL,或者替代性地,不低于提前设定的下限箝位电平LL。此处,例如基于根据在容纳D类放大器的机壳内设置的操作元件(未示出)的操作而生成的外部设定信号,或者从D类放大器外部的设备提供的外部设定信号,来设定上限箝位电平UL和下限箝位电平LL。
衰减控制部300A具有根据第一实施例的衰减控制部300中的配置,输出限制指令生成部310由输出限制指令生成部310A所替代。根据第一实施例的输出限制指令生成部310对输出数字信号VOp和VOn的削波进行检测,接着将输出限制指令信号Cdet输出。与之相比,根据该实施例的输出限制指令生成部310A检测箝位电路120对积分值信号VDp和VDn进行箝位,接着将输出限制指令信号Cdet输出。即,根据该实施例,表述“数字信号处于特定限制范围之外”意指输出数字信号VOp和VOn的功率值超过从外部指定的上限功率限制。
基于误差积分器110的正相位输入端111p的输入电平V1和负相位输入端111n的输入电平V2,输出限制指令生成部310A检测是否因箝位电路120对积分值信号VDp和VDn执行箝位,而在从D类放大器到滤波器和负载200的输出波形(以下称为负载驱动波形)中出现了特定量的失真。输出限制指令生成部310A所执行的失真检测的原理如下所述。
首先,在箝位电路120没有对积分值信号VDp和VDn进行箝位的状态中,电平对应于误差积分器110的输入信号的反馈信号从输出侧(102n和102p)被馈送到误差积分器110的输入侧。因此,误差积分器110操作在正相位输入端111p的输入电平V1和负相位输入端111n的输入电平V2保持在相同电压上的状态中。具体而言,当输入模拟信号VIp和VIn处于作用为误差积分器110的操作点的基准电平VREF上时,在误差积分器110中,正相位输入端111p的输入电平V1等于基于电阻器R11、R12和R13以及电阻器R14和R15之间的比值,通过对在电压VIp(=VREF)和电压VOn(=0V,地电压)之间的差电压(=VREF)进行电压划分而得到的电压{(R14+R15)/(R11+R12+R13+R14+R15)}VREF。类似地,误差积分器110的负相位输入端111n的输入电平V2等于基于电阻器R21、R22和R23以及电阻器R24和R25之间的比值,通过对在电压VIn(=VREF)和电压VOp(=0V,地电压)之间的差电压(=VREF)进行电压划分而得到的电压{(R24+R25)/(R21+R22+R23+R24+R25)}VREF={(R14+R15)/(R11+R12+R13+R14+R15)}VREF=V1。接着,在输入模拟信号VIp和VIn相对基准电平VREF而相互负相位振荡,并且输入模拟信号VIp和VIn的幅度较小并因此积分值信号VDp和VDn未被箝位的状态下,如图8所示,误差积分器110的输入电平V1和V2相互之间保持相同的电平,并从电压{(R14+R15)/(R11+R12+R13+R14+R15)}VREF开始,以对应于输入模拟信号VIp和VIn的幅度的电压,在高电势方向中振荡。
不过,在箝位电路120对积分值信号VDp或VDn进行箝位时,电平对应于误差积分器110的输入信号的反馈信号没有被反馈到误差积分器110的输入侧。因此,相比反馈信号,输入信号的电平变得过大。相应地,如图8所示,每当箝位电路120执行箝位时,在输入电平V1和输入电平V2之间出现与由于箝位造成的负载驱动波形中的失真量相对应的电平差。
当箝位电路120执行箝位,因此在负载驱动波形中出现特定量的失真,使得输入电平V1和输入电平V2之间的电平差超过固定阈值时,输出限制指令生成部310A将输出限制指令信号Cdet输出。
在该实施例中,输出限制指令生成部310A具有第一实施例中的配置,输出限制指令生成部310的比较器311和312由比较器311A和312A所代替。此处,比较器311A和312A接收正相位输入端和负相位输入端之间的偏移电压Vofs(对应于阈值)。接着,在比较器311A中,将电压V1提供给正相位输入端,而将电压V2提供给负相位输入端。接着,当正相位输入端上的电压V1比负相位输入端上的电压V2高大于或等于偏移电压Vofs的量时,输出H电平的信号。接着,在比较器312A中,将电压V2提供给正相位输入端,而将电压V1提供给负相位输入端。随后,当正相位输入端上的电压V2比负相位输入端上的电压V1高大于或等于偏移电压Vofs的量时,输出H电平的信号。然后,当比较器311A的输出信号或者比较器312A的输出信号处于H电平时,即,当箝位电路120对积分值信号VDp或VDn进行箝位,并且在负载驱动波形中出现特定量的失真,从而如图8所示,|V1-V2|超过偏移电压Vofs时,或门313使输出限制指令信号Cdet变为H电平(有效电平)。
衰减指令脉冲生成部320和静音控制部330与第一实施例中的类似。此处完成了对根据该实施例D类放大器的配置详情的描述。
在该实施例中,在箝位电路120没有对积分值信号VDp和VDn进行箝位的状态中,获得了脉冲宽度对应于输入模拟信号VIp和VIn的电平的输出数字信号VOp和VOn。因此,在误差积分器110中的每个反馈信号和每个输入信号之间保持平衡。因此,误差积分器110操作在正相位输入端的电平V1和负相位输入端的电平V2保持在相同电平上的状态中。在该状态中,输出限制指令信号Cdet处于L电平。因此,在衰减指令脉冲生成部320中,电容器C30上的电压VC1为0V,因此没有生成衰减指令脉冲SW。因此,出现在衰减器160的两端上的模拟信号VIp′和VIn′具有与通过将输入模拟信号VIp和VIn乘以预定系数而获得的波形相类似的波形。
然而,当输入模拟信号VIp和VIn的电平增加时,误差积分器110输出的积分值信号VDp和VDn最终达到箝位电平LL和UL,因此箝位电路120对积分值信号VDp和VDn进行箝位。当箝位电路120对积分值信号VDp和VDn进行箝位时,在误差积分器110中,相比反馈信号,输入信号变得过大,因此在正相位输入端的电平V1和负相位输入端的电平V2之间出现电平差。然后,每当箝位电路120执行箝位,并且电平差|V1-V2|超过偏移电压Vofs时,输出限制指令信号Cdet变为H电平。因此,在衰减指令脉冲生成部320中,电容器C30上的电压VC1上升,因此与三角波信号TRp和TRn的单独的峰值点同步地生成衰减指令脉冲SW。结果是,在衰减指令脉冲SW处于L电平的每个时段期间,衰减器160的两端上的模拟信号VIp′和VIn′分别具有对应于最初输入模拟信号VIp和VIn的信号值。与之相比,在衰减指令信号SW处于H电平的每个时段期间,模拟信号VIp′和VIn′处于0V。因此,获取了其中以固定时间间隔执行间歇性截断的波形。相应地,基本输入到误差积分器110的模拟信号被衰弱,因此减小了积分值信号VDp和VDn,使得失真量应具有固定值。
更具体而言,在输入模拟信号VIp和VIn的幅度增加,使得执行在其中积分值信号VDp和VDn的幅度被限制为从下限箝位电平LL到上限箝位电平UL的范围内的箝位操作的情况中,执行等效于负反馈的控制,在其中衰减指令脉冲SW的脉冲宽度根据输入模拟信号VIp和VIn的幅度的增加而增加,从而间歇性截断的速率增加,并且因此D类放大器的总增益减小。作为这类负反馈控制的结果,D类放大器的总增益被调整为优化值,因此用于输出数字信号VOp和VOn的脉冲宽度调制因子应当处于特定的上限之内。用于输出数字信号VOp和VOn的脉冲宽度调制因子的上限取决于下限箝位电平LL和上限箝位电平UL。这是因为在根据该实施例的D类放大器中,根据误差积分器110输出的积分值信号VDp和VDn的电平,确定用于输出数字信号VOp和VOn的脉冲宽度调制因子,并且因为当积分值信号VDp和VDn超过从下限箝位电平LL到上限箝位电平UL的范围时,对积分值信号VDp和VDn进行箝位,从而生成用于间歇性截断的衰减指令脉冲SW,以抑制积分值信号VDp和VDn的电平的增加和与电平增加相关联的脉冲宽度调制因子的增加。
静音控制部330的操作与第一实施例中的相类似。因此,在该实施例中也获取了类似于第一实施例中的效果。
<第三实施例>
在D类放大器中,在前级没有提供输入信号的信号缺失的条件下,D类放大器对前级生成的噪声(很多情形中是白噪声)进行放大,并随后将噪声提供给作用为负载的扬声器。因此,从扬声器中输出了令人不适的声音。该实施例的目的是避免在信号缺失条件下D类放大器对来自前级的噪声进行放大的这类情况。为了实现该目的,根据该实施例的D类放大器具有以下配置,即,图9所示的信号缺失检测部400被添加到根据第一实施例或第二实施例的D类放大器的静音控制部330。
图9所示的信号缺失检测部400对输入模拟信号VIp的幅度进行检测,具体而言,检测输入模拟信号VIp的正峰值和负峰值之间的峰峰电压。接着,信号缺失检测部400进行控制,以将衰减指令脉冲生成部320(见图1和7)的电容器C30上的电压VC1增加到静音电压Vmute,其中当峰峰电压变得低于预定阈值Vsil时,衰减指令脉冲SW的脉冲宽度变为最大。
在图9中,输入放大部410是用于放大输入模拟信号VIp的电路,并且具有差分放大器411和可变电阻器412。差分放大器411的正相位输入端接收输入模拟信号VIp。在差分放大器411的输出端和基准电平VREF的电源之间设置可变电阻器412。输入到D类放大器的输入模拟信号VIp和VIn是平衡的两相位信号,其具有相对于基准电平VREF对称的波形。在输入放大部410中,在可变电阻器412的中心抽头处的电压通过负反馈返回到差分放大器411的负相位输入端。在该实施例中,通过操作元件(未示出)的操作来对可变电阻器412的中心抽头位置进行调整,从而对输入放大部410的增益进行调整。
输入放大部410的输出信号VIpa被输入到峰值保持电路420和430。此处,峰值保持电路420是用于保持在输入放大部410的输出信号VIpa中出现的正峰值电压的电路。峰值保持电路430是用于保持在输入放大部410的输出信号VIpa中出现的负峰值电压的电路。
如下描述峰值保持电路420。差分放大器421包括N沟道晶体管423和424,其源极相互连接,从而形成差分晶体管对;在该差分晶体管对的公共源极和接地导体之间设置恒流源422;并且P沟道晶体管425和426均被设置在N沟道晶体管423或424的漏极和电源+VB之间。此处,P沟道晶体管425和426的栅极连接到P沟道晶体管426的漏极和N沟道晶体管424的漏极之间的连接点。
在差分晶体管对中,输入放大部410的输出信号VIpa被提供给N沟道晶体管423的栅极。接着,N沟道晶体管424的栅极被连接到峰值保持电容器C41的一个电极。此外,电容器C41的另一个电极固定于基准电平VREF。接着,在差分放大器421中,当输入放大部410的输出信号VIpa大于连接到N沟道晶体管424的栅极的电容器C41的电极上的电压VC41时,N沟道晶体管423导通而N沟道晶体管424截止。相反,当输入放大部410的输出信号VIpa低于电压VC41时,N沟道晶体管423截止而N沟道晶体管424导通。
在P沟道晶体管427中,其源极连接到电源+VB,其栅极连接到N沟道晶体管423的漏极,而其漏极连接到N沟道晶体管424的栅极和电容器C41之间的连接点。接着,在峰值保持电路420中,当输入放大部410的输出信号VIpa高于电容器C41上的电压VC41,并因此N沟道晶体管423导通时,P沟道晶体管427导通,并因此执行启动操作,从而电容器C41上的电压VC41朝着输入放大部410的输出信号VIpa的电压值上升。作为启动操作的结果,输入放大部410的输出信号VIpa的正峰值电压在电容器C41上保持。
在N沟道晶体管424的栅极和电容器C41之间的连接点以及接地导体之间设置恒流源428和N沟道晶体管429。此处,N沟道晶体管429的栅极接收释放时钟PGp。接着,在峰值保持电路420中,并行于启动操作,执行释放操作,在其中响应于释放时钟PGp变为H电平的定时,N沟道晶体管429导通,以将恒流源428连接到电容器C41,因此在电容器C41上的累积电荷(正电荷)放电,并因此电容器C41上的电压VC41朝向基准电压VREF下降。
如下描述峰值保持电路430。差分放大器431包括P沟道晶体管433和434,其源极相互连接,从而形成差分晶体管对;在该差分晶体管对的公共源极和电源+VB之间设置恒流源432;而N沟道晶体管435和436均被设置在P沟道晶体管433或434的漏极与接地导体之间。此处,N沟道晶体管435和436的栅极连接到N沟道晶体管436的漏极和P沟道晶体管434的漏极之间的连接点。
在差分晶体管对中,输入放大部410的输出信号VIpa被提供给P沟道晶体管433的栅极。接着,P沟道晶体管434的栅极被连接到峰值保持电容器C42的一个电极上。此外,电容器C42的另一个电极固定于基准电平VREF。电容器C42具有与电容器C41相同的电容。接着,在差分放大器431中,当输入放大部410的输出信号VIpa低于连接到P沟道晶体管434的栅极的电容器C42的电极上的电压VC42时,P沟道晶体管433导通而P沟道晶体管434截止。相反,当输入放大部410的输出信号VIpa高于电压VC42时,P沟道晶体管433截止而P沟道晶体管434导通。
在N沟道晶体管437中,源极接地,栅极连接到P沟道晶体管433的漏极,而漏极连接到P沟道晶体管434的栅极和电容器C42之间的连接点。接着,在峰值保持电路430中,当输入放大部410的输出信号VIpa的电压低于电容器C42上的电压VC42,并因此P沟道晶体管433导通时,N沟道晶体管437导通,并因此执行启动操作,从而电容器C42上的电压VC42朝着输入放大部410的输出信号VIpa的电压值减小。作为启动操作的结果,输入放大部410的输出信号VIpa的负峰值电压保持在电容器C42上。
在P沟道晶体管434的栅极和电容器C42之间的连接点以及电源+VB之间设置了恒流源438和P沟道晶体管439。此处,P沟道晶体管439的栅极接收周期性释放时钟PGn。基于时钟生成电路(未示出)生成的周期性释放时钟PG,生成该释放时钟PGp和释放时钟PGn。更具体而言,在该实施例中,反相器461对释放时钟PG的电平进行反相,以生成释放时钟PGn。接着,反相器462对释放时钟PGn的电平进行反相,以生成释放时钟PGp。随后,在峰值保持电路430中,并行于启动操作,执行释放操作,在其中响应于释放时钟PGn变为L电平,P沟道晶体管439导通,以将恒流源438连接到电容器C42,因此在电容器C42上累积的电荷(负电荷)被放电,并且因此电容器C42上的电压VC42朝着基准电平VREF上升。
图10是示出此处描述的启动操作和释放操作的情形的波形图。如图10所示,在输入放大部410的输出信号VIpa上升并达到正峰值的过程中,执行启动操作,在其中使电容器C41上的电压VC41跟随信号VIpa。与之相比,在输入放大部410的输出信号VIpa下降并达到负峰值的过程中,执行启动操作,在其中使电容器C42上的电压VC42跟随信号VIpa。接着,在输入放电部410的输出信号VIpa达到正峰值后,在输出信号VIpa下降的过程中,执行释放操作,在其中电容器C41上的电压VC41根据通过电容器C41的电容所确定的时间常数、释放时钟PGp的频率和脉冲宽度、以及来自恒流源428的电流,朝着基准电平VREF下降。此外,在输入放电部410的输出信号VIpa达到负峰值之后,在输出信号VIpa上升的过程中,执行释放操作,在其中电容器C42上的电压VC42根据通过电容器C42的电容所确定的时间常数、释放时钟PGn的频率和脉冲宽度、以及来自恒流源438的电流,朝着基准电平VREF上升。
电压相加和传输部440生成对应于连接到N沟道晶体管424的栅极的电容器C41的电极的电压VC41以及连接到P沟道晶体管434的栅极的电容器C42的电极的电压VC42之间的差值(或者替代性地,在电容器C41的两个电极之间的电压以及电容器C42的两个电极之间的电压的和)的电压,接着将该电压传输给电平比较部450。电压相加和传输部440包括N沟道晶体管441至444以及电容器C43和C44。
在电容器C41和N沟道晶体管424之间的连接点与电容器C43的一端之间设置N沟道晶体管441。此外,在电容器C42和P沟道晶体管434之间的连接点与电容器C43的另一端之间设置N沟道晶体管442。此处,N沟道晶体管441和442的栅极接收周期性传输时钟CKp。
在电容器C43的一端和电容器C44的一端之间设置N沟道晶体管443。此外,在电容器C43的另一端和电容器C44的另一端之间设置N沟道晶体管444。此外,电容器C44的另一端接地。此处,N沟道晶体管443和444的栅极接收周期性传输时钟CKn。
基于由时钟生成电路(未示出)生成的周期性传输时钟CK,来生成该传输时钟CKn和传输时钟CKp。更具体而言,在该实施例中,反相器463对传输时钟CK的电平进行反相,以生成传输时钟CKn。接着,反相器464对传输时钟CKn的电平进行反相,以生成传输时钟CKp。
当传输时钟CKp变为H电平,并且传输时钟CKn变为L电平时,在电压相加和传输部440中,N沟道晶体管441和442导通,而N沟道晶体管443和444截止。因此,电容器C41、C42和C43形成闭环。结果是,电容器C43上的电压变为一个值,该值对应于通过将在形成闭环之前所获得的电容器C41的两个电极之间的电压VC41-VREF以及电容器C42的两个电极之间的电压VREF-VC42相加而获得的VC41-VREF+VREF-VC42=VC41-VC42,即,对应于输入模拟信号VIp的正峰值和负峰值之间的峰峰电压的值。
接着,当传输时钟CKp变为L电平并且传输时钟CKn变为H电平时,在电压相加和传输部440中,N沟道晶体管441和442截止,而N沟道晶体管443和444导通。因此,电容器C43上的电压被传输到电容器C44。依此,在电容器C44上生成对应于输入模拟信号VIp的正峰值和负峰值之间的峰峰电压并参考接地电平测量的电压。
图11是示出释放时钟PGp和PGn以及传输时钟CKp和CKn的波形的示图。如图所示,释放时钟PGp和PGn以及传输时钟CKp和CKn具有相同的频率。在传输时钟CKp处于L电平并且因此N沟道晶体管441和442截止的每个时段期间,释放时钟PGp和PGn分别变为H电平和L电平,并且因此P沟道晶体管429和N沟道晶体管439变为导通状态。
电平比较部450具有比较器451和开关452。此处,在用于生成静音电压Vmute的电源和衰减指令脉冲生成部320的电容器C30之间设置开关452。比较器451将电压相加和传输部440的电容器C44上的电压与预定阈值电压Vsil进行比较。随后,当电容器C44上的电压变得比阈值电压Vsil更低时,导通开关452,从而将静音电压Vmute提供给电容器C30。此处,基于在其中将输入信号视为缺失的用于输入模拟信号VIp的电平范围的上限来确定阈值电压Vsil的电压值。
根据该实施例,当输入模拟信号VIp的峰峰电压处于输入信号被认为是缺失的范围内时,则将静音电压Vmute提供给衰减指令脉冲生成部320的电容器C30。因此,作用为开关的衰减器160变为连续导通,并因此没有信号输入到误差积分器110。根据该实施例,在前级没有提供输入信号的信号缺失条件下,D类放大器的增益自动下降到最小。该操作避免了前级造成的噪声生成令人不适的声音,然后该声音从扬声器输出的情况。此外,根据该实施例,检测输入模拟信号VIp的正峰值和负峰值之间的峰峰电压,接着基于该峰峰电压,判断输入模拟信号VIp是否已处于输入信号被认为是缺失的范围内。因此,在不受输入模拟信号VIp受到基准电平VREF漂移影响的影响的情况下,可以准确获取指示输入模拟信号VIp的幅度的信息。而且,可以执行合适的静音控制。
在该实施例中,D类放大器具有以下配置,即,图9所示的信号缺失检测部400被添加到根据第一实施例或第二实施例的D类放大器的静音控制部330。然而,D类放大器可以具有以下配置,即,图9所示的信号缺失检测部400被添加到根据第一实施例或第二实施例的D类放大器,并从根据第一实施例或第二实施例的D类放大器中省略衰减控制部300。在该配置中,如图12所示,当衰减指令脉冲SW使衰减器160导通时,将比较器451的输出信号直接提供给衰减器160。在该修改中,由于将输入模拟信号VIp的峰峰电压设定为被认为是没有信号的充分小的值,因此不会产生以下问题,诸如在衰减器160从导通状态切换到截止状态,或者衰减器160以相反顺序切换的时发生的爆音。
在该修改中,从D类放大器中省略了衰减控制部300。因此,可以更快地实现静音,因为不必设定用于对衰减控制部300中的电容器进行充电和放电的启动时间和释放时间。
<其它实施例>
迄今已描述了本发明的实施例。然而,可以以如下的其他多种类型的实施例来实施本发明。
(1)在第二实施例中,误差积分器110输出的积分值信号VDp和VDn的电平受限,使得输出数字信号VOp和VOn的功率值受限。取而代之的是,从脉冲宽度调制电路130提供到前级驱动器140的脉冲VOp′和VOn′的脉冲宽度可以受限,使得输出数字信号VOp和VOn的功率值也可以受限。而且在该情形中,当脉冲VOp′和VOn′的脉冲宽度受限时,在负载驱动波形中出现的失真类似于积分值信号VDp和VDn受到箝位的情形。因此,在误差积分器110的输入电平V1和输入电平V2之间出现对应于负载驱动波形的失真量的电平差。因此,类似于在第二实施例中的输出限制指令生成部310A生成输出限制指令信号Cdet,以限制输出数字信号VOp和VOn的功率值。
(2)在第一和第二实施例中,在作用为积分器的电容器C30上的电压VC1响应于静音指令的生成而增加,同时电压VC1响应于静音解除指令的生成而减小。然而,可以采用控制电压VC1的其他模式。例如,在D类放大器加电时,可以将电容器C30上的电压VC1设定为三角波信号TRp和TRn的上峰值和下峰值之间的中心处的电压或者更高。接着,可以生成具有最大脉冲宽度(即,信号连续保持在H电平上)的衰减指令脉冲SW。此后,当经过预定时间之后,电压VC1可以逐渐降低为0V。该模式避免了在D类放大器加电时出现爆音。
(3)对于将本发明应用于具有差分配置的平衡类型的D类放大器的情形,描述了以上提供的实施例。然而,显然的是,可以将本发明类似地应用于不具有差分配置的非平衡型的D类放大器。
此处,将以上实施例的详情总结如下。一种用于从输入信号生成用来驱动负载的数字信号的D类放大器,包括:输出限制指令生成部,其检测数字信号处于限制范围之外,并将输出限制指令信号输出;衰减指令脉冲生成部,其包括用于对输出限制指令信号进行积分的积分器,并且输出脉冲宽度与积分器中的积分值相对应的周期性衰减指令脉冲;衰减部,其被设置在用于输入信号的输入通路中,并且基于衰减指令脉冲对输入信号进行衰减;以及静音控制部,其独立于输出限制指令信号,对积分器中的积分值进行控制,以控制施加到输入信号的衰减部的衰减量。
此处,表述“数字信号处于限制范围之外”,例如,对应于削波状态或者数字信号超过预定功率上限的状态。在本发明中,输出限制指令生成部检测“数字信号处于特定限制范围之外”的这类情况,然后将输出限制指令信号输出。接着,积分器对输出限制指令信号进行积分。此后,衰减指令脉冲生成部输出脉冲宽度与积分器中的积分值相对应的周期性衰减指令脉冲,从而控制衰减部来对输入信号进行间歇性衰减。因此,例如,当数字信号变为削波状态或者数字信号超过预定功率上限的状态时,执行负反馈控制,以扩展或加宽用于对输入信号进行衰减的衰减指令脉冲的脉冲宽度。结果是,该负反馈控制避免了数字信号变为削波状态。替代性地,数字信号的功率被限制在功率上限内。另一方面,静音控制部独立于输出限制指令信号,对积分器中的积分值进行控制。这允许对从衰减指令脉冲生成部输出的衰减指令脉冲的脉冲宽度进行控制,从而实现了静音。因此,根据本发明,使用了在D类放大器中设置的用于避免削波状态等的积分器、衰减指令脉冲生成部、以及衰减部,以进行静音控制。因此,在不增加电路规模和控制复杂性的情况下实现了静音功能。
尽管通过特定优选实施例说明和描述了本发明,但是对于本领域的技术人员来说,明显的是,基于本发明的教导,可以作出各种变化和修改。明显的是,这类变化和修改处于由所附权利要求所限定的本发明的精神、范围和意图之内。
本发明基于2009年9月15提交的No.2009-213806日本专利申请,通过引用,将其内容合并于此。
Claims (5)
1.一种用于从输入信号生成用来驱动负载的数字信号的D类放大器,包括:
输出限制指令生成部,所述输出限制指令生成部检测所述数字信号处于限制范围之外,并将输出限制指令信号输出;
衰减指令脉冲生成部,所述衰减指令脉冲生成部包括用于对所述输出限制指令信号进行积分的积分器,并输出脉冲宽度与所述积分器中的积分值相对应的周期性衰减指令脉冲;
衰减部,所述衰减部被设置在用于所述输入信号的输入通路中,并且基于所述衰减指令脉冲对所述输入信号进行衰减;以及
静音控制部,所述静音控制部独立于所述输出限制指令信号对所述积分器中的积分值进行控制,以控制施加到所述输入信号的所述衰减部的衰减量。
2.如权利要求1所述的D类放大器,其中,当将静音指令输入到所述静音控制部时,所述静音控制部逐渐增加所述积分器中的积分值。
3.如权利要求2所述的D类放大器,其中,当在已将所述静音指令输入到所述静音控制部之后将静音解除指令输入到所述静音控制部时,所述静音控制部逐渐减小所述积分器中的积分值。
4.如权利要求1所述的D类放大器,其中,所述静音控制部包括信号缺失检测部;并且
其中,当所述输入信号的幅度等于或小于预定电平时,所述信号缺失检测部增加所述积分器中的积分值。
5.如权利要求1所述的D类放大器,其中,所述静音控制部包括信号缺失检测部;并且
其中,当所述输入信号的幅度等于或小于预定电平时,所述信号缺失检测部向所述衰减部输出命令信号,以控制施加到所述输入信号的所述衰减部的衰减量。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009213806A JP2011066558A (ja) | 2009-09-15 | 2009-09-15 | D級増幅器 |
JP2009-213806 | 2009-09-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102025330A CN102025330A (zh) | 2011-04-20 |
CN102025330B true CN102025330B (zh) | 2013-08-07 |
Family
ID=43729904
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010283807.2A Expired - Fee Related CN102025330B (zh) | 2009-09-15 | 2010-09-15 | D类放大器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8289075B2 (zh) |
JP (1) | JP2011066558A (zh) |
KR (1) | KR101118865B1 (zh) |
CN (1) | CN102025330B (zh) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8111846B2 (en) * | 2007-01-03 | 2012-02-07 | Pacifictech Microelectronics, Inc. | Low distortion switching amplifier circuits and methods |
JP5482232B2 (ja) * | 2010-01-26 | 2014-05-07 | ヤマハ株式会社 | 信号処理回路 |
US8441316B2 (en) | 2011-01-06 | 2013-05-14 | Diodes Incorporated | Switching supply circuits and methods |
TWM414035U (en) * | 2011-03-08 | 2011-10-11 | Princeton Technology Corp | Beat Frequency cancellation circuit, pulse width modulation signal generating circuit and amplifier circuit |
US8421535B2 (en) * | 2011-08-08 | 2013-04-16 | Adamson Systems Engineering Inc. | Method and apparatus for reducing distortion in Class D amplifier |
US20130089223A1 (en) * | 2011-10-06 | 2013-04-11 | Douglas E. Heineman | Output Power Limiter in an Audio Amplifier |
US8760230B2 (en) * | 2012-06-28 | 2014-06-24 | Wen-Hsiung Hsieh | Switching amplifier with pulsed current source and sink |
US9294057B2 (en) * | 2013-12-18 | 2016-03-22 | National Instruments Corporation | Efficient low noise high speed amplifier |
US9461595B2 (en) * | 2014-03-14 | 2016-10-04 | Qualcomm Incoporated | Integrator for class D audio amplifier |
WO2018120072A1 (en) | 2016-12-30 | 2018-07-05 | Texas Instruments Incorporated | Total harmonic distortion (thd) controlled clip detector and automatic gain limiter (agl) |
US11489501B2 (en) * | 2019-10-18 | 2022-11-01 | Skyworks Solutions, Inc. | Amplifier distortion detection system |
JP7332557B2 (ja) * | 2020-09-11 | 2023-08-23 | 株式会社東芝 | クリップ検出回路 |
CN112787673B (zh) * | 2020-12-30 | 2022-08-02 | 思瑞浦微电子科技(苏州)股份有限公司 | Sdm积分器 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6118336A (en) * | 1998-10-30 | 2000-09-12 | Intersil Corporation | Start-up circuit for self oscillating class D modulator |
CN1642001A (zh) * | 2003-11-26 | 2005-07-20 | 雅马哈株式会社 | D类放大器 |
CN1941613A (zh) * | 2005-09-28 | 2007-04-04 | 雅马哈株式会社 | D类放大器 |
CN101325407A (zh) * | 2007-05-30 | 2008-12-17 | 雅马哈株式会社 | 放大器 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3274371B2 (ja) * | 1996-10-29 | 2002-04-15 | 三星電子株式会社 | 振幅制御回路 |
US7088177B2 (en) * | 2004-11-06 | 2006-08-08 | Texas Instruments Incorporated | Amplifier apparatus |
JP4529958B2 (ja) * | 2005-09-28 | 2010-08-25 | ヤマハ株式会社 | D級増幅器 |
JP4853176B2 (ja) * | 2005-09-28 | 2012-01-11 | ヤマハ株式会社 | D級増幅器 |
JP5157959B2 (ja) * | 2009-02-27 | 2013-03-06 | ヤマハ株式会社 | D級増幅器 |
-
2009
- 2009-09-15 JP JP2009213806A patent/JP2011066558A/ja active Pending
-
2010
- 2010-09-14 US US12/807,759 patent/US8289075B2/en not_active Expired - Fee Related
- 2010-09-15 KR KR1020100090497A patent/KR101118865B1/ko not_active IP Right Cessation
- 2010-09-15 CN CN201010283807.2A patent/CN102025330B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6118336A (en) * | 1998-10-30 | 2000-09-12 | Intersil Corporation | Start-up circuit for self oscillating class D modulator |
CN1642001A (zh) * | 2003-11-26 | 2005-07-20 | 雅马哈株式会社 | D类放大器 |
CN1941613A (zh) * | 2005-09-28 | 2007-04-04 | 雅马哈株式会社 | D类放大器 |
CN101325407A (zh) * | 2007-05-30 | 2008-12-17 | 雅马哈株式会社 | 放大器 |
Also Published As
Publication number | Publication date |
---|---|
US20110063027A1 (en) | 2011-03-17 |
JP2011066558A (ja) | 2011-03-31 |
CN102025330A (zh) | 2011-04-20 |
KR20110030375A (ko) | 2011-03-23 |
US8289075B2 (en) | 2012-10-16 |
KR101118865B1 (ko) | 2012-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102025330B (zh) | D类放大器 | |
CN101807887B (zh) | D类放大器 | |
CN101834573B (zh) | D类放大器 | |
US9509261B2 (en) | Reduced crosstalk and matched output power audio amplifier | |
US9762187B2 (en) | Audio output circuit for driving an electroacoustic conversion element | |
CN101087126A (zh) | 输入增益控制设备和方法 | |
CN101110569A (zh) | 异常检测电路 | |
CN102611398A (zh) | 具有开关式电荷泵单元的半导体集成电路及其操作方法 | |
US7102405B2 (en) | Pulse-width modulation circuit and switching amplifier using the same | |
JP2007124625A (ja) | D級増幅器 | |
EP1184973A1 (en) | Power amplification equipment | |
CN110504928A (zh) | D类功放的上电噪声抑制电路、方法和装置 | |
US20090289704A1 (en) | Amplification circuit for driving a diffuser | |
US9263992B1 (en) | Class D amplifier with variable switching frequency | |
CN101404488A (zh) | 三角波同步生成系统及其使用的三角波同步生成电路 | |
JP2021521659A (ja) | デューティサイクル制御を備えるd級アンプ | |
WO2004049569A1 (en) | Pwm generator | |
CN105119574A (zh) | 带pop噪声抑制的d类功放电路 | |
CN220123054U (zh) | 一种并联led光源的蓝牙音响电路及蓝牙音响 | |
CN115864836B (zh) | 开关电源控制电路及电子设备 | |
CN203423657U (zh) | 一种提高d类功放保真度的装置 | |
JP2003158426A (ja) | 増幅装置 | |
JPS59214711A (ja) | 物理量変換装置 | |
JP2011103579A (ja) | Ac電源装置及び画像形成装置 | |
TW200508835A (en) | Voltage clamper capable of controlling a voltage drop according to an external input voltage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130807 Termination date: 20150915 |
|
EXPY | Termination of patent right or utility model |