CN102656698A - 有源矩阵基板及其制造方法 - Google Patents

有源矩阵基板及其制造方法 Download PDF

Info

Publication number
CN102656698A
CN102656698A CN2010800565666A CN201080056566A CN102656698A CN 102656698 A CN102656698 A CN 102656698A CN 2010800565666 A CN2010800565666 A CN 2010800565666A CN 201080056566 A CN201080056566 A CN 201080056566A CN 102656698 A CN102656698 A CN 102656698A
Authority
CN
China
Prior art keywords
film
semiconductor layer
active
matrix substrate
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800565666A
Other languages
English (en)
Other versions
CN102656698B (zh
Inventor
胜井宏充
中村涉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN102656698A publication Critical patent/CN102656698A/zh
Application granted granted Critical
Publication of CN102656698B publication Critical patent/CN102656698B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133345Insulating layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133357Planarisation layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136231Active matrix addressed cells for reducing the number of lithographic steps
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136231Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/13629Multilayer wirings
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/136295Materials; Compositions; Manufacture processes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00Materials and properties
    • G02F2202/38Sol-gel materials
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00Function characteristic
    • G02F2203/60Temperature independent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Abstract

本发明的有源矩阵基板包括:以相互平行延伸的方式设置的多个扫描配线(11a);以沿与各扫描配线交叉的方向相互平行延伸的方式设置的多个信号配线(16a);分别设置于每个各扫描配线(11a)与各信号配线(16a)的交叉部分,且分别具有半导体层(4a)、以及在该半导体层(4a)上形成于与各信号配线(16a)相同的层的源极电极(16aa)和漏极电极(16b)的多个TFT(5);和在各扫描配线(11a)与各信号配线(16a)之间设置的涂敷型的绝缘层,其中,在该绝缘层,以使得各半导体层(4a)露出的方式形成有多个开口部(15a),该绝缘层的各开口部(15a)的周端的至少一部分配置于各半导体层(4a)的周端的内侧。

Description

有源矩阵基板及其制造方法
技术领域
本发明涉及有源矩阵基板及其制造方法,特别涉及使用涂敷型的绝缘膜的有源矩阵基板及其制造方法。
背景技术
构成液晶显示装置的有源矩阵基板例如包括:相互平行延伸地设置的多个扫描配线;在与各扫描配线正交的方向上相互平行延伸地设置的多个信号配线;和按各扫描配线与各信号配线的每个交叉部分分别设置的多个薄膜晶体管(以下也称为“TFT”)。在该有源矩阵基板中,为了降低在各扫描配线与各信号配线的交叉部分形成的电容,近年来提案有使用被称为SOG(Spin on Glass:旋涂玻璃)膜的涂敷型的绝缘膜将各扫描配线和各信号配线电绝缘的结构。
例如,在专利文献1中公开有如下有源矩阵基板:覆盖各扫描配线的多层绝缘膜包括:对涂敷有机SOG材料而形成的SOG膜进行有图案化的下层的第一绝缘层;和包括氮化硅膜等无机绝缘膜的上层的第二绝缘层。
另外,在专利文献2中公开有如下有源矩阵基板:具有使用覆盖各TFT的SOG膜的绝缘膜,各信号配线由与各TFT的源极电极和漏极电极不同的导电层形成,且经由形成于绝缘膜的接触孔与各TFT的源极电极连接。
先行技术文献
专利文献
专利文献1:国际公开第2006/022259号公报
专利文献2:日本特开2006-215086号公报
发明内容
发明要解决的课题
图14和图15是用截面表示使用涂敷型的绝缘膜的现有的有源矩阵基板120的制造工序的说明图。另外,在图14和图15中,区域A表示TFT部的截面,区域B表示像素电极的接触部的截面,区域C表示配线切换部的截面。
以下对使用涂敷型的绝缘膜的现有的有源矩阵基板120的制造工序进行说明。
首先,如图14(a)所示,在使用溅射法叠层了三层金属膜后,使用光刻法对该金属叠层膜进行图案化,由此形成信号扫描配线111a、辅助电容配线111b和信号线引出配线111c。
接着,如图14(b)所示,在形成有扫描配线111a、辅助电容配线111b和信号线引出配线111c的基板整体,涂敷有机SOG膜和进行烘焙后,使用光刻法对该有机SOG膜进行图案化,由此形成第一绝缘层112。
然后,如图14(c)所示,在形成有第一绝缘层112的基板整体,使用CVD(Chemical Vapor Deposition:化学气相沉积)法依次叠层第二绝缘层113、本征非晶硅膜和n+非晶硅膜后,使用光刻法对本征非晶硅膜和n+非晶硅膜的半导体叠层膜进行图案化,由此形成本征非晶硅层114a和114b、以及n+非晶硅层115a和115b。
进而,如图14(d)所示,在形成有本征非晶硅层114a和114b、以及n+非晶硅层115a和115b的基板整体,使用溅射法叠层了两层金属膜后,使用光刻法对该金属叠层膜进行图案化,由此形成源极电极116a(信号配线)和漏极电极116b(辅助电容电极)。
此后,如图14(e)所示,通过使用干蚀刻将从源极电极116a和漏极电极116b露出的n+非晶硅层115a和115b、以及其下层的本征非晶硅层114a和114b的上层部除去,形成具有本征非晶硅层114aa和n+非晶硅层115aa的半导体层104a、以及具有本征非晶硅层114ba和n+非晶硅层115ba的半导体层104b,形成TFT5。
接着,如图15(a)所示,在形成有TFT5的基板整体,使用CVD法形成无机绝缘膜117后,如图15(b)所示,涂敷感光性树脂膜,并对该感光性树脂膜进行图案化,形成第四绝缘层118。
进而,如图15(c)所示,通过使用干蚀刻将从第四绝缘层118露出的无机绝缘膜117除去,形成第三绝缘层117a。
最后,如图15(d)所示,在形成有第三绝缘层117a的基板整体,使用溅射法形成透明导电膜后,使用光刻法对该透明导电膜进行图案化,由此能够形成像素电极119a和透明导电层119b,制造有源矩阵基板120。
如以上说明的那样,在现有的有源矩阵基板120中,虽然由于在各扫描配线111a与各信号配线(116a)之间配置有对比较厚的有机SOG膜进行图案化而形成的第一绝缘层112,因此能够降低在各扫描配线111a与各信号配线116a的交叉部分形成的电容,但是由于在形成第一绝缘层112后,用CVD法形成本征非晶硅膜和n+非晶硅膜的半导体膜,所以构成第一绝缘层112的SOG膜要求300℃以上的高耐热性。于是,在有源矩阵基板中,为了降低各扫描配线与各信号配线的交叉部分的电容而使用的SOG膜的材料选择的自由度会降低。
本发明是鉴于上述方面而完成的,其目的在于:在有源矩阵基板中,提高为了降低各扫描配线与各信号配线的交叉部分的电容而使用的涂敷型的绝缘膜的材料选择的自由度。
用于解决课题的方法
为了达成上述目的,本发明在形成半导体层后,形成涂敷型的绝缘层。
具体而言,本发明的有源矩阵基板,其特征在于,包括:以相互平行延伸的方式设置的多个扫描配线;以沿与上述各扫描配线交叉的方向相互平行延伸的方式设置的多个信号配线;多个薄膜晶体管,上述多个薄膜晶体管分别设置于每个上述各扫描配线与上述各信号配线的交叉部分,且分别具有半导体层、以及在该半导体层上形成于与上述各信号配线相同的层的源极电极和漏极电极;和在上述各扫描配线与上述各信号配线之间设置的涂敷型的绝缘层,其中,在上述绝缘层,以使得上述各半导体层露出的方式形成有多个开口部,上述绝缘层的各开口部的周端的至少一部分配置于上述各半导体层的周端的内侧。
根据上述结构,在设置于各扫描配线与各信号配线之间的涂敷型的绝缘层形成的各开口部的周端的至少一部分配置于各半导体层的周端的内侧,因此例如构成为:在使用CVD法形成半导体层后,形成涂敷型的绝缘层。由此,在用于形成涂敷型的绝缘层的涂敷型的绝缘膜中,例如不再需要具有在CVD工序中能够承受300℃以上的耐热性,能够用耐热性低的旋涂玻璃材料作为涂敷型的绝缘膜,因此在有源矩阵基板中,提高为了降低各扫描配线与各信号配线的交叉部分的电容而使用的涂敷型的绝缘膜的材料选择的自由度。
上述各薄膜晶体管也可以具有在与上述各扫描配线相同的层形成的栅极电极,上述各半导体层和各栅极电极也可以通过栅极绝缘膜电绝缘。
根据上述结构,在各薄膜晶体管中,在半导体层和栅极电极之间,不配置比较厚的涂敷型的绝缘层,而是通过比较薄的栅极绝缘膜将半导体层和栅极电极电绝缘,因此能够实际地构成低消耗电力的薄膜晶体管。
上述栅极绝缘膜可以以覆盖上述各扫描配线的上表面并且相互平行地延伸的方式设置有多个。
根据上述结构,多个栅极绝缘膜以覆盖各扫描配线的上表面并且相互平行地延伸的方式设置,因此能够使用1次光刻法进行形成扫描配线时的图案化和形成半导体层时的图案化,能够削减制造所需的光掩模的张数。
上述各栅极绝缘膜的至少一个侧端部可以从上述各扫描配线突出。
根据上述结构,各栅极绝缘膜的至少一个侧端部从各扫描配线突出而形成为悬突状态,且以覆盖栅极绝缘膜的突出部分的方式设置有涂敷型的绝缘层,因此能够抑制起因于栅极绝缘膜的悬突的信号配线的断线和扫描配线与信号配线的短路等的发生。
在上述各扫描配线之间,以沿着该各扫描配线延伸的方式设置有辅助电容配线,在上述绝缘层,以与上述各辅助电容配线重叠的方式形成有多个开口部,上述各辅助电容配线和上述各漏极电极通过栅极绝缘膜电绝缘。
根据上述结构,在构成辅助电容的辅助电容配线与漏极电极之间,不配置比较厚的涂敷型的绝缘层,而是通过比较薄的栅极绝缘膜将辅助电容配线和漏极电极电绝缘,因此能够实际地构成大容量的辅助电容。
上述绝缘层也可以包括有机旋涂玻璃材料。
根据上述结构,绝缘层包括有机旋涂玻璃,因此例如通过对具有感光性的有机旋涂玻璃材料进行曝光和显影而形成绝缘层。
上述各半导体层也可以包括氧化物半导体。
根据上述结构,各半导体层包括氧化物半导体,因此能够实际地构成高移动度的薄膜晶体管。
另外,本发明的有源矩阵基板的制造方法,其特征在于:上述有源矩阵基板包括:以相互平行延伸的方式设置的多个扫描配线;以沿与上述各扫描配线交叉的方向相互平行延伸的方式设置的多个信号配线;多个薄膜晶体管,上述多个薄膜晶体管分别设置于每个上述各扫描配线与上述各信号配线的交叉部分,且分别具有半导体层;和在上述各扫描配线与上述各信号配线之间设置的涂敷型的绝缘层,上述有源矩阵基板的制造方法包括:在绝缘基板上形成上述各扫描配线的扫描配线形成工序;在以覆盖上述各扫描配线的方式形成栅极绝缘膜后,在该栅极绝缘膜上形成上述各半導体层的半导体层形成工序;以覆盖形成有上述各半导体层的绝缘基板的方式涂敷旋涂玻璃材料和对该旋涂玻璃材料进行烘焙后,以使得上述各半导体层露出的方式对该旋涂玻璃材料进行图案化,形成上述绝缘层的绝缘层形成工序;和在上述绝缘层上形成上述各信号配线,并且在上述各半导体层上以相互相对的方式形成源极电极和漏极电极的信号配线形成工序。
根据上述方法,在半导体层形成工序中,例如使用CVD法在栅极绝缘膜上形成半导体层后,在绝缘层形成工序中,形成在扫描配线形成工序中形成的各扫描配线与在之后的信号配线形成工序中形成的各信号配线之间配置的涂敷型的绝缘层,因此用于形成涂敷型的绝缘层的涂敷型的绝缘膜不再需要具有例如在CVD工序中能够承受300℃以上的耐热性。由此,由于能够使用耐热性低的旋涂玻璃材料作为涂敷型的绝缘膜,因此在有源矩阵基板中,能够提高为了降低各扫描配线与各信号配线的交叉部分的电容而使用的涂敷型的绝缘膜的材料选择的自由度。另外,根据上述方法,在扫描配线形成工序中使用第一张光掩模,在半导体层形成工序中使用第二张光掩模,在绝缘层形成工序中使用第三张光掩模,在信号配线形成工序中使用第四张光掩模,虽然省略了后的工序,但如后述的实施方式中记载的那样,在形成层间绝缘膜的工序中使用第五张光掩模,在形成像素电极的工序中使用第六张光掩模,因此使用合计六张光掩模制造有源矩阵基板。
另外,本发明的有源矩阵基板的制造方法,其特征在于:上述有源矩阵基板包括:以相互平行延伸的方式设置的多个扫描配线;以沿与上述各扫描配线交叉的方向相互平行延伸的方式设置的多个信号配线;多个薄膜晶体管,上述多个薄膜晶体管分别设置于每个上述各扫描配线与上述各信号配线的交叉部分,且分别具有半导体层;和在上述各扫描配线与上述各信号配线之间设置的涂敷型的绝缘层,上述有源矩阵基板的制造方法包括:通过在绝缘基板上依次叠层金属膜、无机绝缘膜、半导体膜和感光性树脂膜,并对该感光性树脂膜以中间色调进行曝光,而在上述半导体膜上以与成为上述各扫描配线的部分重叠并且成为上述各半导体层的部分相对地变厚的方式形成抗蚀剂图案后,对从该抗蚀剂图案露出的上述半导体膜和该半导体膜的下层的无机绝缘膜进行蚀刻,形成栅极绝缘膜的栅极绝缘膜形成工序;对通过使上述抗蚀剂图案薄化而从该抗蚀剂图案露出的上述半导体膜进行蚀刻,形成上述各半导体层的半导体层形成工序;对从上述栅极绝缘膜露出的上述金属膜进行蚀刻,形成上述各扫描配线的扫描配线形成工序;以覆盖形成有上述各半导体层的绝缘基板的方式涂敷旋涂玻璃材料和对该旋涂玻璃材料进行烘焙后,以使得上述各半导体层露出的方式对该旋涂玻璃材料进行图案化,形成绝缘层的绝缘层形成工序;和在上述绝缘层上形成上述各信号配线,并且在上述各半导体层上以相互相对的方式形成源极电极和漏极电极的信号配线形成工序。
根据上述方法,在半导体层形成工序中,例如使用CVD法在栅极绝缘膜上形成半导体层后,在绝缘层形成工序中,形成在扫描配线形成工序中形成的各扫描配线与在之后的信号配线形成工序中形成的各信号配线之间配置的涂敷型的绝缘层,因此用于形成涂敷型的绝缘层的涂敷型的绝缘膜不再需要具有例如在CVD工序中能够承受300℃以上的耐热性。由此,由于能够使用耐热性低的旋涂玻璃材料作为涂敷型的绝缘膜,因此在有源矩阵基板中,能够提高为了降低各扫描配线与各信号配线的交叉部分的电容而使用的涂敷型的绝缘膜的材料选择的自由度。另外,根据上述方法,在栅极绝缘膜形成工序中使用能够进行中间色调的曝光的第一张光掩模,在绝缘层形成工序中使用第二张光掩模,在绝缘层形成工序中使用第三张光掩模,在信号配线形成工序中使用第四张光掩模,虽然省略了后的工序,但如后述的实施方式中记载的那样,在形成层间绝缘膜的工序中使用第四张光掩模,在形成像素电极的工序中使用第五张光掩模,因此使用合计五张光掩模制造有源矩阵基板,能够降低制造成本。
发明效果
根据本发明,构成为在形成半导体层后形成涂敷型的绝缘层,因此,在有源矩阵基板中,能够提高为了降低各扫描配线与各信号配线的交叉部分的电容而使用的涂敷型的绝缘膜的材料选择的自由度。
附图说明
图1是表示具备实施方式1的有源矩阵基板的液晶显示装置的立体图。
图2是表示实施方式1的有源矩阵基板的显示部的平面图。
图3是表示实施方式1的有源矩阵基板的配线切换部的平面图。
图4是用截面表示实施方式1的有源矩阵基板的制造工序的第一说明图。
图5是接着图4用截面表示有源矩阵基板的制造工序的第二说明图。
图6是用截面表示与实施方式1的有源矩阵基板相对配置的对置基板30的制造工序的说明图。
图7是用截面表示实施方式2的有源矩阵基板的制造工序的第一说明图。
图8是接着图7用截面表示有源矩阵基板的制造工序的第二说明图。
图9是接着图8用截面表示有源矩阵基板的制造工序的第三说明图。
图10是用截面表示实施方式3的有源矩阵基板的制造工序的说明图。
图11是表示实施方式4的有源矩阵基板的显示部的平面图。
图12是表示实施方式4的有源矩阵基板的配线切换部的平面图。
图13是用截面表示实施方式4的有源矩阵基板的制造工序的说明图。
图14是用截面表示使用涂敷型的绝缘膜的现有的有源矩阵基板的制造工序的第一说明图。
图15是接着图14用截面表示有源矩阵基板的制造工序的第二说明图。
具体实施方式
以下基于附图对本发明的实施方式进行详细说明。另外,本发明并不限定于以下的各实施方式。
<发明的实施方式1>
图1~图6表示本发明的有源矩阵基板及其制造方法的实施方式1。具体而言,图1是表示具备本实施方式的有源矩阵基板20a的液晶显示装置50的立体图。另外,图2是表示有源矩阵基板20a的显示部即作为图像的最小单元的各像素的平面图,图3是表示的有源矩阵基板20a的配线切换部的平面图。而且,图4和图5是用截面表示有源矩阵基板20a的制造工序的说明图,图6是用截面表示与有源矩阵基板20a相对配置的对置基板30的制造工序的说明图。另外,图5(d)相当于有源矩阵基板20a的截面图,区域A表示沿图2中的A-A线的截面,区域B表示沿图2中的B-B线的截面,区域C表示沿图3中的C-C线的截面。
液晶显示装置50,如图1所示,包括:相互相对设置的有源矩阵基板20a和对置基板30;和在有源矩阵基板20a与对置基板30之间通过密封材料(未图示)封入的液晶层。而且,在液晶显示装置50中,如图1所示,在从对置基板30露出的有源矩阵基板20a的端子区域T,隔着ACF(Anisotropic Conductive Film:各向异性导电膜)粘贴有:各安装有栅极驱动器IC(Integrated Circuit:集成电路)的多个栅极侧TCP(Tape Carrier Package:带载封装)41;和各安装有源极驱动器IC的多个源极侧TCP42。
有源矩阵基板20a,如图2和图5(d)所示,包括:在绝缘基板10a上以相互平行延伸的方式设置的多个扫描配线11a;分别设置在各扫描配线11a之间,相互平行地延伸的多个辅助电容配线11b;以沿与各扫描配线11a正交的方向相互平行延伸的方式设置的多个信号配线16a;按每个各扫描配线11a与各信号配线16a的交叉部分,即按各像素分别设置的多个TFT5;包括以覆盖各TFT5的方式设置的无机绝缘层17a和有机绝缘层18的层间绝缘膜;在该层间绝缘膜上矩阵状设置的多个像素电极19a;和以覆盖各像素电极19a的方式设置的取向膜(未图示)。
扫描配线11a被引出到端子区域T,如图1所示,与栅极侧TCP41连接。
信号配线16a被引出到端子区域T,在该端子区域T中,如图1、图3、图5(d)所示,经由透明导电层19b与信号线引出配线11c连接,该信号线引出配线11c与源极侧TCP42连接。另外,在本实施方式中,例示了信号配线16a经由信号线引出配线11c与源极侧TCP42连接的结构,但也可以根据需要直接引出信号配线,与源极侧TCP直接连接。
TFT5,如图2和图5(d)所示,包括:设置在绝缘基板10a上的栅极电极(11a);以覆盖栅极电极(11a)的方式设置的栅极绝缘膜12;在栅极绝缘膜12上在与栅极电极(11a)对应的位置设置成岛状的半导体层4a;和在半导体层4a上相互相对地设置的源极电极16aa和漏极电极16b。在此,如图2所示,栅极电极(11a)是扫描配线11a的一部分,源极电极16aa是向信号配线16a的侧面突出的部分。另外,漏极电极16b,如图2和图5(d)所示,经由形成于包括无机绝缘层17a和有机绝缘层18的层间绝缘膜的接触孔18a与像素电极19a连接,并且隔着栅极绝缘膜12与辅助电容配线11b重叠,由此形成辅助电容6。进而,半导体层4a,如图5(d)所示,包括:具有沟道区域的本征非晶硅层13aa;和在本征非晶硅层13aa上以该沟道区域露出的方式设置,且与源极电极16aa和漏极电极16b连接的n+非晶硅层14aa。
在有源矩阵基板20a中,如图5(d)所示,为了降低各扫描配线11a与各信号配线16a的交叉部分的电容,而在扫描配线11a和信号配线16a之间设置有涂敷型的绝缘层15。而且,在绝缘层15,如图2和图5(d)所示,以各半导体层4a露出的方式形成有多个开口部15a;以与各辅助电容配线11b重叠的方式形成有多个开口部15b,以与各信号线引出配线11c重叠的方式形成有多个开口部15c。在此,绝缘层15的各开口部15a的周端,如图2和图5(d)所示,配置在各半导体层4a的周端的内侧。
对置基板30如图6(c)所示,包括:在绝缘基板10b上格子状设置的黑色矩阵21;分别在黑色矩阵21的各格子间设置的红色层、绿色层和蓝色层等多个着色层22;以覆盖黑色矩阵21和各着色层22的方式设置的共用电极23;在该共用电极23上柱状设置的感光间隔物24;和以覆盖共用电极23的方式设置的取向膜(未图示)。
上述液晶层包括具有电光学特性的向列型的液晶材料等。
在上述结构的液晶显示装置50中,在各像素中,从栅极驱动器(栅极侧TCP41)将扫描信号经由扫描配线11a送到TFT5的栅极电极(11a),当TFT5变为导通状态时,从源极驱动器(源极侧TCP42)将显示信号经由信号配线16a送到源极电极16aa,经由半导体层4a和漏极电极16b在像素电极19a写入规定的电荷。此时,在液晶显示装置50中,在有源矩阵基板20a的各像素电极19a与对置基板30的共用电极23之间产生电位差,对液晶层即各像素的液晶电容和与该液晶电容并联连接的辅助电容6施加规定的电压。而且,在液晶显示装置50中,在各像素中,根据施加到液晶层的电压的大小改变液晶层的取向状态,由此调整液晶层的光透射率来显示图像。
接着,对本实施方式的液晶显示装置50的制造方法,使用图4~图6举出一例进行说明。另外,本实施方式的制造方法包括:有源矩阵基板制作工序、对置基板制作工序和注入液晶工序。
<有源矩阵基板制作工序>
首先,在玻璃基板等的绝缘基板10a的基板整体,通过溅射法依次叠层了例如钛膜(厚50nm程度)、铝膜(厚200nm程度)和钛膜(厚150nm程度)等后,使用光刻法对该金属叠层膜进行图案化,由此如图4(a)所示,形成包括钛层Ga、铝层Gb和钛层Gc三层的扫描配线11a、辅助电容线11b和信号线引出配线11c(扫描配线形成工序)。
接着,在形成了扫描配线11a、辅助电容配线11b和信号线引出配线11c的基板整体,通过CVD法依次叠层了例如包括氮化硅膜(厚400nm程度、相对介电常数7.0程度)的栅极绝缘膜12、本征非晶硅膜(厚50nm~200nm程度)、n+非晶硅膜(厚40nm程度)等后,使用光刻法对本征非晶硅膜和n+非晶硅膜的半导体叠层膜进行图案化,由此如图4(b)所示,形成本征非晶硅层13a和13b、以及n+非晶硅层14a和14b(半导体层形成工序)。
进而,在形成了本征非晶硅层13a和13b、以及n+非晶硅层14a和14b的基板整体,通过旋涂法例如将主成分为聚硅氧烷或硅树脂的有机旋涂玻璃(SOG)材料(15s)涂敷至1.5μm程度后,以150℃进行5分钟程度的预烘烤、以及以350℃进行1小时程度的后烘烤,由此形成有机SOG膜15s。之后,通过对有机SOG膜15s使用光刻法进行图案化,如图4(c)所示,形成具有开口部15a、15b和15c且相对介电常数为2.5程度的绝缘层15(绝缘层形成工序)。在此,在有机SOG膜15s的图案化中使用四氟化碳和氧气的混合气体,调整气体的混合比率和高频功率,在本征非晶硅层和n+非晶硅层与有机SOG膜之间能够得到高选择比的条件下进行干蚀刻。另外,在有机SOG膜15s的图案化中也可以预先在n+非晶硅层上形成阻挡金属层,以使本征非晶硅层和n+非晶硅层不受到损伤。其中,作为有机SOG材料,可以使用耐热性的具有低感光性的有机SOG材料。在这种情况下,能够有效地发挥提高本发明中的涂敷型的绝缘膜的材料选择的自由度的作用效果,并且能够省略光刻法和干蚀刻的工序。
于是,在形成了绝缘层15的基板整体,通过溅射法依次叠层了例如铝膜(厚200nm程度)和钛膜(厚100nm程度)等后,使用光刻法对该金属叠层膜进行图案化,由此如图4(d)所示,分别形成包括铝层Sa和钛层Sb两层的信号配线16a、源极电极16aa和漏极电极16b,形成辅助电容6(信号配线形成工序)。进而,如图4(e)所示,通过使用干蚀刻将从源极电极16aa和漏极电极16b露出的n+非晶硅层14a和14b、以及其下层的本征非晶硅层13a和13b的上层部除去,形成包括本征非晶硅层13aa和n+非晶硅层14aa的半导体层4a、以及包括本征非晶硅层13ba和n+非晶硅层14ba的半导体层4b,形成TFT5。
接着,在形成有TFT5和辅助电容6的基板整体,通过CVD法堆积例如氮化硅膜(厚150nm~700nm程度),如图5(a)所示,形成无机绝缘膜17。
进而,在形成有无机绝缘膜17的基板整体,通过旋涂法例如将感光性的有机绝缘膜涂敷1.0μm~3.0μm后,将该涂敷膜曝光和显影,由此如图5(b)所示,形成具有接触孔18a和18b的有机绝缘层18。
此后,通过使用干蚀刻将从有机绝缘层18露出的无机绝缘膜17除去,如图5(c)所示,形成无机绝缘层17a。另外,在本实施方式中,作为将TFT5和像素电极19a电绝缘的层间绝缘膜,例示了无机绝缘层17a和有机绝缘层18两层的叠层膜,但也可以是无机绝缘层17a或有机绝缘层18的单层膜。
最后,在形成了无机绝缘层17a的基板整体,通过溅射法堆积了例如ITO(Indium Tin Oxide:铟锡氧化物)膜(厚100nm程度)等透明导电膜后,使用光刻法对该透明导电膜进行图案化,由此如图5(d)所示,形成像素电极19a和透明导电层19b。
通过上述方式,能够制作有源矩阵基板20a。
<对置基板制作工序>
首先,在玻璃基板等绝缘基板10b的基板整体,通过旋涂法,例如涂敷着色为黑色的感光性树脂后,将该涂敷膜曝光和显影,由此如图6(a)所示,将黑色矩阵21形成为厚1.0μm程度。
接着,在形成有黑色矩阵21的基板整体,通过旋涂法,例如涂敷着色为红色、绿色或蓝色的感光性树脂后,将该涂敷膜曝光和显影,由此如图6(a)所示,将选择的颜色的着色层22(例如,红色层)形成为厚2.0μm程度。然后,对其他两色也反复进行同样的工序,将其他两色的着色层22(例如,绿色层和蓝色层)形成为厚2.0μm程度。
进而,在形成有各色的着色层22的基板上,通过溅射法,例如堆积ITO膜等透明导电膜,由此如图6(b)所示,将共用电极23形成为厚50nm~200nm程度。
最后,在形成有共用电极23的基板整体,通过旋涂法,涂敷感光性树脂后,将该涂敷膜曝光和显影,由此如图6(c)所示,将感光间隔物24形成为厚4μm程度。
通过上述方式,能够制作对置基板30。
<注入液晶工序>
首先,在上述有源矩阵基板制作工序中制作的有源矩阵基板20a和在上述对置基板制作工序中制作的对置基板30的各表面,通过印刷法涂敷聚酰亚胺的树脂膜后,对该涂敷膜进行烧制和摩擦处理,由此形成取向膜。
接着,在上述形成有取向膜的对置基板30的表面,框状地印刷包括UV(ultraviolet:紫外线)硬化和热硬化并用型树脂等的密封材料后,在密封材料的内侧滴下液晶材料。
进而,将上述滴下有液晶材料的对置基板30与上述形成有取向膜的有源矩阵基板20a在减压下贴合后,将该贴合后的贴合体敞开到大气压下,由此对该贴合体的表面和背面进行加压。
然后,对夹持有上述贴合体的密封材料照射UV光后,将该贴合体加热,由此使密封材料硬化。
最后,对上述使密封材料硬化后的贴合体例如通过切割进行分割,除去不要的部分后,在有源矩阵基板20a的端子区域T安装栅极侧TCP41和源极侧TCP42等。
通过上述方式,能够制造本实施方式的液晶显示装置50。
如以上说明的那样,根据本实施方式的有源矩阵基板20a及其制造方法,在半导体层形成工序中,使用CVD法在栅极绝缘膜12上形成本征非晶硅层13a和n+非晶硅层14a的半导体层后,在绝缘层形成工序中,形成在扫描配线形成工序中形成的各扫描配线11a与在此后的信号配线形成工序中形成的各信号配线16a之间配置的涂敷型的绝缘层15,因此用于形成涂敷型的绝缘层15的涂敷型的有机SOG膜15s不再需要具有例如在CVD工序中能够承受300℃以上的耐热性。由此,能够使用耐热性低的有机SOG材料作为涂敷型的绝缘膜,因此在有源矩阵基板20a中,能够提高为了降低各扫描配线11a与各信号配线16a的交叉部分的电容而使用的涂敷型的绝缘膜的材料选择的自由度。
另外,根据本实施方式的有源矩阵基板20a,在各TFT5中,在半导体层4a和栅极电极(11a)之间,由于开口部15a,因此不配置比较厚的涂敷型的绝缘层15,而是通过比较薄的栅极绝缘膜12将半导体层4a和栅极电极(11a)电绝缘,由此能够构成低消耗电力的TFT5。
另外,根据本实施方式的有源矩阵基板20a,在构成辅助电容6的辅助电容配线11b与漏极电极16b之间,由于开口部15b,因此不配置比较厚的涂敷型的绝缘层15,而是通过比较薄的栅极绝缘膜12将辅助电容配线11b和漏极电极16b电绝缘,由此能够构成大容量的辅助电容6。
另外,根据本实施方式的有源矩阵基板20a的这种方法,在烧制涂敷型的有机SOG膜15s时,栅极电极(11a)的表面被栅极绝缘膜12覆盖,因此能够从烧制环境中的热量和腐蚀性气体(例如,氧气)等中保护栅极电极(11a),栅极电极(11a)能够使用容易氧化的材料(例如,铝、铜或它们的合金)。
<发明的实施方式2>
图7~图9表示本发明的有源矩阵基板及其制造方法的实施方式2。具体而言,图7~图9是用截面表示本实施方式的有源矩阵基板20b的制造工序的说明图。另外,在以下的各实施方式中,对与图1~图6相同的部分采用相同的附图标记,并省略其详细说明。
在上述实施方式1中,例示了用合计6张光掩模制造有源矩阵基板的方法,而在本实施方式中,例示用合计5张光掩模制造有源矩阵基板的方法。
在有源矩阵基板20b中,如图9(d)所示,除了对上述实施方式1的栅极绝缘膜12进行图案化,形成栅极绝缘膜12a、12b和12c这一点以外,与上述实施方式1的有源矩阵基板20a实质上相同。
栅极绝缘膜12a、12b和12c,分别如图9(d)所示,以覆盖扫描配线11a、辅助电容配线11b和信号线引出配线11c的各上表面的方式设置,根据情况以从扫描配线11a、辅助电容配线11b和信号线引出配线11c向侧面屋檐状地突出的方式,叠层在扫描配线11a、辅助电容配线11b和信号线引出配线11c上。
接着,对本实施方式的有源矩阵基板20b的制造方法,使用图7~图9举出一例进行说明。
首先,在玻璃基板等绝缘基板10a的基板整体,如图7(a)所示,通过溅射法依次叠层了例如钛膜Ga(厚50nm程度)、铝膜Gb(厚200nm程度)和钛膜Gc(厚150nm程度)等形成金属叠层膜11后,通过CVD法依次叠层例如氮化硅膜(厚400nm程度,相对介电常数7.0程度)等无机绝缘膜12、以及作为半导体膜的本征非晶硅膜13(厚50nm~200nm程度)和n+非晶硅膜14(厚40nm程度)等。
接着,在形成有n+非晶硅膜14的基板整体,通过旋涂法例如将抗蚀剂材料涂敷2μm程度形成感光性树脂膜R后,对该感光性树脂膜R使用能够进行中间色调的曝光的光掩模进行曝光和显影,由此如图7(b)所示,以与成为扫描配线11a、辅助电容配线11b和信号线引出配线11c的部分重叠并且成为半导体层4a的部分相对厚(例如2μm程度,相对薄的部分为1μm程度)的方式,形成抗蚀剂图案Ra。其中,上述(能够进行)中间色调的(曝光的)光掩模,具有包括透射部、遮光膜和能够进行中间曝光的半透射的膜的半透射部,通过这些透射部、遮光部和半透射部,将感光性树脂分别以完全曝光部分、未曝光部分和中间曝光部分三个曝光等级进行曝光。另外,也可以替代上述中间色调的光掩模,上述半透射部使用包括多个狭缝的灰度色调的光掩模。
进而,通过将从抗蚀剂图案Ra露出的n+非晶硅膜14、其下层的本征非晶硅膜13和无机绝缘膜12例如用干蚀刻除去,如图7(c)所示,形成栅极绝缘膜12a、12b和12c、本征非晶硅层13a和13b、以及n+非晶硅膜14a和14b(栅极绝缘膜形成工序)。
然后,在干蚀刻装置的腔室内,通过使用氧气等离子体将抗蚀剂图案Ra灰化而薄化,将抗蚀剂图案Ra变成抗蚀剂图案Rb后,对从抗蚀剂图案Rb露出的n+非晶硅膜14a和14b、以及其下层的本征非晶硅层13a和13b进行蚀刻,由此图7(d)所示,形成本征非晶硅层13ab和13bb、以及n+非晶硅膜14ab和14bb(半导体层形成工序)。
接着,通过使用湿蚀刻将从栅极绝缘膜12a、12b和12c露出的金属叠层膜11除去,如图8(a)所示,形成扫描配线11a、辅助电容配线11b和信号线引出配线11c(扫描配线形成工序)。
进而,在形成有扫描配线11a、辅助电容配线11b和信号线引出配线11c的基板整体,通过旋涂法例如将主成分为聚硅氧烷和硅树脂的有机旋涂玻璃(SOG)材料(15s)涂敷至1.5μm程度后,以150℃进行5分钟程度的预烘烤、以及以350℃进行1小时程度的后烘烤,由此形成有机SOG膜15s。此后,通过使用光刻法对有机SOG膜15s进行图案化,如图8(b)所示,形成具有开口部15a、15b和15c且相对介电常数为2.5程度的绝缘层15(绝缘层形成工序)。
于是,在形成有绝缘层15的基板整体,通过溅射法依次叠层了例如铝膜(厚200nm程度)和钛膜(厚100nm程度)等后,使用光刻法对该金属叠层膜进行图案化,由此如图8(c)所示,分别形成包括铝层Sa和钛层Sb两层的信号配线16a、源极电极16aa和漏极电极16b,形成辅助电容6(信号配线形成工序)。进而,如图8(d)所示,通过使用干蚀刻将从源极电极16aa和漏极电极16b露出的n+非晶硅层14ab和14bb、以及其下层的本征非晶硅层13ab和13bb的上层部除去,形成包括本征非晶硅层13aa和n+非晶硅层14aa的半导体层4a、以及包括本征非晶硅层13ba和n+非晶硅层14ba的半导体层4b,形成TFT5。
接着,在形成有TFT5和辅助电容6的基板整体,通过CVD法堆积例如氮化硅膜(厚150nm~700nm程度),如图9(a)所示,形成无机绝缘膜17。
进而,在形成有无机绝缘膜17的基板整体,通过旋涂法例如将感光性的有机绝缘膜涂敷1.0μm~3.0μm后,将该涂敷膜曝光和显影,由此如图9(b)所示,形成具有接触孔18a和18b的有机绝缘层18。
此后,通过使用干蚀刻将从有机绝缘层18露出的无机绝缘膜17除去,如图9(c)所示,形成无机绝缘层17a。
最后,在形成有无机绝缘层17a的基板整体,通过溅射法堆积了例如ITO膜(厚100nm程度)等透明导电膜后,使用光刻法对该透明导电膜进行图案化,由此如图9(d)所示,形成像素电极19a和透明导电层19b。
通过上述方式,能够制作有源矩阵基板20b。
如以上说明的那样,根据本实施方式的有源矩阵基板20b及其制造方法,在半导体层形成工序中,在栅极绝缘膜形成工序中形成的栅极绝缘膜12a上,使用CVD法形成本征非晶硅层13a和n+非晶硅层14a的半导体层后,在绝缘层形成工序中,形成在扫描配线形成工序中形成的各扫描配线11a与在此后的信号配线形成工序中形成的各信号配线16a之间配置的涂敷型的绝缘层15,因此用于形成涂敷型的绝缘层15的涂敷型的有机SOG膜15s不再需要具有例如在CVD工序中耐热300℃以上的耐热性。由此,由于能够使用耐热性低的有机SOG材料作为涂敷型的绝缘膜,所以在有源矩阵基板20b中,能够提高为了降低各扫描配线11a与各信号配线16a的交叉部分的电容而使用的涂敷型的绝缘膜的材料选择的自由度。另外,根据本实施方式的有源矩阵基板20b的制造方法,在栅极绝缘膜形成工序中使用能够进行中间色调的曝光的一张光掩模,在绝缘层形成工序中使用第二张光掩模,在信号配线形成工序中使用第三张光掩模,在形成层间绝缘膜的工序中使用第四张光掩模,在形成像素电极的工序中使用第五张光掩模,因此使用合计5张光掩模制造有源矩阵基板,能够比上述实施方式1的有源矩阵基板的制造方法更降低制造成本。
另外,根据本实施方式的有源矩阵基板20b,栅极绝缘膜12a从扫描配线11a突出而形成为悬突状态,且以覆盖栅极绝缘膜12a的突出部分的方式设置有涂敷型的绝缘层15,因此能够抑制起因于栅极绝缘膜12a的悬突的信号配线16a的断线和扫描配线11a与信号配线16a的短路等的发生。
<发明的实施方式3>
图10是用截面表示本实施方式的有源矩阵基板20c的制造工序的说明图。
在上述各实施方式中,例示了彩色滤光片设置在对置基板上的有源矩阵基板,而在本实施方式中,例示彩色滤光片设置在有源矩阵基板上,即所谓彩色滤光片阵列结构的有源矩阵基板。
在有源矩阵基板20c中,如图10(c)所示,替代上述实施方式1的有源矩阵基板20a的有机绝缘层18(参照图5(d)),设置有黑色矩阵7a和着色层7b、覆盖它们的无机绝缘层8、以及感光间隔物9,除此以外的结构与有源矩阵基板20a实质上相同。
接着,对本实施方式的有源矩阵基板20c的制造方法,使用图10举出一例进行说明。
首先,进行上述实施方式1的有源矩阵基板制作工序中的信号配线形成工序,在形成有TFT5、辅助电容6和无机绝缘膜17的基板整体,通过旋涂法,例如涂敷着色为黑色的感光性树脂后,将该涂敷膜曝光和显影,由此如图10(a)所示,将黑色矩阵7a形成为厚1.0μm程度。
接着,在形成有黑色矩阵7a的基板整体,通过旋涂法,例如涂敷着色为红色、绿色或蓝色的感光性树脂后,将该涂敷膜曝光和显影,由此如图10(a)所示,将选择的颜色的着色层7b(例如,红色层)形成为厚2.0μm程度。然后,对其他两色也反复进行同样的工序,将其他两色的着色层7b(例如,绿色层和蓝色层)形成为厚2.0μm程度。
进而,在形成有各色的着色层7b的基板上,通过CVD法或溅射法等,例如堆积了氮化硅膜(厚150nm~700nm程度)等无机绝缘膜后,如图10(b)所示,使用光刻法和干蚀刻对该无机绝缘膜进行图案化,形成作为着色层的保护层的具有接触孔的无机绝缘层8。
然后,在形成有无机绝缘层8的基板整体,通过溅射法堆积了例如ITO膜(厚100nm程度)等透明导电膜后,将该透明导电膜使用光刻法进行图案化,由此如图10(c)所示,形成像素电极19a和透明导电层19b。
最后,在形成有像素电极19a和透明导电层19b的基板整体,通过旋涂法,涂敷感光性树脂后,将该涂敷膜曝光和显影,由此如图10(c)所示,将感光间隔物9形成为厚4μm程度。
通过上述方式,能够制造有源矩阵基板20c。
另外,与有源矩阵基板20c相对配置的对置基板能够通过如下方式制造:在玻璃基板等绝缘基板的基板整体,通过溅射法例如将ITO膜等透明导电膜堆积至厚50nm~200nm程度。
如以上说明的那样,根据本实施方式的有源矩阵基板20c及其制造方法,与上述各实施方式同样地,在形成了本征非晶硅层13a和n+非晶硅层14a的半导体层后,形成涂敷型的绝缘层15,因此在有源矩阵基板20c中,能够提高为了降低各扫描配线11a与各信号配线16a的交叉部分的电容而使用的涂敷型的绝缘膜的材料选择的自由度。
另外,在本实施方式中,对上述实施方式1的有源矩阵基板20a应用了彩色滤光片阵列结构,但也可以对上述实施方式2的有源矩阵基板20b应用彩色滤光片阵列结构。
<发明的实施方式4>
图11~图13表示本发明的有源矩阵基板及其制造方法的实施方式4。具体而言,图11是表示本实施方式的有源矩阵基板20d的显示部的平面图,图12是表示的有源矩阵基板20d的配线切换部的平面图。另外,图13是用截面表示有源矩阵基板20d的制造工序的说明图。
在上述各实施方式中,例示了作为像素电极的下层设置有有机绝缘层18或着色层7等有机材料层的有源矩阵基板,而在本实施方式中,例示作为像素电极的下层不配置有机材料层的有源矩阵基板。
在有源矩阵基板20d中,如图11和图13(d)所示,虽然漏极电极16c经由形成于无机绝缘层17b的接触孔17ca与像素电极19c连接,但是由于不与辅助电容配线11b重叠,因此除了辅助电容6由辅助电容配线11b和像素电极19c、以及配置在它们之间的栅极绝缘膜12和无机绝缘膜17b构成这一点以外,与上述实施方式1的有源矩阵基板20a实质上相同。另外,透明导电层19b,如图12和图13(d)所示,经由形成于无机绝缘层17b的接触孔17cb与信号配线16a和信号线引出配线11c连接。
接着,对本实施方式的有源矩阵基板20d的制造方法,使用图13举出一例进行说明。
首先,进行上述实施方式1的有源矩阵基板制作工序中的绝缘层形成工序,在形成了绝缘层15的基板整体,通过溅射法依次叠层了例如铝膜(厚200nm程度)和钛膜(厚100nm程度)等后,使用光刻法对该金属叠层膜进行图案化,由此如图13(a)所示,分别形成包括铝层Sa和钛层Sb两层的信号配线16a、源极电极16aa和漏极电极16c(信号配线形成工序)。进而,如图13(b)所示,通过使用干蚀刻将从源极电极16aa和漏极电极16c露出的n+非晶硅层14a和14b、以及其下层的本征非晶硅层13a和13b的上层部除去,形成包括本征非晶硅层13aa和n+非晶硅层14aa的半导体层4a、以及包括本征非晶硅层13ba和n+非晶硅层14ba的半导体层4b,形成TFT5。
接着,在形成了TFT5的基板整体,通过CVD法堆积例如氮化硅膜(厚150nm~700nm程度),如图13(c)所示,形成无机绝缘膜17。
进而,通过使用光刻法和干蚀刻对无机绝缘膜17进行图案化,形成无机绝缘层17b。
最后,在形成有无机绝缘层17b的基板整体,通过溅射法堆积了例如ITO膜(厚100nm程度)等透明导电膜后,使用光刻法对该透明导电膜进行图案化,由此如图13(d)所示,形成像素电极19c和透明导电层19b并且形成辅助电容6。
通过上述方式,能够制造有源矩阵基板20d。
如以上说明的那样,根据本实施方式的有源矩阵基板20d及其制造方法,与上述各实施方式同样地,在形成了本征非晶硅层13a和n+非晶硅层14a的半导体层后,形成涂敷型的绝缘层15,因此在有源矩阵基板20d中,能够提高为了降低各扫描配线11a与各信号配线16a的交叉部分的电容而使用的涂敷型的绝缘膜的材料选择的自由度。
另外,在本实施方式中,例示了对上述实施方式1的有源矩阵基板20a应用像素电极的下层为无机绝缘层的结构的变形例,但也可以对上述实施方式2的有源矩阵基板20b应用像素电极的下层为无机绝缘层的结构。
另外,在上述各实施方式中例示了如下结构:在各像素中,通过对绝缘层15的开口部15a的周端的至少一部分配置在半导体层4a的周端的内侧的图案边缘(pattern edge)的结构进行观察,在形成半导体层后,能够确认形成涂敷型的绝缘层的制造方法,但是,在本发明中,即使是绝缘层的开口部的周端配置在半导体层的周端的外侧的图案边缘的结构,也能够例如通过对在显示区域的外部以虚拟的方式设置的半导体层和绝缘层的叠层结构进行观察,在形成本发明的半导体层后,确认形成涂敷型的绝缘层的制造方法。
另外,在上述各实施方式中,作为扫描配线11a,例示了钛层/铝层/钛层的叠层结构的扫描配线,但中间的金属层也可以是铜层或铝合金层等,上层和下层的金属层也可以是钼层或钼钛合金层等。
另外,在上述各实施方式中,作为信号配线16a,例示了铝层/钛层的叠层结构的信号配线,但上层的金属层也可以是铜层或铝合金层等,下层的金属层也可以是钼层或钼钛合金层等。
另外,在上述各实施方式中,例示了使用非晶硅的半导体层的有源矩阵基板,但本发明也能够应用于使用ZnO或IGZO(In-Ga-Zn-O)等氧化物类的半导体层的有源矩阵基板。
另外,在上述各实施方式中,作为显示装置,例示了具有有源矩阵基板的液晶显示装置,但本发明也能够应用于有机EL(ElectroLuminescence:电致发光)显示装置、无机EL显示装置、电泳显示装置等其他的显示装置。
另外,在上述各实施方式中,例示了将与像素电极连接的TFT的电极作为漏极电极的有源矩阵基板,但本发明也能够应用于将与像素电极连接的TFT的电极称为源极电极的有源矩阵基板。
产业上的利用可能性
如以上说明的那样,本发明由于能够提高为了降低各扫描配线与各信号配线的交叉部分的电容而使用的涂敷型的绝缘膜的材料选择的自由度,因此对在能够以高帧率进行高精细的图像显示的大型的液晶电视机等中使用的有源矩阵基板是有用的。
符号说明
R感光性树脂膜
Ra第一抗蚀剂图案
Rb第二抗蚀剂图案
4a半导体层
5TFT
10a绝缘基板
11金属叠层膜(金属膜)
11a扫描配线(栅极电极)
11b辅助电容配线
12、12a栅极绝缘膜(无机绝缘膜)
13本征非晶硅膜(半导体膜)
14n+非晶硅膜(半导体膜)
15绝缘层
15a、15b开口部
15s有机SOG膜(旋涂玻璃材料)
16a信号配线
16aa源极电极
16b漏极电极
20a~20d有源矩阵基板

Claims (9)

1.一种有源矩阵基板,其特征在于,包括:
以相互平行延伸的方式设置的多个扫描配线;
以沿与所述各扫描配线交叉的方向相互平行延伸的方式设置的多个信号配线;
多个薄膜晶体管,所述多个薄膜晶体管分别设置于每个所述各扫描配线与所述各信号配线的交叉部分,且分别具有半导体层、以及在该半导体层上形成于与所述各信号配线相同的层的源极电极和漏极电极;和
在所述各扫描配线与所述各信号配线之间设置的涂敷型的绝缘层,其中,
在所述绝缘层,以使得所述各半导体层露出的方式形成有多个开口部,
所述绝缘层的各开口部的周端的至少一部分配置于所述各半导体层的周端的内侧。
2.如权利要求1所述的有源矩阵基板,其特征在于:
所述各薄膜晶体管具有在与所述各扫描配线相同的层形成的栅极电极,
所述各半导体层和所述各栅极电极通过栅极绝缘膜电绝缘。
3.如权利要求2所述的有源矩阵基板,其特征在于:
所述栅极绝缘膜以覆盖所述各扫描配线的上表面并且相互平行地延伸的方式设置有多个。
4.如权利要求3所述的有源矩阵基板,其特征在于:
所述各栅极绝缘膜的至少一个侧端部从所述各扫描配线突出。
5.如权利要求1~4中任一项所述的有源矩阵基板,其特征在于:
在所述各扫描配线之间,以沿着该各扫描配线延伸的方式设置有辅助电容配线,
在所述绝缘层,以与所述各辅助电容配线重叠的方式形成有多个开口部,
所述各辅助电容配线和所述各漏极电极通过栅极绝缘膜电绝缘。
6.如权利要求1~5中任一项所述的有源矩阵基板,其特征在于:
所述绝缘层包括有机旋涂玻璃材料。
7.如权利要求1~6中任一项所述的有源矩阵基板,其特征在于:
所述各半导体层包括氧化物半导体。
8.一种有源矩阵基板的制造方法,其特征在于:
所述有源矩阵基板包括:
以相互平行延伸的方式设置的多个扫描配线;
以沿与所述各扫描配线交叉的方向相互平行延伸的方式设置的多个信号配线;
多个薄膜晶体管,所述多个薄膜晶体管分别设置于每个所述各扫描配线与所述各信号配线的交叉部分,且分别具有半导体层;和
在所述各扫描配线与所述各信号配线之间设置的涂敷型的绝缘层,
所述有源矩阵基板的制造方法包括:
在绝缘基板上形成所述各扫描配线的扫描配线形成工序;
在以覆盖所述各扫描配线的方式形成栅极绝缘膜后,在该栅极绝缘膜上形成所述各半導体层的半导体层形成工序;
以覆盖形成有所述各半导体层的绝缘基板的方式涂敷旋涂玻璃材料和对该旋涂玻璃材料进行烘焙后,以使得所述各半导体层露出的方式对该旋涂玻璃材料进行图案化,形成所述绝缘层的绝缘层形成工序;和
在所述绝缘层上形成所述各信号配线,并且在所述各半导体层上以相互相对的方式形成源极电极和漏极电极的信号配线形成工序。
9.一种有源矩阵基板的制造方法,其特征在于:
所述有源矩阵基板包括:
以相互平行延伸的方式设置的多个扫描配线;
以沿与所述各扫描配线交叉的方向相互平行延伸的方式设置的多个信号配线;
多个薄膜晶体管,所述多个薄膜晶体管分别设置于每个所述各扫描配线与所述各信号配线的交叉部分,且分别具有半导体层;和
在所述各扫描配线与所述各信号配线之间设置的涂敷型的绝缘层,
所述有源矩阵基板的制造方法包括:
通过在绝缘基板上依次叠层金属膜、无机绝缘膜、半导体膜和感光性树脂膜,并对该感光性树脂膜以中间色调进行曝光,而在所述半导体膜上以与成为所述各扫描配线的部分重叠并且成为所述各半导体层的部分相对地变厚的方式形成抗蚀剂图案后,对从该抗蚀剂图案露出的所述半导体膜和该半导体膜的下层的无机绝缘膜进行蚀刻,形成栅极绝缘膜的栅极绝缘膜形成工序;
对通过使所述抗蚀剂图案薄化而从该抗蚀剂图案露出的所述半导体膜进行蚀刻,形成所述各半导体层的半导体层形成工序;
对从所述栅极绝缘膜露出的所述金属膜进行蚀刻,形成所述各扫描配线的扫描配线形成工序;
以覆盖形成有所述各半导体层的绝缘基板的方式涂敷旋涂玻璃材料和对该旋涂玻璃材料进行烘焙后,以使得所述各半导体层露出的方式对该旋涂玻璃材料进行图案化,形成绝缘层的绝缘层形成工序;和
在所述绝缘层上形成所述各信号配线,并且在所述各半导体层上以相互相对的方式形成源极电极和漏极电极的信号配线形成工序。
CN201080056566.6A 2009-12-29 2010-12-07 有源矩阵基板及其制造方法 Expired - Fee Related CN102656698B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009299032 2009-12-29
JP2009-299032 2009-12-29
PCT/JP2010/007102 WO2011080879A1 (ja) 2009-12-29 2010-12-07 アクティブマトリクス基板及びその製造方法

Publications (2)

Publication Number Publication Date
CN102656698A true CN102656698A (zh) 2012-09-05
CN102656698B CN102656698B (zh) 2015-06-17

Family

ID=44226308

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080056566.6A Expired - Fee Related CN102656698B (zh) 2009-12-29 2010-12-07 有源矩阵基板及其制造方法

Country Status (5)

Country Link
US (1) US8729612B2 (zh)
EP (1) EP2521180A4 (zh)
JP (1) JP5528475B2 (zh)
CN (1) CN102656698B (zh)
WO (1) WO2011080879A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110741428A (zh) * 2018-02-28 2020-01-31 京瓷株式会社 显示装置、玻璃基板及玻璃基板的制造方法
CN112054031A (zh) * 2019-06-06 2020-12-08 夏普株式会社 有源矩阵基板及其制造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9196742B2 (en) * 2010-08-04 2015-11-24 Sharp Kabushiki Kaisha Thin film transistor substrate, method for manufacturing the same, and liquid crystal display panel
WO2013008441A1 (ja) * 2011-07-12 2013-01-17 シャープ株式会社 アクティブマトリクス基板及びその製造方法
TW201341916A (zh) * 2012-04-12 2013-10-16 Innocom Tech Shenzhen Co Ltd 畫素結構及應用其之液晶顯示結構
CN103219284B (zh) * 2013-03-19 2015-04-08 北京京东方光电科技有限公司 Tft阵列基板、tft阵列基板的制作方法及显示装置
JP6300589B2 (ja) 2013-04-04 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102083641B1 (ko) * 2013-08-29 2020-03-03 삼성디스플레이 주식회사 표시패널 및 이의 제조방법
WO2015064426A1 (ja) * 2013-10-31 2015-05-07 堺ディスプレイプロダクト株式会社 アクティブマトリクス基板、表示装置、及びアクティブマトリクス基板の製造方法
JP2016085399A (ja) * 2014-10-28 2016-05-19 株式会社ジャパンディスプレイ 液晶表示装置
CN104795400B (zh) * 2015-02-12 2018-10-30 合肥鑫晟光电科技有限公司 阵列基板制造方法、阵列基板和显示装置
US9490282B2 (en) * 2015-03-19 2016-11-08 Omnivision Technologies, Inc. Photosensitive capacitor pixel for image sensor
KR20210126839A (ko) * 2020-04-10 2021-10-21 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
KR20210148534A (ko) * 2020-05-29 2021-12-08 삼성디스플레이 주식회사 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1280308A (zh) * 1999-07-07 2001-01-17 松下电器产业株式会社 薄膜晶体管阵列及其制造方法
JP2004165221A (ja) * 2002-11-08 2004-06-10 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ及びその作製方法
CN101145561A (zh) * 2006-09-11 2008-03-19 北京京东方光电科技有限公司 一种tft矩阵结构及其制造方法
CN101521182A (zh) * 2008-02-26 2009-09-02 株式会社半导体能源研究所 显示装置的制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6124606A (en) * 1995-06-06 2000-09-26 Ois Optical Imaging Systems, Inc. Method of making a large area imager with improved signal-to-noise ratio
JP4239009B2 (ja) 2004-07-09 2009-03-18 信越化学工業株式会社 含フッ素重合性エステル化合物、その製造方法、重合体、フォトレジスト組成物、及びパターン形成方法
US7864281B2 (en) 2004-08-24 2011-01-04 Sharp Kabushiki Kaisha Active matrix substrate and display unit provided with it
JP2006215086A (ja) 2005-02-01 2006-08-17 Sharp Corp アクティブマトリクス基板およびそれを備えた表示装置
JP2007189120A (ja) * 2006-01-16 2007-07-26 Idemitsu Kosan Co Ltd Tft基板及びその製造方法
JP2007225860A (ja) * 2006-02-23 2007-09-06 Sharp Corp アクティブマトリクス基板およびそれを備えた液晶表示装置
US7636135B2 (en) 2006-09-11 2009-12-22 Beijing Boe Optoelectronics Technology Co., Ltd TFT-LCD array substrate and method for manufacturing the same
CN100461433C (zh) * 2007-01-04 2009-02-11 北京京东方光电科技有限公司 一种tft阵列结构及其制造方法
KR100858822B1 (ko) * 2007-05-11 2008-09-17 삼성에스디아이 주식회사 박막 트랜지스터, 이를 포함한 유기 발광 표시장치 및 유기발광 표시장치의 제조방법
KR101451375B1 (ko) * 2008-04-30 2014-10-21 삼성디스플레이 주식회사 표시기판 및 그 제조방법
EP2180518B1 (en) * 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1280308A (zh) * 1999-07-07 2001-01-17 松下电器产业株式会社 薄膜晶体管阵列及其制造方法
US20030122127A1 (en) * 1999-07-07 2003-07-03 Hiroaki Yonekura Thin film transistor array and its manufacturing method
JP2004165221A (ja) * 2002-11-08 2004-06-10 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ及びその作製方法
CN101145561A (zh) * 2006-09-11 2008-03-19 北京京东方光电科技有限公司 一种tft矩阵结构及其制造方法
CN101521182A (zh) * 2008-02-26 2009-09-02 株式会社半导体能源研究所 显示装置的制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110741428A (zh) * 2018-02-28 2020-01-31 京瓷株式会社 显示装置、玻璃基板及玻璃基板的制造方法
CN110741428B (zh) * 2018-02-28 2021-12-21 京瓷株式会社 显示装置、玻璃基板及玻璃基板的制造方法
CN112054031A (zh) * 2019-06-06 2020-12-08 夏普株式会社 有源矩阵基板及其制造方法
CN112054031B (zh) * 2019-06-06 2023-06-27 夏普株式会社 有源矩阵基板及其制造方法

Also Published As

Publication number Publication date
JP5528475B2 (ja) 2014-06-25
EP2521180A4 (en) 2014-06-25
JPWO2011080879A1 (ja) 2013-05-09
CN102656698B (zh) 2015-06-17
US8729612B2 (en) 2014-05-20
WO2011080879A1 (ja) 2011-07-07
EP2521180A1 (en) 2012-11-07
US20120248443A1 (en) 2012-10-04

Similar Documents

Publication Publication Date Title
CN102656698B (zh) 有源矩阵基板及其制造方法
JP6453405B2 (ja) 半導体装置
KR102500900B1 (ko) 반도체 장치
JP6423046B2 (ja) 半導体装置
TWI543376B (zh) 半導體裝置及其製造方法
CN103219391B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
TWI478307B (zh) 顯示裝置
CN103270601B (zh) 半导体装置和显示装置
CN102696112A (zh) 有源矩阵基板和具有其的显示面板、以及有源矩阵基板的制造方法
CN103299429A (zh) 有源矩阵基板及其制造方法以及显示面板
KR20080054941A (ko) 박막 트랜지스터 기판 및 그 제조 방법
CN104134671A (zh) 薄膜晶体管阵列基板及其制造方法
CN103201843A (zh) 半导体装置、显示装置以及半导体装置和显示装置的制造方法
JP2010109359A (ja) 表示装置
WO2015096371A1 (zh) 一种电极引出结构、阵列基板以及显示装置
JP2008227368A (ja) 薄膜トランジスタ、それを用いた表示装置、及びそれらの製造方法
KR20040043864A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
CN104392990B (zh) 一种阵列基板及显示装置
US20200348784A1 (en) Touch display substrate, method of manufacturing the same and display device
JP6440228B2 (ja) 薄膜トランジスタ基板の製造方法
JP2008034853A (ja) 薄膜トランジスタ基板、それの製造方法及びそれを有する表示パネル
CN102044490A (zh) 制造薄膜晶体管阵列基板的方法
US8519393B2 (en) Thin film transistor array panel and manufacturing method thereof
KR20060133711A (ko) 액정 표시 장치용 박막 트랜지스터 기판 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150617

Termination date: 20211207

CF01 Termination of patent right due to non-payment of annual fee