CN102484066B - 干式蚀刻法 - Google Patents

干式蚀刻法 Download PDF

Info

Publication number
CN102484066B
CN102484066B CN201180003426.7A CN201180003426A CN102484066B CN 102484066 B CN102484066 B CN 102484066B CN 201180003426 A CN201180003426 A CN 201180003426A CN 102484066 B CN102484066 B CN 102484066B
Authority
CN
China
Prior art keywords
etching
plasma
silicon layer
groove
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180003426.7A
Other languages
English (en)
Other versions
CN102484066A (zh
Inventor
吉居学
渡边一弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of CN102484066A publication Critical patent/CN102484066A/zh
Application granted granted Critical
Publication of CN102484066B publication Critical patent/CN102484066B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • H01L21/30655Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00087Holes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0111Bulk micromachining
    • B81C2201/0112Bosch process

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Micromachines (AREA)

Abstract

公开了一种干式蚀刻方法,包括第一步骤和第二步骤。第一步骤包括从混合气体生成第一种等离子体,并用所述第一种等离子体在硅层(Ls)进行各向异性蚀刻在其上形成凹槽,所述混合气体包括氧化气体和含氟气体;第二步骤包括交替地重复使用第二种等离子体在凹槽内侧表面形成有机膜的有机膜形成过程以及使用第一种等离子体在覆盖了有机膜的凹槽中进行各向异性蚀刻的蚀刻过程。当蚀刻阻挡层(Lo)从第一步骤形成的凹槽底部表面的部分露出来时,将第一步骤切换至第二步骤。

Description

干式蚀刻法
技术领域
本发明涉及一种干式蚀刻法,并且更具体地,涉及一种对硅层进行各向异性蚀刻的方法。
背景技术
在现有技术中,举例来说,在生产包含微型机电元件的微机电系统(MEMS)设备时,经常使用干式蚀刻法来蚀刻微机电系统设备中的硅层。专利文献1描述了采用反应干蚀刻法通过穿孔等在微机电系统设备的硅层上进行蚀刻形成凹槽图案。现基于专利文献1参考图4来介绍一下现有干式蚀刻法。
如图4(a)所示,在干蚀刻中使用六氟化硫(SF6)气体的等离子体(等离子体)是在容纳待处理的基材S的真空容器中生成的包含氟自由基(F*)以及多种阳离子的蚀刻剂54。基材S包括构成微机电系统设备的硅层52。该硅层52叠加在,例如,作为蚀刻阻挡层的氧化硅层51上面。在该硅层52表面52s上形成蚀刻掩膜层53。该蚀刻掩膜层53上具有露出硅层52蚀刻区域52a的图案。然后,如图4(b)所示,通过在基材S上施加偏置电势吸引至基材S中的阳离子与接触基材S表面的氟自由基推进蚀刻区域52a内的蚀刻反应并在蚀刻区域52a内形成一凹槽55。
被吸引至基材S的阳离子在硅层52厚度方向推进蚀刻。但是,不定向自由基不仅在厚度方向上推进蚀刻,也会在与厚度方向交叉的方向上推进对硅层的蚀刻。在微机电系统设备中,硅层52的厚度是大约为几十微米到几百微米。所以,以这种自由基在整个硅层52的厚度方向持续进行各向同性蚀刻,在硅层52中形成的凹槽55会不止在厚度方向扩展,而且也会在与厚度方向交叉的方向上扩展。对于这样一个问题,上述专利文献所描述的干蚀刻法是以下面的方式来解决的。
在这个方法中,如图4(b)所示,在硅层52厚度方向部分地形成凹槽55时暂时停止蚀刻反应。然后如图4(c)所示,将三氟化烃(CHF3)气体56引入真空容器,以便在整个基材S表面(包括凹槽55的内表面)上形成聚四氟乙烯((C2F2)n)保护膜57。然后,如图4(d)所示,再将六氟化硫送入真空容器并等离子化以在硅层52的厚度方向再继续蚀刻。
在这种状态下,形成于凹槽55侧表面的保护膜57主要只接触自由基。相反,形成于凹槽55底部表面的保护膜57不止接触自由基还有阳离子。因此,用蚀刻剂54去除凹槽55底部表面的保护膜57的速度比去除凹槽55侧表面的速度快。于是,凹槽55侧表面受到保护薄膜57的保护,而凹槽55底部表面在硅层52厚度方向上被进一步蚀刻。然后,交替重复使用六氟化硫实施蚀刻步骤(图4(d))和使用三氟化烃实施保护薄膜形成步骤(图4(c))直至凹槽55底部表面达到氧化硅层51表面。这会形成一个厚度为几十微米到几百微米穿透硅层52的穿孔H。
现有技术
专利文献1日本专利第4090492号。
发明内容
本发明所要解决的技术问题
通过重复蚀刻步骤和保护膜生成步骤形成穿孔H时,硅层52下面的氧化硅层51表面就会在最后的蚀刻工序中露出来。在这个状态,偏置电势还加在氧化硅层51上。因而,除了硅层52之外蚀刻剂54中的阳离子还会被吸引到暴露出来的氧化硅层51表面上。
在这种情况下,氧化硅层51就不会被来自六氟化硫气体的蚀刻剂54蚀刻。所以,被阳离子轰击的氧化硅层51表面带上了正电荷。以这种方式,当氧化硅层51带上了正电荷,在氧化硅层51表面附近,向氧化硅层51方向推进的阳离子,可能会偏向凹槽55的侧表面即硅层52,如图4(e)所示。所以,在最后一道蚀刻工序中,氧化硅层51连续暴露后,大部分向凹槽55底部表面推进的阳离子会改为向凹槽55侧表面推进。阳离子在凹槽55侧表面上的腐蚀增加,因而会在穿孔H的底部(侧表面下册)形成凹口60。这就导致,穿孔H在氧化硅层51表面的开口Ha处将大于预期的尺寸。比如说,当穿孔H在微机电系统设备中被用作引导光线的光学通道时,在开口Ha位置处可能得不到预期的光线反射。这就可能对微机电系统设备的功能有不利影响。
用图4所示的干式蚀刻法,不仅在蚀刻微机电系统设备的硅层中,也会在蚀刻厚度只有几十到几百微米的叠在一层由电介质构成的蚀刻阻挡层上的硅层时出现这一问题。
因此,本发明的目的在于提供一种干式蚀刻法能够在对硅层进行蚀刻的同时抑制不期望的硅层腐蚀,也就是说,能抑制在硅层和蚀刻停止层交界处产生凹口。
解决问题的方法
本发明一方面是一种干式蚀刻法。一种实行干式蚀刻的方法,通过设有开口的掩膜层,在包含由电介质构成的蚀刻阻挡层上叠着的硅层的基材上进行干式蚀刻,包括第一和第二步骤。该第一步骤包括从一种混合气体中生成一第一种等离子体,将处于负偏置电势的基材放在该第一种等离子体中,并用该第一种等离子体从掩膜层的开口处在硅层上进行各向异性蚀刻以形成凹槽,其中该混合气体包括氧化所述硅层的氧化气体和含氟气体。该第二步骤包括交替性重复实施有机薄膜生成过程和蚀刻过程。该有机薄膜生成步骤包括生成一种用来形成可以用第一种等离子体来移除的有机膜的第二种等离子体,将处于负偏置电势的基材放在第二种等离子体中,并用该第二种等离子体将有机膜沉积于凹槽的内表面。该蚀刻工序还包括从混合气体生成第一种等离子体,将处于负偏置电势的基材放在该第一种等离子体中,并用该第一种等离子体通过掩膜层的开口在覆盖有机膜的凹槽中进行各向异性蚀刻。当蚀刻阻挡层从第一步骤形成的凹槽底部部分露出来时,由第一步骤切换至第二步骤。
在上述方法中,在第一步骤,以第一种等离子体实行各向异性蚀刻在硅层中形成凹槽。该第一种等离子体是由含氧化硅层的氧化气体和含氟气体的混合气体生成的。因此,含氟气体会蚀刻硅层,而氧化气体则会保护凹槽的内表面。这样,各向异性蚀刻被加强,而利用不定向自由基的各向同性蚀刻则被抑制。在第一步骤中,当蚀刻阻挡层从凹槽底部表面露出时,第一步骤完成而第二步骤开始。在第二步骤中,交替地重复以第二种等离子体完成有机薄膜生成工序并用第一种等离子体进行各向异性蚀刻工序。因此,当蚀刻阻挡层从凹槽底部表面的部分露出时,在暴露的蚀刻阻挡层被有机薄膜覆盖住的状态下在凹槽上进行各向异性蚀刻。在这种状态下,面向凹槽底部表面的阳离子(由第一等离子体的蚀刻剂)被用于移除覆盖在底部表面的有机薄膜。这在第二步骤中会抑制蚀刻阻挡层获得正电荷。因而,就可抑制硅层上不被期望的腐蚀,即抑制硅层与蚀刻阻挡层交界处之间产生缺口。
在上述干式蚀刻法中,第二步骤可多次交替重复利用第二种等离子体的有机薄膜形成工序和使用第一等离子体的蚀刻工序。
在这个方法中,穿透硅层的凹槽可恰当地形成,并根据各种情况,例如基材的硅层厚度,凹槽的开口大小,以及蚀刻过程,以优选的方式抑制缺口的产生。
在上述干式蚀刻方法中,该第一步骤包括基于在蚀刻中产生的蚀刻产物量的变化来测出蚀刻阻挡层从凹槽的底部表面的部分暴露。
通常干蚀刻过程由用于蚀刻的蚀刻剂与被蚀刻物之间的反应生成蚀刻产物。蚀刻产物所产生的量是对应于蚀刻条件的唯一值的指示。举例来说,当蚀刻条件为单一蚀刻条件的情况下,蚀刻产物的生成反应以基本上一致的状态出现。因此,蚀刻产物的生成量从处理开始就是恒定的值。
当蚀刻阻挡层从凹槽底部表面的部分暴露出来,一些引向凹槽底部表面的蚀刻剂击在蚀刻阻挡层而不是硅层上。因此,与所有蚀刻剂都击在凹槽底部表面的硅层表面不同,用于蚀刻反应的蚀刻剂的量和硅层的量减少了。结果是,单位时间内在处理容器中的蚀刻剂量增加,而单位时间内在该处理容器内的蚀刻产物减少。换句话说,当接触硅层的蚀刻剂减少,蚀刻产物量也随之改变。
在上述方法中,凹槽底部表面的蚀刻阻挡层的暴露在第一步骤中基于蚀刻产物的生成量来测出。因此,可以抑制蚀刻阻挡层的表面在很长的时间内暴露于阳离子,以较佳的方式抑制了缺口的产生。
在上述干蚀刻法中,该第一步骤包括监测蚀刻产物的数量并在蚀刻产物数量减少时检测凹槽底部表面部分的蚀刻阻挡层的暴露。
如上所述,当蚀刻阻挡层暴露于部分凹槽的底部表面,一些引致凹槽底部表面的蚀刻剂击在蚀刻阻挡层上而不是硅层上。这使硅层与蚀刻剂反应而产生的蚀刻产物数量减少。
在上述方法中,在第一步骤种,从蚀刻产物产生数量的减少测出凹槽底部表面部分蚀刻阻挡层的暴露。因此,蚀刻阻挡层就以这种较佳的方式被检测出来。这就抑制了由于第一步骤与第二步骤之间的切换而导致蚀刻阻挡层暴露部分的正电荷积累,并最终以较佳的方式抑制了缺口的产生。
在上述的干蚀刻方法中,第一步骤还包括监测蚀刻硅层的蚀刻剂的数量,并在蚀刻剂数量上升时检测凹槽底部表面部分的蚀刻阻挡层的暴露。
如上所述,当蚀刻阻挡层暴露于凹槽底部表面的部分,一些引导至凹槽底部表面的蚀刻剂击在蚀刻阻挡层上而不是在硅层上。击在蚀刻阻挡层上的蚀刻剂并不用于蚀刻反应,因而留在处理容器中。或者,蚀刻剂可以击在其它颗粒上然后与硅层反应。然而,与第一次用于蚀刻反应相比,蚀刻剂留在处理容器中的时间更长了。
在上述方法中,在第一步骤中从蚀刻产物产生量的增加来检测出凹槽底部部分表面的蚀刻阻挡层暴露。因此,蚀刻阻挡层的暴露即以这种较佳的方式测出。这这就抑制了由于第一步骤与第二步骤之间的延迟切换而导致蚀刻阻挡层暴露部分的正电荷积累,并最终以较佳的方式抑制了缺口的产生。
在上述干蚀刻法中,混合气体包括一种作为含氟气体的六氟化硫气体,作为氧化气体的氧气,以及氢甲基溴气体。进一步,第二等离子体自氟碳组合物产生。而且,有机薄膜由氟碳组合物的聚合物形成。
在上述方法中,六氟化硫气体被用来作为氟自由基的原料。氧气与六氟化硫气体相合作产生非挥发性的氧化硅氟。溴化氢气体用来作为溴离子的原材料,溴离子蚀刻硅层并与氧气结合产生溴氧化硅。因此,氧化硅卤化物,诸如氧化硅氟、氧化硅溴,将凹槽的侧表面(硅层)保护起来。进一步地,对凹槽的底部表面的蚀刻通过氟自由基和溴离子加强了。因而各向异性蚀刻就可以较佳的方式实现了。
在上述方法中,还以氟碳组合物的聚合物形成有机薄膜。这样,该有机薄膜可以较佳的方式通过第一等离子体中蚀刻剂进行的化学腐蚀和物理腐蚀去除掉。因此,保护膜47不会阻碍蚀刻的进行,而同时又以适当的方式防止凹槽被腐蚀。
附图说明
图1为根据本发明实施例的干式蚀刻法实行等离子体蚀刻法的等离子体蚀刻设备的示意图。
图2的(a)至(h)为用等离子体蚀刻法加工的基材中形成穿孔的步骤的示意图。
图3的(a)、3(b)和3(c)为显示蚀刻气体和八氟化环丁烷气体供应过程及蚀刻产物量的时间图。
图4的(a)至(e)为采用现有技术的等离子体蚀刻法在基材中形成穿孔的步骤的示意图。
具体实施方式
现参考图1至图3所示来描述根据本发明具体实施例的干式蚀刻方法。在这个实施例中,一种在硅层上进行等离子体蚀刻的方法将被描述。
图1示意性地显示了一个用本实施例的等离子体蚀刻方法进行蚀刻的等离子体蚀刻设备的结构。如图1所示,基材平台12,其上放置待蚀刻的基材S,被设置于该等离子体蚀刻设备10的真空容器11的等离子体发生区域11a。该基材S为微机电系统设备的基材,举例来说,包括作为蚀刻停止层的氧化硅层Lo和叠在氧化硅层Lo上面的硅层Ls。基材S被放置在基材平台12上,氧化硅层Lo在下侧。
高频电源13连接至基材平台12将偏置电势施加在基材平台12上的基材S上。匹配盒14连接于基材平台12与高频电源13之间。该匹配盒14包括匹配电路以及阻断电容。该匹配电路将等离子体区域11a内的载荷阻抗和高频电源13至基材S的传输路线匹配。在等离子体生成区域11a内基材平台12上方设有喷淋板15。喷淋板15将变成执行蚀刻过程的等离子体原料的气体在等离子体生成区域11a内均匀扩散。
蚀刻气体供应单元21连接至形成于真空容器11的上部11b的气体入口11e。该蚀刻气体供应单元21将作为等离子体原料的气体供应给等离子体生成区域11a,例如,含氟气体六氟化硫(SF6)气体、氧气(O2)和溴化氢(HBr)气体的混合气体。另外,氟碳化合物气体供应单元22以相同方式连接至该气体入口11e,以向该等离子体生成区域11a提供氟碳化合物气体,例如八氟环丁烷(C4F8)气体。由涡轮分子泵等元件构成的释放单元23,连接至真空容器11的底部11c的释放口11f用于将气体从等离子体生成区域11a释放出去。
检测单元30连接至真空容器11的侧部11d中的检测口11g,用以检测在等离子体生成区域11a内单位时间的物质量。等离子体蚀刻装置10实施蚀刻工艺时,等离子体生成区域11a产生的产物,如,该检测单元30检测每秒钟蚀刻反应产生的产物和蚀刻反应中使用的蚀刻剂的生产量。
该等离子体蚀刻装置10在基材S上实施蚀刻工艺,以形成延伸穿过基材S的穿孔,具体是,在厚度方向上延伸穿过硅层Ls到达氧化硅层。在蚀刻工艺中,首先将基材S从等离子体蚀刻装置10的装料口送入真空容器11并放在基材平台12上。蚀刻气体的数量经蚀刻气体供应单元21调整好之后被送入气体入口11e并由等离子体生成区域内的喷淋板15均匀地扩散。以这种方式输送蚀刻气体时,通过释放单元23的调节使等离子体生成区域11a内的压力达到预设的压力。在蚀刻过程中,通过释放单元23释放的量和输送气体的流量的控制,将等离子体生成区域11a的压力保持在预设的压力。
等离子体生成区域11a中在一定的预设压力之下形成蚀刻气气氛后,高频电源13,如60MHz高频电通过匹配盒14从高频电源13施加在基材平台12上。这就在基材平台12附近电离或分离蚀刻气体并在该基材S附近产生等离子体,这些等离子体由各种氟(F*)化硫的阳离子(SFx +),溴的阳离子(Br+),或者如氟自由基(F*)之类的自由基组成。等离子体中的电子随着高频电的频率轰击在基材S的整个表面,匹配盒14中的阻断电容起作用使得整个的基材S表面上形成负偏置电势。当阳离子和自由基与基材S的硅层Ls反应时,该硅层Ls被蚀刻。
除了上述蚀刻步骤,等离子体蚀刻装置10还利用从氟碳化合物气体供应单元22提供的气体,在蚀刻过程中在形成于硅层Ls中的凹槽内实施形成保护膜的工艺。该保护膜为有机膜,可以用等离子体去除。交替重复实行蚀刻工艺和保护膜(有机膜形成)形成工艺,即在厚度方向上穿透基材S的硅层Ls形成抵达氧化硅层Lo的穿孔。
现参考图2和图3来详细描述在基材S中以干蚀刻工艺形成穿孔的工艺步骤。图2是按照穿孔形成的顺序显示的沿硅层42的厚度方向的基材S的截面形状。
如图2(a)所示,基材S包括含有例如二氧化硅的氧化硅层41,叠在氧化硅层41上的具有硅的硅层42。在硅层42的表面42s形成作为掩膜层的蚀刻掩膜43。该掩膜43形成对应于穿孔的图案用以露出该硅层42的蚀刻区域42a。下面所描述的混合气体的气体流量、蚀刻处理中的压力、蚀刻处理中的高频电压输出值、氟碳化合物气体的气体流量、保护膜形成步骤中的压力、以及保护膜形成步骤中的高频电压输出值,是用于厚度为100μm且蚀刻区域42a的直径为50μm的圆孔时的基材S的优选值的实例。
在基材S上实行干蚀刻工艺时,首先将蚀刻气体从蚀刻气体供应单元21输送至容纳着该基材S的真空容器11。在本实施例中,以六氟化硫(SF6)气体、氧气(O2)以及溴化氢(HBr)气体的混合气体作为蚀刻气体。将这些气体输送至真空容器11,六氟化硫气体、氧气和溴化氢气体的流量按顺序分别保持在比如75sccm、75sccm和15sccm。更具体地,在该真空容器11中,六氟化硫气体的分压为PSF,氧气的分压为PO,而溴化氢气体的分压为PHBr,其分压比为“PSF∶PO∶PHBr=5∶5∶1”。当真空容器11中以这种方式得到混合气体时,释放单元23被驱动,气体从真空容器11释放以得到预设压力,例如为20Pa。
然后高频电源13的例如60MHz的高频电通过匹配盒14以1200W的输出值输送至在基材S上。这样就令基材S上的偏置电势为负,从而以混合气体在放置着基材S的基材平台12周围产生等离子体。除了氟自由基以外,其是六氟化硫受激态物质,该等离子体还包含各种类型的氟化硫(SF)的阳离子和溴阳离子,该溴阳离子是溴化氢的受激态物质。这样的自由基和阳离子作为蚀刻剂44导向从掩膜43的开口处露出的硅层42的表面42s(蚀刻区域42a),从该表面42s蚀刻硅层42。
更为具体地,被吸引到基材S表面的阳离子推进基材S的表面42s的物理和化学蚀刻。氟自由基或溴离子与硅反应并推进基材S表面42s的化学蚀刻,产生挥发性四氟硅(SiF4)或挥发性四溴硅(SiBr4)。由阳离子实行的蚀刻为所谓各向异性蚀刻,在阳离子基本上垂直于基材S被偏置电势吸引时被还原,其中在垂直于硅层42表面42s的方向上推进蚀刻。由氟自由基或溴离子实行的蚀刻为不定向的各向同性蚀刻。
在本实施例的蚀刻工艺中,除了六氟化硫气体和溴化氢气体之外还向等离子体蚀刻装置10中输入氧气来生成蚀刻剂44。因此,氧气中释放的氧自由基(O*)与上述硅卤化物反应并生成氟氧化硅(SiOxFy)或溴氧化硅(SiOxBry)。在整个的蚀刻区域42a,氧化硅卤化物中的一种,氟氧化硅与溴氧化硅的生成反应在蚀刻掩膜43开口处的整个蚀刻区域42a进行,从而所述氧化硅卤化物沉积在整个蚀刻区域42a。沉积在硅层42蚀刻区域42a上的氧化硅卤化物在上述蚀刻中与硅层42以同样的方式被去除,并且溴氧化硅,特别地,与氟自由基反应成为挥发性溴氟硅(SiBrxFy)后从硅层42上移除。
更具体地,在本实施例中,在硅层42上,以各种受激态物质对硅层42蚀刻的推进与氧化硅卤化物在硅层42上的沉积同时进行,所述氧化硅卤化物是这些受激态物质、硅、和氧气的反应产物。当这样的干蚀刻过程推进时,在硅层42的厚度方向形成凹槽45时,氧化硅卤化物沉积在凹槽45的整个内表面,如图2(b)所示。
在一个实例中,等离子体生成区域11a的环境被维持在,使得对于凹槽45底部表面45a及凹槽45侧壁45b,在氧化硅卤化物上的各向同性的蚀刻速度和氧化硅卤化物沉积的速度相等。即,沉积在凹槽45底部表面45a的氧化硅卤化物的量和沉积在凹槽45侧壁45b上的氧化硅卤化物的量基本上相同,而自由基、离子等在凹槽45底部表面和在凹槽45侧壁45b上的各向同性的蚀刻的速度也基本上相同。在这种情况下,硅层42中的蚀刻区域42a中形成的凹槽45中的阳离子提高了凹槽45底部表面45a的蚀刻速度。特别是,底部表面45a的中部蚀刻速度变高,该处阳离子进入概率高于底部表面45a的中部的周边。相反,在凹槽45的侧壁45b,硅层42的蚀刻不能推进,除非沉积在其上面的氧化硅卤化物的蚀刻完成。其结果是,在蚀刻区域42a上实行的蚀刻形成在硅层42的厚度方向下凹的凹槽45,使得底部表面45a的中部下凹最多,如图2(b)所示。
在本实施例中,等离子体生成区域11a内的等离子体的状态以及基材S上的偏置电势,即,形成混合气体的各种气体的流量、等离子体生成区域11a的压力、自高频电源13提供的高频电等可基于事先进行试验等来设置,使所述各向异性蚀刻推进。这些蚀刻的条件可以通过,例如,单一条件或者多个不同且接续的条件来建立。
随着这种各向异性蚀刻的推进,处于硅层42底下的氧化硅层41最终从硅层42的垂直于硅层42的厚度方向延伸的凹槽45底表面45a部分暴露出来,如图2(c)所示。在这种情况下,氧化硅层41从底部表面45a各向异性蚀刻推进最多的部位暴露出来,即,阳离子进入概率最高的底部表面45的中部。当蚀刻剂44之中的阳离子轰击到氧化硅层41时,氧化硅层41的暴露表面带上正电荷。
以这种方式,当硅层42的蚀刻被推进直至氧化硅层41从凹槽45底部表面45a部分暴露出来时,蚀刻气体供应单元21停止向基材S供应混合气体。然后,如图2(d)所示,开始从氟碳化合物气体供应单元22供应氟碳化合物气体,例如,八氟环丁烷气体46。举例来说,以80sccm的流速向真空容器11输送八氟环丁烷气体46。在以这种方式将该八氟环丁烷气体46输送至真空容器11中之后,排放真空容器11中的气体以使真空容器11内部达到预定的压力,如40Pa。然后,从高频电源13提供的60MHz高频电通过匹配盒14以600W的输出值加载在基材S上。这就在基材S附近生成含八氟环丁烷气体46的等离子体。
在以这种方式生成的等离子体中,氟碳自由基(CxFy*)和它们的簇作为受激态物质而生成。该受激态物质在基材S中形成的凹槽45的整个内表面上聚合以形成保护膜47,其为氟碳化合物(CF)的膜。在这种情况下,跟随高频电源的频率生成的等离子体中的电子轰击基材S的整个表面,包括带上正电荷的氧化硅层41(暴露)部分。这就将残留于氧化硅层41中的正电荷中和了。另外,由于匹配盒14的阻断电容的作用,基材S的整个表面再次成为负偏置电势。在这种情况下,八氟环丁烷气体46的等离子体中不包含跟随高频电源的频率的阳离子。因此,该基材S继续为负电性。其结果是,受激态物质甚至在氧化硅层41上推进保护膜47的生成,其为电中性和或带负电。包括氧化硅层41的底表面45a的中部是受激态物质最易进入的部位,即,受激态物质进入该部位的概率最高。因此,在底部表面45a的中部保护膜47具有最致密的膜结构或者最大膜厚度。该CF保护膜47,是具有碳骨架的有机膜,具有可以被混合气体的等离子体去除的成分。
这样的保护膜47形成步骤执行20秒之后,停止供应八氟环丁烷气体46并重新从蚀刻气体供应单元21(图1)输送混合气体,如图2(e)所示。含在混合气体中的六氟化硫气体、氧气、以及溴化氢气体的流率分别为75sccm、75sccm、15sccm。输送混合气体时,真空容器11中的气体被释放,使真空容器11的内部达到预设的压力,例如,20Pa。举例来说,60MHz高频电,从高频电源13通过匹配盒14以1200W输出值输送给基材S。通过利用六氟化硫气体的受激态物质——氟化硫阳离子和氧离子作为蚀刻剂44实施的各向异性蚀刻,还有用氟自由基或六氟化硫气体的受激态物质以及氧自由基作为蚀刻剂44实施各向同性蚀刻,将保护膜47或CF聚合膜从凹槽45内表面去除。
在这种情况下,覆盖凹槽45底部表面45a的保护膜47由以阳离子实施的各向异性蚀刻,以及由以自由基实施的该各向同性蚀刻来去除。特别地,在阳离子进入概率高的部位或者膜结构容易被阳离子蚀刻的部位,保护膜47被迅速地去除。在底部表面45a的中部,保护膜47的膜结构具有较高的抗蚀性或者膜厚较大,但是阳离子进步的概率也高。作为比较,底部表面45a中部的周边的保护膜47的膜结构比底部表面45a中部的具有较低的抗蚀性和较薄的厚度,阳离子进入的概率低于中部。因此,在底部表面45a中部与在底部表面45a中部周边的保护膜47被去除的速度基本上一样的,或者底部表面45a中部的周边略微低一点。换句话讲,基本上整个底部表面45a在相同时间暴露,或者底部表面45a的中部暴露得略微提前一点。保护膜47在各向同性蚀刻占优势地推进的凹槽45侧壁45b上比在底部表面45a更容易保留。其结果是,在侧壁45b之前,基本上沿整个底部表面45a去除保护膜47,保留在底部表面45a中部周边的硅层42的蚀刻继续推进。
当蚀刻以再次这种方式推进时,氧化硅层41的暴露于凹槽45底部表面45a的面积部分在保护凹槽45侧壁45b的同时逐渐增加。随着保留在底部表面45a中部周边的硅层42中的蚀刻的推进,暴露于底部表面45a中部的氧化硅层41再次开始带正电。然而,在保护膜47形成期间,留在氧化硅层41中的正电荷被中和或者基材S带上负电荷,如此,氧化硅层41中开始积累正电荷的时间基本上与硅层42再次开始蚀刻的时间相同或比硅层42再次开始蚀刻的时间晚一点。这样,蚀刻开始时氧化硅层41中的正电荷数量,与不形成保护膜47而持续进行蚀刻过程时相比,大为减少。因此,大部分阳离子轰击氧化硅层41并失去其蚀刻能力,从而,即使阳离子向氧化硅层41暴露的部分前进,蚀刻反应在凹槽45的侧壁45b没有推进。
凹槽45在底部表面45a的中部下陷最多,即使向氧化硅层41推进的阳离子从氧化硅层41偏离。所以,以这样的阳离子进行蚀刻对底部表面45a的硅层42的蚀刻有贡献。因此,继续沿硅层42的厚度方向蚀刻底部表面45a的硅层42。即,硅层42继续沿厚度方向蚀刻,因为(A)正电荷开始在氧化硅层41累积的时间基本上与硅层42开始蚀刻的时间相同或迟一点,(B)凹槽45在底部表面45a的中部下陷最多。在本实施例中,实施蚀刻工艺的时间被设置为,凹槽45侧壁45b上形成的保护膜47还保留着而侧壁45b的硅层42蚀刻没有推进的时间,例如,10秒。
在持续10秒的蚀刻工艺结束之后,停止从蚀刻气体供应单元21供应蚀刻气体,如图2(f)所示,再次从氟碳化合物气体供应单元22供应八氟环丁烷气体46以图2(d)中的相同方式在凹槽45的内表面形成保护膜47。即,在本实施例中,在用混合气体对硅层42实施蚀刻(图2(a)至图2(c)所示)的第一步骤之后,进行交替重复实施用保护膜47覆盖凹槽45的内表面的保护膜形成过程(如图2(d)和图2(f)所示)、和利用混合气体的蚀刻过程(如图2(e)所示)的第二步骤。
在第二步骤中,重复保护膜成形工艺和蚀刻工艺,例如,25次。在此期间,暴露于底部表面45a的氧化硅层41通过在前的蚀刻工艺带上正电,但氧化硅层41中的正电荷在随后的保护膜47成形工艺中被中和。在保护膜47留于凹槽45的侧壁45b上的情况下,重复实施蚀刻工艺和保护膜成形工艺时,底部表面45a的硅层42被完全地蚀刻,如图2(g)所示。这形成了在厚度方向穿透硅层42的穿孔。穿孔H的开口Ha对应于氧化硅层41的暴露表面。硅层42的表面42s的开口和暴露氧化硅层41的穿孔H的开口Ha基本上形状相同。即,在硅层42厚度方向的任何位置,形成于硅层42中的穿孔H的平行于硅层42表面42s的截面形状相同。
当厚度方向上延伸穿透硅层42的穿孔H形成时,叠在硅层42上的蚀刻掩膜43和保留在穿孔H内表面的保护膜47被去除,如图2(h)所示。
在本实施例中,在形成如上所述的穿孔H时,从硅层41的干蚀刻工艺开始时由检测单元30检测干蚀刻工艺的反应产物的数量,具体是,在真空容器11气相中的四氟化硅或者或四溴化硅。下面将参考图3说明具有挥发性的蚀刻产物的产生数量的变化过程以及蚀刻气体和形成保护膜47的原料八氟环丁烷气体的供应过程。
图3显示了将蚀刻气体和八氟环丁烷气体输送至真空容器11的过程以及真空容器11中存在的挥发性蚀刻产物的数量的变化。如图3的(a)所示,在时间t1开始第一步骤或者蚀刻硅层42的步骤时,由于硅层42与氟自由基之间的反应或者硅层42与溴离子之间的反应,如图3(c)所示,真空容器11中存在挥发性蚀刻产物。在这种情况下,八氟环丁烷气或者形成保护膜47的原料没有被提供,如图3(b)。
在实施干蚀刻工艺时,混合气体在恒定的条件下输送至真空容器11,而真空容器11也在恒定的条件下释放气体。这就将真空容器11的内部保持在预设的压力。因此,如果单位时间内的蚀刻产物数量是恒定的,即,如果蚀刻速度是恒定的,在整个干蚀刻工艺过程中真空容器11的蚀刻产物量保持恒定。举例来说,如图2(a)和2(b)所示,仅蚀刻硅层42形成凹槽的时候,单位时间内蚀刻剂44轰击硅层42的蚀刻区域42a的量和与该蚀刻剂44反应的硅的量可以看作基本上是相同的。因此,真空容器11中的蚀刻产物数量基本上保持恒定。
在第一步骤中硅层42的蚀刻推进,硅层42下面的氧化硅层41从凹槽45底部表面45a的部分暴露的时刻(时间t2),通过硅层42的蚀刻反应产生的蚀刻产物减少,如图3(c)。这是因为当氧化硅层41从底部表面45a的部分暴露时,蚀刻剂44与被蚀刻区域42a内的硅层42不反应。即,当单位时间内提供给蚀刻剂44进行蚀刻反应的硅层42数量减少,因此挥发性蚀刻产物产生的数量减少。因此,一旦氧化硅层41暴露,凹槽45底部表面45a暴露的氧化硅层41的面积随着硅层42蚀刻的推进而扩大。这就减少了硅层42在单位时间内与蚀刻剂44反应的数量。因此,真空容器11中的蚀刻产物也逐渐减少。
如上所述,在本实施例中,从开始在硅层42中形成穿孔H时,检测单元30就检测并监测真空容器11中存在的蚀刻产物的数量。氧化硅层41从硅层42的凹槽45底部表面45a部分暴露出来后,蚀刻产物的数量开始减少。因此,检测到蚀刻产物数量减少的时间点可以被理解为氧化硅层41开始从凹槽45底部表面45a部分暴露的时间。
如图4(e)所示,即使在氧化硅层51从通过干蚀刻形成的凹槽55的底部表面暴露之后仍然继续实施干蚀刻工艺直至穿孔H的形成完成,蚀刻剂54轰击氧化硅层51,氧化硅层51带上正电荷。氧化硅层51的正电荷改变了蚀刻剂54,特别是,垂直地导向基材S的阳离子,的路径,从而被导向形成氧化硅层51表面附近的穿孔H侧壁的硅层52。穿孔H的开口Ha被扩大,即,路径改变的蚀刻剂54形成了缺口60。
在本实施例中,在时间t2氧化硅层41暴露之后,当该检测单元30判断发现了蚀刻产物数量有预定的减少倾向,即可以判定氧化硅层41的部分从凹槽45底部表面45a暴露(时间t3)。并在该判定作出之时停止从蚀刻气体供应单元21供应蚀刻气体,并开始从氟碳化合物气体供应单元22输送八氟环丁烷。即,第一步骤在时间t3切换至第二步骤。
在氧化硅层41自底部表面45a部分暴露之后,第一步骤切换至第二步骤的时间是基于事先获取的结果适当地选取的,例如穿孔H的设计尺寸、在第一步骤中得到的凹槽45的形状、膜结构、保护膜47的步骤覆盖特性、在第二步骤中获得的保护膜47的蚀刻形状等。举例来说,如果穿孔H的直径小而穿孔G浅,在凹槽45中难以获得上述(B)结构,因而第一步骤最好提前切换至第二步骤,如果穿孔H的直径大而且穿孔深,容易在凹槽45中获得上述(B)结构,因而最好推迟第一步骤切换至第二步骤的时间。比如,如果保护膜47的抗蚀性在底部表面45a的中部周围变高,容易达到上述(A)的状态,因而最好推迟第一步骤切换至第二步骤的时间。
然后,在时间t3至时间t4期间输送八氟环丁烷以在凹槽45的内表面形成保护膜47。在时间t4,停止供应八氟环丁烷,再次开始输送蚀刻气体。举例来说,时间t3至时间t4的时长可以两倍于时间t4至停止蚀刻气体输送的时间t5。
以这种方式,当在基材中形成从硅层42延伸至氧化硅层41的穿孔H时,在时间t3,实施干蚀刻工艺的第一步骤切换至交替重复保护膜形成步骤和干蚀刻步骤的第二步骤。因此,氧化硅层41自凹槽45底部表面45a暴露的部分(之前被保护膜覆盖着)被混合气体蚀刻。因此,在形成保护膜47之后实施的干蚀刻过程中,蚀刻区域42a残留的硅层42被去除,同时底部表面45a上的保护膜47也被去除。
通过交替重复保护膜形成步骤和干蚀刻步骤,硅层42蚀刻区域42a中的硅完全被去除,并且在氧化硅层41中形成具有开口Ha的穿孔H(时间t6:图3(c))。
本实施例的干式蚀刻方法具有以下优势:
(1)利用混合气体生成的等离子体的各向异性蚀刻开始硅层42的蚀刻,混合气体包括用于蚀刻硅层42的六氟化硫气体和用于使硅层42氧化的氧气。当至少一部分氧化硅层41从凹槽45底部表面45a暴露出来时,交替地进行用保护膜47覆盖蚀刻形成的凹槽45内表面的过程和蚀刻过程。以这种方式,通过用六氟化硫气体在硅层42上实施蚀刻的同时用氧气保护凹槽45的内表面,不定向的以自由基实行的各向同性蚀刻被抑制。这就促进了各向异性蚀刻。另外,氧化硅层41从凹槽45底部表面45a部分暴露之后,是在被保护膜47覆盖的区域实施对硅层42的蚀刻。由于使用被引导至氧化硅层41的表面阳离子来去除形成于凹槽45底部表面45a的保护膜47,因而抑制氧化硅层41的表面带上正电荷。因此,抑制在穿孔H的底部产生缺口。
(2)当氧化硅层41从硅层42中凹槽45底部表面45a部分暴露时,在第一步骤产生的蚀刻产物数量改变了。当检测单元30检测到这样的改变,该第一步骤终止而第二步骤开始。因此,氧化硅层41不会长时间暴露于阳离子中,因而就不会产生缺口。
(3)该检测单元30检测并监测第一步骤中产生的蚀刻产物数量并检测出蚀刻产物的减少。以此来确定氧化硅层41是否从凹槽45底部表面45a的部分暴露。因此,氧化硅层41的部分的暴露就被正确地检测到。因此,通过延迟第一步骤向第二步骤的切换,抑制了氧化硅层41的暴露部分带上正电荷,并最终抑制缺口的产生。
(4)混合气体包括六氟化硫气体、氧气、和溴化氢气体。六氟化硫气体用作蚀刻该硅层42的氟自由基的原材料。氧气与六氟化硫气体合作产生非挥发性氟氧化硅。溴化氢气体用作蚀刻硅层42的溴离子的原料,并与氧气合作产生溴氧化硅。因此,该硅层42上形成的凹槽45的侧表面被诸如氟氧化硅和溴氧化硅之类的氧化硅卤化物保护。进一步,由于氟自由基和溴离子加强了凹槽45底部表面45a的蚀刻,从而以较好的方式实现了各向异性蚀刻。
(5)以氟碳化合物八氟环丁烷(C4F8)为原料气体形成作为保护膜47的氟碳化合物聚合物。因此,该保护膜47由混合气体的等离子体中的蚀刻剂44以化学蚀刻和物理蚀刻以较好的方式去除掉。因此,保护膜47以适当的方式在保护凹槽45不受腐蚀的同时,也不会阻碍蚀刻的推进。
上述实施例可以改变为以下方式:
该等离子体蚀刻装置10为所谓电容耦合型蚀刻装置,利用施加在基材平台12的高频电源诱导等离子体。本发明不仅限于这样的方式。例如,可以在真空容器11顶部11b的附近设置面向基材平台12的电极,高频电源可以施加在该电极上。
该等离子体蚀刻装置10可包括安装在真空容器11顶部11b或沿真空容器11的侧部11d的外周表面设置的高频天线,可以通过在该高频天线上加高频电源以在真空容器11中诱导等离子体。即,本发明可采用所谓感应耦合式等离子体蚀刻装置。
进一步,如果采用感应耦合式装置作为等离子体蚀刻装置,例如,磁场线圈可以被设置在该真空容器11侧部的外周表面,以形成其中真空容器内部的磁场为零的区域。
蚀刻气体不仅限于上述混合气体,即,混合气体六氟化硫气体、氧气和溴化氢气体,而可以是包括用于氧化所述硅层的氧化气体以及含氟气体,只要能够在硅层的厚度方向上形成凹槽。举例来说,作为含氟气体的五氟化碘气体可以用来取代六氟化硫气体。作为氧化气体的臭氧气体可以用来取代氧气。进一步地,溴化氢气体可以省略。
除了六氟化硫气体、氧气和溴化氢气体之外,混合气体还可含有其它气体,例如,六氟化硫气体以外的其它含氟气体或者氧气之外的其它氧化气体。
在形成保护膜47时,可成为其原料的气体不限于八氟环丁烷,也可以是八氟丙烷等。只要求氟碳化合物气体形成的有机膜可被蚀刻气体去除。
第一步骤中的干蚀刻过程的条件以及第二步骤中保护膜47形成过程的条件不仅限于上述条件,可以根据基材S中的硅层42的厚度、硅层42中形成的穿孔H的大小以及与蚀刻过程相关的条件作适当改变。
在第二步骤中,该保护膜47成形步骤和干蚀刻步骤交替重复25次。但是,本发明不仅限于这一种方式,重复的次数可以根据基材S中的硅层42厚度、硅层42中形成的穿孔的大小、以及与蚀刻过程有关的条件而改变。
检测单元30检测并监测在真空容器11存在的挥发性蚀刻产物的数量,当蚀刻产物数量减少就从第一步骤切换至第二步骤。但是,本发明不仅限于这一种方式,检测单元30也可以检测蚀刻硅层42的蚀刻剂44的数量。
在第一步骤中当硅层42的蚀刻推进,且硅层42底下的氧化硅层41从凹槽45底部表面45a的部分暴露出来时,用于蚀刻硅层42的蚀刻剂44数量增加。这是由于当氧化硅层41在凹槽45底部表面45a部分暴露的时候,蚀刻剂44与已蚀刻的区域42a内产生的硅层42不反应。即,蚀刻剂44从该真空容器11的蚀刻气体供应单元21被引导至基材S上,但轰击在氧化硅层41并返回至真空容器11的蚀刻气体供应单元21。因此,一旦氧化硅层41暴露,氧化硅层41自凹槽45底部表面45a暴露的区域随着硅层42蚀刻的推进而扩大,在单位时间与硅层42反应的蚀刻剂44量减少。这使得真空容器11中的蚀刻剂44数量逐渐上升。
由于上述原因,当检测单元30检测到真空容器11中的蚀刻剂44的数量增加时,第一步骤可以切换至第二步骤。在这种情况下,切换步骤在氧化硅层41从硅层42的凹槽45底部表面45a暴露出来时发生。这获得了取代上面所述的优点(3)的以下优势:
(6)在第一步骤中检测单元30监测用于蚀刻硅层42的蚀刻剂44的数量,并检测蚀刻剂44的数量是否增加。该检测可确定氧化硅层4是否从凹槽45底部表面45a部分暴露。这就可以正确地判定氧化硅层41的部分暴露。通过将第一步骤到第二步骤切换延迟,抑制氧化硅层41的暴露部分带上正电荷,最终抑制缺口的产生。
当真空容器11中的蚀刻产物数量减少时第一步骤切换至第二步骤。本发明不仅限于这一种方法,从干蚀刻过程开始至氧化硅层41从凹槽45底部表面45a的部分暴露的时间可以通过实验或其它方式事先测量,据此可以设定实施第一步骤的时期,因而在经历该时期后切换至第二步骤。
在第一步骤和第二步骤中,蚀刻条件,诸如混合气体的流量、压力、以及高频电源的输出值为单一的条件。然而,在这些步骤中的至少一个步骤中也可能连续实行多个不同的蚀刻条件。
为电介质的蚀刻阻挡层可以由氮化硅层、氮氧化硅层、或这些物质的叠层来取代氧化硅层41,并且可以是能够保证与硅层42的附着性的各种电介质层。

Claims (6)

1.一种穿过具有开口的掩膜层在包括设置在由电介质形成的蚀刻阻挡层上的硅层的基材上进行干式蚀刻的方法,所述方法包括:
第一步骤,从包含氧化所述硅层的氧化气体和含氟气体的混合气体生成第一等离子体,使所述基材维持在负偏置电势下处于所述第一等离子体中,并穿过所述掩膜层的开口以所述第一等离子体在所述硅层上进行各向异性蚀刻,以在所述硅层中形成凹槽;以及
第二步骤,交替地重复实施有机膜形成过程和蚀刻过程,其中
所述有机膜形成过程包括:形成第二等离子体,该第二等离子体用于形成可以用第一等离子体去除的有机膜,使所述基材维持在负偏置电势下处于所述第二等离子体中,并用所述第二等离子体在所述凹槽的内表面上沉积所述有机膜,并且
所述蚀刻过程包括:自所述混合气体生成所述第一等离子体,将使基材维持在负偏置电势下处于所述第一等离子体中,并穿过所述掩膜层的开口以所述第一等离子体在由所述有机膜覆盖的所述凹槽中进行各向异性蚀刻;
其中当所述蚀刻阻挡层从在所述第一步骤中形成的所述凹槽的底部表面的部分暴露出来时,所述第一步骤切换至所述第二步骤。
2.如权利要求1所述的方法,其中所述第二步骤包括多次交替地重复利用所述第二等离子体的所述有机膜形成过程和利用所述第一等离子体的蚀刻过程。
3.如权利要求1或2所述的方法,其中所述第一步骤包括基于所述硅层蚀刻时产生的蚀刻产物量的变化来对所述蚀刻阻挡层从所述凹槽底部表面的部分的暴露进行检测。
4.如权利要求3所述的方法,其中所述第一步骤包括监测所述蚀刻产物的量,并在所述蚀刻产物的量减少时检测出所述蚀刻阻挡层从所述凹槽底部表面的部分暴露。
5.如权利要求1或2所述的方法,其中所述第一步骤包括监测蚀刻硅层的所述蚀刻剂的量,并在蚀刻剂的量增加时测出所述蚀刻阻挡层从所述凹槽底部表面的部分暴露。
6.如权利要求1或2所述的方法,其中
所述混合气体包括作为含氟气体的六氟化硫气体、作为氧化气体的氧气、以及溴化氢气体;
所述第二等离子体自氟碳化合物中生成;并且
所述有机膜以作为氟碳化合物的聚合物的形成。
CN201180003426.7A 2010-01-26 2011-01-25 干式蚀刻法 Active CN102484066B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010014792 2010-01-26
JP2010-014792 2010-01-26
PCT/JP2011/051280 WO2011093258A1 (ja) 2010-01-26 2011-01-25 ドライエッチング方法

Publications (2)

Publication Number Publication Date
CN102484066A CN102484066A (zh) 2012-05-30
CN102484066B true CN102484066B (zh) 2014-11-19

Family

ID=44319246

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180003426.7A Active CN102484066B (zh) 2010-01-26 2011-01-25 干式蚀刻法

Country Status (6)

Country Link
US (1) US8633116B2 (zh)
JP (1) JP5686747B2 (zh)
KR (1) KR101279530B1 (zh)
CN (1) CN102484066B (zh)
TW (1) TWI490943B (zh)
WO (1) WO2011093258A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5669636B2 (ja) * 2011-03-15 2015-02-12 キヤノン株式会社 荷電粒子線レンズおよびそれを用いた露光装置
JP2014150149A (ja) * 2013-01-31 2014-08-21 Ulvac Japan Ltd エッチング方法及びエッチング装置
US20160351733A1 (en) * 2015-06-01 2016-12-01 International Business Machines Corporation Dry etch method for texturing silicon and device
US10079277B2 (en) * 2016-11-28 2018-09-18 United Microelectronics Corp. Method of fabricating metal-insulator-metal capacitor
JP6859088B2 (ja) * 2016-12-14 2021-04-14 エイブリック株式会社 半導体装置の製造方法
CN107946231B (zh) * 2017-11-22 2020-06-16 上海华力微电子有限公司 一种FDSOI器件SOI和bulk区域浅槽形貌优化方法
US20210210355A1 (en) * 2020-01-08 2021-07-08 Tokyo Electron Limited Methods of Plasma Processing Using a Pulsed Electron Beam
US11361971B2 (en) 2020-09-25 2022-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. High aspect ratio Bosch deep etch
DE102021200431A1 (de) * 2021-01-19 2022-07-21 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zum Bilden eines Trenchgrabens in einer ersten Halbleiterschicht eines Mehrschichtsystems
KR102704410B1 (ko) * 2021-07-08 2024-09-09 에스케이키파운드리 주식회사 스캘롭 프로파일을 갖는 깊은 트렌치 식각 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1886824A (zh) * 2003-12-01 2006-12-27 松下电器产业株式会社 等离子蚀刻法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH073313B2 (ja) 1990-08-03 1995-01-18 三井造船株式会社 トンネル炉
KR100194653B1 (ko) * 1991-04-04 1999-06-15 윤종용 반도체 장치의 다결정 실리콘층 식각방법
DE4241045C1 (de) 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
JPH10163171A (ja) * 1996-11-27 1998-06-19 Hitachi Ltd 中性化学種の検出方法および装置
US6187685B1 (en) 1997-08-01 2001-02-13 Surface Technology Systems Limited Method and apparatus for etching a substrate
ATE458273T1 (de) * 1998-11-04 2010-03-15 Surface Technology Systems Plc Verfahren zur ätzung eines substrats
JP4221859B2 (ja) * 1999-02-12 2009-02-12 株式会社デンソー 半導体装置の製造方法
US6743727B2 (en) * 2001-06-05 2004-06-01 International Business Machines Corporation Method of etching high aspect ratio openings
JP3527901B2 (ja) * 2001-07-24 2004-05-17 株式会社日立製作所 プラズマエッチング方法
AU2002367178A1 (en) 2001-12-27 2003-07-15 Kabushiki Kaisha Toshiba Etching method and plasma etching device
US20040097077A1 (en) * 2002-11-15 2004-05-20 Applied Materials, Inc. Method and apparatus for etching a deep trench
KR101083558B1 (ko) * 2003-12-01 2011-11-14 파나소닉 주식회사 플라즈마 에칭 방법
CN101052536A (zh) * 2004-03-26 2007-10-10 朗姆研究公司 处理具有最小扇贝纹路的衬底的方法
US20060264054A1 (en) * 2005-04-06 2006-11-23 Gutsche Martin U Method for etching a trench in a semiconductor substrate
US7985688B2 (en) * 2005-12-16 2011-07-26 Lam Research Corporation Notch stop pulsing process for plasma processing system
JP4865352B2 (ja) * 2006-02-17 2012-02-01 三菱重工業株式会社 プラズマ処理装置及びプラズマ処理方法
GB0616125D0 (en) * 2006-08-14 2006-09-20 Radiation Watch Ltd Etch process
JP5074009B2 (ja) * 2006-11-22 2012-11-14 Sppテクノロジーズ株式会社 高アスペクト比の開口を有するシリコン構造体用エッチングマスクの製造方法及びその装置並びにその製造プログラム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1886824A (zh) * 2003-12-01 2006-12-27 松下电器产业株式会社 等离子蚀刻法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP特开2003-37100A 2003.02.07 *
JP特开2006-148156A 2006.06.08 *
JP特开平10-163171A 1998.06.19 *

Also Published As

Publication number Publication date
TWI490943B (zh) 2015-07-01
KR20120030143A (ko) 2012-03-27
JP5686747B2 (ja) 2015-03-18
CN102484066A (zh) 2012-05-30
WO2011093258A1 (ja) 2011-08-04
US8633116B2 (en) 2014-01-21
KR101279530B1 (ko) 2013-06-28
TW201140690A (en) 2011-11-16
US20120129278A1 (en) 2012-05-24
JPWO2011093258A1 (ja) 2013-06-06

Similar Documents

Publication Publication Date Title
CN102484066B (zh) 干式蚀刻法
KR20200123481A (ko) 유전체들의 고 종횡비 피처들의 플라즈마 에칭 화학물질들
KR100515424B1 (ko) 다양한기판의이방성플라즈마에칭방법
KR20190049482A (ko) 스택 내에 피처들을 에칭하기 위한 방법
KR101330650B1 (ko) 에칭 방법
KR101468614B1 (ko) 쓰루 기판 비아 측벽 및 깊게 에칭된 피쳐들을 스무싱하기 위한 사후 에칭 반응성 플라즈마 밀링
TW201901794A (zh) 高深寬比低溫蝕刻期間用於側壁鈍化之氣體添加劑
US20060205238A1 (en) Silicon-containing structure with deep etched features, and method of manufacture
TW201603135A (zh) 非揮發性金屬材料之蝕刻方法
WO2006062085A1 (ja) ドライエッチング方法及びドライエッチング装置
US20080023441A1 (en) Method of deep etching
KR20110011571A (ko) 마이크로-로딩을 저감시키기 위한 플라즈마 에칭 방법
US6465159B1 (en) Method and apparatus for side wall passivation for organic etch
TW201820388A (zh) 用於半導體處理之矽基沉積
US11380648B2 (en) Process for manufacturing assembly pads on a carrier for the self-assembly of an electronic circuit on the carrier
JP2008177209A (ja) プラズマエッチング方法
EP1691402A1 (en) Plasma etching method
CN103050434A (zh) 硅通孔的刻蚀方法
US9233843B2 (en) Method for manufacturing a structured surface
Yoo et al. Characteristics of SiO2 etching by capacitively coupled plasma with different fluorocarbon liquids (C7F14, C7F8) and fluorocarbon gas (C4F8)
US20070048987A1 (en) Manufacturing method of semiconductor device
Summanwar et al. Etching Burried Oxide at the Bottom of High Aspect Ratio Structures
Flamm Plasma Chemistry, Basic Processes, and PECVD
JP2007287855A (ja) 半導体装置の製造方法
Yoo et al. Plasma Etching Techniques to Form High-Aspect-Ratio MEMS Structures

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant