CN102479539B - 采用电平和斜率检测的自定时电流积分方案 - Google Patents

Abstract

本发明涉及采用电平和斜率检测的自定时电流积分方案。本发明的一些实施例涉及一种感测放大器，其配置为确定位线充电电压的斜率并使用所确定的斜率结合电压电平感测方案来协助从与位线相关联的存储器单元读取数据。尤其，感测放大器电路配置为确定位线充电电压的斜率并基于所确定的斜率来调节提供给感测放大器的位线电压的斜率（例如通过向配置为对位线充电的存储器单元电流添加动态斜率相关电流）。通过调节位线电压的斜率，能够增加处于低电阻状态（例如具有高单元电流并因此具有良好SNR）的存储器单元的充电速度。

Description

采用电平和斜率检测的自定时电流积分方案

背景技术

当今的电子存储器（例如闪速存储器）由数百万存储器单元构成，每个分别被配置为存储一个或多个比特的数据（例如作为电荷）。从存储器单元中取出数据能够通过读取操作来实现，其中将存储器单元中存储的电荷提供给位线。为了节省功率，电荷在位线上生成小电压，其接着通过将位线电压中的小变化放大为全逻辑电压摆动（例如2.5V）利用感测放大器线放大为“1”或“0”。

传统的电压感测放大器通常将位线上的电压与基准偏置电压进行比较并将该电压差放大为全电源电平（例如VDD电压）。感测放大器可以配置为操作各种方法以感测在存储器单元中存储的数据，包括漏极侧感测和源极侧感测方案。在漏极侧感测方案中，感测电路耦合到与待感测的单元的漏极端子相关联的位线。作为对比，在源极侧感测方案中，感测电路耦合到与待感测的单元的源极端子相关联的位线。

附图说明

图1图示存储器单元架构的示例性实施例。

图2a是图示作为时间的函数充电的位线电压的信号图。

图2b是图示作为时间的函数充电的位线电压的信号图。

图3图示包括具有斜率检测构件的多个感测放大器的存储器系统的框图。

图4a图示配置为执行时域感测操作和斜率检测的存储器系统的框图。

图4b图示配置为执行时域感测操作和斜率检测的存储器系统的信号图。

图5图示包括配置为执行斜率检测的感测放大器的存储器系统的框图。

图6a图示配置为执行时域电平检测方案的感测放大器的框图。

图6b图示配置为执行时域电平检测方案的感测放大器的信号图。

图7a图示配置为执行时域电平检测方案和斜率估计的感测放大器的电路图。

图7b图示图7a中所示的感测放大器电路的仿真结果。

图8图示用于从存储器单元读取数据的示例性方法的流程图。

具体实施方式

现在将参考附图来描述要求保护的主题，其中相似的附图标记自始自终被用来指代相似的元件。在以下说明中，为了解释的目的，阐述了许多特定细节以便提供对所要求保护的主题的透彻理解。然而，可以显而易见要求保护的主题可以在没有这些特定细节的情况下实践。

为了高速感测（例如汽车应用），阵列结构和单元偏置方案尝试以最小的位线电容提供最大的读取电流。这可以通过使用位线的连续预充电来完成，位线的连续预充电提供能够用于预充电位线（例如从选定到取消选定）的峰值电流。例如，汽车应用提供高读取吞吐量，其通过对多个感测放大器（例如对多达280×4=1160个感测放大器）执行并行感测操作来实现。为了最小化预充电时间（例如将位线从0V状态提升到调节后的1.2V所花费的时间），需要非常快速地将存储器单元中存储的电荷提供给位线。这导致高电流以及非常高的di/dt，其能够协同布线和接合电感产生电阻压降（IR drop）问题以及在电源上的振铃（ringing）。此外，使用连续的预充电架构可以导致高位线电容，其用作缓冲电容器来降低在电源线上的高di/dt。

图1图示一种包括存储器单元的示例性存储器阵列100，所述存储器单元具有：浮栅晶体管102，配置为存储与数据状态相关联的电荷；以及单元选择晶体管104，连接到位线且配置为选择性地将数据状态耦合到位线。这样的存储器单元能够根据在浮栅上存储的电荷的量和极性而在两种不同的状态中操作：高阈值电压（V_T）状态和低阈值电压（V_T）状态（也就是存储器单元的阈值电压取决于在浮栅上存储的电子数量以及根据由单元提供的电流量来感测数据）。在高V_T状态中，与低数据状态相关联的电子被存储在浮栅上，导致V_T的漂移，其导致在读取单元时的高V_T/高电阻状态以及向位线输出的低电流。在低V_T状态中，高数据状态的存储对浮栅进行正极性充电，导致在读取单元时的低V_T/低电阻状态以及从浮栅输出的高电流。通常，为了实现快读取速度，闪速存储器应该在存在低位线电容的情况下具有高单元电流，从而提供良好信噪比（SNR）。因此，优选的是具有大的单元电流和小的失真（例如电容的充电电流）。

因此，在本文中提供一种用于改善存储器读取的方法和设备。所述方法和设备配置为：确定位线充电电压的斜率，并使用所确定的斜率结合电压电平感测方案来协助从与位线相关联的存储器单元读取数据。尤其，感测放大器电路配置为确定位线充电电压的斜率并基于所确定的斜率来增强（也就是调节）提供给感测放大器的位线电压的斜率。通过基于斜率来调节位线电压的充电速率，能够增加在低电阻状态（例如具有高单元电流并因此具有良好SNR）中的存储器单元的充电速度。

在一个实施例中，存储器电路可以包括多个感测放大器电路，所述多个感测放大器电路配置为协同基于时间的电压电平感测方案执行斜率检测以改善存储器电路的读取窗口（也就是读取裕量）。在这样的实施例中，感测放大器电路被分别耦合到存储器阵列的位线（例如经由下文在图3中所描述的复用器）。在读取操作期间，存储器单元配置为向位线提供电流，其导致在位线上累积电压。与位线相关联的感测放大器配置为确定位线电压的斜率（例如用于提升位线电压的速率）。如果基于所确定的斜率来确定位线电压的斜率为高电阻率存储器单元的斜率，则感测放大器将增加位线充电斜率以便感测放大器较早地达到阈值。因此，如本文中所提供的，斜率检测允许存储器单元的增加的读取裕量。

图2a图示示出作为时间（y轴）的函数的、在利用感测放大器的读取操作的过程期间的位线充电电压（x轴）（也就是输入到感测放大器中的位线电压）的信号图200。如图2a中所示，在读取操作期间，来自存储器单元的电荷被提供给相关联的位线，导致位线的电压随着时间增加。通常，感测放大器可以配置为：当位线电压达到一定阈值电压电平202时输出与在存储器单元中存储的数据状态对应的数字信号SA_D0。

如图2a中所示，不同的位线（例如位线0(BL₀)和位线n(BL_n)）以不同速度进行充电。例如，BL₀的电压在时间t1达到阈值电压202，该时间t1短于位线BL_n的电压达到相同的阈值电压202所花费的时间。位线的充电速度基于在相关联的存储器单元中存储的电荷的量和极性（例如在闪速存储器单元的浮栅上存储的电荷的量）。例如，具有高V_T/高电阻状态的存储器单元会具有低电流输出，其比具有低V_T/低电阻状态的单元更缓慢地对位线进行充电。因此，如果待从存储器阵列读取的存储器单元是低电阻单元，则相关联的位线在一时间充电到阈值电压电平202，该时间早于与高电阻单元相关联的位线将充电到阈值电压电平202的时间。因此，如图2a中所示，连接到BL₀的存储器单元具有低电阻状态，而连接到BL_n的存储器单元具有高电阻状态。

图2b图示示出利用感测放大器电路的读取操作的过程期间的位线充电电压（x轴）的信号图204，所述感测放大器电路如本文中提供的那样具有电压感测与斜率检测。如图2b中所示，斜率检测增强位线电压的斜率（也就是位线电压的充电速率），以便与低电阻存储器单元相关联的位线（也就是配置为快速地充电的位线）在时间t1'达到阈值电压电平202，该时间t1'短于时间t1。换句话说，在感测低电阻单元的情况下，位线的充电速度为高，使得感测放大器能够与普通电压感测（t1）相比更早地（t1’）生成其数字输出信号。

因此，如图2a和图2b中所示，电压电平感测与电压斜率检测通过考虑到位线充电速度增强了在低电阻存储器单元（具有良好的SNR比）和高电阻存储器单元（具有不良的SNR比）之间的读取裕量。

图3图示包括一个或多个感测放大器的存储器电路300的框图，所述一个或多个感测放大器配置为实现位线电压的电压电平感测与斜率检测。如图3中所示，电路300包括存储器阵列302，所述存储器阵列302具有多个存储器单元302a-302n。每个存储器单元302x（其中x=a,…,n）配置为生成将电荷提供给相关联的位线（例如BL₀-BL_n）的存储器单元电流，所述相关联的位线将存储器单元耦合到感测放大器电路（例如306a-306m）。可以利用一个或多个复用器304对一条或多条位线进行复用，以提供与读取存储器单元相关联的信号。

相应感测放大器电路306y（其中y=a,…,m）包括电平检测构件308y和斜率检测构件310y。电平检测构件308y可以配置为检测位线的电压电平并在位线电压达到阈值电压电平（例如偏置电压）时生成感测放大器输出信号。

斜率检测构件310y配置为在位线电压对位线进行充电时检测位线电压的斜率。例如，在一个实施例中，斜率检测构件可以包括配置为随着时间对位线的电流进行积分的积分器。由于位线充电电压的线性性质，能够根据积分通过确定何时积分电流达到预定值（例如将预定电压除以该电压达到预定值所花费的时间）来确定位线电压的斜率。

然后可以使用确定的斜率来在斜率为大（也就是电压充电为快）时选择性地增强位线充电，从而触发来自相关联的感测放大器的输出信号。在一个实施例中，与具有低电阻状态的存储器单元相关联的位线电压的斜率利用第一因子增加，而与具有较高电阻状态的存储器单元相关联的位线电压的斜率利用小于第一因子的第二因子增加。例如，如果位线（例如BL₀）具有大位线电压斜率，则相关联的感测放大器306a的斜率检测构件310a会向电平检测构件308a提供反馈，其以在较短时间内将输出信号驱动到高数据状态的方式调节位线的充电速率（也就是位线电压的斜率）。备选地，如果位线具有小位线电压斜率，则相关联的感测放大器的斜率检测构件会向电平检测构件提供反馈，其以在较长时间内将输出信号驱动到高数据状态的方式调节位线的充电速率（也就是位线电压的斜率）。

在一个实施例中，斜率检测构件310y可以使用所确定的斜率以通过向从相关联的存储器单元输出的电流（例如存储器单元电流）添加斜率相关动态电流来加速或减速位线的充电速率。斜率相关动态电流的值可以与所检测的斜率成正比，以便大斜率导致将高斜率相关动态电流添加到存储器单元电流，而较小斜率导致将较小斜率相关动态电流添加到存储器单元电流。

在一个实施例中，感测放大器可以配置为执行斜率检测以增强时域电平感测方案的操作。图4a和图4b图示了配置为操作时域电平感测的存储器系统的实施例，其中感测放大电路配置为将存储器单元电流转换为位线电压，该位线电压在时域中进行分析（也就是其中位线在根据它们存储的数据状态的时间达到偏置电压的感测方案）。图4a图示了如本文中提供的存储器电路400的框图。图4b图示存储器电路400的对应时序图412。

存储器电路400包括存储器阵列402，其具有分别经由位线BL₀-BL_n对于读取操作而言可访问的多个存储器单元404a-404n。如图4a中所示，存储器单元404x（其中x=a,…n）包括：配置为存储与数据状态相关联的电荷的浮栅晶体管；和单元选择晶体管。会认识到，图4a中所示的存储器单元被示出以图示使单元选择晶体管耦合到位线的存储器架构，且本领域的一位普通技术人员会认识到，虽然示出单个存储器单元耦合到位线，但是可以将多个存储器单元耦合到单条位线。在一个实施例中，可以利用源极侧感测方案操作来读取架构，该源极侧感测方案操作提供低位线电容（CBL）和高单元电流。

参考图4a,存储器电路400包括多个位线感测放大器406a-406m（例如，其中由于如图3中所描述的位线复用而导致m<n）。相应位线感测放大器406x配置为具有耦合到存储器阵列的位线（例如BL₀,…,BL_n）的第一输入以及耦合到偏置电压V_BIAS的第二输入节点。相应感测放大器406x配置为：当位线电压达到偏置电压V_BIAS时生成输出信号SAO_x，其指示在相关联的存储器单元中存储的数据状态。以此方式，感测放大器用作用于电压电平感测的普通电平检测器。

利用相应位线感测器406a-406m生成的输出信号SAO_x被提供给存储元件410x，其配置为进行感测放大器输出信号的时控采样。在一个实施例中，时控存储元件410x可以包括触发器/锁存器，该触发器/锁存器利用基准感测放大器408的基准输出信号SAO_REF来时控，所述基准感测放大器408配置为将触发器从透明状态转变为存储状态。利用基准感测放大器通过读取基准位线来生成基准输出信号SAO_REF（例如数字基准输出信号），该基准位线被分配给基准存储器单元，所述基准存储器单元配置为具有在高电阻状态与低电阻状态之间的电阻状态。在一个实施例中，存储器单元可以包括适当计数（例如基本相等数量）的高电阻存储器单元以及低电阻存储器单元以向位线提供基准电流，所述基准电流处于高单元电流与低单元电流之间。

尤其，基准感测放大器408提供对存储元件410x（例如触发器）时控的信号，从而：在基准感测放大器为高（例如当基准位线充电到目标值时）之前，当感测放大器输出信号为高时（例如当位线充电到目标值时），导致存储元件410x提供第一（例如高）输出信号DO_x；以及在基准感测放大器为高之后，当感测放大器输出信号为高时（例如当位线充电到目标值时），导致触发器410x提供第二（例如低）不同的输出信号DO_x。

因此，存储器系统400执行电压电平感测方案，其通过提供基准时间点而允许在高数据状态与低数据状态之间的区分，在所述基准时间点之前输出第一数据状态（例如高）而在所述基准时间点之后输出第二（例如低）不同的数据状态（例如在图4b中，BL₀提供高数据状态，而BL_n提供低数据状态）。

在图4b中图示存储器电路400的操作。如信号图414中所示，相应位线的充电速度是基于相关联的存储器单元的电阻率，其导致低或高单元电流。例如，如图4b中所示，连接到位线BL₀的存储器单元具有低电阻状态，导致配置为将位线BL₀充电以在时间t1达到偏置电压416的高单元电流。作为对比，连接到位线BL_n的单元处于高电阻状态，导致配置为将位线BL_n充电以在时间t3达到偏置电压416的非常低的单元电流。此外，通过基准存储器单元施加在BL₀的高单元电流与BL_n的低单元电流之间的基准电流而对基准位线BL_REF充电，就将基准位线BL_REF充电以在时间t2达到偏置电压416。

信号图418图示在电路400中所示的感测放大器的输出（例如SA0、SA_m、SA_REF）。对低电阻存储器单元进行读取的位线感测放大器406a在时间t1’生成数字输出信号SAO₀。对高电阻单元进行读取的感测放大器406m在时间t3’生成数字输出SAO_m。由于斜率检测，因此与低电阻单元相关联的位线BL₀的充电速度为高，导致感测放大器在时间t1’生成其数字输出信号，该时间t1’早于不具有斜率检测（例如仅仅采用电压感测）的感测放大器会生成数字输出信号的时间。以此方式，与目前技术水平的普通电压感测相比，所提出的感测放大器的读取裕量（例如在t1’与t3’之间的差）较高。

为了检测存储器单元是低电阻单元还是高电阻单元，需要在t1’与t3’之间的时间帧处评估感测放大器的输出。因此，基准感测放大器408配置为在时间t2提供基准输出信号SAO_REF。基准单元的电流需要小于低电阻状态单元且高于高电阻单元状态，以确保t2处于t1与t3之间（例如基准单元的电流可以等于低电阻状态单元的电流的一半）并因此允许基准信号在低和高电阻状态之间进行区分。

如信号图420中所示，当基准感测放大器信号为低时，时控的存储元件410x会处于不存储数据的瞬时状态。因此，当基准时钟被驱动为高时，配置为接收与低电阻存储器单元相关联的感测放大器的输出信号的时控存储元件的输出会被驱动到高值。备选地，在基准感测放大器的输出为高后，时控的存储元件会输出低信号。因此，基准感测放大器值与存储器单元感测放大器输出的比较允许在读取操作期间考虑到位线充电速度。

因此，如图4b中所示，可以协同电压电平感测方案使用如本文中提供的斜率检测方法，其将单元电流转换为位线电压并将位线电压转换到时域。由于基准感测放大器为基准时间提供数字信号而非比如电压或电流的模拟信号（目前技术水平），所提出的感测方案改善了系统的噪声鲁棒性。

在一个实施例中，如上所述，存储器电路400包括架构，其中单元选择晶体管连接到位线并配置为将位线耦合到浮栅晶体管，其配置为存储与数据状态相关联的电荷。在这样的架构中，感测放大器可以配置为使用源极侧感测来优化最小位线电容与最大读取电流的结合。因此，配置为操作源极侧感测的感测放大器改善了读取窗口以及系统的噪声鲁棒性。

图5图示了配置为实现普通电压电平感测与斜率检测以增强读取操作的存储器电路500的框图。如图5中所示，感测放大器504可以配置为包括电压电平检测器506，其配置为接收耦合到存储器阵列502的位线的输出。电压电平检测器506耦合到斜率检测构件508，其可以包括斜率确定构件510和斜率调节构件512。

斜率确定构件510配置为确定位线电压的斜率。在一个实施例中，斜率确定构件510配置为通过对提供给位线的存储器单元电流进行积分来确定位线电压的斜率。例如，电容元件可以配置为在一定时间内对存储器单元电流进行积分，直到其达到预定值为止。存储器单元电流达到预定值所花费的时间指示位线充电电压的斜率（例如，长充电时间指示小斜率，短充电时间指示大斜率）。

斜率调节构件512配置为使用所确定的斜率以在反馈环中调节位线电压的斜率（例如提供给位线的电流）。例如，在一个实施例中如果检测到大斜率，则源极跟随器可以将位线电压的斜率偏移大量，以便其在较早的时间达到电压电平检测器的阈值（例如对于低电阻存储器单元来说），而如果检测到较小的斜率，则源极跟随器可以将位线电压的斜率偏移较小量。

图6a和图6b图示配置为操作时域电压电平感测方案的感测放大器电路的更详细实施例。图6a图示如本文中提供的源极侧感测电路600的框图。图6b图示感测方案的对应时序图606。

参考图6a，位线感测放大器SA₀耦合到位线BL₀，以及基准感测放大器SA_REF耦合到位线BL_REF。位线BL₀和BL_REF分别耦合到切换晶体管602和604，其配置为在开始对位线上的电压积分之前在存储器阵列的放电期间将位线放电到地。相应感测放大器（例如SA₀、SA_REF）配置为在将偏置电压V_BIAS与位线电压进行比较的共用栅极配置中操作。

存储器单元向位线BL₀/BL_REF提供存储器单元电流，其通过存储器单元电流的积分来提升位线电压。位线BL₀/BL_REF进一步耦合到电流镜，该电流镜包括四个晶体管：N1、N2、P1和P2。晶体管N1耦合到位线BL₀/BL_REF。晶体管N2耦合到偏置电压。只要位线电压低于偏置电压，则晶体管N1在导通状态中操作，因为其具有比晶体管N2更大的栅极源极电压。然而，如果位线电压达到偏置电压，则晶体管N1关断，导致经由晶体管P1提供的偏置电流将节点K1提升到导致由感测放大器输出的信号的电压。

在图6b的信号图中图示了感测操作。该感测以两个阶段操作：放电阶段和感测阶段。在放电阶段中（例如在t1之前），先前的读取操作（信号图610-616）快速地稳定到零以将存储器准备好用于下次读取。例如，存储器阵列的选择位线（例如BL1）需要从预充电状态（例如具有1.2V的电压）放电到地（0V）以便提供VDS偏置和对应的单元电流。

在第一时间t1，在完成放电之后，存储器单元电流将位线电容从VSS充电到电源电压VDD。信号图612图示位线BL0的位线充电电压对于低电阻存储器单元来说为“0”而对于高电阻存储器单元来说为“1”。如先前解释的，低电阻存储器单元的位线充电电压“0”会在时间t2达到偏置电压，该时间t2早于高电阻存储器单元的位线充电电压达到偏置电压的时间t4。

为了评估感测放大器的输出SA₀，基准位线的位线充电电压将在时间t3达到偏置电压，该时间t3大于t2且小于t4。在时间t2达到阈值电压的基准位线电压在时间t2将触发器/锁存器FF_n从透明状态设置为存储状态，由于基准信号对触发器进行时控。如果感测放大器SA₀正在读取高电阻单元，则触发器FF在时间t4生成输出信号，其生成保持0的数据输出（S_DO），而如果感测放大器SA₀正在读取低电阻单元，则触发器FF_n在时间t1生成输出信号，其数据输出（S_DO）会变高。

图7a图示配置为采用电压电平和斜率检测的感测放大器700的更详细实施例。该感测放大器700包括用于电平检测和用于斜率检测的不同电路，其相互作用以向电压电平感测提供斜率检测。在图7b中示出图示感测放大器700的操作的仿真结果。

为了电平检测，感测放大器700包括：电流镜，具有晶体管N1和N2，配置为用作电压电平检测器。在位线电压达到偏置电压电平之前，晶体管N2接通（例如导通），但是当位线电压达到偏置电压电平时，晶体管N2关断（例如变得不导通），且由感测放大器输出信号。

为了电平和斜率检测，由P2供应的电流ibias_var具有两个分量：icap和ibias0，其中ibias0是恒定偏移电流，而icap是依赖于位线斜率的动态位线充电电流。ibias_var的值可以通过向感测放大器700添加源极跟随器构件702和斜率控制电压源704来实现，以为INT节点生成斜率相关位线充电电流ibias_var。

由晶体管P5和P3构成的源极跟随器构件702配置为将位线电压偏移到节点LS的电压值=Vbitline+VGSp，其中Vbitline是位线电压且其中VGSp是晶体管P5的动态栅极-源极电压，其是位线充电电压的斜率的函数。

斜率控制电压源704包括PMOS二极管P4，其与晶体管P2一起工作作为电流镜并包括第一和第二支路。第一支路（包括可调节晶体管N3和可调节电容器C1）配置为：当晶体管N3接通时，选择性地生成被提供给接地电容器C1的动态电容充电电流icap。在操作期间，晶体管N3利用动态输入电压来偏置，该动态输入电压依赖于位线斜率且改变晶体管N3的电阻。位线斜率越高，则动态电阻越低且动态电容充电电流icap越高。第二支路（包括晶体管N4）添加恒定电流部分ibias0，其也帮助实现P4的适当偏置。

例如，在节点LS处的偏移位线电压被施加到晶体管N3的栅极，其接通以向电容C1提供电荷。位线上升得越快，则在LS处的电压上升得越快，导致晶体管N3向电容器C1驱动更多的动态电容充电电流icap。例如，如果位线充电电压的斜率为高，则将迅速地对电容器C1进行充电，从而导致动态电容充电电流icap为高。备选地，如果位线充电电压的斜率为低，则将缓慢地对电容器C1进行充电，从而导致动态电容充电电流icap为低。

利用二极管连接的晶体管P4来测量动态电容充电电流icap加上偏移电流ibias0 icap。由于晶体管P4和P2包括电流镜结构，因此从P2到位线的充电电流依赖于位线充电电压的斜率。以此方式，当晶体管N2处于关断状态时，如果位线电压斜率为高（例如感测到低电阻单元状态），则迅速对INT节点进行充电，并且在时间上较早地生成信号SA_OUT。倘若位线电压斜率为低（例如感测到高电阻单元状态），则缓慢地对INT节点进行充电，导致数字输出信号SA_OUT的高延迟。

会认识到，在一个实施例中，对于与高电阻存储器单元相关联的位线（也就是配置为缓慢充电的位线）来说，可以降低偏移电流ibias0以降低位线电压的斜率（也就是提供给位线的电流量），从而在稍迟时间将信号的输出驱动到高数据状态。在这样的实施例中，对高电阻存储器单元的充电速率的调节可以进一步改善感测放大器的读取裕量。

在图7b中绘制了对于感测放大器700的仿真结果。图7b图示处于低V_T状态的存储器单元的情况，其中斜率检测加速了读取操作。尤其，节点INT将首先跟随位线电压（例如当N2处于接通状态），以及当位线电压达到偏置电压时，INT节点被迅速充电到VDD（例如当N2处于关断状态时）。因此，当INT电压达到感测放大器的阈值电压时，数字输出信号SA_OUT基于由于斜率检测所导致的位线电流的增强来执行从VSS到VDD的迅速转变。

图8图示用于通过确定位线充电电压的斜率并结合电压电平感测方案使用所确定的斜率来改善存储器读取的示例性方法800的流程图。

虽然下文将方法800图示和描述为一系列动作或事件，但是会认识到，不要在限制性意义上解释这些动作或事件的图示次序。例如，一些动作可以以不同次序和/或与除了本文中图示和/或描述的那些之外的其他动作或事件并行地发生。另外，可能并非需要所有的图示动作来实现本文中公开内容的一个或多个方面或实施例。而且，本文中描绘的一个或多个动作可以以一个或多个单独的动作和/或阶段来执行。

此外，要求保护的主题可以实现为方法、设备或制造商品，其使用标准的编程和/或工程技术来产生软件、固件、硬件或其任何结合以控制计算机实现所公开的主题（例如图3、5、7a等中示出的电路是可以用于实现方法800的电路的非限制性示例）。如本文中使用的术语“制造商品”旨在涵盖从任何计算机可读装置、载体或媒体可访问的计算机程序。当然，本领域的技术人员将意识到，可以对该结构进行很多修改而不偏离要求保护的主题的范围或精神。

在802，确定位线电压的斜率。位线电压的斜率是基于提供给位线的电流（例如来自存储器单元）。在一个实施例中，可以通过对存储器单元电流进行积分来确定位线充电电压的斜率。例如，电容元件可以配置为在一定时间上对存储器单元电流进行积分直到它达到预定值为止。存储器单元电流达到预定值所花费的时间指示位线充电电压的斜率（例如长充电时间指示小斜率，短充电时间指示大斜率）。

在804，基于确定的斜率来调节位线电压的斜率。在一个实施例中，可以通过向存储器单元电流添加斜率相关动态电流来调节位线电压的斜率（例如位线电压的充电速率）。在一个实施例中，如果检测到大斜率（例如对于低电阻、高电流存储器单元来说），则可以偏移位线的电压以便其在较早的时间达到电压电平检测器的阈值。

在806，将调节后的位线电压与阈值电压值进行比较。位线电压与阈值电压值的比较可以是电平感测方案的部分，其中当位线电压达到阈值电压值时，生成感测放大器信号。

在808，将调节后的位线达到阈值电压所花费的时间与基准位线达到阈值所花费的时间进行比较。在一个实施例中，电平感测方案可以包括时域电平感测，其中基准信号基于位线电压达到预定阈值（例如偏置电压）的时间而在低和高电阻状态之间进行区分。例如，如果位线电压在比基准信号达到预定阈值（例如偏置电压）较早的时间达到相同的预定阈值，则位线电压与低VT单元（例如存储高数据状态）相关联。

虽然关于一个或多个实现方式示出并描述了公开内容，但是基于对此说明书和附图的阅读和理解，本领域的其他技术人员会想到等效的更改和修改。该公开内容包括所有这些修改和更改，且仅仅由所附权利要求书的范围来限制。尤其，关于利用上述构件（例如元件和/或资源）执行的各种功能，用于描述这些构件的术语旨在对应于（除非另外指明）执行所描述构件的指定功能（例如功能上等效）的任何构件，即便结构上不等效于在本文中图示的公开内容的示例性实现方式中执行该功能的所公开结构。另外，虽然公开内容的特定特征可能关于数个实现方式中的仅仅一个进行了公开，但是该特征可以如针对任何给定或特定应用可能期望和有益的那样与其他实现方式的一个或多个其他特征结合。另外，如在此申请和所附权利要求书中使用的冠词“a（一）”和“an（一个）”要被解释为意指“一个或多个”。

此外，就在详细说明书或权利要求书中使用术语“包含”、“具有”、“带有”或其变型来说，这些术语旨在以类似于术语“包括”的方式为包含性的。

Claims (20)

1.一种存储器电路，包括：

存储器单元，配置为生成向相关联的位线提供电荷的存储器单元电流，其中在位线上的电荷作为时间的函数增加以生成具有斜率的位线电压；

斜率检测构件，耦合到位线并配置为检测位线电压的斜率并基于所确定的斜率来增强位线电压的斜率；以及

电平检测构件，配置为检测位线的电压电平并且当位线电压大于阈值电压电平时生成感测放大器输出信号。

2.根据权利要求1的存储器电路，其中增强位线电压的斜率包括对于与低电阻状态存储器单元相关联的位线来说利用第一因子增加位线电压的斜率，以及其中增强位线电压的斜率包括对于与较高电阻状态存储器相关联的位线来说利用第二因子增加位线电压的斜率，其中所述第一因子大于第二因子。

3.根据权利要求1的存储器电路，其中所述斜率检测构件包括积分器，所述积分器配置为在时间上对位线的存储器单元电流进行积分并根据积分的电流确定斜率。

4.根据权利要求1的存储器电路，包括：

基准感测放大器，配置为生成基准输出信号，所述基准感测放大器具有第一输入和第二输入，所述第一输入耦合到阈值电压信号，而所述第二输入耦合到与中间电阻存储器单元相关联的基准位线，所述中间电阻存储器单元提供的电流低于由存储高数据状态的存储器单元提供的电流且高于由存储低数据状态的存储器单元提供的电流；

其中如果基准输出信号在位线达到目标电平之前的时间为低，则评估电路会生成高数据状态，以及其中如果基准输出信号在位线达到目标电平之后的时间为高，则所述评估电路会生成低数据状态。

5.根据权利要求4的存储器电路，其中所述中间电阻存储器单元包括适当计数的高电阻存储器单元和低电阻存储器单元以提供中间存储器单元电流。

6.根据权利要求4的存储器电路，其中所述评估电路包括存储元件，所述存储元件配置为进行对感测放大器输出信号的时控采样。

7.根据权利要求6的存储器电路，其中配置为进行时控采样的存储元件包括锁存器，所述锁存器被利用基准输出信号时控并且被配置为接收感测放大器输出信号。

8.根据权利要求1的存储器电路，其中所述电平检测构件包括电流镜，所述电流镜具有耦合到位线的第一晶体管和耦合到保持在阈值电压电平上的偏置电压的第二晶体管，以及

其中当位线电压达到阈值电压电平时，第一晶体管关断，导致感测放大器输出所述感测放大器输出信号。

9.根据权利要求1的存储器电路，其中斜率检测构件包括：

斜率控制电压源，包括第一晶体管和PMOS二极管，所述第一晶体管配置为提供动态位线充电电流，且所述PMOS二级管与所述第一晶体管一起作为电流镜操作，

其中所述PMOS二极管耦合到第二可调节晶体管，所述第二可调节晶体管具有与位线的斜率成比例的电阻，所述第二可调节晶体管配置为：当第二可调节晶体管接通时，适当地生成提供给可调节电容器的动态电容充电电流，

其中利用所述第一晶体管提供的动态位线充电电流依赖于动态电容充电电流。

10.根据权利要求9的存储器电路，所述斜率检测构件包括源极跟随器构件，所述源极跟随器构件包括第三晶体管，所述第三晶体管的漏极在第一节点处耦合到第四晶体管的源极，所述第一节点耦合到第二可调节晶体管的栅极。

11.一种感测放大器电路，包括：

斜率检测构件，配置为确定位线电压的斜率并通过反馈循环来增强斜率以增加与具有低电阻状态的存储器单元相关联的位线的充电速度；以及

电平检测构件，配置为当位线电压大于阈值电压电平时生成感测放大器输出信号；

其中增强位线的斜率减少位线达到阈值电压电平所花费的时间。

12.根据权利要求11的电路，其中增强位线电压的斜率包括对于与低电阻状态存储器单元相关联的位线来说利用第一因子增加位线电压的斜率，以及其中增加位线电压的斜率包括对于与较高电阻状态存储器相关联的位线来说利用第二因子增加位线电压的斜率，其中所述第一因子大于第二因子。

13.根据权利要求11的电路，包括：

基准感测放大器，配置为生成基准输出信号，所述基准感测放大器具有第一输入和第二输入，所述第一输入耦合到阈值电压信号，而所述第二输入耦合到与中间电阻存储器单元相关联的基准位线，所述中间电阻存储器单元提供的电流低于由存储高数据状态的存储器单元提供的电流且高于由存储低数据状态的存储器单元提供的电流；

其中如果基准输出信号在位线达到目标电平之前的时间为低，则评估电路会生成第一数据状态，以及其中如果基准输出信号在位线达到目标电平之后的时间为高，则所述评估电路会生成第二不同的数据状态。

14.根据权利要求13的电路，其中所述中间电阻存储器单元包括适当计数的高电阻存储器单元和低电阻存储器单元，其提供中间存储器单元电流。

15.根据权利要求13的电路，其中所述评估电路包括存储元件，所述存储元件配置为进行对感测放大器输出信号的时控采样。

16.根据权利要求11的电路，其中所述电平检测构件包括电流镜，所述电流镜具有耦合到位线的第一晶体管和耦合到保持在阈值电压电平上的偏置电压的第二晶体管，以及

其中当位线电压达到阈值电压电平时，第一晶体管关断，导致感测放大器输出所述感测放大器输出信号。

17.根据权利要求11的电路，其中斜率检测构件进一步包括：斜率控制电压源，包括第一晶体管和PMOS二极管，所述第一晶体管配置为提供动态位线充电电流，且所述PMOS二级管与所述第一晶体管一起作为电流镜操作，

其中所述PMOS二极管耦合到第二可调节晶体管，所述第二可调节晶体管具有与位线的斜率成比例的电阻，所述第二可调节晶体管配置为：当第二可调节晶体管接通时，适当地生成提供给可调节电容器的动态电容充电电流，

其中利用所述第一晶体管提供的动态位线充电电流依赖于动态电容充电电流。

18.一种用于读取存储器单元的方法，包括：

确定位线电压的斜率；

基于所确定的斜率来增强位线充电电压的斜率；以及

将增强后的位线电压与阈值电压值进行比较，以及基于增强后的位线电压达到阈值电压值的时间来提供感测放大器输出信号。

19.根据权利要求18的方法，其中增强位线电压的斜率包括对于与低电阻状态存储器单元相关联的位线来说利用第一因子增加位线电压的斜率，以及其中增加位线电压的斜率包括对于与较高电阻状态存储器相关联的位线来说利用第二因子增加位线电压的斜率，其中所述第一因子大于第二因子。

20.根据权利要求18的方法，进一步包括：

将增强后的位线电压达到阈值电压值的时间与基准信号达到阈值所花费的时间进行比较，其中如果增强后的位线电压达到阈值电压值所花费的时间短于基准信号达到阈值所花费的时间，则输出第一数据状态，以及其中如果增强后的位线电压达到阈值电压值所花费的时间长于基准信号达到阈值所花费的时间，则输出第二不同的数据状态。