CN111724830B - 一种电压增强型读出放大电路 - Google Patents

一种电压增强型读出放大电路 Download PDF

Info

Publication number
CN111724830B
CN111724830B CN201910204412.XA CN201910204412A CN111724830B CN 111724830 B CN111724830 B CN 111724830B CN 201910204412 A CN201910204412 A CN 201910204412A CN 111724830 B CN111724830 B CN 111724830B
Authority
CN
China
Prior art keywords
voltage
circuit
data
amplifying
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910204412.XA
Other languages
English (en)
Other versions
CN111724830A (zh
Inventor
王韬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201910204412.XA priority Critical patent/CN111724830B/zh
Publication of CN111724830A publication Critical patent/CN111724830A/zh
Application granted granted Critical
Publication of CN111724830B publication Critical patent/CN111724830B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Static Random-Access Memory (AREA)

Abstract

本发明实施例公开了一种电压增强型读出放大电路，所述电压增强型读出放大电路包括：存储读取电路，所述存储读取电路适于输出数据电压以及参考电压，所述数据电压以及参考电压基于读取所述存储读取电路存储的数据生成；分压放大电路，所述分压放大电路的输入端耦接所述存储读取电路，所述分压放大电路适于分别对所述数据电压以及参考电压进行放大，以输出对应所述数据电压的数据放大电压以及对应所述参考电压的参考放大电压；比较放大电路，所述比较放大电路耦接所述分压放大电路，所述比较放大电路适于比较所述数据放大电压以及所述参考放大电压，并输出比较信号。本发明实施例中的技术方案可以提升读出放大电路的判断裕量。

Description

一种电压增强型读出放大电路
技术领域
本发明涉及电路领域，尤其涉及一种电压增强型读出放大电路。
背景技术
磁性随机存储器(Magnetic Random Access Memory，MRAM)是一种新兴的非挥发性存储技术。它拥有高速的读写速度和高集成度，且可以被重复写入。
受工艺限制，MRAM单元在高阻和低阻两种状态时的电阻值比率较低，导致读出电路区分两种状态的判断窗口较小，判断裕量较低。
如何提升读出放大电路的判断裕量成为亟待解决的问题。
发明内容
本发明解决的问题是提升存储器读出电路的判断裕量。
为解决上述问题，本发明提供一种电压增强型读出放大电路，包括：存储读取电路，所述存储读取电路适于输出数据电压以及参考电压，所述数据电压以及参考电压基于读取所述存储读取电路存储的数据生成；分压放大电路，所述分压放大电路的输入端耦接所述存储读取电路，所述分压放大电路适于分别对所述数据电压以及参考电压进行放大，以输出对应所述数据电压的数据放大电压以及对应所述参考电压的参考放大电压；比较放大电路，所述比较放大电路耦接所述分压放大电路，所述比较放大电路适于比较所述数据放大电压以及所述参考放大电压，并输出比较信号。
可选的，所述分压放大电路包括：数据电压分压放大电路，所述数据电压分压放大电路适于对所述数据电压进行放大，并输出所述数据放大电压；参考电压分压放大电路，所述参考电压分压放大电路适于对所述参考电压进行放大，并输出所述参考放大电压。
可选的，所述数据电压分压放大电路包括：分压电路以及电压比较电路；所述电压比较电路与所述分压电路耦接，所述电压比较电路适于基于所述数据电压输出电源控制信号，所述电源控制信号用于控制所述电源与所述分压电路保持接通或断开；所述分压电路的输入端与所述电源耦接，所述分压电路适于根据所述电源提供的电压，输出所述数据放大电压。
可选的，所述分压电路包括：第一分压电路以及第二分压电路；所述第一分压电路的第一连接端分别与所述第二分压电路的第二连接端以及所述电压比较电路耦接，所述第一分压电路的第二连接端接地，所述第一分压电路适于对所述电源提供的电压进行分压，通过所述第一连接端输出支路电压；所述第二分压电路的第一连接端与所述电源耦接，所述第二分压电路适于对所述电源提供的电压进行分压，通过所述第一连接端输出所述数据放大电压；所述电压比较电路适于比较所述支路电压以及所述数据电压，根据比较结果输出所述电源控制信号。
可选的，若所述支路电压小于所述数据电压，所述电压比较电路输出的所述电源控制信号控制所述电源与所述分压电路保持接通，否则，所述电源控制信号控制所述电源与所述分压电路断开。
可选的，所述第一分压电路包括第一分压电阻，所述第二分压电路包括第二分压电阻，所述第二分压电阻与第一分压电阻的电阻比值为大于1的整数。
可选的，所述数据电压分压放大电路还包括：电源接入控制电路，所述电源接入控制电路分别与所述电压比较电路以及所述电源耦接，所述电源接入控制电路适于根据所述电源控制信号控制保持接通或断开，以接通或断开所述电源与所述分压电路。
可选的，所述电源接入控制电路包括：PMOS管，所述PMOS管的源极耦接至所述电源，所述PMOS管的漏极耦接至所述分压电路，所述PMOS管的栅极耦接至所述电压比较电路的输出端，所述PMOS管适于在所述电源接入控制信号的控制下保持接通或断开。
可选的，所述数据电压分压放大电路的放大倍数与所述参考电压分压放大电路的放大倍数相等。
可选的，所述数据电压分压放大电路的电路结构与所述参考电压分压放大电路的电路结构一致。
可选的，所述存储读取电路包括：负载电路，钳位电路，位线选择电路，至少一个数据单元电路以及至少一个参考单元电路；所述负载电路耦接至电源，所述负载电路适于在数据读取时，转换所述数据单元电路以及参考单元电路的电流为电压，输出所述数据电压以及参考电压；所述钳位电路与所述负载电路耦接，所述钳位电路适于钳制所述数据单元电路以及参考单元电路的位线电压；所述位线选择电路分别与所述钳位电路、所述数据单元电路以及参考单元电路耦接，所述位线选择电路适于选择待读取的数据单元电路以及参考单元电路；所述数据单元电路适于存储动态数据；所述参考单元电路适于存储用于所述动态数据参考的参考数据。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明实施例中，电压增强型读出放大电路包括存储读取电路、分压放大电路以及比较放大电路，所述存储读取电路适于输出数据电压以及参考电压，所述数据电压以及参考电压基于读取所述存储读取电路存储的数据生成，所述分压放大电路的输入端耦接所述存储读取电路，所述分压放大电路适于分别对所述数据电压以及参考电压进行放大，以输出对应所述数据电压的数据放大电压以及对应所述参考电压的参考放大电压，所述比较放大电路耦接所述分压放大电路，所述比较放大电路适于比较所述数据放大电压以及所述参考放大电压，并输出比较信号。从而，通过分压放大电路对数据电压以及参考电压进行放大后输出比较，可以增大数据电压以及参考电压的判断窗口，进而可以提升读出放大电路的判断裕量。
进一步，通过设置数据电压分压放大电路以及参考电压分压放大电路，分别对数据电压以及参考电压进行放大，数据电压以及参考电压的放大输出过程互不影响，从而可以提升输出的数据放大电压以及参考放大电压的准确性。
进一步，通过第一分压电路以及第二分压电路对所述电源提供的电压进行分压，可以使输出的支路电压小于输出的数据放大电压，在支路电压与数据电压一致时，可以确定数据放大电压大于数据电压，从而可以实现对数据电压的放大。
进一步，数据电压分压放大电路的放大倍数与所述参考电压分压放大电路的放大倍数，可以使数据电压和参考电压的比值与数据放大电压和参考放大电压的比值一致，从而不影响读出放大电路的输出结果。
进一步，通过使数据电压分压放大电路的电路结构与所述参考电压分压放大电路的电路结构一致，可以使分压放大电路的各电路组成部分对数据电压以及参考电压的作用相同，可以减少因电路结构不同而造成的误差。
附图说明
图1是一种读出放大电路的结构示意图；
图2是本发明实施例中一种电压增强型读出放大电路的结构示意图；
图3是本发明实施例中一种数据电压分压放大电路的结构示意图；
图4是本发明一具体实施例中电压增强型读出放大电路的结构示意图。
具体实施方式
由背景技术可知，如何提升读出放大电路的判断裕量成为亟待解决的问题。
在MRAM中，可以通过改变MRAM存储单元电路的电阻状态，使其可以在高电阻态RH和低电阻态RL之间进行切换，从而利用这种性质储存数据信息，例如，RH对应数据比特“1”，RL对应数据比特“0”，或者，反之亦可。
一种存储单元电路可以由数据存储电路与访问控制电路组成，其中，数据存储电路可以具有RL与RH两种电阻态，访问控制电路可以包括一个NMOS字线选择晶体管，所述存储单元电路的这种电路结构可以称为1R1T结构。
如附图1所示，在一种MRAM中，一个MRAM存储器可以包括两种存储单元电路，一种是数据单元电路14，其电阻状态可变，可以记为Rdata，用于存储二进制数据；另一种是参考单元电路15，其电阻状态已知，可以记为Rref，用于读取数据时，给数据单元电路14提供判决参考。
在读取数据时，可以通过给数据单元电路14和参考单元电路15同时施加相同的电流来检测它们相应的电压，或者施加相同的电压来检测它们相应的电流，然后通过比较放大器16进行对比，判断出数据单元电路14中存储的数据信息。
更具体地，如果数据单元电路14为低电阻态RL，可以通过比较放大器16检测到数据单元电路14的数据电压Vdata小于参考单元电路15的参考电压Vref，判决数据比特为“0”；如果数据单元电路14为高电阻态RH，则可以检测到数据单元电路14的数据电压Vdata大于参考单元电路15的参考电压Vref，判决数据比特为“1”，或者反之亦可。
在图1所示的读出放大电路中，位线选择电路13选择待读取的数据单元电路14以及参考单元电路15，钳位电路12用于钳制数据单元电路14以及参考单元电路15的位线电压。
在给数据单元电路14和参考单元电路15同时施加相同的电流后，通过负载电路11将数据单元电路14以及参考单元电路15的电流转换为数据电压Vdata以及参考电压Vref输出，并对输出的数据电压Vdata以及参考电压Vref进行比较，得到数据电压Vdata与参考电压Vref的差值Vdata-Vref，由于数据电压Vdata以及参考电压Vref的判断窗口均较小，因此读出放大电路的判决裕量较小，难以对数据电压Vdata进行准确判定。
本发明实施例中，电压增强型读出放大电路可以包括存储读取电路、分压放大电路以及比较放大电路，所述存储读取电路适于输出数据电压以及参考电压，所述数据电压以及参考电压基于读取所述存储读取电路存储的数据生成，所述分压放大电路的输入端耦接所述存储读取电路，所述分压放大电路适于分别对所述数据电压以及参考电压进行放大，以输出对应所述数据电压的数据放大电压以及对应所述参考电压的参考放大电压，所述比较放大电路耦接所述分压放大电路，所述比较放大电路适于比较所述数据放大电压以及所述参考放大电压，并输出比较信号。从而，通过分压放大电路对数据电压以及参考电压进行放大后输出比较，可以增大数据电压以及参考电压的判断窗口，进而可以提升读出放大电路的判断裕量。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明具体实施例做详细的说明。
参照图2是所示的电压增强型读出放大电路的结构示意图，在本发明实施例中，电压增强型读出放大电路20可以包括：
存储读取电路21，所述存储读取电路21适于输出数据电压以及参考电压，所述数据电压以及参考电压基于读取所述存储读取电路21存储的数据生成；
分压放大电路22，所述分压放大电路22的输入端耦接所述存储读取电路21，所述分压放大电路22适于分别对所述数据电压以及参考电压进行放大，以输出对应所述数据电压的数据放大电压以及对应所述参考电压的参考放大电压；
比较放大电路23，所述比较放大电路23耦接所述分压放大电路22，所述比较放大电路23适于比较所述数据放大电压以及所述参考放大电压，并输出比较信号。
其中，本发明实施例中所述“耦接”为直接连接或间接连接，后文中“耦接”的含义一致，不进行一一说明。
图4示出了本发明一具体实施例中电压增强型读出放大电路的结构示意图，在具体实施中，所述比较放大电路23可以包括第一电压比较放大器VC1，所述第一电压比较放大器VC1的两个输入分别输入所述数据放大电压NVdata以及所述参考放大电压NVref，所述第一电压比较放大器VC1对所述数据放大电压NVdata以及所述参考放大电压NVref进行比较，根据所述比较结果，可以输出比较信号。
在具体实施中，可以以所述第一电压比较放大器VC1能够进行比较的有效电压的大小，对所述数据电压Vdata以及参考电压Vref进行放大。
通过对数据电压以及参考电压进行放大，得到数据放大电压以及参考放大电压，可以增大数据电压以及参考电压的判断窗口，进而可以增大数据电压与参考电压之间的电压差，使电压增强型读出放大电路的判断裕量得到较大的改善。
继续参考图2，在具体实施中，所述分压放大电路22可以包括：数据电压分压放大电路221以及参考电压分压放大电路222，所述数据电压分压放大电路221适于对所述数据电压进行放大，并输出所述数据放大电压，所述参考电压分压放大电路222适于对所述参考电压进行放大，并输出所述参考放大电压。
通过设置数据电压分压放大电路以及参考电压分压放大电路，分别对数据电压以及参考电压进行放大，数据电压以及参考电压的放大输出过程互不影响，从而可以提升输出的数据放大电压以及参考放大电压的准确性。
在本发明一具体实现中，所述数据电压分压放大电路221的放大倍数与所述参考电压分压放大电路222的放大倍数相等。
通过设置数据电压分压放大电路的放大倍数与参考电压分压放大电路的放大倍数相等，可以使数据电压和参考电压的比值与数据放大电压和参考放大电压的比值一致，从而不影响读出放大电路的输出结果。
在本发明另一具体实现中，所述数据电压分压放大电路221的电路结构与所述参考电压分压放大电路222的电路结构一致。
通过使数据电压分压放大电路的电路结构与所述参考电压分压放大电路的电路结构一致，可以使分压放大电路的各电路组成部分对数据电压以及参考电压的作用相同，可以减少因电路结构不同而造成的误差。
参考图3，在具体实施中，所述数据电压分压放大电路221可以包括：分压电路31以及电压比较电路32。
在具体实施中，所述电压比较电路32与所述分压电路31耦接，所述电压比较电路32适于基于所述数据电压输出电源控制信号，所述电源控制信号用于控制所述电源与所述分压电路保持接通或断开，所述分压电路31的输入端与所述电源耦接，所述分压电路31适于根据所述电源提供的电压，输出所述数据放大电压。
在具体实施中，在所述电源与所述分压电路31保持接通时，所述分压电路31随着电源提供的电压的升高，使输出的数据放大电压逐渐升高，当所述电源与所述分压电路31断开时，所述分压电路31输出的所述数据放大电压将保持稳定。
进一步，所述分压电路31可以包括：第一分压电路311以及第二分压电路312。
其中，所述第一分压电路311的第一连接端分别与所述第二分压电路312的第二连接端以及所述电压比较电路32耦接，所述第一分压电路311的第二连接端接地，所述第一分压电路311适于对所述电源提供的电压进行分压，通过所述第一连接端输出支路电压。
所述第二分压电路312的第一连接端与所述电源耦接，所述第二分压电路312适于对所述电源提供的电压进行分压，通过所述第一连接端输出所述数据放大电压。
在具体实施中，所述电压比较电路32适于比较所述支路电压以及所述数据电压，根据比较结果输出所述电源控制信号。
本领域技术人员可以理解的是，本发明实施例中的“第一”、“第二”仅为表述方便，并不代表对其实现方式的具体限制。
结合参考图4所示的电压增强型读出放大电路，在具体实施中，所述电压比较电路32可以包括第二电压比较放大器VC2。所述第二电压比较放大器VC2的两个输入端分别输入所述支路电压VX以及所述数据电压Vdata，所述第二电压比较放大器VC2对所述支路电压VX以及所述数据电压Vdata进行比较，根据比较结果输出所述电源控制信号STPdata。
在具体实施中，若所述支路电压VX小于所述数据电压Vdata，所述电压比较电路32输出的所述电源控制信号STPdata控制所述电源Vdd1与所述分压电路31保持接通，否则，所述电压比较电路32输出的所述电源控制信号STPdata控制所述电源Vdd1与所述分压电路31断开。
通过第一分压电路以及第二分压电路对所述电源提供的电压进行分压，可以使输出的支路电压小于输出的数据放大电压，在支路电压与数据电压一致时，可以确定数据放大电压大于数据电压，从而可以实现对数据电压的放大。
在具体实施中，所述第一分压电路311可以包括第一分压电阻，所述第二分压电路312可以包括第二分压电阻，所述第二分压电阻与第一分压电阻的电阻比值为大于1的整数。
在具体实施中，所述第一分压电阻与第二分压电阻可以是单个电阻，也可以是集成的多个电阻，对此不做限制。
在图4所示的电压增强型读出放大电路中，为了体现第一分压电阻与第二分压电阻的比值关系，所述第一分压电阻通过一个电阻示意，所述第二分压电阻通过三个电阻示意。本领域的技术人员可以理解的是，此处仅为举例说明，并非对第二分压电阻与第一分压电阻的大小以及比值的限制。
在其他实施例中，所述第一分压电阻以及第二分压电阻也可以分别是可变电阻，可以通过调整可变电阻的阻值调整所述第二分压电阻与第一分压电阻的电阻比值，从而可以调整所述分压电路31的放大倍数。
继续参考图3，在具体实施中，所述数据电压分压放大电路221还可以包括电源接入控制电路33，所述电源接入控制电路33分别与所述电压比较电路32以及所述电源耦接，所述电源接入控制电路33适于根据所述电源控制信号的控制保持接通或断开，以接通或断开所述电源与所述分压电路31。
在具体实施中，所述电源接入控制电路33可以是刀开关、MOS管、或者是具有接通与断开功能的器件，所述电源接入控制电路33可以根据所述电源控制信号的电平状态保持接通或断开。
在图4所示的电压增强型读出放大电路中，所述电源接入控制电路33可以包括：PMOS管MP0，所述PMOS管MP0的源极耦接至所述电源Vdd1，所述PMOS管MP0的漏极耦接至所述分压电路31，所述PMOS管MP0的栅极耦接至所述电压比较电路32的输出端，所述PMOS管MP0适于在所述电源控制信号STPdata的控制下保持接通或断开。
如前所述，所述电压比较电路32可以包括第二电压比较放大器VC2，在具体实施中，当所述第二电压比较放大器VC2输出的电源控制信号STPdata为高电平时，所述PMOS管MP0保持接通，当所述第二电压比较放大器VC2输出的电源控制信号STPdata为低电平时，所述PMOS管MP0断开。在其他实施例中，也可以相反的电位状态，对此不做限制。
通过以PMOS管接通或断开所述电源与所述分压电路，从而可以使用半导体器件中已有PMOS管实现电路的控制，可以减少外部器件的接入，进而可以节约因接入外部器件而增加的制造成本。
继续参考图4，在具体实施中，参考电压分压放大电路222的电路结构可以与所述数据电压分压放大电路221的电路结构一致，对于参考电压分压放大电路222的电路结构可以参见前述数据电压分压放大电路221的描述，此处不做赘述。
在具体实施中，电压分压放大电路222中的电压比较放大器VC3可以对电压分压放大电路222的支路电压Vy以及所述参考电压Vref进行比较，输出用于控制PMOS管MP1接通与断开的电源控制信号STPref，所述PMOS管MP1用于控制电源Vdd1接入所述电压分压放大电路222的分压电路。
继续参考图2，在具体实施中，所述存储读取电路21可以包括：负载电路211，钳位电路212，位线选择电路213，至少一个数据单元电路214以及参考单元电路215。
其中，所述负载电路211耦接至电源，所述负载电路211适于在数据读取时，转换所述数据单元电路214以及参考单元电路215的电流为电压，输出所述数据电压以及参考电压。
结合参考图3和图4，在具体实施中，所述负载电路211可以包括第三PMOS管P0以及第四PMOS管P1。所述第三PMOS管P0的源极与所述电源Vdd2耦接，所述第三PMOS管P0的栅极适于耦接至负载控制信号Vbias_iref，所述第三PMOS管P0适于在所述负载控制信号Vbias_iref的控制下，转换所述数据单元电路214的数据电流Idata为数据电压Vdata并输出；所述第四PMOS管P1的源极与所述电源Vdd2耦接，所述第四PMOS管P1的栅极耦接至负载控制信号Vbias_iref，所述第四PMOS管P1适于在所述负载控制信号Vbias_iref的控制下，转换所述参考单元电路215的参考电流Iref为参考电压Vref并输出。
本领域技术人员可以理解的是，在其他实施例中，所述负载电路211也可以是其他的电路结构，例如，所述负载电路211也可以是其他的电阻性器件，对此不做限定。
参考图4，在具体实施中，用于数据电压分压放大电路221以及参考电压分压放大电路222的电源Vdd1与用于负载电路211的电源Vdd2可以是同一电源，也可以是不同电源，对此不做限制。
在具体实施中，电源Vdd1提供的电压值可以大于电源Vdd2提供的电压值，以此满足电路控制的需求。
在具体实施中，所述钳位电路212与所述负载电路211耦接，所述钳位电路212适于钳制所述数据单元电路214以及参考单元电路215的位线电压。
继续参考图4，所述钳位电路212可以包括第一NMOS管N0以及第二NMOS管N1。所述第一NMOS管N0的漏极与所述第一PMOS管P0的漏极耦接，所述第一NMOS管N0的栅极耦接至钳位控制信号VBL_clamp，所述第二NMOS管N1的漏极与所述第二PMOS管P1的漏极耦接，所述第二NMOS管N1的栅极适于耦接至钳位控制信号VBL_clamp，所述第一NMOS管N0以及所述第二NMOS管N1适于在同一钳位控制信号VBL_clamp的控制下，钳制所述数据单元电路214以及所述参考单元电路215的位线电压，以避免因为误操作导致所述数据单元电路214以及所述参考单元电路215位线电压过大而损坏。
在具体实施中，所述位线选择电路213分别与所述钳位电路212、所述数据单元电路214以及参考单元电路215耦接，所述位线选择电路212适于选择待读取的数据单元电路214以及参考单元电路215。
具体的，所述位线选择电路213可以包括第一位线选择开关YMUXcell以及第二位线选择开关YMUXref，所述第一位线选择开关YMUXcell的第一连接端与所述第一NMOS管N0的源极耦接，所述第一位线选择开关YMUXcell用于选取待读取的数据单元电路214，所述第二位线选择开关YMUXref的第一连接端与所述第二NMOS管N1的源极耦接，所述第二位线选择开关YMUXref用于选取待读取的参考单元电路215。
在具体实施中，所述数据单元电路214适于存储动态数据。
具体的，所述数据单元电路214可以包括电阻Rdata以及第三NMOS管Celldata。所述电阻Rdata可以是高阻态的电阻或者是低阻态的电阻，所述电阻Rdata的第一连接端与所述第一开关YMUXcell的第二连接端耦接，所述电阻Rdata适于存储动态数据。所述第三NMOS管Celldata的漏极耦接至所述电阻Rdata的第二连接端，所述第三NMOS管Celldata的栅极耦接至字线WL，所述第三NMOS管Celldata的源极接地，所述第三NMOS管Celldata适于在字线WL接入的信号的控制下接通或断开，以读取存储的动态数据。
在具体实施中，所述参考单元电路215适于存储用于所述动态数据参考的参考数据。
具体的，所述参考单元电路215可以包括电阻Rref以及第四NMOS管Cellref。所述电阻Rref的第一连接端与所述第二开关YMUXref的第二连接端耦接，所述电阻Rref适于存储参考数据。所述第四NMOS管Cellref的漏极耦接至所述电阻Rref的第二连接端，所述第四NMOS管Cellref的栅极耦接至字线WL，所述第四NMOS管Cellref的源极接地，所述第四NMOS管Cellref适于在字线WL接入的信号的控制下接通或断开，以读取存储的参考数据。
在具体实施中，耦接至所述第三NMOS管Celldata栅极的字线WL接入的信号以及耦接至所述第四NMOS管Cellref栅极的字线WL接入的可以是同一信号。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (9)

1.一种电压增强型读出放大电路，其特征在于，包括：
存储读取电路，所述存储读取电路适于输出数据电压以及参考电压，所述数据电压以及参考电压基于读取所述存储读取电路存储的数据生成；
分压放大电路，所述分压放大电路的输入端耦接所述存储读取电路，所述分压放大电路适于分别对所述数据电压以及参考电压进行放大，以输出对应所述数据电压的数据放大电压以及对应所述参考电压的参考放大电压；
比较放大电路，所述比较放大电路耦接所述分压放大电路，所述比较放大电路适于比较所述数据放大电压以及所述参考放大电压，并输出比较信号；
所述分压放大电路包括：
数据电压分压放大电路，所述数据电压分压放大电路适于对所述数据电压进行放大，并输出所述数据放大电压；
参考电压分压放大电路，所述参考电压分压放大电路适于对所述参考电压进行放大，并输出所述参考放大电压；
所述数据电压分压放大电路包括：分压电路以及电压比较电路；
所述电压比较电路与所述分压电路耦接，所述电压比较电路适于基于所述数据电压输出电源控制信号，所述电源控制信号用于控制所述电源与所述分压电路保持接通或断开；
所述分压电路的输入端与所述电源耦接，所述分压电路适于根据所述电源提供的电压，输出所述数据放大电压。
2.根据权利要求1所述的电压增强型读出放大电路，其特征在于，所述分压电路包括：第一分压电路以及第二分压电路；
所述第一分压电路的第一连接端分别与所述第二分压电路的第二连接端以及所述电压比较电路耦接，所述第一分压电路的第二连接端接地，所述第一分压电路适于对所述电源提供的电压进行分压，通过所述第一连接端输出支路电压；
所述第二分压电路的第一连接端与所述电源耦接，所述第二分压电路适于对所述电源提供的电压进行分压，通过所述第一连接端输出所述数据放大电压；
所述电压比较电路适于比较所述支路电压以及所述数据电压，根据比较结果输出所述电源控制信号。
3.根据权利要求2所述的电压增强型读出放大电路，其特征在于，若所述支路电压小于所述数据电压，所述电压比较电路输出的所述电源控制信号控制所述电源与所述分压电路保持接通，否则，所述电源控制信号控制所述电源与所述分压电路断开。
4.根据权利要求2所述的电压增强型读出放大电路，其特征在于，所述第一分压电路包括第一分压电阻，所述第二分压电路包括第二分压电阻，所述第二分压电阻与第一分压电阻的电阻比值为大于1的整数。
5.根据权利要求1所述的电压增强型读出放大电路，其特征在于，所述数据电压分压放大电路还包括：电源接入控制电路，所述电源接入控制电路分别与所述电压比较电路以及所述电源耦接，所述电源接入控制电路适于根据所述电源控制信号控制保持接通或断开，以接通或断开所述电源与所述分压电路。
6.根据权利要求5所述的电压增强型读出放大电路，其特征在于，所述电源接入控制电路包括：PMOS管，所述PMOS管的源极耦接至所述电源，所述PMOS管的漏极耦接至所述分压电路，所述PMOS管的栅极耦接至所述电压比较电路的输出端，所述PMOS管适于在所述电源接入控制信号的控制下保持接通或断开。
7.根据权利要求1所述的电压增强型读出放大电路，其特征在于，所述数据电压分压放大电路的放大倍数与所述参考电压分压放大电路的放大倍数相等。
8.根据权利要求1所述的电压增强型读出放大电路，其特征在于，所述数据电压分压放大电路的电路结构与所述参考电压分压放大电路的电路结构一致。
9.根据权利要求1所述的电压增强型读出放大电路，其特征在于，所述存储读取电路包括：负载电路，钳位电路，位线选择电路，至少一个数据单元电路以及至少一个参考单元电路；
所述负载电路耦接至电源，所述负载电路适于在数据读取时，转换所述数据单元电路以及参考单元电路的电流为电压，输出所述数据电压以及参考电压；
所述钳位电路与所述负载电路耦接，所述钳位电路适于钳制所述数据单元电路以及参考单元电路的位线电压；
所述位线选择电路分别与所述钳位电路、所述数据单元电路以及参考单元电路耦接，所述位线选择电路适于选择待读取的数据单元电路以及参考单元电路；
所述数据单元电路适于存储动态数据；
所述参考单元电路适于存储用于所述动态数据参考的参考数据。
CN201910204412.XA 2019-03-18 2019-03-18 一种电压增强型读出放大电路 Active CN111724830B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910204412.XA CN111724830B (zh) 2019-03-18 2019-03-18 一种电压增强型读出放大电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910204412.XA CN111724830B (zh) 2019-03-18 2019-03-18 一种电压增强型读出放大电路

Publications (2)

Publication Number Publication Date
CN111724830A CN111724830A (zh) 2020-09-29
CN111724830B true CN111724830B (zh) 2022-07-26

Family

ID=72562305

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910204412.XA Active CN111724830B (zh) 2019-03-18 2019-03-18 一种电压增强型读出放大电路

Country Status (1)

Country Link
CN (1) CN111724830B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117037871B (zh) * 2023-10-09 2024-02-27 之江实验室 存内计算结果的读出电路、读出方法及存储器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101064182A (zh) * 2006-04-24 2007-10-31 台湾积体电路制造股份有限公司 用以感测一存储单元阻态的电路及其方法
CN102122525A (zh) * 2011-04-14 2011-07-13 中国人民解放军国防科学技术大学 一种阻变存储单元读出放大电路
CN102479539A (zh) * 2010-11-22 2012-05-30 英飞凌科技股份有限公司 采用电平和斜率检测的自定时电流积分方案
CN104134460A (zh) * 2014-07-17 2014-11-05 北京航空航天大学 一种基于动态参考的非挥发存储器读取电路
CN107527639A (zh) * 2016-06-22 2017-12-29 中芯国际集成电路制造（天津）有限公司 存储器读取电路及其读取方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI291699B (en) * 2005-05-26 2007-12-21 Macronix Int Co Ltd Method of reading the bits of nitride read-only memory cell
US8923040B2 (en) * 2013-01-30 2014-12-30 Taiwan Semiconductor Manufacturing Co., Ltd. Accommodating balance of bit line and source line resistances in magnetoresistive random access memory

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101064182A (zh) * 2006-04-24 2007-10-31 台湾积体电路制造股份有限公司 用以感测一存储单元阻态的电路及其方法
CN102479539A (zh) * 2010-11-22 2012-05-30 英飞凌科技股份有限公司 采用电平和斜率检测的自定时电流积分方案
CN102122525A (zh) * 2011-04-14 2011-07-13 中国人民解放军国防科学技术大学 一种阻变存储单元读出放大电路
CN104134460A (zh) * 2014-07-17 2014-11-05 北京航空航天大学 一种基于动态参考的非挥发存储器读取电路
CN107527639A (zh) * 2016-06-22 2017-12-29 中芯国际集成电路制造（天津）有限公司 存储器读取电路及其读取方法

Also Published As

Publication number Publication date
CN111724830A (zh) 2020-09-29

Similar Documents

Publication Publication Date Title
US7885131B2 (en) Resistance change semiconductor memory device and method of reading data with a first and second switch circuit
US6219273B1 (en) Integrated semiconductor-magnetic random access memory system
JP2010055692A (ja) 読み出し回路及び読み出し方法
US10937467B2 (en) Device and method for data-writing
CN110797063B (zh) 忆阻器存储芯片及其操作方法
US20230343391A1 (en) Duo-level word line driver
US20240029765A1 (en) Methods for Programming and Accessing Resistive Change Elements Using Neutral Voltage Conditions
CN111755037B (zh) 读出放大电路以及mram电路
CN111724830B (zh) 一种电压增强型读出放大电路
JP2014154189A (ja) 抵抗変化型メモリカウンタベース読み出し回路
CN111755058A (zh) 一种动态反馈读出放大电路
EP0462866A2 (en) Semiconductor memory device
CN113327636B (zh) 读出放大器
CN113160861B (zh) Mram单元读取电路及读取方法、stt-mram
KR100304400B1 (ko) 데이터판독회로
WO2023089959A1 (ja) 半導体回路
CN111916124B (zh) 数据读取电路及存储单元
CN111755036A (zh) 一种频率比较型读出放大电路
CN111916133B (zh) 一种数据读取电路及存储单元
KR100766377B1 (ko) 반도체 메모리 장치
JPH05151781A (ja) ワードラインドライバ回路及びスイツチング回路
JP2878036B2 (ja) 半導体記憶装置
KR20240105386A (ko) 반도체 회로
CN117746946A (zh) Rram读取电路以及rram读取电路的读取方法
CN118072780A (zh) 一种存储阵列读操作方法及读电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant