CN111755036A - 一种频率比较型读出放大电路 - Google Patents

一种频率比较型读出放大电路 Download PDF

Info

Publication number
CN111755036A
CN111755036A CN201910236556.3A CN201910236556A CN111755036A CN 111755036 A CN111755036 A CN 111755036A CN 201910236556 A CN201910236556 A CN 201910236556A CN 111755036 A CN111755036 A CN 111755036A
Authority
CN
China
Prior art keywords
circuit
data
coupled
signal
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910236556.3A
Other languages
English (en)
Inventor
王韬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201910236556.3A priority Critical patent/CN111755036A/zh
Publication of CN111755036A publication Critical patent/CN111755036A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/06—Sense amplifier related aspects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/06—Sense amplifier related aspects
    • G11C2207/066—Frequency reading type sense amplifier

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明实施例公开了一种频率比较型读出放大电路，所述频率比较型读出放大电路包括：存储电路，负载电路以及转换比较电路：其中，所述存储电路适于存储数据；所述负载电路与所述存储电路耦接，适于根据所述存储电路存储的数据，输出检测信号，所述检测信号包括检测电压或检测电流中任一种；所述转换比较电路与所述负载电路耦接，所述转换比较电路适于转换所述检测信号为频率信号，并基于所述频率信号输出比较结果信号，所述比较结果信号用于指示所述负载电路读取的数据。本发明实施例中的技术方案可以提升读出放大电路的判断裕量。

Description

一种频率比较型读出放大电路
技术领域
本发明涉及电路领域，尤其涉及一种频率比较型读出放大电路。
背景技术
磁性随机存储器(Magnetic Random Access Memory，MRAM)是一种新兴的非挥发性存储技术。它拥有高速的读写速度和高集成度，且可以被重复写入。
在对MRAM单元进行数据读取时，通过给数据单元以及参考单元同时施加相同的电流(或电压)来检测他们相应的电压(或电流)，然后进行对比，即可判断出数据单元中存储的信息。
如何提升读取放大电路的判断裕量成为亟待解决的问题。
发明内容
本发明解决的问题如何提升读取放大电路的判断裕量。
为解决上述问题，本发明提供一种频率比较型读出放大电路，包括：存储电路，负载电路以及转换比较电路：其中，所述存储电路适于存储数据；所述负载电路与所述存储电路耦接，适于根据所述存储电路存储的数据，输出检测信号，所述检测信号包括检测电压或检测电流中任一种；所述转换比较电路与所述负载电路耦接，所述转换比较电路适于转换所述检测信号为频率信号，并基于所述频率信号输出比较结果信号，所述比较结果信号用于指示所述负载电路读取的数据。
可选的，所述检测信号包括数据信号以及参考信号，所述转换比较电路包括：第一振荡计数电路、第二振荡计数电路，以及比较电路；所述第一振荡计数电路适于转换所述数据信号为数据频率信号，并对输出的数据频率信号进行计数；所述第二振荡计数电路适于转换所述参考信号为参考频率信号，并对所述参考频率信号进行计数；所述比较电路与所述第一振荡计数电路以及所述第二振荡计数电路耦接，所述比较电路适于比较所述数据频率信号的计数数量以及所述参考频率信号的计数数量，并基于比较结果输出所述比较结果信号。
可选的，所述第一振荡计数电路与所述第二振荡计数电路的电路结构一致。
可选的，所述第一振荡计数电路包括：第一振荡电路，所述第一振荡电路适于以所述数据信号为输入，输出对应于所述数据信号的所述数据频率信号；第一计数电路，所述第一计数电路与所述第一振荡电路耦接，所述第一计数电路适于对所述第一振荡电路输出的数据频率信号进行计数；所述第二振荡计数电路包括：第二振荡电路，所述二振荡电路适于以所述参考信号为输入，输出对应于所述参考信号的所述参考频率信号；第二计数电路，所述第二计数电路与所述第二振荡电路耦接，所述第二计数电路适于对所述第二振荡电路输出的数据频率信号进行计数。
可选的，所述第一振荡电路包括第一压控振荡器，所述第二振荡电路包括第二压控振荡器，所述检测信号为所述检测电压，所述检测电压包括数据电压以及参考电压，所述数据电压以及所述参考电压基于读取所述存储电路存储的数据生成，所述数据信号包括所述数据电压，所述参考信号包括所述参考电压；所述第一压控振荡器适于转换所述数据电压为所述数据频率信号；所述第二压控振荡器适于转换所述参考电压为所述参考频率信号。
可选的，所述负载电路包括：第一PMOS管以及第二PMOS管；所述第一PMOS管的源极耦接至电源，所述第二PMOS管的漏极与所述第一PMOS管的栅极耦接，所述第一PMOS管的漏极耦接至所述存储电路，所述第一PMOS管适于转换通过所述第一PMOS管的数据电流为数据电压；所述第二PMOS管的源极耦接至电源，所述第二PMOS管的漏极与所述第二PMOS管的栅极耦接，所述第二PMOS管的漏极耦接至所述存储电路，所述第二PMOS管适于转换通过所述第二PMOS管的参考电流为参考电压。
可选的，所述负载电路还包括：第三PMOS管以及第四PMOS管；所述第三PMOS管的源极耦接至电源，所述第三PMOS管的栅极耦接至所述第一PMOS管的栅极，所述第三PMOS管的漏极耦接至所述转换比较电路；所述第四PMOS管的源极耦接至电源，所述第四PMOS管的栅极耦接至所述第二PMOS管的栅极，所述第四PMOS管的漏极耦接至所述转换比较电路。
可选的，所述存储电路包括：至少一个数据单元电路，以及至少一个参考单元电路；所述数据单元电路与所述负载电路耦接，所述数据单元电路适于存储动态数据；所述参考单元电路与所述负载电路耦接，所述参考单元电路适于存储用于所述动态数据进行参考的参考数据。
可选的，还包括：钳位电路以及与所述钳位电路耦接的位线选择电路；所述钳位电路与所述负载电路耦接，所述钳位电路适于钳制所述数据单元电路以及所述参考单元电路的位线电压；所述位线选择电路分别与所述数据单元电路以及所述参考单元电路耦接，所述位线选择电路适于选择待读取的所述数据单元电路以及所述参考单元电路。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明实施例中，频率比较型读出放大电路包括负载电路以及与读取电路耦接的转换比较电路，其中，负载电路适于输出检测信号，所述检测信号包括检测电压或检测电流中任一种，转换比较电路与所述负载电路耦接，所述转换比较电路适于转换所述检测信号为频率信号，并基于所述频率信号输出比较结果信号，所述比较结果信号用于指示所述负载电路读取的数据。从而，可以使检测信号的大小通过频率信号反映，并根据频率信号输出比较结果信号，相比以电压信号或电流信号作为检测信号，频率信号的判决窗口更大，进而可以增大读出放大电路的判决窗口，提升读出放大电路的判断裕量。
进一步，通过设置第一振荡计数电路以及第二振荡计数电路分别对数据信号以及参考信号进行转换，并对输出的频率信号进行计数，从而，数据信号的转换及计数与参考信号的转换及计数可以互不干扰，可以提升转换与计数的准确性，进而可以提升比较结果的准确性。
进一步，通过设置相同电路结构的第一振荡计数电路以及第二振荡计数电路，从而可以避免电路结构的差异对电路转换结果的影响，进而可以获取更加准确的比较结果。
附图说明
图1是一种读出放大电路的结构示意图；
图2是本发明实施例中一种电压增强型读出放大电路的结构示意图；
图3是本发明实施例中一种转换比较电路的结构示意图；
图4是本发明一具体实施例中频率比较型读出放大电路的结构示意图；
图5是本发明一具体实施例中压控振荡器的结构示意图；
图6是本发明另一具体实施例中频率比较型读出放大电路的结构示意图；
图7是本发明一具体实施例中流控振荡器的结构示意图；
图8是本发明一具体实施例中读出放大电路的判决窗口的示意图。
具体实施方式
由背景技术可知，如何提升读取放大电路的判断裕量成为亟待解决的问题。
在MRAM中，可以通过改变MRAM存储单元电路的电阻状态，使其可以在高电阻态RH和低电阻态RL之间进行切换，从而利用这种性质储存数据信息，例如，RH对应数据比特“1”，RL对应数据比特“0”，或者，反之亦可。
一种存储单元电路可以由数据存储电路与访问控制电路组成，其中，数据存储电路可以具有RL与RH两种电阻态，分别为高电阻态RH以及低电阻态RL，访问控制电路可以包括一个字线选择晶体管，如图1所示，可以是NMOS管，所述存储单元电路的这种电路结构可以称为1R1T结构。
参考图1，在一种MRAM中，一个MRAM存储器可以包括两种存储单元电路，一种是数据单元电路14，其电阻状态可变，可以记为Rdata，用于存储二进制数据；另一种是参考单元电路15，其电阻状态已知，可以记为Rref，用于读取数据时，给数据单元电路14提供判决参考。
在读取数据时，可以通过给数据单元电路14和参考单元电路15同时施加相同的电流来检测它们相应的电压，或者施加相同的电压来检测它们相应的电流，然后通过比较放大器16进行对比，判断出数据单元电路14中存储的数据信息。
更具体地，如果数据单元电路14为低电阻态RL，可以通过比较放大器16检测到数据单元电路14的数据电压Vdata小于参考单元电路15的参考电压Vref，判决数据比特为“0”；如果数据单元电路14为高电阻态RH，则可以检测到数据单元电路14的数据电压Vdata大于参考单元电路15的参考电压Vref，判决数据比特为“1”，或者反之亦可。
在图1所示的读出放大电路中，位线选择电路13选择待读取的数据单元电路14以及参考单元电路15，钳位电路12用于钳制数据单元电路14以及参考单元电路15的位线电压。
在给数据单元电路14和参考单元电路15同时施加相同的电流后，通过负载电路11将数据单元电路14以及参考单元电路15的电流转换为数据电压Vdata以及参考电压Vref输出，并对输出的数据电压Vdata以及参考电压Vref进行比较，得到数据电压Vdata与参考电压Vref的差值Vdata-Vref，由于数据电压Vdata以及参考电压Vref的判断窗口均较小，因此读出放大电路的判决裕量较小，难以对数据电压Vdata进行准确判定。
本发明实施例中，频率比较型读出放大电路包括负载电路以及与读取电路耦接的转换比较电路，其中，负载电路适于输出检测信号，所述检测信号包括检测电压或检测电流中任一种，转换比较电路与所述负载电路耦接，所述转换比较电路适于转换所述检测信号为频率信号，并基于所述频率信号输出比较结果信号，所述比较结果信号用于指示所述负载电路读取的数据。从而，可以使检测信号的大小通过频率信号反映，并根据频率信号输出比较结果信号，相比以电压信号或电流信号作为检测信号，频率信号的判决窗口更大，进而可以增大读出放大电路的判决窗口，提升读出放大电路的判断裕量。
为使本发明的上述目的、特征和有点能够更为明显易懂，下面结合附图对本发明具体实施例做详细的说明。
参照图2所示的频率比较型读出放大电路的结构示意图，在本发明实施例中，频率比较型读出放大电路20可以包括：存储电路21，负载电路22以及转换比较电路23。
其中，所述存储电路21适于存储数据；所述负载电路22与所述存储电路21耦接，所述负载电路22适于根据所述存储电路21存储的数据，输出检测信号，所述检测信号可以包括检测电压或检测电流中任一种；所述转换比较电路23与所述负载电路22耦接，所述转换比较电路23适于转换所述检测信号为频率信号，并基于所述频率信号输出比较结果信号，所述比较结果信号用于指示所述负载电路22读取的数据。
本领域的技术人员可以理解的是，本发明实施例中所述“耦接”为直接连接或间接连接，后文中“耦接”的含义一致，不进行一一说明。
在具体实施中，所述存储电路22可以由一种或多种不同类型的电阻性器件组成，在此不做限制。
通过将检测电压或检测电流转换为频率信号，并基于频率信号输出比较结果信号，根据比较结果信号判定存储电路存储的数据，相比直接对电压信号或电流信号进行比较，频率信号的判决窗口更大，从而可以提升读取放大电路的判断裕量。
在具体实施中，所述检测信号可以包括数据信号以及参考信号，参考图3，所述转换比较电路23可以包括：第一振荡计数电路31、第二振荡计数电路32，以及比较电路33。
在具体实施中，所述第一振荡计数电路31适于转换所述数据信号为数据频率信号，并对输出的数据频率信号进行计数；所述第二振荡计数电路32适于转换所述参考信号为参考频率信号，并对所述参考频率信号进行计数；所述比较电路33与所述第一振荡计数电路31以及所述第二振荡计数电路32耦接，所述比较电路33适于比较所述数据频率信号的计数数量以及所述参考频率信号的计数数量，并基于比较结果输出所述比较结果信号。
通过设置第一振荡计数电路以及第二振荡计数电路分别对数据信号以及参考信号进行转换，并对输出的频率信号进行计数，数据信号的转换及计数与参考信号的转换及计数可以互不干扰，从而，可以提升转换与计数的准确性，进而可以提升比较结果的准确性。
需要说明的是，本发明实施例中的“第一”、“第二”仅为表述方便，并不代表对其实现方式的具体限制。
在具体实施中，所述第一振荡计数电路31与所述第二振荡计数电路32的电路结构可以一致。
通过设置相同电路结构的第一振荡计数电路以及第二振荡计数电路，从而可以避免电路结构的差异对电路转换结果的影响，进而可以获取更加准确的比较结果。
本领域的技术人员可以理解的是，在其他实施例中，所述第一振荡计数电路31与所述第二振荡计数电路32也可以不一致，以能够满足数据信号以及参考信号同等标准或者是同等比例转换即可。
图4示出了本发明一具体实施例中频率比较型读出放大电路的结构示意图，在具体实施中，所述比较电路33可以是计数比较器，所述计数比较器的一个输入端可以接入所述数据频率信号的计数数量CNTdata，所述计数比较器的另一个输入端可以接入所述参考频率信号的计数数量CNTref，所述计数比较器适于比较所述数据频率信号的计数数量CNTdata以及所述参考频率信号的计数数量CNTref，并输出所述比较结果信号。
继续参考图3，在具体实施中，所述第一振荡计数电路31可以包括第一振荡电路311以及第一计数电路312，所述第一振荡电路311与所述第一计数电路312耦接，所述第二振荡计数电路32可以包括第二振荡电路321以及第二计数电路322，所述第二振荡电路321与所述第二计数电路322耦接。
在具体实施中，所述第一振荡电路311适于以所述数据信号为输入，输出对应于所述数据信号的所述数据频率信号，所述第一计数电路312适于对所述第一振荡电路311输出的数据频率信号进行计数；所述二振荡电路321适于以所述参考信号为输入，输出对应于所述参考信号的所述参考频率信号，所述第二计数电路322适于对所述第二振荡电路321输出的数据频率信号进行计数。
继续参考图4，在具体实施中，所述第一计数电路312可以包括第一计数器，所述第二计数电路322可以包括第二计数器，所述第一计数器以及所述第二计数器可以是具有同等计数功能的计数器，例如，可以是频率计数器。所述第一计数器适于根据对所述参考频率信号的计数，输出计数数量CNTref，所述第二计数器适于根据对所述数据频率信号的计数，输出计数数量CNTdata。
本领域的技术人员可以理解的是，此处仅为举例说明，并非对第一计数电路312以及第二计数电路322的电路结构以及电路组成的限制。
继续参考图4，在具体实施中，所述第一振荡电路311可以包括第一压控振荡器，所述第二振荡电路321可以包括第二压控振荡器，所述检测信号可以为所述检测电压，所述检测电压可以包括数据电压Vdata以及参考电压Vref，所述数据电压Vdata以及所述参考电压Vref基于读取所述存储电路21存储的数据生成，所述数据信号可以包括所述数据电压Vdata，所述参考信号可以包括所述参考电压Vref。
在具体实施中，所述第一压控振荡器适于转换所述数据电压Vdata为所述数据频率信号，所述第二压控振荡器适于转换所述参考电压Vref为所述参考频率信号。
本领域技术人员可以理解的是，所述第一压控振荡器以及第二压控振荡器可以是同种类型的压控振荡器，也可以是不同类型的压控振荡器，以能够按照同等标准或者同等比例对所述数据电压Vdata以及所述参考电压Vref进行转换，输出所述数据频率信号以及所述参考频率信号即可。
图5示出了本发明一具体实施例中一种压控振荡器的结构示意图，在具体实施中，所述压控振荡器可以包括多级振荡单元电路51，每一级振荡单元电路51的电路结构可以一致，在具体实施中，所述第一压控振荡器以及所述第二压控振荡器均可以包括奇数级振荡单元电路51。
为了描述方便，图5中仅示出了三级振荡单元电路51，本领域技术人员可以理解的是，此处仅为举例说明，并非对压控振荡器中振荡单元电路51个数的限制。
在具体实施中，所述振荡单元电路51可以包括：第五PMOS管MP1、第六PMOS管MP2、第一NMOS管MN1以及第一电容C1。
在具体实施中，所述第五PMOS管MP1的源极耦接电源VDD，所述第五PMOS管MP1的漏极与所述第六PMOS管MP2的源极耦接，所述第五PMOS管MP1的栅极接入所述检测信号IN。具体的，所述检测信号IN可以是检测电压。
第六PMOS管MP2的漏极与所述第一NMOS管MN1的漏极耦接，并耦接至后一级所述振荡单元电路的第五PMOS管MP3的栅极，所述第六PMOS管MP2的栅极与所述第一NMOS管MN1的栅极耦接，并耦接至最后一级所述振荡单元电路的第六PMOS管MP6的漏极。所述第一NMOS管MN1的源极接地VSS。
第一电容C1的第一连接端与所述第六PMOS管MP2的漏极耦接，所述第一电容C1的第二连接端与所述第一NMOS管MN1的源极耦接。
在具体实施中，压控振荡器以所述检测信号IN为输入，通过奇数级所述振荡单元电路51后，通过最后一级所述振荡单元电路51的第五PMOS管MP5的漏极输出对应所述检测信号IN的频率信号CLK。
图6示出了本发明另一具体实施例中频率比较型读出放大电路的结构示意图，图6与图4中相同部分电路结构不做赘述，可参照对应图4的相关描述。
参考图6，在具体实施中，所述第一振荡电路311可以包括第一流控振荡器，所述第二振荡电路321可以包括第二流控振荡器，所述检测信号可以为所述检测电流，所述检测电流可以包括数据电流Idata以及参考电流Iref，所述数据电流Idata以及所述参考电流Iref为读取所述存储电路21存储的数据，通过所述存储电路21的电流，所述数据信号可以包括所述数据电流Idata，所述参考信号可以包括所述参考电流Iref。
在具体实施中，所述第一流控振荡器适于转换所述数据电流Idata为所述数据频率信号，所述第二流控振荡器适于转换所述参考电流Iref为所述参考频率信号。
本领域技术人员可以理解的是，所述第一流控振荡器以及第二流控振荡器可以是同种类型的流控振荡器，也可以是不同类型的流控振荡器，以能够按照同等标准或者同等比例对所述数据电流Idata以及所述参考电流Iref进行转换，输出所述数据频率信号以及所述输出参考频率信号即可。
图7示出了本发明一具体实施例中流控振荡器的结构示意图，结合参考图6和图7，在具体实施中，所述流控振荡器可以包括：第二NMOS管MN4、第三NMOS管MN5、第七PMOS管MP7以及奇数级振荡单元电路71。需要说明的是，此处所述流控振荡器的振荡单元电路71的电路结构与压控振荡器的振荡单元电路51(图5所示)的电路结构可以一致，对所述振荡单元电路71的描述以及参照前文所述，对此不做赘述。
为了描述方便，图7中仅示出了三级振荡单元电路71，本领域技术人员可以理解的是，此处仅为举例说明，并非对流控振荡器中振荡单元电路71个数的限制。
在具体实施中，所述第二NMOS管MN4的漏极耦接至所述负载电路22(图6所示)，所述第二NMOS管MN4的栅极耦接至所述第三NMOS管MN5的栅极，所述第二NMOS管MN4的源极接地VSS，所述第二NMOS管MN4适于接入所述检测信号IN。具体的，此处所述检测信号IN为电流信号。所述第三NMOS管MN5的漏极接地VSS，所述第三NMOS管MN5的漏极与所述第七PMOS管MP7的漏极耦接。所述第七PMOS管MP7的源极耦接至电源VDD，所述第七PMOS管MP7的漏极耦接至所述第七PMOS管MP7的栅极，所述第七PMOS管MP7的栅极输出对应所述检测信号IN的电压至所述奇数级振荡单元电路71。
图8示出了本发明一具体实施例中读出放大电路的判决窗口的示意图，在具体实施中，对应存储的数据为“1”和“0”，高阻态检测信号INcell0以及低阻态检测信号INcell1相对于参考检测信号INref，判决窗口均较小，如图中X0和X1所示，在经过振荡电路的转变后，对应输出的频率信号CNTcell0以及频率信号CNTcell1相对于参考检测信号CNTref，判决窗口都相应增大，如图中Y0和Y1所示。从而通过奇数级振荡单元电路对所述检测信号进行转换，并输出对应所述检测信号的频率信号，可以提升读出放大电路的判断裕量。
如前所述，负载电路22(图2所示)可以由电阻性器件组成。参考图4所示的频率比较型读出放大电路，在具体实施中，所述负载电路22可以包括：第一PMOS管P0以及第二PMOS管P1。
在具体实施中，所述第一PMOS管P0的源极耦接至电源VDD，所述第一PMOS管P0的漏极与所述第一PMOS管P0的栅极耦接，所述第一PMOS管P0的漏极耦接至所述存储电路21，所述第一PMOS管P0适于转换通过所述第一PMOS管P0的数据电流Idata为数据电压Vdata。
第二PMOS管P1，所述第二PMOS管P1的源极耦接至所述电源VDD，所述第二PMOS管P1的漏极与所述第二PMOS管P1的栅极耦接，所述第二PMOS管P1的漏极耦接至所述存储电路21，所述第二PMOS管P1适于转换通过所述第二PMOS管P1的参考电流Iref为参考电压Vref。
在具体实施中，所述负载电路22与所述第一压控振荡器以及所述第二压控振荡器耦接，所述第一PMOS管P0转换得到数据电压Vdata的传输至所述第二压控振荡器，第二PMOS管P1转换得到的参考电压Vref传输至所述第一压控振荡器。
参考图6，在另一具体实施例中，所述负载电路22还可以包括：第三PMOS管P2以及第四PMOS管P3。
在具体实施中，所述第三PMOS管P2的源极耦接至电源VDD，所述第三PMOS管P2的栅极耦接至所述第一PMOS管P0的栅极，所述第三PMOS管P2的漏极耦接至所述转换比较电路23。所述第四PMOS管P3的源极耦接至电源VDD，所述第四PMOS管P3的栅极耦接至所述第二PMOS管P1的栅极，所述第四PMOS管P3的漏极耦接至所述转换比较电路23。
具体的，所述第三PMOS管P2的漏极输出与所述第一PMOS管P0通过的数据电流Idata相等的电流至所述转换比较电路23的第二流控振荡器，所述第四PMOS管P3的漏极输出与所述第二PMOS管P1通过的数参考电流Iref相等的电流至所述转换比较电路23的第一流控振荡器。
本领域的技术人员可以理解的是，以上仅为仅为举例说明，在其他实施例中，所述负载电路22也可以是其他的电路结构，例如，所述负载电路22也可以是其他的电阻性器件，对此不做限定。
继续参考图2，在具体实施中，所述存储电路21可以包括：至少一个数据单元电路211，以及至少一个参考单元电路212。
在具体实施中，所述数据单元电路211可以与所述负载电路22耦接，所述数据单元电路211适于存储动态数据，所述参考单元电路212可以与所述负载电路22耦接，所述参考单元电路212适于存储用于所述动态数据进行参考的参考数据。
参考图4或图6所示的频率比较型读出放大电路，在具体实施中，所述数据单元电路211可以包括电阻Rdata以及第四NMOS管Celldata。所述电阻Rdata可以是高阻态的电阻或者是低阻态的电阻，所述电阻Rdata的第一连接端耦接至所述第一PMOS管P0，所述电阻Rdata适于存储动态数据。所述第四NMOS管Celldata的漏极耦接至所述电阻Rdata的第二连接端，所述第四NMOS管Celldata的栅极耦接至字线WL，所述第四NMOS管Celldata的源极接地VSS，所述第四二NMOS管Celldata适于在字线WL接入的信号的控制下接通或断开，以读取所述电阻Rdata存储的所述动态数据。
参考单元电路212可以包括电阻Rref以及第五NMOS管Cellref。所述电阻Rref的第一连接端耦接至所述第二PMOS管P1，所述电阻Rref适于存储参考数据。所述第五NMOS管Cellref的漏极耦接至所述电阻Rref的第二连接端，所述第五NMOS管Cellref的栅极耦接至字线WL，所述第五NMOS管Cellref的源极接地VSS，所述第五NMOS管Cellref适于在字线WL接入的信号的控制下接通或断开，以读取所述电阻Rref存储的参考数据。
在具体实施中，所述第四NMOS管Celldata栅极耦接的字线WL接入的信号以及所述第五NMOS管Cellref栅极耦接的字线WL接入的信号可以是同一信号。本领域技术人员可以理解的是，虽然图4或图6中示出了第四NMOS管Celldata栅极以及所述第五NMOS管Cellref栅极耦接的是同一字线WL，接入同一控制信号，在其他实施例中，可以是接入不同的控制信号，在此不做限制。
在具体实施中，通过读取数据单元电路211存储的动态数据以及参考单元电路212存储的参考数据，并将对应的数据电压Vdata或数据电流Idata转换为数据频率信号输出，以及将对应的参考电压Vref或参考电流Iref转换为参考频率信号输出，对输出的所述数据频率信号以及所述参考频率信号的数量进行计数，通过计数比较器对数据频率信号的计数数量CNTdata以及参考频率信号的计数数量CNTref进行比较，根据比较结果信号即可确定所述数据单元电路211存储的动态数据的值。
例如，若所述数据频率信号的计数数量CNTdata小于所述参考频率信号的计数数量CNTref，则可以确定所述数据单元电路211存储的动态数据为“0”，若所述数据频率信号的计数数量CNTdata大于所述参考频率信号的计数数量CNTref，则可以确定所述数据单元电路211存储的动态数据为“1”。
本领域的技术人员可以理解的是，此处仅为举例说明，在具体实施中，也可以是所述数据频率信号的计数数量CNTdata大于所述参考频率信号的计数数量CNTref，确定所述数据单元电路211存储的动态数据为“0”，所述数据频率信号的计数数量CNTdata小于所述参考频率信号的计数数量CNTref，确定所述数据单元电路211存储的动态数据为“1”，对此不做限定。
继续参考图2，在具体实施中，所述频率比较型读出放大电路20还可以包括：钳位电路24以及与所述钳位电路24耦接的位线选择电路25。
在具体实施中，所述钳位电路24与所述负载电路22耦接，所述钳位电路24适于钳制所述数据单元电路211以及参考单元电路212的位线电压，所述位线选择电路25分别与所述数据单元电路211以及参考单元电路212耦接，所述位线选择电路25适于选择待读取的所述数据单元电路211以及所述参考单元电路212。
继续参考图4或图6所示的频率比较型读出放大电路，在具体实施中，所述钳位电路24可以包括第六NMOS管N0，第一电压比较器VC1，第五NMOS管N1以及第二电压比较器VC2。
在具体实施中，所述第六NMOS管N0的漏极与所述第一PMOS管P0的漏极耦接，所述第六NMOS管N0的栅极耦接至所述第一电压比较器VC1的输出端，所述第六NMOS管N0的源极耦接至所述第一电压比较器VC1的一个输入端，所述第一电压比较器VC1的另一个输入端输入位线钳制电压VBL。
在具体实施中，所述第一电压比较器VC1适于以所述位线钳制电压VBL以及所述第六NMOS管N0的源极电压VN0为输入，并比较所述位线钳制电压VBL以及所述第六NMOS管N0的源极电压VN0，并输出对应所述位线钳制电压VBL以及所述源极电压VN0的比较结果信号，以控制所述第六NMOS管N0的通断，实现对数据单元电路211的位线电压的钳制，避免因为误操作导致所述数据单元电路211位线电压过大而损坏。
在具体实施中，所述第七NMOS管N1的漏极与所述第二PMOS管P1的漏极耦接，所述第七NMOS管N1的栅极耦接至所述第二电压比较器VC2的输出端，所述第七NMOS管N1的源极耦接至所述第二电压比较器VC2的一个输入端，所述第二电压比较器VC2的另一个输入端输入所述位线钳制电压VBL。
在具体实施中，所述第二电压比较器VC2适于以所述位线钳制电压VBL以及所述第七NMOS管N1的源极电压VN1为输入，并比较所述位线钳制电压VBL以及所述第七NMOS管N1的源极电压VN1，并输出对应所述位线钳制电压VBL以及所述源极电压VN1的比较结果信号，以控制所述第七NMOS管N1的通断，实现对参考单元电路212的位线电压的钳制，避免因为误操作导致所述参考单元电路212位线电压过大而损坏。
在具体实施中，输入所述第一电压比较器VC1的位线钳制电压VBL以及所述第二电压比较器VC2的位线钳制电压VBL可以是同一电压。通过设置同一位线钳制电压VBL，可以使钳位电路212对所述数据单元电路211以及参考单元电路212的位线电压的钳制效果一致，从而可以使通过所述数据单元电路211的数据电流Idata以及参考单元电路212的参考电流Iref为位于同一电压水平下产生的，进而可以提升比较结果的准确性。
继续参考图4或图6，在具体实施中，所述位线选择电路25可以包括第一位线选择开关YMUXcell以及第二位线选择开关YMUXref，所述第一位线选择开关YMUXcell的第一连接端与所述第六NMOS管N0的源极耦接，所述第一位线选择开关YMUXcell的第二连接端与所述数据单元电路211耦接，所述第一位线选择开关YMUXcell用于选取待读取的数据单元电路211，所述第二位线选择开关YMUXref的第一连接端与所述第七NMOS管N1的源极耦接，所述第二位线选择开关YMUXref的第二连接端与所述参考单元电路212耦接，所述第二位线选择开关YMUXref用于选取待读取的参考单元电路212。
在具体实施中，频率比较型读出放大电路可以包括多个数据单元电路211以及多个参考单元电路212，通过第一位线选择开关YMUXcell以及第二位线选择开关YMUXref可以分别对所述多个数据单元电路211以及多个参考单元电路212进行选择，可以确定待读取的所述数据单元电路211以及与之进行参考的所述参考单元电路212。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种频率比较型读出放大电路，其特征在于，包括：存储电路，负载电路以及转换比较电路：其中，
所述存储电路适于存储数据；
所述负载电路与所述存储电路耦接，适于根据所述存储电路存储的数据，输出检测信号，所述检测信号包括检测电压或检测电流中任一种；
所述转换比较电路与所述负载电路耦接，所述转换比较电路适于转换所述检测信号为频率信号，并基于所述频率信号输出比较结果信号，所述比较结果信号用于指示所述负载电路读取的数据。
2.根据权利要求1所述的频率比较型读出放大电路，其特征在于，所述检测信号包括数据信号以及参考信号，所述转换比较电路包括：第一振荡计数电路、第二振荡计数电路，以及比较电路；
所述第一振荡计数电路适于转换所述数据信号为数据频率信号，并对输出的数据频率信号进行计数；
所述第二振荡计数电路适于转换所述参考信号为参考频率信号，并对所述参考频率信号进行计数；
所述比较电路与所述第一振荡计数电路以及所述第二振荡计数电路耦接，所述比较电路适于比较所述数据频率信号的计数数量以及所述参考频率信号的计数数量，并基于比较结果输出所述比较结果信号。
3.根据权利要求2所述的频率比较型读出放大电路，其特征在于，所述第一振荡计数电路与所述第二振荡计数电路的电路结构一致。
4.根据权利要求2所述的频率比较型读出放大电路，其特征在于，所述第一振荡计数电路包括：
第一振荡电路，所述第一振荡电路适于以所述数据信号为输入，输出对应于所述数据信号的所述数据频率信号；
第一计数电路，所述第一计数电路与所述第一振荡电路耦接，所述第一计数电路适于对所述第一振荡电路输出的数据频率信号进行计数；
所述第二振荡计数电路包括：
第二振荡电路，所述二振荡电路适于以所述参考信号为输入，输出对应于所述参考信号的所述参考频率信号；
第二计数电路，所述第二计数电路与所述第二振荡电路耦接，所述第二计数电路适于对所述第二振荡电路输出的数据频率信号进行计数。
5.根据权利要求4所述的频率比较型读出放大电路，其特征在于，所述第一振荡电路包括第一压控振荡器，所述第二振荡电路包括第二压控振荡器，所述检测信号为所述检测电压，所述检测电压包括数据电压以及参考电压，所述数据电压以及所述参考电压基于读取所述存储电路存储的数据生成，所述数据信号包括所述数据电压，所述参考信号包括所述参考电压；所述第一压控振荡器适于转换所述数据电压为所述数据频率信号；
所述第二压控振荡器适于转换所述参考电压为所述参考频率信号。
6.根据权利要求4所述的频率比较型读出放大电路，其特征在于，所述第一振荡电路包括第一流控振荡器，所述第二振荡电路包括第二流控振荡器，所述检测信号为所述检测电流，所述检测电流包括数据电流以及参考电流，所述数据电流以及所述参考电流为读取所述存储电路存储的数据，通过所述存储电路的电流，所述数据信号包括所述数据电流，所述参考信号包括所述参考电流；
所述第一流控振荡器适于转换所述数据电流为所述数据频率信号；
所述第二流控振荡器适于转换所述参考电流为所述参考频率信号。
7.根据权利要求1所述的频率比较型读出放大电路，其特征在于，所述负载电路包括：第一PMOS管以及第二PMOS管；
所述第一PMOS管的源极耦接至电源，所述第二PMOS管的漏极与所述第一PMOS管的栅极耦接，所述第一PMOS管的漏极耦接至所述存储电路，所述第一PMOS管适于转换通过所述第一PMOS管的数据电流为数据电压；
所述第二PMOS管的源极耦接至电源，所述第二PMOS管的漏极与所述第二PMOS管的栅极耦接，所述第二PMOS管的漏极耦接至所述存储电路，所述第二PMOS管适于转换通过所述第二PMOS管的参考电流为参考电压。
8.根据权利要求7所述的频率比较型读出放大电路，其特征在于，所述负载电路还包括：第三PMOS管以及第四PMOS管；
所述第三PMOS管的源极耦接至电源，所述第三PMOS管的栅极耦接至所述第一PMOS管的栅极，所述第三PMOS管的漏极耦接至所述转换比较电路；
所述第四PMOS管的源极耦接至电源，所述第四PMOS管的栅极耦接至所述第二PMOS管的栅极，所述第四PMOS管的漏极耦接至所述转换比较电路。
9.根据权利要求1所述的频率比较型读出放大电路，其特征在于，所述存储电路包括：至少一个数据单元电路，以及至少一个参考单元电路；
所述数据单元电路与所述负载电路耦接，所述数据单元电路适于存储动态数据；
所述参考单元电路与所述负载电路耦接，所述参考单元电路适于存储用于所述动态数据进行参考的参考数据。
10.根据权利要求9所述的频率比较型读出放大电路，其特征在于，还包括：
钳位电路以及与所述钳位电路耦接的位线选择电路；
所述钳位电路与所述负载电路耦接，所述钳位电路适于钳制所述数据单元电路以及所述参考单元电路的位线电压；
所述位线选择电路分别与所述数据单元电路以及所述参考单元电路耦接，所述位线选择电路适于选择待读取的所述数据单元电路以及所述参考单元电路。
CN201910236556.3A 2019-03-27 2019-03-27 一种频率比较型读出放大电路 Pending CN111755036A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910236556.3A CN111755036A (zh) 2019-03-27 2019-03-27 一种频率比较型读出放大电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910236556.3A CN111755036A (zh) 2019-03-27 2019-03-27 一种频率比较型读出放大电路

Publications (1)

Publication Number Publication Date
CN111755036A true CN111755036A (zh) 2020-10-09

Family

ID=72671519

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910236556.3A Pending CN111755036A (zh) 2019-03-27 2019-03-27 一种频率比较型读出放大电路

Country Status (1)

Country Link
CN (1) CN111755036A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050024950A1 (en) * 2002-03-04 2005-02-03 Nec Corporation Readout circuit for semiconductor storage device
US20080253200A1 (en) * 2004-09-15 2008-10-16 Stmicroelectronics S.A. Reading of the State of a Non-Volatile Storage Element
CN104347113A (zh) * 2014-11-21 2015-02-11 中国科学院上海微系统与信息技术研究所 一种相变存储器的读出电路及读出方法
CN204680377U (zh) * 2015-04-01 2015-09-30 山东华芯半导体有限公司 一种rram灵敏放大器
CN107195323A (zh) * 2017-07-13 2017-09-22 高科创芯(北京)科技有限公司 基于忆阻器的双差分负反馈数据读取电路及其方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050024950A1 (en) * 2002-03-04 2005-02-03 Nec Corporation Readout circuit for semiconductor storage device
US20080253200A1 (en) * 2004-09-15 2008-10-16 Stmicroelectronics S.A. Reading of the State of a Non-Volatile Storage Element
CN104347113A (zh) * 2014-11-21 2015-02-11 中国科学院上海微系统与信息技术研究所 一种相变存储器的读出电路及读出方法
CN204680377U (zh) * 2015-04-01 2015-09-30 山东华芯半导体有限公司 一种rram灵敏放大器
CN107195323A (zh) * 2017-07-13 2017-09-22 高科创芯(北京)科技有限公司 基于忆阻器的双差分负反馈数据读取电路及其方法

Similar Documents

Publication Publication Date Title
TWI660363B (zh) Non-volatile semiconductor memory device
CN102122525B (zh) 一种阻变存储单元读出放大电路
US10614907B2 (en) Short detection and inversion
TW201839604A (zh) 具反熔絲型差動記憶胞之隨機碼產生器及相關感測方法
CN106887246B (zh) 用于非易失性存储器件的感测放大器及相关方法
JP2014506710A (ja) 抵抗メモリ検出方法および装置
US7330375B2 (en) Sense amplifier circuit for parallel sensing of four current levels
US7075844B2 (en) Parallel sense amplifier with mirroring of the current to be measured into each reference branch
Reuben et al. A time-based sensing scheme for multi-level cell (mlc) resistive ram
CN111370042B (zh) 一种mram、温度自适应的mram的读取电路及方法
CN110223725B (zh) 一种非易失性随机存储器数据读取电路、存储器及方法
CN111755036A (zh) 一种频率比较型读出放大电路
CN111724830B (zh) 一种电压增强型读出放大电路
US7936629B2 (en) Table-based reference voltage characterization scheme
KR20030039307A (ko) 기준 셀을 사용하여 데이터 판독 동작을 수행하는불휘발성 메모리 장치 및 그 방법
CN101609710B (zh) 感测放大器电路及其数据感测方法
CN109920461B (zh) 一种基于薄膜晶体管的阻变存储器
US11081177B2 (en) Generating a reference current for sensing
US10134452B2 (en) Memory arrangement and method for reading a memory cell of a memory
US9552863B1 (en) Memory device with sampled resistance controlled write voltages
JP4702359B2 (ja) 半導体記憶装置の読み出し回路
US10242736B2 (en) Reference currents for input current comparisons
CN111755058A (zh) 一种动态反馈读出放大电路
CN110890124B (zh) 存储器电路及其数据比特状态检测器
CN113327636B (zh) 读出放大器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination