CN102468259B - 半导体封装及其制造方法 - Google Patents

半导体封装及其制造方法 Download PDF

Info

Publication number
CN102468259B
CN102468259B CN201110339704.8A CN201110339704A CN102468259B CN 102468259 B CN102468259 B CN 102468259B CN 201110339704 A CN201110339704 A CN 201110339704A CN 102468259 B CN102468259 B CN 102468259B
Authority
CN
China
Prior art keywords
layer
semiconductor chip
bond pad
metal wire
moulding layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110339704.8A
Other languages
English (en)
Other versions
CN102468259A (zh
Inventor
朴相昱
李种基
林元喆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN102468259A publication Critical patent/CN102468259A/zh
Application granted granted Critical
Publication of CN102468259B publication Critical patent/CN102468259B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02311—Additive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1437—Static random-access memory [SRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供了一种半导体封装和制造其的方法。该半导体封装包括：具有接合焊盘的半导体芯片、电连接到半导体芯片并且具有接触外部端子的端子的金属线、覆盖金属线并且具有定义该端子的开口的绝缘层、以及模制半导体芯片的模制层，其中模制层包括暴露接合焊盘且从接合焊盘延伸到端子的凹陷图案，金属线嵌入凹陷图案中以接触接合焊盘。

Description

半导体封装及其制造方法
技术领域
本公开在此涉及半导体，更具体地，涉及半导体封装及其制造方法。
背景技术
随着电子器件变得小型化，半导体封装的尺寸也变得更小、更薄且更轻。典型地，在半导体封装中，半导体芯片安装在印刷电路板(PCB)上，半导体芯片利用接合线或凸块来彼此电连接。在半导体封装的制造中，已经执行了使用相对昂贵的照相设备的照相工艺(photoprocess)。因此，需要以简单结构制造半导体封装而不使用相对昂贵的设备的方法。
发明内容
本公开的实施方式提供了一种半导体封装和制造其的方法，该半导体封装具有降低制造成本的结构。
发明构思的实施方式提供了半导体封装，包括：具有接合焊盘的半导体芯片、电连接到接合焊盘并且具有电接触外部端子的接触部分的金属线、覆盖金属线并且具有定义接触部分的开口的绝缘层、以及在半导体芯片上的模制层，其中模制层包括暴露接合焊盘且从接合焊盘延伸到接触部分的凹陷图案，金属线设置在凹陷图案中以接触接合焊盘。
在一些实施方式中，凹陷图案可以包括暴露接合焊盘的竖直通孔和从通孔延伸为沿着模制层的表面凹陷的水平凹槽。
在一些实施方式中，金属线可以包括填充通孔并直接或间接接触接合焊盘的竖直图案，和通过填充凹槽从竖直图案延伸并经由接触部分接触外部端子的水平图案。
在一些实施方式中，半导体芯片可以还包括在竖直图案与接合焊盘之间的金属层。
在一些实施方式中，模制层可以包括硅混合材料的透明层或环氧材料的不透明层。
在一些实施方式中，模制层可以包括覆盖半导体芯片的顶表面的模制基板和覆盖半导体芯片的底表面和侧面的底部模制层，其中模制基板包括凹陷图案。
在一些实施方式中，半导体封装可以还包括支撑半导体芯片的支撑板。
在一些实施方式中，金属线可以具有比模制层相对更粗糙的表面纹理。
在一些实施方式中，接触部分与外部端子之间的边界面可以是不平的。
在发明构思的一些实施方式中，制造半导体封装的方法包括：提供具有接合焊盘的半导体芯片、在半导体芯片上形成模制层、形成位于模制层中并电连接到接合焊盘的金属线、以及形成绝缘层，该绝缘层覆盖金属线并具有定义用于接触外部端子的接触部分的开口。
在一些实施方式中，形成金属线可以包括：图案化模制层以形成暴露出接合焊盘并沿着模制层的表面延伸的凹陷图案，和通过用金属填充凹陷图案来形成接触接合焊盘的金属线。
在一些实施方式中，形成凹陷图案可以包括：通过利用激光对模制层钻孔来形成暴露出接合焊盘的竖直通孔，和形成连接到通孔并且沿着模制层的表面水平延伸的水平凹槽。
在一些实施方式中，提供半导体芯片可以包括形成激光停止层，该激光停止层通过覆盖接合焊盘来保护接合焊盘不受激光影响。利用沉积、电镀或无电镀敷金属中的一个来形成激光停止层。
在一些实施方式中，形成凹陷图案可以包括：在半导体芯片上提供凹痕器件，该凹痕器件具有与凹陷图案相应的浮凸表面；和通过将凹痕器件朝向半导体芯片按压到模制层中而在模制层的表面上形成与浮凸表面相应的凹陷图案，其中凹陷图案包括暴露出接合焊盘的竖直通孔和连接到竖直通孔并且沿着模制层的表面水平延伸的水平凹槽，竖直通孔和水平凹槽由凹痕器件同时形成。
在一些实施方式中，该方法还包括，在形成凹陷图案之后，去除保留在竖直通孔中的残留物。
在一些实施方式中，形成金属线可以包括：通过无电镀敷在包括凹陷图案的模制层上形成籽晶层；通过电镀在籽晶层上形成导电层；和通过研磨导电层和籽晶层形成定义在凹陷图案中的金属线。
在一些实施方式中，形成金属线可以包括以下中的至少一个：形成模制层的内表面以具有比模制层的外表面更粗糙的纹理，该模制层的内表面构成凹陷图案的底表面；在模制层的内表面上形成无电镀敷的籽晶层以具有粗糙的表面纹理；和研磨金属线的表面以具有比模制层的外表面更粗糙的表面纹理。
在一些实施方式中，形成绝缘层可以包括：在半导体芯片上提供网孔掩模，该网孔掩模包括开口；通过网孔掩模的开口在半导体芯片的除了接触部分之外的金属线上提供阻焊剂。
在一些实施方式中，形成绝缘层可以包括：在半导体芯片上提供辊，该辊具有附着到其上的阻焊剂；和通过旋转该辊在半导体芯片的除了接触部分之外的金属线上提供阻焊剂。
在一些实施方式中，形成模制层可以包括：提供具有顶表面和底表面的模制基板；形成凹陷图案，该凹陷图案包括通过图案化模制基板的顶表面形成的穿透模制基板的通孔，并且该凹陷图案包括连接到竖直通孔并且沿着模制基板的顶表面延伸的水平凹槽；通过将半导体芯片的顶表面附着到模制基板的底表面上并面对模制基板的底表面而经由通孔暴露接合焊盘；和在模制基板的底表面上形成底部模制层，该底部模制层覆盖半导体芯片的底表面和侧面，其中半导体芯片由模制基板和包括底部模制层的模制层围绕。
在一些实施方式中，形成金属线可以包括：在多个半导体芯片上形成模制层；将至少两个相应的半导体芯片的底部模制层接合到一起以在两个相反的面向外面的侧面上定向凹陷图案；通过镀敷工艺在该两个相反的面向外面的侧面中的每个上顺序地形成籽晶层和导电层；和通过研磨籽晶层和导电层而在该两个相反的面向外面的侧面中的每个上形成金属线。
在一些实施方式中，在将两组模制层彼此分离开之后，可以执行研磨籽晶层和导电层。
根据本发明的实施方式，半导体封装包括：半导体芯片，包括在半导体芯片的中心部分处或中心部分附近布置成列的多个接合焊盘和位于半导体芯片的边缘部分处的多个外部端子；多条金属线，每条金属线分别电连接在多个接合焊盘的一接合焊盘与多个外部端子的一外部端子之间，其中第一组金属线包括具有在平面图中的至少一个弯曲部分的金属线，第二组金属线包括具有在平面图中的直线构造的金属线；在接触外部端子的金属线上的绝缘层，该绝缘层覆盖金属线且具有暴露出相应的接触部分的多个开口；和在半导体芯片上的模制层，其中模制层包括暴露接合焊盘并从接合焊盘延伸到接触部分的多个凹陷图案，且其中金属线设置在凹陷图案中。
在一些实施方式中，凹陷图案包括：暴露接合焊盘并沿第一方向延伸到模制层中的孔，和从孔的上部沿着模制层的表面以垂直于第一方向的第二方向延伸的凹槽。
在一些实施方式中，金属线包括填充孔并电接触接合焊盘的第一图案和填充凹槽并从第一图案延伸的第二图案，其中第二图案在接触部分处电接触外部端子。
附图说明
附图被包括以提供对发明构思的实施方式的进一步理解，并且被并入和构成本说明书的一部分。附图示出发明构思的示范实施方式。在附图中：
图1A为根据发明构思的实施方式沿图1B的线A-A’截取的半导体封装的截面图；
图1B为根据发明构思的实施方式的半导体封装的平面图；
图1C为示出根据发明构思的实施方式的半导体封装的截面图；
图1D为根据发明构思的实施方式沿图1E的线B-B’截取的半导体封装的截面图；
图1E为根据发明构思的实施方式的半导体封装的平面图；
图1F为根据发明构思的实施方式沿图1G的线C-C’截取的半导体封装的截面图；
图1G为根据发明构思的实施方式的半导体封装的平面图；
图1H为截面图，示出根据发明构思的实施方式的半导体封装；
图2A至图2H为截面图，示出制造根据发明构思实施方式的半导体封装的方法；
图3A为示出图2A的一部分的平面图；
图3B为示出图2C的一部分的平面图；
图3C为示出图2D的一部分的平面图；
图3D为示出图2F的一部分的平面图；
图4A为图2D的一部分的放大截面图；
图4B为图2F的一部分的放大截面图；
图4C为图2H的一部分的放大截面图；
图5A至图5C为截面图，示出在制造根据发明构思实施方式的半导体封装的方法中凹槽的形成；
图6A和图6B为截面图，示出制造根据发明构思实施方式的半导体封装的方法；
图7A和图7B为截面图，示出在制造根据发明构思实施方式的半导体封装的方法中模制层的形成；
图8A至图8B为截面图，示出在制造根据发明构思实施方式的半导体封装的方法中焊料掩模层的形成方法；
图9A至图9F为截面图，示出制造根据发明构思实施方式的半导体封装的方法；
图10A为示出图9A的一部分的平面图；
图10B为示出图9B的一部分的平面图；
图10C为示出图9E的一部分的平面图；
图11A和图11B为截面图，示出制造根据发明构思实施方式的半导体封装的方法；
图12A为方框图，示出具有根据发明构思的实施方式的半导体封装的存储卡；以及
图12B为方框图，示出具有根据发明构思的实施方式的半导体封装的信息处理系统。
具体实施方式
在下文，参考附图详细描述发明构思的示范实施方式。
下文参考附图更详细地描述发明构思的示范实施方式。然而，发明构思可以以不同的形式实现而不应解释为限于在此阐述的实施方式。通篇相似的附图标记可以指代相似的元件。
图1A和图1B为示出根据发明构思的实施方式的半导体封装的视图。图1A为沿图1B的线A-A’截取的截面图。图1B为图1A的半导体封装的平面图。
参考图1A和图1B，半导体封装100包括由模制层110模制形成的半导体芯片10。半导体芯片10附接到支撑板101。支撑板101由例如与模制层110的材料相同或相似的绝缘材料形成，或者由不同于模制层110的绝缘材料诸如玻璃形成。作为另一实例，根据发明构思的实施方式，支撑板101由诸如不锈钢或铁的金属材料形成。支撑板101具有平坦的顶表面或阶梯状的顶表面，半导体芯片10设置在该顶表面上。例如，支撑板101还包括定义出附接半导体芯片10的区域的突出附着部分103。半导体芯片10位于附着部分103上，粘合层105插置在半导体芯片10与附着部分103之间。
半导体芯片10可以是存储器芯片、非存储器芯片或其组合。半导体芯片10包括半导体基板11、钝化层15和覆盖钝化层15的绝缘层17，该半导体基板11包括具有接合焊盘13的顶表面11a和与顶表面11a相反定位的底表面11b，该钝化层15覆盖顶表面11a并包括暴露出接合焊盘13的敞开部分。根据发明构思的实施方式，半导体衬底11的顶表面11a是有源表面，在该有源表面中形成电连接到接合焊盘13的电路图案(未示出)，半导体衬底11的底表面11b是无源(inactive)表面。半导体芯片10具有中心焊盘结构，在其中多个接合焊盘13在半导体芯片10的中心处布置成至少一列。如图1A的截面图所示，绝缘层17包括暴露出接合焊盘13的开口18。半导体芯片10包括覆盖接合焊盘13的全部或接合焊盘13的一部分的层19。该层19是激光停止层，其保护接合焊盘13和/或半导体芯片10不被激光损坏，如下文所述。
根据实施方式，半导体封装100不需要电连接到半导体芯片10以提供与外部设备的电连接的印刷电路板(PCB)，因此也不需要电连接半导体芯片10与PCB的接合层或凸块。根据此实施方式，模制层110包括将半导体封装100电连接到外部设备的外部端子150和将外部端子150电连接到半导体芯片10的金属线126。例如，路线图案126是电连接到接合焊盘13的金属线并且被嵌入模制层110中。路线图案126的一端穿透模制层110以直接接触接合焊盘13或通过激光停止层19间接地接触接合焊盘13，路线图案126的另一端以直线形式或弯曲形式延伸到边缘从而接触外部端子150，例如，焊球。路线图案126被分成大头钉(stud)凸块形式的竖直图案126v和从竖直图案126v延伸的水平线形式的水平图案126h，该路线图案126接触接合焊盘13或激光停止层19。根据发明构思的实施方式，半导体封装100不需要再分配线，因为路线图案126用作再分配线。
焊料掩模层130形成在模制层110上以覆盖路线图案126。焊料掩模层130包括开口，以暴露焊球台127，焊球150附接到该焊球台127。路线图案126的水平图案126h的一部分定义为焊球台127。在此实施方式中，虽然焊球150示范地用作外部端子，但这不排除使用另一电连接介质，诸如接合线，作为外部端子。根据发明构思的实施方式，半导体封装100具有扇入结构(fan-instructure)，其中焊球150设置在半导体芯片10的区域内。
在半导体封装100中，焊球台127具有与模制层110不同的表面粗糙度。例如，焊球台127的表面比模制层110粗糙。焊球台127的粗糙表面提供对于焊球150的改进的焊料结合可靠性。这在下文参考图4A至图4C进一步描述。
图1C为示出根据发明构思的实施方式的半导体封装的截面图。
参考图1C，与图1A相同或相似，半导体封装100a包括模制层113和在模制层113上的焊球150，路线图案126嵌入在模制层113中，焊球150作为接触路线图案126的外部端子。半导体封装100a不包括支撑板101，与图1A不同。根据此实施方式，如果不设置支撑板101，半导体基板11的底表面11b被暴露。因此，为了保护半导体封装100a，模制层113被扩大以覆盖半导体衬底11的底表面11b。
图1D和图1E为示出根据发明构思的实施方式的半导体封装的视图。图1D为沿图1E的线B-B’截取的截面图。图1E为图1D的半导体封装的平面图。
参考图1D和图1E，与图1A相同或相似，半导体封装100b包括设置在支撑板101上并通过模制层110模制形成的半导体芯片10、嵌入模制层110中的路线图案126、以及设置在模制层110上并电连接到路线图案126的作为外部端子的焊球150。与图1A不同，半导体芯片10具有边缘焊盘结构。例如，多个接合焊盘13布置在半导体芯片10的边缘。根据此实施方式，焊球150在半导体芯片10的中心布置成至少一列或者布置成z字形。根据发明构思的实施方式，半导体封装100b可省略支撑板101，与图1C相同或相似。在这种情况下，模制层110可以被扩大以覆盖半导体基板11的底表面11b。
图1F和图1G为示出根据发明构思的实施方式的半导体封装的视图。图1F为沿图1G的线C-C’截取的截面图。图1G为图1F的半导体封装的平面图。
参考图1F和图1G，半导体封装100c具有扇出结构(fan-outstructure)，与图1A不同。例如，路线图案126延伸到半导体芯片10的边缘以外，焊球台127定义在半导体芯片10之外的区域中以接触焊球150。在替换实施方式中，半导体封装100c与图1C相同或相似地不包括支撑板101，模制层110延伸以覆盖半导体基板11的底表面11b。在另一实例实施方式中，半导体芯片10具有边缘焊盘结构，使得多个焊球150布置在半导体封装100c的中心。
图1H为示出根据发明构思的实施方式的半导体封装的截面图。
参考图1H，半导体封装200包括半导体芯片10、覆盖半导体芯片10的底表面和侧表面的树脂层210、附接到半导体芯片10的顶表面的模制衬底201、以及电连接到半导体芯片10的作为外部端子的焊球250。在半导体芯片10中，底表面和侧表面由树脂层210模制形成，顶表面由模制衬底201模制形成。在此说明书中，树脂层210和模制衬底201被定义为模制层211，该模制层211围绕半导体芯片10。根据此实施方式，将半导体芯片10电连接到焊球250的路线图案226被嵌入模制衬底201中。半导体封装200具有与图1B的半导体封装相同或相似的平面结构。
根据此实施方式，与图1A不同，不需要直接施加激光到半导体芯片10，从而省略用于保护接合焊盘13和半导体芯片10不受激光损坏的激光停止层19。这将参考图9A和图9B进一步详细描述。
图2A至图2H为示出根据发明构思的实施方式制造半导体封装的方法的截面图。
图3A至图3D为示出根据发明构思的实施方式制造半导体封装的方法的视图。图3A、图3B和图3C为示出图2A、图2C和图2D的相应部分的视图。部分的图2A、图2C、图2D和图2F分别为沿图3A、图3B、图3C和图3D的线A-A’截取的截面图。
图4A至图4C为示出根据发明构思的实施方式制造半导体封装的方法的视图。图4A、图4B和图4C为图2D、图2F和图2H的相应部分的放大截面图。
参考图2A，提供支撑板101，半导体芯片10附接到支撑板101。支撑板101的顶表面是平坦的或成阶梯状以提供附接半导体芯片10的区域。例如，多个附着部分103形成在支撑板101的顶表面上以提供安置多个半导体芯片10的区域。附着部分103以等间隔设置。液体粘合剂提供在支撑板10上以在附着部分103上形成粘合层105。粘合层105是包括水作为溶剂和硅基材料作为实质粘合材料的液体粘合剂层。粘合层105是具有相对大的粘性的材料，从而不从附着部分103流走，而是聚集在附着部分103上。多个半导体芯片10提供在具有粘合层105的支撑板101上。在测试工艺期间确定为良好管芯的多个半导体芯片10放置在支撑板101上，从而改进制造和/或产量。半导体芯片10浮在粘合层105上并且通过液体粘合剂层105的表面张力而定位。作为另一实例，粘合层105以固体膜形式设置在附着部分103上。
半导体芯片10可以是存储器芯片、非存储器芯片或其组合。半导体芯片10包括半导体基板11、钝化层15和绝缘层17，半导体基板11包含顶表面11a和与顶表面11a相反的底表面11b，该顶表面11a具有接合焊盘13，钝化层15和绝缘层17形成在顶表面11a上。在半导体衬底11中，顶表面11a是有源表面，底表面11b是无源表面。当半导体芯片10提供在支撑板101上时，基板11的底表面11b面对附着部分103。根据发明构思的实施方式，半导体芯片10的接合焊盘13在半导体芯片10的中心处布置成一行。如图2A的截面图所示，绝缘层17具有暴露出接合焊盘13的开口18。由导电材料形成用于覆盖接合焊盘13的层19进一步形成在开口18中。该层19防止在激光钻孔工艺期间接合焊盘13和半导体芯片10被激光损坏。在此说明书中，层19被称为激光停止层。激光停止层19可以由诸如金属的导电材料形成，例如，Cu或Ni。激光停止层19可以通过沉积、电镀或无电镀敷方法形成。根据此实施方式，通过无电镀敷Ni的方法形成具有预定厚度(例如，约5μm)的激光停止层19。作为另一实例，激光停止层19的形成可以被省略，如下文更详细的描述。
参考图2B，用于模制半导体芯片10的模制层110形成在支撑板101上。模制层110形成有一厚度以覆盖半导体芯片10的顶部。模制层110可以是环氧材料的不透明层或硅混合材料的透明层(例如，甲基硅，苯基硅)。根据此实施方式，模制层110是硅混合材料的透明层。如下文描述，凹槽可以形成在模制层110中。因此，模制层110的顶部，从半导体芯片10的顶表面到模制层110的顶表面，具有足够的厚度以容纳凹槽区域。例如，不旨在限制发明构思的实施方式，支撑板101的厚度T1为大约100μm，半导体芯片10的厚度T2为大约500μm，从半导体芯片10到模制层110的顶表面的厚度T3为大约80μm。
参考图2C，暴露出接合焊盘13的模制通孔112通过图案化模制层110而形成。例如，通过使用激光1的激光钻孔工艺选择性地去除模制层110来形成模制通孔112。在激光钻孔工艺期间，激光1可损坏接合焊盘13或可穿透接合焊盘13以损坏半导体芯片10。然而，根据此实施方式，激光停止层19防止激光损坏。模制通孔112形成有竖直凹陷的开口形式，具有朝开口的底部更小的部分。作为一个实例，模制通孔112的尺寸与开口13的尺寸相同或相似，或者小于开口13的尺寸。作为一个实例，模制通孔112可具有约30μm的尺寸。作为另一实例，机械钻孔或刻蚀工艺被用于形成模制通孔112。在激光钻孔工艺期间，激光1识别接合焊盘13的位置。因此，在利用光来识别接合焊盘13的位置之后，激光1将要投射的位置被设定。由于支撑板101附接到半导体芯片10的底表面11b，所以光朝向基板11的顶表面11a投射。根据此实施方式，由于模制层110是硅混合材料的透明层，所以便于利用光来识别接合焊盘13的位置。
参考图2D，凹槽114通过图案化模制层110形成。根据发明构思的实施方式，凹槽114使用激光1形成。例如，沿模制层110的表面凹陷的凹槽114通过水平地移动激光然后选择性地去除模制层110而形成。凹槽114形成为直线并且具有弯曲部分，如图3C所示，或者全部形成为直线形或全部形成为弯曲形状，使得凹槽114可以连接到模制通孔112。根据发明构思的实施方式，凹槽114具有凹陷图案，凹陷图案的深度D例如从约20μm至约30μm，其小于图2B的从半导体芯片10到模制层110的顶表面的厚度T3。如图4A所示，构成模制层110的顶表面的外表面110a和构成凹槽114的底表面的模制层110的内表面110c具有各自不同的表面纹理。例如，模制层110的外表面110a是平滑且平坦的，内表面110c是粗糙且不平的。
参考图2E，导电层120形成在半导体芯片10上。例如，导电层120通过沉积或者镀敷诸如Cu、Al、Ni或者其组合(例如，Cu/Ni)的金属而形成。根据此实施方式，利用电镀方法形成导电层120。当使用电镀时，虽然导电层120可以形成在导电的激光停止层19的顶表面或者导电的接合焊盘13的顶表面上，但是导电层120不能形成在不导电的模制层110的顶表面上。因此，在形成导电层120之前，形成籽晶层122以覆盖半导体芯片10。籽晶层122通过沉积或镀敷金属而形成。根据此实施方式，籽晶层122利用无电镀敷方法形成。当籽晶层122通过电镀方法形成时，它不能形成在模制层110的顶表面上。因此，籽晶层122利用无电镀敷方法形成。作为一个实例，籽晶层122通过无电镀敷Cu的方法而形成。作为另一个实例，籽晶层122通过无电镀敷Ni的方法而形成以与接合焊盘13或激光停止层19结合。根据发明构思的实施方式，籽晶层122形成为具有约0.1μm至约0.5μm的厚度，例如，约0.3μm的厚度。导电层120形成有足够的厚度使得导电层高于模制层110的顶表面。
参考图2F，路线图案126通过选择性地去除导电层120而形成。通过利用化学机械研磨、回蚀刻或者磨削法而选择性地去除导电层120。导电层120被选择性地去除以至少暴露模制层110的顶表面。在这一点上，选择性地去除一部分籽晶层122，例如，形成在模制层110的顶表面上的部分籽晶层122，而不是在凹槽114和模制通孔112中的部分籽晶层122。由于导电层120被选择性去除，导电层120的厚度减小，使得路线图案126填充凹槽114和模制通孔112。如图3D所示，路线图案126通过模制通孔112电连接到接合焊盘13。路线图案126具有例如约20μm到约30μm的厚度，与图2D所示的凹槽114的深度D相应。
当路线图案126通过研磨导电层120而形成时，如图4B所示，研磨的路线图案126的表面126a是不平的。模制层110的顶表面110a与路线图案126一起被研磨。由于路线图案126例如由金属材料形成，模制层110例如由聚合物材料形成，所以路线图案126的表面126a在研磨之后比模制层110的顶表面110a粗糙。作为一个实例，导电层120由与籽晶层122相同的材料形成。作为另一个实例，导电层120由与籽晶层122不同的材料形成。由于路线图案包括籽晶层122，在此后的附图中省略对籽晶层的图示。
参考图2G，焊料掩模层130形成在模制层110上以定义附接外部端子的区域。例如，焊料掩模层130包括暴露出路线图案126的部分127的开口132。路线图案126的部分127定义为焊球台，用于提供附接外部端子诸如焊球的区域。开口132例如设置在半导体芯片10的边缘。根据发明构思的实施方式，焊料掩模层130通过涂覆阻焊剂然后通过照相工艺来图案化阻焊剂而形成。根据发明构思的另一实施方式，焊料掩模层130通过丝网印刷法或者卷对卷(roll-to-roll)方法而不使用照相工艺来形成。当焊料掩模层130通过丝网印刷法或者卷对卷方法而不是照相工艺而形成时，阻焊剂的损失更少，并且因为诸如照相设备的设备是不必要的所以可以实现低制造成本。下文参考图8A和图8B描述丝网印刷法和卷对卷方法。根据此实施方式，焊料掩模层130通过丝网印刷法形成为具有约10μm的厚度T4。
支撑板101从半导体芯片10被选择性地去除。在去除支撑板101期间，粘合层105也被去除。在形成焊料掩模层130之前或之后去除支撑板101。一旦去除支撑板101，基板11的底表面11b被暴露，使得模制层可以进一步形成为覆盖基板11的底表面11b以保护半导体芯片10不受外部环境影响。
参考图2H，焊球150作为外部端子形成在半导体芯片10上。例如，焊球150附接到焊球台127使得焊球150经由路线图案126电连接到接合焊盘13。如图4C所示，路线图案126的表面126a是不平的，因此焊球台127也是不平的。根据此实施方式，与路线图案126的表面126a是平滑的相比，由于不平的路线图案126与焊球150之间的边界是不平的，增大了接触面积。因此，提高了焊料结合可靠性(SJR)。
在形成焊球150之后或之前，通过利用激光或者切割器将半导体芯片10沿着划线(scribeline)142切成片。因此，形成如图1A所示的半导体封装100，其中半导体芯片10附接到支撑板101。根据实施方式，半导体封装100形成有扇入结构而没有形成PCB和接合线。根据发明构思的另一实施方式，通过扩展路线图案126到半导体芯片10之外并且在扩展的路线图案126上接触外部端子150来形成具有扇出结构的半导体封装100。
图5A至图5C为截面图，示出在制造根据发明构思实施方式的半导体封装的方法中的凹槽形成工艺。
参考图5A，在多个半导体芯片10安装在支撑板101上并且形成模制层110之后，模制通孔112和凹槽114通过使用凹痕器件(dentdevice)3而形成在模制层110中。凹痕器件3包括浮凸(embossed)部分3a，该浮凸部分3a具有相应于模制通孔112和凹槽114的突起。例如，凹痕器件3在支撑板101的顶部上对准并且向下移动以施加压力到模制层110上。结果，模制通孔112和凹槽114基于浮凸部分3a的形状而同时形成在模制层110上。凹痕器件3可具有与支撑板101相同或相似的尺寸或更小的尺寸。因此，凹痕器件3可以处理或加工所有半导体芯片10或一些半导体芯片10。
如果模制层110被硬化，施加到凹痕器件3的压力需要增大，因此，在半导体芯片10上发生机械损伤是可能的。此外，由于模制层110的硬化，模制通孔112和凹槽114可能不能形成或者可能不形成为期望的形式或深度。因此，根据实施方式，在模制层110硬化之前，使用凹痕器件3处理半导体芯片10。由于此实施方式不使用激光，所以不需要形成图2A的激光停止层19。例如，为了利用光来识别接合焊盘13的位置，模制层110由透明材料形成，与图1A相同或相似。
参考图5B，凹痕器件4可以具有用于在一个半导体芯片10中同时形成模制通孔112和凹槽114的尺寸。与凹痕器件3相似，凹痕器件4包括浮凸部分4a，该浮凸部分4a具有相应于模制通孔112和凹槽114的突起。根据实施方式，凹痕器件4水平地移动以处理每个半导体芯片10。
参考图5C，由于凹痕器件3没有去除模制层110，所以模制层110的残留物29可能保留在模制通孔112和/或凹槽14中。根据发明构思的实施方式，由于模制通孔112中的残留物29会妨碍图2H的接合焊盘13与路线图案126之间的电连接，所以残留物29被去除。对半导体芯片10的清洗工艺可以用于去除残留物29。
图6A和图6B为示出制造根据发明构思实施方式的半导体封装的方法的截面图。
参考图6A，多个半导体芯片10安装在支撑板101上，在形成模制层110之后，去除支撑板101。在去除支撑板101期间，粘合层105也被去除。即使支撑板101被去除，半导体芯片10被模制层110支撑。一旦支撑板101被去除，基板11的底表面11b被暴露。选择性地，用于覆盖基板11的底表面11b的底部模制层111进一步形成，以保护半导体芯片10不受外部环境影响。底部模制层111和模制层110构成模制层113。根据发明构思的实施方式，模制层113完全围绕半导体芯片10。
参考图6B，通过与参考图2C至图2G描述的工艺相同或相似的工艺，路线图案126、具有暴露出焊球台127的开口132的焊料掩模130、以及接触焊球台127的焊球150被形成。然后，通过沿着划线142切开模制层113，半导体芯片10被分离开。根据此实施方式，形成了如图1C所示的半导体封装100c，包括被模制层113完全覆盖的半导体芯片10。
图7A和图7B为截面图，示出在制造根据发明构思实施方式的半导体封装的方法中模制层的形成。
参考图7A，多个半导体芯片10安装在支撑板101上，在形成模制层110之后，支撑板101和粘合层105被同时去除。由于支撑板101被去除，基板11的底表面11b被暴露。根据发明构思的实施方式，模制层110可以是由环氧材料形成的不透明层或者由硅混合材料形成的透明层。根据此实施方式，不考虑模制层110的透明度，模制层110由可以用于模制半导体芯片10的任何材料形成。另外，模制层110不在颜色方面受限，例如可以采用基于模制材料的黑色。
参考图7B，通过图案化模制层110形成模制通孔112和凹槽114。利用激光钻孔工艺使用激光1图案化模制层110。在激光钻孔工艺期间，激光1对准接合焊盘13。根据此实施方式，由于基板11的底表面11b被暴露，所以光可以从半导体芯片10的底部投射出，从而识别接合焊盘13的位置。根据此实施方式，由于光从半导体芯片10的底部而不从顶部投射出，所以模制层110的材料或颜色不受限制。作为另一个实例，当模制层110由透明层形成时，光可以从半导体芯片10上方投射出。在激光钻孔工艺之后，可以进一步形成用于覆盖基板11的底表面11b的底部模制层，如图6A所示。然后，图1C所示的半导体封装100a通过与参考图6B描述的工艺相同或相似的工艺形成。
图8A和图8B为截面图，示出在制造根据发明构思实施方式的半导体封装的方法中形成焊料掩模层的方法。
参考图8A，利用丝网印刷法形成焊料掩模层130。例如，由塑料或不锈钢形成且具有多个开口50a的网孔掩模50设置在半导体芯片10上，然后阻焊剂129被提供到网孔掩模50上。在网孔掩模50中，开口50a的位置和形式与焊料掩模层130的位置和形式匹配。涂刷器52沿着网孔掩模50移动并施加压力到阻焊剂129从而通过开口50a将阻焊剂129设置到半导体芯片10上，使得可以形成焊料掩模层130。
参考图8B，通过卷对卷方法形成焊料掩模层130。例如，通过旋转在其外圆周上具有阻焊剂129的辊60同时沿箭头方向移动辊60和/或在与箭头方向相反的方向上移动支撑板101，阻焊剂129被提供到半导体芯片10上。因此，焊料掩模层130形成在半导体芯片10上。
图9A至图9F为示出制造根据发明构思实施方式的半导体封装的方法的截面图。图10A至图10C为示出根据发明构思的实施方式制造半导体封装的方法的视图。图10A、图10B和图10C为分别示出部分的图9A、图9B和图9E的平面图。图9A、图9B和图9E分别为沿图10A、图10B和图10C的线A-A’截取的截面图。在下文中，更详细地描述不同于图2A至图2H的描述，与图2A至图2H相同或相似的描述被省略或被简要地描述。
参考图9A，提供了具有顶表面201a和底表面201b的模制基板201。将理解，顶表面201a和底表面201b能根据观察方向而被相反地定义。根据发明构思的实施方式，模制基板201由具有能经受激光处理的颜料的聚合物形成。多个通孔212和凹槽214通过处理模制基板201而形成。如图10A所示，通孔212在模制基板201的中心处布置成一行，凹槽214形成为直线形并具有弯曲形式以连接到模制通孔212。通孔212和凹槽214通过例如激光钻孔或喷砂工艺而形成。根据此实施方式，模制基板201的顶表面201a和底表面201b可以具有与模制基板201的内表面201c不同的表面纹理，该模制基板201的内表面201c构成凹槽214的底表面。例如，模制基板201的顶表面201a是平滑的，但内表面201c是粗糙的。模制基板201由与下文描述的树脂层210相同或相似的材料或者由与树脂层210不同的材料形成。
参考图9B，模制基板201被倒置以具有面朝上的底表面201b和面朝下的顶表面201a，然后处于面向下状态的多个半导体芯片10被安置在模制基板201的底表面201b上。例如，在粘合层205涂覆到模制基板201的底表面201b上之后，半导体基板11的顶表面11a面向下，然后半导体芯片10安装在模制基板201的底表面201b上。具有粘着性质的聚合物可以通过丝网印刷或卷对卷方法形成粘合层205，或者粘合膜可以附着到模制基板201的底表面201b。在这种情况下，由于模制基板的通孔212在竖直方向上相应于半导体芯片10的开口18，所以接合焊盘13通过通孔212被暴露。
半导体芯片10与图2A相同或相似地被配置。例如，半导体芯片10可以是存储器芯片、非存储器芯片或其组合。半导体芯片包括半导体基板11、钝化层15和绝缘层17，半导体基板11包含顶表面11a和面对顶表面11a的底表面11b，接合焊盘13形成在该顶表面11a上，钝化层15和绝缘层17设置在半导体基板11的顶表面11a上。暴露出接合焊盘13的开口18形成在绝缘层17中。接合焊盘13在半导体芯片10的中心处布置成一行。接合焊盘13与通孔212的1∶1对应结构在图10B中示出。根据此实施方式，不必执行将激光直接投射到半导体芯片10上的工艺。结果，在半导体芯片10中没有发生激光损坏，与图2A不同，半导体芯片10不包括激光停止层19。
参考图9C，用于模制半导体芯片10的树脂层210形成在模制基板201的底表面201b上。树脂层210可以是环氧材料的不透明层或硅混合材料(例如，甲基硅，苯基硅)的透明层。根据此实施方式，不必处理树脂层210，所以树脂层210不局限于材料类型或者特定颜色。树脂层210覆盖半导体芯片10的侧表面和底表面，模制基板201覆盖半导体芯片10的顶表面。因此，树脂层210和模制基板201构成用于模制半导体芯片10的模制层211。
参考图9D，籽晶层222和导电层220顺序形成在半导体芯片10上。例如，在将模制基板201倒置以具有面向上的顶表面201a之后，通过使用金属材料诸如Ni或Cu的无电镀敷法形成籽晶层222。因此，遍及接合焊盘13的顶表面和模制基板201的顶表面201a可以形成籽晶层222。然后，导电层220通过金属沉积或镀敷而形成在籽晶层222上。例如，导电层220通过电镀Cu、Al、Ni或Cu/Ni而形成。导电层220形成为具有足够的厚度以覆盖整个半导体芯片10。
参考图9E，通过使用化学机械研磨、回蚀刻或磨削法选择性地去除导电层220和籽晶层222以形成路线图案226。由于该选择性去除，导电层220的厚度减小，使得路线图案226形成为具有填充通孔212的竖直图案226v和填充凹槽214的水平图案226h。竖直图案226v，诸如大头钉凸块，通过通孔212直接连接到接合焊盘13，并具有完全填充通孔212的结构。路线图案226通过镀敷法形成在模制基板201的粗糙内表面201c上。在导电层220的研磨处理期间，由于导电层220与模制基板201的材料的差异，路线图案226的表面226a形成为粗糙的。路线图案226的平面图在图10C中示出。
参考图9F，定义焊球台227的焊料掩模层230被形成，接触焊球台227的焊球250被形成。作为一个实例，具有定义焊球台227的开口232的焊料掩模层230通过照相工艺、图8A的丝网印刷或图8B的卷对卷方法而形成。由于路线图案226的表面226a是粗糙的，所以焊球台227的表面也是粗糙的。因此，由于粗糙的路线图案226与焊球250之间的接触面积增大，所以提高了焊料结合可靠性(SJR)。在形成焊球250之后或之前，利用激光或者切割器可以将半导体芯片10沿着划线242切成片。因此，可以形成图1H的半导体封装200。
图11A和图11B为示出制造根据发明构思实施方式的半导体封装的方法的截面图。
参考图11A，使用与参考图9A至图9C描述的工艺相同或相似的工艺，多个结构20被结合在一起，在结构20中，半导体芯片10附接到模制基板201的底表面201b且形成用于模制半导体芯片10的树脂层210。例如，双涂覆的粘合层215插置在模制层210之间以将两个结构20结合在一起。
参考图11B，籽晶层222和导电层220通过与参考图9D描述的工艺相同或相似的工艺形成在该结合的两个结构20中。例如，籽晶层222通过无电镀敷Ni或Cu而形成，导电层220通过电镀Cu而形成。根据此实施方式，由于能够执行双侧镀敷工艺，所以可以减少TAT(周转时间)。在分离开两个结构20之后，图1H的半导体封装200可以通过与参考图9E和图9F描述的工艺相同或相似的工艺形成。
双侧镀敷工艺可以适用于参考图2A至图2H描述的实施方式。例如，在具有图2E中被附接的半导体芯片10的两个支撑板101彼此附接之后，籽晶层122和导电层120可以镀敷到每个模制层110上。
图12A为方框图，示出具有根据发明构思的实施方式的半导体封装的存储卡。
参考图12A，包括根据发明构思实施方式的半导体封装的半导体存储器1210被应用于存储卡1200。作为一个实例，存储卡1200包括用于控制主机与存储器1210之间的总数据交换的存储控制器1220。SRAM1221可以用作中央处理单元(CPU)1222的操作存储器。主机接口1223包括主机连接到存储卡1200的数据交换协议。误差校正码(ECC)1224检验并校正从存储器1210读取的数据中的错误。存储器接口1225与存储器1210连接。CPU1222执行总控制操作，用于与存储控制器1220交换数据。
图12B为方框图，示出信息处理系统，其具有根据发明构思的实施方式应用的半导体封装。
参考图12B，信息处理系统1300包括根据发明构思的实施方式的存储系统1310。信息处理系统1300可以包括移动设备或计算机。作为一个实例，信息处理系统1330包括存储系统1310、调制解调器1320、CPU1330、RAM1340和用户接口1350，它们都电连接到系统总线1360。存储系统1310包括存储器1314和存储控制器1312，并且可以与图12A的存储卡1200基本相同。存储系统1310储存由CPU1330处理的数据或从外部源输入的数据。信息处理系统1300可以提供为存储卡、固态盘、照相机图像传感器以及其他信息处理系统的应用芯片组。作为一个实例，存储系统1310可以包括半导体磁盘设备(SSD)，在这种情况下，信息处理系统1300在存储系统1310中稳定且可靠地存储大容量数据。
根据发明构思的实施方式的半导体封装可以通过各种形式被封装。半导体封装可以通过以下方法被封装，诸如，封装上封装(PoP)、球栅阵列(BGA)、芯片级封装(CSP)、带引线的塑料芯片载体(PLCC)、塑造双列直插式封装(PDIP)、多芯片封装(MCP)、晶片级封装(WLP)、晶片级制造封装(WFP)、晶片级处理堆叠封装(WSP)、窝伏尔组件中管芯、晶片中管芯、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑造公制四方扁平封装(MQFP)、薄型四方扁平封装(TQFP)、小外形集成电路封装(SOIC)、收缩型小外形封装(SSOP)、薄型小外形封装(TSOP)、封装内的系统(SIP)。
根据发明构思的实施方式，由于不需要PCB和接合线/凸块，可以实现简化的结构并且降低制造成本。此外，根据发明构思的实施方式，通过增大焊球与金属线之间的接触面积而改善SJR。结果，提高了半导体封装的机械特性和电特性。
虽然已经结合附图中示出的本发明构思的实施方式描述了本发明构思，但是本发明构思不限于此。对本领域技术人员显而易见的是，可以对本发明进行不同的替换、变形和改变，而不脱离发明构思的范围和精神。
本申请要求于2010年11月1日提交的韩国专利申请No.10-2010-0107831的优先权，其全部内容通过引用结合在此。

Claims (24)

1.一种半导体封装，包括：
半导体芯片，包括接合焊盘；
金属线，电连接到所述接合焊盘并具有接触外部端子的接触部分；
绝缘层，覆盖所述金属线并具有定义所述接触部分的开口；和
在所述半导体芯片上的模制层，
其中，所述模制层包括暴露出所述接合焊盘并从所述接合焊盘沿着所述模制层的表面延伸到所述接触部分的凹陷图案；和
其中所述金属线设置在所述凹陷图案中以接触所述接合焊盘。
2.如权利要求1所述的半导体封装，其中所述凹陷图案包括：
竖直通孔，暴露出所述接合焊盘；和
水平凹槽，从所述竖直通孔延伸，其中所述水平凹槽沿着所述模制层的表面凹陷。
3.如权利要求2所述的半导体封装，其中所述金属线包括：
竖直图案，填充所述通孔并电接触所述接合焊盘；和
水平图案，填充所述水平凹槽并从所述竖直图案延伸，其中所述水平图案在所述接触部分处电接触所述外部端子。
4.如权利要求3所述的半导体封装，其中所述半导体芯片还包括在所述竖直图案与所述接合焊盘之间的金属层。
5.如权利要求1所述的半导体封装，其中所述模制层包括包含硅混合材料的透明层或包含环氧材料的不透明层。
6.如权利要求1所述的半导体封装，其中所述模制层包括：
模制基板，覆盖所述半导体芯片的顶表面；和
底部模制层，覆盖所述半导体芯片的底表面和侧面，
其中所述模制基板包括所述凹陷图案。
7.如权利要求1所述的半导体封装，还包括耦接到所述半导体芯片的支撑板。
8.如权利要求1所述的半导体封装，其中所述金属线包括具有比所述模制层的表面更粗糙的纹理的上表面。
9.如权利要求8所述的半导体封装，其中所述接触部分与所述外部端子之间的边界面是不平的。
10.一种制造半导体封装的方法，所述方法包括：
提供包括接合焊盘的半导体芯片；
在所述半导体芯片上形成模制层；
形成位于所述模制层中并且电连接到所述接合焊盘的金属线；和
形成覆盖所述金属线的绝缘层，其中所述绝缘层包括用于定义在所述金属线上的接触部分的开口，所述接触部分接触外部端子，
形成所述金属线包括：
图案化所述模制层以形成暴露出所述接合焊盘并从所述接合焊盘沿着所述模制层的表面延伸到所述接触部分的凹陷图案；和
用金属填充所述凹陷图案以形成接触所述接合焊盘的所述金属线。
11.如权利要求10所述的方法，其中形成所述凹陷图案包括：
使用激光对所述模制层钻孔以形成暴露出所述接合焊盘的竖直通孔；和
形成连接到所述通孔并且沿着所述模制层的所述表面水平延伸的水平凹槽。
12.如权利要求11所述的方法，还包括：
在所述接合焊盘上形成激光停止层，
其中利用沉积、电镀和无电镀敷金属中的一个来形成所述激光停止层。
13.如权利要求10所述的方法，其中形成所述凹陷图案包括：
将具有相应于所述凹陷图案的浮凸表面的凹痕器件按压到所述模制层中以在所述模制层中形成所述凹陷图案，
其中所述凹陷图案包括暴露出所述接合焊盘的竖直通孔和沿着所述模制层的所述表面水平延伸的水平凹槽，所述水平凹槽连接到所述竖直通孔，和
其中所述竖直通孔和所述水平凹槽由所述凹痕器件同时形成。
14.如权利要求13所述的方法，还包括，在形成所述凹陷图案之后，去除保留在所述竖直通孔中的残留物。
15.如权利要求10所述的方法，其中形成所述金属线包括：
通过无电镀敷在所述模制层上形成籽晶层，所述籽晶层包括在所述凹陷图案中；
通过电镀在所述籽晶层上形成导电层；和
研磨所述导电层和所述籽晶层以在所述凹陷图案中形成所述金属线。
16.如权利要求15所述的方法，其中形成所述金属线包括以下的至少一个：
形成所述凹陷图案的底表面以具有比所述模制层的外表面的纹理更粗糙的纹理；
在所述凹陷图案的所述底表面上形成所述无电镀敷的籽晶层的表面以具有粗糙的纹理；
在所述籽晶层上形成电镀的导电层的表面以具有粗糙的纹理；和
研磨所述金属线的表面以具有比所述模制层的所述外表面更粗糙的纹理。
17.如权利要求10所述的方法，其中形成所述绝缘层包括：
在所述半导体芯片上提供网孔掩模；和
通过在所述网孔掩模中的开口将阻焊剂提供到除了所述接触部分之外的所述金属线上。
18.如权利要求10所述的方法，其中形成所述绝缘层包括：
在所述半导体芯片上提供辊，所述辊具有阻焊剂附着到该辊；和
通过旋转所述辊在除了所述接触部分之外的所述金属线上提供所述阻焊剂。
19.如权利要求10所述的方法，其中形成所述模制层包括：
提供具有顶表面和底表面的模制基板；
图案化所述模制基板的所述顶表面以形成所述凹陷图案，该凹陷图案包括穿透所述模制基板的竖直通孔和连接到所述竖直通孔并沿着所述模制基板的所述顶表面延伸的水平凹槽；
将所述半导体芯片的顶表面附着到所述模制基板的所述底表面以通过所述通孔暴露出所述接合焊盘；和
形成覆盖所述半导体芯片的底表面和侧面的底部模制层，
其中所述半导体芯片由包括所述模制基板和所述底部模制层的所述模制层围绕。
20.如权利要求19所述的方法，其中形成所述金属线包括：
在多个半导体芯片上形成模制层；
将至少两个相应的半导体芯片的所述底部模制层接合在一起以在两个相反的面向外面的侧面上定向所述凹陷图案；
通过镀敷工艺在该两个相反的面向外面的侧面中的每个上顺序地形成籽晶层和导电层；和
通过研磨所述籽晶层和所述导电层在该两个相反的面向外面的侧面中的每个上形成所述金属线。
21.如权利要求20所述的方法，其中在将所述底部模制层彼此分离之后，执行研磨所述籽晶层和所述导电层。
22.一种半导体封装，包括：
半导体芯片，包括在所述半导体芯片的中心部分处或中心部分附近布置成列的多个接合焊盘，和位于所述半导体芯片的边缘部分处的多个外部端子；
多条金属线，每条金属线分别电连接在所述多个接合焊盘的一接合焊盘与所述多个外部端子的一外部端子之间，其中第一组金属线包括具有在平面图中的至少一个弯曲部分的金属线，第二组金属线包括具有在平面图中的直线构造的金属线；
绝缘层，覆盖所述金属线并且具有多个开口，该多个开口暴露出在所述金属线上的接触所述外部端子的相应的接触部分；和
在所述半导体芯片上的模制层，
其中所述模制层包括暴露所述接合焊盘并从所述接合焊盘沿着所述模制层的表面延伸到所述接触部分的多个凹陷图案；和
其中所述金属线设置在所述凹陷图案中。
23.如权利要求22所述的半导体封装，其中所述凹陷图案包括：
通孔，暴露所述接合焊盘并且沿第一方向延伸到所述模制层中；和
凹槽，从所述通孔的上部分沿着所述模制层的表面以垂直于所述第一方向的第二方向延伸。
24.如权利要求23所述的半导体封装，其中所述金属线包括：
第一图案，填充所述通孔并电接触所述接合焊盘；和
第二图案，填充所述凹槽并从所述第一图案延伸，其中所述第二图案在所述接触部分处电接触外部端子。
CN201110339704.8A 2010-11-01 2011-11-01 半导体封装及其制造方法 Active CN102468259B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0107831 2010-11-01
KR1020100107831A KR101718011B1 (ko) 2010-11-01 2010-11-01 반도체 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
CN102468259A CN102468259A (zh) 2012-05-23
CN102468259B true CN102468259B (zh) 2016-04-06

Family

ID=45935765

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110339704.8A Active CN102468259B (zh) 2010-11-01 2011-11-01 半导体封装及其制造方法

Country Status (4)

Country Link
US (2) US8456018B2 (zh)
KR (1) KR101718011B1 (zh)
CN (1) CN102468259B (zh)
DE (1) DE102011054012A1 (zh)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7342312B2 (en) 2004-09-29 2008-03-11 Rohm Co., Ltd. Semiconductor device
US9000584B2 (en) * 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
KR101874803B1 (ko) * 2012-01-20 2018-08-03 삼성전자주식회사 패키지 온 패키지 구조체
DE102012207519A1 (de) * 2012-05-07 2013-11-07 Osram Opto Semiconductors Gmbh Verfahren zum herstellen eines bauelementträgers, einer elektronischen anordnung und einer strahlungsanordnung und bauelementträger, elektronische anordnung und strahlungsanordnung
US8865585B2 (en) * 2012-07-11 2014-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming post passivation interconnects
US9013017B2 (en) 2012-10-15 2015-04-21 Stmicroelectronics Pte Ltd Method for making image sensors using wafer-level processing and associated devices
US9059058B2 (en) 2012-10-22 2015-06-16 Stmicroelectronics Pte Ltd Image sensor device with IR filter and related methods
US20140162407A1 (en) * 2012-12-10 2014-06-12 Curtis Michael Zwenger Method And System For Semiconductor Packaging
US10483132B2 (en) 2012-12-28 2019-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Post-passivation interconnect structure and method of forming the same
CN104037141B (zh) * 2013-03-06 2017-03-01 冼荣基 整流二极管结构
US9412702B2 (en) 2013-03-14 2016-08-09 Intel Corporation Laser die backside film removal for integrated circuit (IC) packaging
US8975177B2 (en) * 2013-03-14 2015-03-10 Intel Corporation Laser resist removal for integrated circuit (IC) packaging
KR101494814B1 (ko) * 2013-04-15 2015-02-23 앰코 테크놀로지 코리아 주식회사 팬 아웃 반도체 패키지 및 그 제조 방법
US10008413B2 (en) * 2013-08-27 2018-06-26 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level dicing method
US9466581B2 (en) * 2013-10-18 2016-10-11 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package device and manufacturing method thereof
US9202742B1 (en) 2014-01-15 2015-12-01 Stats Chippac Ltd. Integrated circuit packaging system with pattern-through-mold and method of manufacture thereof
US9703056B2 (en) * 2014-01-23 2017-07-11 Nxp Usa, Inc. Copper tube interconnect
US9330994B2 (en) 2014-03-28 2016-05-03 Stats Chippac, Ltd. Semiconductor device and method of forming RDL and vertical interconnect by laser direct structuring
KR102245825B1 (ko) 2014-09-04 2021-04-30 삼성전자주식회사 반도체 패키지
US9646955B2 (en) 2014-09-05 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Packages and methods of forming packages
US9640519B2 (en) * 2014-11-11 2017-05-02 Texas Instruments Incorporated Photo-sensitive silicon package embedding self-powered electronic system
TWI603447B (zh) 2014-12-30 2017-10-21 精材科技股份有限公司 晶片封裝體及其製造方法
JP2017121032A (ja) * 2015-06-30 2017-07-06 住友電気工業株式会社 高周波装置
EP3168870A1 (en) * 2015-11-11 2017-05-17 Nexperia B.V. Semiconductor device and method of making a semiconductor device
US9666530B1 (en) * 2015-12-28 2017-05-30 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device
CN107121475B (zh) * 2016-02-25 2019-10-11 王玉麟 传感器的制造方法及传感器
TWI612300B (zh) * 2016-02-25 2018-01-21 國立清華大學 感測器及其製造方法
CN107464788A (zh) * 2016-06-06 2017-12-12 万国半导体(开曼)股份有限公司 一种晶圆级芯片尺寸封装结构及其制备方法
KR102595300B1 (ko) * 2016-07-04 2023-10-31 삼성전자주식회사 검사 방법 및 시스템, 및 이를 이용한 반도체 패키지의 제조 방법
KR101973431B1 (ko) * 2016-09-29 2019-04-29 삼성전기주식회사 팬-아웃 반도체 패키지
US10790328B2 (en) 2017-11-28 2020-09-29 Asahi Kasei Microdevices Corporation Semiconductor package and camera module
US11289426B2 (en) * 2018-06-15 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
US11282761B2 (en) * 2018-11-29 2022-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of manufacturing the same
US11289424B2 (en) * 2018-11-29 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Package and method of manufacturing the same
US11037877B2 (en) * 2019-03-14 2021-06-15 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
EP3723117A1 (en) 2019-04-10 2020-10-14 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same
CN113163572A (zh) * 2020-01-22 2021-07-23 奥特斯(中国)有限公司 具有覆盖有超薄过渡层的部件的部件承载件
WO2022022419A1 (zh) * 2020-07-31 2022-02-03 华为技术有限公司 电路板组件及其加工方法、电子设备
KR20220147738A (ko) 2021-04-27 2022-11-04 삼성전자주식회사 반도체 패키지 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW557521B (en) * 2002-01-16 2003-10-11 Via Tech Inc Integrated circuit package and its manufacturing process
CN101013684A (zh) * 2002-02-04 2007-08-08 卡西欧计算机株式会社 半导体装置及其制造方法
CN101477956A (zh) * 2008-01-04 2009-07-08 南茂科技股份有限公司 小片重新配置的封装结构及封装方法
CN100539106C (zh) * 2000-09-25 2009-09-09 揖斐电株式会社 半导体元件及其制造方法、多层印刷布线板及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6770547B1 (en) * 1999-10-29 2004-08-03 Renesas Technology Corporation Method for producing a semiconductor device
JP3871609B2 (ja) * 2002-05-27 2007-01-24 松下電器産業株式会社 半導体装置及びその製造方法
US20040099961A1 (en) * 2002-11-25 2004-05-27 Chih-Liang Chu Semiconductor package substrate having bonding pads with plated layer thereon and process of manufacturing the same
JP4271590B2 (ja) * 2004-01-20 2009-06-03 新光電気工業株式会社 半導体装置及びその製造方法
US20050260790A1 (en) * 2004-05-24 2005-11-24 Goodner Michael D Substrate imprinting techniques
US7452748B1 (en) * 2004-11-08 2008-11-18 Alien Technology Corporation Strap assembly comprising functional block deposited therein and method of making same
JP4428337B2 (ja) 2005-12-02 2010-03-10 ソニー株式会社 半導体装置の製造方法
US8759964B2 (en) 2007-07-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and fabrication methods
KR100850243B1 (ko) * 2007-07-26 2008-08-04 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US8258624B2 (en) * 2007-08-10 2012-09-04 Intel Mobile Communications GmbH Method for fabricating a semiconductor and semiconductor package
US20090170241A1 (en) 2007-12-26 2009-07-02 Stats Chippac, Ltd. Semiconductor Device and Method of Forming the Device Using Sacrificial Carrier
JP5203108B2 (ja) * 2008-09-12 2013-06-05 新光電気工業株式会社 配線基板及びその製造方法
US20100096754A1 (en) * 2008-10-17 2010-04-22 Samsung Electronics Co., Ltd. Semiconductor package, semiconductor module, and method for fabricating the semiconductor package
KR101061860B1 (ko) 2009-03-26 2011-09-02 주식회사 원우이엔지 고배율 cctv 투명반구용 금형을 이용한 투명반구의 제조방법
US8372666B2 (en) * 2010-07-06 2013-02-12 Intel Corporation Misalignment correction for embedded microelectronic die applications

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100539106C (zh) * 2000-09-25 2009-09-09 揖斐电株式会社 半导体元件及其制造方法、多层印刷布线板及其制造方法
TW557521B (en) * 2002-01-16 2003-10-11 Via Tech Inc Integrated circuit package and its manufacturing process
CN101013684A (zh) * 2002-02-04 2007-08-08 卡西欧计算机株式会社 半导体装置及其制造方法
CN101477956A (zh) * 2008-01-04 2009-07-08 南茂科技股份有限公司 小片重新配置的封装结构及封装方法

Also Published As

Publication number Publication date
DE102011054012A1 (de) 2012-05-03
US20130267066A1 (en) 2013-10-10
CN102468259A (zh) 2012-05-23
US8456018B2 (en) 2013-06-04
KR20120045936A (ko) 2012-05-09
US8921163B2 (en) 2014-12-30
US20120104625A1 (en) 2012-05-03
KR101718011B1 (ko) 2017-03-21

Similar Documents

Publication Publication Date Title
CN102468259B (zh) 半导体封装及其制造方法
US11527464B2 (en) Fan-out wafer level package structure
CN101499445B (zh) 半导体器件及其制造方法
CN101681886B (zh) 半导体组合件、堆叠式半导体装置及制造半导体组合件及堆叠式半导体装置的方法
CN104769713B (zh) 包括用于嵌入和/或隔开半导体裸芯的独立膜层的半导体器件
KR20180121893A (ko) 내장형 실리콘 기판의 팬 아웃 3d 패키지 구조
JP5486878B2 (ja) 半導体基板および半導体プレート
CN107546134A (zh) 制造晶片级封装的方法及由此制造的晶片级封装
KR20150012285A (ko) 와이어 본드 상호연결을 이용하여 기판 없이 적층가능한 패키지
CN104241229A (zh) 具有贯穿电极的半导体封装及其制造方法
KR20090055316A (ko) 반도체 패키지와, 이를 구비하는 전자 기기 및 반도체패키지의 제조방법
JP2002222914A (ja) 半導体装置及びその製造方法
CN106233462A (zh) 半导体器件以及半导体器件的制造方法
JP5004311B2 (ja) 積層チップパッケージおよびその製造方法
JP2001024024A (ja) 半導体パッケージ及びその製造方法
KR20170070779A (ko) 웨이퍼 레벨 패키지 및 제조 방법
KR20120064186A (ko) 반도체 패키지 및 그 제조 방법
CN102456663A (zh) 半导体器件及其制造方法
KR100452820B1 (ko) 회로소자의 전극형성 방법, 그를 이용한 칩 패키지 및 다층기판
KR101123805B1 (ko) 스택 패키지 및 그 제조방법
CN106611747A (zh) 模封互连基板及其制造方法
US20140167276A1 (en) Substrate for semiconductor package, semiconductor package using the substrate, and method of manufacturing the semiconductor package
KR101015267B1 (ko) 가용 영역이 최대화된 집적 회로 패키지용 스트립
US20130334685A1 (en) Embedded packages and methods of manufacturing the same
JP4889359B2 (ja) 電子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant