KR102595300B1 - 검사 방법 및 시스템, 및 이를 이용한 반도체 패키지의 제조 방법 - Google Patents

검사 방법 및 시스템, 및 이를 이용한 반도체 패키지의 제조 방법 Download PDF

Info

Publication number
KR102595300B1
KR102595300B1 KR1020160084327A KR20160084327A KR102595300B1 KR 102595300 B1 KR102595300 B1 KR 102595300B1 KR 1020160084327 A KR1020160084327 A KR 1020160084327A KR 20160084327 A KR20160084327 A KR 20160084327A KR 102595300 B1 KR102595300 B1 KR 102595300B1
Authority
KR
South Korea
Prior art keywords
pattern
image
layout data
defect
pattern group
Prior art date
Application number
KR1020160084327A
Other languages
English (en)
Other versions
KR20180004875A (ko
Inventor
손영훈
양유신
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160084327A priority Critical patent/KR102595300B1/ko
Priority to TW106119146A priority patent/TWI723176B/zh
Priority to US15/626,675 priority patent/US10482593B2/en
Priority to CN201710522341.9A priority patent/CN107579013B/zh
Publication of KR20180004875A publication Critical patent/KR20180004875A/ko
Application granted granted Critical
Publication of KR102595300B1 publication Critical patent/KR102595300B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/0008—Industrial image inspection checking presence/absence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Quality & Reliability (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

검사 방법은, 제1 패턴 그룹의 형상에 대한 정보를 포함하는 제1 레이아웃 데이터를 생성하는 것, 제2 패턴 그룹의 형상에 대한 정보를 포함하는 제2 레이아웃 데이터를 생성하는 것, 상기 제1 패턴 그룹 및 상기 제2 패턴 그룹의 이미지들을 포함하는 대상 이미지를 획득하는 것, 및 상기 제1 및 제2 레이아웃 데이터들과 상기 대상 이미지를 비교하여 상기 대상 이미지로부터 결함 패턴을 검출하는 것을 포함한다. 상기 제1 패턴 그룹, 상기 제2 패턴 그룹, 및 상기 결함 패턴은 기판의 상면으로부터 서로 다른 높이에 제공된다.

Description

검사 방법 및 시스템, 및 이를 이용한 반도체 패키지의 제조 방법{INSPECTION METHOD AND SYSTEM, AND METHOD OF FORMING SEMICONDUCTOR PACKAGE USING THE SAME}
본 발명은 검사 방법 및 시스템, 및 이를 이용한 팬 아웃 패키지(FAN-OUT Package)의 제조 방법에 대한 것이다.
반도체 칩이 고집적화 됨에 따라 그의 크기는 점차 줄어들고 있다. 반면, 반도체 칩 상의 범프들 사이의 간격은 세계 반도체 표준 협회의 국제 표준에 의해 정해져 있다. 때문에 반도체 칩에 대한 범프들의 개수 조절이 쉽지 않다. 또한 반도체 칩이 작아짐에 따라 그의 핸들링이 어려우며 테스트도 어려워진다. 더불어 반도체 칩의 크기에 따라 실장되는 보드를 다원화해야 하는 문제점이 있다. 이를 해결하기 위해 팬 아웃 패키지가 제안되었다.
팬 아웃 패키지 공정은 반도체 칩이 실장된 기판 상에 절연층들 및 배선들을 형성하는 공정을 포함할 수 있다. 상기 절연층들 및 상기 배선들을 형성하는 상기 공정 후, 검사 공정을 수행하여 상기 절연층들 및 상기 배선들의 불량 여부를 판단할 수 있다. 이러한 검사 공정을 통하여 상기 팬 아웃 패키지 공정의 조건들을 최적화할 수 있고, 팬 아웃 패키지의 불량 여부를 조기에 확인할 수 있다.
본 발명이 이루고자 하는 일 기술적 과제는 결함을 용이하게 검출할 수 있는 검사 방법 및 시스템을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 결함의 조기 검출이 가능한 반도체 패키지의 제조 방법을 제공하는데 있다.
본 발명에 따른 검사 방법은, 제1 패턴 그룹의 형상에 대한 정보를 포함하는 제1 레이아웃 데이터를 생성하는 것; 제2 패턴 그룹의 형상에 대한 정보를 포함하는 제2 레이아웃 데이터를 생성하는 것; 상기 제1 패턴 그룹 및 상기 제2 패턴 그룹의 이미지들을 포함하는 대상 이미지를 획득하는 것; 및 상기 제1 및 제2 레이아웃 데이터들과 상기 대상 이미지를 비교하여 상기 대상 이미지로부터 결함 패턴을 검출하는 것을 포함할 수 있다. 상기 제1 패턴 그룹, 상기 제2 패턴 그룹, 및 상기 결함 패턴은 기판의 상면으로부터 서로 다른 높이에 제공될 수 있다.
본 발명에 따른 검사 시스템은, 기판 상에 형성된 패턴의 이미지를 측정하는 이미지 측정 장치; 상기 패턴의 형상에 대한 정보를 포함하는 예비 레이아웃 데이터를 저장하는 라이브러리; 및 상기 이미지 측정 장치로부터 상기 패턴의 이미지를 획득하고, 상기 이미지와 상기 예비 레이아웃 데이터를 비교하여 상기 이미지로부터 결함 패턴을 검출하고, 상기 결함 패턴의 형상에 대한 정보를 상기 예비 레이아웃 데이터에 추가하여 레이아웃 데이터를 생성하는 데이터 처리부를 포함할 수 있다.
본 발명에 따른 반도체 패키지의 제조방법은, 기판 상에 제1 패턴 그룹을 형성하는 것; 상기 제1 패턴 그룹의 제1 이미지를 측정하는 것; 상기 제1 이미지를 이용하여 상기 제1 패턴 그룹의 형상에 대한 정보를 포함하는 제1 레이아웃 데이터를 생성하는 것; 상기 기판 상에 상기 제1 패턴 그룹을 덮는 층간막을 형성하는 것; 상기 층간막 상에 제2 패턴 그룹을 형성하는 것; 상기 제2 패턴 그룹의 제2 이미지를 측정하는 것; 상기 제2 이미지를 이용하여 상기 제2 패턴 그룹의 형상에 대한 정보를 포함하는 제2 레이아웃 데이터를 생성하는 것; 상기 제1 패턴 그룹 및 상기 제2 패턴 그룹의 이미지들을 포함하는 대상 이미지를 측정하는 것; 및 상기 제1 및 제2 레이아웃 데이터들과 상기 대상 이미지를 비교하여, 상기 대상 이미지로부터 결함 패턴을 검출하는 것을 포함할 수 있다. 상기 결함 패턴은 상기 기판으로부터 상기 제1 패턴 그룹과 상기 제2 패턴 그룹 사이의 높이에 제공될 수 있다.
본 발명의 개념에 따르면, 광학 장치를 이용하여 투명 또는 반투명한 층간막 내에 발생된 결함을 용이하게 검출할 수 있는 검사 방법 및 시스템이 제공될 수 있다. 더하여, 반도체 패키지의 제조 공정 동안 발생될 수 있는 결함의 조기 검출이 가능한 반도체 패키지의 제조방법이 제공될 수 있다.
도 1은 본 발명의 일부 실시예들에 따른 검사 시스템을 나타내는 개략도이다.
도 2는 도 1의 이미지 측정 장치의 일부를 나타내는 사시도이다.
도 3은 본 발명의 일부 실시예들에 따른 검사 방법을 나타내는 순서도이다.
도 4는 도 3의 S20 단계를 구체적으로 나타내는 순서도이다.
도 5는 도 3의 S40 단계를 구체적으로 나타내는 순서도이다.
도 6a는 제1 패턴 그룹이 형성된 기판의 평면도이다.
도 6b는 도 6a의 A-A'에 따른 단면도이다.
도 7a 내지 도 7d는 도 3의 S20 단계를 설명하기 위한 도면들이다.
도 8a는 제2 패턴 그룹이 형성된 기판의 평면도이다.
도 8b는 도 8a의 A-A'에 따른 단면도이다.
도 9a 내지 도 9d는 도 3의 S40 단계를 설명하기 위한 도면들이다.
도 10 내지 도 12는 도 3의 S50 단계 및 S60 단계를 설명하기 위한 도면들이다.
도 13은 본 발명의 일부 실시예들에 따른 검사 방법을 이용한 반도체 패키지의 제조방법을 설명하기 위한 순서도이다.
도 14a는 본 발명의 일부 실시예들에 따른 패키지 기판을 나타내는 평면도이다.
도 14b는 도 14a의 A-A'에 따른 단면도이다.
도 15는 본 발명의 일부 실시예들에 따른 검사 방법을 이용하여 제조된 반도체 패키지로, 도 14a의 A-A'에 대응하는 단면도이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예들을 설명함으로써 본 발명을 상세히 설명한다.
도 1은 본 발명의 일부 실시예들에 따른 검사 시스템을 나타내는 개략도이고, 도 2는 도 1의 이미지 측정 장치의 일부를 나타내는 사시도이다.
도 1 및 도 2를 참조하면, 검사 시스템(1000)은 기판(100)이 로드되는 스테이지(400), 상기 기판(100) 상에 형성된 패턴들의 이미지를 측정하기 위한 이미지 측정 장치(200), 상기 이미지 측정 장치(200)로부터 획득되는 이미지 데이터를 저장 및 가공하는 컴퓨터(300)를 포함할 수 있다. 상기 이미지 측정 장치(200)는 비파괴 검사(non-destructive test)에 사용되는 장비일 수 있다.
상기 이미지 측정 장치(200)는 상기 기판(100)의 상면에 대하여 광을 조사하는 제1 광원(210) 및 제2 광원(220), 광 경로를 제어하는 반사부(230), 상기 기판(100)의 상기 상면으로부터 반사되는 광을 수용하는 수광부(240), 및 상기 기판(100)의 상기 상면으로부터 반사되는 광을 이용하여 이미지를 생성하는 이미지 센서(250)를 포함할 수 있다.
상기 수광부(240)는 적어도 하나의 렌즈를 포함할 수 있고, 상기 기판(100)의 상기 상면 위에 위치할 수 있다. 상기 제1 광원(210)은 상기 기판(100)의 상기 상면 위에 위치하고, 상기 수광부(240)로부터 수평적으로 이격될 수 있다. 일 예로, 상기 제1 광원(210)은 상기 수광부(240)의 측면을 둘러싸는 링 형태를 가질 수 있다. 상기 제1 광원(210)으로부터 조사되는 제1 광(L1)은 상기 기판(100)의 상기 상면에 대하여 경사지게 입사하도록 제어될 수 있다. 상기 제1 광(L1)은 상기 기판(100)의 상기 상면으로부터 반사될 수 있고, 상기 제1 광(L1)의 산란광(L1')은 상기 수광부(240)를 통해 상기 이미지 센서(250)에 수용될 수 있다. 상기 반사부(230)가 상기 산란광(L1')의 광 경로 상에 배치되는 경우, 상기 산란광(L1')은 상기 반사부(230)를 투과하여 상기 이미지 센서(250)에 수용될 수 있다.
상기 반사부(230)는 상기 기판(100)과 상기 이미지 센서(250) 사이에 위치할 수 있다. 상기 제2 광원(220)은 상기 반사부(230)로부터 수평적으로 이격될 수 있다. 상기 제2 광원(220)으로부터 조사되는 제2 광(L2)은 상기 반사부(230)에 의해 상기 기판(100)의 상기 상면에 수직하게 입사하도록 제어될 수 있다. 즉, 상기 반사부(230)는 상기 제2 광(L2)의 광 경로를 제어할 수 있다. 상기 수광부(240)가 상기 반사부(230)로부터 반사된 상기 제2 광(L2)의 광 경로 상에 배치되는 경우, 상기 제2 광(L2)은 상기 수광부(240)를 통해 상기 기판(100)의 상기 상면에 수직하게 입사할 수 있다. 상기 제2 광(L2)은 상기 기판(100)의 상기 상면으로부터 반사될 수 있고, 상기 제2 광(L2)의 반사광(L2')은 상기 반사부(230)를 투과하여 상기 이미지 센서(250)에 수용될 수 있다. 상기 수광부(240)가 상기 반사광(L2')의 광 경로 상에 배치되는 경우, 상기 반사광(L2')은 상기 수광부(240)를 지나 상기 반사부(230)를 투과하여 상기 이미지 센서(250)에 수용될 수 있다. 상기 이미지 센서(250)는 상기 제1 광(L1)의 상기 산란광(L1') 및 상기 제2 광(L2)의 상기 반사광(L2')을 이용하여 상기 기판(100) 상에 형성된 패턴들의 이미지들을 생성할 수 있다.
상기 이미지 측정 장치(200)는 상기 제1 광원(210)을 이용하여 상기 기판(100) 상에 형성된 상기 패턴들의 이미지를 측정하는 제1 광학계(optical system), 및 상기 제2 광원(220)을 이용하여 상기 기판(100) 상에 형성된 상기 패턴들의 이미지를 측정하는 제2 광학계를 포함하는 하이브리드 광학 장치일 수 있다. 상기 제1 광원(210)은 암시야 조명(dark-field illumination)일 수 있고, 상기 제2 광원(220)은 명시야 조명(bright-field illumination)일 수 있다. 상기 제2 광학계는 상기 제1 광학계보다 큰 초점심도(depth of focus)를 가질 수 있다.
상기 컴퓨터(300)는 상기 이미지 센서(250)로부터 획득된 이미지 데이터를 처리할 수 있다. 구체적으로, 상기 컴퓨터(300)는 다양한 데이터를 처리하는 데이터 처리부(data processor, 310), 및 다양한 데이터를 저장하는 라이브러리(library, 320)를 포함할 수 있다. 상기 라이브러리(320)는 하드디스크 및/또는 비휘발성 반도체 기억 소자(예컨대, 플래쉬 메모리 소자, 상변화 기억 소자, 및/또는 자기 기억 소자 등)을 포함할 수 있다. 상기 데이터 처리부(310) 및 상기 라이브러리(320)의 구체적인 기능들에 대하여는 후술한다.
상기 컴퓨터(300)는 입출력부(330) 및 인터페이스부(340)를 더 포함할 수 있다. 상기 입출력부(330)는 키보드(keyboard), 키패드(keypad), 및/또는 디스플레이 장치(display device)를 포함할 수 있다. 상기 이미지 센서(250)로부터 획득된 상기 이미지 데이터는 상기 인터페이스부(340)를 통해 상기 컴퓨터(300)로 전달될 수 있다. 더하여, 상기 컴퓨터(300)에서 처리된 데이터는 상기 인터페이스부(340)를 통해 상기 이미지 센서(250)로 전달될 수도 있다. 상기 인터페이스부(340)는 유선 요소, 무선 요소, 및/또는 USB(universal serial bus) 포트 등을 포함할 수 있다. 상기 데이터 처리부(310), 상기 라이브러리(320), 상기 입출력부(330), 및 상기 인터페이스부(340)는 데이터 버스(data bus)를 통하여 서로 결합될 수 있다.
이하에서, 상기 검사 시스템(1000)을 이용한 검사 방법을 설명한다.
도 3은 본 발명의 일부 실시예들에 따른 검사 방법을 나타내는 순서도이다. 도 4는 도 3의 S20 단계를 구체적으로 나타내는 순서도이고, 도 5는 도 3의 S40 단계를 구체적으로 나타내는 순서도이다. 도 6a는 제1 패턴 그룹이 형성된 기판의 평면도이고, 도 6b는 도 6a의 A-A'에 따른 단면도이다. 도 7a 내지 도 7d는 도 3의 S20 단계를 설명하기 위한 도면들이다. 도 8a는 제2 패턴 그룹이 형성된 기판의 평면도이고, 도 8b는 도 8a의 A-A'에 따른 단면도이다. 도 9a 내지 도 9d는 도 3의 S40 단계를 설명하기 위한 도면들이다. 도 10 내지 도 12는 도 3의 S50 단계 및 S60 단계를 설명하기 위한 도면들이다.
도 3, 도 6a, 및 도 6b를 참조하면, 제1 패턴 그룹(130)을 포함하는 기판(100)이 제공될 수 있다(S10). 상기 기판(100)은 반도체 기판이거나, 그 내부에 반도체 칩들이 실장된 패키지 기판일 수 있다. 상기 제1 패턴 그룹(130)은 상기 기판 (100) 상에 형성된 제1 패턴(110) 및 제1 결함 패턴(120)을 포함할 수 있다. 상기 제1 결함 패턴(120)은 상기 제1 패턴(110)을 형성하는 제조 공정 동안 발생될 수 있는 임의의 불량일 수 있다.
도 3 및 도 4를 참조하면, 상기 제1 패턴 그룹(130)의 형상에 대한 정보를 포함하는 제1 레이아웃 데이터가 생성될 수 있다(S20). 먼저, 도 1을 참조하여 설명한, 상기 검사 시스템(1000)의 상기 스테이지(400) 상에 상기 제1 패턴 그룹(130)을 포함하는 상기 기판(100)이 제공될 수 있다. 상기 이미지 측정 장치(200)는 상기 제1 패턴 그룹(130)의 이미지들을 측정할 수 있고, 상기 컴퓨터(300)는 상기 제1 패턴 그룹(130)의 상기 이미지들을 이용하여 상기 제1 레이아웃 데이터를 생성할 수 있다.
구체적으로, 도 4 및 도 7a를 참조하면, 상기 제1 패턴 그룹(130)의 제1 이미지(IMG1)가 획득될 수 있다(S22). 상기 제1 이미지(IMG1)는 상기 이미지 측정 장치(200)의 상기 제1 광원(210)을 이용하여 측정된 이미지일 수 있다. 즉, 상기 제1 이미지(IMG1)는 암시야 조명을 이용하는 상기 제1 광학계에 의해 측정된 암시야 이미지(dark-field image)일 수 있다. 상기 컴퓨터(300)의 상기 데이터 처리부(310)는 상기 이미지 측정 장치(200)로부터 상기 제1 이미지(IMG1)를 획득할 수 있다.
도 4 및 도 7b를 참조하면, 상기 제1 패턴(110)의 형상에 대한 정보를 포함하는 제1 예비 레이아웃 데이터(P_LAYOUT1)가 획득될 수 있다(S24). 상기 제1 예비 레이아웃 데이터(P_LAYOUT1)는 상기 제1 패턴(110)의 평면적 형상에 대한 정보를 포함하는 설계 레이아웃일 수 있다. 상기 제1 예비 레이아웃 데이터(P_LAYOUT1)는 상기 기판(100) 상에 형성되는 상기 제1 패턴(110)을 정의하기 위한 적절한 형식의 데이터(일 예로, GDS II)를 포함할 수 있다. 상기 컴퓨터(300)의 상기 라이브러리(320)는 미리 제공된 상기 제1 예비 레이아웃 데이터(P_LAYOUT1)를 저장할 수 있고, 상기 데이터 처리부(310)는 상기 라이브러리(320)로부터 상기 제1 예비 레이아웃 데이터(P_LAYOUT1)를 획득할 수 있다.
도 4 및 도 7c를 참조하면, 상기 제1 예비 레이아웃 데이터(P_LAYOUT1)와 상기 제1 이미지(IMG1)를 비교하여, 상기 제1 이미지(IMG1)로부터 상기 제1 결함 패턴(120)이 검출될 수 있다(S26). 상기 제1 결함 패턴(120)을 검출하는 것은, 상기 제1 예비 레이아웃 데이터(P_LAYOUT1) 내 상기 형상에 대한 상기 정보와 일치하지 않는, 상기 제1 이미지(IMG1)의 부분을 상기 제1 결함 패턴(120)의 이미지로 선택하는 것을 포함할 수 있다. 상기 데이터 처리부(310)는 상기 이미지 측정 장치(200) 및 상기 라이브러리(320)로부터 각각 획득된, 상기 제1 이미지(IMG1)와 상기 제1 예비 레이아웃 데이터(P_LAYOUT1)를 비교할 수 있고, 상기 제1 예비 레이아웃 데이터(P_LAYOUT1) 내 상기 형상에 대한 상기 정보와 일치하지 않는, 상기 제1 이미지(IMG1)의 상기 부분을 상기 제1 결함 패턴(120)의 상기 이미지로 선택할 수 있다. 상기 데이터 처리부(310)는 상기 제1 결함 패턴(120)의 상기 이미지로부터 상기 제1 결함 패턴(120)의 형상에 대한 정보를 획득할 수 있다. 일 예로, 상기 제1 결함 패턴(120)의 상기 형상은 상기 제1 결함 패턴(120)의 상기 이미지에 의해 정의될 수 있다.
도 4 및 도 7d를 참조하면, 상기 제1 예비 레이아웃 데이터(P_LAYOUT1)에 상기 제1 결함 패턴(120)의 상기 형상에 대한 상기 정보를 추가하여 상기 제1 레이아웃 데이터(LAYOUT1)가 생성될 수 있다(S28). 상기 제1 레이아웃 데이터(LAYOUT1)는 상기 제1 패턴(110) 및 상기 제1 결함 패턴(120) 각각의 평면적 형상에 대한 정보를 포함하는 설계 레이아웃일 수 있다. 상기 제1 레이아웃 데이터(LAYOUT1)는 상기 제1 예비 레이아웃 데이터(P_LAYOUT1)와 동일한 형식의 데이터(일 예로, GDS II)를 포함할 수 있다. 상기 제1 레이아웃 데이터(LAYOUT1)는 상기 라이브러리(320)에 저장될 수 있다.
도 3, 도 8a, 및 도 8b를 참조하면, 상기 제1 패턴 그룹(130) 상에 적층된 제2 패턴 그룹(170)을 포함하는 상기 기판(100)이 제공될 수 있다(S30). 상기 기판(100)은 그 상면 상에 제공되어 상기 제1 패턴 그룹(130)을 덮는 층간막(180), 및 상기 층간막(180) 상에 형성된 상기 제2 패턴 그룹(170)을 포함할 수 있다. 상기 제2 패턴 그룹(170)은 상기 층간막(180) 상에 형성된 제2 패턴(150) 및 제2 결함 패턴(160)을 포함할 수 있다. 상기 제2 결함 패턴(160)은 상기 제2 패턴(150)을 형성하는 제조 공정 동안 발생될 수 있는 임의의 불량일 수 있다. 상기 기판(100)은 상기 층간막(180)을 관통하여 상기 제1 패턴(110)과 상기 제2 패턴(150)을 연결하는 비아 패턴(132), 및 상기 층간막(180) 내에 생성된 결함 패턴(140)을 포함할 수 있다. 상기 층간막(180)은 투명 또는 반투명한 막일 수 있다. 일 예로, 상기 제1 패턴(110) 및 상기 제2 패턴(150)은 도전 패턴들일 수 있고, 상기 층간막(180)은 투명 또는 반투명한 절연막일 수 있다. 상기 비아 패턴(132)은 상기 제1 패턴(110) 및 상기 제2 패턴(150)을 전기적으로 연결하기 위한 도전성 패턴일 수 있고, 상기 결함 패턴(140)은 상기 층간막(180) 내에 형성된 공극(void)일 수 있다.
도 3 및 도 5를 참조하면, 상기 제2 패턴 그룹(170)의 형상에 대한 정보를 포함하는 제2 레이아웃 데이터가 생성될 수 있다(S40). 먼저, 도 1을 참조하여 설명한, 상기 검사 시스템(1000)의 상기 스테이지(400) 상에 상기 제1 패턴 그룹(130) 및 상기 제2 패턴 그룹(170)을 포함하는 상기 기판(100)이 제공될 수 있다. 상기 이미지 측정 장치(200)는 상기 제2 패턴 그룹(170)의 이미지들을 측정할 수 있고, 상기 컴퓨터(300)는 상기 제2 패턴 그룹(170)의 상기 이미지들을 이용하여 상기 제2 레이아웃 데이터를 생성할 수 있다.
구체적으로, 도 5 및 도 9a를 참조하면, 상기 제2 패턴 그룹(170)의 제2 이미지(IMG2)가 획득될 수 있다(S42). 상기 제2 이미지(IMG2)는 상기 이미지 측정 장치(200)의 상기 제1 광원(210)을 이용하여 측정된 이미지일 수 있다. 즉, 상기 제2 이미지(IMG2)는 암시야 조명을 이용하는 상기 제1 광학계에 의해 측정된 암시야 이미지(dark-field image)일 수 있다. 이 경우, 상기 층간막(180)이 투명 또는 반투명한 막인 경우에도, 상기 제1 패턴 그룹(130)의 형상들이 상기 제2 이미지(IMG2)에 투영되지 않을 수 있다. 즉, 상기 제2 이미지(IMG2)는 상기 제1 패턴 그룹(130)의 이미지를 포함하지 않을 수 있다. 상기 컴퓨터(300)의 상기 데이터 처리부(310)는 상기 이미지 측정 장치(200)로부터 상기 제2 이미지(IMG2)를 획득할 수 있다.
도 5 및 도 9b를 참조하면, 상기 제2 패턴(150)의 형상에 대한 정보를 포함하는 제2 예비 레이아웃 데이터(P_LAYOUT2)가 획득될 수 있다(S44). 상기 제2 예비 레이아웃 데이터(P_LAYOUT2)는 상기 제2 패턴(150)의 평면적 형상에 대한 정보를 포함하는 설계 레이아웃일 수 있다. 상기 제2 예비 레이아웃 데이터(P_LAYOUT2)는 상기 기판(100) 상에 형성되는 상기 제2 패턴(150)을 정의하기 위한 적절한 형식의 데이터(일 예로, GDS II)를 포함할 수 있다. 상기 컴퓨터(300)의 상기 라이브러리(320)는 미리 제공된 상기 제2 예비 레이아웃 데이터(P_LAYOUT2)를 저장할 수 있고, 상기 데이터 처리부(310)는 상기 라이브러리(320)로부터 상기 제2 예비 레이아웃 데이터(P_LAYOUT2)를 획득할 수 있다.
도 5 및 도 9c를 참조하면, 상기 제2 예비 레이아웃 데이터(P_LAYOUT2)와 상기 제2 이미지(IMG2)를 비교하여, 상기 제2 이미지(IMG2)로부터 상기 제2 결함 패턴(160)이 검출될 수 있다(S46). 상기 제2 결함 패턴(160)을 검출하는 것은, 상기 제2 예비 레이아웃 데이터(P_LAYOUT2) 내 상기 형상에 대한 상기 정보와 일치하지 않는, 상기 제2 이미지(IMG2)의 부분을 상기 제2 결함 패턴(160)의 이미지로 선택하는 것을 포함할 수 있다. 상기 데이터 처리부(310)는 상기 이미지 측정 장치(200) 및 상기 라이브러리(320)로부터 각각 획득된, 상기 제2 이미지(IMG2)와 상기 제2 예비 레이아웃 데이터(P_LAYOUT2)를 비교할 수 있고, 상기 제2 예비 레이아웃 데이터(P_LAYOUT2) 내 상기 형상에 대한 상기 정보와 일치하지 않는, 상기 제2 이미지(IMG2)의 상기 부분을 상기 제2 결함 패턴(160)의 상기 이미지로 선택할 수 있다. 상기 데이터 처리부(310)는 상기 제2 결함 패턴(160)의 상기 이미지로부터 상기 제2 결함 패턴(160)의 형상에 대한 정보를 획득할 수 있다.
도 5 및 도 9d를 참조하면, 상기 제2 예비 레이아웃 데이터(P_LAYOUT2)에 상기 제2 결함 패턴(160)의 상기 형상에 대한 상기 정보를 추가하여 상기 제2 레이아웃 데이터(LAYOUT2)가 생성될 수 있다(S48). 상기 제2 레이아웃 데이터(LAYOUT2)는 상기 제2 패턴(150) 및 상기 제2 결함 패턴(160) 각각의 평면적 형상에 대한 정보를 포함하는 설계 레이아웃일 수 있다. 상기 제2 레이아웃 데이터(LAYOUT2)는 상기 제2 예비 레이아웃 데이터(P_LAYOUT2)와 동일한 형식의 데이터(일 예로, GDS II)를 포함할 수 있다. 상기 제2 레이아웃 데이터(LAYOUT2)는 상기 라이브러리(320)에 저장될 수 있다.
도 3 및 도 10을 참조하면, 상기 제1 패턴 그룹(130) 및 상기 제2 패턴 그룹(170)의 이미지들을 포함하는 대상 이미지(IMG_T)가 획득될 수 있다(S50). 먼저, 도 1을 참조하여 설명한, 상기 검사 시스템(1000)의 상기 스테이지(400) 상에 상기 제1 패턴 그룹(130) 및 상기 제2 패턴 그룹(170)을 포함하는 상기 기판(100)이 제공될 수 있다. 상기 이미지 측정 장치(200)는, 도 5 및 도 9a를 참조하여 설명한, 상기 제2 패턴 그룹(170)의 상기 제2 이미지(IMG2)를 측정하기 전 또는 후에, 상기 제1 패턴 그룹(130) 및 상기 제2 패턴 그룹(170)의 이미지들을 포함하는 상기 대상 이미지(IMG_T)를 측정할 수 있다.
상기 대상 이미지(IMG_T)는 상기 이미지 측정 장치(200)의 상기 제2 광원(220)을 이용하여 측정된 이미지일 수 있다. 즉, 상기 대상 이미지(IMG_T)는 명시야 조명을 이용하는 상기 제2 광학계에 의해 측정된 명시야 이미지(bright-field image)일 수 있다. 이 경우, 상기 층간막(180)이 투명 또는 반투명한 막인 경우, 상기 제2 패턴 그룹(170) 아래에 제공되는 패턴들(즉, 상기 제1 패턴 그룹(130) 및 상기 결함 패턴(140))의 형상들이 상기 대상 이미지(IMG_T)에 투영되어 나타날 수 있다. 즉, 상기 대상 이미지(IMG_T)는 상기 제2 패턴 그룹(170), 및 상기 제2 패턴 그룹(170) 아래에 위치하는 상기 제1 패턴 그룹(130) 및 상기 결함 패턴(140)의 이미지들을 포함할 수 있다. 상기 컴퓨터(300)의 상기 데이터 처리부(310)는 상기 이미지 측정 장치(200)로부터 상기 대상 이미지(IMG_T)를 획득할 수 있다.
도 3 및 도 12를 참조하면, 상기 제1 및 제2 레이아웃 데이터들(LAYOUT1, LAYOUT2, 도 7D 및 도 9D 참조)과 상기 대상 이미지(IMG_T)를 비교하여, 상기 대상 이미지(IMG_T)로부터 상기 결함 패턴(140)이 검출될 수 있다(S60). 상기 결함 패턴(140)을 검출하는 것은, 상기 제1 및 제2 레이아웃 데이터들(LAYOUT1, LAYOUT2) 내 상기 형상들에 대한 정보들과 일치하지 않는, 상기 대상 이미지(IMG_T)의 부분을 상기 결함 패턴(140)의 이미지로 선택하는 것을 포함할 수 있다. 상기 데이터 처리부(310)는 상기 라이브러리(320)로부터 상기 제1 및 제2 레이아웃 데이터들(LAYOUT1, LAYOUT2)을 획득할 수 있다. 상기 데이터 처리부(310)는 상기 제1 및 제2 레이아웃 데이터들(LAYOUT1, LAYOUT2)의 각각을 상기 대상 이미지(IMG_T)를 비교할 수 있다. 상기 데이터 처리부(310)는, 도 12에 도시된 바와 같이, 상기 제1 및 제2 레이아웃 데이터들(LAYOUT1, LAYOUT2) 내 상기 형상들에 대한 상기 정보들과 일치하지 않는, 상기 대상 이미지(IMG_T)의 상기 부분을 상기 결함 패턴(140)의 상기 이미지로 선택할 수 있다.
도 3, 도 11, 및 도 12를 참조하면, 일부 실시예들에 따르면, 상기 데이터 처리부(310)는 상기 제1 및 제2 레이아웃 데이터들(LAYOUT1, LAYOUT2)을 합성(merge)하여, 도 11에 도시된 바와 같이, 제3 레이아웃 데이터(LAYOUT3)를 생성할 수 있다. 상기 제3 레이아웃 데이터(LAYOUT3)는 상기 제1 패턴 그룹(130) 및 상기 제2 패턴 그룹(170)의 평면적 형상들이 합쳐진 합성된 설계 레이아웃(composite design layout)일 수 있다. 상기 제3 레이아웃 데이터(LAYOUT3)는 상기 제1 및 제2 레이아웃 데이터들(LAYOUT1, LAYOUT2)과 동일한 형식의 데이터(일 예로, GDS II)를 포함할 수 있다. 상기 제3 레이아웃 데이터(LAYOUT3)는 상기 라이브러리(320)에 저장될 수 있다. 상기 데이터 처리부(310)는 상기 제3 레이아웃 데이터(LAYOUT3)와 상기 대상 이미지(IMG_T)를 비교할 수 있고, 도 12를 참조하여 설명한 바와 같이, 상기 제3 레이아웃 데이터(LAYOUT3) 내 형상들에 대한 정보과 일치하지 않는, 상기 대상 이미지(IMG_T)의 상기 부분을 상기 결함 패턴(140)의 상기 이미지로 선택할 수 있다. 이에 따라, 상기 대상 이미지(IMG_T)로부터 상기 결함 패턴(140)이 검출될 수 있다.
일반적으로, 상기 층간막(180)이 투명 또는 반투명한 성질을 갖는 경우, 광학 장치를 이용하여 상기 층간막(180) 내에 발생된 결함(일 예로, 공극(void))을 검출하는 것은 용이하지 않을 수 있다. 일 예로, 암시야 조명계(dark-field illumination system)를 이용하여 상기 층간막(180)의 암시야 이미지(dark-field image)를 측정하는 경우, 상기 암시야 이미지는 상기 층간막(180) 표면 상의 패턴들(일 예로, 상기 제2 패턴 그룹(170))의 형상들만을 포함할 수 있다. 즉, 상기 결함의 형상은 상기 암시야 이미지 상에 나타나지 않을 수 있다. 다른 예로, 명시야 조명계(bright-field illumination system)를 이용하여 상기 층간막(180)의 명시야 이미지(bright-field image)를 측정하는 경우, 상기 명시야 이미지는 상기 결함의 형상뿐 아니라 상기 층간막(180) 아래의 패턴들(일 예로, 상기 제1 패턴 그룹(130))의 형상들도 포함할 수 있다. 즉, 상기 명시야 이미지로부터 상기 결함을 선택적으로 검출하는 것은 용이하지 않을 수 있다.
본 발명의 개념에 따르면, 상기 제1 패턴(110)과 상기 제1 결함 패턴(120)을 포함하는 상기 제1 패턴 그룹(130)의 암시야 이미지(즉, 상기 제1 이미지(IMG1))을 이용하여, 상기 제1 패턴 그룹(130)의 형상에 대한 정보를 포함하는 상기 제1 레이아웃 데이터(LAYOUT1)가 생성될 수 있다. 마찬가지로, 상기 제2 패턴(150)과 상기 제2 결함 패턴(160)을 포함하는 상기 제2 패턴 그룹(170)의 암시야 이미지(즉, 상기 제2 이미지(IMG2))을 이용하여, 상기 제2 패턴 그룹(170)의 형상에 대한 정보를 포함하는 상기 제2 레이아웃 데이터(LAYOUT2)가 생성될 수 있다. 상기 층간막(180)이 투명 또는 반투명한 성질을 갖는 경우, 상기 대상 이미지(IMG_T)는 상기 제1 패턴 그룹(130), 상기 제2 패턴 그룹(170), 및 상기 층간막(180) 내에 발생된 상기 결함 패턴(140)의 형상들을 포함하는 명시야 이미지일 수 있다. 이 경우, 상기 제1 및 제2 레이아웃 데이터들(LAYOUT1, LAYOUT2)과 상기 대상 이미지(IMG_T)를 비교할 수 있고, 상기 제1 및 제2 레이아웃 데이터들(LAYOUT1, LAYOUT2) 내 상기 형상들에 대한 상기 정보들과 일치하지 않는, 상기 대상 이미지(IMG_T)의 부분을 상기 결함 패턴(140)의 이미지로 선택할 수 있다. 이에 따라, 상기 결함 패턴(140)의 검출이 용이할 수 있다.
즉, 광학 장치를 이용하여 투명 또는 반투명한 층간막 내에 발생된 결함을 용이하게 검출할 수 있는 검사 방법 및 시스템이 제공될 수 있다.
도 13은 본 발명의 일부 실시예들에 따른 검사 방법을 이용한 반도체 패키지의 제조방법을 설명하기 위한 순서도이다. 도 14a는 본 발명의 일부 실시예들에 따른 패키지 기판을 나타내는 평면도이고, 도 14b는 도 14a의 A-A'에 따른 단면도이다. 도 15는 본 발명의 일부 실시예들에 따른 검사 방법을 이용하여 제조된 반도체 패키지로, 도 14a의 A-A'에 대응하는 단면도이다.
먼저, 도 14a, 및 도 14b를 참조하면, 기판(100)이 제공될 수 있다. 상기 기판(100)은 반도체 칩들이 실장된 패키지 기판일 수 있다. 상기 기판(100)은 그 내부를 관통하는 복수의 캐비티들(cavities, 12)을 포함하는 지지 기판(10), 상기 캐비티들(12) 내에 각각 제공되는 반도체 칩들(14), 및 상기 지지 기판(10)의 일면 상에 제공되어 상기 반도체 칩들(14)을 덮는 몰드막(20)을 포함할 수 있다. 상기 몰드막(20)은 상기 캐비티들(12) 각각의 내부로 연장되어 상기 반도체 칩들(14)의 각각과 상기 지지 기판(10) 사이에 개재될 수 있다. 상기 기판(100)은 상기 지지 기판(10)과 이에 대응하는 배선들을 전기적으로 연결하기 위한 기판 패드들(18), 및 상기 반도체 칩들(14)의 각각과 이에 대응하는 배선들을 전기적으로 연결하기 위한 소자 패드들(16)를 포함할 수 있다. 상기 배선들에 대하여는 후술한다. 상기 기판(100)은 상기 지지 기판(10)과 상기 몰드막(20) 사이에 개재하는 추가적인 기판 패드들(18)을 더 포함할 수 있다.
도 13 및 도 15를 참조하면, 먼저, 상기 기판(100) 상에 제1 절연막(22)이 형성될 수 있다. 상기 제1 절연막(22)은 상기 지지 기판(10)의 타면 상에 형성되어 상기 기판 패드들(18) 및 상기 소자 패드들(16)을 덮을 수 있다. 상기 제1 절연막(22)은 상기 캐비티(12) 내부로 연장된 상기 몰드막(20)의 일부와 접할 수 있다. 상기 제1 절연막(22)은 투명 또는 반투명막일 수 있고, 감광성 물질을 포함할 수 있다. 상기 제1 절연막(22) 내에 상기 제1 절연막(22)의 적어도 일부를 관통하여 상기 기판 패드들(18) 및 상기 소자 패드들(16)에 연결되는 비아들(24)이 형성될 수 있다.
상기 제1 절연막(22)을 포함하는 상기 기판(100) 상에 제1 패턴 그룹(130)이 형성될 수 있다(S100). 상기 제1 패턴 그룹(130)은, 도 6a 및 도 6b를 참조하여 설명한 바와 같이, 제1 패턴(110) 및 제1 결함 패턴(120)을 포함할 수 있다. 상기 제1 패턴(110)은 상기 비아들(24) 중 대응하는 비아(들)에 전기적으로 연결되는 배선 패턴일 수 있고, 상기 제1 결함 패턴(120)은 상기 제1 패턴(110)을 형성하는 제조 공정 동안 발생될 수 있는 임의의 불량일 수 있다.
상기 제1 패턴 그룹(130)이 형성된 후, 상기 제1 패턴 그룹(130)의 제1 이미지(IMG1)가 측정될 수 있다(S110). 먼저, 도 1을 참조하여 설명한, 상기 검사 시스템(1000)의 상기 스테이지(400) 상에 상기 제1 패턴 그룹(130)을 포함하는 상기 기판(100)이 제공될 수 있다. 이 경우, 상기 기판(100)은 상기 제1 패턴 그룹(130)이 형성된 면이 상기 이미지 측정 장치(200)와 마주하도록 상기 스테이지(400) 상에 제공될 수 있다. 도 7a를 참조하여 설명한 바와 같이, 상기 제1 이미지(IMG1)는 상기 이미지 측정 장치(200)의 상기 제1 광원(210)을 이용하여 측정된 이미지일 수 있다. 즉, 상기 제1 이미지(IMG1)는 암시야 조명을 이용하는 상기 제1 광학계에 의해 측정된 암시야 이미지일 수 있다. 이에 따라, 상기 제1 패턴 그룹(130) 아래에 형성된 패턴들의 형상들은 상기 제1 이미지(IMG1)에 투영되지 않을 수 있다.
도 1을 참조하여 설명한, 상기 컴퓨터(300)의 상기 데이터 처리부(310)를 구동하여, 상기 제1 패턴 그룹(130)의 형상에 대한 정보를 포함하는 제1 레이아웃 데이터가 생성될 수 있다(S120). 구체적으로, 도 4 및 도 7a를 다시 참조하면, 상기 데이터 처리부(310)는 상기 이미지 측정 장치(200)로부터 상기 제1 이미지(IMG1)를 획득할 수 있다(S22). 도 4 및 도 7b를 다시 참조하면, 상기 데이터 처리부(310)는 상기 제1 패턴(110)의 형상에 대한 정보를 포함하는 제1 예비 레이아웃 데이터(P_LAYOUT1)를 획득할 수 있다. 상기 컴퓨터(300)의 상기 라이브러리(320)는 미리 제공된 상기 제1 예비 레이아웃 데이터(P_LAYOUT1)를 저장할 수 있고, 상기 데이터 처리부(310)는 상기 라이브러리(320)로부터 상기 제1 예비 레이아웃 데이터(P_LAYOUT1)를 획득할 수 있다. 도 4 및 도 7c를 다시 참조하면, 상기 데이터 처리부(310)는 상기 제1 예비 레이아웃 데이터(P_LAYOUT1)와 상기 제1 이미지(IMG1)를 비교하여, 상기 제1 이미지(IMG1)로부터 상기 제1 결함 패턴(120)을 검출할 수 있다(S26). 상기 데이터 처리부(310)는 상기 제1 예비 레이아웃 데이터(P_LAYOUT1) 내 상기 형상에 대한 상기 정보와 일치하지 않는, 상기 제1 이미지(IMG1)의 부분을 상기 제1 결함 패턴(120)의 이미지로 선택함으로써, 상기 제1 이미지(IMG1)로부터 상기 제1 결함 패턴(120)을 검출할 수 있다. 상기 데이터 처리부(310)는 상기 제1 결함 패턴(120)의 상기 이미지로부터 상기 제1 결함 패턴(120)의 형상에 대한 정보를 획득할 수 있다. 도 4 및 도 7d를 다시 참조하면, 상기 데이터 처리부(310)는 상기 제1 예비 레이아웃 데이터(P_LAYOUT1)에 상기 제1 결함 패턴(120)의 상기 형상에 대한 상기 정보를 추가하여 상기 제1 레이아웃 데이터(LAYOUT1)를 생성할 수 있다(S28). 상기 제1 레이아웃 데이터(LAYOUT1)는 상기 라이브러리(320)에 저장될 수 있다.
도 13 및 도 15를 다시 참조하면, 상기 제1 패턴 그룹(130)의 상기 제1 이미지(IMG1)가 측정된 후, 상기 기판(100) 상에 상기 제1 패턴 그룹(130)을 덮는 층간막(180)이 형성될 수 있다(S130). 도 8a 및 도 8b를 참조하여 설명한 바와 같이, 상기 층간막(180)은 투명 또는 반투명 성질을 갖는 절연막일 수 있다. 상기 층간막(180)은 감광성 물질을 포함할 수 있다. 상기 층간막(180)은 상기 제1 절연막(22)과 실질적으로 동일한 물질을 포함할 수 있다. 상기 층간막(180) 내에 상기 층간막(180)의 적어도 일부를 관통하여 상기 제1 패턴 그룹(130)(일 예로, 상기 제1 패턴(110))에 전기적으로 연결되는 비아 패턴(132)이 형성될 수 있다. 상기 층간막(180)을 형성하는 제조 공정 동안, 상기 층간막(180) 내에 결함 패턴(140)이 형성될 수 있다. 상기 결함 패턴(140)은 일 예로, 공극(void)일 수 있다.
상기 층간막(180) 상에 제2 패턴 그룹(170)이 형성될 수 있다(S140). 상기 제2 패턴 그룹(170)은, 도 8a 및 도 8b를 참조하여 설명한 바와 같이, 제2 패턴(150) 및 제2 결함 패턴(160)을 포함할 수 있다. 상기 제2 패턴(150)은 상기 비아 패턴(132)에 전기적으로 연결되는 배선 패턴일 수 있고, 상기 제2 결함 패턴(160)은 상기 제2 패턴(150)을 형성하는 제조 공정 동안 발생될 수 있는 임의의 불량일 수 있다.
상기 제2 패턴 그룹(170)이 형성된 후, 상기 제2 패턴 그룹(170)의 제2 이미지(IMG2)가 측정될 수 있다(S150). 먼저, 도 1을 참조하여 설명한, 상기 검사 시스템(1000)의 상기 스테이지(400) 상에 상기 제2 패턴 그룹(170)을 포함하는 상기 기판(100)이 제공될 수 있다. 이 경우, 상기 기판(100)은 상기 제2 패턴 그룹(170)이 형성된 면이 상기 이미지 측정 장치(200)와 마주하도록 상기 스테이지(400) 상에 제공될 수 있다. 도 9a를 참조하여 설명한 바와 같이, 상기 제2 이미지(IMG2)는 상기 이미지 측정 장치(200)의 상기 제1 광원(210)을 이용하여 측정된 이미지일 수 있다. 즉, 상기 제2 이미지(IMG2)는 암시야 조명을 이용하는 상기 제1 광학계에 의해 측정된 암시야 이미지일 수 있다. 이에 따라, 상기 제2 패턴 그룹(170) 아래에 형성된 패턴들(일 예로, 상기 제1 패턴 그룹(130) 및 상기 결함 패턴(140))의 형상들은 상기 제2 이미지(IMG2)에 투영되지 않을 수 있다.
도 1을 참조하여 설명한, 상기 컴퓨터(300)의 상기 데이터 처리부(310)를 구동하여, 상기 제2 패턴 그룹(170)의 형상에 대한 정보를 포함하는 제2 레이아웃 데이터가 생성될 수 있다(S160). 구체적으로, 도 5 및 도 9a를 다시 참조하면, 상기 데이터 처리부(310)는 상기 이미지 측정 장치(200)로부터 상기 제2 이미지(IMG2)를 획득할 수 있다(S42). 도 5 및 도 9b를 다시 참조하면, 상기 데이터 처리부(310)는 상기 제2 패턴(150)의 형상에 대한 정보를 포함하는 제2 예비 레이아웃 데이터(P_LAYOUT2)를 획득할 수 있다. 상기 컴퓨터(300)의 상기 라이브러리(320)는 미리 제공된 상기 제2 예비 레이아웃 데이터(P_LAYOUT2)를 저장할 수 있고, 상기 데이터 처리부(310)는 상기 라이브러리(320)로부터 상기 제2 예비 레이아웃 데이터(P_LAYOUT2)를 획득할 수 있다. 도 5 및 도 9c를 다시 참조하면, 상기 데이터 처리부(310)는 상기 제2 예비 레이아웃 데이터(P_LAYOUT2)와 상기 제2 이미지(IMG2)를 비교하여, 상기 제2 이미지(IMG2)로부터 상기 제2 결함 패턴(160)을 검출할 수 있다(S46). 상기 데이터 처리부(310)는 상기 제2 예비 레이아웃 데이터(P_LAYOUT2) 내 상기 형상에 대한 상기 정보와 일치하지 않는, 상기 제2 이미지(IMG2)의 부분을 상기 제2 결함 패턴(160)의 이미지로 선택함으로써, 상기 제2 이미지(IMG2)로부터 상기 제2 결함 패턴(160)을 검출할 수 있다. 상기 데이터 처리부(310)는 상기 제2 결함 패턴(160)의 상기 이미지로부터 상기 제2 결함 패턴(160)의 형상에 대한 정보를 획득할 수 있다. 도 5 및 도 9d를 다시 참조하면, 상기 데이터 처리부(310)는 상기 제2 예비 레이아웃 데이터(P_LAYOUT2)에 상기 제2 결함 패턴(160)의 상기 형상에 대한 상기 정보를 추가하여 상기 제2 레이아웃 데이터(LAYOUT2)를 생성할 수 있다(S48). 상기 제2 레이아웃 데이터(LAYOUT2)는 상기 라이브러리(320)에 저장될 수 있다.
상기 제2 패턴 그룹(170)이 형성된 후, 상기 제1 패턴 그룹(130) 및 상기 제2 패턴 그룹(170)의 이미지들을 포함하는 대상 이미지(IMG_T)가 측정될 수 있다(S170). 상기 대상 이미지(IMG_T)는 상기 제2 패턴 그룹(170)의 상기 제2 이미지(IMG2)를 측정하기 전 또는 후에 측정될 수 있다. 도 10을 참조하여 설명한 바와 같이, 상기 대상 이미지(IMG_T)는 상기 이미지 측정 장치(200)의 상기 제2 광원(220)을 이용하여 측정된 이미지일 수 있다. 즉, 상기 대상 이미지(IMG_T)는 명시야 조명을 이용하는 상기 제2 광학계에 의해 측정된 명시야 이미지일 수 있다. 이에 따라, 상기 제2 패턴 그룹(170) 아래에 제공되는 패턴들(즉, 상기 제1 패턴 그룹(130) 및 상기 결함 패턴(140))의 형상들이 상기 대상 이미지(IMG_T)에 투영되어 나타날 수 있다. 즉, 상기 대상 이미지(IMG_T)는 상기 제2 패턴 그룹(170), 및 상기 제2 패턴 그룹(170) 아래에 위치하는 상기 제1 패턴 그룹(130) 및 상기 결함 패턴(140)의 이미지들을 포함할 수 있다.
도 1을 참조하여 설명한, 상기 컴퓨터(300)의 상기 데이터 처리부(310)를 구동하여, 상기 제1 및 제2 레이아웃 데이터들(LAYOUT1, LAYOUT2)과 상기 대상 이미지(IMG_T)를 비교하고 상기 대상 이미지(IMG_T)로부터 상기 결함 패턴(140)을 검출할 수 있다(S180). 상기 데이터 처리부(310)는 상기 이미지 측정 장치(200)로부터 상기 대상 이미지(IMG_T)를 획득할 수 있고, 상기 라이브러리(320)로부터 상기 제1 및 제2 레이아웃 데이터들(LAYOUT1, LAYOUT2)을 획득할 수 있다. 상기 데이터 처리부(310)는 상기 제1 및 제2 레이아웃 데이터들(LAYOUT1, LAYOUT2) 내 상기 형상들에 대한 정보들과 일치하지 않는, 상기 대상 이미지(IMG_T)의 부분을 상기 결함 패턴(140)의 이미지로 선택함으로써, 상기 대상 이미지(IMG_T)로부터 상기 결함 패턴(140)을 검출할 수 있다.
상기 데이터 처리부(310)를 구동하여, 상기 결함 패턴(140)의 디멘전(dimension, 일 예로, 상기 결함 패턴(140)의 위치, 크기 등)이 허용범위 내에 있는지 판단할 수 있다(S190). 상기 결함 패턴(140)의 상기 디멘전이 허용범위를 벗어나는 경우, 경고가 발생될 수 있다(S200). 상기 결함 패턴(140)의 상기 디멘전이 허용범위 내에 있는 경우, 후속 공정이 진행될 수 있다(S210). 이 경우, 상기 제2 패턴 그룹(170)이 형성된 상기 기판(100) 상에 제2 절연막(26)이 형성될 수 있다. 상기 제2 절연막(26)은 투명 또는 반투명막일 수 있고, 감광성 물질을 포함할 수 있다. 상기 제2 절연막(26)은 상기 제1 절연막(22) 및 상기 층간막(180)과 실질적으로 동일한 물질을 포함할 수 있다. 상기 제2 절연막(26)은 상기 제2 패턴 그룹(170)의 적어도 일부(즉, 상기 제2 패턴(150)의 적어도 일부)를 노출하는 개구부를 가질 수 있다. 상기 개구부 내에 범프(28)가 제공될 수 있다. 상기 범프(28)는 상기 제2 패턴 그룹(170, 즉, 상기 제2 패턴(150))과 외부 단자 사이의 전기적 연결을 위해 제공될 수 있다. 이에 따라, 상기 반도체 칩들(14)이 그 내부에 실장된 팬 아웃 패키지(FAN-OUT Package)가 제조될 수 있다.
본 발명의 개념에 따르면, 광학 장치를 이용하여 투명 또는 반투명한 층간막 내에 발생된 결함을 용이하게 검출할 수 있는 검사 방법 및 시스템이 제공될 수 있다. 더하여, 반도체 패키지의 제조 공정 동안 발생될 수 있는 결함의 조기 검출이 가능한 반도체 패키지의 제조방법이 제공될 수 있다.
본 발명의 실시예들에 대한 이상의 설명은 본 발명의 설명을 위한 예시를 제공한다. 따라서 본 발명은 이상의 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 기술 분야의 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.
1000: 검사 시스템 100: 기판
200: 이미지 측정 장치 300: 컴퓨터
400: 스테이지 210: 제1 광원
220: 제2 광원 230: 반사부
240: 수광부 250: 이미지 센서
310: 데이터 처리부 320: 라이브러리
330: 입출력부 340: 인터페이스
110: 제1 패턴 120: 제1 결함 패턴
130: 제1 패턴 그룹 140: 결함 패턴
180: 층간막 132: 비아 패턴
150: 제2 패턴 160: 제2 결함 패턴
170: 제2 패턴 그룹 10: 지지 기판
12: 캐비티 14: 반도체 칩
16: 소자 패드 18: 기판 패드
20: 몰드막 22, 26: 절연막들
24: 비아 28: 범프

Claims (20)

  1. 제1 패턴 그룹의 제1 이미지를 이용하여 상기 제1 패턴 그룹의 형상에 대한 정보를 포함하는 제1 레이아웃 데이터를 생성하되, 상기 제1 이미지는 제1 광원을 이용하여 획득되는 것;
    제2 패턴 그룹의 제2 이미지를 이용하여 상기 제2 패턴 그룹의 형상에 대한 정보를 포함하는 제2 레이아웃 데이터를 생성하되, 상기 제2 이미지는 상기 제1 광원을 이용하여 획득되는 것;
    상기 제1 패턴 그룹 및 상기 제2 패턴 그룹의 이미지들을 포함하는 대상 이미지를 획득하되, 상기 대상 이미지는 상기 제1 광원과 다른 제2 광원을 이용하여 획득되는 것; 및
    상기 제1 및 제2 레이아웃 데이터들과 상기 대상 이미지를 비교하여 상기 대상 이미지로부터 결함 패턴을 검출하는 것을 포함하되,
    상기 결함 패턴은 기판의 상면으로부터 상기 제1 패턴 그룹과 상기 제2 패턴 그룹 사이의 높이에 제공되는 검사 방법.
  2. 청구항 1에 있어서,
    상기 결함 패턴을 검출하는 것은,
    상기 제1 및 제2 레이아웃 데이터들 내 상기 형상들에 대한 상기 정보들과 일치하지 않는, 상기 대상 이미지의 부분을 상기 결함 패턴의 이미지로 선택하는 것을 포함하는 검사 방법.
  3. 청구항 1에 있어서,
    상기 제1 패턴 그룹은 제1 패턴 및 제1 결함 패턴을 포함하고,
    상기 제1 레이아웃 데이터를 생성하는 것은:
    상기 제1 패턴 그룹의 상기 제1 이미지를 획득하는 것,
    상기 제1 패턴의 형상에 대한 정보를 포함하는 제1 예비 레이아웃 데이터를 획득하는 것;
    상기 제1 예비 레이아웃 데이터와 상기 제1 이미지를 비교하여, 상기 제1 이미지로부터 상기 제1 결함 패턴을 검출하는 것; 및
    상기 제1 예비 레이아웃 데이터에 상기 제1 결함 패턴의 형상에 관한 정보를 추가하는 것을 포함하는 검사 방법.
  4. 청구항 3에 있어서,
    상기 제1 이미지는 상기 기판의 상기 상면에 대하여 경사지게 입사하는 광을 이용하여 획득되는 검사 방법.
  5. 청구항 3에 있어서,
    상기 제1 결함 패턴을 검출하는 것은,
    상기 제1 예비 레이아웃 데이터 내 상기 형상에 대한 상기 정보와 일치하지 않는, 상기 제1 이미지의 부분을 상기 제1 결함 패턴의 이미지로 선택하는 것을 포함하고,
    상기 제1 결함 패턴의 상기 형상은 상기 제1 결함 패턴의 상기 이미지에 의해 정의되는 검사 방법.
  6. 청구항 3에 있어서,
    상기 제2 패턴 그룹은 제2 패턴 및 제2 결함 패턴을 포함하고,
    상기 제2 레이아웃 데이터를 생성하는 것은:
    상기 제2 패턴 그룹의 상기 제2 이미지를 획득하는 것,
    상기 제2 패턴의 형상에 대한 정보를 포함하는 제2 예비 레이아웃 데이터를 획득하는 것;
    상기 제2 예비 레이아웃 데이터와 상기 제2 이미지를 비교하여, 상기 제2 이미지로부터 상기 제2 결함 패턴을 검출하는 것; 및
    상기 제2 예비 레이아웃 데이터에 상기 제2 결함 패턴의 형상에 관한 정보를 추가하는 것을 포함하는 검사 방법.
  7. 청구항 6에 있어서,
    상기 제1 패턴 그룹은 상기 기판의 상기 상면으로부터 제1 높이에 제공되고, 상기 제2 패턴 그룹은 상기 기판의 상기 상면으로부터 상기 제1 높이보다 높은 제2 높이에 제공되는 검사 방법.
  8. 청구항 7에 있어서,
    상기 제2 이미지는 상기 기판의 상기 상면에 대하여 경사지게 입사하는 광을 이용하여 획득되는 검사 방법.
  9. 청구항 6에 있어서,
    상기 제2 결함 패턴을 검출하는 것은,
    상기 제2 예비 레이아웃 데이터 내 상기 형상에 대한 상기 정보와 일치하지 않는, 상기 제2 이미지의 부분을 상기 제2 결함 패턴의 이미지로 선택하는 것을 포함하고,
    상기 제2 결함 패턴의 상기 형상은 상기 제2 결함 패턴의 상기 이미지에 의해 정의되는 검사 방법.
  10. 삭제
  11. 청구항 1에 있어서,
    상기 대상 이미지는 상기 기판의 상기 상면에 대하여 수직하게 입사하는 광을 이용하여 획득되는 검사 방법.
  12. 청구항 11에 있어서,
    상기 제1 이미지 및 상기 제2 이미지 각각은, 상기 기판의 상기 상면에 대하여 경사지게 입사하는 광을 이용하여 획득되는 검사 방법.
  13. 청구항 1에 있어서,
    상기 제1 및 제2 이미지들은 제1 광학계(optical system)를 이용하여 획득되고,
    상기 대상 이미지는, 상기 제1 광학계보다 초점심도(depth of focus)가 큰 제2 광학계를 이용하여 획득되는 검사 방법.
  14. 청구항 1에 있어서,
    상기 기판은:
    그 내부를 관통하는 복수의 캐비티들을 포함하는 지지 기판;
    상기 캐비티들 내에 각각 제공되는 반도체 칩들; 및
    상기 지지 기판의 일면 상에 제공되어 상기 반도체 칩들을 덮고, 상기 캐비티들 각각의 내부로 연장되어 상기 반도체 칩들의 각각과 상기 지지 기판 사이에 개재되는 몰드막을 포함하고,
    상기 제1 패턴 그룹, 상기 제2 패턴 그룹, 및 상기 결함 패턴은 상기 지지 기판의 타면 상에 제공되는 검사 방법.
  15. 청구항 14에 있어서,
    상기 제1 패턴 그룹 및 상기 제2 패턴 그룹은 상기 반도체 칩들을 외부 단자에 전기적으로 연결하기 위한 배선 패턴들을 포함하고,
    상기 결함 패턴은 상기 제1 패턴 그룹과 상기 제2 패턴 그룹 사이의 투명 또는 반투명 절연막 내에 제공되는 검사 방법.
  16. 기판 상에 형성된 패턴의 이미지를 측정하는 이미지 측정 장치;
    상기 패턴의 형상에 대한 정보를 포함하는 예비 레이아웃 데이터를 저장하는 라이브러리; 및
    상기 이미지 측정 장치로부터 상기 패턴의 이미지를 획득하고, 상기 이미지와 상기 예비 레이아웃 데이터를 비교하여 상기 이미지로부터 결함 패턴을 검출하고, 상기 결함 패턴의 형상에 대한 정보를 상기 예비 레이아웃 데이터에 추가하여 레이아웃 데이터를 생성하는 데이터 처리부를 포함하되,
    상기 패턴은:
    상기 기판의 상면으로부터 제1 높이에 제공되는 제1 패턴; 및
    상기 기판의 상기 상면으로부터 상기 제1 높이보다 높은 제2 높이에 제공되는 제2 패턴을 포함하고,
    상기 이미지 측정 장치는 상기 제1 패턴의 제1 이미지 및 상기 제2 패턴의 제2 이미지를 별도로(separately) 측정하는 검사 시스템.
  17. 삭제
  18. 청구항 16에 있어서,
    상기 라이브러리는 상기 제1 패턴의 형상에 대한 정보를 포함하는 제1 예비 레이아웃 데이터, 및 상기 제2 패턴의 형상에 대한 정보를 포함하는 제2 예비 레이아웃 데이터를 저장하고,
    상기 데이터 처리부는,
    상기 이미지 측정 장치로부터 상기 제1 이미지를 획득하고, 상기 제1 이미지와 상기 제1 예비 레이아웃 데이터를 비교하여 상기 제1 이미지로부터 제1 결함 패턴을 검출하고, 상기 제1 결함 패턴의 형상에 대한 정보를 상기 제1 예비 레이아웃 데이터에 추가하여 제1 레이아웃 데이터를 생성하고,
    상기 이미지 측정 장치로부터 상기 제2 이미지를 획득하고, 상기 제2 이미지와 상기 제2 예비 레이아웃 데이터를 비교하여 상기 제2 이미지로부터 제2 결함 패턴을 검출하고, 상기 제2 결함 패턴의 형상에 대한 정보를 상기 제2 예비 레이아웃 데이터에 추가하여 제2 레이아웃 데이터를 생성하는 검사 시스템.
  19. 청구항 18에 있어서,
    상기 이미지 측정 장치는 상기 제1 패턴, 상기 제1 결함 패턴, 상기 제2 패턴, 및 상기 제2 결함 패턴의 이미지들을 포함하는 대상 이미지를 측정하고,
    상기 데이터 처리부는 상기 제1 및 제2 레이아웃 데이터들과 상기 대상 이미지를 비교하여, 상기 대상 이미지로부터 제3 결함 패턴을 검출하는 검사 시스템.
  20. 기판 상에 제1 패턴 그룹을 형성하는 것;
    제1 광원을 이용하여 상기 제1 패턴 그룹의 제1 이미지를 측정하는 것;
    상기 제1 이미지를 이용하여 상기 제1 패턴 그룹의 형상에 대한 정보를 포함하는 제1 레이아웃 데이터를 생성하는 것;
    상기 기판 상에 상기 제1 패턴 그룹을 덮는 층간막을 형성하는 것;
    상기 층간막 상에 제2 패턴 그룹을 형성하는 것;
    상기 제1 광원을 이용하여 상기 제2 패턴 그룹의 제2 이미지를 측정하는 것;
    상기 제2 이미지를 이용하여 상기 제2 패턴 그룹의 형상에 대한 정보를 포함하는 제2 레이아웃 데이터를 생성하는 것;
    상기 제1 광원과 다른 제2 광원을 이용하여 상기 제1 패턴 그룹 및 상기 제2 패턴 그룹의 이미지들을 포함하는 대상 이미지를 측정하는 것; 및
    상기 제1 및 제2 레이아웃 데이터들과 상기 대상 이미지를 비교하여, 상기 대상 이미지로부터 결함 패턴을 검출하는 것을 포함하되,
    상기 결함 패턴은 상기 기판으로부터 상기 제1 패턴 그룹과 상기 제2 패턴 그룹 사이의 높이에 제공되는 반도체 패키지의 제조방법.
KR1020160084327A 2016-07-04 2016-07-04 검사 방법 및 시스템, 및 이를 이용한 반도체 패키지의 제조 방법 KR102595300B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020160084327A KR102595300B1 (ko) 2016-07-04 2016-07-04 검사 방법 및 시스템, 및 이를 이용한 반도체 패키지의 제조 방법
TW106119146A TWI723176B (zh) 2016-07-04 2017-06-09 檢測方法、檢測系統以及使用其製造半導體封裝的方法
US15/626,675 US10482593B2 (en) 2016-07-04 2017-06-19 Inspection method, inspection system, and method of manufacturing semiconductor package using the same
CN201710522341.9A CN107579013B (zh) 2016-07-04 2017-06-30 检测方法、制造和形成半导体封装的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160084327A KR102595300B1 (ko) 2016-07-04 2016-07-04 검사 방법 및 시스템, 및 이를 이용한 반도체 패키지의 제조 방법

Publications (2)

Publication Number Publication Date
KR20180004875A KR20180004875A (ko) 2018-01-15
KR102595300B1 true KR102595300B1 (ko) 2023-10-31

Family

ID=60807583

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160084327A KR102595300B1 (ko) 2016-07-04 2016-07-04 검사 방법 및 시스템, 및 이를 이용한 반도체 패키지의 제조 방법

Country Status (4)

Country Link
US (1) US10482593B2 (ko)
KR (1) KR102595300B1 (ko)
CN (1) CN107579013B (ko)
TW (1) TWI723176B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5953658B2 (ja) * 2011-05-25 2016-07-20 ソニー株式会社 ロボット制御装置及びロボット装置の制御方法、コンピューター・プログラム、プログラム記憶媒体、並びにロボット装置
TWI720891B (zh) * 2020-05-18 2021-03-01 聯詠科技股份有限公司 晶片封裝的檢測系統以及晶片封裝的檢測方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100415412B1 (ko) 2000-05-30 2004-01-16 가부시끼가이샤 도시바 모의 결함웨이퍼 및 결함검사 레서피 작성방법
US20060072807A1 (en) 2000-09-20 2006-04-06 Kla-Tencor Technologies. Methods and systems for determining a presence of macro and micro defects on a specimen
US20160141213A1 (en) * 2014-11-19 2016-05-19 Deca Technologies Inc. Automated optical inspection of unit specific patterning

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6288780B1 (en) 1995-06-06 2001-09-11 Kla-Tencor Technologies Corp. High throughput brightfield/darkfield wafer inspection system using advanced optical techniques
US20020054291A1 (en) 1997-06-27 2002-05-09 Tsai Bin-Ming Benjamin Inspection system simultaneously utilizing monochromatic darkfield and broadband brightfield illumination sources
US6661912B1 (en) 1998-08-03 2003-12-09 Hitachi Electronics Engineering Co., Ltd. Inspecting method and apparatus for repeated micro-miniature patterns
US7655482B2 (en) 2000-04-18 2010-02-02 Kla-Tencor Chemical mechanical polishing test structures and methods for inspecting the same
US7643137B2 (en) 2003-03-26 2010-01-05 Nikon Corporation Defect inspection apparatus, defect inspection method and method of inspecting hole pattern
WO2004109793A1 (ja) * 2003-05-30 2004-12-16 Ebara Corporation 試料検査装置及び方法並びに該試料検査装置及び方法を用いたデバイス製造方法
JP2005032760A (ja) 2003-07-07 2005-02-03 Fab Solution Kk 半導体装置の欠陥検査方法
JP2005217060A (ja) * 2004-01-28 2005-08-11 Matsushita Electric Ind Co Ltd 欠陥検査装置および欠陥検査方法
JP2007081293A (ja) 2005-09-16 2007-03-29 Toshiba Corp 検査方法、半導体装置の製造方法およびプログラム
US20070115464A1 (en) 2005-11-21 2007-05-24 Harding Kevin G System and method for inspection of films
US7711177B2 (en) 2006-06-08 2010-05-04 Kla-Tencor Technologies Corp. Methods and systems for detecting defects on a specimen using a combination of bright field channel data and dark field channel data
KR100877105B1 (ko) * 2007-06-27 2009-01-07 주식회사 하이닉스반도체 반도체소자의 패턴 검증 방법
KR101718011B1 (ko) * 2010-11-01 2017-03-21 삼성전자주식회사 반도체 패키지 및 그 제조방법
TWI402928B (zh) * 2011-03-02 2013-07-21 Elitetech Technology Co Ltd 智慧型缺陷篩選及取樣方法
JP5948138B2 (ja) * 2012-05-11 2016-07-06 株式会社日立ハイテクノロジーズ 欠陥解析支援装置、欠陥解析支援装置で実行されるプログラム、および欠陥解析システム
JP5826707B2 (ja) * 2012-05-31 2015-12-02 株式会社Ｓｃｒｅｅｎホールディングス 基板検査装置および基板検査方法
US9189844B2 (en) 2012-10-15 2015-11-17 Kla-Tencor Corp. Detecting defects on a wafer using defect-specific information
US10056304B2 (en) * 2014-11-19 2018-08-21 Deca Technologies Inc Automated optical inspection of unit specific patterning
US10068862B2 (en) * 2015-04-09 2018-09-04 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a package in-fan out package
US9704825B2 (en) * 2015-09-30 2017-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Chip packages and methods of manufacture thereof
US9911672B1 (en) * 2016-09-30 2018-03-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices, method for fabricating integrated fan-out packages, and method for fabricating semiconductor devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100415412B1 (ko) 2000-05-30 2004-01-16 가부시끼가이샤 도시바 모의 결함웨이퍼 및 결함검사 레서피 작성방법
US20060072807A1 (en) 2000-09-20 2006-04-06 Kla-Tencor Technologies. Methods and systems for determining a presence of macro and micro defects on a specimen
US20160141213A1 (en) * 2014-11-19 2016-05-19 Deca Technologies Inc. Automated optical inspection of unit specific patterning

Also Published As

Publication number Publication date
TW201812945A (zh) 2018-04-01
TWI723176B (zh) 2021-04-01
CN107579013A (zh) 2018-01-12
CN107579013B (zh) 2022-11-22
US20180005369A1 (en) 2018-01-04
KR20180004875A (ko) 2018-01-15
US10482593B2 (en) 2019-11-19

Similar Documents

Publication Publication Date Title
CN107966453B (zh) 一种芯片缺陷检测装置及检测方法
JP5421763B2 (ja) 検査装置および検査方法
KR101269976B1 (ko) 엘이디 부품의 3차원비전검사장치 및 비전검사방법
KR101614061B1 (ko) 조인트 검사 장치
TWI699318B (zh) 電子零件搬送裝置及電子零件檢查裝置
TWI487898B (zh) 電路板之盲孔內缺陷的檢測設備、檢測系統及其檢測方法
KR102595300B1 (ko) 검사 방법 및 시스템, 및 이를 이용한 반도체 패키지의 제조 방법
US11018063B2 (en) Method and apparatus for nanoscale-dimension measurement using a diffraction pattern filter
JP2009092485A (ja) 印刷半田検査装置
JPH10242219A (ja) バンプ検査方法
KR20120054518A (ko) 기판 검사방법
CN115585744A (zh) 由光致抗蚀剂层包围的导电结构元件的厚度测量
JP2018146531A (ja) 基板検査装置、基板研磨装置、基板検査方法、および基板研磨方法
JP2000009452A (ja) 表面の凹凸検査方法および装置
KR101575895B1 (ko) 웨이퍼 검사장치 및 웨이퍼 검사방법
JPH04359447A (ja) 半導体装置のハンダ接合部検査装置
US20230058818A1 (en) Pattern inspection apparatus and pattern inspection method
JP2008202989A (ja) 電子部品および電子部品の検査方法
CN105719981B (zh) 半导体结构及其形成方法
KR100617619B1 (ko) 반도체 소자 검사장치 및 검사방법
JPH11230718A (ja) ボールグリッドアレイのボール高さ計測方法
WO2023021290A1 (en) An electronic component authentication system
JP2006080216A (ja) 基板の品質評価方法および検査装置
KR101447968B1 (ko) 기판 검사를 위한 기준평면 설정방법 및 기준평면을 이용한 기판 검사방법
JP2002122554A (ja) プリント配線基板のビアホール検査装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant