KR100415412B1 - 모의 결함웨이퍼 및 결함검사 레서피 작성방법 - Google Patents

Abstract

모의 정상패턴에 대해서 높이 방향에서의 변화와 평면형상에서의 변화를 갖는 모의 결함패턴을 구비하는 모의 결함웨이퍼를 이용하여 잠정 검사 레서피를 작성하고, 이 모의 결함웨이퍼에 대해서 결함검사를 실제의 결함 검사장치를 이용해서 행하고, 검출된 결함데이터와 사전에 얻어진 상기 모의 결함웨이퍼의 모의 결함데이터를 대조 확인해서 결함 검출감도를 정량화하며, 원하는 결함 검출률이 얻어질 때까지 레서피 파라미터를 변경해서 잠정 검사 레서피를 수정하고, 상기 원하는 결함 검출률이 얻어졌을 때의 상기 레서피 파라미터를 상기 결함 검사장치의 레서피 파라미터로서 결정한다.

Description

모의 결함웨이퍼 및 결함검사 레서피 작성방법{DEFECT WAFER FOR SIMULATION AND METHOD FOR DRAWING UP THE DEFECT EXAMINE RECIPE}

본 발명은 반도체 결함검사에 관한 것으로, 특히 반도체 결함검사에 이용되는 모의 결함웨이퍼 및 결함검사 레서피 작성방법을 대상으로 한다.

종래 기술에 의한 결함 레서피의 작성방법의 일례에 대해서, 도 14의 플로우차트를 참조하면서 설명한다.

우선, 검사대상이 되는 웨이퍼를 준비하고(스텝(S91)), 다음에 레서피용의 파라미터를 잠정적으로 선택해서(스텝(S92)), 잠정 검사 레서피를 작성한다(스텝(S93)). 다음에, 검사대상인 웨이퍼를 실제로 검사해서 검출된 결함을 관찰하고(스텝(S94)), 이 결함의 종류(이하, 결함종(種)으로 칭함)나 결함의 크기로부터 잠정 검사 레서피에 의한 결함 검출감도가 원하는 검출감도에 도달하고 있는가의 여부를 판단한다(스텝(S95)). 원하는 검출감도에 도달하고 있지 않은 것으로 판단한 경우는, 원하는 검출감도를 만족시킬 때까지 레서피 파라미터의 선택, 잠정 검사 레서피의 작성, 웨이퍼의 검사 및 결함 관찰의 일련의 순서를 반복한다(스텝(S92~S95)). 원하는 검출감도에 도달한 것으로 판단한 경우는, 최후에 선택한 레서피 파라미터를 검사용의 레서피 파라미터로서 결정하고(스텝(S96)), 그 때의 잠정 검사 레서피를 결함검사 레서피로서 결함 검사장치에 등록해서(스텝(S97)), 검사 레서피 작성을 종료한다.

그러나, 상기된 종래의 검사 레서피 작성방법에는, 아래와 같은 문제점이 있었다.

즉, 검사대상인 웨이퍼가 실제의 반도체 제품이나 TEG(Test Element Group)이기 때문에, 실제로 어떠한 결함종이 어느 정도 존재하는지의 결함정보를 사전에 얻을 수 없다. 이에 따라, 원하는 결함종이 전부 검출될 수 있는지, 다른 결함종은 검출할 수 없는지, 또는 전혀 존재하고 있지 않은 지를 파악할 수 없었다. 또한, 검사 레서피의 양부(良否)가 작성자의 숙련도에 크게 좌우된다는 문제도 있었다.

또한, 실제의 웨이퍼가 아닌 모의 결함웨이퍼를 사용하고자 하여도 종래는 단층구조로 작성된 것 밖에 없었다. 이 때문에, 도 15에 나타낸 모의 결함(101,102)과 같이, 평면적인 결함종 밖에 작성할 수 없었다. 그러나, 실제로 일어날 수 있는 결함은 도 16에 나타낸 바와 같이 패턴 상에 형성된 결함(103)이나 기판 상의 패턴끼리의 간극에 형성된 결함(104) 등 높이 방향(기판면에 수직한 방향)에서의 위치가 다른 것도 많고, 이와 같은 결함을 단층구조의 모의 결함웨이퍼로 실현하기는 곤란하다.

본 발명의 제1목적은 다양한 결함종을 고려한 결함검사용의 모의 결함웨이퍼를 제공함에 있다.

또한, 본 발명의 제2목적은 작성자의 숙련도에 의존하지 않고 원하는 결함종을 빠뜨리지 않고 검출할 수 있는 검사 레서피 작성방법을 제공함에 있다.

도 1은 본 발명에 따른 모의 결함웨이퍼의 실시의 1형태를 나타낸 부분 평면도,

도 2는 도 1에 나타낸 모의 결함웨이퍼를 도 1의 A-A절단선에 의해 절단한 개략적인 단면도,

도 3 내지 도 11은 도 1에 나타낸 모의 결함웨이퍼의 작성방법을 설명하는 개략적인 단면도,

도 12와 도 13은 본 발명에 따른 결함검사 레서피 작성방법의 실시의 1형태를 설명하는 플로우차트,

도 14는 종래 기술에 의한 결함검사 레서피 작성방법을 설명하는 플로우차트,

도 15는 종래 기술에 의한 모의 결함웨이퍼의 일례를 나타낸 부분사시도,

도 16은 종래 기술에 있어서의 문제점을 설명하기 위한 결함웨이퍼의 일례를 나타낸 부분사시도이다.

본 발명의 제1측면에 의하면,

반도체기판상에 그 상면이 상기 반도체기판의 표면으로부터 제1높이를 갖도록 형성된 모의 정상패턴과, 상기 반도체기판 상에 그 상면이 상기 반도체기판의 표면으로부터 상기 제1높이와는 다른 제2높이를 갖도록 형성된 제1모의 결함패턴을 구비하는 모의 결함웨이퍼가 제공된다.

상기 반도체기판의 표면에 대한 상기 모의 정상패턴의 상면의 높이인 제1높이와는 다른 제2높이를 그 상면이 갖도록 형성된 상기 제1모의 결함패턴을 구비하므로, 실제로 일어날 수 있는 결함 중, 높이 방향에서 위치가 다른 결함을 모의적으로 실현하는 모의 결함웨이퍼가 제공된다. 여기서, 상기 모의 정상패턴이란 검사대상인 반도체 웨이퍼 상에서 설계대로 양호하게 형성되는 패턴을 모의 결함웨이퍼 상에 모의적으로 형성한 패턴을 말한다.

상기 모의 결함웨이퍼는 상기 반도체기판 상에 형성되는 상기 모의 정상패턴과 다른 평면형상을 갖는 제2모의 결함패턴을 더 구비하는 것이 바람직하다. 상기 제2모의 결함패턴에 의해 평면형상에서의 결함종도 실현할 수 있다.

상기 제1모의 결함패턴은 상기 모의 정상패턴 상에 형성된 패턴을 포함하면 바람직하다. 이에 의해, 검사대상 웨이퍼 상에서 발생할 수 있는 전형적인 결함종을 모의적으로 실현한 모의 결함웨이퍼가 제공된다.

또한, 상기 모의 정상패턴, 상기 제1 및 상기 제3모의 결함패턴은 도전막을 포함하는 적층체로 구성해도 된다. 이에 의해, 배선패턴에 있어서 결함을 모방한 모의 결함웨이퍼가 제공된다.

또한, 본 발명의 제2의 측면에 의하면,

반도체 결함 검사장치에 이용되는 레서피 파일의 작성방법에 있어서, 레서피파라미터를 임의로 설정하는 파라미터 설정과정과, 상기 레서피 파라미터를 기초로 제1잠정 결함검사 레서피를 작성하는 제1잠정 레서피 작성과정, 상기 제1잠정 결함검사 레서피를 이용해서 결함종에 관한 데이터인 모의 결함데이터가 사전에 얻어진 모의 결함웨이퍼에 대해서 결함을 검출하는 모의 결함 검출과정, 검출된 결함데이터와 상기 모의 결함데이터를 대조 확인해서, 상기 제1잠정 결함검사 레서피의 결함 검출률을 산출하는 결함 검출률 산출과정, 산출된 상기 결함 검출률을 원하는 결함 검출률과 비교해서 상기 제1잠정 결함검사 레서피의 결함 검출감도를 판정하는 결함 검출감도 판정과정, 산출된 상기 결함 검출률이 상기 원하는 결함 검출률을 하회하는 경우에, 상기 레서피 파라미터를 변경해서 상기 제1잠정 레서피 작성과정 내지 상기 결함 검출감도 판정과정을 상기 원하는 결함 검출감도가 얻어질 때까지 반복하는 제1잠정 레서피 수정과정 및, 상기 원하는 결함 검출감도가 얻어졌을 때의 상기 레서피 파라미터를 상기 반도체 결함 검사장치의 레서피 파라미터로서 결정하는 레서피 결정과정을 구비하는 결함검사 레서피의 작성방법이 제공된다.

상기 레서피 파일 작성방법에 의하면, 모의 결함데이터가 사전에 얻어진 모의 결함웨이퍼를 이용하고, 또한 검출된 결함데이터를 상기 모의 결함데이터와 대조 확인해서 상기 제1잠정 결함검사 레서피에 의한 결함 검출률을 산출하기 때문에, 상기 제1잠정 결함검사 레서피의 결함 검출감도를 정량화할 수 있다. 더욱이, 원하는 검출감도에 도달할 때까지 상기 레서피 파라미터를 조정·변경하는 것에 의해 레서피 파라미터를 최적화할 수 있다. 그 결과, 레서피 작성자의 숙련도에 의존하지 않고 적절한 결함검사 레서피를 작성하는 것이 가능하게 된다.

상기 결함검사 레서피의 작성방법은, 결정된 상기 레서피 파라미터를 이용해서 제2잠정 결함검사 레서피를 작성하는 제2잠정 레서피 작성과정과, 상기 제2잠정 결함검사 레서피를 이용해서 검사대상의 반도체 웨이퍼에 대해 결함을 실제로 검사하는 실검사과정, 상기 반도체 웨이퍼에 대한 결함검사 결과에 대해 이상이 있는지 없는지를 검증하는 이상 검증과정 및, 상기 결함검사의 결과에 이상이 있는 경우에 상기 레서피 파라미터를 조정해서 상기 제2잠정 레서피 작성과정 내지 상기 이상 검증과정을 상기 이상이 없게 될 때까지 반복하는 제2잠정 레서피 수정과정을 더 구비하는 것이 바람직하다.

이와 같이, 검사대상인 반도체 웨이퍼로부터의 결함검사 결과에 대해 이상의 유무를 검증하고, 이상이 있는 경우는 그 이상이 없어질 때까지 상기 레서피 파라미터를 조정하기 때문에 바람직한 결함검사 레서피를 작성할 수 있다.

또한, 상기한 결함검사 레서피 작성방법은, 결정된 상기 레서피 파라미터를 이용해서 제2잠정 결함검사 레서피를 작성하는 제2잠정 레서피 작성과정과, 상기 제2잠정 결함검사 레서피를 이용해서 검사대상의 반도체 웨이퍼에 대해 결함을 실제로 검사하는 실검사과정, 상기 반도체 웨이퍼에 대한 결함검사 결과에 대해 이상이 있는지 없는지를 검증하는 이상 검증과정, 상기 결함검사 결과에 대해 이상이 있는 경우에, 그 이상 정도를 판정하는 과정 및, 판정된 상기 이상 정도가 상기 제2잠정 결함검사 레서피의 조정에 의해 해소 가능한 범위 내에 있는 경우는, 상기 레서피 파라미터를 조정해서 상기 제2잠정 레서피 작성과정 내지 상기 이상 검증과정을 상기 이상이 없어 질 때까지 반복하고, 판정된 상기 이상 정도가 상기 제2잠정 결함검사 레서피의 조정에 의해 해소 가능한 범위를 넘는 경우는 상기 레서피 파라미터를 변경해서 상기 제1잠정 레서피 작성과정 내지 상기 이상 검증과정을 상기 이상이 없게 될 때까지 반복하는 과정을 더 구비하는 것이 바람직하다.

이에 의해, 이상의 정도가 큰 경우는 상기 제1잠정 결함검사 레서피의 작성 단계로부터 레서피 파라미터를 조정하기 때문에 최적의 결함검사 레서피를 작성할 수 있다.

상기 모의 결함웨이퍼는 상기한 본 발명의 제1측면에 따른 모의 결함웨이퍼인 것이 바람직하다.

이에 의해, 상기 모의 정상패턴과는 높이 방향에서 위치가 다른 결함종이나 평면형상이 다른 결함종을 고려해서 상기 레서피 파라미터를 선정할 수 있으므로 빠짐없이 결함 검출을 가능하게 하는 레서피 파일을 작성할 수 있다.

또한, 상기 레서피 파라미터는 상기 반도체 결함 검사장치의 광학계 혹은 전자광학계에서의 변경 가능한 초점 거리를 포함하고, 상기 파라미터 설정과정은 상기 반도체 웨이퍼의 표면에 수직한 방향에서 원하는 위치에 존재할 수 있는 상기 결함종에 대응하는 상기 초점 거리를 설정하는 과정을 포함하면 된다.

종래의 기술에 의하면, 특정 결함종만을 검사하는 경우, 레서피 작성자가 그 경험에 기초하여 상기 초점 거리를 추정했지만, 결국은 데이터가공에 의해 원하는 결함종에 대응하는 데이터를 추출하지 않으면 안되어, 데이터처리에 많은 시간이 소비되었다. 본 발명에 의하면, 결함종의 특징이나 결함 검출감도가 정량화되므로, 원하는 결함종에 따른 레서피 파라미터를 단시간에 선정할 수 있다. 이에 의해, 검사효율을 대폭적으로 개선하는 레서피 파일이 제공된다.

(실시형태)

이하, 본 발명의 몇가지 실시형태에 대해서 도면을 참조로 상세히 설명한다.

(1) 모의 결함웨이퍼의 실시형태

도 1은 본 발명에 따른 모의 결함웨이퍼의 실시의 1형태를 나타낸 부분평면도이고, 또한 도 2는 도 1에 나타낸 모의 결함웨이퍼를 도 1의 A-A 절단선을 따라 절단한 개략적인 단면도이다.

도 1 및 도 2에 나타낸 바와 같이, 본 실시형태의 모의 결함웨이퍼(1)는 Gate배선공정의 결함검사에 이용하는 모의 결함웨이퍼로서, 실리콘기판(S) 상에 형성된 배선패턴(10a~10d) 및 모의 결함패턴(DF1~DF3)을 구비한다.

도 2의 단면도에 나타낸 바와 같이, 본 실시형태의 모의 결함웨이퍼(1)의 특징은, 우선 모의 결함패턴(DF1,DF2)의 상면의 기판(S) 표면으로부터의 높이가 배선패턴(10a~10d)과 각각 다른 점에 있고, 다음에 도 1에 나타낸 바와 같이 모의 결함패턴(DF1~DF3)의 평면형상이 어느 쪽도 배선패턴(10a~10d)과 다른 점에 있다.

배선패턴(10a~10d)은 각각 막 두께가 약 200nm로 기판(S) 상의 실리콘산화막(16) 상에 성막된 폴리실리콘막(7a~7d)과, 이들 폴리실리콘막 상에 약 200nm의 막 두께로 각각 성막된 실리콘질화막(9a~9d)을 포함하고, 도 1의 지면 좌우방향에 소정의 피치로 형성된 라인형상의 패턴이다. 배선패턴(10a~10d)은 본 실시형태에서 모의 정상패턴이다.

모의 결함패턴(DF1)은 실리콘기판(S) 상에 성막된 막 두께가 약 50nm인 실리콘산화막(3)과 이 실리콘산화막(3) 상에 성막된 막 두께가 약 100nm인 실리콘질화막(5)을 포함한다. 실리콘질화막(5) 상면의 기판(S) 표면으로부터의 높이는 배선패턴(10a~10d) 보다도 낮다. 모의 결함패턴(DF1)은 실리콘산화막(3) 및 실리콘질화막(5)의 일부가 배선패턴(10a)의 내부에 매립되고, 또한 이들의 잔여 부분이 배선패턴(10a,10b) 사이에 위치하도록 형성되어 있다.

모의 결함패턴(DF2)은 배선패턴(10b) 상의 일부영역에서, 약 100nm의 막 두께로 성막된 폴리실리콘막(20)으로 구성된다. 이에 의해, 모의 결함패턴(DF2) 상면의 기판(S) 표면으로부터의 높이가 배선패턴(10a~10d)과 다른 구조로 되어 있다.

모의 결함패턴(DF3)은 배선패턴(10c,10d)과 동일한 재료·막 두께로 배선패턴(10c,10d) 사이의 일부 간극을 매립하도록 형성되어 있다. 따라서, 그 상면의 기판(S) 표면으로부터의 높이는 배선패턴(10c,10d)과 동일하지만, 평면으로 봐서 이들 배선패턴을 서로 접속하는 것과 같은 형상으로 되어 있다.

본 실시형태의 모의 결함웨이퍼(1)를 이용한 결함검사 레서피의 작성방법은, 이하에 기재하는 실시형태에서 설명하므로, 여기서는 모의 결함웨이퍼(1)의 제조방법에 대해 설명한다.

도 3~도 6, 도 8~도 11은 도 1에 나타낸 모의 결함웨이퍼의 제조방법을 설명하는 개략적으로 나타낸 단면도이고, 도 7은 도 1에 나타낸 모의 결함웨이퍼의 제조방법을 설명하는 개략적으로 나타낸 평면도이다.

우선, 도 3에 나타낸 바와 같이 실리콘기판(S) 상에 실리콘산화막(2)을 약 50nm의 막 두께로 성막한 후, 실리콘질화막(4)을 약 100nm의 두께로 성막 한다.

다음에, 도 4에 나타낸 바와 같이 실리콘산화막(2)과 실리콘질화막(4)을 레지스트를 이용한 패터닝에 의해 선택적으로 제거해서 실리콘산화막(3) 및 실리콘질화막(5)으로 하고, 이들에 의해 배선패턴 아래의 모의 결함패턴(DF1)을 형성한다.

다음에, 도 5에 나타낸 바와 같이 기판(S)의 표면에 실리콘산화막(16)을 약 10nm의 두께로 성막한 후, 전체면에 폴리실리콘막(6)과 실리콘질화막(8)을 각각 약 200nm의 두께로 순차 성막하고, 레지스트를 이용한 패터닝에 의해 선택적으로 제거해서 도 6에 나타낸 바와 같이 배선패턴(10a~10d)을 형성한다. 이 때, 배선패턴형상의 일부에 결함패턴 형상을 부가한 레지스트 패턴(마스크)을 이용하는 것에 의해 폴리실리콘막(6)과 실리콘질화막(8)을 도 6의 참조부호 7a, 7b, 7c, 13, 7d와 참조부호 9a, 9b, 9c, 15, 9d로 각각 나타내는 형상으로 하고, 도 7의 평면도에 나타낸 바와 같이 패턴의 형상 이상 결함으로서의 모의 결함패턴(DF3)을 배선패턴과 동시에 형성한다.

다음에, 도 8에 나타낸 바와 같이 전체면에 BPSG(Boron-doped Phospher-Sillicate Glass)막(18)을 약 800nm의 두께로 성막한 후, 도 9에 나타낸 바와 같이 실리콘질화막(9a,9b,9c,15,9d)이 표층에 나타날 때까지 CPM(Chemical Mechanical Polishing)가공에 의해 BPSG막(18)을 후퇴시킨다.

다음에, 도 10에 나타낸 바와 같이 전체면에 폴리실리콘막(20)을 약 100nm의 두께로 성막한 후, 도 11에 나타낸 바와 같이 이 폴리실리콘막(20)을 레지스트를 이용한 패터닝에 의해 선택적으로 제거하고, 이에 의해 배선패턴(10b) 상의 모의 결함패턴(DF2)을 형성한다.

최종적으로, BPSG막(18)을 이방성 에칭에 의해 제거하고, 도 1 및 도 2에 나타낸 바와 같이 Gate배선공정에서의 모의 결함웨이퍼(1)를 완성시킨다.

(2) 결함검사 레서피 작성방법의 실시형태

도 12 및 도 13은 본 발명에 따른 결함검사 레서피 작성방법의 실시의 1형태를 설명하는 플로우차트이다. 또한, 본 실시형태에서 작성된 레서피가 적용되는 결함 검사장치로서는, 특별한 한정은 없고, 예컨대 레이저빔 등을 이용한 광학계의 결함 검사장치이어도 전자빔 등을 이용한 하전빔계의 결함 검사장치이어도 된다.

우선, 도 12에 나타낸 바와 같이 모의 결함웨이퍼(1; 도 1 및 도 2 참조)를 그 모의 결함데이터와 함께 준비하고(스텝(S1)), 잠정의 레서피 파라미터를 임의로 선택해서(스텝(S2)), 잠정의 결함검사 레서피를 작성한다(스텝(S3)). 레서피 파라미터에는 검사공정이나 검사대상 웨이퍼의 종류에 따라 다수 있지만, 예컨대 광학계(전자광학계)에서의 초점 거리나 취득하는 결함 화상의 화소(픽셀)의 크기, 노이즈를 제거하기 위한 화상필터의 강도 등이 있다.

다음에, 작성된 잠정 결함검사 레서피를 이용해서 모의 결함웨이퍼(1)에 대해 결함검사를 행하고, 모의 결함을 검출시킨다(스텝(S4)).

다음에, 잠정의 결함검사 레서피에서 검출된 결함데이터와 사전에 준비한 모의 결함데이터를 대조 확인하고(스텝(S5)), 결함 검출률을 산출한다(스텝(S6)).

다음에, 얻어진 결함 검출률을 원하는 검출률과 비교 판정한다(스텝(S7)). 본 실시형태에서는 이 원하는 검출률을 80%로 한다.

얻어진 결함 검출률이 판정 기준을 만족하지 않는 경우는(스텝(S7)), 잠정레서피 파라미터 값을 변경하면서(스텝(S8)), 판정 기준을 만족하는 레서피 파라미터가 발견될 때까지 상기 스텝(S3~S7)까지의 플로우를 반복한다. 한편, 판정기준을 만족한 경우는 그 때의 레서피 파라미터를 결함검사 레서피용의 파라미터로서(스텝(S9)) 데이터베이스에 등록한다(스텝(S10)).

다음에, 도 13에 나타낸 바와 같이, 실제의 검사대상인 웨이퍼를 준비하고(스텝(S11)), 상기 스텝(S10)에서 이전에 데이터베이스에 등록된 레서피 파라미터 중 검사대상인 웨이퍼에 적합한 것으로 생각되는 레서피 파라미터를 선택적으로 데이터베이스로부터 인출하여(스텝(S12)), 잠정의 결함검사 레서피를 다시 작성한다(스텝(S13)).

다음에, 상기 스텝(S11)에서 준비한 검사대상 웨이퍼에 대해서 실제로 결함검사와 결함 관찰을 행하고(스텝(S14)), 검사결과에 이상이 있는가의 여부를 확인한다(스텝(S15)). 여기서, 검사 결과에서의 이상이란 주로 노이즈로서, 예컨대 광학계의 결함 검사장치라면 웨이퍼로부터의 반사광의 광 강도 프로파일에서의 노이즈, 하전빔계의 결함 검사장치라면, 웨이퍼로부터 검출된 2차전자 등에서 형성되는 전자빔 화상의 농담(濃淡) 프로파일에서의 노이즈 등을 들 수 있다. 검사결과에 이상이 발견된 경우는(스텝(S15)), 이상 정도에 따라서 레서피 파라미터의 재평가를 행한다. 이상 정도가 경미한 것이고 조정으로 해소된다면(스텝(S16)), 레서피 파라미터의 값을 조정하고(스텝(S17)), 잠정 결함검사 레서피를 다시 작성하며, 동일한 검사대상 웨이퍼를 이용해서 이상이 없어 질 때까지 확인을 반복한다(스텝(S13~S15)). 이상의 정도가 현저하고, 조정으로 해소될 것 같지 않은 경우는(스텝(S16)), 다시 모의 결함웨이퍼(1)를 준비해서 검사대상 웨이퍼와 교체하고(스텝(S18)), 레서피 파라미터를 변경해서(스텝(S19)) 상기된 스텝(S3~S17)의 수순을 이상이 없어 질 때까지 반복한다. 검사결과에 이상이 발견되지 않을 경우, 또는 상기 일련의 처리에 의해 이상이 없는 것이 확인된 경우는(스텝(S15)), 그 때의 레서피 파라미터를 최종적인 레서피 파라미터로서 결정한다(스텝(S20)).

그 다음은, 최종 결정한 레서피 파라미터를 데이터베이스에 등록하고(스텝(S21)), 더욱이 그 때의 잠정 검사 레서피를 검사 레서피로 결정해서 결함 검사장치에 등록해서(스텝(S22)), 결함검사 레서피 작성을 종료한다.

본 실시형태에 의하면, 모의 정상패턴에 대해서 높이 방향의 변화와 평면형상에서의 변화를 갖는 모의 결함패턴을 구비하는 모의 결함웨이퍼(1)를 이용하고, 이 모의 결함웨이퍼(1)의 모의 결함데이터와의 대조 확인에 의해 잠정 레서피의 검출감도를 정량화하기 때문에, 레서피 작성자의 숙련도에 의존하지 않고 원하는 결함종 전부를 검출할 수 있는 레서피 파일을 작성할 수 있다. 또한, 검사대상의 웨이퍼를 이용해서 결함검사를 실제로 행하여 노이즈 등의 이상 유무를 검증하므로, 최적의 레서피 파일을 작성할 수 있다.

상기된 실시형태에서의 결함검사 레서피의 작성방법에서는 원하는 결함종 전체를 검출하기 위한 레서피 파일을 작성 했지만, 반도체의 제조공정에서는, 예컨대 기판 표면으로부터 소정의 높이에 위치하는 결함종 등, 특정한 결함종의 유무만을 검출하면 되는 경우도 있다. 이와 같은 경우는 상기한 실시형태의 일련의 처리 중 레서피 파라미터의 선택, 조정 및 변경의 처리(도 12의 스텝 S2, S8, 도 13의 S12,S17, S19)를 행할 때에 원하는 결함종에 따른 레서피 파라미터만에 대해서 처리하면 된다. 이에 의해, 결함검사의 효율을 대폭적으로 높이는 결함검사 레서피를 작성할 수 있다.

이상에서 설명한 바와 같이 본 발명에 의하면, 다양한 결함종을 고려한 결함검사용의 모의 결함웨이퍼를 제공하고, 작성자의 숙련도에 의존하지 않고 소정 결함종을 빠뜨리지 않고 검출할 수 있는 검사 레서피 작성방법을 제공하는 효과가 있다.

Claims (20)

1. 반도체기판상에 그 상면이 상기 반도체기판의 표면으로부터 제1높이를 갖도록 형성된 모의 정상패턴과,

   상기 반도체기판 상에 그 상면이 상기 반도체기판의 표면으로부터 상기 제1높이와는 다른 제2높이를 갖도록 형성되면서 상기 모의 정상패턴 상에 형성된 패턴을 포함하는 제1모의 결함패턴을 갖는 것을 특징으로 하는 모의 결함웨이퍼.
2. 삭제
3. 반도체기판상에 그 상면이 상기 반도체기판의 표면으로부터 제1높이를 갖도록 형성된 모의 정상패턴과,

   상기 반도체기판 상에 그 상면이 상기 반도체기판의 표면으로부터 상기 제1높이와는 다른 제2높이를 갖도록 형성되면서 상기 모의 정상패턴 상에 형성된 패턴을 포함하는 제1모의 결함패턴 및,

   상기 모의 정상패턴과 다른 평면형상을 갖도록 상기 반도체기판 상에 형성된 제2모의 결함패턴을 갖는 것을 특징으로 하는 모의 결함웨이퍼.
4. 삭제
5. 반도체 결함 검사장치에 이용하는 레서피 파일의 작성방법은,

   레서피 파라미터를 임의로 설정하는 파라미터 설정과정과,

   상기 레서피 파라미터를 기초로 제1잠정 결함검사 레서피를 작성하는 제1잠정 레서피 작성과정,

   상기 제1잠정 결함검사 레서피를 이용해서 결함종에 관한 데이터인 모의 결함데이터가 사전에 얻어진 모의 결함웨이퍼에 대해서 결함을 검출하는 모의 결함 검출과정,

   검출된 결함데이터와 상기 모의 결함데이터를 대조 확인해서, 상기 제1잠정 결함검사 레서피의 결함 검출률을 산출하는 결함 검출률 산출과정,

   산출된 상기 결함 검출률을 원하는 결함 검출률과 비교해서 상기 제1잠정 결함검사 레서피의 결함 검출감도를 판정하는 결함 검출감도 판정과정,

   산출된 상기 결함 검출률이 상기 원하는 결함 검출률을 하회하는 경우에, 상기 레서피 파라미터를 변경해서 상기 제1잠정 레서피 작성과정 내지 상기 결함 검출감도 판정과정을 상기 원하는 결함 검출감도가 얻어질 때까지 반복하는 제1잠정 레서피 수정과정 및,

   상기 원하는 결함 검출감도가 얻어졌을 때의 상기 레서피 파라미터를 상기 반도체 결함 검사장치의 레서피 파라미터로서 결정하는 레서피 결정과정을 구비한 것을 특징으로 하는 반도체 결함 검사장치에 이용하는 레서피 파일의 작성방법.
6. 제5항에 있어서, 상기 모의 결함웨이퍼는,

   반도체기판 상에 그 상면이 상기 반도체기판의 표면으로부터 제1높이를 갖도록 형성된 모의 정상패턴과,

   상기 반도체기판 상에 그 상면이 상기 반도체기판의 표면으로부터 상기 제1높이와는 다른 제2높이를 갖도록 형성된 제1모의 결함패턴을 구비하는 것을 특징으로 하는 레서피 파일의 작성방법.
7. 제6항에 있어서, 상기 모의 결함웨이퍼가 구비하는 상기 제1모의 결함패턴은 상기 모의 정상패턴 상에 형성된 패턴을 포함하는 것을 특징으로 하는 레서피 파일의 작성방법.
8. 제6항에 있어서, 상기 모의 결함웨이퍼는 상기 모의 정상패턴과 다른 평면형상을 갖도록 상기 반도체기판 상에 형성된 제2모의 결함패턴을 더 구비하는 것을 특징으로 하는 레서피 파일의 작성방법.
9. 제8항에 있어서, 상기 모의 결함웨이퍼가 구비하는 상기 제1모의 결함패턴은 상기 모의 정상패턴 상에 형성된 패턴을 포함하는 것을 특징으로 하는 반도체 결함 검사장치에 이용되는 레서피 파일의 작성방법.
10. 제6항에 있어서, 상기 레서피 파라미터는 상기 반도체 결함 검사장치의 광학계 혹은 전자 광학계에서의 변경 가능한 초점 거리를 포함하고,

    상기 파라미터 설정과정은 상기 반도체 웨이퍼의 표면에 수직한 방향에 있어서 원하는 위치에 존재할 수 있는 상기 결함종에 대응한 상기 초점 거리를 설정하는 과정을 포함하는 것을 특징으로 하는 레서피 파일의 작성방법.
11. 청구항 제5항에 기재된 결함검사 레서피 작성방법은,

    결정된 상기 레서피 파라미터를 이용해서 제2잠정 결함검사 레서피를 작성하는 제2잠정 레서피 작성과정과,

    상기 제2잠정 결함검사 레서피를 이용해서 검사대상의 반도체 웨이퍼에 대해 결함을 실제로 검사하는 실검사과정,

    상기 반도체 웨이퍼에 대한 결함검사 결과에 대해서 이상이 있는지 없는지를 검증하는 이상 검증과정 및,

    상기 결함검사의 결과에 이상이 있는 경우에 상기 레서피 파라미터를 조정해서 상기 제2잠정 레서피 작성과정 내지 상기 이상 검증과정을 상기 이상이 없어 질 때까지 반복하는 제2잠정 레서피 수정과정을 더 구비하는 것을 특징으로 하는 결함검사 레서피 작성방법.
12. 제11항에 있어서, 상기 모의 결함웨이퍼는,

    반도체기판 상에 그 상면이 상기 반도체기판의 표면으로부터 제1높이를 갖도록 형성된 모의 정상패턴과,

    상기 반도체기판 상에 그 상면이 상기 반도체기판의 표면으로부터 상기 제1높이와는 다른 제2높이를 갖도록 형성된 제1모의 결함패턴을 구비한 것을 특징으로하는 결함검사 레서피 작성방법.
13. 제12항에 있어서, 상기 모의 결함웨이퍼가 구비하는 상기 제1모의 결함패턴은 상기 모의 정상패턴 상에 형성된 패턴을 포함하는 것을 특징으로 하는 결함검사 레서피 작성방법.
14. 제12항에 있어서, 상기 모의 결함웨이퍼는 상기 모의 정상패턴과 다른 평면형상을 갖도록 상기 반도체기판 상에 형성된 제2모의 결함패턴을 더 구비하는 것을 특징으로 하는 결함검사 레서피 작성방법.
15. 제14항에 있어서, 상기 모의 결함웨이퍼가 구비하는 상기 제1모의 결함패턴은 상기 모의 정상패턴 상에 형성된 패턴을 포함하는 것을 특징으로 하는 결함검사 레서피 작성방법.
16. 청구항 제5항에 기재된 결함검사 레서피 작성방법은,

    결정된 상기 레서피 파라미터를 이용해서 제2잠정 결함검사 레서피를 작성하는 제2잠정 레서피 작성과정과,

    상기 제2잠정 결함검사 레서피를 이용해서 검사대상의 반도체 웨이퍼에 대해서 결함을 실제로 검사하는 실검사과정,

    상기 반도체 웨이퍼에 대한 결함검사 결과에 대해 이상이 있는지 없는지를검증하는 이상 검증과정,

    상기 결함검사 결과에 대해 이상이 있는 경우에, 그 이상 정도를 판정하는 과정 및,

    판정된 상기 이상 정도가 상기 제2잠정 결함검사 레서피의 조정에 의해 해소 가능한 범위 내에 있는 경우는, 상기 레서피 파라미터를 조정해서 상기 제2잠정 레서피 작성과정 내지 상기 이상 검증과정을 상기 이상이 없어 질 때까지 반복하고, 판정된 상기 이상 정도가 상기 제2잠정 결함검사 레서피의 조정에 의해 해소 가능한 범위를 넘는 경우는 상기 레서피 파라미터를 변경해서 상기 제1잠정 레서피 작성과정 내지 상기 이상 검증과정을 상기 이상이 없어 질 때까지 반복하는 과정을 더 구비하는 것을 특징으로 하는 결함검사 레서피 작성방법.
17. 제16항에 있어서, 상기 모의 결함웨이퍼는,

    반도체기판 상에 그 상면이 상기 반도체기판의 표면으로부터 제1높이를 갖도록 형성된 모의 정상패턴과,

    상기 반도체기판 상에 그 상면이 상기 반도체기판의 표면으로부터 상기 제1높이와는 다른 제2높이를 갖도록 형성된 제1모의 결함패턴을 구비하는 것을 특징으로 하는 결함검사 레서피 작성방법.
18. 제17항에 있어서, 상기 모의 결함웨이퍼가 구비하는 상기 제1모의 결함패턴은 상기 모의 정상패턴 상에 형성된 패턴을 포함하는 것을 특징으로 하는 결함검사레서피 작성방법.
19. 제17항에 있어서, 상기 모의 결함웨이퍼는 상기 모의 정상패턴과 다른 평면형상을 갖도록 상기 반도체기판 상에 형성된 제2모의 결함패턴을 더 구비하는 것을 특징으로 하는 결함검사 레서피 작성방법.
20. 제19항에 있어서, 상기 모의 결함웨이퍼가 구비하는 상기 제1모의 결함패턴은 상기 모의 정상패턴 상에 형성된 패턴을 포함하는 것을 특징으로 하는 결함검사 레서피 작성방법.