CN102379166A - 接合体及其制造方法 - Google Patents

接合体及其制造方法 Download PDF

Info

Publication number
CN102379166A
CN102379166A CN2009801585185A CN200980158518A CN102379166A CN 102379166 A CN102379166 A CN 102379166A CN 2009801585185 A CN2009801585185 A CN 2009801585185A CN 200980158518 A CN200980158518 A CN 200980158518A CN 102379166 A CN102379166 A CN 102379166A
Authority
CN
China
Prior art keywords
conductive film
anisotropic conductive
mentioned
substrate
electrode region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801585185A
Other languages
English (en)
Inventor
石松朋之
山田幸男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Sony Chemical and Information Device Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Chemical and Information Device Corp filed Critical Sony Chemical and Information Device Corp
Priority to CN201510590401.1A priority Critical patent/CN105282994B/zh
Publication of CN102379166A publication Critical patent/CN102379166A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09154—Bevelled, chamferred or tapered edge
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Combinations Of Printed Boards (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Non-Insulated Conductors (AREA)

Abstract

本发明的接合体的制造方法包括：位置决定步骤，在所述衬底上形成的第一电极区域上采用如下状态中的任一个配置各向异性导电膜：其一端与所述衬底的倒角部内侧端相比更加向所述衬底的外侧突出的状态和位于所述倒角部内侧端的状态；之后，将具有光刻胶区域和第二电极区域的配线板中的、所述光刻胶区域位于与所述第二电极区域的边界的端部配置于所述倒角部上，其中所述光刻胶区域形成在配线材上且其一部分被光刻胶层覆盖，所述第二电极区域没有被所述光刻胶层覆盖；以及电极连接步骤，从所述配线材侧对所述各向异性导电膜加热加压，使其熔化并且向所述光刻胶区域侧流动，以此来覆盖所述第二电极区域，从而电气连接所述第一电极区域和所述第二电极区域。

Description

接合体及其制造方法
技术领域
本发明涉及通过各向异性导电膜连接衬底与配线材而成的接合体及其制造方法。
背景技术
过去，使用各向异性导电膜连接液晶显示面板(Liquid CrystalDisplay Panel，以下简称LCD面板)、等离子显示面板(Plasma DisplayPanel，以下简称PDP面板)等的衬底和柔性电路板(Flexible PrintedCircuit，以下简称FPC)、覆晶薄膜(Chip On Flex，以下简称COF)、带载封装(Tape Carrier Package，以下简称TCP)等的配线材时，根据上述配线材上形成的光刻胶层的位置，上述配线材中的配线有时会以暴露状态存在。在该状态下，若弯折使用上述配线材，则会有断线、污垢(异物)等进入暴露状态的配线部中而发生短路等问题。
为了解决这些问题，虽然例如提出了使用密封剂保护上述暴露状态的配线部的方法，但是此方法还另外需要密封用的装置，增加了成本，所以现在一般不使用。
与此相对，例如在专利文献1中提出了通过将FPC中的绝缘保护层(光刻胶层)压接至显示面板内侧从而保护暴露状态的配线以防止断线的方法，并被一部分面板制造商所实际使用。
但是，这种技术中会有以下问题：上述绝缘保护层进入上述显示面板内侧会阻塞各向异性导电黏合剂的流动，导致发生短路；或由于上述绝缘保护层的存在，压接时无法对连接部充分加压，发生连接不良。
另外，专利文献2中提出了通过将各向异性导电膜(AnisotropicConductive Film，以下简称ACF)胶带延长贴附至载带自动焊(TapeAutomated Bonding，以下简称TAB)部件的阻焊部分，以此覆盖TAB部件的配线露出部分的方法。
但是，该技术中会有以下问题：由于在从显示面板与TAB部件的连接部伸出的ACF胶带中，来自加热工具的热难以传递，使得ACF胶带为完全未硬化状态，所以弯折等的耐久性下降。
现有技术文献
专利文献
专利文献1：特开2002-358026号公报
专利文献2：特开2003-66479号公报
发明内容
本发明解决现有的上述各种问题，以达成以下目的为课题。即，本发明的目的是提供一种抑制连接不良发生且导通可靠性优异、耐久性良好的接合体及其制造方法。
解决上述课题的手段如以下所示。即，
<1>一种接合体的制造方法，其为通过各向异性导电膜连接衬底与配线材而成的接合体的制造方法，其特征在于，至少包括：
位置决定步骤，在所述衬底上形成的第一电极区域上采用如下状态中的任一个配置所述各向异性导电膜：其一端与所述衬底的倒角部内侧端相比更加向所述衬底的外侧突出的状态和位于所述倒角部内侧端的状态；之后，将具有光刻胶区域和第二电极区域的配线板中的、所述光刻胶区域位于与所述第二电极区域的边界的端部配置于所述衬底的倒角部上，其中所述光刻胶区域形成在所述配线材上且其一部分被光刻胶层覆盖，所述第二电极区域没有被所述光刻胶层覆盖；以及
电极连接步骤，从所述配线材侧对所述各向异性导电膜加热加压，使该各向异性导电膜熔化，从而使其向所述光刻胶区域侧流动，以此来覆盖所述第二电极区域，从而电气连接所述第一电极区域和所述第二电极区域。
<2>根据<1>所述的接合体的制造方法，其特征在于：
位置决定步骤在各向异性导电膜的一端和光刻胶区域位于与第二电极区域的边界的端部之间设置间隙，在所述第二电极区域中形成配线露出部分。
<3>根据<1>～<2>中任一项所述的接合体的制造方法，其特征在于：各向异性导电膜中的、从衬底的倒角部内侧端的突出宽度为该各向异性导电膜宽度的0％～50％。
<4>根据<1>～<3>中任一项所述的接合体的制造方法，其特征在于：各向异性导电膜的最低熔融粘度为5.0×101Pa·s～1.0×105Pa·s，厚度为第一电极区域中的端子以及第二电极区域中的端子的合计高度的120％～400％。
<5>根据<1>～<3>中任一项所述的接合体的制造方法，其特征在于：各向异性导电膜具有含有绝缘性树脂的绝缘层和含有所述绝缘性树脂以及导电性颗粒的导电层，所述绝缘层的最低熔融粘度为5.0×101Pa·s～1.0×105Pa·s，所述导电层的最低熔融粘度是所述绝缘层的最低熔融粘度的10倍以上。
<6>一种接合体，其为通过各向异性导电膜连接衬底与配线材而成的接合体，其特征在于：
在所述衬底上形成的第一电极区域上具有如下状态的所述各向异性导电膜：其一端从所述衬底的倒角部内侧端向所述衬底的外侧突出，
在所述衬底的倒角部上具有在配线板中的光刻胶区域的端部，所述配线板具有所述光刻胶区域和第二电极区域，其中所述光刻胶区域形成在所述配线材上且其一部分被光刻胶层覆盖，所述第二电极区域没有被所述光刻胶层覆盖，所述光刻胶区域的端部位于与所述第二电极区域的边界，以及
所述第二电极区域被所述各向异性导电膜覆盖。
通过本发明，能够解决现有的上述各种问题，提供一种抑制连接不良且导通可靠性优异、耐久性良好的接合体及其制造方法。
附图说明
图1A是表示本发明的接合体制造方法中由位置决定步骤得到的位置关系的一个实例的概略图(其一)。
图1B是表示本发明的接合体制造方法中由位置决定步骤得到的位置关系的一个实例的概略图(其二)。
图1C是表示本发明的接合体制造方法中由位置决定步骤得到的位置关系的一个实例的概略图(其三)。
图2是表示通过本发明接合体制造方法制造的接合体的一个实例的概略图。
图3A是表示压接前位置关系Z1的概略图。
图3B是表示压接前位置关系Z2的概略图。
图3C是表示压接前位置关系Z3的概略图。
图3D是表示压接前位置关系Z4的概略图。
图3E是表示压接前位置关系Z5的概略图。
图3F是表示压接前位置关系Z6的概略图。
图3G是表示压接前位置关系Z7的概略图。
图4A是表示压接后位置关系Z1的概略图。
图4B是表示压接后位置关系Z2的概略图。
图4C是表示压接后位置关系Z3的概略图。
图4D是表示压接后位置关系Z4的概略图。
图4E是表示压接后位置关系Z5的概略图。
图4F是表示压接后位置关系Z6的概略图。
图4G是表示压接后位置关系Z7的概略图。
图5A是压接后位置关系为Z1的接合体截面照片。
图5B是压接后位置关系为Z2的接合体截面照片。
图5C是压接后位置关系为Z4的接合体截面照片。
图5D是压接后位置关系为Z5的接合体截面照片。
具体实施方式
(接合体的制造方法)
本发明的接合体制造方法为通过各向异性导电膜连接衬底与配线材而成的接合体的制造方法，至少包括位置决定步骤和电极连接步骤，进一步根据需要适当选择包括其他步骤。
<位置决定步骤>
上述位置决定步骤为：在衬底上形成的第一电极区域上采用如下状态中的任一个配置上述各向异性导电膜：其一端与上述衬底的倒角部内侧端相比更向上述衬底的外侧突出的状态及位于上述倒角部内侧端的状态；之后，将具有光刻胶区域和第二电极区域的配线板中的、上述光刻胶区域位于与上述第二电极区域的边界的端部配置于上述衬底的倒角部上，其中上述光刻胶区域形成在上述配线材上且其一部分被光刻胶层覆盖，上述第二电极区域没有被上述光刻胶层覆盖。
-衬底-
作为上述衬底没有特别限制，可以根据目的适当选择，例如可以是玻璃制的LCD衬底(LCD面板)、玻璃制的PDP衬底(PDP面板)、玻璃制的有机电致发光衬底(Electro-Luminescence，以下简称EL)(有机EL面板)等。
上述衬底中，沿其边缘布置有倒角，从倒角部内侧端面向倒角部外侧端(上述衬底的外缘)具有边缘。
另外，上述衬底中，在与上述倒角部内侧端相比的上述衬底的更内侧形成有第一电极区域。
-配线材-
作为上述配线材没有特别限制，可以根据目的适当选择，例如可以是FPC、COF、TCP等。
上述配线材中，在其一面形成有配线板。
上述配线板具有光刻胶区域和第二电极区域，上述光刻胶区域为上述配线板的一部分且为该配线板被光刻胶层(例如阻焊层)覆盖的区域；上述第二电极区域为上述配线板中没有被上述光刻胶层覆盖的区域。
-各向异性导电膜-
上述各向异性导电膜的构造、大小、厚度等均没有特别限制，可以根据目的适当选择。
作为上述构造，可以是单层构造，也可以是多层构造。
在上述各向异性导电膜为单层构造的情况下，该各向异性导电膜由含有导电性颗粒的绝缘性树脂层构成。
作为上述导电性颗粒没有特别限制，可以利用现有的各向异性导电黏合剂所用的颗粒，例如可以使用颗粒直径为1～50μm的金属颗粒或金属覆盖的树脂颗粒。
作为上述金属颗粒，例如可以是镍、钴、铜等。为了达到防止它们的表面氧化的目的，可以使用表面涂有金、钯的颗粒。此外，还可以使用通过金属突起或有机物而在表面施有绝缘皮膜的颗粒。
作为上述金属覆盖的树脂颗粒，可以是用镍、钴、铜等一种以上施有电镀的圆球状颗粒。同样的，也可以使用最外表面涂有金、钯的颗粒。进一步地，也可以使用通过金属突起或有机物而在表面施有绝缘皮膜的颗粒。
作为上述绝缘性树脂层中的绝缘性树脂没有特别限制，可以根据目的适当选择，例如可以是环氧树脂、丙烯酸树脂等。
作为上述环氧树脂没有特别限制，可以根据目的适当选择，例如可以是双酚A型环氧树脂、双酚F型环氧树脂、酚醛环氧树脂等。这些既可以单独使用一种，也可以并用两种以上。
作为上述丙烯酸树脂没有特别限制，可以根据目的适当选择，例如可以是丙烯酸甲酯、丙烯酸乙酯、丙烯酸异丙酯、丙烯酸异丁酯、环氧丙烯酸酯、乙二醇二丙烯酸酯、二乙二醇二丙烯酸酯、三羟甲基丙烷三丙烯酸酯、二羟甲基三环葵烷二丙烯酸酯、1，4-丁二醇四丙烯酸酯、2-羟基-1，3-二丙烯酰氧基丙烷、2，2-双[4-(丙烯酰氧基甲氧基)苯基]丙烷、2，2-双[4-(丙烯酰氧基乙氧基)苯基]丙烷、丙烯酸二环戊烯基酯、丙烯酸三环癸酯、三(丙烯酰氧基乙基)异氰脲酸酯、聚氨酯丙烯酸酯等。以上这些既可以单独使用一种，也可以并用两种以上。
另外，上述丙烯酸酯可以是甲基丙烯酸酯，这些既可以单独使用一种，也可以并用两种以上。
另外，根据需要，上述环氧树脂以及上述丙烯酸树脂中也可以含有例如苯氧树脂、聚氨酯树脂、聚酯树脂等热可塑性树脂。
另外，上述环氧树脂以及上述丙烯酸树脂中使用适合各自的树脂的固化剂。
作为上述环氧树脂中所使用的固化剂没有特别限制，可以根据目的适当选择，例如可以是咪唑、三乙胺等有机胺类为代表的阴离子类固化剂，
Figure BPA00001445346300061
盐、锍盐、铝螯合剂、有机酸等为代表的阳离子类固化剂。
作为上述丙烯酸树脂中所使用的固化剂没有特别限制，可以根据目的适当选择，例如可以是过氧化二枯基、过氧化叔丁基、过氧化二月桂酰、过氧化二苯甲酰等的有机过氧化物以及其衍生物。
作为上述绝缘性树脂的固化方法，可以适当选择热固化或是光固化。
在上述各向异性导电膜为单层构造的情况下，其最低熔融粘度优选为5.0×101～1.0×105Pa·s，更优选1.0×102～1.0×104Pa·s。
若上述最低熔融粘度不足5.0×101Pa·s，在将上述各向异性导电膜卷于卷盘上制造卷状产品的情况下，由于卷收紧，上述各向异性导电膜会伸出而产生阻隔；若超过1.0×105Pa·s，由于加热加压，在连接上述衬底与上述配线材时，会无法充分排除上述各向异性导电膜，发生连接不良。
上述最低熔融粘度例如可以使用熔融粘度计([HAAKE RheoStressRS-150]；Thermo Fisher Scientific公司生产)进行测量，作为测量条件，例如可以在升温速度10℃/min、频率1Hz、加压力1N以及测量温度30～180℃下进行测量。
另外，作为上述厚度，优选为上述第一电极区域中的端子以及上述第二电极区域中的端子的合计高度的120～400％，更优选为150～300％。
若上述厚度不足上述合计高度的120％，则在上述衬底以及上述配线材的端子间会无法充分填充上述各向异性导电膜；若超过400％，则由于加热以及加压，在连接上述衬底与上述配线材时会无法充分排除上述各向异性导电膜，发生连接不良，甚至在塞入上述配线材时产生偏差，发生位移。
在上述各向异性导电膜为多层构造的情况下，该各向异性导电膜优选至少具有含有绝缘性树脂的绝缘层和含有绝缘性树脂以及导电性颗粒的导电层。该情况下，因为用不含上述导电性颗粒的上述绝缘层覆盖配线露出部分，所以能够抑制短路的发生。
作为上述绝缘层中的上述绝缘性树脂没有特别限制，可以根据目的适当选择。可以使用与上述各向异性导电膜为单层构造时相同的绝缘性树脂。
虽然作为上述绝缘层的最低熔融粘度没有特别限制，可以根据目的适当选择，但优选为5.0×101～1.0×105Pa·s，更优选1.0×102～4.0×104Pa·s。
若上述最低熔融粘度不足5.0×101Pa·s，在将上述各向异性导电膜卷于卷盘上制造卷状产品的情况下，由于卷收紧，上述各向异性导电膜会伸出而产生阻隔；若超过1.0×105Pa·s，由于加热加压，在连接上述衬底与上述配线材时会无法充分排除上述各向异性导电膜，发生连接不良。
作为上述导电层中的上述绝缘性树脂以及上述导电性颗粒没有特别限制，可以根据目的适当选择。例如可以使用与上述各向异性导电膜为单层构造时相同的绝缘性树脂以及导电性颗粒。
虽然作为上述导电层的最低熔融粘度没有特别限制，可以根据目的适当选择，但优选比上述绝缘层的最低熔融粘度大，优选大于其10倍以上。
若上述导电层的最低熔融粘度为上述绝缘层的最低熔融粘度的10倍以上，则能够抑制上述导电性颗粒的流动，能够减少由于颗粒阻塞而产生的短路。
虽然作为上述绝缘层以及上述导电层的厚度没有特别限制，可以根据目的适当选择，但这些厚度的总和(总厚度)优选为上述第一电极区域中的端子和上述第二电极区域中的端子的合计高度的120～400％，更优选为150～300％。
若上述总厚度不足上述合计高度的120％，则在上述衬底以及上述配线材的端子间会无法充分填充上述各向异性导电膜；若超过400％，则由于加热以及加压，在连接上述衬底与上述配线材时会无法充分排除上述各向异性导电膜，发生连接不良，甚至在塞入上述配线材时产生偏差，发生位移。
这里用图画来说明上述位置决定步骤所决定的上述衬底、上述各向异性导电膜以及上述配线材的位置关系的一个实例。
如图1A以及图1B所示，首先在衬底10上形成的第一电极区域12上采用如下状态配置各向异性导电膜20：其一端(B)与衬底10的倒角部内侧端(A)相比更加向衬底10的外侧突出。接下来，将在配线材30上形成的配线板32中的光刻胶区域32A的端部(C)配置于衬底10的倒角部上(从倒角部内侧端(A)到倒角部外侧端(D)之间)，该光刻胶区域32A的端部(C)位于光刻胶层34所覆盖的光刻胶区域32A和没有被光刻胶层34覆盖的第二电极区域32B的边界。
结果是在图1A中，从左侧开始按照衬底的倒角部内侧端(A)、光刻胶区域32A的端部(C)、各向异性导电膜20的一端(B)以及衬底的倒角部外侧端(D)的顺序配置。另外，在图1A的样式中，也可以将B与D的位置交换、按照A、C、D以及B的顺序配置。
另外在图1B中，从左侧开始按照衬底的倒角部内侧端(A)、各向异性导电膜20的一端(B)、光刻胶区域32A的端部(C)以及衬底的倒角部外侧端(D)的顺序配置。
虽然作为上述各向异性导电膜中的、从上述衬底的倒角部内侧端的突出宽度没有特别限制，可以根据目的适当选择，但优选为上述各向异性导电膜宽度的0～50％，更优选为0～30％。
若上述突出宽度不足0％，即上述各向异性导电膜的一端与上述衬底的倒角部内侧端相比位于更加内侧，则上述衬底与上述配线材接合后的上述各向异性导电膜的伸出到达不了上述配线板中的光刻胶层，不能保护上述第二电极区域(配线露出部分)。另一方面，若上述突出宽度超过50％，则会无法将上述各向异性导电膜充分贴附于上述衬底。
另外，如图1C所示，可以在衬底10上形成的第一电极区域12上采用如下状态配置各向异性导电膜20，其一端(B)位于衬底10的倒角部内侧端(A)。该情况下，在图1C中从左侧开始，按照衬底的倒角部内侧端(A)和各向异性导电膜20的一端(B)为相同位置，之后是光刻胶区域32A的端部(C)和衬底的倒角部外侧端(D)的顺序配置。
进一步地，上述位置决定步骤也可以在上述各向异性导电膜的一端和位于与上述第二电极区域的边界的光刻胶区域的端部之间设置间隙，在上述第二电极区域形成配线露出部分。即，如图1B以及图1C所示，通过将各向异性导电膜20的一端(B)和光刻胶区域32A的端部(C)配置为分开，使得与第二电极区域32B之间产生间隙从而形成配线露出部分N。该情况下，因为在上述各向异性导电膜的顶面没有配置光刻胶层，所以在下面提到的电极连接步骤中能够对各向异性导电膜充分加压，能够抑制接触不良的发生，因此非常有利。
另外，在电极连接步骤中，被加热加压的各向异性导电膜20熔化并向光刻胶区域32A侧流动，进入光刻胶层34的下侧，以此上述配线露出部分N被各向异性导电膜20覆盖。
<电极连接步骤>
上述电极连接步骤是这样的步骤：通过从上述配线材侧对上述各向异性导电膜加热加压，使该各向异性导电膜熔化，并且使其向上述光刻胶区域侧流动，以此覆盖上述第二电极区域，将上述第一电极区域与上述第二电极区域电气连接。
上述加热根据上述绝缘性树脂或上述固化剂的种类不同而不同，一般来说，连接时间为10秒以下，在压力2～6Mpa下进行。
若通过上述电极连接步骤，上述各向异性导电膜被加热加压，则上述各向异性导电膜熔化并且向上述光刻胶区域侧流动，上述第二电极区域被完全覆盖。结果是，上述第一电极区域与上述第二电极区域被电气连接，上述衬底与上述配线材被连接。
这里使用附图来说明上述电极连接步骤之后的状态的一个实例。
如图2所示，在上述电极连接步骤中，被加热加压的各向异性导电膜20熔化，并向光刻胶区域32A侧流动，进入光刻胶层34的下侧。结果是，第二电极区域32B被完全覆盖，不存在配线露出部分，可以防止由于异物(污垢)的混入而导致的短路的发生。
(接合体)
本发明的接合体为通过各向异性导电膜连接衬底和配线材而成的接合体。其在衬底上形成的第一电极区域上具有如下状态的各向异性导电膜：其一端从上述衬底的倒角部内侧端向上述衬底的外侧突出；在上述衬底的倒角部上具有在配线板中的光刻胶区域的端部，该配线板具有在上述配线材上形成且一部分被光刻胶层覆盖的光刻胶区域和没有被上述光刻胶层覆盖的第二电极区域，该光刻胶区域的端部位于与上述第二电极区域的边界，上述第二电极区域被上述各向异性导电膜覆盖。
另外，上述衬底，上述配线材以及上述衬底等的详细信息如上面所述。
如图2所示，在本发明的上述接合体中，光刻胶区域32A的端部(C)位于衬底的倒角部上(从倒角部内侧端(A)到倒角部外侧端(D)之间)。因此，导通可靠性高且弯折强度等的耐久性也优异。
即，在光刻胶区域32A的端部(C)与倒角部内侧端(A)相比位于衬底10的更加内侧的情况下，在制造上述接合体时，会由于光刻胶层34的存在而不能对各向异性导电膜20充分加压，导致发生连接不良。另外，在光刻胶区域32A的端部(C)与衬底的倒角部外侧端(D)相比位于更加外侧的情况下，虽然也使各向异性导电膜20与之配合，使其向衬底10的外侧突出而接合，但是此时，因为加热工具的热量无法传递，位于衬底10的外侧的各向异性导电膜20为完全未固化状态，使得弯折等的耐久性低下。
以下虽然列举实施例以及比较例对本发明进行很具体地说明，但是本发明并不限于下列实施例。
(制造例1～5；各向异性导电膜T1～T5)
在含有50质量份的苯氧树脂([PKHC]；巴工业公司生产)、45质量份的自由基聚合树脂([EB-600]；daicel-cytec公司生产)、2质量份的硅烷偶合剂([KBM-503]；信越化学工业公司生产)、3质量份的作为增粘剂的疏水性二氧化硅([AEROSIL972]；EVONIK公司生产)以及3质量份的反应引发剂([Perhexa C]；日本油脂公司生产)的粘合剂中，将导电性颗粒([AUL704]；积水化学工业公司生产)以5000个/mm2的颗粒密度分散开，将它们进行模塑，分别得到厚度为8μm、10μm、15μm、30μm以及35μm的各向异性导电膜T1～T5。
(制造例6～8；各向异性导电膜V1～V3)
在含有50质量份的苯氧树脂([PKHC]；巴工业公司生产)、45质量份的自由基聚合树脂([EB-600]；daicel-cytec公司生产)、2质量份的硅烷偶合剂([KBM-503]；信越化学工业公司生产)以及3质量份的反应引发剂([Perhexa C]；日本油脂公司生产)的粘合剂中，分别按0质量份、6质量份以及9质量份添加作为增粘剂的疏水性二氧化硅([AEROSIL972]；EVONIK公司生产)，将导电性颗粒([AUL704]；积水化学工业公司生产)以5000个/mm2的颗粒密度分散开，得到厚度为15μm的各向异性导电膜V1～V3。
(制造例9：二层构造的各向异性导电膜D1)
将在制造例1中不添加上述导电性颗粒而形成的厚度为10μm的绝缘层(NCF)和制造例7中调制的、含有6质量份疏水性二氧化硅的粘合剂形成的厚度为5μm的导电层(ACF)，通过层压机相粘合，得到厚度为15μm的二层构造的各向异性导电膜D1。
-熔融粘度的测量-
对得到的各向异性导电膜T1～T5、V1～V3以及D1进行熔融粘度的测量。
首先，将各个各向异性导电膜重叠，制作厚度为300μm的薄片。接下来，使用熔融粘度计([HAAKE RheoStress RS-150]；Thermo FisherScientific公司生产)在升温速度10℃/min、频率1Hz、加压力1N以及测量温度30～180℃的条件下对得到的薄片进行熔融粘度的测量。结果如表1所示。
接下来，将上述各向异性导电膜T1～T5、V1～V3以及D1切成1.5mm宽，分别制作50M和100M卷绕的产品。
-伸出试验-
在常温环境下，将50g的重量悬挂于得到的100M卷绕品，进行各向异性导电膜的膜强度试验。接着，经过24小时后，将能够从卷绕中拉出各向异性导电膜直至最后的产品作为[OK]，将中途由于卷收紧，各向异性导电膜的伸出而导致的无法正常拉出作为[NG]，根据下面的标准进行评价。结果如表1所示。
[评价标准]
◎：100M以及50M产品均为[OK]。
○：100M产品为[NG]，50M产品为[OK]。
接下来，使氧化铟锡(Indium Tin Oxides，以下简称ITO)涂层玻璃、COF以及各向异性导电膜的位置关系遵循Z1～Z7，制造接合体。
在上述位置关系Z1～Z7中，在ITO涂层玻璃与COF压接前，将ITO涂层玻璃的倒角部内侧端(A)、各向异性导电膜的一端(B)、COF中阻焊区域的端部(C)以及ITO涂层玻璃的倒角部外侧端(D)如图中从左侧开始按以下的顺序排列。
[压接前位置关系]
Z1(比较例；图3A)：B、A、C、D
Z2(实施例；图3B)：A、C、B、D
Z3(实施例；图3C)：A、B、C、D
Z4(比较例；图3D)：C、A、B、D
Z5(比较例；图3E)：A、B、D、C
Z6(实施例；图3F)：A＝B、C、D
Z7(比较例；图3G)：A、D、C、B
(实施例1)
-制作接合体-
将作为上述衬底的ITO涂层玻璃(评价用基材、全表面涂覆ITO，玻璃厚0.7mm、倒角部0.3mm、端子高度4000A(0.4μm))与作为上述配线材的COF(评价用基材、50μmP、Cu8μmt(端子高度8μm)-Sn电镀，阻焊：PI系，PI38μmt-S’perflex基材)进行接合。
首先，根据上述位置关系Z3(参照图3C)，在作为衬底10的ITO涂层玻璃上分别暂时贴附作为各向异性导电膜20的、切成1.5mm宽的各向异性导电膜T2～T5、V1～V2以及D1，在其上面暂时固定作为配线材30的COF(上述位置决定步骤)。
接下来，以1.5mm宽的加热工具、使用缓冲材100μmt特氟龙(注册商标)在190℃、4MPa、10秒的条件下，从COF30侧加热加压各向异性导电膜20。接着，熔化各向异性导电膜20，使其向光刻胶区域32A侧流动，覆盖第二电极区域32B，使得第一电极区域12和第二电极区域32B电气连接(上述电极连接步骤)，得到接合体。
(比较例1)
-制作接合体-
除了在实施例1中，作为各向异性导电膜使用制造例1得到的各向异性导电膜T1以及V3以外，与实施例1相同来制作接合体。
(实施例2以及比较例2)
除了使用各向异性导电膜T3，根据上述位置关系Z1～Z7改变ITO涂层玻璃、COF以及各向异性导电膜T3的位置关系以外，与实施例1相同来制作接合体。
对于得到的接合体，在ITO涂层玻璃和COF压接后，确认ITO涂层玻璃的倒角部内侧端(A)、各向异性导电膜的一端(B)、COF中阻焊区域的端部(C)以及ITO涂层玻璃的倒角部外侧端(D)的位置关系，根据下列位置关系(图中，从左侧开始的配置顺序)进行评价。结果如表1和表2所示。
[压接后位置关系]
Z1(比较例；图4A)：B、A、C、D
Z2(实施例；图4B)：A、C、B、D
Z3(比较例；图4C)：A、B、C、D
Z4(比较例；图4D)：C、A、B、D
Z5(比较例；图4E)：A、B、D、C
Z6(比较例；图4F)：A＝B、C、D
Z7(比较例；图4G)：A、D、C、B
-导通电阻试验-
对于得到的各个接合体，使用数字万用表([digital multimeter7555]；横河电机公司生产)通过4端子法测量流过1mA电流时的导通电阻值。结果如表1和表2所示。
-短路试验-
分别将实施例1～2以及比较例1～2中的ITO涂层玻璃变为素玻璃(评价用基材、玻璃厚度0.7mm、倒角0.3mm)制作接合体。
在得到的接合体中的素玻璃的倒角部上撒上颗粒径0.2μm的Ni粉末，在使用Pencil Shaker振动30秒后，在端子间施加15V电压，测量绝缘电阻并根据下列基准进行评价。结果如表1和表2所示。
[评价基准]
○：未发生短路
×：发生短路
-弯折试验-
对于实施例2以及比较例2制作的各个接合体，为了使COF中的阻焊剂迂回到玻璃背后，通过180°弯折的状态固定COF。
接下来，使用张力压缩试验机([TensilonRTG-1210]；(株)A&D公司生产)以恒定速度(200mm/sec)将由于弯折所导致的膨胀部分压到不锈钢制台面上。在反复进行20次该作业后，将COF返回到原来的状态，测量导通电阻。结果如表2所示。
[表1]
Figure BPA00001445346300151
从表1可以知道，压接前位置关系为Z3且压接后位置关系为Z2的本发明的接合体导通可靠性良好。
各向异性导电膜V1因为最低熔融粘度低，容易发生阻塞，在伸出试验中100M产品的评价为[NG]。
各向异性导电膜T1因为厚度薄，并且各向异性导电膜V3因为最低熔融粘度高，所以各向异性导电膜T1以及V3的一端(B)流动至COF中的阻焊区域的端部(C)的量少，导致压接后位置关系变为Z3，存在配线露出部分，发生短路。
[表2]
从表2可以知道，若压接前位置关系为Z2、Z3以及Z6，则压接后位置关系为Z2，导通可靠性优异且弯折试验结果也优异。
另一方面，若压接前位置关系为Z1、Z4、Z5以及Z7，则即使使用各向异性导电膜T3，压接后位置关系也变为Z1以及Z3～Z7中的任一个。
在压接后位置关系为Z1、Z3、Z5以及Z6的情况下，因为COF配线露出，所以不仅发生短路，在弯折试验中也会因为强度不足导致COF配线发生断线，致使导通不良。
另外，在压接后位置关系为Z4的情况下，在COF中的阻焊层因为存在于ITO涂层玻璃上，出现台阶差，使得压接时无法对连接部进行充分加压，发生导通不良。
进一步地，在压接后位置关系为Z7的情况下，因为加热工具的热无法施加，贴附于COF中阻焊层的各向异性导电膜T3为完全未固化状态，在弯折试验中不能增强配线导致发生断线，致使导通不良。
另外，对实施例2以及比较例2得到的接合体，沿其端子进行截面研磨，确认压接后的位置关系。其截面照片如图5A～图5D所示。
另外，图中的S/R表示阻焊剂，ACF表示各向异性导电膜，玻璃(Glass)表示ITO涂层玻璃。
可以知道，图5A～图5D分别表示Z1、Z2、Z4以及Z5的位置关系。
产业可用性
本发明的接合体的制造方法抑制连接不良的发生，能够适合用于制造导通可靠性优异且耐久性良好的接合体。本发明的接合体具有优异的导通可靠性以及耐久性。
符号说明
10衬底
12第一电极区域
20各向异性导电膜
30配线材
32配线板
32A光刻胶区域
32B第二电极区域
34光刻胶层

Claims (6)

1.一种接合体的制造方法，其为通过各向异性导电膜连接衬底与配线材而成的接合体的制造方法，其特征在于，至少包括：
位置决定步骤，在所述衬底上形成的第一电极区域上采用如下状态中的任一个配置所述各向异性导电膜：其一端与所述衬底的倒角部内侧端相比更加向所述衬底的外侧突出的状态和位于所述倒角部内侧端的状态；之后，将具有光刻胶区域和第二电极区域的配线板中的、所述光刻胶区域位于与所述第二电极区域的边界的端部配置于所述衬底的倒角部上，其中所述光刻胶区域形成在所述配线材上且其一部分被光刻胶层覆盖，所述第二电极区域没有被所述光刻胶层覆盖；以及
电极连接步骤，从所述配线材侧对所述各向异性导电膜加热加压，使该各向异性导电膜熔化，从而使其向所述光刻胶区域侧流动，以此来覆盖所述第二电极区域，从而电气连接所述第一电极区域和所述第二电极区域。
2.根据权利要求1所述的接合体的制造方法，其特征在于：
位置决定步骤在各向异性导电膜的一端和光刻胶区域位于与第二电极区域的边界的端部之间设置间隙，在所述第二电极区域中形成配线露出部分。
3.根据权利要求1～2中任一项所述的接合体的制造方法，其特征在于：
各向异性导电膜中的、从衬底的倒角部内侧端的突出宽度为该各向异性导电膜宽度的0％～50％。
4.根据权利要求1～3中任一项所述的接合体的制造方法，其特征在于：
各向异性导电膜的最低熔融粘度为5.0×101Pa·s～1.0×105Pa·s，厚度为第一电极区域中的端子以及第二电极区域中的端子的合计高度的
5.根据权利要求1～3中任一项所述的接合体的制造方法，其特征在于：
各向异性导电膜具有含有绝缘性树脂的绝缘层和含有所述绝缘性树脂以及导电性颗粒的导电层，所述绝缘层的最低熔融粘度为5.0×101Pa·s～1.0×105Pa·s，所述导电层的最低熔融粘度是所述绝缘层的最低熔融粘度的10倍以上。
6.一种接合体，其为通过各向异性导电膜连接衬底与配线材而成的接合体，其特征在于：
在所述衬底上形成的第一电极区域上具有如下状态的所述各向异性导电膜：其一端从所述衬底的倒角部内侧端向所述衬底的外侧突出，
在所述衬底的倒角部上具有配线板中的光刻胶区域的端部，所述配线板具有所述光刻胶区域和第二电极区域，其中所述光刻胶区域形成在所述配线材上且其一部分被光刻胶层覆盖，所述第二电极区域没有被所述光刻胶层覆盖，所述光刻胶区域的端部位于与所述第二电极区域的边界，以及
所述第二电极区域被所述各向异性导电膜覆盖。
CN2009801585185A 2009-03-31 2009-12-25 接合体及其制造方法 Pending CN102379166A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510590401.1A CN105282994B (zh) 2009-03-31 2009-12-25 接合体及其制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-085577 2009-03-31
JP2009085577A JP5140816B2 (ja) 2009-03-31 2009-03-31 接合体及びその製造方法
PCT/JP2009/071657 WO2010113367A1 (ja) 2009-03-31 2009-12-25 接合体及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201510590401.1A Division CN105282994B (zh) 2009-03-31 2009-12-25 接合体及其制造方法

Publications (1)

Publication Number Publication Date
CN102379166A true CN102379166A (zh) 2012-03-14

Family

ID=42823915

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510590401.1A Active CN105282994B (zh) 2009-03-31 2009-12-25 接合体及其制造方法
CN2009801585185A Pending CN102379166A (zh) 2009-03-31 2009-12-25 接合体及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201510590401.1A Active CN105282994B (zh) 2009-03-31 2009-12-25 接合体及其制造方法

Country Status (6)

Country Link
US (1) US8330052B2 (zh)
JP (1) JP5140816B2 (zh)
KR (1) KR101253642B1 (zh)
CN (2) CN105282994B (zh)
TW (1) TWI462205B (zh)
WO (1) WO2010113367A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105974695A (zh) * 2016-07-01 2016-09-28 深圳市华星光电技术有限公司 异方性导电胶膜及其贴附方法
CN108366487A (zh) * 2018-01-30 2018-08-03 业成科技（成都）有限公司 电路板接合结构及电路板接合方法
CN108702845A (zh) * 2016-03-25 2018-10-23 迪睿合株式会社 连接结构体的制造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013206765A (ja) * 2012-03-29 2013-10-07 Tanaka Kikinzoku Kogyo Kk ダイボンド用導電性ペースト及び該導電性ペーストによるダイボンド方法
JP6177642B2 (ja) * 2013-09-26 2017-08-09 デクセリアルズ株式会社 接続フィルム、接続構造体、接続構造体の製造方法、接続方法
KR102217559B1 (ko) 2014-03-10 2021-02-19 엘지전자 주식회사 세탁기의 제어 장치 및 그의 방법
JP7386773B2 (ja) * 2015-03-20 2023-11-27 デクセリアルズ株式会社 異方性導電接着剤、接続構造体、異方性導電接続方法、及び接続構造体の製造方法
JP2016178225A (ja) * 2015-03-20 2016-10-06 デクセリアルズ株式会社 異方性導電接続構造体、異方性導電接続方法、及び異方性導電接着剤
CN108241226B (zh) * 2016-12-23 2021-08-24 群创光电股份有限公司 显示设备
US20200064971A1 (en) * 2016-12-28 2020-02-27 Fujikura Ltd. Wiring body assembly, wiring board, and touch sensor
JP2018133331A (ja) * 2017-02-15 2018-08-23 デクセリアルズ株式会社 異方性導電接続構造体、異方性導電接続構造体の製造方法、異方性導電フィルム、及び異方性導電ペースト
JP6431572B2 (ja) * 2017-07-12 2018-11-28 デクセリアルズ株式会社 接続フィルム、接続フィルムの製造方法、接続構造体、接続構造体の製造方法及び接続方法
KR102395732B1 (ko) * 2018-01-15 2022-05-09 파이 크리스탈 가부시키가이샤 플렉시블 기판, 전자 디바이스, 전자 디바이스의 제조 방법
JP2020034756A (ja) * 2018-08-30 2020-03-05 株式会社ジャパンディスプレイ 表示装置
KR102543443B1 (ko) * 2019-03-08 2023-06-14 삼성디스플레이 주식회사 표시 장치 및 연성 인쇄 회로 기판의 제조 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001119116A (ja) * 1999-10-15 2001-04-27 Nec Kagoshima Ltd 液晶表示装置の接続構造
CN1908745A (zh) * 2005-08-04 2007-02-07 Nec液晶技术株式会社 具有各向异性导电胶膜的显示设备
US20070034402A1 (en) * 2005-08-12 2007-02-15 Cheng Ye C Tape substrate, tape package and flat panel display using same
CN101008751A (zh) * 2006-01-23 2007-08-01 Nec液晶技术株式会社 液晶显示装置及其制造方法
WO2009001771A1 (ja) * 2007-06-27 2008-12-31 Sony Chemical & Information Device Corporation 接着フィルム、接続方法及び接合体
CN101346449A (zh) * 2005-12-26 2009-01-14 日立化成工业株式会社 粘接剂组合物、电路连接材料以及电路构件的连接结构
WO2009028241A1 (ja) * 2007-08-24 2009-03-05 Sony Chemical & Information Device Corporation 異方性導電フィルム及びそれを用いた接続構造体の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2657429B2 (ja) * 1990-04-09 1997-09-24 株式会社ミクロ技術研究所 基板の回路実装方法及びその方法に使用する回路基板
JP2710716B2 (ja) * 1991-09-17 1998-02-10 信越ポリマー株式会社 ヒートシールコネクタ
US5428190A (en) * 1993-07-02 1995-06-27 Sheldahl, Inc. Rigid-flex board with anisotropic interconnect and method of manufacture
JP2000002882A (ja) * 1998-06-16 2000-01-07 Toshiba Electronic Engineering Corp 液晶表示装置及びその製造方法
US6449836B1 (en) * 1999-07-30 2002-09-17 Denso Corporation Method for interconnecting printed circuit boards and interconnection structure
JP3792554B2 (ja) 2001-03-26 2006-07-05 シャープ株式会社 表示モジュール及びフレキシブル配線板の接続方法
JP2003066479A (ja) 2001-08-27 2003-03-05 Takatori Corp 液晶パネルへのｔａｂ部品の圧着方法
JP2004266236A (ja) * 2003-01-09 2004-09-24 Sony Chem Corp 基板素片とその基板素片を用いた複合配線板
CN1765161B (zh) * 2003-04-18 2011-06-22 揖斐电株式会社 刚挠性电路板
JP5004654B2 (ja) * 2007-05-16 2012-08-22 パナソニック株式会社 配線基板の接続方法および配線基板構造
US8178789B2 (en) * 2007-07-17 2012-05-15 Ibiden Co., Ltd. Wiring board and method of manufacturing wiring board
JP2009135388A (ja) * 2007-10-30 2009-06-18 Hitachi Chem Co Ltd 回路接続方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001119116A (ja) * 1999-10-15 2001-04-27 Nec Kagoshima Ltd 液晶表示装置の接続構造
CN1908745A (zh) * 2005-08-04 2007-02-07 Nec液晶技术株式会社 具有各向异性导电胶膜的显示设备
US20070034402A1 (en) * 2005-08-12 2007-02-15 Cheng Ye C Tape substrate, tape package and flat panel display using same
CN101346449A (zh) * 2005-12-26 2009-01-14 日立化成工业株式会社 粘接剂组合物、电路连接材料以及电路构件的连接结构
CN101008751A (zh) * 2006-01-23 2007-08-01 Nec液晶技术株式会社 液晶显示装置及其制造方法
WO2009001771A1 (ja) * 2007-06-27 2008-12-31 Sony Chemical & Information Device Corporation 接着フィルム、接続方法及び接合体
WO2009028241A1 (ja) * 2007-08-24 2009-03-05 Sony Chemical & Information Device Corporation 異方性導電フィルム及びそれを用いた接続構造体の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108702845A (zh) * 2016-03-25 2018-10-23 迪睿合株式会社 连接结构体的制造方法
CN108702845B (zh) * 2016-03-25 2021-04-06 迪睿合株式会社 连接结构体的制造方法
CN105974695A (zh) * 2016-07-01 2016-09-28 深圳市华星光电技术有限公司 异方性导电胶膜及其贴附方法
CN105974695B (zh) * 2016-07-01 2019-05-31 深圳市华星光电技术有限公司 异方性导电胶膜及其贴附方法
CN108366487A (zh) * 2018-01-30 2018-08-03 业成科技（成都）有限公司 电路板接合结构及电路板接合方法

Also Published As

Publication number Publication date
TWI462205B (zh) 2014-11-21
US8330052B2 (en) 2012-12-11
US20120055703A1 (en) 2012-03-08
WO2010113367A1 (ja) 2010-10-07
TW201036078A (en) 2010-10-01
CN105282994B (zh) 2021-05-11
KR20110120355A (ko) 2011-11-03
JP2010199527A (ja) 2010-09-09
CN105282994A (zh) 2016-01-27
JP5140816B2 (ja) 2013-02-13
KR101253642B1 (ko) 2013-04-11

Similar Documents

Publication Publication Date Title
CN102379166A (zh) 接合体及其制造方法
KR101085722B1 (ko) 접속 필름, 및 접합체 및 그 제조 방법
CN101669258B (zh) 导电体的连接方法、导电体连接用部件、连接结构及太阳能电池模块
KR101640965B1 (ko) 이방성 도전 필름, 접합체 및 접속 방법
US20190206831A1 (en) Alignment method, method for connecting electronic component, method for manufacturing connection body, connection body and anisotropic conductive film
TWI826476B (zh) 各向異性導電膜及其製造方法以及連接結構體的製造方法
US20120285603A1 (en) Anisotropic conductive film, joined structure and method for producing the joined structure
KR101344965B1 (ko) 이방성 도전 필름, 접합체, 및 접합체의 제조 방법
WO2012141200A1 (ja) 異方性導電フィルム、接続方法及び接続構造体
CN106664804A (zh) 连接体及连接体的制造方法
US20150047878A1 (en) Electroconductive particle, circuit connecting material, mounting body, and method for manufacturing mounting body
KR20130048730A (ko) 이방성 도전 필름, 접합체의 제조 방법 및 접합체
US9980375B2 (en) Connection body, method for manufacturing a connecting body and inspection method thereof
KR102193813B1 (ko) 이방성 도전 필름, 접속 방법 및 접합체
KR101988903B1 (ko) 자가융착형 도전접속필름 및 이의 제조방법
KR20230109659A (ko) 회로 접속용 접착제 필름, 및, 접속 구조체 및 그 제조 방법
WO2016052130A1 (ja) 異方性導電フィルム、及び接続方法
JP6783537B2 (ja) 接続体の製造方法
JP4670859B2 (ja) 接続部材及びこれを用いた電極の接続構造
JP4572929B2 (ja) 接続部材及びこれを用いた電極の接続構造
JP2008112732A (ja) 電極の接続方法
JP4670858B2 (ja) リペア性の付与方法及び接続部材
CN104250525B (zh) 各向异性导电膜、图像显示器及半导体装置
JP4670857B2 (ja) リペア性の付与方法及び接続部材
JP4760992B2 (ja) 接続部材及びこれを用いた電極の接続構造

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1164035

Country of ref document: HK

C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: Tokyo, Japan

Applicant after: Dexerials Corporation

Address before: Tokyo, Japan

Applicant before: Sony Chemicals & Information Device Co., Ltd.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: SONY CHEMICALS CORP. TO: DEXERIALS ELECTRONIC MATERIAL LTD.

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120314

REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1164035

Country of ref document: HK