CN102289115A - 母板及tft阵列基板的制造方法 - Google Patents

母板及tft阵列基板的制造方法 Download PDF

Info

Publication number
CN102289115A
CN102289115A CN2010102115213A CN201010211521A CN102289115A CN 102289115 A CN102289115 A CN 102289115A CN 2010102115213 A CN2010102115213 A CN 2010102115213A CN 201010211521 A CN201010211521 A CN 201010211521A CN 102289115 A CN102289115 A CN 102289115A
Authority
CN
China
Prior art keywords
line
communicated
grid
data
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102115213A
Other languages
English (en)
Other versions
CN102289115B (zh
Inventor
刘华锋
肖红玺
苏顺康
吴平
丁汉亭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Priority to CN201010211521.3A priority Critical patent/CN102289115B/zh
Priority to US13/160,700 priority patent/US8482006B2/en
Priority to KR1020110059567A priority patent/KR101266287B1/ko
Priority to JP2011136190A priority patent/JP5777153B2/ja
Publication of CN102289115A publication Critical patent/CN102289115A/zh
Priority to US13/909,465 priority patent/US8633065B2/en
Application granted granted Critical
Publication of CN102289115B publication Critical patent/CN102289115B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明实施例公开了一种母板及TFT阵列基板的制作方法，涉及液晶显示技术领域，解决了TFT阵列基板在制造过程容易发生静电击穿的问题。本发明实施例在每个显示区域相邻两侧的预切割区域分别设有电连接的栅线连通线和数据连通线；所述栅线连通线与对应显示区域中栅极扫描线均电连接，所述数据连通线与对应显示区域中数据扫描线均电连接。本发明实施例主要用于TFT阵列基板的制作。

Description

母板及TFT阵列基板的制造方法
技术领域
本发明涉及液晶显示技术领域，尤其涉及母板及TFT(Thin FilmTransistor，薄膜场效应晶体管)阵列基板的制造方法。
背景技术
目前的TFT阵列基板制造工艺中首先沉积栅金属层并刻蚀出栅图案，然后在具有栅图案层基板表面沉积栅极绝缘层，然后依次制造有源层和源/漏金属层。TFT阵列基板在阵列工艺中，主要包括沉积、刻蚀等工艺，由于沉积设备、刻蚀设备一般需要较高的工作电压，这种较高的工作电压会导致TFT阵列基板在制造过程中可能使得其中的金属层聚集较多电荷；并且TFT阵列基板的制造过程需要多次搬运，这样的搬运对TFT阵列基板中的玻璃基板产生摩擦，使得玻璃基板上产生电荷，而玻璃基板上产生的电荷都会聚集到与玻璃基板直接接触的栅金属层上。
在实现现有的TFT阵列基板制造工艺的过程中，发明人发现现有技术中至少存在如下问题：TFT阵列基板在制造过程中会在金属层上聚集较多电荷，而采用现有工艺制造的TFT阵列基板上的栅金属层和源/漏金属层之间完全被栅极绝缘层隔开，两个金属层之间极容易因为电荷的聚集而形成电势差，从而使得TFT阵列基板在制造过程容易发生静电击穿现象，导致产品的合格率和良品率降低。
发明内容
本发明的实施例提供一种母板及TFT阵列基板的制造方法，能够有效减少TFT阵列基板在制造过程发生的静电击穿现象。
为达到上述目的，本发明的实施例采用如下技术方案：
一种母板，包括具有至少一个显示区域的基板，并且所述显示区域的周边设置有预切割区域，每个显示区域相邻两侧的预切割区域分别设有电连接的栅线连通线和数据连通线；所述栅线连通线与对应显示区域中栅极扫描线均电连接，所述数据连通线与对应显示区域中数据扫描线均电连接。
一种TFT阵列基板的制造方法，所述TFT阵列基板具有至少一个显示区域，并且所述显示区域的周边设置有预切割区域，所述制造方法包括：
在每个显示区域相邻的两侧的预切割区域分别形成电连接的栅线连通线和数据连通线；所述栅线连通线与对应显示区域中栅极扫描线均电连接，所述数据连通线与对应显示区域中数据扫描线均电连接。
本发明实施例提供的母板及TFT阵列基板的制造方法，由于每个显示区域中的栅极扫描线都与对应的栅线连通线电连接，数据扫描线都与对应的数据连通线连接，并且栅线连通线和数据连通线之间也是电连接的，这样一来，通过栅线连通线和数据连通线可以将每个显示区域中所有栅极扫描线和数据扫描线连接到一起。只要在栅金属层或者源/漏金属层上聚集了电荷，通过上述的电连接关系可以将聚集的电荷会分布在所有栅极扫描线和数据扫描线上，形成静电平衡；由于在静电平衡状态下，相连两个导体之间的电势相等，故而两个金属层之间没有电势差。
所以，采用本发明提供的母板及TFT阵列基板的制造方法，由于两个金属层之间没有电势差，所以，有效减少了TFT阵列基板在制造过程发生的静电击穿现象，提高了产品的合格率和良品率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例1中母板的示意图；
图2为本发明实施例1中母板的一个显示区域的示意图；
图3为本发明实施例1中沉积有源薄膜后A-A向剖视图；
图4为本发明实施例1中沉积源/漏金属层后中A-A向剖视图；
图5a为本发明实施例1中TFT阵列基板的制作方法第一过程；
图5b为本发明实施例1中TFT阵列基板的制作方法第二过程；
图5c为本发明实施例1中TFT阵列基板的制作方法第三过程；
图5d为本发明实施例1中TFT阵列基板的制作方法第四过程；
图5e为本发明实施例1中TFT阵列基板的制作方法第五过程；
图5f为本发明实施例1中TFT阵列基板的制作方法第六过程；
图5g为本发明实施例1中TFT阵列基板的制作方法第七过程；
图6为本发明实施例2中母板的一个显示区域的示意图；
图7为本发明实施例2中沉积有源薄膜后B-B向剖视图；
图8为本发明实施例2中沉积源/漏金属层后中B-B向剖视图；
图9a为本发明实施例2中TFT阵列基板的制作方法第一过程；
图9b为本发明实施例2中TFT阵列基板的制作方法第二过程；
图9c为本发明实施例2中TFT阵列基板的制作方法第三过程；
图9d为本发明实施例2中TFT阵列基板的制作方法第四过程；
图9e为本发明实施例2中TFT阵列基板的制作方法第五过程；
图9f为本发明实施例2中TFT阵列基板的制作方法第六过程；
图9g为本发明实施例2中TFT阵列基板的制作方法第七过程；
图10为本发明实施例3中母板的一个显示区域的示意图；
图11为本发明实施例3中沉积有源薄膜后C-C向剖视图；
图12为本发明实施例3中沉积源/漏金属层后中C-C向剖视图；
图13a为本发明实施例3中TFT阵列基板的制作方法第一过程；
图13b为本发明实施例3中TFT阵列基板的制作方法第二过程；
图13c为本发明实施例3中TFT阵列基板的制作方法第三过程；
图13d为本发明实施例3中TFT阵列基板的制作方法第四过程；
图13e为本发明实施例3中TFT阵列基板的制作方法第五过程；
图13f为本发明实施例3中TFT阵列基板的制作方法第六过程；
图13g为本发明实施例3中TFT阵列基板的制作方法第七过程。
具体实施方式
本发明实施例提供一种母板及TFT阵列基板的制造方法，本发明实施例中的母板包括具有至少一个显示区域的基板，并且所述显示区域的周边设置有预切割区域，以便在切割工艺中将基板切割成多个显示面板；为了减少TFT阵列基板在制造过程发生的静电击穿现象，本发明实施例母板的每个显示区域相邻两侧的预切割区域分别设有电连接的栅线连通线和数据连通线；并且所述栅线连通线与对应显示区域中栅极扫描线均电连接，所述数据连通线与对应显示区域中数据扫描线均电连接。
采用本发明实施例后，只要在栅金属层或者源/漏金属层上聚集了电荷，通过上述的电连接关系可以将聚集的电荷会分布在所有栅极扫描线和数据扫描线上，形成静电平衡；由于在静电平衡状态下，相连两个导体之间的电势相等，故而两个金属层之间没有电势差。所以，采用本发明提供的母板及TFT阵列基板的制造方法，由于两个金属层之间没有电势差，所以，有效减少了TFT阵列基板在制造过程发生的静电击穿现象，提高了产品的合格率和良品率。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1：
本发明实施例提供一种母板，如图1所示，本实施例中的母板包括具有至少一个显示区域2的基板1，并且所述显示区域2的周边设置有预切割区域3，在TFT阵列工艺制作完成后，需要在所述预切割区域3进行切割，将每个显示区域2切割开，并且每个显示区域2最后都形成一个完整的TFT阵列基板。为了减少TFT阵列基板在制造过程发生的静电击穿现象，本发明实施例母板的每个显示区域相邻两侧的预切割区域分别设有电连接的栅线连通线和数据连通线，并且栅线连通线与对应显示区域中栅极扫描线均电连接，数据连通线与对应显示区域中数据扫描线均电连接。
下面以其中一个显示区域为例进行详细说明，图2为其中一个显示区域的示意图，图2中仅示出了栅金属层和源/漏金属层的结构。
如图2和图3所示，本发明实施例中在栅极扫描线21的同一层上制备出了栅线连通线22和数据连通线23，并且栅线连通线22和数据连通线23可以与栅极扫描线21通过同一掩模板工艺制造，只需要改变掩模板的结构即可。由于栅线连通线22、数据连通线23、栅极扫描线21位于同一层，所以本实施例中的栅线连通线22和数据连通线23可以直接电连接，所述栅线连通线22与对应显示区域中栅极扫描线21也可以直接电连接，只需将掩模板上形成与栅线连通线22、数据连通线23、栅极扫描线21对应的区域做成连通就可以实现直接电连接。
由于数据连通线23位于栅金属层上，为了将数据扫描线24连接到所述数据连通线23，如图3所示，本发明实施例在玻璃基板34上制备栅金属层的过程中，可以在数据连通线23上与数据扫描线24相交处25预留光刻胶31，并且直接在预留出光刻胶31的基板上沉积栅极绝缘薄膜32，然后在制备出有源薄膜图案的过程中对所述预留光刻胶31进行离地剥离，以便刻蚀掉预留光刻胶31、及其对应位置的栅极绝缘薄膜32和有源薄膜33。
如图4所示，通过上述离地剥离技术可以在栅极绝缘薄膜上与预留光刻胶位置处形成过孔41，然后在具有上述离地剥离形成过孔41的基板上沉积源/漏金属层42，并在源/漏金属层42上刻蚀出源/漏图案，该源/漏图案包括与栅极扫描线交叉的数据扫描线、薄膜晶体管的源极和漏极；为了让数据连通线与数据扫描线电连接，本发明实施例中的数据扫描线延伸至所述预留光刻胶位置处，由于预留光刻胶位置处形成了过孔41，本发明实施例中的数据扫描线24可以通过离地剥离形成的过孔41与数据连通线23电连接。
采用离地剥离技术形成过孔，可以在现有工艺上直接改进，不需要增加掩模板工艺(MASK工艺)，在制造TFT阵列基本的过程中可以相对减少MASK次数，提高生产效率，并且对目前已有的生产工艺都能够兼容适用。
当然，本发明实施例还可以采用但不限于如下方案实现数据扫描线与数据连通线电连接：在栅极绝缘薄膜上对应于数据连通线与数据扫描线相交的位置通过刻蚀工艺形成过孔，如此一来，所述数据连通线便可以通过刻蚀形成的过孔与对应显示区域中数据扫描线电连接。
不论采取何种方式形成上述过孔，都能够使得数据连通线与数据扫描线能够电连接，同时，由于栅线连通线分别和数据连通线、栅极扫描线是直接电连接的。只要在栅金属层或者源/漏金属层上聚集了电荷，通过上述的电连接关系可以将聚集的电荷会分布在所有栅极扫描线和数据扫描线上，形成静电平衡；由于在静电平衡状态下，相连两个导体之间的电势相等，故而两个金属层之间没有电势差。所以，采用本发明提供的母板及TFT阵列基板的制造方法，由于两个金属层之间没有电势差，所以，有效减少了TFT阵列基板在制造过程发生的静电击穿现象，提高了产品的合格率和良品率。
本发明实施例提供的母板中每个显示区域都设有PAD区域(包括栅极扫描线PAD区域和数据扫描线PAD区域)，以便通过PAD区域连接外部的驱动电路，为了不影响现有PAD区域的制作，本发明实施例将所述栅线连通线制作在栅极扫描线PAD区域相对一侧的预切割区域，将所述数据连通线制作在数据扫描线PAD区域相对一侧的预切割区域。
由于在对母板切割前需要对母板进行测试，以便检测母板的电连接性能，为了不影响测试过程，本发明实施例在对所述母板进行测试之前，在栅极扫描线上与栅线连通线电连接的一端刻蚀出断开区域，断开所述栅线连通线与栅极扫描线的电连接；在数据扫描线上与数据连通线电连接的一端刻蚀出断开区域，断开所述数据连通线与数据扫描线的电连接。通过刻蚀出上述断开区域，使得数据扫描线和栅极扫描线都相互独立，不再会有信号的干扰，方便了后续过程中对母板进行测试。
上述数据扫描线上断开区域可以选择但不限于如下两种位置：
第一、数据扫描线上的断开区域位于所述数据扫描线与数据连通线电连接的位置；第二、所述数据扫描线上的断开区域位于所述数据扫描线与数据连通线电连接的位置向数据扫描线偏移预定距离的位置。
上述栅极扫描线上断开区域可以选择但不限于如下两种位置：
第一、栅极扫描线上的断开区域位于所述栅极扫描线与栅线连通线电连接的位置；第二、栅极扫描线上的断开区域位于所述栅极扫描线与栅线连通线电连接的位置向栅极扫描线偏移预定距离的位置。
本发明实施例还提供一种TFT阵列基板的制造方法，如图5a至图5g，所述制造方法包括如下过程：
(1)本发明实施例中采用的基板包括至少一个显示区域，如图5a所示，在所述玻璃基板34上沉积栅金属层35。
(2)对所述栅金属层35进行构图工艺(本发明实施例里提及的构图工艺包括光刻胶涂覆、曝光显影、刻蚀和光刻胶的去除等工艺，光刻胶的去除工艺又包括剥离和灰化等。)，通过光刻胶涂覆、曝光显影、刻蚀和光刻胶的灰化等工艺过程使得所述栅金属层35形成栅图案，如图5b所示，该栅图案包括栅极扫描线21、与栅极扫描线相连的栅极、以及位于每个显示区域相邻两侧的栅线连通线22和数据连通线23，并且所述栅线连通线22分别与数据连通线23、栅极扫描线21直接电连接。
为了便于数据连通线23与后续制作的数据扫描线电连接，本发明实施例在本过程中在所述数据连通线上与待形成的数据扫描线相交处25预留光刻胶，具体预留光刻胶31见图5c。
在实际运用过程中，光刻胶的预留方法可以但不限于如下方式：利用半色调或者灰色调掩模板使得涂覆在栅金属层的光刻胶形成光刻胶完全保留区域、部分保留区域、完全去除区域，其中，完全保留区域对应预留光刻胶的位置、部分保留区域对应栅图案的其他位置，完全去除区域对应其他需要刻蚀掉栅金属的位置。曝光显影后，刻蚀掉完全去除区域露出的栅金属，然后灰化去除部分保留区域的光刻胶；虽然在去除部分保留区域的光刻胶的同时，完全保留区域的光刻胶也会减薄一点，但是仍然会保留一些光刻胶。为了更好的离地剥离，可将预留光刻胶的面积放大，或者在灰化后将预留光刻胶的顶端的侧面处理成有利于剥离的图形，比如倒梯形。
(3)如图5d所示，在所述具有栅图案的基板上依次沉积栅极绝缘薄膜32、有源薄膜33。
(4)对所述有源薄膜进行构图工艺，通过光刻胶涂覆、曝光显影、刻蚀和光刻胶的剥离等工艺过程使得所述有源薄膜33形成与栅极重叠的有源薄膜图案，并对所述预留光刻胶进行离地剥离，将预留光刻胶31、及其对应位置的栅极绝缘薄膜32和有源薄膜33去除，从而形成了过孔41，将数据连通线23在预留光刻胶的位置处露出，通过离地剥离后的基板在预留光刻胶处的剖面图如图5e所示。
(5)在具有有源薄膜图案的基板上沉积源/漏金属层，并进行构图工艺，通过光刻胶涂覆、曝光显影、刻蚀和光刻胶的剥离等工艺过程使得所述源/漏金属层形成源/漏图案，如图2和图5f所示，该源/漏图案包括与栅极扫描线21交叉的数据扫描线24、薄膜晶体管的源极和漏极；所述数据扫描线24延伸至所述预留光刻胶25位置处，由于数据连通线23在预留光刻胶的位置25处露出，所以，所述数据扫描线24能够与所述数据连通线23形成电连接。
采用上述方法制造的TFT阵列基板，在制造过程中数据连通线与数据扫描线能够通过过孔形成电连接，栅线连通线分别和数据连通线、栅极扫描线是直接电连接。只要在栅金属层或者源/漏金属层上聚集了电荷，通过上述的电连接关系可以将聚集的电荷会分布在所有栅极扫描线和数据扫描线上，形成静电平衡；由于在静电平衡状态下，相连两个导体之间的电势相等，故而两个金属层之间没有电势差。所以，采用本发明提供的母板及TFT阵列基板的制造方法，由于两个金属层之间没有电势差，所以，有效减少了TFT阵列基板在制造过程发生的静电击穿现象，提高了产品的合格率和良品率。
由于在对母板切割前需要对母板进行测试，以便检测母板的电连接性能，为了不影响测试过程，本发明实施例在对所述母板进行测试之前还包括如下过程：
(6)在沉积钝化层后进行构图工艺，通过光刻胶涂覆、曝光显影、刻蚀和光刻胶的剥离等工艺过程，在所述栅极扫描线与栅线连通线电连接的一端刻蚀出过孔，露出所述栅极扫描线；在所述数据扫描线上与数据连通线电连接的一端刻蚀出过孔，露出所述数据扫描线。
(7)将所述过孔中露出的数据扫描线和栅极扫描线刻蚀去除，形成断开区域28、29，具体形成的断开区域28、29如图5g所示。
本发明实施例中栅极扫描线上断开区域可以选择但不限于如下两种位置：
第一、栅极扫描线上的断开区域位于所述栅极扫描线与栅线连通线电连接的位置；第二、参见图5g，栅极扫描线上的断开区域28位于所述栅极扫描线与栅线连通线电连接的位置向栅极扫描线偏移预定距离的位置。
本发明实施例中数据扫描线上断开区域可以选择但不限于如下两种位置：
第一、数据扫描线上的断开区域与所述预留光刻胶位置重合，并且一般需要比预留光刻胶的面积要大；第二、参见图5g，数据扫描线上的断开区域29位于所述预留光刻胶位置向数据扫描线偏移预定距离的位置。
实施例2：
本发明实施例提供一种母板，其母板的整体结构与图1相同，包括具有至少一个显示区域的基板，并且所述基板上相邻两个显示区域之间设置有预切割区域，在TFT阵列工艺制作完成后，需要在所述预切割区域进行切割，将每个显示区域切割开，并且每个显示区域最后都形成一个完整的TFT阵列基板。
本发明实施例中为了减少TFT阵列基板在制造过程发生的静电击穿现象，也采用了实施例1相似的方案，将两个金属层电连接，使得其电势整体相等。下面以其中一个显示区域为例进行详细说明其具体电连接方式，图6为其中一个显示区域的示意图，图6中仅示出了栅金属层和源/漏金属层的结构；
如图6和图7所示，本发明实施例中在数据扫描线61的同一层上制备出了栅线连通线62和数据连通线63，并且栅线连通线62和数据连通线63可以与数据扫描线61通过同一掩模板工艺制造，只需要改变掩模板的结构即可。由于栅线连通线62、数据连通线63、数据扫描线61位于同一层，所以本实施例中的栅线连通线和数据连通线可以直接电连接，所述数据连通线与对应显示区域中数据扫描线也可以直接电连接，只需将掩模板上形成与栅线连通线、数据连通线、数据扫描线对应的区域做成连通就可以实现直接电连接。
由于栅线连通线62位于栅金属层上，为了将栅极扫描线64连接到所述栅线连通线62，本发明实施例在制备栅金属层的过程中，可以在栅极扫描线64上与栅线连通线62相交处65预留光刻胶71，并直接在预留出光刻胶71的基板上沉积栅极绝缘薄膜72和有源薄膜73。
如图8所示，然后在制备出有源薄膜图案的过程中对所述预留光刻胶71进行离地剥离，以便刻蚀掉预留光刻胶71、及其对应位置的栅极绝缘薄膜72和有源薄膜73。通过上述离地剥离技术可以在栅极绝缘薄膜上与预留光刻胶位置处形成过孔74，然后在具有上述离地剥离形成过孔74的基板上沉积源/漏金属层75，并在源/漏金属层75上刻蚀出源/漏图案，该源/漏图案包括与栅极扫描线64交叉的数据扫描线61、薄膜晶体管的源极和漏极；为了让栅线连通线62与栅极扫描线64电连接，本发明实施例中将栅线连通线62直接制备在所述过孔74对应位置处，以便栅线连通线62通过离地剥离形成的过孔74与栅极扫描线64电连接。
采用离地剥离技术形成过孔，可以在现有工艺上直接改进，不需要增加掩模板工艺(MASK工艺)，在制造TFT阵列基本的过程中可以相对减少MASK次数，提高生产效率，并且对目前已有的生产工艺都能够兼容适用。
当然，本发明实施例还可以采用但不限于如下方案实现栅极扫描线与栅线连通线电连接：在栅极绝缘薄膜上对应于栅线连通线与栅极扫描线相交的位置通过刻蚀工艺形成过孔，如此一来，所述栅线连通线便可以通过刻蚀形成的过孔与对应显示区域中栅极扫描线电连接。
不论采取何种方式形成上述过孔，都能够使得栅线连通线与栅极扫描线能够电连接，同时，由于数据连通线分别和栅线连通线、数据扫描线是直接电连接的。只要在栅金属层或者源/漏金属层上聚集了电荷，通过上述的电连接关系可以将聚集的电荷会分布在所有栅极扫描线和数据扫描线上，形成静电平衡；由于在静电平衡状态下，相连两个导体之间的电势相等，故而两个金属层之间没有电势差。所以，采用本发明提供的母板及TFT阵列基板的制造方法，由于两个金属层之间没有电势差，所以，有效减少了TFT阵列基板在制造过程发生的静电击穿现象，提高了产品的合格率和良品率。
本发明实施例提供的母板中每个显示区域都设有PAD区域(包括栅极扫描线PAD区域和数据扫描线PAD区域)，以便通过PAD区域连接外部的驱动电路，为了不影响现有PAD区域的制作，本发明实施例将所述栅线连通线制作在栅极扫描线PAD区域相对一侧的预切割区域，讲所述数据连通线制作在数据扫描线PAD区域相对一侧的预切割区域。
由于在对母板切割前需要对母板进行测试，以便检测母板的电连接性能，为了不影响测试过程，本发明实施例在对所述母板进行测试之前，在栅极扫描线上与栅线连通线电连接的一端刻蚀出断开区域，断开所述栅线连通线与栅极扫描线的电连接；在数据扫描线上与数据连通线电连接的一端刻蚀出断开区域，断开所述数据连通线与数据扫描线的电连接。通过刻蚀出上述断开区域，使得数据扫描线和栅极扫描线都相互独立，不再会有信号的干扰，方便了后续过程中对母板进行测试。
上述数据扫描线上断开区域可以选择但不限于如下两种位置：
第一、数据扫描线上的断开区域位于所述数据扫描线与数据连通线电连接的位置；第二、所述数据扫描线上的断开区域位于所述数据扫描线与数据连通线电连接的位置向数据扫描线偏移预定距离的位置。
上述栅极扫描线上断开区域可以选择但不限于如下两种位置：
第一、栅极扫描线上的断开区域位于所述栅极扫描线与栅线连通线电连接的位置；第二、栅极扫描线上的断开区域位于所述栅极扫描线与栅线连通线电连接的位置向栅极扫描线偏移预定距离的位置。
本发明实施例还提供一种TFT阵列基板的制造方法，如图9a至图9g，所述制造方法包括如下过程：
(1)本发明实施例中采用的基板包括至少一个显示区域，如图9a所示，在玻璃基板67上沉积栅金属层68。
(2)对所述栅金属层68进行构图工艺，通过光刻胶涂覆、曝光显影、刻蚀和光刻胶的灰化等工艺过程使得所述栅金属层68形成栅图案，如图7b所示，该栅图案包括栅极扫描线64、与栅极扫描线相连的栅极。为了便于栅极扫描线64与后续制作的栅线连通线电连接，本发明实施例在本过程中在栅极扫描线64上与待形成的栅线连通线相交处65预留光刻胶71，具体预留光刻胶71如图9c所示。
在实际运用过程中，光刻胶的预留方法可以但不限于如下方式：利用半色调或者灰色调掩模板使得涂覆在栅金属层的光刻胶形成光刻胶完全保留区域、部分保留区域、完全去除区域，其中，完全保留区域对应预留光刻胶的位置、部分保留区域对应栅图案的其他位置，完全去除区域对应其他需要刻蚀掉栅金属的位置。曝光显影后，刻蚀掉完全去除区域露出的栅金属，然后灰化去除部分保留区域的光刻胶；虽然在去除部分保留区域的光刻胶的同时，完全保留区域的光刻胶也会减薄一点，但是仍然会保留一些光刻胶。为了更好的离地剥离，可将预留光刻胶的面积放大，或者在灰化后将预留光刻胶的顶端的侧面处理成有利于剥离的图形，比如倒梯形。
(3)如图9d所示，在所述具有栅图案的基板上依次沉积栅极绝缘薄膜72、有源薄膜73。
(4)对所述有源薄膜进行构图工艺，通过光刻胶涂覆、曝光显影、刻蚀和光刻胶的剥离等工艺过程使得所述有源薄膜73形成与栅极重叠的有源薄膜图案，并对所述预留光刻胶71进行离地剥离，将预留光刻胶、71及其对应位置的栅极绝缘薄膜72和有源薄膜73去除，从而形成了过孔74，将栅极扫描线76在预留光刻胶的位置处露出，通过离地剥离后的基板在预留光刻胶处的剖面图如图9e所示。
(5)在具有有源薄膜图案的基板上沉积源/漏金属层，并进行构图工艺，通过光刻胶涂覆、曝光显影、刻蚀和光刻胶的剥离等工艺过程使得所述源/漏金属层形成源/漏图案，如图6和图9f所示，该源/漏图案包括与栅极扫描线64交叉的数据扫描线61、薄膜晶体管的源极和漏极、以及位于每个显示区域相邻两侧的栅线连通线62和数据连通线63。其中数据连通线63分别与栅线连通线62、数据扫描线61直接电连接，而由于预留光刻胶的位置65栅极扫描线64是露出的，只需要将栅线连通线63制作在所述预留光刻胶的位置65，所述栅线连通线63就可以通过离地剥离形成的过孔74与栅极扫描线64电连接。
采用上述方法制造的TFT阵列基板，在制造过程中栅线连通线与栅极扫描线能够通过过孔电连接，数据连通线分别和栅线连通线、数据扫描线是直接电连接。只要在栅金属层或者源/漏金属层上聚集了电荷，通过上述的电连接关系可以将聚集的电荷会分布在所有栅极扫描线和数据扫描线上，形成静电平衡；由于在静电平衡状态下，相连两个导体之间的电势相等，故而两个金属层之间没有电势差。所以，采用本发明提供的母板及TFT阵列基板的制造方法，由于两个金属层之间没有电势差，所以，有效减少了TFT阵列基板在制造过程发生的静电击穿现象，提高了产品的合格率和良品率。
由于在对母板切割前需要对母板进行测试，以便检测母板的电连接性能，为了不影响测试过程，本发明实施例在对所述母板进行测试之前还包括如下过程：
(6)在沉积钝化层后进行构图工艺，通过光刻胶涂覆、曝光显影、刻蚀和光刻胶的剥离等工艺过程，在所述栅极扫描线与栅线连通线电连接的一端刻蚀出过孔，露出所述栅极扫描线；在所述数据扫描线上与数据连通线电连接的一端刻蚀出过孔，露出所述数据扫描线。
(7)将所述过孔中露出的数据扫描线和栅极扫描线刻蚀去除，形成断开区域76、77，具体形成的断开区域如图9g所示。
本发明实施例中栅极扫描线上断开区域可以选择但不限于如下两种位置：
第一、栅极扫描线上的断开区域与所述预留光刻胶位置重合，并且一般需要比预留光刻胶的面积要大；第一、参见图9g，栅极扫描线上的断开区域77位于所述预留光刻胶位置向栅极扫描线偏移预定距离的位置。
本发明实施例中数据扫描线上断开区域可以选择但不限于如下两种位置：
第一、数据扫描线上的断开区域位于所述数据扫描线与数据连通线电连接的位置；第二、参见图9g，数据扫描线上的断开区域76位于所述数据扫描线与数据连通线电连接的位置向数据扫描线偏移预定距离的位置。
实施例3：
本发明实施例提供一种母板，其母板的整体结构与图1相同，包括具有至少一个显示区域的基板，并且所述基板上相邻两个显示区域之间设置有预切割区域，在TFT阵列工艺制作完成后，需要在所述预切割区域进行切割，将每个显示区域切割开，并且每个显示区域最后都形成一个完整的TFT阵列基板。
本发明实施例中为了减少TFT阵列基板在制造过程发生的静电击穿现象，也采用了实施例1相似的方案，将两个金属层电连接，使得其电势整体相等。下面以其中一个显示区域为例进行详细说明其具体电连接方式，图10为其中一个显示区域的示意图，图10中仅示出了栅金属层和源/漏金属层的结构。
如图10所示，本发明实施例中在栅极扫描线101的同一层上制备出了栅线连通线102，并且栅线连通线102可以与栅极扫描线101通过同一掩模板工艺制造，只需要改变掩模板的结构即可。由于栅线连通线102、栅极扫描线101位于同一层，所以本实施例中的栅线连通线102和栅极扫描线101可以直接电连接，只需将掩模板上形成与栅线连通线、栅极扫描线对应的区域做成连通就可以实现直接电连接。
与制备栅金属层相似，如图10所示，本发明实施例中在数据扫描线104的同一层上制备出了数据连通线103，并且数据连通线103可以与数据扫描线104通过同一掩模板工艺制造，只需要改变掩模板的结构即可。由于数据连通线103、数据扫描线104位于同一层，所述数据连通线103与对应显示区域中数据扫描线104也可以直接电连接，只需将掩模板上形成与数据连通线、数据扫描线对应的区域做成连通就可以实现直接电连接。
如图11所示，由于栅线连通线102位于栅金属层上，数据连通线103位于源/漏金属层上，为了将栅线连通线102连接到数据连通线103，本发明实施例在制备栅金属层的过程中，可以在栅线连通线102上与数据连通线相交处105预留光刻胶111，并且直接在预留出光刻胶的基板上沉积栅极绝缘薄膜112和有源薄膜113。
如图12所示，在制备出有源薄膜图案的过程中对所述预留光刻胶进行离地剥离，以便刻蚀掉预留光刻胶111、及其对应位置的栅极绝缘薄膜112和有源薄膜113。通过上述离地剥离技术可以在栅极绝缘薄膜上与预留光刻胶位置处形成过孔114，露出所述栅线连通线102，然后在具有上述离地剥离形成过孔的基板上沉积源/漏金属层115，并在源/漏金属层上刻蚀出源/漏图案，如图10所示，该源/漏图案包括与栅极扫描线101交叉的数据扫描线104、薄膜晶体管的源极和漏极、以及数据连通线103；为了让栅线连通线102与数据连通线103电连接，本发明实施例中将数据连通线103直接制备在所述过孔114对应位置处，以便数据连通线103通过离地剥离形成的过孔与栅线连通线102电连接。
采用离地剥离技术形成过孔，可以在现有工艺上直接改进，不需要增加掩模板工艺(MASK工艺)，在制造TFT阵列基本的过程中可以相对减少MASK次数，提高生产效率，并且对目前已有的生产工艺都能够兼容适用。
当然，本发明实施例还可以采用但不限于如下方案实现数据扫描线与数据连通线电连接：在栅极绝缘薄膜上对应于数据连通线与栅线连通线相交的位置通过刻蚀工艺形成过孔，如此一来，所述数据连通线便可以通过刻蚀形成的过孔与栅线连通线电连接。
不论采取何种方式形成上述过孔，都能够使得数据连通线与栅线连通线能够电连接，同时，栅线连通线与栅极扫描线直接电连接、数据连通线与数据扫描线直接电连接。只要在栅金属层或者源/漏金属层上聚集了电荷，通过上述的电连接关系可以将聚集的电荷会分布在所有栅极扫描线和数据扫描线上，形成静电平衡；由于在静电平衡状态下，相连两个导体之间的电势相等，故而两个金属层之间没有电势差。所以，采用本发明提供的母板及TFT阵列基板的制造方法，由于两个金属层之间没有电势差，所以，有效减少了TFT阵列基板在制造过程发生的静电击穿现象，提高了产品的合格率和良品率。
如图1所示，本发明实施例提供的母板中每个显示区域都设有PAD区域(包括栅极扫描线PAD区域和数据扫描线PAD区域)，以便通过PAD区域连接外部的驱动电路，为了不影响现有PAD区域的制作，本发明实施例将所述栅线连通线制作在栅极扫描线PAD区域相对一侧的预切割区域，讲所述数据连通线制作在数据扫描线PAD区域相对一侧的预切割区域。
由于在对母板切割前需要对母板进行测试，以便检测母板的电连接性能，为了不影响测试过程，本发明实施例在对所述母板进行测试之前，在栅极扫描线上与栅线连通线电连接的一端刻蚀出断开区域，断开所述栅线连通线与栅极扫描线的电连接；在数据扫描线上与数据连通线电连接的一端刻蚀出断开区域，断开所述数据连通线与数据扫描线的电连接。通过刻蚀出上述断开区域，使得数据扫描线和栅极扫描线都相互独立，不再会有信号的干扰，方便了后续过程中对母板进行测试。
上述数据扫描线上断开区域可以选择但不限于如下两种位置：
第一、数据扫描线上的断开区域位于所述数据扫描线与数据连通线电连接的位置；第二、所述数据扫描线上的断开区域位于所述数据扫描线与数据连通线电连接的位置向数据扫描线偏移预定距离的位置。
上述栅极扫描线上断开区域可以选择但不限于如下两种位置：
第一、栅极扫描线上的断开区域位于所述栅极扫描线与栅线连通线电连接的位置；第二、栅极扫描线上的断开区域位于所述栅极扫描线与栅线连通线电连接的位置向栅极扫描线偏移预定距离的位置。
本发明实施例还提供一种TFT阵列基板的制造方法，如图13a至图13g，所述制造方法包括如下过程：
(1)本发明实施例中采用的基板包括至少一个显示区域，如图13a所示，在玻璃基板107上沉积栅金属层108。
(2)对所述栅金属层108进行构图工艺，通过光刻胶涂覆、曝光显影、刻蚀和光刻胶的灰化等工艺过程使得所述栅金属层108形成栅图案，如图13b所示，该栅图案包括栅极扫描线101、与栅极扫描线相连的栅极、以及位于每个显示区域一侧的栅线连通线102，由于栅线连通线102与栅极扫描线101在同一层上，本实施例中可以将栅线连通线102与栅极扫描线101直接电连接。为了便于栅线连通线与后续制作的数据连通线电连接，本发明实施例在本过程中在栅线连通线102上与待形成的数据连通线相交处105预留光刻胶111，具体预留光刻胶如图13c所示。
在实际运用过程中，光刻胶的预留方法可以但不限于如下方式：利用半色调或者灰色调掩模板使得涂覆在栅金属层的光刻胶形成光刻胶完全保留区域、部分保留区域、完全去除区域，其中，完全保留区域对应预留光刻胶的位置、部分保留区域对应栅图案的其他位置，完全去除区域对应其他需要刻蚀掉栅金属的位置。曝光显影后，刻蚀掉完全去除区域露出的栅金属，然后灰化去除部分保留区域的光刻胶；虽然在去除部分保留区域的光刻胶的同时，完全保留区域的光刻胶也会减薄一点，但是仍然会保留较薄的一层光刻胶。为了更好的离地剥离，可将预留光刻胶的面积放大，或者在灰化后将预留光刻胶的顶端的侧面处理成有利于剥离的图形，比如倒梯形。
(3)如图13d所示，在所述具有栅图案的基板上依次沉积栅极绝缘薄膜112、有源薄膜113。
(4)对所述有源薄膜进行构图工艺，通过光刻胶涂覆、曝光显影、刻蚀和光刻胶的剥离等工艺过程使得所述有源薄膜113形成与栅极重叠的有源薄膜图案，并对所述预留光刻胶进行离地剥离，将预留光刻胶111、及其对应位置的栅极绝缘薄膜112和有源薄膜113去除，从而形成了过孔114，将栅线连通线102在预留光刻胶的位置105处露出，通过离地剥离后的基板在预留光刻胶处的剖面图如图13e所示。
(5)在具有有源薄膜图案的基板上沉积源/漏金属层115，并进行构图工艺，通过光刻胶涂覆、曝光显影、刻蚀和光刻胶的剥离等工艺过程使得所述源/漏金属层115形成源/漏图案，如图10和图13f所示，该源/漏图案包括与栅极扫描线101交叉的数据扫描线104、薄膜晶体管的源极和漏极、以及位于每个显示区域与所述栅线连通线相邻一侧的数据连通线103。其中数据连通线103与数据扫描线104位于同一层，可以直接电连接；另外，由于预留光刻胶的位置栅线连通线102是露出的，只需要将数据连通线103制作在所述预留光刻胶的位置105，所述数据连通线103就可以通过离地剥离形成的过孔与栅线连通线102电连接。
采用上述方法制造的TFT阵列基板，在制造过程中栅线连通线与栅极扫描线直接电连接、数据连通线与数据扫描线直接电连接，其中栅线连通线和数据连通线能够通过过孔电连接。只要在栅金属层或者源/漏金属层上聚集了电荷，通过上述的电连接关系可以将聚集的电荷会分布在所有栅极扫描线和数据扫描线上，形成静电平衡；由于在静电平衡状态下，相连两个导体之间的电势相等，故而两个金属层之间没有电势差。所以，采用本发明提供的母板及TFT阵列基板的制造方法，由于两个金属层之间没有电势差，所以，有效减少了TFT阵列基板在制造过程发生的静电击穿现象，提高了产品的合格率和良品率。
由于在对母板切割前需要对母板进行测试，以便检测母板的电连接性能，为了不影响测试过程，本发明实施例在对所述母板进行测试之前还包括如下过程：
(6)在沉积钝化层后进行构图工艺，通过光刻胶涂覆、曝光显影、刻蚀和光刻胶的剥离等工艺过程，在所述栅极扫描线与栅线连通线电连接的一端刻蚀出过孔，露出所述栅极扫描线；在所述数据扫描线上与数据连通线电连接的一端刻蚀出过孔，露出所述数据扫描线。
(7)将所述过孔中露出的数据扫描线和栅极扫描线刻蚀去除，形成断开区域117、118，具体形成的断开区域如图13g所示。
本发明实施例中栅极扫描线上断开区域可以选择但不限于如下两种位置：
第一、栅极扫描线上的断开区域位于所述栅极扫描线与栅线连通线电连接的位置；第二、参见图13g，栅极扫描线上的断开区域118位于所述栅极扫描线与栅线连通线电连接的位置向栅极扫描线偏移预定距离的位置。
本发明实施例中数据扫描线上断开区域可以选择但不限于如下两种位置：
第一、数据扫描线上的断开区域位于所述数据扫描线与数据连通线电连接的位置；第二、参见图13g，数据扫描线上的断开区域117位于所述数据扫描线与数据连通线电连接的位置向数据扫描线偏移预定距离的位置。
在本发明实施例3中，由于只需要在栅线连通线与数据连通线相交一个地方进行离地剥离，相对于实施例1与实施例2而言，本发明实施例3能够减少离地剥离的点。
以上实施例中均采用栅金属层在源/漏金属层的下方为例进行说明，在实际运用时，栅金属层可以制作在源/漏金属层的上方，本发明并不现定于上述列举出的实施例，只要在显示区域相邻两侧制作栅线连通线和数据连通线，并且通过栅线连通线和数据连通线使得栅金属层和源/漏金属层电连接，都属于本发明实施例公开的方位。并且，所述栅线连通线和数据连通线可以同时制作的栅金属层上，也可以同时制作在源/漏金属层上，还可以分别制作在栅金属层和源/漏金属层上。
本发明实施例主要用于液晶面板的制作，特别是液晶面板中TFT阵列基板的制作过程。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (13)

1.一种母板，包括具有至少一个显示区域的基板，并且所述显示区域的周边设置有预切割区域，其特征在于，每个显示区域相邻两侧的预切割区域分别设有电连接的栅线连通线和数据连通线；所述栅线连通线与对应显示区域中栅极扫描线均电连接，所述数据连通线与对应显示区域中数据扫描线均电连接。
2.根据权利要求1所述的母板，其特征在于，所述栅线连通线和数据连通线均与栅极扫描线位于同一层并通过同一掩模板工艺制造，所述栅线连通线和数据连通线直接电连接，所述栅线连通线与对应显示区域中栅极扫描线直接电连接；
所述数据连通线通过刻蚀形成的过孔与对应显示区域中数据扫描线电连接，或者所述数据连通线通过离地剥离形成的过孔与对应显示区域中数据扫描线电连接。
3.根据权利要求1所述的母板，其特征在于，所述栅线连通线和数据连通线均与数据扫描线位于同一层并通过同一掩模板工艺制造，所述栅线连通线和数据连通线直接电连接，所述数据连通线与对应显示区域中数据扫描线直接电连接；
所述栅线连通线通过刻蚀形成的过孔与对应显示区域中栅极扫描线电连接，或者所述栅线连通线通过离地剥离形成的过孔与对应显示区域中栅极扫描线电连接。
4.根据权利要求1所述的母板，其特征在于，所述栅线连通线与栅极扫描线位于同一层并通过同一掩模板工艺制造，并与对应显示区域中栅极扫描线直接电连接；所述数据连通线与数据扫描线位于同一层并通过同一掩模板工艺制造，并与对应显示区域中数据扫描线直接电连接；
所述栅线连通线和数据连通线通过刻蚀形成的过孔电连接，或者所述栅线连通线和数据连通线通过离地剥离形成的过孔电连接。
5.根据权利要求1至4中任意一项所述的母板，其特征在于，所述栅线连通线位于栅极扫描线PAD区域相对一侧的预切割区域，所述数据连通线位于数据扫描线PAD区域相对一侧的预切割区域。
6.根据权利要求1至4中任意一项所述的母板，其特征在于，在对所述母板进行测试之前，在栅极扫描线上与栅线连通线电连接的一端刻蚀出断开区域，断开所述栅线连通线与栅极扫描线的电连接；在数据扫描线上与数据连通线电连接的一端刻蚀出断开区域，断开所述数据连通线与数据扫描线的电连接。
7.根据权利要求6所述的母板，其特征在于，所述数据扫描线上的断开区域位于所述数据扫描线与数据连通线电连接的位置，或者位于所述数据扫描线与数据连通线电连接的位置向数据扫描线偏移预定距离的位置；所述栅极扫描线上的断开区域位于所述栅极扫描线与栅线连通线电连接的位置，或者位于所述栅极扫描线与栅线连通线电连接的位置向栅极扫描线偏移预定距离的位置。
8.一种TFT阵列基板的制造方法，其特征在于，所述TFT阵列基板具有至少一个显示区域，并且所述显示区域的周边设置有预切割区域，所述制造方法包括：
在每个显示区域相邻的两侧的预切割区域分别形成电连接的栅线连通线和数据连通线；所述栅线连通线与对应显示区域中栅极扫描线均电连接，所述数据连通线与对应显示区域中数据扫描线均电连接。
9.根据权利要求8所述的TFT阵列基板的制造方法，其特征在于，在每个显示区域相邻的两侧的预切割区域分别形成电连接的栅线连通线和数据连通线包括：
(1)在具有至少一个显示区域的基板上沉积栅金属层；
(2)对所述栅金属层进行构图工艺形成栅图案，该栅图案包括栅极扫描线、与栅极扫描线相连的栅极、以及位于每个显示区域相邻两侧的栅线连通线和数据连通线，并在所述数据连通线上与待形成的数据扫描线相交处预留光刻胶；所述栅线连通线分别与数据连通线、栅极扫描线直接电连接；
(3)在所述具有栅图案的基板上依次沉积栅极绝缘薄膜、有源薄膜；
(4)对所述有源薄膜进行构图工艺形成与栅极重叠的有源薄膜图案，并对所述预留光刻胶进行离地剥离，将预留光刻胶对应位置的栅极绝缘薄膜和有源薄膜去除；
(5)在具有有源薄膜图案的基板上形成源/漏图案，该源/漏图案包括与栅极扫描线交叉的数据扫描线、薄膜晶体管的源极和漏极；所述数据扫描线延伸至所述预留光刻胶位置处，并与所述数据连通线形成电连接。
10.根据权利要求8所述的TFT阵列基板的制造方法，其特征在于，在每个显示区域相邻的两侧的预切割区域分别形成电连接的栅线连通线和数据连通线包括：
(1)在具有至少一个显示区域的基板上沉积栅金属层；
(2)对所述栅金属层进行构图工艺形成栅图案，该栅图案包括栅极扫描线、以及与栅极扫描线相连的栅极，并在所述栅极扫描线上与待形成的栅线连通线相交处预留光刻胶；
(3)在所述具有栅图案的基板上依次沉积栅极绝缘薄膜、有源薄膜；
(4)对所述有源薄膜进行构图工艺形成与栅极重叠的有源薄膜图案，并对所述预留光刻胶进行离地剥离，将预留光刻胶对应位置的栅极绝缘薄膜和有源薄膜去除；
(5)在具有有源薄膜图案的基板上形成源/漏图案，该源/漏图案包括与栅极扫描线交叉的数据扫描线、薄膜晶体管的源极和漏极、以及位于每个显示区域相邻两侧的栅线连通线和数据连通线，所述栅线连通线在所述预留光刻胶位置与栅极扫描线电连接，所述数据连通线分别与栅线连通线、数据扫描线直接电连接。
11.根据权利要求8所述的TFT阵列基板的制造方法，其特征在于，在每个显示区域相邻的两侧的预切割区域分别形成电连接的栅线连通线和数据连通线包括：
(1)在具有至少一个显示区域的基板上沉积栅金属层；
(2)对所述栅金属层进行构图工艺形成栅图案，该栅图案包括栅极扫描线、与栅极扫描线相连的栅极、以及位于每个显示区域一侧的栅线连通线，并在所述栅线连通线上与待形成的数据连通线相交处预留光刻胶；所述栅线连通线与栅极扫描线直接电连接；
(3)在所述具有栅图案的基板上依次沉积栅极绝缘薄膜、有源薄膜；
(4)对所述有源薄膜进行构图工艺形成与栅极重叠的有源薄膜图案，并对所述预留光刻胶进行离地剥离，将预留光刻胶对应位置的栅极绝缘薄膜和有源薄膜去除；
(5)在具有有源薄膜图案的基板上形成源/漏图案，该源/漏图案包括与栅极扫描线交叉的数据扫描线、薄膜晶体管的源极和漏极、以及位于每个显示区域与所述栅线连通线相邻一侧的数据连通线；所述数据连通线延伸至所述预留光刻胶位置处并与所述栅线连通线形成电连接，所述数据连通线与数据扫描线直接电连接。
12.根据权利要求9、10、11任意一项所述的TFT阵列基板的制造方法，其特征在于，所述制造方法还包括：
在沉积钝化层后，在所述栅极扫描线与栅线连通线电连接的一端通过构图工艺形成过孔，露出所述栅极扫描线；在所述数据扫描线上与数据连通线电连接的一端通过构图工艺形成出过孔，露出所述数据扫描线；
将所述过孔中露出的数据扫描线和栅极扫描线刻蚀去除，形成断开区域。
13.根据权利要求12所述的TFT阵列基板的制造方法，其特征在于，所述数据扫描线上的断开区域位于所述数据扫描线与数据连通线电连接的位置，或者位于所述数据扫描线与数据连通线电连接的位置向数据扫描线偏移预定距离的位置；所述栅极扫描线上的断开区域位于所述栅极扫描线与栅线连通线电连接的位置，或者位于所述栅极扫描线与栅线连通线电连接的位置向栅极扫描线偏移预定距离的位置。
CN201010211521.3A 2010-06-21 2010-06-21 母板及tft阵列基板的制造方法 Expired - Fee Related CN102289115B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201010211521.3A CN102289115B (zh) 2010-06-21 2010-06-21 母板及tft阵列基板的制造方法
US13/160,700 US8482006B2 (en) 2010-06-21 2011-06-15 Mother substrate, array substrate and method for manufacturing the same
KR1020110059567A KR101266287B1 (ko) 2010-06-21 2011-06-20 마더 보드 및 어레이 기판의 제조 방법
JP2011136190A JP5777153B2 (ja) 2010-06-21 2011-06-20 アレイ基板のマザーボードの製造方法
US13/909,465 US8633065B2 (en) 2010-06-21 2013-06-04 Method for manufacturing mother substrate and array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010211521.3A CN102289115B (zh) 2010-06-21 2010-06-21 母板及tft阵列基板的制造方法

Publications (2)

Publication Number Publication Date
CN102289115A true CN102289115A (zh) 2011-12-21
CN102289115B CN102289115B (zh) 2014-08-20

Family

ID=45327870

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010211521.3A Expired - Fee Related CN102289115B (zh) 2010-06-21 2010-06-21 母板及tft阵列基板的制造方法

Country Status (4)

Country Link
US (2) US8482006B2 (zh)
JP (1) JP5777153B2 (zh)
KR (1) KR101266287B1 (zh)
CN (1) CN102289115B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103021945A (zh) * 2012-12-31 2013-04-03 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN104570493A (zh) * 2015-01-22 2015-04-29 合肥京东方光电科技有限公司 一种阵列基板母板及其制作方法、静电消除设备
CN104716146A (zh) * 2015-03-30 2015-06-17 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN104865764A (zh) * 2015-06-16 2015-08-26 深圳市华星光电技术有限公司 走线结构及阵列基板
CN106448611A (zh) * 2016-12-13 2017-02-22 深圳市国显科技有限公司 一种可共用掩膜版的新型显示器及其制作工艺
CN108508664A (zh) * 2018-03-28 2018-09-07 深圳市华星光电技术有限公司 阵列基板的制作方法
CN111477120A (zh) * 2020-05-21 2020-07-31 京东方科技集团股份有限公司 一种显示母板及其分离方法和制作方法、显示面板
CN113506518A (zh) * 2021-09-09 2021-10-15 惠科股份有限公司 显示面板和显示装置
CN113724604A (zh) * 2021-09-14 2021-11-30 北京京东方技术开发有限公司 一种显示基板及电子设备

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104637957B (zh) * 2015-02-05 2018-04-06 厦门天马微电子有限公司 一种阵列基板及其制作方法、显示面板及显示装置
CN104900589B (zh) * 2015-06-16 2017-11-10 京东方科技集团股份有限公司 阵列基板及其制作方法、显示器件
KR101796706B1 (ko) * 2016-03-08 2017-11-10 주식회사 토비스 스트레치드 디스플레이패널 및 이의 제조방법
CN107331338B (zh) * 2017-08-28 2021-08-17 京东方科技集团股份有限公司 一种阵列基板、显示装置及其检测方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5068748A (en) * 1989-10-20 1991-11-26 Hosiden Corporation Active matrix liquid crystal display device having improved electrostatic discharge protection
CN1195117A (zh) * 1997-03-26 1998-10-07 夏普株式会社 显示板
CN101285974A (zh) * 2007-04-11 2008-10-15 北京京东方光电科技有限公司 一种tft lcd面板静电放电保护电路及液晶显示器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10123574A (ja) * 1996-10-17 1998-05-15 Hitachi Ltd アクティブマトリクス基板
JP3031300B2 (ja) * 1997-06-20 2000-04-10 日本電気株式会社 液晶表示装置の製造方法
JPH1168110A (ja) * 1997-08-13 1999-03-09 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
JP2000098425A (ja) * 1998-09-22 2000-04-07 Hitachi Ltd アクティブマトリクス基板およびこの基板を用いた液晶表示装置
JP3799915B2 (ja) * 1999-12-08 2006-07-19 セイコーエプソン株式会社 電気光学装置の製造方法並びに半導体基板及び電気光学装置
JP2004301934A (ja) * 2003-03-28 2004-10-28 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置の製造方法
JP2005283885A (ja) * 2004-03-29 2005-10-13 Toshiba Matsushita Display Technology Co Ltd 液晶表示パネル用の基板及びその切断方法
JP2005294629A (ja) * 2004-04-01 2005-10-20 Canon Inc 表示装置の製造方法
KR20060077853A (ko) 2004-12-31 2006-07-05 엘지.필립스 엘시디 주식회사 액정표시장치 제조방법
KR20080044986A (ko) 2006-11-17 2008-05-22 삼성전자주식회사 어레이 기판 및 이의 제조 방법
CN101581839B (zh) 2008-05-12 2011-10-12 北京京东方光电科技有限公司 薄膜晶体管原板测试线及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5068748A (en) * 1989-10-20 1991-11-26 Hosiden Corporation Active matrix liquid crystal display device having improved electrostatic discharge protection
CN1195117A (zh) * 1997-03-26 1998-10-07 夏普株式会社 显示板
CN101285974A (zh) * 2007-04-11 2008-10-15 北京京东方光电科技有限公司 一种tft lcd面板静电放电保护电路及液晶显示器

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103021945B (zh) * 2012-12-31 2015-07-22 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN103021945A (zh) * 2012-12-31 2013-04-03 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN104570493A (zh) * 2015-01-22 2015-04-29 合肥京东方光电科技有限公司 一种阵列基板母板及其制作方法、静电消除设备
CN104716146B (zh) * 2015-03-30 2018-06-15 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN104716146A (zh) * 2015-03-30 2015-06-17 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
WO2016155194A1 (zh) * 2015-03-30 2016-10-06 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN104865764A (zh) * 2015-06-16 2015-08-26 深圳市华星光电技术有限公司 走线结构及阵列基板
WO2016201741A1 (zh) * 2015-06-16 2016-12-22 深圳市华星光电技术有限公司 走线结构及阵列基板
CN104865764B (zh) * 2015-06-16 2018-06-19 深圳市华星光电技术有限公司 走线结构及阵列基板
CN106448611A (zh) * 2016-12-13 2017-02-22 深圳市国显科技有限公司 一种可共用掩膜版的新型显示器及其制作工艺
CN108508664A (zh) * 2018-03-28 2018-09-07 深圳市华星光电技术有限公司 阵列基板的制作方法
CN111477120A (zh) * 2020-05-21 2020-07-31 京东方科技集团股份有限公司 一种显示母板及其分离方法和制作方法、显示面板
CN113506518A (zh) * 2021-09-09 2021-10-15 惠科股份有限公司 显示面板和显示装置
CN113506518B (zh) * 2021-09-09 2021-12-24 惠科股份有限公司 显示面板和显示装置
CN113724604A (zh) * 2021-09-14 2021-11-30 北京京东方技术开发有限公司 一种显示基板及电子设备
CN113724604B (zh) * 2021-09-14 2023-08-15 北京京东方技术开发有限公司 一种显示基板及电子设备

Also Published As

Publication number Publication date
KR101266287B1 (ko) 2013-05-22
JP2012003266A (ja) 2012-01-05
JP5777153B2 (ja) 2015-09-09
CN102289115B (zh) 2014-08-20
KR20110139121A (ko) 2011-12-28
US8633065B2 (en) 2014-01-21
US20130267053A1 (en) 2013-10-10
US20110309380A1 (en) 2011-12-22
US8482006B2 (en) 2013-07-09

Similar Documents

Publication Publication Date Title
CN102289115B (zh) 母板及tft阵列基板的制造方法
CN100474043C (zh) 显示器基板、液晶显示器和制造该液晶显示器的方法
CN101957529B (zh) Ffs型tft-lcd阵列基板及其制造方法
CN102237305B (zh) 阵列基板及其制造方法和液晶显示器
CN105161495B (zh) 一种阵列基板及其制作方法、显示面板
CN104617106A (zh) 一种阵列基板及显示装置
CN102655155A (zh) 阵列基板及其制造方法和显示装置
CN105068349A (zh) 阵列基板、显示面板、显示装置以及阵列基板的制作方法
CN107527925B (zh) 显示基板及其制造方法、显示面板、显示装置
CN102945846B (zh) 阵列基板及其制造方法、显示装置
CN203910800U (zh) 一种薄膜晶体管阵列基板以及显示器
CN104932128A (zh) 一种阵列基板、显示装置、维修方法及制作方法
CN104133333A (zh) 阵列基板及制作方法
CN108957885A (zh) 阵列基板
CN106783889A (zh) 显示基板及其制备方法、显示装置
CN104155816A (zh) 阵列基板以及具备该阵列基板的显示面板
CN102723309A (zh) 一种阵列基板及其制造方法和显示装置
JP2002151546A (ja) Ｉｃチップの電極構造、信号取出構造及び電極形成方法
JP2009276765A (ja) 薄膜トランジスターにおけるマザーボードのテストラインおよびその製造方法
CN105425492A (zh) 阵列基板及其制备方法
CN101710579A (zh) 薄膜晶体管阵列基板制造方法
US20120319557A1 (en) Active Matrix Display with Integrated Repair Structure for Open Lines
CN105093762A (zh) 阵列基板、制造方法以及相应的显示面板和电子装置
CN202421683U (zh) 一种tft阵列基板的中间产品、阵列基板及显示器件
CN101587861A (zh) 薄膜晶体管阵列基板制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY

Effective date: 20141203

Owner name: JINGDONGFANG SCIENCE AND TECHNOLOGY GROUP CO., LTD

Free format text: FORMER OWNER: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY CO., LTD.

Effective date: 20141203

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 100176 DAXING, BEIJING TO: 100015 CHAOYANG, BEIJING

TR01 Transfer of patent right

Effective date of registration: 20141203

Address after: 100015 Jiuxianqiao Road, Beijing, No. 10, No.

Patentee after: BOE TECHNOLOGY GROUP Co.,Ltd.

Patentee after: BEIJING BOE OPTOELECTRONICS TECHNOLOGY Co.,Ltd.

Address before: 100176 Beijing economic and Technological Development Zone, West Central Road, No. 8

Patentee before: BEIJING BOE OPTOELECTRONICS TECHNOLOGY Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140820