CN108508664A - 阵列基板的制作方法 - Google Patents
阵列基板的制作方法 Download PDFInfo
- Publication number
- CN108508664A CN108508664A CN201810265266.7A CN201810265266A CN108508664A CN 108508664 A CN108508664 A CN 108508664A CN 201810265266 A CN201810265266 A CN 201810265266A CN 108508664 A CN108508664 A CN 108508664A
- Authority
- CN
- China
- Prior art keywords
- photoresist
- array substrate
- item
- block
- production method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 42
- 239000004065 semiconductor Substances 0.000 claims abstract description 36
- 238000001039 wet etching Methods 0.000 claims abstract description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims description 124
- 239000007769 metal material Substances 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000004973 liquid crystal related substance Substances 0.000 claims description 13
- 238000004380 ashing Methods 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 17
- 230000005611 electricity Effects 0.000 abstract description 11
- 230000003068 static effect Effects 0.000 abstract description 9
- 238000009825 accumulation Methods 0.000 abstract description 3
- 238000005516 engineering process Methods 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004040 coloring Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136204—Arrangements to prevent high voltage or static electricity failures
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种阵列基板的制作方法。该阵列基板的制作方法在制作数据线时同时制作将数据线连接的连接线，使得在后续对半导体层进行干蚀刻制程的过程中，当一条数据线的某个位置静电累积过高时可以通过连接线迅速地传导到其他数据线上，从而避免单条数据线累积过多静电电荷造成静电击伤进而导致数据线与扫描线短路，大大提升产品的良率，并且该连接线可在后续制作源漏极的湿蚀刻制程中被去除，不需要增加额外的制程，保证了生产的效率。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板的制作方法。
背景技术
在显示技术领域，液晶显示屏(Liquid Crystal Display，LCD)与有机发光二极管显示屏(Organic Light Emitting Diode，OLED)等平板显示装置已经逐步取代阴极射线管(Cathode Ray Tube，CRT)显示屏。
液晶显示装置具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。现有市场上的液晶显示装置大部分为背光型液晶显示装置，其包括液晶显示面板及背光模组(backlight module)。通常液晶显示面板由彩膜(Color Filter，CF)基板、薄膜晶体管(Thin Film Transistor，TFT)阵列基板、夹于彩膜基板与薄膜晶体管阵列基板之间的液晶(Liquid Crystal，LC)及密封胶框(Sealant)组成。有机发光二极管显示装置具有自发光、驱动电压低、发光效率高、响应时间短、清晰度与对比度高、近180°视角、使用温度范围宽，可实现柔性显示与大面积全色显示等诸多优点，被业界公认为是最有发展潜力的显示装置。
现有的包括液晶显示装置及有机发光二极管显示装置在内的显示装置均具有平行间隔排列的多条扫描线、以及设置在多条扫描线上方与多条扫描线绝缘且与多条扫描线相交叉的数据线，由扫描线及数据线限定出多个子像素区域，扫描线用于提供扫描信号，数据线用于提供显示数据信号，以实现驱动显示装置进行显示。数据线及扫描线需要独立设置，两者之间不能短路(short)，然而在实际的制造过程中，在制作了数据线之后往往还需要进行干蚀刻(Dry)制程，容易在数据线上累积过多的电荷，导致静电击伤使数据线与扫描线之间出现短路而使显示装置报废，降低产能，提升产品成本。
发明内容
本发明的目的在于提供一种阵列基板的制作方法，能够有效避免在制作过程中因数据线上累积过多的电荷产生静电击伤导致的数据线与扫描线短路的问题。
为实现上述目的，本发明提供一种阵列基板的制作方法，包括如下步骤：
步骤S1、提供基板，在所述基板上依次形成第一金属层、绝缘层、半导体层、金属材料层及光阻层；
步骤S2、利用一光罩对光阻层进行曝光显影，形成光阻图案；所述光阻图案包括多条平行且间隔的第一光阻条及将多条第一光阻条连接的第二光阻条；所述第一光阻条的厚度大于第二光阻条的厚度；
步骤S3、以光阻图案为遮挡对金属材料层进行湿蚀刻，对应第一光阻条形成数据线，对应第二光阻条形成连接线；
步骤S4、对光阻图案及半导体层进行干蚀刻，去除半导体层中未被光阻图案覆盖的部分并灰化所述光阻图案，使第一光阻条的厚度减薄并去除第二光阻条；
步骤S5、以经过灰化的光阻图案为遮挡对经过湿蚀刻的金属材料层再次进行湿蚀刻，去除所述连接线。
任意两条相邻的第一光阻条的相邻的端部经一条第二光阻条连接在一起。
所述第一金属层包括多条平行且间隔的扫描线及阵列排布的多个栅极；一行栅极对应连接一条扫描线。
所述步骤S3形成的多条数据线与多条扫描线互相垂直交叉。
所述步骤S2中，所述光阻图案还包括对应设于多个栅极上方的多个光阻块；所述光阻块包括位于两端的第一部分及位于第一部分之间的第二部分，第一部分的厚度大于第二部分的厚度；位于一列栅极上方的光阻块的一端对应与一条第一光阻条连接；
所述步骤S3以光阻图案为遮挡对金属材料层进行湿蚀刻后，对应光阻块形成金属块；
所述步骤S4对光阻图案进行灰化后，所述光阻块的第一部分的厚度被减薄，所述光阻块的第二部分被去除；
所述步骤S5以经过灰化的光阻图案为遮挡对经过湿蚀刻的金属材料层再次进行湿蚀刻后，所述金属块未被所述光阻块的第一部分覆盖的部分被去除，形成间隔的源漏极。
所述半导体层包括第一半导体层及设于第一半导体层上的第二半导体层，所述第二半导体层为经过离子掺杂的半导体材料层；
所述阵列基板的制作方法还包括步骤S6、以经过灰化的光阻图案为遮挡对经过干蚀刻的半导体层再次进行干蚀刻，去除所述第二半导体层未被光阻块的第一部分遮挡的部分。
所述步骤S6之后还包括对灰化后的光阻图案进行去除的步骤。
所述第一光阻条的厚度等于光阻块的第一部分的厚度，所述第二光阻条的厚度等于光阻块的第二部分的厚度。
所述光罩为半色调光罩或灰阶光罩。
所述阵列基板应用于液晶显示装置或有机发光二极管显示装置。
本发明的有益效果：本发明提供的阵列基板的制作方法在制作数据线时同时制作将数据线连接的连接线，使得在后续对半导体层进行干蚀刻制程的过程中，当一条数据线的某个位置静电累积过高时可以通过连接线迅速地传导到其他数据线上，从而避免单条数据线累积过多静电电荷造成静电击伤进而导致数据线与扫描线短路，大大提升产品的良率，并且该连接线可在后续制作源漏极的湿蚀刻制程中被去除，不需要增加额外的制程，保证了生产的效率。
附图说明
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图中，
图1为本发明的阵列基板的制作方法的流程图；
图2为本发明的阵列基板的制作方法的步骤S1中在基板上制作第一金属层的俯视示意图；
图3为本发明的阵列基板的制作方法的步骤S1中制作完成光阻层后的俯视示意图；
图4为沿图3中的A-A’线的剖视示意图；
图5为本发明的阵列基板的制作方法的步骤S2的俯视示意图；
图6为沿图5中的B-B’线的剖视示意图；
图7为沿图5中的C-C’线的剖视示意图；
图8为本发明的阵列基板的制作方法的步骤S3的俯视示意图；
图9为沿图8中的D-D’线的剖视示意图；
图10为本发明的阵列基板的制作方法的步骤S3结束后金属材料层的俯视示意图；
图11为本发明的阵列基板的制作方法的步骤S4的俯视示意图；
图12为沿图11中的E-E’线的剖视示意图；
图13为沿图11中的F-F’线的剖视示意图；
图14为本发明的阵列基板的制作方法的步骤S5的俯视示意图；
图15为沿图14中的G-G’线的剖视示意图；
图16为沿图14中的H-H’线的剖视示意图；
图17为本发明的阵列基板的制作方法的步骤S5结束后金属材料层的俯视示意图；
图18为本发明的阵列基板的制作方法的步骤S6的俯视示意图；
图19为沿图18中的I-I’线的剖视示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图1，本发明提供一种阵列基板的制作方法，制得的阵列基板可以应用于液晶显示装置或者有机发光二极管显示装置，同时也可应用于其他需要阵列基板进行驱动的显示装置中。该阵列基板的制作方法包括如下步骤：
步骤S1、请参阅图2至图4，提供基板10，在所述基板10上依次形成第一金属层20、绝缘层30、半导体层40、金属材料层50及光阻层70。
具体地，所述基板10的材料可以选择柔性材料或玻璃。
具体地，请参阅图2，所述第一金属层20包括多条平行且间隔的扫描线21及阵列排布的多个栅极22。一行栅极22对应连接一条扫描线21。进一步地，所述第一金属层20还可以包括现有的阵列基板中常设置在第一金属层内的电极板(未图示)。
具体地，请参阅图4，所述半导体层40包括第一半导体层41及设于第一半导体层41上的第二半导体层42，所述第二半导体层42为经过离子掺杂的半导体材料层。
步骤S2、请参阅图5至图7，利用一光罩对光阻层70进行曝光显影，形成光阻图案60。所述光阻图案60包括多条平行且间隔的第一光阻条61及将多条第一光阻条61连接的第二光阻条62；所述第一光阻条61的厚度大于第二光阻条62的厚度。
具体地，请参阅图5及图6，所述步骤S2中，所述光阻图案60还包括对应设于多个栅极22上方的多个光阻块63。所述光阻块63包括位于两端的第一部分631及位于第一部分631之间的第二部分632，第一部分631的厚度大于第二部分632的厚度。位于一列栅极22上方的光阻块63的一端对应与一条第一光阻条61连接。
具体地，所述光罩为半色调光罩或灰阶光罩，该光罩上具有半透光区，第二光阻条62及光阻块63的第二部分632与该半透光区对应。
优选地，所述第一光阻条61的厚度等于光阻块63的第一部分631的厚度，所述第二光阻条62的厚度等于光阻块63的第二部分632的厚度，使得光罩仅需要具有三种不同的透光率即可。
具体地，请参阅图5，任意两条相邻的第一光阻条61的相邻的端部经一条第二光阻条62连接在一起。
具体地，所述第一光阻条61与扫描线21相互垂直交叉。
步骤S3、请参阅图8至图10，以光阻图案60为遮挡对金属材料层50进行湿蚀刻，对应第一光阻条61形成数据线51，对应第二光阻条62形成连接线52。
具体地，请参阅图10，所述步骤S3以光阻图案60为遮挡对金属材料层50进行湿蚀刻后，形成数据线51及连接线52的同时，对应光阻块63形成金属块53。
具体地，所述步骤S3形成的多条数据线51与多条扫描线21互相垂直交叉。
步骤S4、请参阅图11至图13，对光阻图案60及半导体层40进行干蚀刻，去除半导体层40中未被光阻图案60覆盖的部分并灰化所述光阻图案60，使第一光阻条61的厚度减薄并去除第二光阻条62，从而暴露出金属材料层50中与第二光阻条62对应的部分。
具体地，请参阅图11及图12，所述步骤S4对光阻图案60进行灰化后，所述光阻块63的第一部分631的厚度被减薄，所述光阻块63的第二部分632被去除，从而暴露出金属块53中与光阻块63的第二部分632对应的部分。
步骤S5、请参阅图14至图17，以经过灰化的光阻图案60为遮挡对经过湿蚀刻的金属材料层50再次进行湿蚀刻，去除所述连接线52。
具体地，请参阅图14、图15、图17，所述步骤S5以经过灰化的光阻图案60为遮挡对经过湿蚀刻的金属材料层50再次进行湿蚀刻后，所述金属块53未被所述光阻块63的第一部分631覆盖的部分被去除，形成间隔的源漏极54，间隔的源漏极54中的一个与对应的数据线51连接。
步骤S6、请参阅图18及图19，以经过灰化的光阻图案60为遮挡对经过干蚀刻的半导体层40再次进行干蚀刻，去除所述第二半导体层42未被光阻块63的第一部分631遮挡的部分，形成沟道。
具体地，所述步骤S6之后还包括对灰化后的光阻图案60进行去除的步骤。
需要说明的是，本发明的阵列基板的制作方法，通过利用具有半透光区的光罩在用于形成数据线51的金属材料层50上制作具有特殊形状的光阻图案60，使得在制作数据线51的同时，制作将多条数据线51连接起来的多条连接线52，使得多条数据线51连接在一起，在对半导体层40进行图案化的干蚀刻制程中，受制程所限，多条数据线51上会累积静电，但由于本申请中设置了连接线52，当一条数据线51的某个位置静电累积过高时，可以通过与其连接的连接线52迅速传导到其他数据线51上，从而避免了单条数据线51累积过多静电电荷导致静电击伤使数据线51与扫描线21短路的问题，大大提升产品的良率，与此同时，干蚀刻制程在图案化半导体层40的同时，还将光阻图案60灰化，从而暴露出连接线52，从而在后续制作源漏极54的湿蚀刻制程中，连接线52能够被湿蚀刻而去除掉，不会影响各条数据线51之间正常的信号传输，且制程数量与现有的4光罩(mask)阵列基板制作方法的制程数量一致，无需增加额外的制程，保证了生产的效率。
综上所述，本发明的阵列基板的制作方法在制作数据线时同时制作将数据线连接的连接线，使得在后续对半导体层进行干蚀刻制程的过程中，当一条数据线的某个位置静电累积过高时可以通过连接线迅速地传导到其他数据线上，从而避免单条数据线累积过多静电电荷造成静电击伤进而导致数据线与扫描线短路，大大提升产品的良率，并且该连接线可在后续制作源漏极的湿蚀刻制程中被去除，不需要增加额外的制程，保证了生产的效率。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。
Claims (10)
1.一种阵列基板的制作方法，其特征在于，包括如下步骤：
步骤S1、提供基板(10)，在所述基板(10)上依次形成第一金属层(20)、绝缘层(30)、半导体层(40)、金属材料层(50)及光阻层(70)；
步骤S2、利用一光罩对光阻层(70)进行曝光显影，形成光阻图案(60)；所述光阻图案(60)包括多条平行且间隔的第一光阻条(61)及将多条第一光阻条(61)连接的第二光阻条(62)；所述第一光阻条(61)的厚度大于第二光阻条(62)的厚度；
步骤S3、以光阻图案(60)为遮挡对金属材料层(50)进行湿蚀刻，对应第一光阻条(61)形成数据线(51)，对应第二光阻条(62)形成连接线(52)；
步骤S4、对光阻图案(60)及半导体层(40)进行干蚀刻，去除半导体层(40)中未被光阻图案(60)覆盖的部分并灰化所述光阻图案(60)，使第一光阻条(61)的厚度减薄并去除第二光阻条(62)；
步骤S5、以经过灰化的光阻图案(60)为遮挡对经过湿蚀刻的金属材料层(50)再次进行湿蚀刻，去除所述连接线(52)。
2.如权利要求1所述的阵列基板的制作方法，其特征在于，任意两条相邻的第一光阻条(61)的相邻的端部经一条第二光阻条(62)连接在一起。
3.如权利要求1所述的阵列基板的制作方法，其特征在于，所述第一金属层(20)包括多条平行且间隔的扫描线(21)及阵列排布的多个栅极(22)；一行栅极(22)对应连接一条扫描线(21)。
4.如权利要求3所述的阵列基板的制作方法，其特征在于，所述步骤S3形成的多条数据线(51)与多条扫描线(21)互相垂直交叉。
5.如权利要求3所述的阵列基板的制作方法，其特征在于，所述步骤S2中，所述光阻图案(60)还包括对应设于多个栅极(22)上方的多个光阻块(63)；所述光阻块(63)包括位于两端的第一部分(631)及位于第一部分(631)之间的第二部分(632)，第一部分(631)的厚度大于第二部分(632)的厚度；位于一列栅极(22)上方的光阻块(63)的一端对应与一条第一光阻条(61)连接；
所述步骤S3以光阻图案(60)为遮挡对金属材料层(50)进行湿蚀刻后，对应光阻块(63)形成金属块(53)；
所述步骤S4对光阻图案(60)进行灰化后，所述光阻块(63)的第一部分(631)的厚度被减薄，所述光阻块(63)的第二部分(632)被去除；
所述步骤S5以经过灰化的光阻图案(60)为遮挡对经过湿蚀刻的金属材料层(50)再次进行湿蚀刻后，所述金属块(53)未被所述光阻块(63)的第一部分(631)覆盖的部分被去除，形成间隔的源漏极(54)。
6.如权利要求5所述的阵列基板的制作方法，其特征在于，所述半导体层(40)包括第一半导体层(41)及设于第一半导体层(41)上的第二半导体层(42)，所述第二半导体层(42)为经过离子掺杂的半导体材料层；
所述阵列基板的制作方法还包括步骤S6、以经过灰化的光阻图案(60)为遮挡对经过干蚀刻的半导体层(40)再次进行干蚀刻，去除所述第二半导体层(42)未被光阻块(63)的第一部分(631)遮挡的部分。
7.如权利要求6所述的阵列基板的制作方法，其特征在于，所述步骤S6之后还包括对灰化后的光阻图案(60)进行去除的步骤。
8.如权利要求5所述的阵列基板的制作方法，其特征在于，所述第一光阻条(61)的厚度等于光阻块(63)的第一部分(631)的厚度，所述第二光阻条(62)的厚度等于光阻块(63)的第二部分(632)的厚度。
9.如权利要求1所述的阵列基板的制作方法，其特征在于，所述光罩为半色调光罩或灰阶光罩。
10.如权利要求1所述的阵列基板的制作方法，其特征在于，所述阵列基板应用于液晶显示装置或有机发光二极管显示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810265266.7A CN108508664B (zh) | 2018-03-28 | 2018-03-28 | 阵列基板的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810265266.7A CN108508664B (zh) | 2018-03-28 | 2018-03-28 | 阵列基板的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108508664A true CN108508664A (zh) | 2018-09-07 |
| CN108508664B CN108508664B (zh) | 2020-10-30 |
Family
ID=63379051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810265266.7A Active CN108508664B (zh) | 2018-03-28 | 2018-03-28 | 阵列基板的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108508664B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060072940A (ko) * | 2004-12-24 | 2006-06-28 | 엘지.필립스 엘시디 주식회사 | 액정 패널 및 이를 구비한 액정표시장치 |
| US20100156770A1 (en) * | 2008-12-24 | 2010-06-24 | Dong Uk Shin | Liquid crystal display device |
| CN102289115A (zh) * | 2010-06-21 | 2011-12-21 | 北京京东方光电科技有限公司 | 母板及tft阵列基板的制造方法 |
| CN104716146A (zh) * | 2015-03-30 | 2015-06-17 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
| CN106057823A (zh) * | 2016-07-29 | 2016-10-26 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN106653746A (zh) * | 2016-12-15 | 2017-05-10 | 武汉华星光电技术有限公司 | 一种阵列基板和显示装置 |
-
2018
- 2018-03-28 CN CN201810265266.7A patent/CN108508664B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060072940A (ko) * | 2004-12-24 | 2006-06-28 | 엘지.필립스 엘시디 주식회사 | 액정 패널 및 이를 구비한 액정표시장치 |
| US20100156770A1 (en) * | 2008-12-24 | 2010-06-24 | Dong Uk Shin | Liquid crystal display device |
| CN102289115A (zh) * | 2010-06-21 | 2011-12-21 | 北京京东方光电科技有限公司 | 母板及tft阵列基板的制造方法 |
| CN104716146A (zh) * | 2015-03-30 | 2015-06-17 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
| CN106057823A (zh) * | 2016-07-29 | 2016-10-26 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN106653746A (zh) * | 2016-12-15 | 2017-05-10 | 武汉华星光电技术有限公司 | 一种阵列基板和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108508664B (zh) | 2020-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9759966B2 (en) | Array substrate and method of manufacturing the same, and display device | |
| KR101398094B1 (ko) | 액정 디스플레이 및 어레이 기판 | |
| CN105182646B (zh) | 阵列基板、显示装置 | |
| CN207216226U (zh) | 显示装置 | |
| CN104218042B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN102540524B (zh) | 防止静电击穿的方法、阵列基板的制造方法和显示背板 | |
| CN107561804B (zh) | 阵列基板及其制作方法与液晶显示装置 | |
| CN102468308A (zh) | 阵列基板及其制造方法和液晶显示器 | |
| CN103441105A (zh) | 显示面板及其制造方法 | |
| CN104460155A (zh) | 一种显示面板、显示面板的制造方法及显示器 | |
| CN107065363A (zh) | 一种阵列基板及其制作方法 | |
| US9778530B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| CN104460154A (zh) | 阵列基板及其制备方法、显示装置 | |
| CN104392990A (zh) | 一种阵列基板及显示装置 | |
| CN102360145A (zh) | 一种液晶显示面板及其制作方法 | |
| CN104062814B (zh) | 一种像素电极层、阵列基板、显示面板和显示装置 | |
| CN207367974U (zh) | 一种阵列基板、显示面板以及显示装置 | |
| CN100477170C (zh) | 电光装置的制造方法 | |
| CN107797352A (zh) | 阵列基板、显示面板、显示设备及阵列基板的制作方法 | |
| CN202306075U (zh) | 一种液晶显示面板 | |
| US7489366B2 (en) | Thin film transistor array substrate having scan or data lines extending to peripheral area without exceeding respectively outmost data and scan lines for reducing electrostatic discharge damage | |
| CN101236953B (zh) | 薄膜晶体管阵列基板制造方法 | |
| CN108508664A (zh) | 阵列基板的制作方法 | |
| WO2019174261A1 (zh) | 阵列基板 | |
| CN107728391A (zh) | 阵列基板及显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Patentee after: TCL Huaxing Photoelectric Technology Co.,Ltd. Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Patentee before: Shenzhen China Star Optoelectronics Technology Co.,Ltd. |