KR101266287B1 - 마더 보드 및 어레이 기판의 제조 방법 - Google Patents

마더 보드 및 어레이 기판의 제조 방법 Download PDF

Info

Publication number
KR101266287B1
KR101266287B1 KR1020110059567A KR20110059567A KR101266287B1 KR 101266287 B1 KR101266287 B1 KR 101266287B1 KR 1020110059567 A KR1020110059567 A KR 1020110059567A KR 20110059567 A KR20110059567 A KR 20110059567A KR 101266287 B1 KR101266287 B1 KR 101266287B1
Authority
KR
South Korea
Prior art keywords
gate
line
scan line
communication line
data
Prior art date
Application number
KR1020110059567A
Other languages
English (en)
Other versions
KR20110139121A (ko
Inventor
후아펭 리우
홍시 지아오
?강 수
핑 우
한팅 딩
Original Assignee
베이징 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 베이징 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 filed Critical 베이징 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Publication of KR20110139121A publication Critical patent/KR20110139121A/ko
Application granted granted Critical
Publication of KR101266287B1 publication Critical patent/KR101266287B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

마더 보드 및 그 제조 방법으로서, 해당 마더 보드는 적어도 하나의 표시 영역 및 상기 표시 영역 주변의 프리커팅 영역을 가진 기판을 구비하고, 상기 표시 영역은 게이트 스캔 라인 및 데이터 스캔 라인을 가지고, 상기 프리커팅 영역은 전기적으로 접속되어 있는 게이트 라인 연통선과 데이터 연통선을 가지고, 상기 게이트 라인 연통선은 상기 표시 영역에서의 게이트 스캔 라인별로 전기적으로 접속되고, 상기 데이터 연통선은 상기 표시 영역에서의 데이터 스캔 라인별로 전기적으로 접속된다.

Description

마더 보드 및 어레이 기판의 제조 방법{Mother board, array substrate and method for manufacturing the same}
본 발명은 마더 보드 및 어레이 기판의 제조 방법에 관한 것이다.
종래 액정 디스플레이(LCD)의 TFT 어레이 기판의 제조에 채용되는 공정에서, 우선 게이트 금속층을 퇴적함과 동시에 식각에 의해 게이트 패턴을 형성하고, 다음으로 게이트 패턴을 가진 기판의 표면에 게이트 절연층을 퇴적하고, 활성층과 소스·드레인 금속층을 차례대로 형성한다. 이와 같은 TFT 어레이 기판의 제조 공정은 퇴적, 식각 등을 포함한다. 통상 퇴적 장치와 식각 장치는 비교적 높은 작동 전압이 필요하게 되므로 TFT 어레이 기판의 제조 공정에서 이와 같은 비교적으로 높은 작동 전압에 의해 그 중의 금속층에 비교적 많은 전하가 쌓인다. 또 TFT 어레이 기판의 제조 공정에서 복수회의 반송이 필요하게 되고, 이 반송에 의해 TFT 어레이 기판에서의 유리 기판에 마찰에 의해 전하가 생기고, 유리 기판에 생긴 전하는 전부 유리 기판과 직접 접촉하는 게이트 금속층에 쌓인다.
종래의 TFT 어레이 기판의 제조 공정에서 적어도 이하의 문제가 존재한다. 즉, TFT 어레이 기판의 제조 공정에서 비교적 많은 전하가 금속층에 쌓이게 되어 종래 기술에 의해 제조된 TFT 어레이 기판상의 게이트 금속층과 소스·드레인 금속층 사이는 게이트 절연층에 의해 완전히 격리되고 양쪽의 금속층 간에 전하가 쌓임으로써 전위차가 쉽게 발생하게 되고, 따라서 TFT 어레이 기판의 제조 공정에서 정전 파괴 현상(electrostatic breakdown)이 쉽게 발생하여 제품의 합격율 및 수율이 저하된다.
본 발명에 관한 일 실시형태는, 적어도 하나의 표시 영역 및 상기 표시 영역 주변의 프리커팅(pre-cutting) 영역을 가진 마더 보드를 제공하고, 상기 표시 영역은 게이트 스캔 라인 및 데이터 스캔 라인을 가지고, 상기 프리커팅 영역은 전기적으로 접속되어 있는 게이트 라인 연통선과 데이터 연통선을 가지고, 상기 게이트 라인 연통선은 상기 표시 영역에서의 상기 게이트 스캔 라인과 전기적으로 접속되고, 상기 데이터 연통선은 상기 표시 영역에서의 상기 데이터 스캔 라인과 전기적으로 접속된다.
본 발명에 관한 다른 하나의 실시형태는 어레이 기판의 마더 보드의 제조 방법을 제공하고, 상기 마더 보드는 적어도 하나의 표시 영역을 가지고 상기 표시 영역의 주변에 프리커팅 영역이 설치되고, 상기 제조 방법은 상기 표시 영역에 게이트 스캔 라인 및 데이터 스캔 라인을 형성하고 상기 프리커팅 영역에 전기적으로 접속되어 있는 게이트 라인 연통선과 데이터 연통선을 형성하는 공정을 구비하고, 상기 게이트 라인 연통선은 상기 표시 영역에서의 상기 게이트 스캔 라인과 전기적으로 접속되고, 상기 데이터 연통선은 상기 표시 영역에서의 상기 데이터 스캔 라인과 전기적으로 접속되어 있다.
본 발명의 실시형태 또는 종래 기술에 관한 기술안에 대해 더욱 명확하게 설명하기 위해 본 발명의 실시형태 또는 종래 기술의 기재에 사용되는 도면을 이하와 같이 간단히 설명하는데, 이하에 기재된 도면은 본 발명의 일부 실시형태에 불과하며 당업자가 창조적 노동을 하지 않더라도 이들 도면에 의해 다른 도면을 얻을 수 있는 것은 물론이다.
도 1은, 본 발명의 제1 실시형태에 관한 마더 보드의 개략도이다.
도 2는, 본 발명의 제1 실시형태에 관한 마더 보드에서의 하나의 표시 영역의 개략도이다.
도 3은, 본 발명의 제1 실시형태에 관한 활성 박막을 퇴적한 후의 A-A 단면도이다.
도 4는, 본 발명의 제1 실시형태에 관한 소스·드레인 금속층을 퇴적한 후의 A-A 단면도이다.
도 5a∼도 5g는, 본 발명의 제1 실시형태에 관한 TFT 어레이 기판의 제조 방법에서의 제1∼제7 공정을 도시한 도면이다.
도 6은, 본 발명의 제2 실시형태에 관한 마더 보드에서의 하나의 표시 영역의 개략도이다.
도 7은, 본 발명의 제2 실시형태에 관한 활성 박막을 퇴적한 후의 B-B 단면도이다.
도 8은, 본 발명의 제2 실시형태에 관한 소스·드레인 금속층을 퇴적한 후의 B-B 단면도이다.
도 9a∼도 9g는, 본 발명의 제2 실시형태에 관한 TFT 어레이 기판의 제조 방법의 제1∼제7 공정을 도시한 도면이다.
도 10은, 본 발명의 제3 실시형태에 관한 마더 보드에서의 하나의 표시 영역의 개략도이다.
도 11은, 본 발명의 제3 실시형태에 관한 활성 박막을 퇴적한 후의 C-C 단면도이다.
도 12는, 본 발명의 제3 실시형태에 관한 소스·드레인 금속층을 퇴적한 후의 C-C 단면도이다.
도 13a∼도 13g는, 본 발명의 제3 실시형태에 관한 TFT 어레이 기판의 제조 방법의 제1∼제7 공정을 도시한 도면이다.
이하, 도면을 참조하여 본 발명에 관한 실시형태에 관한 기술안에 대해 명확하고도 완전하게 설명하기로 한다. 아울러 이하에 기재한 실시형태는 본 발명에 관한 실시형태의 일부에 불과하며 본 발명의 모든 실시형태는 아닌 것은 물론이다. 본 발명의 실시형태에 기초하여 당업자가 창조적 노동을 하지 않아도 얻을 수 있는 모든 다른 실시형태도 본 발명의 보호 범위안에 있다.
본 발명의 실시형태는 마더 보드 및 어레이 기판의 제조 방법을 제공한다. 본 발명의 실시형태의 마더 보드는 적어도 하나의 표시 영역을 가진 기판을 구비함과 동시에 커팅 공정에서 기판을 적어도 하나의 표시 패널로 나누도록 상기 표시 영역의 주변에 프리커팅 영역이 설치되어 있다. 어레이 기판의 제조 공정에서 발생하는 정전 파괴 현상을 줄이기 위해 본 발명의 실시형태에 관한 마더 보드의 각 표시 영역의 인접한 양쪽 프리커팅 영역에 전기적으로 접속되어 있는 게이트 라인 연통선과 데이터 연통선이 각각 마련되어 있다. 상기 게이트 라인 연통선은 대응하는 표시 영역에서의 게이트 스캔 라인과 전기적으로 접속되고, 상기 데이터 연통선은 대응하는 표시 영역에서의 데이터 스캔 라인과 전기적으로 접속되어 있다.
본 발명의 실시형태에 의하면 게이트 금속층 또는 소스·드레인 금속층에 전하가 쌓이면 상술한 전기적인 접속 관계에서 쌓인 전하는 모든 게이트 스캔 라인 및 데이터 스캔 라인에 분포되어 정전적 균형이 잡힐 수 있다. 정전적 균형이 잡힌 상태에서 접속되는 2개의 도체간 전위가 동일해지기 때문에 2개의 금속층과의 사이에 전위차가 존재하지 않게 된다. 따라서 본 발명의 실시형태에 의해 제공된 마더 보드 및 어레이 기판의 제조 방법을 채용할 경우 2개의 금속층과의 사이에 전위차가 존재하지 않기 때문에 어레이 기판의 제조 공정에서 발생하는 정전 파괴 현상이 효과적으로 줄어들어 제품의 합격율 및 수율이 향상된다.
(제1 실시형태)
본 발명의 실시형태는 마더 보드(100)를 제공한다. 도 1에 도시한 것처럼, 본 실시형태의 마더 보드(100)는 적어도 하나의 표시 영역(2)을 가진 기판(1)을 구비하고, 상기 표시 영역(2)의 주변에 프리커팅 영역(3)이 설치되어 있다. 기판(1)에서 TFT 어레이의 제작 공정이 끝난 후 상기 프리커팅 영역(3)을 따라 각 표시 영역(2)을 나눈다. 그 후에 각 표시 영역(2)은 마지막으로 하나의 완비된 TFT 어레이 기판으로서 형성되어 컬러 필터와 함께 액정 표시 장치의 액정 패널의 형성에 사용된다. 본 발명의 실시형태에서는 TFT 어레이 기판의 제조 공정에서 발생하는 정전 파괴 현상을 줄이기 위해 마더 보드에서의 각 표시 영역(2)의 인접한 양쪽 프리커팅 영역(3)에 전기적으로 접속되어 있는 게이트 라인 연통선과 데이터 연통선이 각각 마련되고, 게이트 라인 연통선은 대응하는 표시 영역에서의 각각의 게이트 스캔 라인과 전기적으로 접속되고, 데이터 연통선은 대응하는 표시 영역에서의 각각의 데이터 스캔 라인과 전기적으로 접속되어 있다.
이하, 하나의 표시 영역을 예로 들어 상세히 설명하기로 한다. 도 2는 하나의 표시 영역의 개략도로서, 게이트 금속층 및 소스·드레인 금속층의 구조만 도시하고 있다.
도 2와 도 3에 도시한 것처럼, 본 발명의 실시형태에서는 게이트 스캔 라인(21)의 동일층에 게이트 라인 연통선(22) 및 데이터 연통선(23)을 형성하고, 게이트 라인 연통선(22) 및 데이터 연통선(23)은 동일한 마스크 프로세스(패터닝 프로세스)에 의해 게이트 스캔 라인(21)과 동시에 형성되어도 좋다. 종래의 게이트 스캔 라인을 형성하는 프로세스에 대해 마스크에서의 패턴만 변경하면 된다. 복수개의 게이트 스캔 라인(21)은 표시 영역에서 서로 평행함과 동시에 연장되고 게이트 라인 연통선(22) 및 데이터 연통선(23)은 표시 영역의 주변에 위치한다. 게이트 라인 연통선(22), 데이터 연통선(23) 및 게이트 스캔 라인(21)이 동일층에 위치하기 때문에 본 실시형태에서의 게이트 라인 연통선(22)과 데이터 연통선(23)이 직접 전기적으로 접속될 수 있고, 상기 게이트 라인 연통선(22)은 대응하는 표시 영역에서의 게이트 스캔 라인(21)과도 직접 전기적으로 접속될 수 있다. 이에 대해 패턴을 형성하기 위한 마스크에 게이트 라인 연통선(22), 데이터 연통선(23) 및 게이트 스캔 라인(21)에 대응하는 영역을 연통시키는 것만으로도 직접적인 전기적 접속을 실현할 수 있다.
상층에 위치하는 데이터 스캔 라인(24)은 비아홀을 사이에 두고 데이터 연통선(23)에 전기적으로 접속할 수 있다. 데이터 연통선(23)은 게이트 금속층에 위치하기 때문에 본 발명의 실시형태에서는 나중에 형성되는 데이터 스캔 라인(24)을 상기 데이터 연통선(23)과 접속시키기 위해 도 3에 도시한 것처럼 유리 기판(34)에 게이트 금속층을 형성하는 공정에서 데이터 연통선(23)의 데이터 스캔 라인(24)과의 교차부(25)에 포토레지스트(31)를 미리 남긴다. 그 후 포토레지스트(31)를 미리 남긴 기판에 게이트 절연 박막(32)을 직접 퇴적하고, 그리고 미리 남겨진 포토레지스트(31), 거기에 대응하는 위치의 미리 남겨진 포토레지스트(31) 위의 게이트 절연 박막(32) 및 활성 박막(33)을 식각하도록 활성 박막 패턴을 형성하는 공정에서 상기 미리 남겨진 포토레지스트(31)를 박리(lift-off)한다.
도 4에 도시한 것처럼, 상기 박리 기술에 의해 게이트 절연 박막 위의 미리 남겨진 포토레지스트(31)에 대응하는 위치에 비아홀(41)을 형성하고, 그리고 박리에 의해 형성된 상기 비아홀(41)을 가진 기판에 소스·드레인 금속층(42)을 퇴적함과 동시에 소스·드레인 금속층(42)에서 식각에 의해 박막 트랜지스터의 소스·드레인 패턴(미도시) 및 데이터 스캔 라인(24)을 형성한다. 또 본 발명의 실시형태에서는 데이터 연통선(23)을 데이터 스캔 라인(24)과 전기적으로 접속시키기 위해 데이터 스캔 라인(24)을 상기 미리 남겨진 포토레지스트(31)의 위치까지 연장시킨다. 미리 남겨진 포토레지스트(31)의 위치에 비아홀(41)이 형성되어 있기 때문에 본 발명의 실시형태에서의 데이터 스캔 라인(24)은 박리에 의해 형성된 비아홀(41)을 통해 데이터 연통선(23)과 전기적으로 접속할 수 있다.
박리 기술에 의한 비아홀의 형성에 대해 종래 기술에 기초하여 직접 개선할 수 있으며 마스크 프로세스(MASK 프로세스)를 추가하지는 않는다. 이로써 TFT 어레이 기판의 제조 공정에서 마스크의 횟수를 비교적 줄여 생산율을 향상시킴과 동시에 기존 생산 프로세스를 통용할 수 있다.
아울러 본 발명의 실시형태는 이하의 기술안에 의해 데이터 스캔 라인과 데이터 연통선과의 전기적인 접속을 실현할 수 있는데, 이에 한정되지는 않는다. 즉, 게이트 절연 박막의, 데이터 연통선과 데이터 스캔 라인이 교차하는 위치에 대응하여 식각 프로세스에 의해 비아홀을 형성하고, 이로써 상기 데이터 연통선은 식각에 의해 형성된 비아홀을 통해 대응하는 표시 영역에서의 데이터 스캔 라인과 전기적으로 접속할 수 있다.
상기 비아홀을 어떠한 방식으로 형성하든 데이터 연통선과 데이터 스캔 라인이 전기적으로 접속되고, 동시에 게이트 라인 연통선은 데이터 연통선 및 게이트 스캔 라인과 각각 직접 전기적으로 접속된다. 게이트 금속층 또는 소스·드레인 금속층에 전하가 쌓인 경우 상기 전기적 접속 관계에서 쌓인 전하는 모든 게이트 스캔 라인 및 데이터 스캔 라인에 분포되어 정전적 균형이 잡힌다. 정전적 균형이 잡힌 상태에서 접속되는 2개의 도체간 전위가 동일해지기 때문에 2개의 금속층간에 전위차가 없어진다. 따라서 본 발명의 실시형태에 의해 제공된 마더 보드 및 TFT 어레이 기판의 제조 방법에 의하면 2개의 금속층간에 전위차가 존재하지 않기 때문에 TFT 어레이 기판의 제조 공정에서 발생하는 정전 파괴 현상이 효과적으로 줄어들어 제품의 합격율 및 수율이 향상된다.
본 발명의 실시형태에 의해 제공된 마더 보드에서, 표시 영역이 PAD 영역을 통해 외부의 구동 회로와 접속되도록 표시 영역마다 PAD 영역(게이트 스캔 라인 PAD영역과 데이터 스캔 라인 PAD 영역을 포함한다)이 마련되어 있다. 본 발명의 실시형태에서는 종래의 PAD 영역의 형성에 영향을 주지 않도록 하기 위해 상기 게이트 라인 연통선을 게이트 스캔 라인 PAD 영역이 대향하는 쪽의 프리커팅 영역에 형성시키고, 상기 데이터 연통선을 데이터 스캔 라인 PAD 영역이 대향하는 쪽의 프리커팅 영역에 형성시킨다.
마더 보드의 전기적 접속 성능을 검출할 수 있도록 마더 보드를 컷트하기 전에 마더 보드에 대해 테스트할 필요가 있으며, 본 발명의 실시형태에서는 테스트 과정에 영향을 주지 않도록 하기 위해 상기 마더 보드에 대해 테스트하기 전에 게이트 스캔 라인의 게이트 라인 연통선과 전기적으로 접속하는 일단에 식각에 의해 절단 영역을 형성하여 상기 게이트 라인 연통선과 게이트 스캔 라인과의 전기적인 접속을 절단하고, 데이터 스캔 라인의 데이터 연통선과 전기적으로 접속하는 일단에 식각에 의해 절단 영역을 형성하여 상기 데이터 연통선과 데이터 스캔 라인과의 전기적인 접속을 절단한다. 식각에 의해 상기 절단 영역을 형성함으로써 데이터 스캔 라인과 게이트 스캔 라인을 서로 독립시켜 신호의 간섭이 없어져 다음 공정에서 마더 보드에 대한 테스트가 편리해진다.
상기 데이터 스캔 라인에서의 절단 영역으로서 이하의 2종류의 위치를 선택할 수 있는데 이에 한정되지는 않는다. 즉, 하나는, 데이터 스캔 라인에서의 절단 영역은 상기 데이터 스캔 라인과 데이터 연통선이 전기적으로 접속하는 위치에 위치한다. 다른 하나는, 상기 데이터 스캔 라인에서의 절단 영역은 상기 데이터 스캔 라인과 데이터 연통선이 전기적으로 접속하는 위치에서 데이터 스캔 라인으로 소정 거리 편이(偏移)시킨 위치에 위치한다.
상기 게이트 스캔 라인에서의 절단 영역으로서 이하의 2종류의 위치를 선택할 수 있는데 이에 한정되지는 않는다. 즉, 하나는, 게이트 스캔 라인에서의 절단 영역은 상기 게이트 스캔 라인과 게이트 라인 연통선이 전기적으로 접속하는 위치에 위치한다. 다른 하나는, 게이트 스캔 라인에서의 절단 영역은 상기 게이트 스캔 라인과 게이트 라인 연통선이 전기적으로 접속하는 위치에서 게이트 스캔 라인으로 소정 거리 편이시킨 위치에 위치한다.
본 발명의 실시형태는 TFT 어레이 기판의 제조 방법을 더 제공한다. 도 5a∼도 5g에 도시한 것처럼, 상기 제조 방법은 이하의 공정을 가진다.
(1) 도 5a에 도시한 것처럼, 본 발명의 실시형태에서의 TFT 기판을 형성하기 위한 마더 보드는, 적어도 하나의 표시 영역을 가지고 상기 유리 기판(34)에 게이트 금속층(35)을 퇴적하였다.
(2) 상기 게이트 금속층(35)에 대해 패터닝을 행하고, 상기 게이트 금속층(35)으로 게이트 패턴을 형성한다. 도 5b에 도시한 것처럼, 해당 게이트 패턴은 게이트 스캔 라인(21)과, 게이트 스캔 라인과 접촉하는 게이트 전극(미도시)과, 각 표시 영역의 인접한 양쪽에 위치하는 게이트 라인 연통선(22)과, 데이터 연통선(23)을 구비하고, 상기 게이트 라인 연통선(22)은 데이터 연통선(23) 및 게이트 스캔 라인(21)과 각각 직접 전기적으로 접속된다.
본 발명의 실시형태에서는 데이터 연통선(23)과 나중에 형성되는 데이터 스캔 라인과의 전기적인 접속을 편리하게 하기 위해 해당 공정에서 상기 데이터 연통선의, 나중에 형성되는 데이터 스캔 라인과의 교차부(25)에 포토레지스트를 미리 남긴다. 미리 남겨진 포토레지스트(31)의 구체적인 것은 도 5c에 도시한다.
아울러 본 출원에 언급되어 있는 패터닝 공정은 통상 포토레지스트의 도포와, 포토레지스트의 노광·현상과, 식각과, 포토레지스트 제거 등의 공정을 구비하고, 포토레지스트 제거 공정은 박리(lifting-off) 또는 앳싱(ashing)을 더 구비한다. 포토레지스트로서 포지티브 포토레지스트를 예로 들어 설명한다.
실제로 운용할 경우 이하와 같이 포토레지스트를 미리 남길 수 있지만, 이에 한정되지는 않는다. 즉 하프톤 마스크 또는 그레이톤 마스크에 의해 게이트 금속층에 도포된 포토레지스트로부터 포토레지스트의 완전 보류 영역과, 포토레지스트의 일부 보류 영역과, 포토레지스트의 완전 제거 영역을 형성한다. 그 중에서 완전 보류 영역은 미리 남겨진 포토레지스트의 위치에 대응하고, 일부 보류 영역은 게이트 패턴의 다른 위치에 대응하고, 완전 제거 영역은 다른 식각할 필요가 있는 게이트 금속층의 위치에 대응한다. 노광·현상한 후 완전 제거 영역에 노출된 게이트 금속에 대해 식각한 후 일부 보류 영역의 포토레지스트를 앳싱에 의해 제거한다. 일부 보류 영역의 포토레지스트를 제거함과 동시에 완전 보류 영역의 포토레지스트도 약간 얇아지는데 약간의 포토레지스트가 역시 보류된다. 또한 잘 박리하기 위해 미리 남겨진 포토레지스트의 면적을 확대하거나 또는 앳싱한 후 미리 남겨진 포토레지스트의 톱 측면을 박리되기 쉬운 형상, 예를 들면 역사다리꼴로 처리한다.
(3) 도 5d에 도시한 것처럼, 게이트 패턴을 가진 상기 기판에 게이트 절연 박막(32)과 활성 박막(33)을 차례대로 퇴적한다.
(4) 상기 활성 박막에 대해 패터닝을 행하고 상기 활성 박막(33)에서 게이트 전극에 겹치는 활성 박막 패턴으로 형성한다. 상기 미리 남겨진 포토레지스트를 박리하여 미리 남겨진 포토레지스트(31)와, 거기에 대응하는 위치의 게이트 절연 박막(32)과, 활성 박막(33)을 제거함으로써 비아홀(44)을 형성하고 데이터 연통선(23)을 미리 남겨진 포토레지스트의 위치에서 노출시킨다. 도 5e는, 박리된 후의 기판의 미리 남겨진 포토레지스트의 단면도이다.
(5) 활성 박막 패턴을 가진 기판에 소스·드레인 금속층을 퇴적함과 동시에 패터닝을 행하여 상기 소스·드레인 금속층에 의해 소스·드레인 패턴을 형성한다. 도 2와 도 5f에 도시한 것처럼, 해당 소스·드레인 패턴은 게이트 스캔 라인(21)과 교차하는 데이터 스캔 라인(24)과, 박막 트랜지스터의 소스 전극 및 드레인 전극을 가진다. 상기 데이터 스캔 라인(24)은 상기 미리 남겨진 포토레지스트(25)의 위치까지 연장되고, 데이터 연통선(23)은 미리 남겨진 포토레지스트의 위치에서 노출되기 때문에 상기 데이터 스캔 라인(24)은 상기 데이터 연통선(23)과 전기적으로 접속할 수 있다.
상술한 방법에 의해 제조된 TFT 어레이 기판을 채용하면, 그 제조 공정에서 데이터 연통 라인과 데이터 스캔 라인이 비아홀을 통해 전기적으로 접속되고, 게이트 라인 연통선은 데이터 연통선 및 게이트 스캔 라인과 각각 직접 전기적으로 접속된다. 2개의 금속층과의 사이에 전위차가 존재하지 않기 때문에 TFT 어레이 기판의 제조 공정에서 발생하는 정전 파괴 현상이 효과적으로 줄어들어 제품의 합격율 및 수율이 향상된다.
마더 보드의 전기적 접속 성능을 검출할 수 있도록 마더 보드를 컷트하기 전에 마더 보드에 대해 테스트할 필요가 있으며, 본 발명의 실시형태에서는 테스트의 과정에 영향을 주지 않도록 하기 위해 상기 마더 보드에 대해 테스트하기 전에 이하의 공정을 더 가진다.
(6) 패시베이션층을 퇴적한 후 패터닝하고 상기 게이트 스캔 라인의 게이트 라인 연통선과 전기적으로 접속하는 일단에 식각에 의해 비아홀을 형성하여 상기 게이트 스캔 라인을 노출시키고, 상기 데이터 스캔 라인의 데이터 연통선과 전기적으로 접속하는 일단에 식각에 의해 비아홀을 형성하여 상기 데이터 스캔 라인을 노출시킨다.
(7) 상기 비아홀에서 노출된 데이터 스캔 라인 및 게이트 스캔 라인을 식각에 의해 제거함으로써 절단 영역(28),(29)을 형성한다. 구체적으로 형성된 절단 영역(28),(29)을 도 5g에 도시한다.
본 발명의 실시형태에서, 게이트 스캔 라인에서의 절단 영역으로서 하기 2종류의 위치를 선택할 수 있지만, 이에 한정되지는 않는다. 즉, 하나는, 게이트 스캔 라인에서의 절단 영역은 상기 게이트 스캔 라인과 게이트 라인 연통선이 전기적으로 접속하는 위치에 위치한다. 다른 하나는, 도 5g에 도시한 것처럼, 게이트 스캔 라인에서의 절단 영역(28)은 상기 게이트 스캔 라인과 게이트 라인 연통선이 전기적으로 접속하는 위치에서 게이트 스캔 라인으로 소정 거리 편이시킨 위치에 위치한다.
본 발명의 실시형태에서, 데이터 스캔 라인에서의 절단 영역으로서 하기의 2종류의 위치를 선택할 수 있지만 이에 한정되지는 않는다. 즉, 하나는, 데이터 스캔 라인에서의 절단 영역은 상기 미리 남겨진 포토레지스트의 위치와 겹침과 동시에 일반적으로 미리 남겨진 포토레지스트의 면적보다 크다. 다른 하나는, 도 5g에 도시한 것처럼, 데이터 스캔 라인에서의 절단 영역(29)은 상기 미리 남겨진 포토레지스트의 위치에서 데이터 스캔 라인으로 소정 거리 편이시킨 위치에 위치한다.
(제2 실시형태)
본 발명의 실시형태는 마더 보드(200)를 제공한다. 해당 마더 보드의 구조 전체는 제1 실시형태와 동일하며, 적어도 하나의 표시 영역을 가진 기판을 구비하고 상기 기판에서의 각 표시 영역의 둘레 또는 인접한 2개의 표시 영역간에 프리커팅 영역이 마련되어 있다. TFT 어레이의 제작 프로세스가 끝난 후 상기 프리커팅 영역을 따라 각 표시 영역을 나누고 각 표시 영역의 각각은 마지막에 하나의 완비된 TFT 어레이 기판으로서 형성하여 LCD 액정 패널의 형성에 사용된다.
본 발명의 실시형태에서는 TFT 어레이 기판의 제조 공정에서 발생하는 정전 파괴 현상을 줄이기 위해 제1 실시형태와 유사한 기술안을 채용하였다. 즉, 2개의 금속층을 전기적으로 접속시켜 그 전위 전체를 동일하게 한다.
이하, 하나의 표시 영역을 예로 들어 구체적인 전기적 접속 방식을 상세히 설명하기로 한다. 도 6은 하나의 표시 영역의 개략도로서, 게이트 금속층과 소스·드레인 금속층의 구조만을 도시하였다.
도 6과 도 7에 도시한 것처럼, 본 발명의 실시형태에서는 데이터 스캔 라인(61)의 동일층에 게이트 라인 연통선(62) 및 데이터 연통선(63)을 형성하고, 게이트 라인 연통선(62) 및 데이터 연통선(63)은 동일한 마스크 프로세스에 의해 데이터 스캔 라인(61)과 동시에 형성되어도 좋다. 종래의 데이터 스캔 라인의 형성 프로세스에 대해 마스크에서의 패턴만 변경하면 된다. 복수개의 게이트 스캔 라인(64)은 표시 영역에서 서로 평행함과 동시에 연장되고, 복수의 데이터 스캔 라인(61)도 서로 평행함과 동시에 연장되어 게이트 스캔 라인(64)과 교차하고, 게이트 라인 연통선(62) 및 데이터 연통선(63)은 표시 영역의 주변에 위치한다. 게이트 라인 연통선(62), 데이터 연통선(63) 및 데이터 스캔 라인(61)이 동일층에 위치하기 때문에 본 실시형태에서의 게이트 라인 연통선과 데이터 연통선은 직접 전기적으로 접속될 수 있고, 데이터 연통선도 대응하는 표시 영역에서의 데이터 스캔 라인과 직접 전기적으로 접속될 수 있다. 이에 대해 마스크에 게이트 라인 연통선, 데이터 연통선 및 데이터 스캔 라인에 대응하는 영역을 연통시키도록 하면 직접 전기적 접속을 실현할 수 있다.
상층에 위치하는 게이트 라인 연통선(62)은 비아홀을 통해 게이트 스캔 라인(64)과 전기적으로 접속할 수 있다. 게이트 라인 연통선(62)은 소스·드레인 금속층상에 위치하기 때문에 본 발명의 실시형태에서는 게이트 스캔 라인(64)을 상기 게이트 라인 연통선(62)과 접속시키기 위해 게이트 금속층의 형성 공정에서 게이트 스캔 라인(64)의 게이트 라인 연통선(62)과의 교차부(65)에 포토레지스트(71)를 미리 남긴다. 그리고 포토레지스트(71)를 미리 남긴 기판에 게이트 절연 박막(72)과 활성 박막(73)을 직접 퇴적한다.
그리고 도 8에 도시한 것처럼, 활성 박막 패턴의 형성 공정에서 상기 미리 남겨진 포토레지스트(71)를 박리하여 미리 남겨진 포토레지스트(71)와, 거기에 대응하는 위치의 게이트 절연 박막(72)과, 활성 박막(73)에 대해 식각한다. 상기 박리 기술에 의해 게이트 절연 박막에서의 미리 남겨진 포토레지스트에 대응하는 위치에 비아홀(74)을 형성하고, 그리고 박리에 의해 형성된 비아홀(74)을 가진 기판에 소스·드레인 금속층(75)을 퇴적함과 동시에 소스·드레인 금속층(75)에 대해 식각에 의해 소스·드레인 패턴을 형성한다. 해당 소스·드레인 패턴은, 게이트 스캔 라인(64)과 교차하는 데이터 스캔 라인(61)과, 박막 트랜지스터의 소스 전극 및 드레인 전극을 가진다. 본 발명의 실시형태에서 게이트 라인 연통선(62)을 게이트 스캔 라인(64)과 전기적으로 접속시키기 위해 게이트 라인 연통선(62)이 박리에 의해 형성된 비아홀(74)을 통해 게이트 스캔 라인(64)과 전기적으로 접속되도록 게이트 라인 연통선(62)을 상기 비아홀(74)에 대응하는 위치에 직접 형성한다.
아울러 본 발명의 실시형태는 이하의 기술안에 의해 게이트 스캔 라인과 게이트 라인 연통선과의 전기적 접속을 실현할 수 있지만 이에 한정되지는 않는다. 즉, 게이트 절연 박막에서의 게이트 라인 연통선과 게이트 스캔 라인이 교차하는 위치에 대응하는 부위에, 식각에 의해 비아홀을 형성한다. 이로써 상기 게이트 라인 연통선은 식각에 의해 형성된 비아홀을 통해 대응하는 표시 영역에서의 게이트 스캔 라인과 전기적으로 접속된다.
상기 비아홀을 어떠한 방식으로 형성하든 게이트 라인 연통선과 게이트 스캔 라인이 전기적으로 접속되고, 동시에 데이터 연통선은 게이트 라인 연통선과, 데이터 스캔 라인과 각각 직접 전기적으로 접속된다. 게이트 금속층 또는 소스·드레인 금속층에 전하가 쌓인 경우 상기 전기적인 접속 관계에서 쌓인 전하는 모든 게이트 스캔 라인 및 데이터 스캔 라인에 분포되어 정전적 균형이 잡힌다. 정전적 균형이 잡힌 상태에서 접속되는 2개의 도체간의 전위가 동일해지기 때문에 2개의 금속층간에 전위차가 존재하지 않게 된다. 따라서 본 발명의 실시형태에 의해 제공된 마더 보드 및 TFT 어레이 기판의 제조 방법에 의하면, 2개의 금속층간에 전위차가 존재하지 않게 되고 TFT 어레이 기판의 제조 공정에서 발생하는 정전 파괴 현상이 효과적으로 줄어들어 제품의 합격율 및 수율이 향상된다.
본 발명의 실시형태에 의해 제공된 마더 보드에서, 표시 영역이 PAD 영역(게이트 스캔 라인 PAD 영역 및 데이터 스캔 라인 PAD 영역을 포함한다)을 통해 외부의 구동 회로와 접속되도록 표시 영역마다 PAD 영역이 마련되어 있다. 본 발명의 실시형태에서는 종래의 PAD 영역의 형성에 영향을 주지 않도록 하기 위해 상기 게이트 라인 연통선을 게이트 스캔 라인 PAD 영역이 대향하는 쪽의 프리커팅 영역에 형성하고, 상기 데이터 연통선을 데이터 스캔 라인 PAD 영역이 대향하는 쪽의 프리커팅 영역에 형성한다.
마더 보드의 전기적 접속 성능을 검출할 수 있도록 마더 보드를 컷트하기 전에 마더 보드에 대해 테스트할 필요가 있으며, 본 발명의 실시형태에서는 테스트 과정에 영향을 주지 않도록 하기 위해 상기 마더 보드를 테스트하기 전에 게이트 스캔 라인의 게이트 라인 연통선과 전기적으로 접속하는 일단에 식각에 의해 절단 영역을 형성하여 상기 게이트 라인 연통선과 게이트 스캔 라인과의 전기적인 접속을 절단하고, 데이터 스캔 라인의 데이터 연통선과 전기적으로 접속하는 일단에 식각에 의해 절단 영역을 형성하여 상기 데이터 연통선과 데이터 스캔 라인과의 전기적인 접속을 절단한다. 식각에 의해 상기 절단 영역을 형성함으로써 데이터 스캔 라인과 게이트 스캔 라인을 서로 독립시켜 신호의 간섭이 없어지고, 다음 공정으로 마더 보드에 대한 테스트가 편리해진다.
전술한 것처럼 상기 데이터 스캔 라인과 게이트 스캔 라인에서의 절단 영역으로서 2종류의 위치를 선택할 수 있는데, 그에 한정되지는 않는다.
본 발명의 실시형태는 TFT 어레이 기판의 제조법을 더 제공한다. 도 9a∼도 9g에 도시한 것처럼 상기 제조 방법은 이하의 공정을 가진다.
(1) 도 9a에 도시한 것처럼, 본 발명의 실시형태에서의 TFT 기판을 형성하기 위한 마더 보드는 적어도 하나의 표시 영역을 가지고 유리 기판(67)에 게이트 금속층(68)을 퇴적한다.
(2) 상기 게이트 금속층(68)에 대해 패터닝을 행하여 상기 게이트 금속층(68)으로 게이트 패턴을 형성한다. 도 7b에 도시한 것처럼, 해당 게이트 패턴은 게이트 스캔 라인(64)과, 게이트 스캔 라인과 접속하는 게이트 전극을 구비한다. 본 발명의 실시형태에서는 게이트 스캔 라인(64)과 나중에 형성되는 게이트 라인 연통선과의 전기적 접속을 편리하게 하기 위해 해당 공정에서 게이트 스캔 라인(64)의 나중에 형성되는 게이트 라인 연통선과의 교차부(65)에 포토레지스트(71)를 미리 남긴다. 미리 남겨진 포토레지스트(71)의 구체적인 것에 대해서 도 9c에 도시한다.
실제로 운용할 경우 이하와 같이 하여 포토레지스트를 미리 남길 수 있지만 이에 한정되지는 않는다. 하프톤 마스크 또는 그레이톤 마스크에 의해 게이트 금속층에 도포된 포토레지스트로부터 포토레지스트의 완전 보류 영역과, 포토레지스트의 일부 보류 영역과, 포토레지스트의 완전 제거 영역을 형성한다. 완전 보류 영역은 미리 남겨진 포토레지스트의 위치에 대응하고, 일부 보류 영역은 게이트 패턴의 다른 위치에 대응하고, 완전 제거 영역은 다른 식각할 필요가 있는 게이트 금속층의 위치에 대응한다. 노광·현상한 후 완전 제거 영역에 노출된 게이트 금속을 제거하고 일부 보류 영역의 포토레지스트를 앳싱에 의해 제거한다. 일부 보류 영역의 포토레지스트를 제거함과 동시에 완전 보류 영역의 포토레지스트도 약간 얇아지는데 약간의 포토레지스트가 역시 보류된다. 나아가 잘 박리하기 위해 미리 남겨진 포토레지스트의 면적을 확대하거나 또는 앳싱한 후 미리 남겨진 포토레지스트의 톱 측면을 박리하기 쉬운 형상, 예를 들면 역사다리꼴로 처리한다.
(3) 도 9d에 도시한 것처럼, 게이트 패턴을 가진 기판에 게이트 절연 박막(72)과 활성 박막(73)을 차례대로 퇴적한다.
(4) 상기 활성 박막에 대해 패터닝을 행하고 상기 활성 박막(73)으로 게이트 전극에 겹치는 활성 박막 패턴으로 형성한다. 상기 미리 남겨진 포토레지스트(71)를 박리하고 미리 남겨진 포토레지스트(71)와, 거기에 대응하는 위치의 게이트 절연 박막(72)과, 활성 박막(73)을 제거함으로써 비아홀(74)을 형성하고 게이트 스캔 라인(76)을 미리 남겨진 포토레지스트의 위치에서 노출시킨다. 도 9e는, 박리된 후 기판의 미리 남겨진 포토레지스트의 단면도이다.
(5) 도 6과 도 9f에 도시한 것처럼, 활성 박막 패턴을 가진 기판에 소스·드레인 금속층을 퇴적함과 동시에 패터닝을 행하고, 상기 소스·드레인 금속층으로 박막 트랜지스터의 소스·드레인 패턴(미도시)과, 데이터 스캔 라인(61)과, 각 표시 영역의 인접한 양쪽에 위치하는 게이트 라인 연통선(62)과, 데이터 연통선(63)을 형성한다. 그 중에서 데이터 연통선(63)은 게이트 라인 연통선(62)과 데이터 스캔 라인(61)과 직접 전기적으로 접속되는데, 게이트 스캔 라인(64)은 미리 남겨진 포토레지스트의 위치(65)에서 노출되기 때문에 데이터 연통선(63)을 상기 미리 남겨진 포토레지스트의 위치(65)에 형성하는 것만으로도 상기 게이트 라인 연통선(63)은 박리에 의해 형성된 비아홀(74)을 통해 게이트 스캔 라인(64)과 전기적으로 접속된다.
상술한 방법에 의해 제조된 TFT 어레이 기판을 채용하면, 제조 공정에서 게이트 라인 연통선과 게이트 스캔 라인은 비아홀을 통해 전기적으로 접속되고, 데이터 연통선은 게이트 라인 연통선과 데이터 스캔 라인과 각각 직접 전기적으로 접속될 수 있다. 따라서 본 발명에 의해 제공된 마더 보드 및 TFT 어레이 기판의 제조 방법에 의하면 2개의 금속층간에 전위차가 존재하지 않기 때문에 TFT 어레이 기판의 제조 공정에서 발생하는 정전 파괴 현상이 효과적으로 줄어들어 제품의 합격율 및 수율이 향상된다.
마더 보드의 전기적 접속 성능을 검출할 수 있도록 마더 보드를 컷트하기 전에 마더 보드에 대해 테스트할 필요가 있으며, 본 발명의 실시형태에서는 테스트의 과정에 영향을 주지 않도록 하기 위해 상기 마더 보드에 대해 테스트하기 전에 이하의 공정을 더 가진다.
(6) 패시베이션층을 퇴적한 후 패터닝하고 상기 게이트 스캔 라인의 게이트 라인 연통선과 전기적으로 접속하는 일단에 식각에 의해 비아홀을 형성하여 상기 게이트 스캔 라인을 노출시키고, 상기 데이터 스캔 라인의 데이터 연통선과 전기적으로 접속하는 일단에 식각에 의해 비아홀을 형성하여 상기 데이터 스캔 라인을 노출시킨다.
(7) 상기 비아홀에서 노출된 데이터 스캔 라인 및 게이트 스캔 라인은 식각에 의해 제거됨으로써 절단 영역(76),(77)을 형성한다. 구체적으로 형성된 절단 영역(76),(77)을 도 9g에 도시한다.
본 발명의 실시형태에서 게이트 스캔 라인에서의 절단 영역으로서 하기 2종류의 위치를 선택할 수 있지만 이에 한정되지는 않는다. 즉, 하나는, 게이트 스캔 라인에서의 절단 영역은 상기 미리 남겨진 포토레지스트에 겹침과 동시에 또한 일반적으로 미리 남겨진 포토레지스트의 면적보다 크다. 다른 하나는, 도 9g에 도시한 것처럼 게이트 스캔 라인에서의 절단 영역(77)은 상기 미리 남겨진 포토레지스트의 위치에서 게이트 스캔 라인으로 소정 거리 편이시킨 위치에 위치한다.
본 발명의 실시형태에서 데이터 스캔 라인에서의 절단 영역으로서 하기 2종류의 위치를 선택할 수 있지만 이에 한정되지는 않는다. 즉, 하나는, 데이터 스캔 라인에서의 절단 영역은 상기 데이터 스캔 라인과 데이터 연통선이 전기적으로 접속하는 위치에 위치한다. 다른 하나는, 도 9g에 도시한 것처럼 데이터 스캔 라인에서의 절단 영역(76)은 상기 데이터 스캔 라인과 데이터 연통선이 전기적으로 접속하는 위치에서 데이터 스캔 라인으로 소정 거리 편이시킨 위치에 위치한다.
(제3 실시형태)
본 발명의 실시형태는 마더 보드(300)을 제공한다. 해당 마더 보드(300)의 구조 전체는 제1 실시형태와 동일하며, 적어도 하나의 표시 영역을 가진 기판을 구비하고 상기 기판에서의 인접한 2개의 표시 영역간에 프리커팅 영역이 마련되어 있다. TFT 어레이의 제작 프로세스가 끝난 후 상기 프리커팅 영역을 따라 각 표시 영역을 나누고 각 표시 영역의 각각은 마지막에 하나의 완비된 TFT 어레이 기판으로서 형성한다.
본 발명의 실시형태에서 TFT 어레이 기판의 제조 공정에서 발생하는 정전 파괴 현상을 줄이기 위해 제1 실시형태와 유사한 기술안을 채용하였다. 즉, 2개의 금속층을 전기적으로 접속하고 그 전위 전체를 동일하게 한다. 이하, 하나의 표시 영역을 예로 들어 구체적인 전기적 접속 방식에 대해 상세히 설명하기로 한다. 도 10은 하나의 표시 영역의 개략도로서, 게이트 금속층과 소스·드레인 금속층과의 구조만 도시하였다.
도 10에 도시한 것처럼, 본 발명의 실시형태에서 게이트 스캔 라인(101)의 동일층에 게이트 라인 연통선(102)을 형성하고, 게이트 라인 연통선(102)은 동일한 마스크 프로세스에 의해 게이트 스캔 라인(101)과 동시에 형성해도 좋다. 게이트 라인 연통선(102)과 게이트 스캔 라인(101)이 동일층에 형성되기 때문에 본 실시형태에서의 게이트 라인 연통선(102)과 스캔 라인(101)이 직접 전기적으로 접속될 수 있다. 이에 대해 마스크에 게이트 라인 연통선 및 게이트 스캔 라인에 대응하는 영역을 연통시킴으로써 직접적인 전기적 접속을 실현할 수 있다.
게이트 금속층의 형성과 유사하게, 도 10에 도시한 것처럼 본 발명의 실시형태에서 데이터 스캔 라인(104)의 동일층에 데이터 연통선(103)을 형성하고, 데이터 연통선(103)은 동일한 마스크 프로세스에 의해 게이트 스캔 라인(104)과 동시에 형성해도 좋다. 데이터 연통선(103)과 데이터 스캔 라인(104)이 동일층에 위치되기 때문에 상기 데이터 연통선(103)은 대응하는 표시 영역에서의 데이터 스캔 라인(104)과 직접 전기적으로 접속할 수 있다. 이에 대해 마스크에 데이터 연통선 및 데이터 스캔 라인에 대응하는 영역을 연통시킴으로써 직접적인 전기 접속을 실현할 수 있다.
도 11에 도시한 것처럼, 게이트 라인 연통선(102)은 게이트 금속층상에 위치하고, 데이터 연통선(103)은 소스·드레인 금속층상에 위치하기 때문에 본 발명의 실시형태에서는 게이트 라인 연통선(102)을 데이터 연통선(103)과 접속시키기 위해 게이트 금속층의 형성 공정에서 게이트 라인 연통선(102)의 데이터 연통선과의 교차부(105)에 포토레지스트(111)을 미리 남긴다. 그리고 포토레지스트를 미리 남긴 기판에 게이트 절연 박막(112)과 활성 박막(113)을 직접 퇴적한다.
도 12에 도시한 것처럼, 활성 박막 패턴의 형성 공정에서 미리 남겨진 포토레지스트(111)과, 거기에 대응하는 위치의 게이트 절연 박막(112)과, 활성 박막(113)을 식각하도록 상기 미리 남겨진 포토레지스트를 박리한다. 상기 박리 기술에 의해 게이트 절연 박막의 미리 남겨진 포토레지스트에 대응하는 위치에 비아홀(114)을 형성하여 상기 게이트 라인 연통선(102)을 노출시키고, 그리고 박리에 의해 형성된 비아홀을 가진 기판에 소스·드레인 금속층(115)를 퇴적함과 동시에 소스·드레인 금속층에 대해 식각으로 소스·드레인 패턴을 형성한다. 도 10에 도시한 것처럼 해당 소스·드레인 패턴은 게이트 스캔 라인(101)과 교차하는 데이터 스캔 라인(104)과, 박막 트랜지스터의 소스 전극 및 드레인 전극과, 데이터 연통선(103)을 가진다. 본 발명의 실시형태에서 게이트 라인 연통선(102)을 데이터 연통선(103)과 전기적으로 접속시키기 위해 데이터 연통선(103)이 박리에 의해 형성된 비아홀을 통해 게이트 라인 연통선(102)과 전기적으로 접속되도록 데이터 연통선(103)을 상기 비아홀(114)과 대응하는 위치에 직접 형성한다.
아울러 본 발명의 실시형태는 이하의 기술안에 의해 게이트 라인 연통선과 데이터 연통선과의 전기적 접속을 실현할 수 있지만 이에 한정되지는 않는다. 즉, 게이트 절연 박막에서의 데이터 연통선과 게이트 라인 연통선이 교차하는 위치에 대응하여 식각에 의해 비아홀을 형성한다. 이로써 상기 데이터 연통선은 식각에 의해 형성된 비아홀을 통해 게이트 라인 연통선과 전기적으로 접속할 수 있다.
상기 비아홀을 어떠한 방식으로 형성하든 데이터 연통선과 게이트 라인 연통선은 전기적으로 접속할 수 있고, 동시에 게이트 라인 연통선은 게이트 스캔 라인과 직접 전기적으로 접속되고, 데이터 연통선은 데이터 스캔 라인과 직접 전기적으로 접속될 수 있다. 게이트 금속층 또는 소스·드레인 금속층에 전하가 쌓인 경우 상기 전기적인 접속 관계에서 쌓인 전하는 모든 게이트 스캔 라인 및 데이터 스캔 라인에 분포되어 정전적 균형이 잡힌다. 정전적 균형이 잡힌 상태에서 접속되는 2개의 도체간 전위가 동일해지기 때문에 2개의 금속층간에 전위차가 존재하지 않게 된다. 따라서 본 발명의 실시형태에 의해 제공된 마더 보드 및 TFT 어레이 기판의 제조 방법에 의하면 2개의 금속층간에 전위차가 존재하지 않기 때문에 TFT 어레이 기판의 제조 공정에서 발생하는 정전 파괴 현상이 효과적으로 줄어들어 제품의 합격율 및 수율이 향상된다.
도 1에 도시한 것처럼 본 발명의 실시형태의 마더 보드에는, 표시 영역이 PAD 영역을 통해 외부의 구동 회로에 접속되도록 표시 영역마다 PAD 영역(게이트 스캔 라인 PAD 영역 및 데이터 스캔 라인 PAD 영역을 포함한다)이 설치된다. 본 발명의 실시형태에서는 종래의 PAD 영역의 형성에 영향을 주지 않도록 하기 위해 상기 게이트 라인 연통선을 게이트 스캔 라인 PAD 영역이 대향하는 쪽의 프리커팅 영역에 형성하고, 상기 데이터 연통선을 데이터 스캔 라인 PAD 영역이 대향하는 쪽의 프리커팅 영역에 형성한다.
마더 보드의 전기적 접속 성능을 검출할 수 있도록 마더 보드를 컷트하기 전에 마더 보드에 대해 테스트할 필요가 있으며 본 발명의 실시형태에서는 테스트 과정에 영향을 주지 않도록 하기 위해 상기 마더 보드에 대해 테스트하기 전에 게이트 스캔 라인의 게이트 라인 연통선과 전기적으로 접속하는 일단에, 식각에 의해 절단 영역을 형성하여 상기 게이트 라인 연통선과 게이트 스캔 라인과의 전기적인 접속을 절단하고, 데이터 스캔 라인의 데이터 연통선과 전기적으로 접속하는 일단에, 식각에 의해 절단 영역을 형성하여 상기 데이터 연통선과 데이터 스캔 라인과의 전기적인 접속을 절단한다. 식각에 의해 상기 절단 영역을 형성함으로써 데이터 스캔 라인과 게이트 스캔 라인을 서로 독립시켜 신호의 간섭이 없어지고 다음 공정에서 마더 보드에 대한 테스트가 편리해진다.
전술한 것처럼 상기 데이터 스캔 라인과 게이트 스캔 라인에서의 절단 영역으로서 2종류의 위치를 선택할 수 있지만 이에 한정되지는 않는다.
본 발명의 실시형태는 TFT 어레이 기판의 제조 방법을 더 제공한다. 도 13a∼도 13g에 도시한 것처럼, 상기 제조 방법은 이하의 공정을 가진다.
(1) 도 13a에 도시한 것처럼, 본 발명의 실시형태에서는 TFT 기판을 형성하기 위한 마더 보드는 적어도 하나의 표시 영역을 가지고, 유리 기판(107)에 게이트 금속층(108)을 퇴적한다.
(2) 상기 게이트 금속층(108)에 대해 패터닝을 행하고, 상기 게이트 금속층(108)에 의해 게이트 패턴을 형성한다. 도 13b에 도시한 것처럼 해당 게이트 패턴은 게이트 스캔 라인(101)과, 게이트 스캔 라인과 접속하는 게이트 전극과, 각 표시 영역의 한쪽에 위치하는 게이트 라인 연통선(102)을 구비한다. 본 실시형태에서 게이트 라인 연통선(102)은 게이트 스캔 라인(101)과 동일층에 위치하기 때문에 게이트 라인 연통선(102)을 게이트 스캔 라인(101)과 직접 전기적으로 접속시킬 수 있다. 본 발명의 실시형태에서는 게이트 라인 연통선과 나중에 형성되는 데이터 연통선과의 전기적인 접속을 편리하도록 하기 위해 해당 공정에서 게이트 라인 연통선(102)의 나중에 형성되는 데이터 연통선과의 교차부(105)에 포토레지스트(111)을 미리 남긴다. 미리 남긴 포토레지스트의 구체적인 것에 대해서 도 13c에 도시한다.
실제로 운용할 경우 이하와 같이 하여 포토레지스트를 미리 남길 수 있지만 이에 한정되지는 않는다. 즉, 하프톤 마스크 또는 그레이톤 마스크에 의해 게이트 금속층에 도포된 포토레지스트로부터 포토레지스트의 완전 보류 영역과, 포토레지스트의 일부 보류 영역과, 포토레지스트의 완전 제거 영역을 형성한다. 그 중에서 완전 보류 영역은 미리 남겨진 포토레지스트의 위치에 대응하고, 일부 보류 영역은 게이트 패턴의 다른 위치에 대응하고, 완전 제거 영역은 다른 식각할 필요가 있는 게이트 금속층의 위치에 대응한다. 노광·현상한 후 완전 제거 영역에 노출된 게이트 금속을 제거하고 일부 보류 영역의 포토레지스트를 앳싱에 의해 제거한다. 일부 보류 영역의 포토레지스트를 제거함과 동시에 완전 보류 영역의 포토레지스트도 약간 얇아지는데 약간의 포토레지스트 역시 보류된다. 또한 잘 박리하기 위해 미리 남겨진 포토레지스트의 면적을 확대하거나 또는 앳싱한 후 미리 남겨진 포토레지스트의 톱 측면을 박리하기 쉬운 형상, 예를 들면 역사다리꼴로 처리한다.
(3) 도 13d에 도시한 것처럼, 게이트 패턴을 가진 상기 기판에 게이트 절연 박막(112)과 활성 박막(113)을 차례대로 퇴적한다.
(4) 상기 활성 박막에 대해 패터닝을 행하고, 상기 활성 박막(113)으로 게이트 전극에 겹치는 활성 박막 패턴을 형성한다. 상기 미리 남겨진 포토레지스트를 박리하여 미리 남겨진 포토레지스트(111)과, 거기에 대응하는 위치의 게이트 절연 박막(112)과, 활성 박막(113)을 제거함으로써 비아홀(114)를 형성하고, 게이트 라인 연통선(102)을 미리 남겨진 포토레지스트의 위치(105)에 노출시킨다. 도 13e는, 박리된 후 기판의 미리 남겨진 포토레지스트의 단면도이다.
(5) 활성 박막 패턴을 가진 기판에 소스·드레인 금속층(115)을 퇴적함과 동시에 패터닝을 행하여 상기 소스·드레인 금속층(115)으로 소스·드레인 패턴을 형성한다. 도 10 및 도 13f에 도시한 것처럼 해당 소스·드레인 패턴은 게이트 스캔 라인(101)과 교차하는 데이터 스캔 라인(104)과, 박막 트랜지스터의 소스 전극 및 드레인 전극과, 각 표시 영역에서의 상기 게이트 라인 연통선과 인접한 쪽에 위치하는 데이터 연통선(103)을 구비한다. 그 중에서 데이터 연통선(103)과 데이터 스캔 라인(104)이 동일층에 위치하여 직접 전기적으로 접속할 수 있다. 또 미리 남겨진 포토레지스트의 위치에서 게이트 라인 연통선(102)이 노출되기 때문에 데이터 연통선(103)을 상기 미리 남겨진 포토레지스트의 위치(105)에 형성하는 것만으로도 상기 데이터 연통선(103)은 박리에 의해 형성된 비아홀을 통해 게이트 라인 연통선(102)과 전기적으로 접속할 수 있다.
상술한 방법에 의해 제조된 TFT 어레이 기판을 채용하면, 제조 공정에서 게이트 라인 연통선은 게이트 스캔 라인과 직접 전기적으로 접속되고, 데이터 연통선은 데이터 스캔 라인과 직접 전기적으로 접속되고, 게이트 라인 연통선과 데이터 연통선은 비아홀을 통해 전기적으로 접속된다. 따라서 본 발명에 의해 제공된 마더 보드 및 TFT 어레이 기판의 제조 방법에 의하면, 2개의 금속층간에 전위차가 존재하지 않기 때문에 TFT 어레이 기판의 제조 공정에서 발생하는 정전 파괴 현상이 효과적으로 줄어들어 제품의 합격율 및 수율이 향상된다.
마더 보드의 전기적 접속 성능을 검출할 수 있도록 마더 보드를 컷트하기 전에 마더 보드에 대해 테스트할 필요가 있으며 본 발명의 실시형태에서는 테스트 과정에 영향을 주지 않도록 하기 위해 상기 마더 보드에 대해 테스트하기 전에 이하의 공정을 더 가진다.
(6) 패시베이션층을 퇴적한 후에 패터닝하고 상기 게이트 스캔 라인의 게이트 라인 연통선과 전기적으로 접속하는 일단에, 식각에 의해 비아홀을 형성하여 상기 게이트 스캔 라인을 노출시키고, 상기 데이터 스캔 라인의 데이터 연통선과 전기적으로 접속하는 일단에, 식각에 의해 비아홀을 형성하여 상기 데이터 스캔 라인을 노출시킨다.
(7) 상기 비아홀에서 노출된 데이터 스캔 라인 및 게이트 스캔 라인을 식각에 의해 제거함으로써 절단 영역(117),(118)을 형성한다. 구체적인 절단 영역(117),(118)을 도 13g에 도시한다.
본 발명의 실시형태에서, 게이트 스캔 라인에서의 절단 영역으로서 하기 2종류의 위치를 선택할 수 있지만 이에 한정되지는 않는다. 즉, 하나는, 게이트 스캔 라인에서의 절단 영역은 상기 게이트 스캔 라인과 게이트 라인 연통선이 전기적으로 접속하는 위치에 위치한다. 다른 하나는, 도 13g에 도시한 것처럼 게이트 스캔 라인에서의 절단 영역(118)은 상기 게이트 스캔 라인과 게이트 라인 연통선이 전기적으로 접속하는 위치에서 게이트 스캔 라인으로 소정 거리 편이시킨 위치에 위치한다.
본 발명의 실시형태에서 데이터 스캔 라인에서의 절단 영역으로서 하기 2종류의 위치를 선택할 수 있지만 이에 한정되지는 않는다. 즉, 하나는, 데이터 스캔 라인에서의 절단 영역은 상기 데이터 스캔 라인과 데이터 연통선이 전기적으로 접속하는 위치에 위치한다. 다른 하나는, 도 13g에 도시한 것처럼 데이터 스캔 라인에서의 절단 영역(117)은 상기 데이터 스캔 라인과 데이터 연통선이 전기적으로 접속하는 위치에서 데이터 스캔 라인으로 소정 거리 편이시킨 위치에 위치한다.
본 발명의 제3 실시형태에서는, 게이트 라인 연통선과 데이터 연통선이 교차하는 하나의 부위만 박리하면 되기 때문에 제1 실시형태와 제2 실시형태에 대해 본 발명의 제3 실시형태는 박리하는 부위를 줄일 수 있다.
상기 실시형태에서는 게이트 금속층이 소스·드레인 금속층의 아래쪽에 위치한 것을 예로 들어 설명하였으나, 실제로 운용할 경우 게이트 금속층을 소스·드레인 금속층의 윗쪽에 형성할 수도 있다. 본 발명은 상술한 실시형태로 한정되지는 않는다. 표시 영역의 인접한 양쪽에 게이트 라인 연통선 및 데이터 연통선을 형성하고, 또한 게이트 라인 연통선 및 데이터 연통선을 통해 게이트 금속층과 소스·드레인 금속층이 전기적으로 접속될 수 있다면 본 발명의 실시형태에 개시된 방법이다. 또 상기 게이트 라인 연통선 및 데이터 연통선은 동일하게 게이트 금속층에 형성해도 좋고, 동일하게 소스·드레인 금속층에 형성해도 좋다. 또 상기 게이트 라인 연통선 및 데이터 연통선의 각각을 게이트 금속층과 소스·드레인 금속층에 형성해도 좋다.
본 발명의 실시형태는 주로 액정 패널의 제조, 특히 액정 패널에서의 TFT 어레이 기판의 제조 공정에 사용된다.
이상은 본 발명의 구체적인 실시형태에 불과하다. 본 발명의 보호 범위는 상술한 내용에 한정되지 않는다. 본 발명에 개시된 기술 범위에 기초하여 당업자가 용이하게 생각해낼 수 있는 변화나 교체는 모두 본 발명의 보호 범위안에 있다. 따라서 본 발명의 보호 범위는 특허청구범위에 기재된 보호 범위를 기준으로 한다.

Claims (13)

  1. 적어도 하나의 표시 영역 및 상기 표시 영역 주변의 프리커팅 영역을 가진 기판을 구비하고,
    상기 표시 영역은 게이트 스캔 라인 및 데이터 스캔 라인을 가지고, 상기 프리커팅 영역은 전기적으로 접속되어 있는 게이트 라인 연통선과 데이터 연통선을 가지고,
    상기 게이트 라인 연통선은 상기 표시 영역에서의 상기 게이트 스캔 라인과 전기적으로 접속되고, 상기 데이터 연통선은 상기 표시 영역에서의 상기 데이터 스캔 라인과 전기적으로 접속되어 있는 마더 보드에서,
    상기 마더 보드에 대해 테스트하기 전에 상기 게이트 스캔 라인과 상기 게이트 라인 연통선과의 전기적 접속이 절단되고, 상기 데이터 스캔 라인과 데이터 연통선의 전기적 접속이 절단되어 있으며,
    상기 데이터 스캔 라인에서의 절단 영역은, 상기 데이터 스캔 라인과 상기 데이터 연통선이 전기적으로 접속하는 위치에 위치하거나, 혹은 상기 데이터 스캔 라인과 상기 데이터 연통선이 전기적으로 접속하는 위치에서 상기 데이터 스캔 라인으로 예정 거리를 편이시킨 위치에 위치하고,
    상기 게이트 스캔 라인에서의 절단 영역은, 상기 게이트 스캔 라인과 상기 게이트 라인 연통선이 전기적으로 접속하는 위치에 위치하거나, 혹은 상기 게이트 스캔 라인과 상기 게이트 라인 연통선이 전기적으로 접속하는 위치에서 상기 게이트 스캔 라인으로 예정 거리를 편이시킨 위치에 위치한 것을 특징으로 하는 마더 보드.
  2. 제1항에 있어서,
    상기 게이트 라인 연통선 및 상기 데이터 연통선은 상기 게이트 스캔 라인과 동일층에 형성하고, 상기 게이트 라인 연통선과 상기 데이터 연통선은 직접 전기적으로 접속되고, 상기 게이트 라인 연통선과 상기 표시 영역에서의 상기 게이트 스캔 라인은 직접 전기적으로 접속되고,
    상기 데이터 연통선은 비아홀을 통해 상기 표시 영역에서의 상기 데이터 스캔 라인과 전기적으로 접속되어 있는 것을 특징으로 하는 마더 보드.
  3. 제1항에 있어서,
    상기 게이트 라인 연통선 및 상기 데이터 연통선은 상기 데이터 스캔 라인과 동일층에 위치하고, 상기 게이트 라인 연통선과 상기 데이터 연통선은 직접 전기적으로 접속되고, 상기 데이터 연통선과 상기 표시 영역에서의 상기 데이터 스캔 라인은 직접 전기적으로 접속되고,
    상기 게이트 라인 연통선은 비아홀을 통해 상기 표시 영역에서의 상기 게이트 스캔 라인과 전기적으로 접속되어 있는 것을 특징으로 하는 마더 보드.
  4. 제1항에 있어서,
    상기 게이트 라인 연통선은 상기 게이트 스캔 라인과 동일층에 위치함과 동시에 상기 표시 영역에서의 상기 게이트 스캔 라인과 직접 전기적으로 접속되고, 상기 데이터 연통선은 상기 데이터 스캔 라인과 동일층에 위치함과 동시에 상기 표시 영역에서의 상기 데이터 스캔 라인과 직접 전기적으로 접속되고,
    상기 게이트 라인 연통선과 상기 데이터 연통선은 비아홀을 통해 전기적으로 접속되어 있는 것을 특징으로 하는 마더 보드.
  5. 제1항에 있어서,
    상기 게이트 라인 연통선은 게이트 스캔 라인 PAD 영역이 대향하는 쪽의 프리커팅 영역에 위치하고, 상기 데이터 연통선은 데이터 스캔 라인 PAD 영역이 대향하는 쪽의 프리커팅 영역에 위치하는 것을 특징으로 하는 마더 보드.
  6. 삭제
  7. 삭제
  8. 어레이 기판의 마더 보드의 제조 방법으로서,
    상기 마더 보드는 적어도 하나의 표시 영역을 가지고 상기 표시 영역의 주변에 프리커팅 영역이 설치되고,
    상기 제조 방법은,
    상기 표시 영역에 게이트 스캔 라인 및 데이터 스캔 라인을 형성하고 상기 프리커팅 영역에 전기적으로 접속되어 있는 게이트 라인 연통선과 데이터 연통선을 형성하는 공정을 구비하고,
    상기 게이트 라인 연통선은 상기 표시 영역에서의 상기 게이트 스캔 라인과 전기적으로 접속되고, 상기 데이터 연통선은 상기 표시 영역에서의 상기 데이터 스캔 라인과 전기적으로 접속되어 있으며,
    패시베이션층을 퇴적하고 상기 게이트 스캔 라인의, 상기 게이트 라인 연통선과 전기적으로 접속하는 일단에 패터닝에 의해 비아홀을 형성하여 상기 게이트 스캔 라인을 노출시키고, 상기 데이터 스캔 라인의, 상기 데이터 연통선과 전기적으로 접속하는 일단에 패터닝에 의해 비아홀을 형성하여 상기 데이터 스캔 라인을 노출시키는 공정,
    상기 비아홀에서 노출된 상기 데이터 스캔 라인 및 상기 게이트 스캔 라인을 식각에 의해 제거하여 절단 영역을 형성하는 공정,
    을 더 구비하는 것을 특징으로 하는 어레이 기판의 마더 보드 제조 방법.
  9. 제8항에 있어서,
    상기 표시 영역에 상기 게이트 스캔 라인 및 상기 데이터 스캔 라인을 형성하고, 상기 프리커팅 영역에 전기적으로 접속되어 있는 상기 게이트 라인 연통선과 상기 데이터 연통선을 형성하는 공정은,
    (1) 적어도 하나의 상기 표시 영역을 가진 기판에 게이트 금속층을 퇴적하는 공정,
    (2) 상기 게이트 금속층에 대해 패터닝을 행하여 상기 게이트 스캔 라인과, 상기 게이트 스캔 라인에 접속하는 게이트 전극과, 각 표시 영역의 인접한 양쪽에 위치하는 상기 게이트 라인 연통선 및 상기 데이터 연통선을 형성하고, 상기 데이터 연통선의, 나중에 형성되는 상기 데이터 스캔 라인과의 교차부에 포토레지스트를 미리 남기고 상기 게이트 라인 연통선을 상기 데이터 연통선 및 상기 게이트 스캔 라인과 각각 직접 전기적으로 접속시키는 공정,
    (3) 상기 기판에 게이트 절연 박막과 활성 박막을 차례대로 퇴적하는 공정,
    (4) 상기 활성 박막에 대해 패터닝을 행하여 상기 게이트 전극에 겹치는 활성 박막 패턴을 형성함과 동시에, 미리 남겨진 상기 포토레지스트를 박리하여 미리 남겨진 포토레지스트에 대응하는 위치에 있는 상기 게이트 절연 박막 및 상기 활성 박막을 제거하는 공정,
    (5) 상기 활성 박막 패턴을 가진 상기 기판에, 상기 게이트 스캔 라인과 교차하는 상기 데이터 스캔 라인과, 박막 트랜지스터의 소스 전극 및 드레인 전극을 형성하고, 상기 데이터 스캔 라인을 미리 남겨진 상기 포토레지스트의 위치까지 연장시켜 상기 데이터 연통선과 전기적으로 접속시키는 공정,
    를 구비하는 것을 특징으로 하는 어레이 기판의 마더 보드의 제조 방법.
  10. 제8항에 있어서,
    상기 표시 영역에 상기 게이트 스캔 라인 및 상기 데이터 스캔 라인을 형성하고, 상기 프리커팅 영역에 전기적으로 접속되어 있는 상기 게이트 라인 연통선과 상기 데이터 연통선을 형성하는 공정은,
    (1) 적어도 하나의 상기 표시 영역을 가진 상기 기판에 게이트 금속층을 퇴적하는 공정,
    (2) 상기 게이트 금속층에 대해 패터닝을 행하여 상기 게이트 스캔 라인과, 상기 게이트 스캔 라인에 접속하는 게이트 전극을 형성하고, 상기 게이트 스캔 라인의, 나중에 형성되는 상기 게이트 라인 연통선과의 교차부에 포토레지스트를 미리 남기는 공정,
    (3) 상기 기판에 게이트 절연 박막과 활성 박막을 차례대로 퇴적하는 공정과,
    (4) 상기 활성 박막에 대해 패터닝을 행하여 상기 게이트 전극에 겹치는 활성 박막 패턴을 형성함과 동시에 미리 남겨진 상기 포토레지스트를 박리하여 미리 남겨진 상기 포토레지스트에 대응하는 위치에 있는 상기 게이트 절연 박막 및 상기 활성 박막을 제거하는 공정,
    (5) 상기 활성 박막 패턴을 가진 상기 기판에, 상기 게이트 스캔 라인과 교차하는 상기 데이터 스캔 라인과, 박막 트랜지스터의 소스 전극 및 드레인 전극과, 각 상기 표시 영역의 인접한 양쪽에 위치하는 상기 게이트 라인 연통선 및 상기 데이터 연통선을 형성하고, 상기 게이트 라인 연통선을 미리 남겨진 상기 포토레지스트의 위치에서 상기 게이트 스캔 라인과 전기적으로 접속시키고, 상기 데이터 연통선을 상기 게이트 라인 연통선 및 상기 데이터 스캔 라인과 각각 직접 전기적으로 접속시키는 공정,
    을 구비하는 것을 특징으로 하는 어레이 기판의 마더 보드의 제조 방법.
  11. 제8항에 있어서,
    상기 표시 영역에 상기 게이트 스캔 라인 및 상기 데이터 스캔 라인을 형성하고, 상기 프리커팅 영역에 전기적으로 접속되어 있는 상기 게이트 라인 연통선과 상기 데이터 연통선을 형성하는 공정은,
    (1) 적어도 하나의 상기 표시 영역을 가진 기판에 게이트 금속층을 퇴적하는 공정,
    (2) 상기 게이트 금속층에 대해 패터닝을 하여 상기 게이트 스캔 라인과, 상기 게이트 스캔 라인에 접속하는 게이트 전극과, 각 상기 표시 영역의 한쪽에 위치하는 상기 게이트 라인 연통선을 형성하여 상기 게이트 라인 연통선의, 나중에 형성되는 상기 데이터 연통선과의 교차부에 포토레지스트를 미리 남기고 상기 게이트 라인 연통선을 상기 게이트 스캔 라인과 직접 전기적으로 접속시키는 공정,
    (3) 게이트 패턴을 가진 상기 기판에 상기 게이트 절연 박막과 활성 박막을 차례대로 퇴적하는 공정,
    (4) 상기 활성 박막에 대해 패터닝을 행하여 상기 게이트 전극에 겹치는 활성 박막 패턴을 형성함과 동시에 미리 남겨진 상기 포토레지스트를 박리하여 미리 남겨진 포토레지스트에 대응하는 위치에 있는 상기 게이트 절연 박막 및 활성 박막을 제거하는 공정,
    (5) 상기 활성 박막 패턴을 가진 상기 기판에, 상기 게이트 스캔 라인과 교차하는 상기 데이터 스캔 라인과, 박막 트랜지스터의 소스 전극 및 드레인 전극과, 각 상기 표시 영역에서의 상기 게이트 라인 연통선과 인접한 쪽에 위치하는 상기 데이터 연통선을 형성하고, 상기 데이터 스캔 라인을 미리 남겨진 상기 포토레지스트의 위치까지 연장시켜 상기 게이트 라인 연통선과 전기적으로 접속시키고, 상기 데이터 연통선을 상기 데이터 스캔 라인과 직접 전기적으로 접속시키는 공정,
    을 구비하는 것을 특징으로 하는 어레이 기판의 마더 보드의 제조 방법.
  12. 삭제
  13. 제8항에 있어서,
    상기 데이터 스캔 라인에서의 절단 영역은, 상기 데이터 스캔 라인과 상기 데이터 연통선이 전기적으로 접속하는 위치에 위치하거나, 혹은 상기 데이터 스캔 라인과 상기 데이터 연통선이 전기적으로 접속하는 위치에서 상기 데이터 스캔 라인으로 소정 거리 편이시킨 위치에 위치하고,
    상기 게이트 스캔 라인에서의 절단 영역은, 상기 게이트 스캔 라인과 상기 게이트 라인 연통선이 전기적으로 접속하는 위치에 위치하거나, 혹은 상기 게이트 스캔 라인과 상기 게이트 라인 연통선이 전기적으로 접속하는 위치에서 상기 게이트 스캔 라인으로 소정 거리를 편이시킨 위치에 위치하는 것을 특징으로 하는 어레이 기판의 마더 보드의 제조 방법.
KR1020110059567A 2010-06-21 2011-06-20 마더 보드 및 어레이 기판의 제조 방법 KR101266287B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201010211521.3A CN102289115B (zh) 2010-06-21 2010-06-21 母板及tft阵列基板的制造方法
CN201010211521.3 2010-06-21

Publications (2)

Publication Number Publication Date
KR20110139121A KR20110139121A (ko) 2011-12-28
KR101266287B1 true KR101266287B1 (ko) 2013-05-22

Family

ID=45327870

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110059567A KR101266287B1 (ko) 2010-06-21 2011-06-20 마더 보드 및 어레이 기판의 제조 방법

Country Status (4)

Country Link
US (2) US8482006B2 (ko)
JP (1) JP5777153B2 (ko)
KR (1) KR101266287B1 (ko)
CN (1) CN102289115B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103021945B (zh) * 2012-12-31 2015-07-22 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN104570493B (zh) * 2015-01-22 2017-10-31 合肥京东方光电科技有限公司 一种阵列基板母板及其制作方法、静电消除设备
CN104637957B (zh) * 2015-02-05 2018-04-06 厦门天马微电子有限公司 一种阵列基板及其制作方法、显示面板及显示装置
CN104716146B (zh) * 2015-03-30 2018-06-15 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN104865764B (zh) * 2015-06-16 2018-06-19 深圳市华星光电技术有限公司 走线结构及阵列基板
CN104900589B (zh) * 2015-06-16 2017-11-10 京东方科技集团股份有限公司 阵列基板及其制作方法、显示器件
KR101796706B1 (ko) * 2016-03-08 2017-11-10 주식회사 토비스 스트레치드 디스플레이패널 및 이의 제조방법
CN106448611B (zh) * 2016-12-13 2022-08-16 深圳市国显科技有限公司 一种可共用掩膜版的新型显示器及其制作工艺
CN107331338B (zh) * 2017-08-28 2021-08-17 京东方科技集团股份有限公司 一种阵列基板、显示装置及其检测方法
CN108508664B (zh) * 2018-03-28 2020-10-30 深圳市华星光电技术有限公司 阵列基板的制作方法
CN111477120B (zh) * 2020-05-21 2022-07-05 京东方科技集团股份有限公司 一种显示母板及其分离方法和制作方法、显示面板
CN113506518B (zh) * 2021-09-09 2021-12-24 惠科股份有限公司 显示面板和显示装置
CN113724604B (zh) * 2021-09-14 2023-08-15 北京京东方技术开发有限公司 一种显示基板及电子设备

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2764139B2 (ja) * 1989-10-20 1998-06-11 ホシデン・フィリップス・ディスプレイ株式会社 アクティブマトリックス液晶表示素子
JPH10123574A (ja) * 1996-10-17 1998-05-15 Hitachi Ltd アクティブマトリクス基板
JPH10268794A (ja) * 1997-03-26 1998-10-09 Sharp Corp 表示パネル
JP3031300B2 (ja) * 1997-06-20 2000-04-10 日本電気株式会社 液晶表示装置の製造方法
JPH1168110A (ja) * 1997-08-13 1999-03-09 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
JP2000098425A (ja) * 1998-09-22 2000-04-07 Hitachi Ltd アクティブマトリクス基板およびこの基板を用いた液晶表示装置
JP3799915B2 (ja) * 1999-12-08 2006-07-19 セイコーエプソン株式会社 電気光学装置の製造方法並びに半導体基板及び電気光学装置
JP2004301934A (ja) * 2003-03-28 2004-10-28 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置の製造方法
JP2005283885A (ja) * 2004-03-29 2005-10-13 Toshiba Matsushita Display Technology Co Ltd 液晶表示パネル用の基板及びその切断方法
JP2005294629A (ja) * 2004-04-01 2005-10-20 Canon Inc 表示装置の製造方法
KR20060077853A (ko) 2004-12-31 2006-07-05 엘지.필립스 엘시디 주식회사 액정표시장치 제조방법
KR20080044986A (ko) 2006-11-17 2008-05-22 삼성전자주식회사 어레이 기판 및 이의 제조 방법
CN101285974B (zh) * 2007-04-11 2011-08-31 北京京东方光电科技有限公司 一种tft lcd面板静电放电保护电路及液晶显示器
CN101581839B (zh) 2008-05-12 2011-10-12 北京京东方光电科技有限公司 薄膜晶体管原板测试线及其制作方法

Also Published As

Publication number Publication date
US20130267053A1 (en) 2013-10-10
CN102289115B (zh) 2014-08-20
US8482006B2 (en) 2013-07-09
CN102289115A (zh) 2011-12-21
JP5777153B2 (ja) 2015-09-09
US20110309380A1 (en) 2011-12-22
US8633065B2 (en) 2014-01-21
JP2012003266A (ja) 2012-01-05
KR20110139121A (ko) 2011-12-28

Similar Documents

Publication Publication Date Title
KR101266287B1 (ko) 마더 보드 및 어레이 기판의 제조 방법
KR101988925B1 (ko) 어레이 기판 및 이의 제조방법
JP5080239B2 (ja) 液晶表示装置用アレイ基板及びその製造方法
US8493541B2 (en) Array substrate, manufacturing method thereof and liquid crystal display
US8017423B2 (en) Method for manufacturing a thin film structure
US8748320B2 (en) Connection to first metal layer in thin film transistor process
TW201303455A (zh) 畫素結構及其製作方法
KR100500779B1 (ko) 박막 트랜지스터 어레이 기판의 제조 방법
US7768015B2 (en) Pixel structure of display panel and method of making the same
JP2008066443A (ja) 半導体装置およびそれを備える液晶表示装置
CN112002636A (zh) 阵列基板、其制备方法以及显示面板
US9018687B2 (en) Pixel structure and fabricating method thereof
KR102092845B1 (ko) 박막 트랜지스터 기판 및 그 제조방법
KR100325668B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20040097517A (ko) 박막 트랜지스터 기판
KR101172666B1 (ko) 액정표시소자 및 그 제조방법
CN110176444B (zh) 一种阵列基板及其形成方法以及显示面板
KR100612990B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
JP2004318076A (ja) 横方向電場駆動液晶ディスプレイの製造方法
CN107170710B (zh) 阵列基板的制备方法
KR100273681B1 (ko) 반도체 소자의 커패시터 형성 방법
JP5395566B2 (ja) 表示装置及びその製造方法
KR101043680B1 (ko) 박막트랜지스터 기판 및 그 제조방법
WO2023103013A1 (zh) 阵列基板及其制作方法
CN111613575A (zh) 一种阵列基板及其制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170421

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190503

Year of fee payment: 7