CN102280817A - 氮化物半导体器件及其制造方法 - Google Patents

氮化物半导体器件及其制造方法 Download PDF

Info

Publication number
CN102280817A
CN102280817A CN2011101903492A CN201110190349A CN102280817A CN 102280817 A CN102280817 A CN 102280817A CN 2011101903492 A CN2011101903492 A CN 2011101903492A CN 201110190349 A CN201110190349 A CN 201110190349A CN 102280817 A CN102280817 A CN 102280817A
Authority
CN
China
Prior art keywords
nitride
substrate
layer
nitride semiconductor
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101903492A
Other languages
English (en)
Other versions
CN102280817B (zh
Inventor
山田英司
神川刚
荒木正浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Fukuyama Laser Co Ltd
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2004319183A external-priority patent/JP4772314B2/ja
Priority claimed from JP2005254510A external-priority patent/JP4744245B2/ja
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN102280817A publication Critical patent/CN102280817A/zh
Application granted granted Critical
Publication of CN102280817B publication Critical patent/CN102280817B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本发明公开了一种氮化物半导体器件及其制造方法。所述器件防止裂纹产生、带有具有均匀厚度和好的生长表面平整度的氮化物半导体薄膜，且因此特性稳定，而且能以满意的成品率制造。在此氮化物半导体器件中，氮化物半导体薄膜生长于在垂直于脊表面的方向与晶体方向<0001>之间具有倾斜角的衬底上。这有助于减小或有意加速在其整个迁移中氮化物半导体薄膜的源材料的原子或分子的扩散或移动。结果，能形成具有好的表面平整度的氮化物半导体生长层，且因此能获得具有满意特性的氮化物半导体器件。

Description

氮化物半导体器件及其制造方法
本申请是名称为“氮化物半导体器件及其制造方法”、申请日为2005年11月2日、申请号为201010258196.6(分案原申请号：200510119342.6)的发明专利申请的分案申请。
技术领域
本发明涉及一种氮化物半导体器件。更具体而言，本发明涉及一种使用至少表面由氮化物半导体形成的半导体衬底的氮化物器件，以及这种氮化物半导体器件的制造方法。
背景技术
氮化物半导体例如GaN、AlGaN、GaInN和AlGaInN特征在于具有比AlGaInAs基或AlGaInP基半导体大的带隙Eg，还在于是直接跃迁半导体材料。由于这些原因，氮化物半导体作为用于制造半导体发光器件的、例如能在从光谱的紫外到绿色区的短波处发光的半导体激光器和覆盖从光谱的紫外到红色区的宽的发光波长范围的发光二极管的材料，已经引起了很多关注。这样，人们期望氮化物半导体在高密度光盘驱动器、全彩色显示器和其他设备中以及环境、医学和其他领域中得到广泛应用。
此外，氮化物半导体具有比GaAs基或其他半导体高的热导率，且因此可以期望应用在工作于高温且高输出的器件中。此外，氮化物半导体不需要任何例如用在AlGaAs基半导体中的砷(As)或用在ZnCdSSe基半导体中的镉(Cd)的材料，因此它们也不需要例如砷化三氢(AsH3)的源材料等，这样可以期望它们是有利于环境的化合物半导体材料。
然而，常规地，在各种类型的氮化物半导体器件中，氮化物半导体激光器件的制造苦于极低的成品率，即，相对于在单个晶片上制造的氮化物半导体激光器件的总量来说，无缺陷的数量是极低的。低成品率的一个原因被认为是裂纹的形成。引起裂纹的原因可能在于衬底本身或者在于把包括多个依次放置的氮化物半导体层(氮化物半导体膜)的氮化物半导体多层膜放置在衬底上的过程中。
本质上优选通过在GaN衬底上生长而形成例如由GaN形成的氮化物半导体多层膜，因为这样有助于产生具有好的晶体质量和更少缺陷的氮化物半导体多层膜。然而，直到如今还没有生产出与GaN具有好的晶格匹配的高质量的GaN单晶衬底。因此，SiC衬底因其在晶格常数上的相对小的差别而常被取代使用。然而不利的是，SiC衬底很昂贵，难于制造为大直径，并产生拉伸应变。结果，SiC衬底易于产生裂纹。此外，氮化物半导体的衬底要求由承受约1000℃的高生长温度并在用作源材料的氨气环境中抗变色(discoloration)和抗腐蚀的材料形成。
基于上述讨论，通常采用蓝宝石衬底作为放置氮化物半导体多层膜的衬底。然而，蓝宝石衬底引起大的晶格失配(约13％)。因此，在蓝宝石衬底上，首先通过低温生长形成由GaN或AlN形成的缓冲层，然后，在此缓冲层上生长氮化物半导体多层膜。尽管如此，还是难以完全消除应变，因此取决于例如膜组分和膜厚的条件导致了裂纹的形成。
引起这种裂纹的原因可能在于衬底以外的其他地方，下面将描述。当制造氮化物半导体激光器件时，在衬底上放置氮化物半导体多层膜，且该氮化物半导体多层膜由不同类型的膜例如GaN、AlGaN和InGaN组成。此处，组成氮化物半导体多层膜的各个膜具有不同的晶格常数，因此显示出晶格失配，引起裂纹的产生。作为抵抗其的对策，提出了用于减少裂纹的方法，根据此方法，采用处理过的衬底，使得在氮化物半导体多层膜生长在衬底上之后，氮化物半导体多层膜的表面不是平坦的，而是具有形成于其上的凹陷区(见日本专利申请公开No.2002-246698)。通过采用例如公开在日本专利申请公开No.2002-246698中的方法，可能减少由组成形成于衬底上的氮化物半导体多层膜的各层之间的晶格失配所导致的裂纹。然而不利的是，在日本专利申请公开No.2002-246698中所公开的方法中，形成在氮化物半导体多层膜的表面上的凹陷区降低了其平整度。
作为抵抗这种降低氮化物半导体多层膜表面的平整度的对策，本发明的发明人开发出了这样的方法，根据该方法，在氮化物半导体衬底上形成沟槽(trench)和脊部(ridge portion)，其中沟槽为每个氮化物半导体激光器件中的一个到多个条纹形凹槽的形式，脊部每个都位于两个相邻的沟槽之间并具有约100μm到1000μm的宽度，然后，在此氮化物半导体衬底上，设置氮化物半导体多层膜。采用这种方法，可能防止裂纹，并同时在脊部表面获得相当改进的表面平整度。
当通过本发明的发明人所开发出的上述方法制造氮化物半导体激光器件时，氮化物半导体多层膜例如如图20所示而构造。
具体地，形成在由蚀刻过的n型GaN等形成的处理过的衬底6(见图19A和19B)表面上的氮化物半导体多层膜4具有例如下述层，其按照命名的顺序依次层叠在处理过衬底6的表面上：具有0.2μm层厚的n型GaN层200；具有0.75μm层厚的n型Al0.05Ga0.95N第一覆盖层(clad layer)201；具有0.1μm层厚的n型Al0.08Ga0.92N第二覆盖层202；具有1.5μm层厚的n型Al0.05Ga0.95N第三覆盖层203；具有0.02μm层厚的n型GaN引导层(guidelayer)204；有源层205，包括均具有4nm层厚的三个InGaN阱层和均具有8nm层厚的四个GaN势垒层；具有20nm层厚的p型Al0.3Ga0.7N蒸发防止层206；具有0.02μm层厚的p型GaN引导层207；具有0.5μm层厚的p型Al0.05Ga0.95N覆盖层208；具有0.1μm层厚的p型GaN接触层209。有源层205具有下述按其命名顺序依次形成的层：势垒层、阱层、势垒层、阱层、势垒层、阱层和势垒层。在下面描述中，当需要表示由掺杂有Mg的依次叠放的层所构成的氮化物半导体层，即p型Al0.3Ga0.7N蒸发防止层206、p型GaN引导层207、p型Al0.05Ga0.95N覆盖层208和p型GaN接触层209时，就采用术语“p层”。
这样，氮化物半导体多层膜4通过MOCVD设置在被预先处理过的处理过的衬底6的表面上。这样，制造了如图19A和19B所示的在氮化物半导体多层膜4的表面具有凹陷区的氮化物半导体晶片。在图19A和19B中，平面方向是标注在一起的。
用作图19A和19B所示的处理过的衬底6的是具有通过例如RIE(反应离子蚀刻)的干法蚀刻技术沿<1-100>方向形成于其上的均为条纹形的沟槽2和脊1的n型GaN衬底。沟槽形成为5μm宽、5μm深、且在两个相邻沟槽之间的距离为350μm。在如此蚀刻的处理过的衬底6上，通过例如MOCVD的生长技术形成具有如图20所示的层叠结构的氮化物半导体多层膜4。
当氮化物半导体激光器件通过由本发明的发明人所开发出的方法实际制造时，通过使用n型GaN衬底作为处理过的衬底6，并随后在该n型GaN衬底上通过MOCVD等外延生长氮化物半导体多层膜4，发现该方法在减少裂纹方面是有效的，但不能显著增加成品率。具体地，通过上述方法，制造了多个氮化物半导体激光器件，然后从其中随机采样100个氮化物半导体激光器件并测量其水平方向和垂直方向的FFP的半极大值全宽(full width halfmaximum，FWHM)。此处，实际FFP FWHM在设计值的±1范围内的氮化物半导体激光器件认为是无缺陷的。结果是仅30个氮化物半导体激光器件满足其FFP的FWHM的要求，这显示出很低的成品率。
这是因为形成的氮化物半导体多层膜4的表面不够平整。具有不足的表面平整度，各层的层厚在氮化物半导体多层膜4中是不同的，导致在各个氮化物半导体激光器件中特性的变化。这减少了具有在要求范围内的特性的器件的数目。因此，为了提高成品率，不仅需要减少裂纹的产生，也需要使层厚更均匀和膜表面更平整。
还发现，当电极焊盘形成在由于凹陷区而很不平整的表面上时，通过这些凹陷区泄漏的电流使得不可能获得激光器的正常电流-电压(C-V)特性。基本上，例如SiO2的绝缘膜形成在凹陷区，且电极焊盘进一步形成在上面。此处，如果该表面具有例如凹陷区的不平整区，则形成在其上的绝缘膜不会均匀地形成。当分析该绝缘膜时，证实了它具有许多这样的区域，在该区域中产生了小裂纹和凹坑且该处绝缘膜极薄。还发现这种不均匀绝缘膜是电流泄漏的原因。
此外，在如图19A、19B和图20所示形成的氮化物半导体晶片的晶片表面内测量了表面平整度。沿<1-100>方向的表面平整度的测量结果在图21中示出。该测量是在下面条件下进行的：测量长度，600μm；测量时间，3s；探针压力，30mg；水平分辨率，1μm/取样。在所测量的600μm宽度范围内，表面的最高和最低部分之间的水平差是30nm，从图21中可以了解。在该测量中，氮化物半导体晶片假设为具有0.02°或更小的倾斜角。
如图19B所示，设置在处理过的衬底6表面的氮化物半导体多层膜4的各层的膜厚在晶片表面内随着位置而变化，因此导致平整度的差异。结果，氮化物半导体激光器件的特性取决于它们形成在晶片表面的何处而变化，且显著影响氮化物半导体激光器件特性的掺Mg的p层厚度(相应于如图20所示的p型Al0.3Ga0.7N蒸发防止层206到p型GaN接触层209依次层叠的p层的总厚度)在衬底表面内不同位置变化很大。
当作为电流限制结构的脊结构形成时，脊部剩余2μm宽的条纹，且其他部分通过采用ICP(inductively coupled plasma，感应耦合等离子体)机的干法蚀刻技术而蚀刻掉。这样，如果在蚀刻之前p层的厚度在晶片表面的不同位置不同的话，那么剩下的p层膜厚，即，在蚀刻后保留的且因此最影响氮化物半导体激光器件特性的p层厚度在晶片表面不同位置也有很大变化。结果，不仅在不同氮化物半导体激光器件中层厚不同，即使在同一氮化物半导体激光器件中，剩下的p层膜厚在一些部分可以几乎为零，而在其他部分可以相当大。当剩下的p层膜厚如此变化时，其影响氮化物半导体激光器件的寿命，同时如上所述，也影响其特性例如FFP(far-field pattern，远场图案)。
上述在晶片表面内存在大的层厚分布的原因是外延生长在包括氮化物半导体衬底的处理过的衬底的脊形部分上的膜的生长速度在沟槽的影响下变化，导致在晶片表面内均匀性的降低。
具体地，如图22A和22B所示，在具有形成于其上的沟槽2的处理过的衬底6上，当外延生长开始时，在生长的初始阶段，如图22A所示，由生长在沟槽2的底部224和侧部226上的氮化物半导体薄膜而形成的沟槽生长部分222仅填充沟槽2的部分。同时，由生长在脊1的顶部223的表面上的氮化物半导体薄膜形成的顶部生长部分221在生长的同时保持氮化物半导体薄膜表面平整。
氮化物半导体薄膜的外延生长从图22A所示的上述状态进行到图22B所示的状态。在此状态下，由生长在沟槽2的底部224和侧部226的氮化物半导体薄膜所形成的沟槽生长部分222几乎完全填充沟槽2，并通过生长部分225连接到由生长在脊1的顶部223表面上的氮化物半导体薄膜形成的顶部生长部分221。在此状态下，淀积在生长于脊1的顶部223上的氮化物半导体薄膜表面上作为源材料的原子或分子(例如Ga原子)在热能的影响下进行迁移等以移动到生长部分225或沟槽生长部分222。由原子或分子的迁移导致的这种移动在晶片表面内不均匀地发生，且移动距离在晶片表面内不同地方是不同的。结果，如图22B所示，顶部生长部分221的表面平整度降低了。
在氮化物半导体衬底本身的不均匀性，例如在晶片表面内倾斜角的分布和在晶片表面内衬底曲率的分布或者在衬底表面内外延生长速率的不均匀或者在衬底表面内沟槽形成过程的不均匀的影响下，在<1-100>方向，氮化物半导体薄膜的平整度也降低。具体地，填充沟槽2所需的时间随着<1-100>方向而变化；这样，填充得较早的地方，氮化物半导体薄膜的源材料的原子或分子从脊1的顶部生长部分221迁移或者移动到生长部分225或者沟槽生长部分222。在它们移走的地方，需要更长时间形成氮化物半导体薄膜，结果形成在沟槽2中的氮化物半导体薄膜具有更大的厚度。作为对比，在沟槽2填充得较晚的地方，氮化物半导体薄膜的源材料的原子或分子不从脊1的顶部生长部分221迁移或移动到沟槽2；即使它们迁移或移动，也需要较少时间形成氮化物半导体薄膜。这样，在这些沟槽2中的氮化物半导体薄膜比沟槽2被更早填充处具有更小的膜厚。
在生长速率取决于供给速率的情况下，即，在氮化物半导体薄膜的生长速率由供应到晶片表面的原子或分子的流量等控制的情况下，当氮化物半导体薄膜的源材料的原子或分子迁移或移动到沟槽2中时，由于供应到整个晶片表面的源材料的原子或分子的流量为常数，在氮化物半导体薄膜生长于脊1的顶部223上的地方，即顶部生长部分221中，膜厚较小。作为对比，在氮化物半导体薄膜的源材料的原子或分子不迁移或移动到沟槽2中的情况下，在氮化物薄膜生长在脊1的顶部223上的地方，即顶部生长部分221中，膜厚较大。
接着，在脊1的顶部223上的顶部生长部分221中的层厚在晶片表面内变化，结果氮化物半导体薄膜的表面的平整度降低。这样，为了获得更好的表面平整度，需要阻止氮化物半导体薄膜的源材料的原子或分子从脊1上的顶部生长部分221迁移或移动到生长部分225或沟槽生长部分22中，并因此阻止它们在该处形成氮化物半导体薄膜。
获得更好的平整度的另一方法是使氮化物半导体薄膜的源材料的原子或分子在其从脊1上的顶部生长部分221迁移或移动到沟槽生长部分中时在整个晶片表面均匀移动。
发明内容
从上述角度，本发明的目的是提供这样的氮化物半导体器件，其不产生裂纹、具有高度均匀的层厚、具有带平整表面的氮化物半导体多层膜、能以高成品率制造且没有电流泄漏。本发明的另一目的是提供这种氮化物半导体器件的制造方法。具体而言，本发明目的是在通过在至少表面由氮化物半导体形成的衬底上设置氮化物半导体多层膜而制造的氮化物半导体激光器件的制造中，防止裂纹的产生，同时通过阻止氮化物半导体薄膜的源材料的原子或分子从位于脊表面的顶部表面部分迁移或移动到沟槽中并因此防止它们在该处形成氮化物半导体薄膜，或者通过使氮化物半导体薄膜的源材料的原子或分子在整个晶片上均匀地从脊表面上的顶部表面部分迁移或移动到沟槽中，而形成具有好的表面平整度的氮化物半导体多层膜。
根据晶体学的习惯，如果表示晶体平面或方向的指数为负，则该指数由其带有上划线的绝对值表示。在本说明书中，由于这种表示方法是不可能的，因此负指数由前面带有减号“-”的绝对值表示。
“沟槽”表示如图2所示在氮化物半导体衬底上形成为条纹形的凹陷区。图2是具有沟槽22和通过沟槽形成工艺形成于其上的脊21的处理过的衬底26的示意性截面图。该沟槽22不需要一定具有矩形截面形状，而是可以具有三角形或梯形截面形状，只要它们成形可以产生水平高度差即可。沟槽2不需要一定形成为每个都包括单个凹陷区，而是可以形成为每个都包括多个带有窄的平整部分或居间部分的凹陷区。
“脊”表示形成为与条纹相似形状的升高部分。图2示出了沟槽22和脊21沿同一方向形成的条纹排列。作为选择，也可以将沟槽22和脊21形成为格子形排列，其中它们形成在两个互相交叉的方向。也可以在单个衬底上将沟槽22形成为不同形状、不同深度或不同宽度。也可以在单个衬底上以变化的周期形成沟槽22。
“处理过的衬底”表示通过在氮化物半导体上、或在设置于氮化物半导体衬底上的氮化物半导体薄膜表面上、或在表面上具有氮化物半导体层的非氮化物半导体衬底(例如蓝宝石、SiC、Si或GaAs衬底)上形成沟槽和脊而产生的衬底。
“氮化物半导体衬底”表示至少由AlxGayInzN(0≤x≤1，0≤y≤1，0≤z≤1，且x+y+z＝1)形成的衬底。在氮化物半导体衬底中，包含其中的氮原子的约20％或更少可以被下面一组元素中的至少一种取代：As、P和Sb。氮化物半导体衬底可以掺杂有例如n型或p型掺杂剂的杂质。这些杂质的例子包括：Cl、O、S、Se、Te、C、Si、Ge、Zn、Cd、Mg和Be。优选加入的杂质总量为5×1016/cm3或以上但在5×1020/cm3或以下。在所述杂质中，特别优选作为给氮化物半导体衬底提供n型导电性的是Si、Ge、O、Se或Cl。作为氮化物半导体衬底的主平面方向，可以采用C平面{0001}。
生长在处理过的衬底上的氮化物半导体多层膜被称作氮化物半导体多层膜。此处，氮化物半导体多层膜是由AlxGayInzN(0≤x≤1，0≤y≤1，0≤z≤1，且x+y+z＝1)形成的。在氮化物半导体多层膜中，包含其中的氮原子的约20％或更少可以被下面一组元素的至少一种取代：As、P和Sb。氮化物半导体多层膜可以掺杂有例如n型或p型掺杂剂的杂质。这些杂质的例子包括：Cl、O、S、Se、Te、C、Si、Ge、Zn、Cd、Mg和Be。优选加入的杂质总量为5×1016/cm3或以上但在5×1020/cm3以下。在所述杂质中，特别优选作为给氮化物半导体多层膜提供n型导电性的是Si、Ge、O、Se或Te，并特别优选提供给其p型导电性的是Mg、Cd或Be。
在半导体多层膜中，首先设置在处理过的衬底上的氮化物半导体层被称为氮化物半导体初始层(primer layer)。氮化物半导体初始层可以由例如GaN、AlGaN、AlInGaN、AlGaNP或AlGaNAs形成。
有源层统指任何包括阱层或者包括一个或多个阱层及势垒层的层。例如，具有单量子阱结构的有源层由单阱层或者由势垒层、阱层和势垒层构成。另一方面，具有多量子阱结构的有源层由多个阱层和多个势垒层构成。
为了实现上述目的，根据本发明的一个方面，氮化物半导体器件设置有：处理过的衬底，其通过在至少表面由氮化物半导体形成的氮化物半导体衬底的表面上形成沟槽作为至少一个凹陷区并形成脊部作为非沟槽而形成；和氮化物半导体生长层，其包括多个设置在该处理过的衬底上的氮化物半导体薄膜，该氮化物半导体生长层具有与{0001}平面对准的主平面方向。此处，从脊的表面部分沿其法线方向延伸的第一矢量与平行于晶体方向<0001>延伸的第二矢量在假设第一矢量和第二矢量开始于同一点时两者之间的角度，即倾斜角，为0.05°或以上但在4°或以下。
在上述氮化物半导体器件中，优选地，处理过的衬底的倾斜角包括：第一倾斜角，该角是第一矢量与通过将第二矢量投影到由互相垂直的晶体方向<0001>、<11-20>和<1-100>中的晶体方向<0001>和<1-100>所形成的第一平面上而获得的第三矢量之间当假设第一和第三矢量开始于同一点时的角度；和第二倾斜角，该角是第一矢量与通过将第二矢量投影到由互相垂直的晶体方向<0001>、<11-20>和<1-100>中的晶体方向<0001>和<11-20>所形成的第二平面上而获得的第四矢量之间当假设第一和第四矢量开始于同一点时的角度。
在上述氮化物半导体器件中，优选地，令第一倾斜角为θa且第二倾斜角为θb，则|θa|≥|θb|。
在上述氮化物半导体器件中，优选地，0.09°≤|θa |°。
在上述氮化物半导体器件中，优选地，3×|θb|°＜|θa|°＜0.09°，同时0.05°≤|θa|°。
在上述氮化物半导体器件中，优选地，令第一倾斜角为θa且第二倾斜角为θb，则|θa|≤|θb|。
在上述氮化物半导体器件中，优选地，0.2°≤|θb|°。
在上述氮化物半导体器件中，优选地，形成为沟槽的凹陷区以条纹形延伸，且凹陷区的延伸方向平行于或基本平行于晶体方向<1-100>。
在上述氮化物半导体器件中，形成为沟槽的凹陷区以条纹形延伸，且凹陷区的延伸方向平行于或基本平行于晶体方向<11-20>。
在上述氮化物半导体器件中，优选地，形成为沟槽的凹陷区形成为格子形，且在格子延伸的两个相互垂直的方向中，一个平行或基本平行于晶体方向<11-20>，另一个平行或基本平行于晶体方向<1-100>。
在上述氮化物半导体器件中，优选地，令第一倾斜角为θa且第二倾斜角为θb，则平行于脊的长侧边的方向平行或基本平行于晶体方向<1-100>，且|θa|≥|θb|。
在上述氮化物半导体器件中，优选地，令第一倾斜角为θa且第二倾斜角为θb，则平行于脊的长侧边的方向平行或基本平行于晶体方向<11-20>，且|θa|≤|θb|。
在上述氮化物半导体器件中，优选地，第一倾斜角的平方与第二倾斜角的平方之和的平方根为0.2°或以上。
在上述氮化物半导体器件中，优选地，设置在沟槽的两个相邻部分之间的脊的宽度为100μm或更大但在2000μm或以下。
在上述氮化物半导体器件中，优选地，与处理过的衬底表面接触的氮化物半导体薄膜为具有0.5μm或更小厚度的GaN或AlGaN。
在上述氮化物半导体器件中，优选地，形成为沟槽的凹陷区的深度为1.5μm或以上。
在上述氮化物半导体器件中，优选地，令形成在脊上的氮化物半导体生长层的总厚度为T，则形成为沟槽的凹陷区的深度为T/2或更大。
在上述氮化物半导体器件中，优选地，形成为沟槽的凹陷区的开口为3μm或更大。
在上述氮化物半导体器件中，优选地，当包括多个氮化物半导体薄膜的氮化物半导体生长层形成时，至少一个氮化物半导体薄膜是在这样的条件下生长的：处理过的衬底表面温度为1050℃或更低，供应包含V族原子的源材料的单位时间的摩尔流速与供应包含III族原子的源材料的单位时间的摩尔流速之比是2250或更大。
根据上述本发明，当氮化物半导体器件例如氮化物半导体激光器件通过在至少表面由氮化物半导体形成的衬底上设置氮化物半导体生长层而制造时，防止了裂纹的产生，此外阻碍了氮化物半导体薄膜的源材料的原子或分子从脊表面上的顶部生长部分迁移或扩散或移动到沟槽中，并因此阻碍了在该处形成氮化物半导体薄膜。这样，可能形成具有好的表面平整度的氮化物半导体生长层，且因此获得具有满意特性的氮化物半导体器件。
作为选择，根据上述本发明，有意识地促进氮化物半导体薄膜的源材料的原子或分子从脊表面上的顶部生长部分迁移或扩散或移动到沟槽，使得氮化物半导体薄膜的源材料的原子或分子在晶片整个表面均匀扩散或移动。这样，可能形成具有好的表面平整度的氮化物半导体生长层，且因此获得具有满意特性的氮化物半导体器件。
为了实现上述目的，根据本发明的另一方面，首先形成在具有形成于其上的沟槽的处理过的衬底上的氮化物半导体初始层由包括GaN的化合物形成。
采用此结构，防止了裂纹的产生，此后形成的氮化物半导体多层膜具有高度均匀的层厚，并获得平整表面。
此处，优选地，氮化物半导体初始层的层厚为0.5μm或以下。优选地，氮化物半导体初始层的层厚与氮化物半导体多层膜的总层厚之比为15％或以下。优选地，垂直于沟槽侧壁表面的顶端部分的线与垂直于沟槽以外的表面的线之间的角度为60°或更大。优选地，沟槽的宽度为1μm或更多，且沟槽的周期是0.1mm或更大但在4mm或以下。
在上述氮化物半导体初始层由包括GaN的化合物形成的情况下，当氮化物半导体多层膜的总层厚为4μm或更小时，优选地，沟槽的深度为1μm或更大但不大于20μm，且沟槽的宽度为1μm或更大。
这样，可能获得可接受的表面粗糙度(
Figure BDA0000074468210000111
或以下)，且因此获得提供稳定特性和长寿命的器件。
根据上述本发明，通过制造具有形成于其上的沟槽的处理过的衬底，然后在该处理过的衬底上首先设置氮化物半导体层，可能防止裂纹的产生，并同时在衬底表面获得高度均匀的层厚和好的表面平整度。即，可能提高具有满足无缺陷要求特性的器件的数目，由此提高成品率。
附图说明
图1是示意性地示出用在本发明第一实施例中的具有θa°倾斜角的处理过的衬底的示意图；
图2是示意性地示出具有形成于其上的各种形状的沟槽的处理过的衬底的截面图；
图3是示意性地示出用在本发明第一实施例中的具有θb°倾斜角的处理过的衬底的示意图；
图4是示意性地示出没有倾斜角的处理过的衬底的示意图；
图5是示出p层厚度的标准偏差σ与成品率之间关系的示意图；
图6是示出倾斜角θa与p层厚度的标准偏差σ之间关系的示意图；
图7是示出倾斜角θb与p层厚度的标准偏差σ之间关系的示意图；
图8是具有设置在本发明第一实施例中所采用的、具有θb°倾斜角的处理过的衬底上的氮化物半导体生长层的晶片表面的水平高度偏差的绘图；
图9A和9B是示意性地示出用在本发明的实例1到4中的处理过的衬底的示意图；
图10是具有设置在本发明实例1到4中所采用的处理过的衬底上的氮化物半导体生长层的晶片表面的水平高度偏差的绘图；
图11A和11B是示意性地示出本发明实例1到4中的氮化物半导体激光器件的示意图；
图12A是示意性地示出具有形成于其上的氮化物半导体多层膜的处理过的衬底围绕沟槽的一部分的透视图，图12B是沿图12A所示的线A-A所取的截面图；
图13A是氮化物半导体器件的前视图，且图13B是图13A的俯视图；
图14是图2所示的部分B的截面图；
图15是示出沿[1-100]方向的氮化物半导体多层膜的表面平整度的测量结果的示意图；
图16是示出当初始GaN层厚度变化时测量到的氮化物半导体多层膜表面粗糙度的示意图；
图17A是具有形成于其上的具有好的表面平整度的氮化物半导体多层膜的处理过的衬底的截面图；
图17B是具有形成于其上的具有差的表面平整度的氮化物半导体多层膜的处理过的衬底的截面图；
图18是具有形成于其上的包括具有0.5μm或更小厚度的初始GaN层的氮化物半导体多层膜的处理过的衬底的截面图；
图19A和19B是示意性地示出具有形成在常规处理过的衬底上的氮化物半导体生长层的晶片的示意图；
图20是示意性地示出常规氮化物半导体生长层的截面图；
图21是具有设置在常规处理过的衬底上的氮化物半导体生长层的晶片表面的水平高度变化的绘图；以及
图22A和22B是示出常规情况下降低的平整度如何发生的模型的示意图。
具体实施方式
第一实施例
下面将参照附图描述本发明的第一实施例。下面对于实施例的描述将氮化物半导体层作为氮化物半导体器件的例子，但应该理解，本发明可以实施为任何其他类型的氮化物半导体器件。图1和3是示意性地示出用在此实施例中的处理过的衬底16和36的示意图，如当氮化物半导体多层膜4生长于其上时所观察到的。如图1和3所示，处理过的衬底16和36每个都具有固定的倾斜角。图4是示意性地示出从通常使用的具有0.02°或更小倾斜角的衬底产生的处理过的衬底的示意图。在图1、3和4中，平面方向是一起表示的。在此实施例中，通过在具有与处理过的衬底16和36相似的倾斜角的处理过的衬底上生长氮化物半导体多层膜4而制造氮化物半导体激光器件。
首先，将给出如何从具有0.02°或更小倾斜角即，几乎零度的衬底制造处理过的衬底46的描述，如图4所示。在此实施例中，假设采用GaN衬底为作处理过的衬底16、36和46。
首先，在n型GaN衬底的整个表面上通过溅射法，SiO2等被气相淀积为1μm膜厚。接着，通过通常的光刻工艺，条纹形抗蚀剂图案沿<1-100>方向形成使得当沿平行于<11-20>方向从一条纹的中心线向另一条纹中心线测量时，抗蚀剂开口具有5μm宽度，且条纹位于350μm间隔内(此后称为“周期”)。接着，通过干法刻蚀技术例如RIE(反应离子刻蚀)，SiO2膜和n型GaN衬底被蚀刻以形成具有5μm沟槽深度和5μm开口宽度的沟槽42。然后，通过使用刻蚀剂例如HF(氟化氢)，除去SiO2。这样，形成了具有形成于其上的沟槽42和脊41的处理过的衬底46。
在此实施例中，SiO2被气相淀积以在GaN衬底表面上形成SiO2膜。取代地，另一种电介质材料膜等可以形成在GaN衬底表面上。上述SiO2膜可以通过溅射气相淀积以外的方法形成；例如可以通过例如电子束气相淀积或等离子CVD方法形成。抗蚀剂图案的周期不限于上面具体提到的350μm，而是可以根据将制造的氮化物半导体激光器件的宽度而变化。在此实施例中，沟槽42通过干法刻蚀技术而形成；然而，也可以通过湿法刻蚀技术等形成它们。
处理过的衬底46可以通过直接在上述n型GaN衬底表面上形成沟槽42而制造，或者可以通过在n型GaN衬底或者在除了n型氮化物半导体衬底以外的氮化物半导体衬底上首先生长GaN、InGaN、AlGaN、InAlGaN等氮化物半导体薄膜，然后在其上形成沟槽而形成。
处理过的衬底16和36基本上通过与处理过的衬底46相同的方法形成。差异如下。用于生产处理过的衬底16的衬底具有关于作为旋转轴的晶体方向<11-20>旋转或倾斜θa°的晶体方向<1-100>和<0001>，且因此在晶体方向<0001>与垂直于衬底上的生长表面的方向之间具有θa的倾斜角。另一方面，用于产生处理过的衬底36的衬底具有关于作为旋转轴的晶体方向<1-100>旋转或倾斜θb°的晶体方向<11-20>和<0001>，且因此在晶体方向<0001>与垂直于衬底上的生长表面的方向之间具有θb的倾斜角。在分别具有θa和θb倾斜角的这些衬底的每个上，沟槽12及32和脊11及31以与上述相同的方式形成。此处，假设每个衬底具有零倾斜角而进行光致抗蚀剂图案形成、蚀刻和其他工艺。
倾斜角不仅可以在一个方向倾斜，例如上述单独的θa或θb，也可以同时在不同方向以不同角度(θa和θb)倾斜。具体地，假设关于旋转轴<11-20>方向晶体方向<1-100>和<0001>均旋转或倾斜θa°，使得在晶体方向<0001>与垂直于衬底的生长表面的方向之间存在θa的倾斜角。那么，令位移矢量A作为开始于旋转之前沿晶体方向<0001>的单位矢量(长度为1)且结束于旋转之后沿晶体方向<0001>的单位矢量的位移矢量。此外，假设关于旋转轴<1-100>方向晶体方向<11-20>和<0001>均旋转或倾斜θb°，使得在晶体方向<0001>与垂直于衬底的生长表面的方向之间存在θb的倾斜角。那么，令位移矢量B成为开始于旋转之前沿晶体方向<0001>的单位矢量且结束于旋转之后沿晶体方向<0001>的单位矢量的位移矢量。然后，令位移矢量C为位移矢量A和B之和，并使合成矢量D为旋转之前沿晶体方向<0001>的单位矢量与位移矢量C之和。然后，此合成矢量D的端点方向可以成为倾斜角倾斜的方向。在本说明书中，在衬底由于晶体方向<0001>倾斜位移矢量C而具有倾斜角的情况中，通过表述上述倾斜角θa和θb二者而表示。
倾斜角的确定
作为本实施例说明的一部分，首先将参照相关附图，给出衬底的倾斜角如何影响设置在具有形成于其上的沟槽和脊的处理过的衬底上的氮化物半导体薄膜的生长。
如图4所示，当采用具有0.02°或更小倾斜角，即几乎零度的处理过的衬底46时，垂直于脊41的顶部43并垂直于沟槽42的底部44的方向平行于晶体方向<0001>。此外，分别与晶体方向<0001>、<1-100>和<11-20>对准的三个轴彼此垂直。在这种情况下，淀积在脊41顶部43的氮化物半导体薄膜材料的原子和分子15不是以高概率沿特定方向扩散，而是各向同性地从其被淀积的位置扩散。结果，氮化物半导体薄膜材料的原子或分子15各向同性地迁移或者扩散，且它们的一部分移动到沟槽42中并形成氮化物半导体薄膜。
通常，当沟槽12、32和42形成时，它们并不是在整个晶片表面完全均匀地形成的，而是在用于形成光致抗蚀剂图案的光刻工艺中和在用于进行干法刻蚀等的刻蚀工艺中，会发生可归因于工艺的波动。结果，不直的波动边界部分17、37和47可能形成在沟槽12、32和42与脊11、31和41之间的边界，且在沟槽12、31和42的侧部19、39和49与底部14、34和44不垂直处，可能形成波动方形部分18、38和48。
当沟槽12、32和42与脊11、31和41由于上述可归因于工艺的波动而在晶片整个表面不均匀形成时，淀积在脊11、31和41顶部13、33和43的氮化物半导体薄膜源材料的原子和分子15迁移或扩散或移动到沟槽12、31和42的程度在整个晶片上不是均匀的，而是不同区域是不同的。即，在晶片上的一些区域，淀积在脊11、31和41顶部13、33和43的氮化物半导体薄膜源材料的原子和分子15更倾向于迁移或扩散或移动到沟槽12、32和42，且在晶片上的其他区域，淀积在脊11、31和41顶部13、33和43的氮化物半导体薄膜源材料的原子和分子15不那么倾向于迁移或扩散或移动到沟槽12、32和42。
如上所述，如果淀积在脊11、31和41顶部13、33和43的氮化物半导体薄膜源材料的原子和分子15迁移或扩散或移动到沟槽12、31和42的程度在整个晶片上不是均匀的，其影响生长在脊11、31和41上的氮化物半导体薄膜的平整度，结果生长在脊11、31和41上的氮化物半导体薄膜的膜厚度在整个晶片上变化，一个区与另一个区显示不同的值。
如果生长在脊11、31和41上的氮化物半导体薄膜的厚度如此变化，其对形成在脊11、31和41上的氮化物半导体激光器件有不利影响。图5示出了表示脊上的p层厚度的偏差程度(相应于图20所示的依次设置的p型Al0.3Ga0.7N蒸发防止层206到到p型GaN接触层209的p层的总厚度)的标准偏差σ与成品率之间的关系。图5中的图表示出了当p层厚度的标准偏差σ为0.03μm或以下时，实现了90％或以上的高成品率，但是当p层厚度的标准偏差σ为0.03μm或以上时，成品率急剧下降。
上述当p层厚度的标准偏差σ为0.03μm或以上时成品率急剧下降的原因是，如果p型GaN引导层207、p型Al0.05Ga0.95N覆盖层208等的厚度变化太大，则当制造氮化物半导体衬底器件结构时，它们的电学和光学特性有变化。此外，如果氮化物半导体激光器件在p层厚度显示大的标准偏差σ的区域中制造时，在通电(energization)过程中会发生电流泄漏。这也导致低成品率。
如上所述，当制造氮化物半导体激光器件时，为了实现高成品率，需要提高生长在脊上的氮化物半导体薄膜的平整度，包括氮化物半导体激光器件将被制造的区域的p层的厚度。为此，本发明的发明人发明了下面两种方法：通过一种方法阻碍氮化物半导体薄膜的源材料的原子或分子15迁移或扩散或移动到沟槽；且通过一种方法有意识地促进氮化物半导体薄膜的源材料的原子或分子15迁移或扩散或移动到沟槽。
在上述两种方法中，阻碍氮化物半导体薄膜的源材料的原子或分子15迁移或扩散或移动到沟槽的方法涉及通过使用如图3所示的其中晶体方向<0001>和<1-100>均以晶体方向<11-20>为旋转轴旋转或倾斜θa°的衬底而产生处理过的衬底16，即，旋转之后的晶体方向<0001>关于旋转之前的晶体方向<0001>具有θa的倾斜角的衬底，然后在该处理过的衬底上生长氮化物半导体薄膜。已经发现，当氮化物半导体薄膜生长在这种处理过的衬底16上时，淀积在脊11的顶部13上的氮化物半导体薄膜的源材料的原子或分子15更显著的沿基本平行于<1-100>方向，即，沿平行于沟槽2延伸方向而不是沿<11-20>方向的方向迁移或扩散或移动。结果，淀积在脊11顶部13上的氮化物半导体薄膜的源材料的原子或分子15被阻碍迁移或扩散或移动到沟槽12。这样，在脊11的顶部13上，氮化物半导体薄膜形成有好的表面平整度。
另一方面，上述两种方法中，其中有意识地促进氮化物半导体薄膜的源材料的原子或分子15迁移或扩散或移动到沟槽的方法涉及通过使用如图3所示、晶体方向<0001>和<11-20>均以晶体方向<1-100>为旋转轴旋转或倾斜θb°的衬底，即旋转之后的晶体方向<0001>关于旋转之前的晶体方向<0001>具有θb倾斜角的衬底而产生处理过的衬底16，然后在该处理过的衬底上生长氮化物半导体薄膜。已经发现，当氮化物半导体薄膜生长在这种处理过的衬底36上时，淀积在脊31的顶部33上的氮化物半导体薄膜的源材料的原子或分子15更显著地沿基本平行于<11-20>方向的方向，即，沿垂直于沟槽延伸方向并平行于脊31顶部33的表面的方向而不是沿<1-100>方向的方向迁移或扩散或移动。结果，淀积在脊11顶部13上的氮化物半导体薄膜的源材料的原子或分子15被大量促进以迁移或扩散或移动到沟槽12。这样，尽管存在波动边界部分37和波动方形部分38，淀积在脊31的顶部33上的氮化物半导体薄膜的源材料的原子或分子15在整个晶片表面均匀地迁移或扩散或移动到沟槽32。这样，在脊11的顶部13，氮化物半导体薄膜形成有好的表面平整度。
公知氮化物半导体薄膜例如GaN基半导体薄膜在<11-20>方向比在<1-100>方向生长得快。因此，当处理过的衬底16通过使用其中晶体方向<0001>和<1-100>均以晶体方向<11-20>为旋转轴以θa°旋转的衬底而产生，然后氮化物半导体薄膜生长在该处理过的衬底16上时，上述值θa需要足够大以促进淀积在脊11的顶部13上的氮化物半导体薄膜的源材料的原子或分子15，使之沿基本平行于<1-100>方向即沿沟槽12延伸方向迁移或扩散或移动，并防止淀积在脊11顶部13的氮化物半导体薄膜的源材料的原子或分子15沿平行于<11-20>方向即沿垂直于沟槽2延伸方向的方向迁移或扩散或移动到沟槽12中。
上述倾斜角θa和θb与p层厚度的标准偏差σ之间的关系在图6和7中示出。图6示出了当氮化物半导体激光器件通过使用倾斜角θa的绝对值大于或等于倾斜角θb的绝对值的处理过的衬底而制造时所测量到的倾斜角θa与脊上的p层厚度的标准偏差σ之间的关系。图7示出了当氮化物半导体激光器件通过使用倾斜角θa的绝对值小于或等于倾斜角θb的绝对值的处理过的衬底而制造时所测量到的倾斜角θb与脊上的p层厚度的标准偏差σ之间的关系。沿图6和7的水平轴的符号(+或-)通过任意把与实际采用的晶片相交叉的一个方向当作正而确定；这样，在晶体学术语中，符号+和-是等价的，仅倾斜角θa和θb的绝对值有意义。
图6示出了下列内容。在采用倾斜角θa的绝对值大于或等于倾斜角θb的绝对值的处理过的衬底的情况下，当倾斜角θa的绝对值为0.09°或更大时，p层厚度的标准偏差σ是0.03μm或以下，这样氮化物半导体激光器件可以以高成品率制造(见图5)。即使当倾斜角θa的绝对值小于0.09°时，只要倾斜角θa的绝对值大于倾斜角θb绝对值的三倍，且此外倾斜角θa的绝对值大于0.05°，则p层厚度的标准偏差σ是0.03μm或更小。否则，p层厚度的标准偏差σ大于0.03μm；这样，在生长表面不可能获得好的表面平整度，且因此不可能实现高成品率。
图7示出了如下内容。在采用倾斜角θa的绝对值小于或等于倾斜角θb的绝对值的处理过的衬底的情况下，当倾斜角θb的绝对值为0.2°或更大时，p层厚度的标准偏差σ是0.03μm或以下，并且，当倾斜角θb的绝对值小于0.2°时，p层厚度的标准偏差σ大于0.03μm。即，当倾斜角θb的绝对值为0.2°或更大时，可以在生长表面获得好的表面平整度，且氮化物半导体激光器件能以高成品率制造。
在通过为倾斜角θb赋予大绝对值而获得好的表面质量的方法中，采用晶体方向<0001>和<11-20>均以晶体方向<1-100>为旋转轴以θb°旋转或倾斜的处理过的衬底36，这样晶体方向<0001>关于垂直于脊31的顶部33的方向以θb°倾斜。这样，原子或分子15沿一个方向迁移或扩散或移动到沟槽32。这样，如图8所示，生长在处理过的衬底36上的氮化物半导体薄膜的表面是倾斜的。图8示出了采用表面水平高度差检测器沿垂直于沟槽32延伸方向的方向(基本上平行于<11-20>方向)跨越生长在处理过的衬底36上的氮化物半导体薄膜表面扫描的结果。图8示出了形成在脊31的顶部33上的氮化物半导体薄膜32表面沿晶体方向倾斜的方向倾斜。然而，脊31的中心部分的高度，即其上形成氮化物半导体激光器件的脊部的提高部分基本上是均匀的，且p层厚度也是均匀的。这样，这些在氮化物半导体激光器件的制造中不会引起问题。顺便提及，在采用晶体方向<0001>和<1-100>均以晶体方向<11-20>为旋转轴以θa°旋转或倾斜的处理过的衬底16时，氮化物半导体薄膜的源材料的原子或分子15被阻碍移动或扩散到沟槽12中，且这样，当氮化物半导体薄膜如上所述生长在处理过的衬底16上时，形成在脊11顶部13上的氮化物半导体薄膜的表面不是倾斜的，而是表面是平坦的。这样，更优选采用晶体方向<0001>和<1-100>均以晶体方向<11-20>为旋转轴以θa°旋转或倾斜的衬底16。
在衬底的晶体方向被上述位移矢量C偏移的情况下，即，在衬底的晶体方向以倾斜角θa和θb倾斜的情况下，当倾斜角θa的平方与倾斜角θb的平方之和的平方根为0.2°或以上时，生长在处理过的衬底上的氮化物半导体薄膜具有好的表面平整度。
上述描述涉及沟槽12、32或42沿平行或基本平行于<1-100>方向延伸的情况，但在沟槽12、32或42沿平行或基本平行于<11-20>方向延伸的情况下也可以得到类似的优点。即使在凹陷区不但沿平行或基本平行于<1-100>方向形成，如沟槽12、32或42，而且沿平行或基本平行于<11-20>方向形成，使得沟槽形成为格子形的情况下，也可能在脊上形成具有好的表面平整度的氮化物半导体薄膜。在这种情况下，优选设置倾斜角θa和θb使得淀积在脊上的氮化物半导体薄膜的源材料的原子或分子沿被沟槽彼此分隔的脊的长边扩散或移动。
通过如上所述改变衬底的晶体方向的倾斜角，可能在生长于脊上的氮化物半导体薄膜上获得好的表面平整度。
当上述衬底的晶体方向的倾斜仅包含倾斜角θa或θb或者同时包含倾斜角θa和θb时，即使当每个倾斜角都设置为小于0.05°时，在实际上也难以将每个衬底都制造具有小于0.05°的倾角。通常，采用解理(cleavage)来制造激光发射端表面。然而，解理发生在例如沿垂直于{0001}平面的矢量方向的{11-20}或{1-100}平面内，且这样端部表面是倾斜的。这样，将倾斜角设置为4°或以上使得芯片难以裂开。因此，优选倾斜角即衬底的晶体方向的倾斜角为0.05°或以上，但在4°或以下。
范例1
接着，将参照相关附图描述第一实施例的实际范例。应该理解，虽然下面提出的范例涉及作为氮化物半导体器件范例的氮化物半导体激光器件，但本发明适用于任何其他类型的氮化物半导体器件。图11A是示意性地示出本范例的氮化物半导体激光器件的截面图，且图11B是图11A的俯视图。图9B是示意性地示出在第一实施例的范例中在氮化物半导体薄膜生长于其上之前的处理过的衬底90，且图9A是图9B的俯视图。在图9A、9B和11A、11B中，平面方向一起示出，并假设倾斜角等于零。在图9A和9B所示的处理过的衬底90上，设置例如如图20所示构造的氮化物半导体多层膜4，以制造如图11所示的氮化物半导体激光器件。
首先，处理过的衬底90通过与上述处理过的衬底16、36和46相同的方式制造。然而，此处用于制造处理过的衬底90的是具有-0.35°倾斜角θa和-0.02°倾斜角θb的衬底。沟槽91形成有5μm的开口宽度W，5μm的深度Y以及相邻沟槽91之间350μm的周期。
在如此制造的处理过的衬底90上，通过适当使用常规公知技术例如MOCVD，设置了由如图20所示的多个氮化物半导体薄膜构成的氮化物半导体多层膜4。此处，首先，n型GaN层200在1075℃生长温度和1200的源材料V/III比(即，包含V族原子的源材料的单位时间摩尔数供应流速与包含III族原子的源材料的单位时间摩尔数供应流速之比)条件下生长。接着，在1075℃生长温度下，依次设置下述层：n型Al0.05Ga0.95N的第一覆盖层201、n型Al0.08Ga0.92N的第二覆盖层202、n型Al0.05Ga0.95N的第三覆盖层203和n型GaN引导层204。接着在顶上，下述层按其命名顺序依次设置：有源层205、p型Al0.3Ga0.7N蒸发防止层206、p型GaN引导层207、p型Al0.05Ga0.95N覆盖层208和p型GaN接触层209。此处，有源层205在约800℃生长温度下生长，且p型Al0.3Ga0.7N蒸发防止层206、p型GaN引导层207、p型Al0.05Ga0.95N覆盖层208和p型GaN接触层209在约1030℃生长温度下生长。
这样，在具有形成于其上的沟槽91和脊92的处理过的衬底90上，设置包括多个氮化物半导体薄膜的氮化物半导体多层膜4。此处，沟槽91的开口宽度等不限于上述提出的具体值。然而，如果沟槽91的开口宽度X小于3μm，当氮化物半导体多层膜4形成时，沟槽91容易被填充。这不仅阻碍出现在氮化物半导体多层膜4内部的应变的释放，而且引起淀积在脊92上的氮化物半导体薄膜的源材料的原子或分子迁移或扩散或移动到沟槽91中。这样，设置在脊92上的氮化物半导体多层膜4不期望地具有差的表面平整度。类似地，如果沟槽91的深度Y小于1.5μm，当氮化物半导体多层膜4形成时，沟槽91不期望地容易被填满。这样，优选沟槽91的开口宽度X为3μm或以上，且沟槽91的开口深度Y为1.5μm或以上。此外，如果形成在处理过的衬底90上的氮化物半导体多层膜4的总层厚大于沟槽91深度Y的两倍，当氮化物半导体多层膜4设置在处理过的衬底90上时，沟槽91不期望地容易被填满。这样，优选沟槽91的深度Y大于形成在处理过的衬底90上的氮化物半导体多层膜4的总厚度的一半。
此外，如果沿基本平行于<11-20>方向的方向上，即沿垂直于沟槽91的延伸方向且平行于脊92表面的方向上所测的位于相邻沟槽91之间的脊92的宽度小于100μm，则出现在氮化物半导体多层膜4中的应变不被释放，导致裂纹的产生，而且还难于在脊92上制造氮化物半导体激光器件。另一方面，如果脊92的宽度大于2000μm，它们不再防止在氮化物半导体多层膜4中的裂纹的产生。这样，优选脊92的宽度为100μm或以上但在2000μm或以下。
在氮化物半导体多层膜4中，n型GaN层200(见图20)与AlGaN或其他层相比，更容易迁移或扩散或移动。因此，如果n型GaN层200的层厚大于0.5μm，生长在脊92上的n型GaN层200更容易流入沟槽91中。而且，随后氮化物半导体多层膜4的总层厚更大，结果沟槽91容易被氮化物半导体多层膜4填充。这样，优选n型GaN层200的层厚为0.5μm或以下。考虑到迁移，优选n型GaN层200的层厚为0μm，即，生长从n型Al0.05Ga0.95N第一覆盖层201开始。
已经发现，当设置由多个氮化物半导体薄膜组成的氮化物半导体多层膜4时，氮化物半导体薄膜的源材料的原子或分子迁移或扩散或移动的难易随着各个氮化物半导体薄膜生长所处的生长条件而变化。为了获得生长在脊92上的氮化物半导体多层膜4的表面的好的平整度，各个氮化物半导体薄膜需要在防止氮化物半导体薄膜的源材料的原子或分子的迁移的条件下生长。优选作为这种生长条件的是处理过的衬底的表面温度为1050℃或以下，且V/III比(包含V族原子的源材料的单位时间的摩尔供应流速与包含III族原子的源材料的单位时间的摩尔供应流速之比)为2250或以上。
测量了上述具有形成在其上的氮化物半导体多层膜4的处理过的衬底90的表面的表面平整度。沿基本上平行于<1-100>方向即沿平行于沟槽91延伸方向的方向所测量的表面平整度的测量结果在图10中示出。测量是在脊92的中心部分进行的。此处，如同将从图10的图表中理解的，在所测量的600μm宽度区域范围内，表面的最高和最低部分的水平高度差为约20nm，且因此与在处理过的衬底6通过使用具有几乎零(0.02°或更小)倾斜角的晶片而制造然后在其上生长氮化物半导体多层膜4的情况下获得的测量结果(300nm)相比是非常小的。这样，获得了好的表面平整度。
此外，通过如上所述在处理过的衬底90上形成氮化物半导体多层膜4，制造了图11A和11B所示的氮化物半导体激光器件。该氮化物半导体激光器件具有用作激光波导的激光条93和设置成将激光条93夹在中间的用于电流限制(current constriction)的SiO2膜94，它们位于在处理过的衬底90的脊92上所形成的氮化物半导体多层膜4的表面上，其中该处理过的衬底90具有形成于其上的沟槽91。然后，在激光条93和SiO2膜94的表面上，形成p侧电极95，且在处理过的衬底90的底表面上形成n型电极96。形成在p侧电极95表面上的直接位于激光条93上的升高部分称为条纹97。
与上述类似的具有脊结构的氮化物半导体激光器件可以通过首先在处理过的衬底90上设置氮化物半导体多层膜4然后适当使用常规公知技术而制造，因此将不给出其制造方法等的详细描述。然后，通过在处理过的衬底90(晶片)上设置氮化物半导体多层膜4而如此制造的多个氮化物半导体激光器件可以被分为单个器件。此处，首先，一部分处理过的衬底90被除去使得晶片具有约100μm厚度。然后，作为n型电极96，在处理过的衬底90底表面上，Hf/Al层从处理过的衬底90一侧按此序形成。接着，晶片被沿着基本平行于<11-20>方向即垂直于沟槽91延伸方向且平行于脊92表面的方向解理以形成谐振腔端面。这样，制造了每个都设置有多个氮化物半导体激光器件的条(bar)(未示出)。在此范例中，氮化物半导体的解理面是{11-20}平面，并以θa°倾斜角倾斜。这引起晶片将难于解理且难于获得好的解理表面的担心。然而，实际证明，只要倾斜角为4°或以下，就可以获得好到足以用作氮化物半导体激光器件解理面的解理表面。此处，优选氮化物半导体激光器件的谐振腔长度为300μm或以上但在1200μm或以下。在此范例中，谐振腔长度为600μm。此外，在如上所述通过解理晶片形成的谐振腔端面上，SiO2和TiO2电介质膜通过电子束淀积等交替气相淀积以形成电介质多层膜。这些电介质多层膜的材料不限于SiO2/TiO2，而是可以为SiO2/Al2O3等。n型电极96的材料不限于那些上面具体提到的，而是可以为Hf/Al/Mo/Au、Hf/Al/Pt/Au、Hf/Al/W/Au、Hf/Au、Hf/Mo/Au等。
在与图11所示的类似的氮化物半导体激光器件中，p侧电极95从氮化物半导体多层膜4一侧由例如Mo/Au或Mo/Pt/Au形成，或者由单层Au形成。在此范例中，SiO2膜94用作用于电流限制的绝缘层；取代地，可以采用任何其他的绝缘材料例如ZrO、TiO2或Si3N4。
然后如此制造的条被分割成芯片以获得单个的氮化物半导体激光器件。由于此分割是通过常规公知技术进行的，因此将不给出其详细描述。
在如此制造的氮化物半导体激光器件中，没有观察到裂纹的发生。此外，从制造的本范例的多个氮化物半导体激光器件中，随机抽取100个氮化物半导体激光器件，并测量了沿水平和垂直方向的它们的FFP(远场图案，far-fieldpattern)的FWHM(半极大值全宽，full width at halfmaximum)。此处，其实际FFP FWHM在设计值的±1度范围的氮化物半导体激光器件被算作是无缺陷的。结果是94个氮化物半导体激光器件满足其FFP的FWHM的要求，显示了很高的成品率。
如上所述，通过在具有θa和θb倾斜角的处理过的衬底90上生长多个氮化物半导体薄膜而形成氮化物半导体多层膜4，可能减少p层厚度的变化并因此在氮化物半导体薄膜上获得好的平整度，也可能抑制裂纹的产生且因此以高成品率制造具有满意特性的氮化物半导体激光器件。
范例2
在此范例中，处理过的衬底以与范例1相同的方法制造。不同之处在于：用于制造处理过的衬底的衬底具有-0.05的倾斜角θa和-0.39°的倾斜角θb；沟槽的开口宽度为80μm；且相邻沟槽之间的间距为300μm。在其他方面，氮化物半导体激光器件以与范例1相同的方式制造。
在此范例中，如范例1一样，在氮化物半导体多层膜4设置在处理过的衬底上以后，测量了形成在脊上的氮化物半导体多层膜4的表面的表面平整度。在所测量的600μm宽度区域中，表面的最高和最低部分之间的水平高度差为24nm，且这样获得了好的表面平整度。
此外，从本范例制造的多个氮化物半导体激光器件中，随机抽取100个氮化物半导体激光器件，并测量了它们沿水平和垂直方向的FFP(远场图案)的FWHM(半极大值全宽)。此处，其实际FFP FWHM在设计值的±1度范围的氮化物半导体激光器件被算作是无缺陷的。结果是91个氮化物半导体激光器件满足其FFP的FWHM的要求，显示了很高的成品率。
范例3
在此范例中，处理过的衬底以与范例1相同的方法制造。不同之处在于：用于制造处理过的衬底的衬底具有0.21°的倾斜角θa和-0.21°的倾斜角θb。在其他方面，氮化物半导体激光器件以与范例1相同的方式制造。
在此范例中，如范例1一样，在氮化物半导体多层膜4设置在处理过的衬底上以后，测量了形成在脊上的氮化物半导体多层膜4的表面的表面平整度。在所测量的600μm宽度区域中，表面的最高和最低部分之间的水平高度差为10nm，因而获得了好的表面平整度。
此外，从本范例制造的多个氮化物半导体激光器件中，随机抽取100个氮化物半导体激光器件，并测量了它们沿水平和垂直方向的FFP(远场图案)的FWHM(半极大值全宽)。此处，其实际FFP FWHM在设计值的±1度范围的氮化物半导体激光器件被算作是无缺陷的。结果是97个氮化物半导体激光器件满足其FFP的FWHM的要求，显示了很高的成品率。
范例4
在此范例中，处理过的衬底以与范例1相同的方法制造。不同之处在于：用于制造处理过的衬底的衬底具有0.10°的倾斜角θa和-0.02°的倾斜角θb；在构成氮化物半导体多层膜4的各层中，n型GaN层200、n型Al0.05Ga0.95N第一覆盖层201、n型Al0.08Ga0.92N第二覆盖层202、n型Al0.05Ga0.95N第三覆盖层203和n型GaN引导层204在1030°℃的生长温度下生长；且n型GaN层200和n型GaN引导层204在源材料的V/III比为4500的条件下生长。在其他方面，氮化物半导体激光器件以与范例1相同的方式制造。
在此范例中，如范例1一样，在氮化物半导体多层膜4设置在处理过的衬底上以后，测量了形成在脊上的氮化物半导体多层膜4的表面的表面平整度。在所测量的600μm宽的区域中，表面的最高和最低部分之间的水平高度差为28nm，且这样获得了好的表面平整度。
此外，从本范例制造的多个氮化物半导体激光器件中，随机抽取100个氮化物半导体激光器件，并测量了它们沿水平和垂直反向的FFP(远场图案)的FWHM(半极大值全宽)。此处，其实际FFP FWHM在设计值的±1度范围的氮化物半导体激光器件被算作是无缺陷的。结果是90个氮化物半导体激光器件满足其FFP的FWHM的要求，显示了很高的成品率。
如上所述，在此范例中，衬底的倾斜角比范例1到3中的小。然而，在构成氮化物半导体多层膜4的各层中，n型GaN层200、n型Al0.05Ga0.95N第一覆盖层201、n型Al0.08Ga0.92N第二覆盖层202、n型Al0.05Ga0.95N第三覆盖层203和n型GaN引导层204在阻碍迁移的条件下生长。这有助于以高成品率制造具有满意特性的氮化物半导体激光器件。
第二实施例
沟槽的形成
图12A是示意性地示出围绕具有设置于其上的氮化物半导体多层膜的处理过的衬底的沟槽的部分的透视图，且图12B是沿图12A所示的线A-A所取的截面图。参考标号120表示处理过的衬底，参考标号121表示氮化物半导体多层膜，且参考标号122表示沟槽。
在此实施例中，采用表面为C平面(0001)的氮化物半导体衬底。首先，在氮化物半导体衬底的整个表面上，SiO2等(未示出)通过溅射而气相淀积为具有1μm的膜厚。SiO2等的膜可以通过其他方法例如电子束气相淀积或等离子体CVD而形成。
接着，通过通常的光刻工艺，抗蚀剂设置为沿[1-100]方向具有5μm宽度(在图12中以W表示)的条形窗口和250μm周期(在图12B中以T表示)的图案。此周期T依赖于半导体激光芯片的宽度；具体地，当芯片具有200μm宽度时，周期T设为200μm。然后，通过ICP(感应耦合等离子，inductively coupled plasma)、RIE(反应离子刻蚀，reactive ion etching)等，SiO2被蚀刻从而以5μm宽度暴露氮化物半导体衬底的表面，且因此形成用于在氮化物半导体衬底上形成沟槽的SiO2掩模。然后，氮化物半导体衬底被刻蚀以形成沟槽122。这样，具有形成在其上的沟槽的氮化物半导体衬底被称为处理过的衬底120。
沟槽122的深度(在图12B中以D表示)为例如5μm。此处，优选沟槽122的深度D为2μm或以上但在20μm或以下。如果深度D小于2μm，沟槽122可能被氮化物半导体多层膜121填充。如果沟槽122被填充，裂纹可能产生，在表面内层厚可能变得不均匀，而且产生其他问题。然而，如果氮化物半导体多层膜121的总层厚为4μm或以下，只要包括两端的深度D在从1μm到2μm范围内，就可能防止裂纹并保持平整。在另一方面，如果深度D大于20μm，在光刻和抛光工艺中会产生问题。例如，在光刻工艺中，在处理过的衬底120表面上的抗蚀剂的厚度倾向于不均匀，且这样抗蚀剂在未被充分曝光处可以保持，另一方面，在抛光工艺中，当晶片为芯片分割准备被抛光来减薄为约100μm时，晶片可能破裂。
优选沟槽122的宽度W为1μm或以上。如果宽度W小于1μm，当氮化物半导体多层膜121生长时，沟槽122被完全填充。这是因为从沟槽122两边缘生长的氮化物半导体多层膜121在沟槽顶端形成桥，并在沟槽122上相接。当沟槽122被填充时，裂纹可能产生，在表面内层厚可能变得欠均匀，而且产生其他问题。
此处，沟槽122完全不同于为了减少从表面扩展到晶体生长膜的缺陷密度而利用横向(水平)生长效应以在衬底上形成沟槽的技术。在横向生长中，为了获得水平生长效应，沟槽通常以约等于或小于形成的层的膜厚的间距而形成，而且即使在沟槽到沟槽间距最大的情况下，以约三倍于该膜厚的间距形成。
作为对比，在此实施例中，沟槽122不是为了上述目的而形成，而是为了防止裂纹的目的。此处的间距与氮化物半导体激光器件的宽度处于相同量级，具体地，最小约为0.1mm。此外，简单地形成沟槽22导致显著降低的平整度。这样，优选间距(周期)为4mm或更小。如果间距(周期)大于4mm，不可能有效地释放出现在膜中的晶格应变和热膨胀系数差异导致的应变，因此产生裂纹。这样，优选沟槽122的间距(周期)为0.1mm或更大但在4mm或以下。
然后，在蚀刻之后，SiO2被例如HF的蚀刻剂完全除去，以完成在氮化物半导体多层膜121生长之前的衬底处理。
在上述描述中，通过气相蚀刻来蚀刻SiO2和氮化物半导体衬底；作为选择，它们可以用处于液相的蚀刻剂而蚀刻。采用蚀刻的沟槽形成可以在首先生长氮化物半导体层GaN、InGaN、AlGaN、InAlGaN等之后进行。即，也可能首先生长氮化物半导体层，然后形成沟槽122，然后生长氮化物半导体多层膜121。
在采用氮化物半导体衬底以外的衬底(例如蓝宝石、SiC、Si或GaAs衬底)的情况下，首先形成GaN、InGaN、AlGaN、InAlGaN等氮化物半导体层，然后生长氮化物半导体多层膜121。
氮化物半导体多层膜的外延生长
图13A是氮化物半导体器件的前视图，且图13B是图13A的俯视图。图14是图13所示的部分B的截面图。现在，参照图14，将描述氮化物半导体器件如何制造。
首先，在MOCVD机上，使用NH3作为V族源材料且TMGa(三甲基镓)或TEGa(三乙基镓)作为III族源材料，硅烷(SiH4)作为添加于其中掺杂源材料，在1100℃衬底温度下，具有0.2μm膜厚的n型初始GaN层123形成于处理过的衬底120上。初始GaN层123是氮化物半导体初始层的例子；取代地，可以采用任何其他的氮化物半导体初始层，例如AlGaN、AlInGaN、AlGaNP或AlGaNAs。
接着，在1050℃衬底温度下，通过使用V族源材料例如TMAl(三甲基铝)或TEAl(三乙基铝)，生长三层n型覆盖层，从初始GaN层123一侧其包括：具有2.3μm层厚的n型Al0.05Ga0.95N覆盖层124、具有0.2μm层厚的n型Al0.08Ga0.92N覆盖层125和具有1.0μm层厚的n型Al0.05Ga0.95N覆盖层126。作为n型杂质，添加了5×1017到1×1019/cm3的硅。
接着，n型GaN光导层(具有1×1016到1×1018/cm3的Si杂质浓度)127生长到具有0.2μm厚度。
然后，衬底温度降低到800℃，且按下面顺序生长包括三个周期的均具有4nm厚度的In0.1Ga0.9N阱层与均具有8nm厚度的In0.01Ga0.99N势垒层组合的有源层(具有多量子阱结构)128：势垒层、阱层、势垒层、阱层、势垒层、阱层和势垒层。优选在势垒层和阱层之间或在阱层和势垒层之间生长中断1秒或以上但在180秒或以下，因为这样做有助于提高各层的平整度且因此减少光发射FWHM。此处，可以任意避免添加SiH4到势垒层或势垒层和阱层。
在As添加到有源层128的情况下，AsH3(砷化三氢)或TBAs(三丁基砷)用作源材料。在P添加到有源层128的情况下，PH3(磷化氢)或TBP(三丁基磷)用作源材料。在Sb添加到有源层128的情况下，TMSb(三甲基锑)或TESb(三乙基锑)用作源材料。当有源层128形成时，作为N的源材料，取代NH3，可以采用任何其他源材料，例如N2H4(联氨，hydrazine)、C2N2H8(二甲肼，dimethylhydrazine)或任何其他含N的源材料。
接着，衬底温度升高到1000℃，且下面的层依次生长：具有0.02μm厚度的p型Al0.2Ga0.8N载流子阻隔层129、具有0.02μm厚度的p型GaN光导层130、具有5μm厚度的p型Al0.05Ga0.95N覆盖层131和具有0.1μm厚度的p型GaN接触层132。作为用于p型杂质的源材料，采用EtCP2Mg(二乙基环戊二烯基镁，bisethylcyclopentadienylmagnesium)，且Mg以1×1018到2×1020/cm3的浓度添加。优选p型GaN接触层132朝向p电极133具有越来越高的p型杂质浓度。这有助于减少由p电极133引起的接触电阻。为了除去阻碍用作p型杂质的Mg的激活的在p型层中剩余的氢，在p型层的生长中可以混合微量的氧。
如上所述制造的各个氮化物半导体多层膜121的厚度之和约为3.58μm。氮化物半导体多层膜121由初始GaN层123、n型Al0.05Ga0.95N覆盖层124、n型Al0.08Ga0.92N覆盖层125、n型Al0.05Ga0.95N覆盖层126、n型GaN光导层127、有源层128、p型Al0.2Ga0.8N载流子阻隔层129、p型GaN光导层130、p型Al0.05Ga0.95N覆盖层131和p型GaN接触层132组成。
在p型GaN接触层132生长之后，在MOCVD机的反应器内的所有气体被氮载气和NH3取代，且温度以60℃/min的速度降低。当衬底温度变为等于80℃时，NH3的供应停止，然后该衬底温度保持5分钟，然后衬底温度降低到室温。此处，优选衬底所保持的温度在650℃到900℃之间，且在该温度处所保持的时间为3分钟或以上但在10分钟或以下。此外，优选温度降低的速度为30℃/min或以上。
如上所制造的氮化物半导体多层膜121通过拉曼(Raman)测量而评价。结果是，在晶片从MOCVD机中取出后，即使没有进行p型化的退火，仍然在生长之后立刻观察到了p型特征(Mg被激活了)。此外，由于p电极133的形成所导致的接触电阻更低。上述方法可以与常规p型化的退火相结合以实现更高的Mg激活速率。
在上述实施例中，有源层128被如此构建使得以势垒层开始并以势垒层结束；取代地，它也可以被如此构建使得以阱层开始并以阱层结束。阱层的数目不限于上述具体提出的三个，而是可以为十个或以下，因为这种情况下它们提供低的域值电流密度并能在室温持续振荡。阱层数目的特别优选范围是从两个到六个，因为此时它们提供特别低的域值电流密度。上述有源层128可以额外地包含Al。此处，没有作为杂质的Si添加到组成有源层的阱层和势垒层128；然而，可以添加杂质。添加例如Si的杂质到有源层128倾向于提高光发射密度。除了Si，这样的杂质包括O、C、Ge、Zn和Mg，且这些可以单独使用或者其中的两个或多个组合使用。优选添加的杂质的总量为约1×1017到8×1018/cm3。杂质可以添加到阱层和势垒层或者只添加到阱层或势垒层。
p型Al0.2Ga0.8N载流子阻隔层129可以具有除了上述具体提出的以外的任何其他组分。具有添加于其中的In的AlGaN即使在低温下生长时也发生p型化(p-typification)。这有助于减少有源层128在晶体生长过程中受到的损坏，因此是优选的。载流子阻隔层129本身可以被省略，但设置它则有助于低的域值电流密度。这是因为载流子阻隔层129用于封住有源层128中的载流子。p型Al0.2Ga0.8N载流子阻隔层129中的Al组分越高，就有越高密度的载流子被封住，因此就更好。在另一方面，优选减少Al组分，只要能保持载流子被封住(enclosure)，因为这样做有助于提高在载流子阻隔层129中的载流子迁移率，因此有助于减少那里的电阻。
在上述实施例中，n型覆盖层124到126和p型覆盖层131每个都是由Al0.05Ga0.95N或Al0.08Ga0.92N晶体形成的。取代地，可以采用具有除了0.05或0.08之外的Al组分的AlGaN晶体。在这些层中的Al组分越高，它们的能隙和折射率与有源层128的差就越大。这有助于有效地封住(enclose)有源层128中的载流子和光，并有助于减少激光振荡的域值电流密度。在另一方面，只要保持载流子和光被封住，减少Al组分有助于提高在覆盖层124到126中的载流子迁移率，并有助于降低器件的工作电压。
在上述实施例中，n型AlGaN覆盖层124到126具有三层结构。这允许垂直横向模式具有单峰，提高了光阻隔效率，并有助于提高激光的光学特性并减少激光域值电流密度。n型AlGaN覆盖层的数目可以为三以外的其他数目；即，可以采用一个或多个而不引起任何问题。在上述描述中，覆盖层由三元素混合晶体形成，即AlGaN；取代地，可以采用四元素混合晶体，例如AlInGaN、AlGaNP或AlGaNAs。为了低的电阻，p型覆盖层130可以具有包括p型AlGaN层和p型GaN层的超晶格结构，或者包括p型AlGaN层和p型AlGaN层的超晶格层，或者包括p型AlGaN和p型InGaN层的超晶格结构。
氮化物半导体多层膜的特性
在本实施例所制造的氮化物半导体多层膜121中，没有观察到裂纹。此外，表面内的表面平整度在触摸探针型水平高度差检测计(touch-probe-typelevel difference tester)上进行测量。图15示出了氮化物半导体多层膜121在[1-100]方向的表面平整度的测量结果。结果显示，在所测量的600μm范围内，表面粗糙度(Ra)为
Figure BDA0000074468210000291
或以下，且显示获得了具有很小的表面不规则性的平整表面。还在衬底的整个表面详细测量了Ra，且结果显示获得了平整表面。
此外，在SEM(扫描电子显微镜)下，测量了氮化物半导体多层膜121的各层厚度在衬底表面内的分布。结果显示，表明变化程度的标准偏差的数值小至最大为5％。即，发现多层膜的各层的厚度是均匀的。
器件分割工艺
接着，将给出把具有设置在脊12上的氮化物半导体多层膜121的晶片从MOCVD机中取出然后将晶片处理为氮化物半导体器件芯片的工艺描述。
首先，形成充当激光波导区的脊条纹部分134。这是通过从外延晶片表面侧到p型覆盖层131的中间或底端而蚀刻外延晶片使得剩下条纹形部分而形成的。此处，条纹宽度为1到3μm且优选1.3到2μm。然后，绝缘膜135形成在脊条纹部分134以外的地方。此处，绝缘膜135可以由AlGaN形成。由于p形GaN接触层132的保持未蚀刻的部分是暴露的，在此部分上以及在绝缘膜135上，通过依次气相淀积Pd/Mo/Au而形成p电极133。
此处，绝缘膜135可以由除了上述具体提到的以外的材料形成，例如钛、锆、钽、铝等的氧化物或氮化物。p电极(216)可以取代地由Pd/Pt/Au、Pd/Au或Ni/Au形成。
此外，外延晶片的底表面(氮化物半导体衬底的表面)被抛光以使晶片为80到200μm厚，从而利于后面进行的晶片的分割。n电极136通过在底表面120上依次设置Hf/Al而形成。n电极136可以取代地由Hf/Al/Mo/Au、Hf/Al/Pt/Au、Hf/Al/W/Au、Hf/Au、Hf/Mo/Au或者在这些之一中用Ti或Zr取代Hf的改进组合。
最后，外延晶片沿垂直于脊条纹方向的方向被解理以产生具有600μm谐振腔长度的法布理-玻罗(Fabry-Pérot)谐振腔。优选谐振腔长度为250μm到1000μm。通过此工艺，晶片被分割成条，每条都具有横向延伸的连接在一起的氮化物半导体器件阵列。具有沿<1-100>方向形成的脊条纹部分134的氮化物半导体器件的谐振腔端面是氮化物半导体晶体的{1-100}平面。取代在端面反馈，可以采用通过设置在内部的折射光栅(diffraction gratings)实现反馈的DFB(分布式反馈)，或者通过设置在外部的折射光栅实现反馈的DBR(分布式布拉格反射器)。
在Fabry-Pérot的谐振腔端面形成后，具有约80％的反射率的SiO2和TiO2电介质膜交替气相淀积在这些端面以形成电介质多层反射膜(未示出)。电介质多层反射膜可以由任何其他电介质材料形成。此后，条被分割成单个的器件以获得图13所示的氮化物半导体器件。该器件具有设置在其中间的激光波导区(脊条纹部分134)，并具有250μm的横向宽度。
氮化物半导体器件的特性
在整个实验中，证实氮化物半导体器件在下面条件下实现了5000小时或以上的激光振荡寿命：振荡波长405±2nm；激光输出60mW；环境温度70℃。此外，获得了具有小的表面不规则性的平坦表面，且在衬底表面内氮化物半导体多层膜121的各层厚度是高度均匀的。这样，在各个器件中具有很小的特性的变化，从而提供了高可靠性。结果，减少了具有不满足无缺陷器件要求特性的器件的数目，提高了成品率。
表面平整度与裂纹产生之间的关系
现在，将给出观察到的当初始GaN层123随沟槽122的深度D和宽度W而变化时表面平整度与裂纹产生之间的关系。图16示出了当初始GaN层123的厚度从0变化到2.0μm时观测到的氮化物半导体多层膜121的表面粗糙度的测量结果。
在先前进行的整个实验中，公知对于器件特性和器件寿命的变化允许的表面粗糙度的范围是
Figure BDA0000074468210000311
或以下。该厚度
Figure BDA0000074468210000312
相当于当p型层具有0.62μm厚度时器件总厚度的约5％。此外，如果表面粗糙度为5％，表明可比较的(comparable)变化存在于各层厚度中(此处，p型层的厚度)。p型层厚度的变化最影响激光特性。当作为电流限制结构的脊条纹部分134形成时，p层的2μm宽的部分被剩余作为脊条纹部分134，且剩余部分被通过气相蚀刻例如ICP而蚀刻。由于公知最显著影响激光特性的是脊条纹部分134的高度，即从有源层128到被蚀刻区的距离，如果p型层厚度在衬底表面内不同位置处是变化的，激光特性随着变化。这样，大的表面粗糙度不仅导致低的成品率，而且不利地影响器件寿命。
图16示出当初始GaN层123的厚度为0.5μm或以下时，表面粗糙度为或以下。这样，优选用在此实施例中的初始GaN层123的厚度为0.5μm或以下。在氮化物半导体多层膜121包括初始GaN层123以外的GaN的情况下，优选在氮化物半导体多层膜121中的GaN层的总厚度为氮化物半导体多层膜121的总层厚的15％或以下。
这样，进行了充分地研究以发现为什么当初始GaN层123的厚度大于0.5mm时，导致如图16所示的大的表面粗糙度，换句话说，在表面内出现大的层厚分布。通过该研究，发现氮化物半导体多层膜121的各层厚度变化是因为当氮化物半导体多层膜121外延生长时，初始GaN层123受到其影响。
图17A是带有具有好的平整度的氮化物半导体多层膜121的处理过的衬底120的截面图，且图17B是带有具有差的平整度的氮化物半导体多层膜121的处理过的衬底120的截面图。现在，将参照图12和17A、17B给出产生氮化物半导体多层膜121的各层的厚度变化的生长机制模型的详细描述。
发现当垂直于氮化物半导体多层膜121在图12所示的沟槽122以外的表面137的线[0001]与垂直于在沟槽122顶端的侧壁表面122a的线R之间的角θ小于60°时，出现大的氮化物半导体多层膜121的各层厚度的变化。在这种情况下，如图17B所示，氮化物半导体多层膜121流入沟槽122。发生该流入是因为在氮化物半导体多层膜121外延生长时已经到达表面137的源材料(主要是Ga)通过表面迁移来促进从而流入沟槽122。
如图21所示，当初始GaN层123的厚度为1.0μm时，氮化物半导体多层膜121的表面平整度是这样的：其最高和最低部分的水平高度差为300nm，显示出表面具有大的表面不规则性。
此外，在衬底表面内氮化物半导体多层膜121的层厚变化在反射膜厚探测器上进行了评价。此处，对从反射膜厚探测器获得的反射峰轮廓进行了快速傅立叶变换处理(FFT)，并基于其间具有各层之中最大的折射率差的p型载流子阻隔层129与p型GaN光导层130之间界面的反射峰，评价了在衬底表面内的p型层厚度分布。此处，p层的厚度表示下面三层的总厚度：p型GaN光导层130、p型AlGaN覆盖层131和p型GaN接触层132。结果发现，当初始GaN层123的厚度为0.5μm或更大时，在衬底表面内层厚度的变化程度(标准偏差)为5％或更大。
此外，在SEM下详细观察了在沟槽122中的生长。下面将参照图12和18详细描述所观测到的。图18是具有其中初始GaN层123具有0.5μm或以下厚度的氮化物半导体多层膜121的处理过的衬底的截面图。图18示出了当初始GaN层123具有0.5μm或以下厚度时，在沟槽122上端的厚度比在表面137上的平坦区E的厚度大H。厚度差H为0.2到1.5μm。
此外，在这种情况下，垂直于图12所示的氮化物半导体多层膜121除了沟槽122以外的表面137的线[0001]与垂直于沟槽122顶端的侧壁表面122a的线R之间的角θ大于60°。具有角θ等于60°的表面被认为是相应于(11-22)平面。在此实施例中，角θ为80°。角θ应该大于60°，并优选80°或以上。这是因为，角θ越大于60°，其上容易发生流入的(11-22)平面越不容易出现。
生长模型
基于到此为止所给出的结果，将给出使用具有形成于其上的沟槽122的处理过的衬底120的生长模式模型的描述。当源材料气体的供应开始且生长开始时，Ga源材料到达表面。然后，Ga在表面上迁移(表面扩散)，且当它到达能量稳定的位置时，它被膜吸收。随着此过程的重复，膜逐渐生长。同时，当初始GaN层123的厚度变为0.5μm或以上时，如图17B所示，Ga原子从表面137朝沟槽122迁移。在此流入过程中，由于各种原因例如在沟槽形成过程中的不均匀性，Ga原子沿[11-22]方向的流入是极度不均匀的。这样，尽管在一些区域中发生流入，但在其他区域不容易发生流入。
流入沟槽122发生的地方，表面137由于和源材料效率有关的原因而变薄。流入不容易发生的地方，表面137变厚。这样，导致了差的平整度。因此，通过抑制此流入，可能获得好的平整度。抑制流入的一种生长方法是在沟槽122顶端以高于其他地方的生长速率生长初始GaN层123，使得形成防止Ga源材料流入沟槽122的阻隔壁(图18中的厚度差H)。这对于使层厚均匀是有效的。如先前所述，当初始GaN层123具有0.5μm或以下层厚时形成这样的阻隔壁。
此外，如先前所述，优选沟槽122之间的间距为0.1mm或以上但为4mm或以下。优选初始GaN层123的层厚为0.5μm或以下。优选初始GaN层123的层厚为氮化物半导体多层膜121的总层厚的15％或以下。角θ应大于60°，优选80°或以上。优选沟槽122的深度D为2μm或以上但为20μm或以下，且沟槽122的宽度W为1μm或以上。
根据本发明的氮化物半导体器件在激光器件、光发射器件、光接收器件等中发现了广泛的应用，且因此能适合用在光盘存储/再现设备、激光打印机、条形码读出器、投影仪、显示设备等中。

Claims (1)

1.一种氮化物半导体器件，包括：
处理过的衬底，通过在氮化物半导体衬底表面上或在形成于氮化物半导体衬底以外的衬底上的氮化物半导体层表面上形成凹槽作为凹陷区而形成，和
氮化物半导体多层膜，由包括首先形成在所述处理过的衬底表面上的氮化物半导体初始层的氮化物半导体多层膜构成，
其中所述氮化物半导体初始层是含GaN的化合物，以及
其中，在该氮化物半导体多层膜的表面上，垂直于所述凹槽侧壁表面的顶端部分的线与垂直于凹槽以外的表面的线之间的角度为60°或更大。
CN2011101903492A 2004-11-02 2005-11-02 氮化物半导体器件及其制造方法 Active CN102280817B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2004319183A JP4772314B2 (ja) 2004-11-02 2004-11-02 窒化物半導体素子
JP319183/04 2004-11-02
JP2004322339 2004-11-05
JP322339/04 2004-11-05
JP2005254510A JP4744245B2 (ja) 2004-11-05 2005-09-02 窒化物半導体素子
JP254510/05 2005-09-02

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN 200510119342 Division CN100508311C (zh) 2004-11-02 2005-11-02 氮化物半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN102280817A true CN102280817A (zh) 2011-12-14
CN102280817B CN102280817B (zh) 2013-01-02

Family

ID=36262600

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2011101903492A Active CN102280817B (zh) 2004-11-02 2005-11-02 氮化物半导体器件及其制造方法
CN2010102581966A Active CN101931164B (zh) 2004-11-02 2005-11-02 氮化物半导体器件及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2010102581966A Active CN101931164B (zh) 2004-11-02 2005-11-02 氮化物半导体器件及其制造方法

Country Status (2)

Country Link
US (2) US8368183B2 (zh)
CN (2) CN102280817B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8368183B2 (en) * 2004-11-02 2013-02-05 Sharp Kabushiki Kaisha Nitride semiconductor device
JP4854275B2 (ja) * 2004-12-08 2012-01-18 シャープ株式会社 窒化物半導体発光素子およびその製造方法
JP2007134388A (ja) * 2005-11-08 2007-05-31 Sharp Corp 窒化物系半導体素子とその製造方法
US8039283B2 (en) * 2005-12-26 2011-10-18 Panasonic Corporation Nitride compound semiconductor element and method for manufacturing same
US20070221932A1 (en) * 2006-03-22 2007-09-27 Sanyo Electric Co., Ltd. Method of fabricating nitride-based semiconductor light-emitting device and nitride-based semiconductor light-emitting device
JP5087864B2 (ja) * 2006-06-21 2012-12-05 富士通株式会社 膜厚予測プログラム、記録媒体、膜厚予測装置および膜厚予測方法
US9318327B2 (en) * 2006-11-28 2016-04-19 Cree, Inc. Semiconductor devices having low threading dislocations and improved light extraction and methods of making the same
TWI354382B (en) * 2007-06-01 2011-12-11 Huga Optotech Inc Semiconductor substrate with electromagnetic-wave-
JP2009081374A (ja) * 2007-09-27 2009-04-16 Rohm Co Ltd 半導体発光素子
WO2009081762A1 (ja) * 2007-12-21 2009-07-02 Sanyo Electric Co., Ltd. 窒化物系半導体発光ダイオード、窒化物系半導体レーザ素子およびそれらの製造方法ならびに窒化物系半導体層の形成方法
JP2009158647A (ja) * 2007-12-26 2009-07-16 Sharp Corp 窒化物系半導体レーザ素子およびその製造方法
JP2010108993A (ja) * 2008-10-28 2010-05-13 Sanyo Electric Co Ltd バー状半導体レーザ素子およびその製造方法
JP2010219376A (ja) * 2009-03-18 2010-09-30 Sharp Corp 窒化物半導体発光素子の製造方法
JP5004989B2 (ja) * 2009-03-27 2012-08-22 シャープ株式会社 窒化物半導体発光素子及びその製造方法、並びに、半導体光学装置
JP4927121B2 (ja) * 2009-05-29 2012-05-09 シャープ株式会社 窒化物半導体ウェハ、窒化物半導体素子および窒化物半導体素子の製造方法
US20110001126A1 (en) * 2009-07-02 2011-01-06 Sharp Kabushiki Kaisha Nitride semiconductor chip, method of fabrication thereof, and semiconductor device
US20110042646A1 (en) * 2009-08-21 2011-02-24 Sharp Kabushiki Kaisha Nitride semiconductor wafer, nitride semiconductor chip, method of manufacture thereof, and semiconductor device
US8859305B2 (en) 2010-02-10 2014-10-14 Macron Technology, Inc. Light emitting diodes and associated methods of manufacturing
US8299479B2 (en) 2010-03-09 2012-10-30 Tsmc Solid State Lighting Ltd. Light-emitting devices with textured active layer
US8390010B2 (en) 2010-03-25 2013-03-05 Micron Technology, Inc. Solid state lighting devices with cellular arrays and associated methods of manufacturing
JP5727271B2 (ja) * 2011-03-24 2015-06-03 スタンレー電気株式会社 半導体発光素子
TWI504018B (zh) 2013-10-03 2015-10-11 Univ Nat Taiwan 半導體元件及其製造方法
JP2015226045A (ja) * 2014-05-30 2015-12-14 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
WO2017127461A1 (en) * 2016-01-18 2017-07-27 Sensor Electronic Technology, Inc. Semiconductor device with improved light propagation
CN108267926A (zh) * 2018-01-31 2018-07-10 京东方科技集团股份有限公司 一种掩膜版、显示基板及其制作方法和显示装置
WO2019163274A1 (ja) * 2018-02-26 2019-08-29 パナソニック株式会社 半導体発光素子

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100209365B1 (ko) * 1995-11-01 1999-07-15 김영환 에스.오.아이 반도체 웨이퍼의 제조방법
JP3987660B2 (ja) 1998-07-31 2007-10-10 シャープ株式会社 窒化物半導体構造とその製法および発光素子
TW451535B (en) 1998-09-04 2001-08-21 Sony Corp Semiconductor device and package, and fabrication method thereof
US6106128A (en) * 1998-09-11 2000-08-22 Honeywell International Inc. Illumination system having edge-illuminated waveguide and separate components for extracting and directing light
JP3668031B2 (ja) 1999-01-29 2005-07-06 三洋電機株式会社 窒化物系半導体発光素子の製造方法
JP3427047B2 (ja) 1999-09-24 2003-07-14 三洋電機株式会社 窒化物系半導体素子、窒化物系半導体の形成方法および窒化物系半導体素子の製造方法
US6653663B2 (en) * 1999-12-06 2003-11-25 Matsushita Electric Industrial Co., Ltd. Nitride semiconductor device
JP3929008B2 (ja) 2000-01-14 2007-06-13 シャープ株式会社 窒化物系化合物半導体発光素子およびその製造方法
JP2002016000A (ja) 2000-06-27 2002-01-18 Sanyo Electric Co Ltd 窒化物系半導体素子および窒化物系半導体基板
US6680959B2 (en) * 2000-07-18 2004-01-20 Rohm Co., Ltd. Semiconductor light emitting device and semiconductor laser
WO2002025746A1 (fr) * 2000-09-21 2002-03-28 Sharp Kabushiki Kaisha Element emetteur de lumiere a semiconducteur de nitrure et dispositif optique contenant cet element
JP2002158405A (ja) 2000-11-17 2002-05-31 Sharp Corp 窒化物半導体発光素子、光ピックアップ装置、および、発光装置
JP2002151796A (ja) 2000-11-13 2002-05-24 Sharp Corp 窒化物半導体発光素子とこれを含む装置
JP4683730B2 (ja) 2001-01-04 2011-05-18 シャープ株式会社 窒化物半導体発光素子とこれを含む装置
JP2002208724A (ja) 2001-01-09 2002-07-26 Osaka Gas Co Ltd 半導体素子およびその製造方法
JP4683731B2 (ja) 2001-01-15 2011-05-18 シャープ株式会社 窒化物半導体レーザ素子とこれを含む光学装置
JP2002222746A (ja) 2001-01-23 2002-08-09 Matsushita Electric Ind Co Ltd 窒化物半導体ウェーハ及びその製造方法
JP4703014B2 (ja) 2001-02-15 2011-06-15 シャープ株式会社 窒化物半導体発光素子、光学装置、および半導体発光装置とその製造方法
US6984841B2 (en) * 2001-02-15 2006-01-10 Sharp Kabushiki Kaisha Nitride semiconductor light emitting element and production thereof
JP4854133B2 (ja) 2001-05-11 2012-01-18 シャープ株式会社 窒化物半導体レーザ素子とこれを含む光学装置
WO2003025263A1 (fr) * 2001-09-13 2003-03-27 Japan Science And Technology Agency Substrat semi-conducteur de nitrure, son procede d'obtention et dispositif optique a semi-conducteur utilisant ledit substrat
JP3768943B2 (ja) * 2001-09-28 2006-04-19 日本碍子株式会社 Ｉｉｉ族窒化物エピタキシャル基板、ｉｉｉ族窒化物素子用エピタキシャル基板及びｉｉｉ族窒化物素子
US6812496B2 (en) * 2002-01-10 2004-11-02 Sharp Kabushiki Kaisha Group III nitride semiconductor laser device
JP4251813B2 (ja) 2002-03-05 2009-04-08 シャープ株式会社 窒化物半導体発光素子の製造方法
CN100349341C (zh) * 2003-03-25 2007-11-14 松下电器产业株式会社 氮化物半导体元件及其制造方法
JP4847682B2 (ja) 2003-03-25 2011-12-28 パナソニック株式会社 窒化物半導体素子およびその製造方法
US7462882B2 (en) * 2003-04-24 2008-12-09 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting device, method of fabricating it, and semiconductor optical apparatus
JP4318501B2 (ja) 2003-08-01 2009-08-26 シャープ株式会社 窒化物半導体発光素子
JP4266694B2 (ja) 2003-04-28 2009-05-20 シャープ株式会社 窒化物半導体レーザ素子および光学装置
JP3913194B2 (ja) 2003-05-30 2007-05-09 シャープ株式会社 窒化物半導体発光素子
JP4390640B2 (ja) 2003-07-31 2009-12-24 シャープ株式会社 窒化物半導体レーザ素子、窒化物半導体発光素子、窒化物半導体ウェハおよびそれらの製造方法
JP4276020B2 (ja) * 2003-08-01 2009-06-10 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法
US7285433B2 (en) * 2003-11-06 2007-10-23 General Electric Company Integrated devices with optical and electrical isolation and method for making
JP4540347B2 (ja) * 2004-01-05 2010-09-08 シャープ株式会社 窒化物半導体レーザ素子及び、その製造方法
JP4201725B2 (ja) * 2004-02-20 2008-12-24 シャープ株式会社 窒化物半導体発光素子の製造方法
US7408199B2 (en) * 2004-04-02 2008-08-05 Nichia Corporation Nitride semiconductor laser device and nitride semiconductor device
US7339255B2 (en) * 2004-08-24 2008-03-04 Kabushiki Kaisha Toshiba Semiconductor device having bidirectionally inclined toward <1-100> and <11-20> relative to {0001} crystal planes
US8368183B2 (en) * 2004-11-02 2013-02-05 Sharp Kabushiki Kaisha Nitride semiconductor device

Also Published As

Publication number Publication date
US8368183B2 (en) 2013-02-05
CN101931164A (zh) 2010-12-29
US20130161640A1 (en) 2013-06-27
CN102280817B (zh) 2013-01-02
CN101931164B (zh) 2013-02-06
US20060094244A1 (en) 2006-05-04

Similar Documents

Publication Publication Date Title
CN101931164B (zh) 氮化物半导体器件及其制造方法
CN101540477B (zh) 氮化物半导体器件及其制造方法
US7724793B2 (en) Nitride semiconductor laser element and fabrication method thereof
US7579627B2 (en) Nitride semiconductor light-emitting device, method of fabricating it, and semiconductor optical apparatus
US7109049B2 (en) Method for fabricating a nitride semiconductor light-emitting device
US7772611B2 (en) Nitride semiconductor device with depressed portion
JP2004327655A (ja) 窒化物半導体レーザ素子、その製造方法および半導体光学装置
CN101119011B (zh) 半导体器件及其制造方法
JP4744245B2 (ja) 窒化物半導体素子
JP2006134926A5 (zh)
JP2001196702A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子
JP2008211261A (ja) 窒化物半導体発光素子
JP2004146420A (ja) 窒化物半導体レーザ素子、その製造方法及びそれを備えた半導体光学装置
JP5525479B2 (ja) 窒化物半導体素子
JP2006093548A (ja) 窒化物半導体発光素子、及びその製造方法
JP4689195B2 (ja) 半導体素子の製造方法
KR200318416Y1 (ko) 질화물 반도체 레이저 소자
JP5530341B2 (ja) 半導体素子及びその製造方法
JP5679699B2 (ja) 窒化物半導体発光素子
JP2001284721A (ja) 半導体レーザ素子及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220317

Address after: Asahi 1, Damen Machi, Fukuyama, Hiroshima, Japan

Patentee after: Sharp Fukuyama laser Co.,Ltd.

Address before: Osaka, Japan

Patentee before: Sharp Corp.

TR01 Transfer of patent right