CN102263124B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN102263124B
CN102263124B CN201110150675.0A CN201110150675A CN102263124B CN 102263124 B CN102263124 B CN 102263124B CN 201110150675 A CN201110150675 A CN 201110150675A CN 102263124 B CN102263124 B CN 102263124B
Authority
CN
China
Prior art keywords
termination structure
edge termination
active area
edge
conducting film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110150675.0A
Other languages
English (en)
Other versions
CN102263124A (zh
Inventor
吉川功
井口研一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN102263124A publication Critical patent/CN102263124A/zh
Application granted granted Critical
Publication of CN102263124B publication Critical patent/CN102263124B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明的目的在于提供具有减小的尺寸并展现卓越的阻断电压能力的半导体器件。本发明的半导体器件包括有源区10和隔离区30之间的边缘端接结构20，该边缘端接结构20包括正向偏压部40的边缘端接结构和反向偏压部50的边缘端接结构。多个场限制环(FLR)41、51以及多个场板(FP)44、54设置在正向偏压部40的边缘端接结构和反向偏压部的边缘端接结构中。多个FP 44的最靠近反向偏压部50的边缘端接结构的第一正向FP 45形成为朝隔离区30侧延伸。多个FP 54的最靠近正向偏压部40的边缘端接结构的第一反向FP 55形成为朝隔离区10侧延伸。第一反向FP 55在施加正向电压时终止耗尽层从有源区10扩展。第一正向FP 45在施加反向电压时终止耗尽层从隔离区30扩展。

Description

半导体器件
相关申请的交叉引用
本申请基于2010年5月27日提交的日本专利申请No.2010-121618且要求该申请的优先权，该申请的内容通过引用结合于此。
技术领域
本发明涉及半导体器件。
背景技术
近年，作为使用半导体器件的功率转换装置已知例如矩阵转换器的直接转换电路，该直接转换电路可消除AC/AC转换、AC/DC转换、或DC/AC转换中的包括电解电容器和直流电抗器的直流平滑电路(AC指示交流而DC指示直流)。矩阵转换器包括多个交流开关。施加交流电压的交流开关需要一种构造，这种构造确保在正向和反向两者中的一定大小的偏压阻断能力(正向偏压阻断能力和反向偏压阻断能力)。因此，出于电路的大小、重量、效率、响应时间及成本考虑，双向开关器件受到关注。一类型的已知双向开关器件包括两个反并联连接的反向阻断IGBT(绝缘栅双极型晶体管)。
反向阻断IGBT包括：具有IGBT构造的有源区，以及形成在半导体衬底的周边边缘处并从衬底的一个主表面延伸到另一主表面的隔离区。在有源区和隔离区之间设置边缘端接结构以用于减小构成IGBT构造的pn结处的电场强度以便确保期望的耐压。耐压结构包括例如浮动p型区的场限制环(以下简称FLR)以及场板(以下简称FP)，场板是与FLR电连接的导电膜。
专利文献1公开衬底厚度不大于150μm的反向阻断IGBT，该IGBT包括利用沟槽形成的用于形成第一主表面侧的隔离区的隔离扩散区。
专利文献2公开另一器件，在该器件中至少在最内侧场绝缘膜和相邻外侧场绝缘膜上的导电场板向外圆周延伸，且至少最外侧场绝缘膜和相邻内侧场绝缘膜上的导电场板向内圆周延伸。
已知，反向阻断IGBT的边缘端接结构包括用于正向偏压部以确保正向偏压阻断能力的边缘端接结构和用于反向偏压部以确保反向偏压阻断能力的边缘端接结构。
图5是常规反向阻断IGBT的边缘端接结构的截面图。参考图5，反向阻断IGBT的边缘端接结构120包括：有源区100侧的正向偏压部140的边缘端接结构，以及隔离区130侧的反向偏压部150的边缘端接结构。在正向偏压部140的边缘端接结构和反向偏压部150的边缘端接结构之间的边界处，设置居间沟道终止部件160，该居间沟道终止部件160是在施加正向电压或反向电压时不耗尽的区域。该居间沟道终止部件160可包括在n-漂移区101的表面区中形成的n+沟道终止区161和与n+沟道终止区161电连接的FP 162。
在本说明书和附图中，前面有n或p的层或区域分别表示该区域中的多数载流子为电子或正空穴。添加到n或p的标记“+”或“-”分别表示具有该标记的层或区域比没有该标记的层或区域包含更高或更低浓度的杂质。
专利文献3公开具有居间沟道终止部件的反向阻断IGBT。该反向阻断IGBT设置有IGBT的半导体衬底的外侧周边区处的沟槽，该衬底包括p+型集电区、n-型基区、p型基区、以及n+型发射区。该沟槽形成为穿过n-型基区到达p+型集电区。导电层经由介电层形成在沟槽的表面上与n-基区侧壁相对并与p+型集电区连接。导电层的场板效果增强IGBT的阻断电压能力。IGBT还包括p型正向阻断电压改进半导体区、n+型沟道终止区、以及p型反向阻断电压改进半导体区。在n+型沟道终止区上设置电极以用于稳定该位置处的电位。
专利文献4公开另一器件，该器件包括MOS栅结构、p+隔离区、以及p+集电层。该MOS栅结构包括：p+基层，其形成在n-漂移层的表面区上；n+发射区，其形成在p+基层的表面区上；栅氧化膜，其沉积在n-漂移层和n+发射区之间的部分的p+基层的表面上；以及栅电极，其沉积在栅氧化膜上。p+隔离区形成为经由n-漂移层包围MOS栅结构，并连接n-漂移层的前侧表面和背侧表面。p+集电层形成在经薄化的n-漂移层的背侧表面上并被暴露到背侧表面，且与p+隔离区连接。耐压结构形成在发射电极和p+隔离区之间，该发射电极形成在MOS栅结构上。
若干场限制层和若干场限制电极形成为朝向p+隔离区侧。在边缘端接结构的中间区中形成居间电场驰豫区。
[专利文献1]日本未审查专利申请公开No.2004-336008
[专利文献2]日本未审查专利申请公开No.2005-101254
[专利文献3]日本未审查专利申请公开No.2006-319218
[专利文献4]日本未审查专利申请公开No.2005-252212
在专利文献2中公开的技术必须设置有防止在导通状态中n-漂移区完全耗尽的结构。这是因为一旦施加正向电压，从有源区中的p沟道区扩展到n-漂移区的耗尽层可到达隔离区中的p隔离层并通过耗尽层将p沟道区连接到p隔离层。因此，在比期望电压更低的电压下发生导通状态。当从p隔离层扩展的耗尽层到达p沟道区时，反向电压的施加也可造成类似问题。但是，专利文献2未陈述解决该问题的结构。专利文献1的技术也未描述耐压结构的具体构造。
另一方面，专利文献3和4公开解决上述问题的一些结构。例如，公开了如图5所示的居间沟道终止部件160的结构，其中设置在n-漂移区101中的n+沟道终止区161阻碍在施加正向电压时耗尽层171从有源区100侧扩展以及在施加反向电压时耗尽层172从隔离区130侧扩展。
居间沟道终止部件160通过将居间沟道终止部件160插入在两个边缘端接结构来完全地分隔开施加正向电压时耗尽层171扩展的正向偏压部140的边缘端接结构和施加反向电压时耗尽层172扩展的反向偏压部150的边缘端接结构。因此，居间沟道终止部件160下方的n-漂移层101不耗尽，并生成不能对边缘端接结构120的电压阻断性能作贡献的区。此外，居间沟道终止部件160的设置在从有源区100朝向半导体衬底的周边边缘的方向上拉长边缘端接结构120。
如上所述的设置有居间沟道终止部件的反向阻断IGBT一般包括正向偏压部的边缘端接结构和反向偏压部的边缘端接结构。因此，与没有反向阻断结构的IGBT相比，该类型的反向阻断IGBT往往具有更长的边缘端接结构。当n+沟道终止区被p沟道终止区替代时也是这一情形。该边缘端接结构的长度的增大阻碍了反向阻断IGBT的小型化。
发明内容
本发明的目的在于解决常规技术中的以上问题并提供尺寸减小的半导体器件。本发明的另一目的在于提供展现卓越的阻断电压能力的半导体器件。
为了解决以上问题并实现以上目的，根据权利要求1的本发明的半导体器件包括：第一导电类型的半导体衬底；隔离区，其包括置于半导体衬底侧面并从该半导体衬底的一个主表面延伸到另一主表面的第二导电类型的隔离层；有源区；边缘端接结构，其置于有源区和隔离区之间并包围该有源区，该边缘端接结构包括置于该有源区侧的第一边缘端接结构部以及置于该隔离区侧的第二边缘端接结构部；在第一边缘端接结构部和第二边缘端接结构部中的半导体衬底的前侧表面区中形成的第二导电类型的多个第一半导体区；以及与第一半导体区接触并形成在选择性地在半导体衬底的前侧表面上形成的层间介电膜上方的多个导电膜。在多个导电膜中，在第一边缘端接结构部中形成并设置成最靠近隔离区侧的第一导电膜比与该第一导电膜接触的第一半导体区进一步朝隔离区侧延伸第一长度，该第一长度为从与第一导电膜接触的第一半导体区的隔离区侧的边缘到该第一导电膜的隔离区侧的边缘的距离。在多个导电膜中，在第二边缘端接结构部中形成并设置成最靠近有源区侧的第二导电膜比与该第二导电膜接触的第一半导体区进一步朝有源区侧延伸第二长度，该第二长度为从与第二导电膜接触的第一半导体区的有源区侧的边缘到该第二导电膜的有源区侧的边缘的距离。
根据权利要求2的半导体器件是根据权利要求1的半导体器件，其中第一导电膜的隔离区侧的边缘比任一个其它导电膜朝隔离区侧延伸得更远。
根据权利要求3的半导体器件是根据权利要求1或2的半导体器件，其中第二导电膜的有源区侧的边缘比任一个其它导电膜朝有源区侧延伸得更远。
根据权利要求4的半导体器件是根据权利要求1至3的任一项的半导体器件，其中第一长度大于第二长度。
根据权利要求5的半导体器件是根据权利要求1至4的任一项的半导体器件，其中第一边缘端接结构部中的第一半导体区形成为当第一半导体区离有源区越远时相邻第一半导体区之间的距离越宽。
根据权利要求6的半导体器件是根据权利要求1至5的任一项的半导体器件，其中第二边缘端接结构部中的第一半导体区形成为当第一半导体区离隔离区越远时相邻第一半导体区之间的距离越宽。
根据权利要求7的半导体器件是根据权利要求1至6的任一项的半导体器件，其中第二边缘端接结构部的宽度小于第一边缘端接结构部的宽度。
根据权利要求8的半导体器件是根据权利要求1至7的任一项的半导体器件，其中第一长度至少为25μm。
根据权利要求9的半导体器件是根据权利要求1至8的任一项的半导体器件，其中第二长度至少为15μm。
根据权利要求10的半导体器件是根据权利要求1至9的任一项的半导体器件，其中用于在施加正向电压时终止耗尽层从有源区侧扩展的沟道终止体包括第二导电膜。
根据权利要求11的半导体器件是根据权利要求1至10的任一项的半导体器件，其中用于在施加反向电压时终止耗尽层从隔离区侧扩展的沟道终止体包括第一导电膜。
根据上述的发明，第一耐压结构部中的第一导电膜朝隔离区延伸而第二边缘端接结构部中的第二导电膜朝有源区延伸。一旦施加正向电压，朝有源区侧延伸的第二导电膜将从有源区侧扩展的耗尽层阻隔在第二边缘端接结构部中的前部中。一旦施加反向电压，朝隔离区侧延伸的第一导电膜将从隔离区侧扩展的耗尽层阻隔在第一边缘端接结构部中的前部中。因此，不需要再提供如同常规反向阻断IGBT(图5)中的居间沟道终止部件。其结果为，减小从半导体衬底的有源区向周边边缘的方向上的边缘端接结构的长度。
因为施加正向电压时从有源区侧扩展的耗尽层被终止在第二边缘端接结构部的前部中，而施加反向电压时从隔离区侧扩展的耗尽层被终止在第一边缘端接结构部的前部中，所以在第一边缘端接结构部和第二边缘端接结构部之间的边界附近形成这样一个区域，其中施加正向电压时耗尽层扩展而施加反向电压时耗尽层也扩展，由此消除了抑制边缘端接结构下方的一部分漂移区中的任何耗尽的区。从而创建同时确保正向偏压阻断能力和反向偏压阻断能力两者的区。
因此，本发明的半导体器件具有减小尺寸的效果，此外还具有维持卓越的偏压阻断能力的效果。
附图简述
图1是根据本发明实施例的第一方面的反向阻断IGBT的截面图；
图2是根据本发明实施例的第二方面的反向阻断IGBT的截面图；
图3示出向根据本发明的反向阻断IGBT中施加正向电压时的耐压结构的电特性；
图4示出向根据本发明的反向阻断IGBT中施加反向电压时的耐压结构的电特性；以及
图5是常规反向阻断IGBT的耐压结构的截面图。
符号描述
1：n-漂移区
2：p沟道区
3：n+发射区
4：栅绝缘膜
5：栅电极
6：层间介电膜
7：发射电极
8：p集电区
9：集电电极
10：有源区
20：耐压结构
30：隔离区
31：p隔离层
40：正向耐压结构部
41、42、43、51、52、53：场限制环(FLR)
44、45、45、54、55、56：场板(FP)
50：反向耐压结构部
具体实施方式
将在下文中参考附图具体描述根据本发明的半导体器件实施例的一些优选方面。在关于本发明实施例的方面和附图的以下描述中，类似结构被给予相同标记，并省略其描述。
(实施例的第一方面)
图1是根据本发明实施例的第一方面的反向阻断IGBT的截面图。参考图1，反向阻断IGBT包括n型半导体衬底、在n型半导体衬底的表面区域中构造IGBT结构的有源区10、以及在n型半导体衬底侧面上形成并电隔离有源区10和n型半导体衬底的外部周边边缘的隔离区30。在有源区10和隔离区30之间设置边缘端接结构20，其用于减小在IGBT结构中的pn结表面处的电场强度以确保预定偏压阻断能力。边缘端接结构20包围有源区10。可在有源区10和边缘端接结构20之间设置区域11，其用于在导通状态中减小在有源区10的边缘处的电场浓度并用于在截止状态中收回载流子。
有源区10包括：选择性地形成在n-漂移层1的前侧表面区域中的p沟道区2、选择性地形成在p沟道区2的表面区域中的n+发射区3、以及经由栅绝缘膜4在从n+发射区3到部分n-漂移层1的表面上延伸的栅电极5。
发射电极7制成与p沟道区2和n+发射区3接触。发射电极7通过层间介电膜6与栅电极5电绝缘。层间介电膜6还选择性地设置在从边缘端接结构20到隔离区30的位置中。集电区8在n-漂移层1的背面上在有源区10和隔离区30上方形成。集电电极9制成与p集电区8接触。
在隔离区30中，在n-漂移区1的侧面上形成p隔离层31(第二半导体区)。p隔离层31形成为从n-漂移区1的前侧表面延伸到背侧表面，且与在n-漂移区1的前侧表面区域中形成的浮动p型区32接触，并与在n-漂移区1的背侧表面上形成的p集电区8接触。p隔离层31包围边缘端接结构20。在半导体衬底的外侧周边边缘处，在一部分层间介电膜6上设置场板33(等电位环；EQR)。该EQR 33与p隔离层31和p型区32电接触。
边缘端接结构20包括多个场限制环(FLR，第一半导体区)41和多个FLR 51(其亦为第一半导体区)，第一半导体区是在n-漂移区1的前侧表面区域中形成的浮动p型区。图1所示FLR 41和FLR 51的数量仅仅是示例性的，且不限制这些数量；且可设置更多FLR 41和FLR 51。层间介电膜6覆盖n-漂移层1的FLR 41和FLR 51位置处的表面部分外的前表面。换言之，在FLR 41和51以及p隔离层31的位置处，层间介电膜6具有开孔。
FLR 41和FLR 51制成分别接触半导体膜47和半导体膜57，半导体膜例如包括多晶硅。半导体膜47、57在嵌入到层间介电膜6中的构造中形成，并延伸进入层间介电膜6内部。场板(FP，导电膜)44和FP 54制成与FLR41和FLR 51经由在它们之间建立电连接的半导体47和半导体57接触。因此，在层间介电膜6的开孔处，半导体膜47和FP 44的层叠导电膜与FLR41接触，且半导体膜57和FP 54的层叠导电膜与FLR 51接触。
因为FP 44和FLR 41通过允许与FLR 41在微小开孔处接触的半导体膜47连接，所以即使在层间介电膜6中的狭窄开孔处也可确保实现接触，其为半导体膜47和FP 44之间的接触位置。因此，确保FLR 41和FP 44之间的接触，由此改善反向阻断IGBT的边缘端接结构中的可靠性。FP 54和FLR 51之间的经由半导体膜57的连接具有相同效果。
FP 44和54的各自的两个边缘在层间介电膜6中在朝向有源区10和隔离区30的方向上延伸。FP 44之间、最外侧FP 44和最内侧FP 54之间、以及FP 54之间的距离具有抑制n-漂移区1中的等电位分布的畸变的大小，且优选地在制造工艺中尽可能地狭窄。换言之，在制造工艺中，在FP 44之间以及在FP 54之间的暴露部分尽可能小是优选的。该结构减小没有导电膜覆层的区域并用FP 44和FP 54屏蔽外部电场，由此阻碍静电感应的发生以改善反向阻断IGBT的可靠性。
虽然图1中未描绘，FP 44和54被钝化膜覆盖。将在下文对FLR 41、54，FP 44、54，以及半导体膜47、57作详细描述。
边缘端接结构20包括：在有源区10侧的正向偏压部(第一边缘端接结构部)40的正向边缘端接结构，其用于主要确保施加正向电压时的正向偏压阻断能力；以及隔离区30侧的反向偏压阻断能力部(第二边缘端接结构部)50的边缘端接结构，其用于主要确保施加反向电压时的反向偏压阻断能力。FLR 41、FP 44以及半导体膜47形成在正向偏压部40的边缘端接结构中，且FLR 51、FP 54以及半导体膜57形成在反向偏压部50的边缘端接结构中。
正向偏压部40的边缘端接结构中的FLR 41设置成FLR离有源区10越远，相邻FLR 41之间的距离越宽。该构造的原因如下。在施加正向电压时，正向偏压部40的边缘端接结构中的最靠近有源区10的位置处的电场强度最高。从而，通过使有源区10侧的FLR 41之间的距离最窄且朝着隔离区30增大，使在FLR 41中电场强度可大致均匀。
可只在最靠近有源区10的FLR 41，自有源区10侧的第二、第四、第六、......、(偶数号)FLR 41，以及最靠近反向偏压部50的边缘端接结构的FLR 41(第一正向FLR 42)的位置处设置FP 44。替代地，可只在自有源区10侧的第一、第三、第五、......、(奇数号)FLR 41，以及第一正向FLR 42的位置处设置FP 44。
在FP 44中，与第一正向FLR 42经由半导体膜47接触的FP，即第一正向FP(第一导电膜)45，形成为朝隔离区30侧延伸。在隔离区30侧的第一正向FP 45的边缘朝隔离区30延伸超过隔离区30侧的第一正向FLR42的边缘。在本说明书的描述中，措词“FP朝区侧延伸”应理解为在区侧的FP的边缘延伸超过同一区侧的与FP接触的FLR的边缘。
在FP 44、54中，隔离区30侧的第一正向FP 45的边缘朝隔离区30侧延伸最大程度。例如，第一正向FP 45朝隔离区30侧延伸的长度，即第一长度w1优选至少为25μm，将在下文中描述其原因。
第一正向FP 45形成为也朝有源区10侧延伸。FP 46(第二正向FP 46)与FLR 43(第二正向FLR 43)接触，FLR 43设置成比第一正向FLR 42更靠近有源区10侧。半导体膜47插在第二FLR和第二FP之间。FP 46向有源区10侧延伸。
有源区10侧的半导体膜47的边缘比对应第一正向FLR 42或第一正向FLR 43的有源区10侧的延伸边缘朝有源区10侧延伸更多，FLR 42或FLR43与半导体膜47接触。优选地，第一正向FP 45的有源区10侧的边缘不延伸超过对应半导体膜47的有源区10侧的边缘，半导体膜47与第一正向FP 45接触。优选地，每个第二FP 46的有源区10侧的边缘和隔离区30侧的边缘不延伸超过对应半导体膜47的各侧的边缘。该配置允许高精确性地形成耐压结构，因为半导体膜47的尺寸精确性一般优于FP 46的尺寸精确性。
正向偏压部50的边缘端接结构中的FLR 51设置成FLR离有隔离区30越远，相邻FLR 51之间的距离约宽。该构造的原因如下。在施加反向电压时，反向偏压部50的边缘端接结构中的最靠近隔离区30的位置处的电场强度最高。从而，通过使隔离区30侧的FLR 51之间的距离最窄且朝着有源区10增大，使在FLR 51中电场强度可大致均匀。
可只在最靠近隔离区30的FLR 51，自隔离区30侧的偶数号FLR 51，以及最靠近正向偏压部40的边缘端接结构的FLR 51(第一反向FLR 52)的位置处设置FP 54。替代地，可只在自隔离区30侧的奇数号FLR 51和第一反向FLR 52的位置处设置FP 54。
在FP 54中，与第一反向FLR 52经由半导体膜47接触的FP，即第一反向FP 55(第二导电膜55)，形成为朝有源区10侧延伸。在FP 54、44中，有源区10侧的第一反向FP 55的边缘朝有源区100侧延伸最大程度。例如，第一反向FP 55朝有源区10侧延伸的长度，即第二长度w2优选至少为15μm，将在下文中描述其原因。
第一反向FP 55形成为也向隔离区30侧延伸。FP 56(第二反向FP 56)与FLR 53(第二反向FLR 53)接触，FLR 53设置成比第一反向FLR 52更靠近隔离区30侧。半导体膜57插在第二FLR和第二FP之间。FP 56向隔离区30侧延伸。
隔离区30侧的半导体膜57的边缘比对应第一反向FLR 52或第二反向FLR 53的隔离区30侧的延伸边缘朝隔离区30侧延伸更多，FLR 52或FLR53与半导体膜57接触。优选地，第一反向FP 55的隔离区30侧的边缘不延伸超过对应半导体膜57的隔离区30侧的边缘，半导体膜57与第一反向FP 55接触。优选地，每个第二FP 56的隔离区30侧的边缘和有源区10侧的边缘不延伸超过对应半导体膜57的各侧的边缘。该配置的原因类似于正向耐压结构部40的FP 44的情况的原因。
优选地，第一长度w1大于第二长度w2，第一长度w1是第一正向FP 45朝隔离区30侧延伸的长度，而第二长度w2是第一反向FP 55朝有源区10侧延伸的长度。因为施加反向电压时，耗尽层62从p隔离层31和p集电区8两个位置扩展，所以耗尽层62在n-漂移区1中比耗尽层61更容易扩展，耗尽层61在施加正向电压时仅从p沟道区2一个位置扩展。因此，第一长度w1优选长于第二长度w2。
优选地，反向阻断电压设计成高于正向阻断电压，因为耗尽层62在n-漂移区1中比耗尽层61更容易扩展。由于正向偏压部40的边缘端接结构和反向偏压部50的边缘端接结构具有类似结构，如果反向阻断电压设计成高于正向阻断电压，FLR 51的数量可少于FLR 41的数量。其结果为，沿着从半导体衬底的有源区10到外侧周边边缘的方向上的反向偏压部50的边缘端接结构的边缘端接结构长度比正向偏压部40的边缘端接结构的边缘端接结构长度短。
现在，将在以下描述如图1所示的反向阻断IGBT的工作。施加正向电压时耗尽层61开始从包括p沟道区2和n-漂移区1的pn结扩展。耗尽层61继续扩展顺序穿过最靠近有源区10的第二正向FLR 43、最靠近该第二正向FLR的隔离侧的相邻第二正向FLR 43以及第一正向FLR 42的。通过第二正向FP 46、半导体膜47、以及第一正向FP 45的朝有源区10侧的扩展部分来控制耗尽层61朝隔离区30侧的扩展。由于在控制扩展的同时耗尽层61朝隔离区30侧扩展，本发明的器件的耐久性被改善。当耗尽层61到达第一正向FLR 42的隔离区30侧的位置时，耗尽层61的延伸不再受到阻碍而是归因于第一正向FP 45朝隔离区30侧的延伸允许其扩展。这种情形改善正向耐压性。之后，通过第一反向FP 55朝有源区10侧的延伸在耗尽层61到达第一反向FLR 52前抑制耗尽层61的延伸。
当施加反向电压时，耗尽层62从p隔离层31、p集电区8和n-漂移区1中的pn结扩展，并扩展穿过最靠近隔离区30的第二反向FLR 53、相邻第二反向FLR 53、以及第一反向FLR 52。通过第二反向FP 56、半导体膜57、以及第一反向FP 55的延伸来控制耗尽层62朝有源区10侧的扩展。这一情形改善本发明的器件的耐久性，其原因与先前描述的施加正向电压的情况类似。当耗尽层62到达第一反向FLR 52的有源区10侧的位置时，允许耗尽层62进一步扩展，这归因于第一反向FP 55的朝有源区10侧的延伸。这一情形增强反向阻断电压。之后，通过第一正向FP 45朝隔离区30侧的延伸在耗尽层62到达第一正向FLR 42前抑制耗尽层62的扩展。
在如上所述的实施例的第一方面中，正向偏压部40的边缘端接结构中的第一正向FP 45形成为朝隔离区30侧延伸，而反向偏压部50的边缘端接结构中的第一反向FP 55形成为朝有源区10侧延伸。施加正向电压时，第一反向FP 55的有源区10侧的延伸将从有源区10扩展的耗尽层61的扩展终止在反向偏压部50的边缘端接结构的前部中。施加反向电压时，第一反向FP 45的隔离区30侧的延伸将从隔离区30扩展的耗尽层62的扩展终止在正向偏压部40的边缘端接结构的前部中。因此，不再需要提供设置在常规反向阻断IGBT中的居间沟道终止部件(图5)。其结果为，与常规边缘端接结构相比，该边缘端接结构20的长度可减小约10％。因此，可减小反向阻断IGBT的尺寸。因为施加正向电压时，从有源区10侧扩展的耗尽层61的扩展被终止在反向偏压部50的边缘端接结构的前部中，且施加反向电压时，从隔离区30侧扩展的耗尽层62的扩展被终止在正向偏压部40的边缘端接结构的前部中，所以形成施加正向电压时耗尽层61扩展而施加反向电压时耗尽层62扩展的区，该区在正向偏压部40的边缘端接结构和反向耐压结构部50之间的边界附近，从而消除了在边缘端接结构20下方的n-漂移区1中不耗尽的区。因此，形成一区，该区起到确保正向阻断电压的区的作用，同时起到确保反向阻断电压的区的作用。因此，即使边缘端接结构20的长度减小上述区的长度(该区起到确保正向阻断电压的区的作用和起到确保反向阻断电压的区的作用)，仍能维持正向阻断电压和反向阻断电压。因此，维持正向阻断电压和反向阻断电压，同时实现尺寸减小。
(实施例的第二方面)
图2是实施例的第二方面的半导体器件的截面图。实施例第一方面的FP中，邻近第一正向FP并在第一正向FP的有源区侧的FP可朝p隔离区侧进一步延伸。邻近第一反向FP并在第一反向FP的隔离区侧的FP可朝有源区侧进一步延伸。
在如图2所示实施例的第二方面中，FP 74和FP 84经由半导体膜(未在图2中示出)与FLR 41和FLR 51接触。正向偏压部70的边缘端接结构中的FP 74中，最靠近反向偏压部80的边缘端接结构的FP 75(第一正向FP 75)和邻近FP 75并在FP 75的有源区10侧的FP 77(第三正向FP 77)形成为朝隔离区30侧延伸。第一正向FP 75朝隔离区30侧的延伸长度(第一长度)w11比实施例的第一方面中的第一正向FP的第一长度w1短。第三正向FP 77朝隔离区30侧的延伸长度(第三长度)w12比该第一长度w11短。
第一正向FP 75和第三正向FP 77形成为还向有源区10侧延伸。比第三正向FP 77设置成更靠近有源区10侧的FP 76(第二正向FP 76)形成为朝有源区10侧延伸。第一正向FP 75朝有源区10侧的延伸长度(第四长度w13)比实施例的第一方面中的第一正向FP 45朝有源区10侧的延伸长度长。
反向偏压部80的边缘端接结构中的FP 84中，最靠近正向偏压部70的边缘端接结构的FP 85(第一反向FP 85)和邻近FP 85并在FP 85的隔离区侧30中的FP 87(第三反向FP 77)形成为朝有源区10侧延伸。第一反向FP 85朝有源区10侧的延伸长度(第二长度)w21比实施例的第一方面中的第一反向FP 55的第二长度w2短。第三反向FP 87朝有源区10侧的延伸长度(第五长度)w22比该第二长度w21短。
第一反向FP 85和第三反向FP 87形成为还向隔离区30侧延伸。比第三反向FP 87设置成更靠近隔离区30侧的FP 86(第二反向FP 86)形成为朝隔离区30侧延伸。第一反向FP 85朝隔离区30侧的延伸长度(第六长度w23)比实施例的第一方面中的第一反向FP 55朝隔离区30侧的延伸长度长。这里未提及的结构与第一方面实施例中的结构相同。
现在，将在以下描述如图2所示的反向阻断IGBT的工作。施加正向电压时，第一反向FP 85和第三反向FP 87的朝有源区10侧的延伸终止从有源区10侧扩展的耗尽层63。第一反向FP 85和第三反向FP 87作为用于终止耗尽层63的扩展的沟道终止体。由第二长度w21、第五长度w22、以及第六长度w23来确定终止耗尽层63的扩展的位置。例如，在耗尽层63到达第二反向FLR 53前，耗尽层63的扩展可被终止，其中第二反向FLR 53与第三反向FP 87接触。
另一方面，施加反向电压时，第一正向FP 75和第三正向FP 77的朝隔离区30侧的延伸终止从隔离区30侧扩展的耗尽层64。第一正向FP 75和第三正向FP 77作为用于终止耗尽层64的扩展的沟道终止体。由第一长度w11、第三长度w12、以及第四长度w13来确定终止耗尽层64的扩展的位置。例如，在耗尽层64到达第二正向FLR 43前，耗尽层64的扩展可被终止，其中第二正向FLR 43与第三正向FP 77接触。在此处未提及的反向阻断IGBT的工作与第一方面实施例的工作相同。
在上述的反向阻断IGBT中，两个FP设计成作为正向偏压部70的边缘端接结构和反向偏压部80的边缘端接结构的每一个中的沟道终止体。但是，三个或更多FP或所有FP可设计成起到沟道终止体的作用。此外，在正向偏压部70的边缘端接结构和反向偏压部80的边缘端接结构之间，起到沟道终止体作用的FP的数量可不同。
在正向偏压部70的边缘端接结构中起到沟道终止体作用的所有FP 74形成为朝隔离区30侧延伸。这些FP 74朝有源区10侧的延伸长度可被独立地调节。在反向偏压部80的边缘端接结构中起到沟道终止体作用的所有FP 84形成为朝有源区10侧延伸。这些FP 84朝隔离区30侧的延伸长度可被独立地调节。例如，反向偏压部80的边缘端接结构中的三个FP 84设计成在施加正向电压时起到沟道终止体的作用，隔离区30侧中的第一反向FP85、第三反向FP 87、以及此外与第三反向FP 87相邻的FP 86朝有源区10侧延伸。这三个FP 84形成为朝隔离区30侧延伸的量小于图1所示反向阻断IGBT的FP 54中所延伸的量。
如上所述，实施例的第二方面的效果类似于实施例的第一方面的效果。两个或更多FP形成以用于在施加正向电压时作为沟道终止体，以及在施加反向电压时作为沟道终止体。通过形成作为沟道终止体的更多数量的FP来获得较宽区，在该区中在施加正向电压时耗尽层63扩展，同时施加反向电压时耗尽层64扩展，且该区在正向偏压部70的边缘端接结构和反向偏压部80的边缘端接结构之间的边界附近。因此，该区可延伸以同时确保正向阻断电压和反向阻断电压两者。
(示例1)
图3示出施加正向电压时的边缘端接结构的电特性。图3示出施加正向电压时从有源区侧的耗尽层扩展的模拟结果。横坐标的左侧是边缘端接结构的有源区侧，而横坐标的右侧是边缘端接结构的隔离区侧。该标记也适用于以下图4。对于根据图1所示实施例的第一方面的反向阻断IGBT而言，对于各种第二长度w2计算施加最大正向电压的状态下的耗尽层扩展，第二长度w2为第一反向FP 55朝有源区侧的延伸长度。在该计算中，阻断电压等级为600V。图3中的峰值电场强度对应于FP的有源区侧边缘。图3示出最优选第二长度w2的模拟结果，即第二长度w2的最小值。
图3的结果示出电场强度在朝隔离区侧的阶段中上升并在计算点A处达到最大值，计算点A是第一反向FP 55的有源区侧边缘，而在计算点B处下降到零，计算点B是第一反向FLR 52的有源区侧边缘。之后，电场强度不再增大。从而已证明，施加正向电压时，第一反向FP 55的朝有源区侧的延伸终止耗尽层从有源区侧扩展。在该情况下，计算点A到计算点B的长度w2为15μm。因此，第二长度w2优选至少为15μm。
(示例2)
图4示出施加反向电压时的耐压结构的电特性。图4示出施加反向电压时从隔离区侧的耗尽层扩展的模拟结果。对于根据图1所示实施例的第一方面的反向阻断IGBT而言，对于各种第一长度w1计算施加最大反向电压的状态下的耗尽层扩展，第一长度w1为第一正向FP 45朝隔离区侧的延伸长度。图4中的峰值电场强度对应于FP的隔离区侧边缘。图4示出最优选第一长度w1的模拟结果，即第一长度w1的最小值。其它条件类似于示例1中的条件。
图4的结果示出电场强度在朝有源区侧的阶段中上升并在计算点C处达到最大值，计算点C是第一正向FP 45的隔离区侧边缘，而在计算点D处下降到零，计算点D是第一正向FLR 42的隔离区侧边缘。之后，电场强度不再增大。从而已证明，施加反向电压时，第一正向FP 45的朝隔离区侧的延伸终止耗尽层从隔离区侧扩展。在该情况下，计算点C到计算点D的长度w1为25μm。因此，第一长度w1优选至少为25μm。
虽然以上根据隔离型反向阻断IGBT的实施例示例进行了对本发明的描述，但是本发明不仅可应用于该类型IGBT还可应用于具有分隔开半导体衬底的有源区和外侧周边边缘的结构的任何反向阻断IGBT，例如可应用于台面型反向阻断IGBT。外侧周边部分可通过从半导体衬底的后表面形成的凹部来倾斜。本说明书中的相邻FLR之间的距离仅仅是示例，且FLR可按照得到期望耐压的适当的距离来排列。交换各p型区和n型区的构造是可行的。
如上所述，根据本发明的半导体器件有用于要求针对正向和反向电压两者的阻断能力的半导体器件，例如，在如矩阵转换器的直接转换电路中所使用的开关。

Claims (10)

1.一种半导体器件，包括：
第一导电类型的半导体衬底；
隔离区，其包括置于所述半导体衬底侧面并从所述半导体衬底的一个主表面延伸到另一主表面的第二导电类型的隔离层；
有源区；
边缘端接结构，其置于所述有源区和所述隔离区之间并包围所述有源区，所述边缘端接结构包括置于所述有源区侧的第一边缘端接结构部以及置于所述隔离区侧的第二边缘端接结构部；
在所述第一边缘端接结构部和所述第二边缘端接结构部中的所述半导体衬底的前表面区中形成的第二导电类型的多个第一半导体区；以及
与所述第一半导体区接触并形成在选择性地在所述半导体衬底的所述前表面上形成的层间介电膜上方的多个导电膜；其中
在所述多个导电膜中，在所述第一边缘端接结构部中形成并设置成最靠近所述隔离区侧的第一导电膜比与所述第一导电膜接触的所述第一半导体区进一步朝所述隔离区侧延伸第一长度，所述第一长度为从与所述第一导电膜接触的所述第一半导体区的所述隔离区侧的边缘到所述第一导电膜的所述隔离区侧的边缘的距离；以及
在所述多个导电膜中，在所述第二边缘端接结构部中形成并设置成最靠近所述有源区侧的第二导电膜比与所述第二导电膜接触的所述第一半导体区进一步朝所述有源区侧延伸第二长度，所述第二长度为从与所述第二导电膜接触的所述第一半导体区的所述有源区侧的边缘到所述第二导电膜的所述有源区侧的边缘的距离,
所述第一长度大于所述第二长度。
2.如权利要求1所述的半导体器件，其特征在于，
所述第一导电膜的所述隔离区侧的所述边缘比任一个其它导电膜朝所述隔离区侧延伸得更远。
3.如权利要求1或2所述的半导体器件，其特征在于，
所述第二导电膜的所述有源区侧的所述边缘比任一个其它导电膜朝所述有源区侧延伸得更远。
4.如权利要求1所述的半导体器件，其特征在于，
所述第一边缘端接结构部中的所述第一半导体区形成为当所述第一半导体区离所述有源区越远时，相邻第一半导体区之间的距离越宽。
5.如权利要求1所述的半导体器件，其特征在于，
所述第二边缘端接结构部中的所述第一半导体区形成为当所述第一半导体区离所述隔离区越远时，相邻第一半导体区之间的距离越宽。
6.如权利要求1所述的半导体器件，其特征在于，
所述第二边缘端接结构部的宽度小于所述第一边缘端接结构部的宽度。
7.如权利要求1所述的半导体器件，其特征在于，
所述第一长度至少为25μm。
8.如权利要求1所述的半导体器件，其特征在于，
所述第二长度至少为15μm。
9.如权利要求1所述的半导体器件，其特征在于，
用于在施加正向电压时终止耗尽层从所述有源区侧扩展的沟道终止体包括所述第二导电膜。
10.如权利要求1、2、4至9的任一项所述的半导体器件，其特征在于，
用于在施加反向电压时终止耗尽层从所述隔离区侧扩展的沟道终止体包括所述第一导电膜。
CN201110150675.0A 2010-05-27 2011-05-26 半导体器件 Active CN102263124B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010121618A JP5218474B2 (ja) 2010-05-27 2010-05-27 半導体装置
JP2010-121618 2010-05-27

Publications (2)

Publication Number Publication Date
CN102263124A CN102263124A (zh) 2011-11-30
CN102263124B true CN102263124B (zh) 2014-12-24

Family

ID=44924874

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110150675.0A Active CN102263124B (zh) 2010-05-27 2011-05-26 半导体器件

Country Status (4)

Country Link
US (1) US8278682B2 (zh)
JP (1) JP5218474B2 (zh)
CN (1) CN102263124B (zh)
DE (2) DE102011122928B3 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8564057B1 (en) 2007-01-09 2013-10-22 Maxpower Semiconductor, Inc. Power devices, structures, components, and methods using lateral drift, fixed net charge, and shield
IT1401756B1 (it) * 2010-08-30 2013-08-02 St Microelectronics Srl Dispositivo elettronico integrato con struttura di terminazione di bordo e relativo metodo di fabbricazione.
IT1401754B1 (it) 2010-08-30 2013-08-02 St Microelectronics Srl Dispositivo elettronico integrato e relativo metodo di fabbricazione.
IT1401755B1 (it) 2010-08-30 2013-08-02 St Microelectronics Srl Dispositivo elettronico integrato a conduzione verticale e relativo metodo di fabbricazione.
JP5637154B2 (ja) 2012-02-22 2014-12-10 トヨタ自動車株式会社 半導体装置
WO2013172059A1 (ja) * 2012-05-15 2013-11-21 富士電機株式会社 半導体装置
CN104285298A (zh) * 2012-09-13 2015-01-14 富士电机株式会社 半导体装置及半导体装置的制造方法
JP5949941B2 (ja) * 2012-11-29 2016-07-13 富士電機株式会社 半導体装置
CN103855200B (zh) * 2012-11-30 2016-11-23 上海联星电子有限公司 一种半导体器件及其制作方法
WO2014112057A1 (ja) * 2013-01-16 2014-07-24 富士電機株式会社 半導体装置および半導体装置の製造方法
US9565996B2 (en) 2013-01-18 2017-02-14 Ricoh Company, Ltd. Plenoptic otoscope
GB2533063B (en) 2014-01-16 2016-09-28 Ideal Power Inc Semiconductor device structures with reduced sensitivity to surface charge
CN104377233A (zh) * 2014-11-05 2015-02-25 中国东方电气集团有限公司 一种采用多晶截止场板的半导体器件终端结构
WO2017043607A1 (ja) 2015-09-09 2017-03-16 住友電気工業株式会社 縦型炭化珪素半導体装置のトレンチのアニール処理装置、縦型炭化珪素半導体装置の製造方法および縦型炭化珪素半導体装置
DE102016111836B4 (de) * 2016-06-28 2024-02-15 Infineon Technologies Ag Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
US9741570B1 (en) * 2016-07-29 2017-08-22 Infineon Technologies Austria Ag Method of manufacturing a reverse-blocking IGBT
JP2018022776A (ja) * 2016-08-03 2018-02-08 ルネサスエレクトロニクス株式会社 半導体装置
DE102016120300A1 (de) * 2016-10-25 2018-04-26 Infineon Technologies Austria Ag Hochspannungsabschlussstruktur einer Leistungshalbleitervorrichtung
CN109417086B (zh) * 2017-01-25 2021-08-31 富士电机株式会社 半导体装置
CN108461541A (zh) * 2017-02-17 2018-08-28 中芯国际集成电路制造(上海)有限公司 Igbt的终端结构、igbt器件及其制造方法
CN109216430A (zh) * 2017-06-30 2019-01-15 无锡华润华晶微电子有限公司 半导体横向变掺杂终端结构及其制备方法
CN107887432B (zh) * 2017-10-30 2020-02-14 济南大学 一种带有电荷可调型场板的横向绝缘栅双极型晶体管
CN110444596B (zh) * 2019-07-26 2023-06-20 浙江里阳半导体有限公司 一种可控硅芯片及其制造方法
US11349004B2 (en) * 2020-04-28 2022-05-31 Taiwan Semiconductor Manufacturing Co., Ltd. Backside vias in semiconductor device
JP2022168904A (ja) * 2021-04-27 2022-11-09 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
EP4179576A1 (en) 2021-09-29 2023-05-17 Dynex Semiconductor Limited Semiconductor device
CN118367028B (zh) * 2024-06-20 2024-08-16 物元半导体技术(青岛)有限公司 一种半导体器件及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101221980A (zh) * 2007-01-11 2008-07-16 富士电机电子设备技术株式会社 电力半导体装置
CN101263599A (zh) * 2005-09-16 2008-09-10 国际整流器公司 终止结构

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63227063A (ja) * 1987-03-17 1988-09-21 Tdk Corp 高耐圧半導体装置
US5766966A (en) * 1996-02-09 1998-06-16 International Rectifier Corporation Power transistor device having ultra deep increased concentration region
JP3111827B2 (ja) * 1994-09-20 2000-11-27 株式会社日立製作所 半導体装置及びそれを使った電力変換装置
US6110763A (en) * 1997-05-22 2000-08-29 Intersil Corporation One mask, power semiconductor device fabrication process
JP5011611B2 (ja) * 2001-06-12 2012-08-29 富士電機株式会社 半導体装置
JP4899290B2 (ja) 2003-04-10 2012-03-21 富士電機株式会社 逆阻止型半導体装置
DE102004017723B4 (de) * 2003-04-10 2011-12-08 Fuji Electric Co., Ltd In Rückwärtsrichtung sperrendes Halbleiterbauteil und Verfahren zu seiner Herstellung
JP4747260B2 (ja) 2003-04-16 2011-08-17 富士電機株式会社 逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法
JP4269863B2 (ja) * 2003-09-25 2009-05-27 富士電機デバイステクノロジー株式会社 双方向高耐圧プレーナ型半導体装置
JP4930894B2 (ja) * 2005-05-13 2012-05-16 サンケン電気株式会社 半導体装置
JP5358963B2 (ja) * 2008-02-04 2013-12-04 富士電機株式会社 半導体装置およびその製造方法
US8087253B2 (en) 2008-11-20 2012-01-03 General Electric Company Methods, apparatus and systems concerning the circumferential clocking of turbine airfoils in relation to combustor cans and the flow of cooling air through the turbine hot gas flowpath
JP5748188B2 (ja) * 2009-09-29 2015-07-15 富士電機株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101263599A (zh) * 2005-09-16 2008-09-10 国际整流器公司 终止结构
CN101221980A (zh) * 2007-01-11 2008-07-16 富士电机电子设备技术株式会社 电力半导体装置

Also Published As

Publication number Publication date
JP2011249580A (ja) 2011-12-08
CN102263124A (zh) 2011-11-30
JP5218474B2 (ja) 2013-06-26
US20110291241A1 (en) 2011-12-01
DE102011076269A1 (de) 2011-12-01
DE102011122928B3 (de) 2019-08-29
DE102011076269B4 (de) 2013-07-18
US8278682B2 (en) 2012-10-02

Similar Documents

Publication Publication Date Title
CN102263124B (zh) 半导体器件
JP4097417B2 (ja) 半導体装置
US8865540B2 (en) Method for forming a schottky barrier diode integrated with a trench MOSFET
US9653598B2 (en) Transistor component
JP6641983B2 (ja) 半導体装置
JP6739372B2 (ja) 半導体装置
CN106133889A (zh) 半导体装置
JP5821320B2 (ja) ダイオード
JP7250473B2 (ja) 半導体装置
CN110400839B (zh) 半导体装置以及半导体装置的制造方法
JP2000260984A (ja) 高耐圧半導体素子
US9478648B2 (en) Semiconductor device
JP2007324539A (ja) トレンチ型絶縁ゲート半導体装置
JP5511019B2 (ja) 半導体装置
CN101132024B (zh) 绝缘栅型半导体装置
WO2016114131A1 (ja) 半導体装置
TWI224871B (en) Semiconductor device
US20180012982A1 (en) Semiconductor device
JP7158317B2 (ja) 半導体装置
JP4964797B2 (ja) 半導体装置
JP7338242B2 (ja) 半導体装置
JP2011023527A (ja) 半導体装置
TWM449354U (zh) 功率半導體元件及其邊緣終端結構
JP5938242B2 (ja) ダイオード
JP2010016180A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant