CN102203870A - Stt-mram中的字线电压控制 - Google Patents

Stt-mram中的字线电压控制 Download PDF

Info

Publication number
CN102203870A
CN102203870A CN2009801443413A CN200980144341A CN102203870A CN 102203870 A CN102203870 A CN 102203870A CN 2009801443413 A CN2009801443413 A CN 2009801443413A CN 200980144341 A CN200980144341 A CN 200980144341A CN 102203870 A CN102203870 A CN 102203870A
Authority
CN
China
Prior art keywords
voltage
word line
stt
mram
supply voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801443413A
Other languages
English (en)
Other versions
CN102203870B (zh
Inventor
杨赛森
迈赫迪·哈米迪·萨尼
升·H·康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN102203870A publication Critical patent/CN102203870A/zh
Application granted granted Critical
Publication of CN102203870B publication Critical patent/CN102203870B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods

Abstract

本发明揭示用于控制施加到自旋转移力矩磁阻随机存取存储器(STT-MRAM)中的字线晶体管(410)的字线电压的系统、电路和方法。一个实施例是针对包括具有磁性隧道结(MTJ，405)和字线晶体管的位单元的STT-MRAM。所述位单元耦合到位线(420)和源极线(440)。字线驱动器(432)耦合到所述字线晶体管的栅极。所述字线驱动器经配置以：提供比电源电压大的字线电压，所述电源电压低于所述电源电压的转变电压；且针对高于所述转变电压的电源电压提供小于所述电源电压的电压。

Description

STT-MRAM中的字线电压控制
技术领域
本发明的实施例涉及随机存取存储器(RAM)。更明确地说，本发明的实施例涉及自旋转移力矩磁阻随机存取存储器(STT-MRAM)中的字线电压控制。
背景技术
随机存取存储器(RAM)是现代数字架构的普遍存在的组件。RAM可为独立装置或可集成或嵌入于使用RAM的装置(例如，微处理器、微控制器、专用集成电路(ASIC)、芯片上系统(SoC)以及如所属领域的技术人员将了解的其它类似装置)内。RAM可为易失性或非易失性的。无论何时移除电力，易失性RAM均会失去其所存储的信息。即使在从非易失性RAM移除电力时，所述存储器也可维持其存储器内容。尽管非易失性RAM具有能够在未施加电力的情况下维持其内容的优点，但常规非易失性RAM的读取/写入时间比易失性RAM慢。
磁阻随机存取存储器(MRAM)是具有与易失性存储器相当的响应(读取/写入)时间的非易失性存储器技术。与随电荷或电流流动存储数据的常规RAM技术相比，MRAM使用磁性元件。如图1A和图1B中所说明，磁性隧道结(MTJ)存储元件100可由两个磁性层110和130形成，磁性层110和130中的每一者可保持一磁场，所述两者由绝缘(隧道势垒)层120分离。所述两个层中的一者(例如，固定层110)经设定成特定极性。另一层(例如，自由层130)的极性132自由改变以匹配可施加的外部场的极性。自由层130的极性132的改变将改变MTJ存储元件100的电阻。举例来说，当极性对准(图1A)时，发生低电阻状态。当极性未对准(图1B)时，则发生高电阻状态。已简化对MTJ 100的说明且所属领域的技术人员将了解，所说明的每一层可包含一个或一个以上材料层，如此项技术中所已知的。
参看图2A，针对读取操作说明常规MRAM的存储器单元200。单元200包括晶体管210、位线220、数字线230和字线240。可通过测量MTJ 100的电阻来读取单元200。举例来说，可通过激活相关联晶体管210来选择特定MTJ 100，此激活可使电流从位线220切换通过MTJ 100。如上文所论述，归因于隧道磁阻效应，MTJ 100的电阻基于两个磁性层(例如，110、130)中的极性的定向而改变。可根据由自由层的极性产生的电流来确定任何特定MTJ 100内的电阻。按照惯例，如果固定层110和自由层130具有相同极性，那么电阻为低且读取“0”。如果固定层110和自由层130具有相反极性，那么电阻为较高且读取“1”。
参看图2B，针对写入操作说明常规MRAM的存储器单元200。MRAM的写入操作是磁性操作。因此，晶体管210在写入操作期间是断开的。电流通过位线220和数字线230传播，以建立磁场250和260，磁场250和260可影响MTJ 100的自由层的极性且因此影响单元200的逻辑状态。因此，可将数据写入到MTJ 100并存储于MTJ 100中。
MRAM具有使其成为通用存储器的候选者的若干合意特性，例如，高速度、高密度(即，小的位单元大小)、低电力消耗和不随时间降级。然而，MRAM具有可缩放性问题。具体来说，当位单元变得较小时，用于切换存储器状态的磁场增加。因此，电流密度和电力消耗增加以提供较高磁场，进而限制MRAM的可缩放性。
不同于常规MRAM，自旋转移力矩磁阻随机存取存储器(STT-MRAM)使用在穿过薄膜(自旋过滤器)时变得自旋极化的电子。STT-MRAM也被称为自旋转移力矩RAM(STT-RAM)、自旋力矩转移磁化切换RAM(自旋RAM)以及自旋动量转移(SMT-RAM)。在写入操作期间，自旋极化的电子对自由层施加力矩，所述力矩可切换所述自由层的极性。如前文中所论述，读取操作与常规MRAM类似之处在于，电流用于检测MTJ存储元件的电阻/逻辑状态。如图3A中所说明，STT-MRAM位单元300包括MTJ 305、晶体管310、位线320和字线330。针对读取和写入操作两者接通晶体管310以允许电流流经MTJ 305，以使得可读取或写入逻辑状态。
参看图3B，其说明STT-MRAM单元301的较详细图以用于进一步论述读取/写入操作。除了先前论述的元件(例如，MTJ 305、晶体管310、位线320和字线330)之外，还说明源极线340、读出放大器350、读取/写入电路360和位线参考370。如上文所论述，STT-MRAM中的写入操作与电有关。读取/写入电路360在位线320与源极线340之间产生写入电压。视位线320与源极线340之间的电压的极性而定，可改变MTJ 305的自由层的极性且可相应地将逻辑状态写入到单元301。同样，在读取操作期间，产生通过MTJ 305而在位线320与源极线340之间流动的读取电流。当允许电流经由晶体管310流动时，可基于位线320与源极线340之间的差动电压(voltage differential)来确定MTJ 305的电阻(逻辑状态)，所述差动电压与参考370进行比较且接着由读出放大器350放大。所属领域的技术人员将了解，存储器单元301的操作和构造在此项技术中是已知的。举例来说，在IEDM会议录(2005)的M.细见(M.Hosomi)等人的“具有自旋转移力矩磁阻磁化切换的新颖非易失性存储器：自旋RAM(A Novel Nonvolatile Memory with Spin Transfer Torque Magnetoresistive Magnetization Switching：Spin-RAM)”中提供额外细节，所述文献的全文以引用的方式并入本文中。
STT-MRAM的电写入操作消除归因于MRAM中的磁性写入操作的缩放问题。另外，对于STT-MRAM，电路设计不那么复杂。然而，核心操作电压Vdd的波动可致使单元读取电流接近或高于写入电流阈值，且因此导致无效的写入操作和/或对系统组件的潜在损坏。相反，Vdd的波动可使操作电压下降到可降低系统性能并潜在地妨碍系统适当运作或使系统完全不运作的不合乎需要的低电平。
发明内容
本发明的示范性实施例是针对用于控制施加到STT-MRAM中的字线晶体管的字线电压的系统、电路和方法。
一个实施例是针对一种STT-MRAM，所述STT-MRAM包含：位单元，其具有磁性隧道结(MTJ)和字线晶体管，其中所述位单元耦合到位线和源极线；以及字线驱动器，其耦合到所述字线晶体管的栅极，其中所述字线驱动器经配置以：提供比电源电压大的字线电压，所述电源电压低于所述电源电压的转变电压；且针对高于所述转变电压的电源电压提供小于所述电源电压的电压。
另一实施例是针对一种用于STT-MRAM中的读取和写入操作的方法。所述方法包含：在写入操作期间向位单元的字线晶体管的栅极施加第一电压，其中所述第一电压在电源电压低于转变电压的情况下高于所述电源电压；以及在写入操作期间向所述字线晶体管施加第二电压，其中所述第二电压在所述电源电压高于转变电压的情况下低于所述电源电压。
另一实施例是针对一种STT-MRAM，所述STT-MRAM包含：用于在写入操作期间向位单元的字线晶体管的栅极施加第一电压的装置，其中所述第一电压在电源电压低于转变电压的情况下高于所述电源电压；以及用于在写入操作期间向所述字线晶体管施加第二电压的装置，其中所述第二电压在所述电源电压高于转变电压的情况下低于所述电源电压。
附图说明
呈现附图以辅助描述本发明的实施例，且仅出于说明所述实施例而非限制所述实施例的目的而提供所述附图。
图1A和图1B是磁性隧道结(MTJ)存储元件的说明。
图2A和图2B是分别在读取和写入操作期间的磁阻随机存取存储器(MRAM)单元的说明。
图3A和图3B是自旋转移力矩磁阻随机存取存储器(STT-MRAM)单元的说明。
图4A和图4B是分别在读取和写入操作期间的STT-MRAM中的电路配置的说明。
图5是用于STT-MRAM的写入驱动器的电路配置的说明。
图6是说明针对核心操作电压的各种值而施加于字线晶体管处的字线电压的曲线图。
图7说明根据本发明的一个实施例的图4A和图4B的字线驱动器的抽运电路设计。
图8说明一种用于STT-MRAM中的读取和写入操作的方法。
具体实施方式
本发明的实施例的方面揭示于针对本发明的特定实施例的以下描述和相关图式中。可在不脱离本发明的范围的情况下设计替代实施例。另外，将不会详细描述或将省略本发明的众所周知的元件，以免混淆本发明的实施例的相关细节。
词语“示范性”在本文中用以指“充当实例、例子或说明”。本文中被描述为“示范性”的任何实施例不必理解为比其它实施例优选或有利。同样，术语“本发明的实施例”不要求本发明的所有实施例均包括所论述的特征、优点或操作模式。将了解，如本文所使用的“抽运电压”可提供较高或较低电压电源。
本文所使用的术语仅出于描述特定实施例的目的，且并不希望限制本发明的实施例。如本文中所使用，除非上下文另有清楚指示，否则单数形式“一”和“所述”既定也包括复数形式。将进一步理解，当术语“包含”和/或“包括”用于本文中时，其指定存在所陈述的特征、整体、步骤、操作、元件和/或组件，但并不排除存在或添加一个或一个以上其它特征、整体、步骤、操作、元件、组件和/或其群组。
如在背景技术中所论述，STT-MRAM针对每一单元使用低写入电流，这是此存储器类型胜于MRAM的优点。然而，核心操作电压Vdd的波动可致使单元读取电流接近或高于写入电流阈值，且因此导致无效的写入操作和/或对系统组件的潜在损坏。相反，Vdd的波动可使操作电压下降到可降低系统性能并潜在地妨碍系统适当运作或使系统完全不运作的不合乎需要的低电平。相比之下，本发明的实施例使用字线驱动器来控制WL晶体管强度以基于Vdd产生字线电压VWL。根据各种实施例，如果Vdd低于极限电压(例如，安全操作阈值)，那么可以大于Vdd的电压提供VWL以改善性能。如果Vdd高于极限电压，那么可以小于或等于所述极限电压的电压提供VWL以确保安全操作。
图4A和图4B说明分别在读取和写入操作期间的STT-MRAM中的电路配置400。所述电路包括位单元401，所述位单元401包括耦合在位线(BL)420与源极线(SL)440之间的MTJ 405和字线晶体管410。字线晶体管410耦合到字线430。读取隔离元件450耦合到位线420，以在写入操作期间隔离读出放大器470。元件450(例如，读取mux)可用于在读取操作期间选择位线中的一者以及提供读出放大器隔离。如所属领域的技术人员将了解，读取隔离元件450可为可在读取操作期间将读出放大器470耦合到位线420且可在写入操作期间隔离读出放大器470的任何装置或装置的组合。举例来说，隔离元件450可为与读出放大器470的输入端串联耦合的传输门(transmission gate)。然而，所属领域的技术人员将了解，可使用例如多路复用器等其它装置和/或装置的组合。另外，将了解，本文所说明的电路配置仅用以促进本发明的实施例的方面的描述，而并不希望将所述实施例限于所说明的元件和/或布置。
具体参看图4A的读取操作，隔离元件450可接收读取启用信号(rd_en)以协调读取操作。读出放大器470耦合到位线420并耦合到参考472。读出放大器470可用于通过在读取操作期间放大在所述读出放大器470的输入端处位线420与参考472之间的差动电压来确定位单元401的状态。在读取操作期间，晶体管410正进行传导且读取电流(i_rd)流经MTJ 405。读取隔离元件450将正在传导，且将在读出放大器470处产生并检测与MTJ 405的电阻成比例的电压。如上文所论述，电阻将基于MTJ 405的逻辑状态而变化。因此，可读取存储于位单元401中的数据。
现在具体参看图4B的写入操作，写入驱动器500以及写入隔离元件502和504耦合在位线420与源极线440之间以实现位线的选择和将数据写入到位单元401。如上文所论述和图4B中所说明，在STT MRAM中，使电流通过MTJ 405可改变自由层的极性，这又改变MTJ 405的电阻。电阻的此改变接着可经检测为位单元401的逻辑状态的改变。举例来说，第一写入电流(i_wr0)可在第一方向上流动以写入“0”逻辑状态。第二写入电流(i_wr1)可在与第一方向相反的第二方向上流动以写入“1”逻辑状态。写入隔离元件502和504可为可选择性地耦合写入驱动器500或使其去耦的任何装置或装置的组合。举例来说，写入隔离元件502和504可为与写入驱动器500串联耦合的传输门。另外，写入隔离元件可接收写入启用信号(wr_en)以在写入操作期间协调耦合写入驱动器500。然而，所属领域的技术人员将了解，写入隔离元件502和504可为可用于实现相同功能性的其它装置和/或装置的组合(例如，多路复用器等)。参看图5，其说明写入线驱动器500的电路配置。写入线驱动器500可包括经配置以基于待写入到位单元的所接收数据输入而以差动方式驱动位线(BL)和源极线(SL)的多个反相器510、520和530。
返回参看图4A和图4B，根据本发明的各种实施例，字线驱动器432耦合到字线430和字线晶体管410以提供WL电压VWL。WL电压VWL可由字线驱动器432使用大于核心电压的抽运电压Vpp、内部电源电压(例如，在嵌入式应用中)或外部电源电压而产生。字线驱动器432可改变施加到晶体管410的WL电压VWL，以针对低Vdd电平维持高于Vdd的电压，且接着在Vdd处于较高电平时维持或转变到较低电压。(图6说明此功能的实例。)字线驱动器432因此可经配置以在图4A的读取操作和图4B的写入操作两者期间提供所要电压电平。
举例来说，字线电压VWL可为Vdd的倍数(例如，N1*Vdd，其中N1为大于1的实数)。在一些实施例中，字线驱动器432可在Vdd为相对较低值时供应比Vdd大约40％到100％的电压。本发明的实施例不限于此范围，且从字线驱动器432输出的字线电压VWL大体上可为较高的。
然而，当VWL随增加的Vdd而增加时，可存在各种电路元件遭损坏的可能。举例来说，如果VWL增加到将超过字线晶体管(或存取晶体管)410、MTJ 405或耦合在位单元中的其它元件的击穿电压的电平，那么可损坏存储器。因此，字线驱动器432能够在两个区域中操作：低Vdd区域和高Vdd区域。在被称为转变电压Vtran的Vdd值下发生操作区域之间的转变，Vtran与字线晶体管410、MTJ 405或耦合在位单元中的其它元件的击穿电压有关。
在低Vdd区域(Vdd＜Vtran)中，可由字线驱动器432以高于Vdd的电压(例如，上文所论述的Vdd的倍数)输出VWL，或可由字线驱动器432进一步调节VWL。在高Vdd区域(Vdd＞Vtran)中，可将VWL维持在或低于极限电压电平WL_lim，以防止字线晶体管410、MTJ 405或耦合在位单元中的其它元件的击穿并提供存储器的安全操作。在此区域中，字线驱动器432可将VWL维持在相对恒定的电平(例如，在转变点Vdd＝Vtran处等于或接近WL_lim)。举例来说，字线驱动器432可包括箝位电路等，以箝制VWL使其处于转变电压并防止MTJ 405随Vdd增加而击穿。或者，字线驱动器432可进一步使字线电压Vpp减小到较低电平，从而在转变电压之后产生WL电压VWL的负斜率(例如，参见图6)。将了解，术语‘高Vdd’和‘低Vdd’(在施加到不同操作区域时)是相对术语，且其本身并不希望将任何特定绝对电压值或范围给予其相应操作区域，因为这些电压可基于电路元件的性质(例如，如上文所论述的击穿电压)而变化。
图6为说明针对Vdd的各种值而施加于字线晶体管处的字线电压的曲线图600。如所说明，参考线610为Vdd。在低Vdd区域(即，Vdd小于Vtran的区域)中，字线电压VWL按比例大于Vdd。根据本发明的一个实施例，在高Vdd区域(即，Vdd大于Vtran的区域)中，可将VWL维持在大体上恒定的电平。或者，根据本发明的另一实施例，如620中所说明，可减小VWL。这确保VWL将不会致使写入电压超过MTJ击穿电压和/或损坏存储器中的其它元件。
如上文所论述，可使用大于核心电压的抽运电压Vpp、内部电源电压(例如，在嵌入式应用中)或外部电源电压而产生WL电压VWL。因此，曲线图600仅出于说明的目的而提供且并不希望限制本发明的实施例。举例来说，在低Vdd区域中，字线电压620可为Vdd的倍数(例如，N1*Vdd，其中N1为大于1的实数)，且随着Vdd增加到Vtran，字线电压620与Vdd之间的差值将为递增函数。在高Vdd区域中，写入电压可为产生小于击穿电压的字线电压VWL的所要固定值或抽运电压Vpp的倍数(例如，N2*Vpp，其中N2为小于1的实数)。然而，不管用于产生WL电压VWL的策略如何，只要VWL大于低电压(Vdd＜Vtran)下的Vdd且针对高Vdd电压(Vdd＞Vtran)而维持成低于击穿电压或预定电压，便可实现在改善性能的同时降低无效写入操作和/或对系统组件的潜在损坏的可能。
返回参看图4A和图4B，字线驱动器432可经配置以向字线供应不同电压电平，并限制WL电压VWL以避免达到MTJ击穿电压。字线驱动器432可包括用以针对Vdd＜Vtran产生第一电压(例如，VWL＞Vdd)的逻辑，和用以针对Vdd＞Vtran产生第二电压电平(例如，VWL＜Vpp)的逻辑。可通过经配置以将字线电压维持在或低于所要阈值以避免MTJ击穿的逻辑来产生第二电压电平。可从集成电源(例如，从电力管理集成电路或从其它外部供应器)供应VWL。或者，可使用(例如)抽运电路来从Vdd产生VWL，如此项技术中所已知的。
图7说明根据本发明的一个实施例的图4A和图4B的字线驱动器的抽运电路设计。
如所展示，字线驱动器432包括电平检测器702和Vpp电荷泵704以将WL电压VWL作为抽运电压Vpp输出。电平检测器702基于所供应的Vdd输入来针对操作条件确定Vpp的适当电平(图6说明实例Vdd对Vpp的关系)并根据来自Vpp泵704的反馈信号来控制Vpp泵704输出所要Vpp电压电平。如此项技术中所已知，电平检测器704可经设计以(例如)根据图6的VWL曲线620而输出所述输入的所要函数(包括递增函数或递减函数以及箝位函数)。电平检测器和电荷泵是此项技术中众所周知的，且因此将省略此处的进一步描述。
鉴于前文，将了解，本发明的实施例还可包括用于执行本文所描述的功能、动作序列和/或算法的方法。举例来说，图8说明根据本发明的实施例的用于自旋转移力矩磁阻随机存取存储器(STT-MRAM)中的读取和写入操作的方法。所述方法包括：在写入操作期间向位单元的字线晶体管的栅极施加第一电压，其中所述第一电压在电源电压低于转变电压的情况下高于所述电源电压(框802)；以及在写入操作期间向所述字线晶体管施加第二电压，其中所述第一电压在所述电源电压高于转变电压的情况下低于所述电源电压(框808)。所述方法可进一步包括：在超过转变电压时箝制所述字线电压使其处于或低于极限电压，以提供第二电压(框804)或在达到所述转变电压之后减小第二电压以提供所述第二电压(框806)。
尽管前述揭示内容展示本发明的说明性实施例，但应注意，在不脱离如由所附权利要求书界定的本发明的实施例的范围的情况下，可在本文中进行各种改变和修改。举例来说，可适当地改变对应于待激活的晶体管/电路的特定逻辑信号以实现所揭示的功能性，因为晶体管/电路可修改成互补装置(例如，互换PMOS和NMOS装置)。同样，不需要以任何特定次序执行根据本文中所描述的本发明的实施例的方法的功能、步骤和/或动作。此外，尽管可以单数形式描述或主张本发明的元件，但除非明确陈述限于单数形式，否则预期复数形式。

Claims (20)

1.一种自旋转移力矩磁阻随机存取存储器(STT-MRAM)，其包含：
位单元，其具有磁性隧道结(MTJ)和字线晶体管，其中所述位单元耦合到位线和源极线；以及
字线驱动器，其耦合到所述字线晶体管的栅极，其中所述字线驱动器经配置以：
提供比电源电压大的字线电压，所述电源电压低于所述电源电压的转变电压；且针对高于所述转变电压的电源电压提供小于所述电源电压的电压。
2.根据权利要求1所述的STT-MRAM，其中在达到所述转变电压之后，所述字线电压被箝制处于或低于极限电压。
3.根据权利要求2所述的STT-MRAM，其中在达到所述转变电压之后，所述字线电压被降低。
4.根据权利要求1所述的STT-MRAM，其中所述转变电压表示低Vdd区域与高Vdd区域之间的转变。
5.根据权利要求1所述的STT-MRAM，其进一步包含：
写入驱动器，其经配置以向所述位单元提供电信号以将逻辑状态存储于所述位单元中；以及
至少一个写入隔离元件，其与所述写入驱动器串联耦合在所述位线与源极线之间，其中所述写入隔离元件经配置以在读取操作期间隔离所述写入驱动器。
6.根据权利要求4所述的STT-MRAM，其中所述写入驱动器包含：
第一和第二反相器，其串联耦合在数据输入端与所述位线之间；以及
第三反相器，其串联耦合在所述数据输入端与所述源极线之间。
7.根据权利要求1所述的STT-MRAM，其进一步包含：
读取隔离元件，其插入在所述位单元与读出放大器之间，其中所述隔离元件经配置以在写入操作期间选择性地使所述读出放大器与所述位线隔离。
8.根据权利要求6所述的STT-MRAM，其中所述读取隔离元件为开关、传输门或多路复用器中的至少一者。
9.根据权利要求1所述的STT-MRAM，其进一步包含：
电压泵电路，其经配置以从所述电源电压产生所述字线电压。
10.根据权利要求9所述的STT-MRAM，其进一步包含：
电平检测器，其经配置以控制所述电压泵电路从所述电源电压产生所述字线电压。
11.一种用于自旋转移力矩磁阻随机存取存储器(STT-MRAM)中的读取和写入操作的方法，其包含：
在写入操作期间向位单元的字线晶体管的栅极施加第一电压，其中所述第一电压在电源电压低于转变电压的情况下高于所述电源电压；以及
在写入操作期间向所述字线晶体管施加第二电压，其中所述第二电压在所述电源电压高于转变电压的情况下低于所述电源电压。
12.根据权利要求11所述的方法，其进一步包含：
在超过所述转变电压时箝制所述字线电压使其处于或小于极限电压，以提供所述第二电压。
13.根据权利要求11所述的方法，其进一步包含：
在达到所述转变电压之后减小所述第二电压，以提供所述第二电压。
14.根据权利要求11所述的方法，其中所述转变电压表示低Vdd区域与高Vdd区域之间的转变。
15.根据权利要求11所述的方法，其进一步包含：
使用电荷泵电路抽运所述电源电压以产生所述第一电压。
16.一种自旋转移力矩磁阻随机存取存储器(STT-MRAM)，其包含：
用于在写入操作期间向位单元的字线晶体管的栅极施加第一电压的装置，其中所述第一电压在电源电压低于转变电压的情况下高于所述电源电压；以及
用于在写入操作期间向所述字线晶体管施加第二电压的装置，其中所述第二电压在所述电源电压高于转变电压的情况下低于所述电源电压。
17.根据权利要求16所述的STT-MRAM，其进一步包含：
用于在达到所述转变电压之后箝制所述字线电压使其处于或小于极限电压以提供所述第二电压的装置。
18.根据权利要求16所述的STT-MRAM，其进一步包含：
用于在达到所述转变电压之后减小所述第二电压以提供所述第二电压的装置。
19.根据权利要求16所述的STT-MRAM，其中所述转变电压表示低Vdd区域与高Vdd区域之间的转变。
20.根据权利要求16所述的STT-MRAM，其进一步包含：
用于使用电荷泵电路抽运所述电源电压以产生所述第一电压的装置。
CN200980144341.3A 2008-11-05 2009-11-04 Stt-mram中的字线电压控制 Active CN102203870B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/265,044 2008-11-05
US12/265,044 US8107280B2 (en) 2008-11-05 2008-11-05 Word line voltage control in STT-MRAM
PCT/US2009/063245 WO2010053970A1 (en) 2008-11-05 2009-11-04 Word line voltage control in stt-mram

Publications (2)

Publication Number Publication Date
CN102203870A true CN102203870A (zh) 2011-09-28
CN102203870B CN102203870B (zh) 2015-04-22

Family

ID=41506459

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980144341.3A Active CN102203870B (zh) 2008-11-05 2009-11-04 Stt-mram中的字线电压控制

Country Status (9)

Country Link
US (1) US8107280B2 (zh)
EP (1) EP2353164B1 (zh)
JP (1) JP5185446B2 (zh)
KR (1) KR101257339B1 (zh)
CN (1) CN102203870B (zh)
BR (1) BRPI0921432B1 (zh)
ES (1) ES2532396T3 (zh)
TW (1) TWI436360B (zh)
WO (1) WO2010053970A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103326698A (zh) * 2012-03-22 2013-09-25 快捷半导体(苏州)有限公司 用于mosfet开关器件电压选择的方法和设备
CN103489474A (zh) * 2012-06-12 2014-01-01 三星电子株式会社 包括源极线电压产生器的磁阻存储器设备
CN105917410A (zh) * 2014-02-26 2016-08-31 英特尔公司 自旋转移矩存储器中的写入操作
CN104115228B (zh) * 2011-11-17 2017-08-25 艾沃思宾技术公司 写入驱动器电路和写入自旋矩mram的方法
CN107636762A (zh) * 2015-04-03 2018-01-26 海德威科技公司 使用mram堆叠设计实现的一次可编程存储器
CN108022617A (zh) * 2016-11-04 2018-05-11 财团法人工业技术研究院 可变电阻记忆体电路以及可变电阻记忆体电路的写入方法
CN109074835A (zh) * 2016-04-27 2018-12-21 索尼公司 半导体存储器件、驱动方法和电子设备
CN112863575A (zh) * 2019-11-12 2021-05-28 上海磁宇信息科技有限公司 具有磁性隧道结的非易失寄存器

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9728240B2 (en) * 2009-04-08 2017-08-08 Avalanche Technology, Inc. Pulse programming techniques for voltage-controlled magnetoresistive tunnel junction (MTJ)
KR101312366B1 (ko) * 2011-04-06 2013-09-26 에스케이하이닉스 주식회사 자기 메모리 장치를 위한 라이트 드라이버 회로 및 자기 메모리 장치
US9047965B2 (en) 2011-12-20 2015-06-02 Everspin Technologies, Inc. Circuit and method for spin-torque MRAM bit line and source line voltage regulation
US9543507B2 (en) 2012-04-12 2017-01-10 Intel Corporation Selector for low voltage embedded memory
US9672885B2 (en) 2012-09-04 2017-06-06 Qualcomm Incorporated MRAM word line power control scheme
US9443574B2 (en) 2012-10-31 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Memory architecture
KR20140107948A (ko) 2013-02-28 2014-09-05 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 프로세서와 시스템
US9691464B2 (en) * 2013-03-15 2017-06-27 Avalanche Technology, Inc. Fast programming of magnetic random access memory (MRAM)
US8792269B1 (en) * 2013-03-15 2014-07-29 Avalanche Technology, Inc. Fast programming of magnetic random access memory (MRAM)
US9298946B2 (en) 2013-09-09 2016-03-29 Qualcomm Incorporated Physically unclonable function based on breakdown voltage of metal-insulator-metal device
US10223026B2 (en) * 2013-09-30 2019-03-05 Vmware, Inc. Consistent and efficient mirroring of nonvolatile memory state in virtualized environments where dirty bit of page table entries in non-volatile memory are not cleared until pages in non-volatile memory are remotely mirrored
US10140212B2 (en) 2013-09-30 2018-11-27 Vmware, Inc. Consistent and efficient mirroring of nonvolatile memory state in virtualized environments by remote mirroring memory addresses of nonvolatile memory to which cached lines of the nonvolatile memory have been flushed
US10255216B1 (en) 2013-11-19 2019-04-09 Everspin Technologies, Inc. Multiplexed memory in a communication processing system
US9019754B1 (en) 2013-12-17 2015-04-28 Micron Technology, Inc. State determination in resistance variable memory
US9236560B1 (en) 2014-12-08 2016-01-12 Western Digital (Fremont), Llc Spin transfer torque tunneling magnetoresistive device having a laminated free layer with perpendicular magnetic anisotropy
US9281043B1 (en) 2014-12-24 2016-03-08 Intel Corporation Resistive memory write circuitry with bit line drive strength based on storage cell line resistance
WO2018026815A1 (en) 2016-08-01 2018-02-08 The Regents Of The University Of California Memory write and read assistance using negative differential resistance devices
KR102435906B1 (ko) 2017-06-26 2022-08-24 삼성전자주식회사 메모리 장치 및 메모리 장치의 동작 방법
US10360948B2 (en) 2017-06-26 2019-07-23 Samsung Electronics Co., Ltd. Memory device and operating method of memory device
WO2019005162A1 (en) * 2017-06-30 2019-01-03 Intel Corporation VOLATILE FILAMENT OXIDE FOR MAGNETIC TUNNEL JUNCTION MEMORY DEVICE (MTJ) AND METHODS OF FORMING THE SAME
KR102360213B1 (ko) 2017-09-06 2022-02-08 삼성전자주식회사 칩 사이즈를 감소한 저항성 메모리 장치 및 그 동작방법
US10326073B1 (en) 2017-12-29 2019-06-18 Spin Memory, Inc. Spin hall effect (SHE) assisted three-dimensional spin transfer torque magnetic random access memory (STT-MRAM)
US10693056B2 (en) 2017-12-28 2020-06-23 Spin Memory, Inc. Three-dimensional (3D) magnetic memory device comprising a magnetic tunnel junction (MTJ) having a metallic buffer layer
US10541268B2 (en) 2017-12-28 2020-01-21 Spin Memory, Inc. Three-dimensional magnetic memory devices
US10797233B2 (en) 2017-12-29 2020-10-06 Spin Memory, Inc. Methods of fabricating three-dimensional magnetic memory devices
US10424357B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction (MTJ) memory device having a composite free magnetic layer
US10347308B1 (en) 2017-12-29 2019-07-09 Spin Memory, Inc. Systems and methods utilizing parallel configurations of magnetic memory devices
US10403343B2 (en) 2017-12-29 2019-09-03 Spin Memory, Inc. Systems and methods utilizing serial configurations of magnetic memory devices
US10803916B2 (en) 2017-12-29 2020-10-13 Spin Memory, Inc. Methods and systems for writing to magnetic memory devices utilizing alternating current
US10770510B2 (en) * 2018-01-08 2020-09-08 Spin Memory, Inc. Dual threshold voltage devices having a first transistor and a second transistor
US10192789B1 (en) 2018-01-08 2019-01-29 Spin Transfer Technologies Methods of fabricating dual threshold voltage devices
US10497415B2 (en) 2018-01-08 2019-12-03 Spin Memory, Inc. Dual gate memory devices
US10319424B1 (en) 2018-01-08 2019-06-11 Spin Memory, Inc. Adjustable current selectors
US10192788B1 (en) 2018-01-08 2019-01-29 Spin Transfer Technologies Methods of fabricating dual threshold voltage devices with stacked gates
US10192787B1 (en) 2018-01-08 2019-01-29 Spin Transfer Technologies Methods of fabricating contacts for cylindrical devices
US10692556B2 (en) 2018-09-28 2020-06-23 Spin Memory, Inc. Defect injection structure and mechanism for magnetic memory
US10878870B2 (en) 2018-09-28 2020-12-29 Spin Memory, Inc. Defect propagation structure and mechanism for magnetic memory
CN112199041B (zh) * 2020-09-24 2022-05-17 浙江驰拓科技有限公司 存储元件、存储电路、数据存取方法及数据存取装置
US11398262B1 (en) 2021-04-16 2022-07-26 Sandisk Technologies Llc Forced current access with voltage clamping in cross-point array

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3085782B2 (ja) * 1992-05-29 2000-09-11 株式会社東芝 半導体記憶装置
JP2000285672A (ja) * 1999-03-26 2000-10-13 Fujitsu Ltd メモリデバイス
US6724652B2 (en) * 2002-05-02 2004-04-20 Micron Technology, Inc. Low remanence flux concentrator for MRAM devices
JP2004079033A (ja) * 2002-08-12 2004-03-11 Renesas Technology Corp 不揮発性半導体記憶装置
KR100448246B1 (ko) * 2002-09-09 2004-09-13 주식회사 하이닉스반도체 고전압 제어 장치
JP2004118923A (ja) * 2002-09-25 2004-04-15 Toshiba Corp 磁気ランダムアクセスメモリ
WO2004061854A1 (ja) * 2003-01-06 2004-07-22 Nec Corporation 半導体記憶装置
KR100542709B1 (ko) * 2003-05-29 2006-01-11 주식회사 하이닉스반도체 반도체 메모리 소자의 부스팅 회로
JP2005101466A (ja) * 2003-09-26 2005-04-14 Renesas Technology Corp 半導体記憶装置
JP4962828B2 (ja) * 2004-08-25 2012-06-27 マイクロン テクノロジー， インク． ワード線ドライバ回路およびこれを利用する方法
JP4247170B2 (ja) * 2004-09-02 2009-04-02 株式会社東芝 半導体記憶装置
US7085190B2 (en) * 2004-09-16 2006-08-01 Stmicroelectronics, Inc. Variable boost voltage row driver circuit and method, and memory device and system including same
JP4957913B2 (ja) * 2005-11-17 2012-06-20 日本電気株式会社 半導体集積回路
JP2007184063A (ja) * 2006-01-10 2007-07-19 Renesas Technology Corp 不揮発性半導体記憶装置
US7515457B2 (en) * 2006-02-24 2009-04-07 Grandis, Inc. Current driven memory cells having enhanced current and enhanced current symmetry
KR100816748B1 (ko) * 2006-03-16 2008-03-27 삼성전자주식회사 프로그램 서스펜드/리줌 모드를 지원하는 상 변화 메모리장치 및 그것의 프로그램 방법
US7345912B2 (en) * 2006-06-01 2008-03-18 Grandis, Inc. Method and system for providing a magnetic memory structure utilizing spin transfer
US7742329B2 (en) * 2007-03-06 2010-06-22 Qualcomm Incorporated Word line transistor strength control for read and write in spin transfer torque magnetoresistive random access memory
US8133745B2 (en) * 2007-10-17 2012-03-13 Magic Technologies, Inc. Method of magnetic tunneling layer processes for spin-transfer torque MRAM

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104115228B (zh) * 2011-11-17 2017-08-25 艾沃思宾技术公司 写入驱动器电路和写入自旋矩mram的方法
CN103326698B (zh) * 2012-03-22 2016-01-13 快捷半导体(苏州)有限公司 用于mosfet开关器件电压选择的方法和设备
CN103326698A (zh) * 2012-03-22 2013-09-25 快捷半导体(苏州)有限公司 用于mosfet开关器件电压选择的方法和设备
CN103489474A (zh) * 2012-06-12 2014-01-01 三星电子株式会社 包括源极线电压产生器的磁阻存储器设备
CN103489474B (zh) * 2012-06-12 2017-07-18 三星电子株式会社 包括源极线电压产生器的磁阻存储器设备
CN105917410B (zh) * 2014-02-26 2018-10-23 英特尔公司 自旋转移矩存储器中的写入操作
CN105917410A (zh) * 2014-02-26 2016-08-31 英特尔公司 自旋转移矩存储器中的写入操作
CN107636762A (zh) * 2015-04-03 2018-01-26 海德威科技公司 使用mram堆叠设计实现的一次可编程存储器
CN107636762B (zh) * 2015-04-03 2022-01-04 台湾积体电路制造股份有限公司 使用mram堆叠设计实现的一次可编程存储器
CN109074835A (zh) * 2016-04-27 2018-12-21 索尼公司 半导体存储器件、驱动方法和电子设备
CN109074835B (zh) * 2016-04-27 2023-05-23 索尼公司 半导体存储器件、驱动方法和电子设备
CN108022617A (zh) * 2016-11-04 2018-05-11 财团法人工业技术研究院 可变电阻记忆体电路以及可变电阻记忆体电路的写入方法
CN112863575A (zh) * 2019-11-12 2021-05-28 上海磁宇信息科技有限公司 具有磁性隧道结的非易失寄存器
CN112863575B (zh) * 2019-11-12 2023-12-29 上海磁宇信息科技有限公司 具有磁性隧道结的非易失寄存器

Also Published As

Publication number Publication date
KR101257339B1 (ko) 2013-04-23
JP2012506602A (ja) 2012-03-15
JP5185446B2 (ja) 2013-04-17
ES2532396T3 (es) 2015-03-26
BRPI0921432A2 (pt) 2018-05-29
EP2353164B1 (en) 2014-12-17
KR20110093865A (ko) 2011-08-18
TWI436360B (zh) 2014-05-01
EP2353164A1 (en) 2011-08-10
US20100110775A1 (en) 2010-05-06
BRPI0921432B1 (pt) 2020-10-06
US8107280B2 (en) 2012-01-31
TW201030745A (en) 2010-08-16
CN102203870B (zh) 2015-04-22
WO2010053970A1 (en) 2010-05-14

Similar Documents

Publication Publication Date Title
CN102203870B (zh) Stt-mram中的字线电压控制
CN101641746B (zh) 用于自旋转移力矩磁阻随机存取存储器中的读取和写入的字线晶体管强度控制
CN101627435B (zh) 用于自旋转移力矩磁阻随机存取存储器的读取干扰减少电路
US8582353B2 (en) Nonvolatile memory device
CN102282621B (zh) 自旋转移力矩磁阻随机存取存储器内的位线电压控制
EP2308050B1 (en) Write operation for spin transfer torque magnetoresistive random access memory with reduced bit cell size
US8159864B2 (en) Data integrity preservation in spin transfer torque magnetoresistive random access memory
CN101878506A (zh) 用于自旋转移力矩磁阻随机存取存储器中的读取操作的接地电平预充电位线方案
US7894248B2 (en) Programmable and redundant circuitry based on magnetic tunnel junction (MTJ)
KR102066836B1 (ko) 스핀-토크 mram에 기록하는 기록 구동기 회로 및 방법
US8411493B2 (en) Selection device for a spin-torque transfer magnetic random access memory
KR20140107478A (ko) 스핀-토크 mram의 비트 라인 및 소스 라인 전압 조절을 위한 회로 및 방법
KR20110077569A (ko) 비휘발성 메모리 장치
Zheng et al. High density Flash-like cross-point MRAM

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant