CN112199041B - 存储元件、存储电路、数据存取方法及数据存取装置 - Google Patents

存储元件、存储电路、数据存取方法及数据存取装置 Download PDF

Info

Publication number
CN112199041B
CN112199041B CN202011018008.2A CN202011018008A CN112199041B CN 112199041 B CN112199041 B CN 112199041B CN 202011018008 A CN202011018008 A CN 202011018008A CN 112199041 B CN112199041 B CN 112199041B
Authority
CN
China
Prior art keywords
data
tunnel junction
magnetic tunnel
stored
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011018008.2A
Other languages
English (en)
Other versions
CN112199041A (zh
Inventor
熊保玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hikstor Technology Co Ltd
Original Assignee
Hikstor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hikstor Technology Co Ltd filed Critical Hikstor Technology Co Ltd
Priority to CN202011018008.2A priority Critical patent/CN112199041B/zh
Priority to PCT/CN2020/142223 priority patent/WO2022062264A1/zh
Publication of CN112199041A publication Critical patent/CN112199041A/zh
Application granted granted Critical
Publication of CN112199041B publication Critical patent/CN112199041B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本申请公开了一种存储元件、存储电路、数据存取方法及数据存取装置。该元件包括：磁隧道结，选通器件和缓冲器，其中，磁隧道结的第一端与目标电源的第一端连接；选通器件的第一端与磁隧道结的第二端连接，选通器件的第二端与目标电源的第二端连接；缓冲器的输入端与目标点位连接，缓冲器的输出端连接数据输出引脚，其中，目标点位为连接磁隧道结和选通器件的线路上的点位。通过本申请，解决了相关技术中使用磁隧道结作为一次性可编程元件来存储信息时，在经过高温封装工艺后存储的信息容易丢失的问题。

Description

存储元件、存储电路、数据存取方法及数据存取装置
技术领域
本申请涉及存储器件技术领域，具体而言，涉及一种存储元件、存储电路、数据存取方法及数据存取装置。
背景技术
OTP作为一种一次编程器件，通常用来存放芯片上电时的配置信息，如trim信息，失效地址，器件ID和制造ID等。
在相关技术中，使用MTJ作为OTP来存储上电配置信息，但该方式存在以下问题，MTJ低阻态和高阻态分别对应存0和1，器件对温度敏感，在高温封装工艺后，存储在MTJ里的信息会发生丢失，而OTP对可靠性要求极高，使用MTJ作为OTP来存储难以满足存储要求。
针对相关技术中使用磁隧道结作为一次性可编程元件来存储信息时，在经过高温封装工艺后存储的信息容易丢失的问题，目前尚未提出有效的解决方案。
发明内容
本申请提供一种存储元件、存储电路、数据存取方法及数据存取装置，以解决相关技术中使用磁隧道结作为一次性可编程元件来存储信息时，在经过高温封装工艺后存储的信息容易丢失的问题。
根据本申请的一个方面，提供了一种存储元件。该元件包括：磁隧道结，选通器件和缓冲器，其中，磁隧道结的第一端与目标电源的第一端连接；选通器件的第一端与磁隧道结的第二端连接，选通器件的第二端与目标电源的第二端连接；缓冲器的输入端与目标点位连接，缓冲器的输出端连接数据输出引脚，其中，目标点位为连接磁隧道结和选通器件的线路上的点位。
可选地，选通器件为晶体管，其中，晶体管的漏极与磁隧道结的第二端连接，晶体管的栅极与目标电源的第二端连接，晶体管的源极与地连接。
可选地，在存储高电平数据时，控制目标电源输出的电压大于磁隧道结的击穿电压。
可选地，在读取数据时，控制目标电源输出的电压小于磁隧道结的击穿电压。
根据本申请的另一方面，提供了一种存储电路。该电路包括：多个上述的存储元件。
根据本申请的一个方面，提供了一种数据存取方法。该方法包括：判断待存储的数据是否为高电平数据；在待存储的数据为高电平数据的情况下，通过控制上述的存储元件中的目标电源输出的电压击穿磁隧道结，以存储高电平数据。
可选地，在存储待存储的数据之后，该方法还包括：控制存储元件中的目标电源输出目标电压，其中，目标电压小于磁隧道结的击穿电压；获取存储元件中的缓冲器的输出结果，并将输出结果确定为读取存储元件中存储的数据的结果。
根据本申请的一个方面，提供了一种数据存取方法。该方法包括：获取待存储数据的二进制代码；在上述的存储电路的多个存储元件中，依次存储二进制代码对应的各个电平数据，其中，对存储元件执行击穿磁隧道结的操作以存储高电平数据。
可选地，在存储待存储数据之后，该方法还包括：控制存储电路的各个单元中的目标电源输出目标电压，其中，目标电压小于磁隧道结的击穿电压；获取各个存储元件中的缓冲器的输出结果，得到多个输出结果；将多个输出结果确定为读取存储元件中存储的数据的结果。
根据本申请的另一方面，提供了一种数据存取装置。该装置包括：判断单元，用于判断待存储的数据是否为高电平数据；第一存储元件，用于在待存储的数据为高电平数据的情况下，通过控制上述的存储元件中的目标电源输出的电压击穿磁隧道结，以存储高电平数据。
根据本申请的另一方面，提供了一种数据存取装置。该装置包括：第一获取单元，用于获取待存储数据的二进制代码；第二存储元件，用于在上述的存储电路的多个存储元件中，依次存储二进制代码对应的各个电平数据，其中，对存储元件执行击穿磁隧道结的操作以存储高电平数据。
根据本发明实施例的另一方面，还提供了一种非易失性存储介质，非易失性存储介质包括存储的程序，其中，程序运行时控制非易失性存储介质所在的设备执行一种数据存取方法。
根据本发明实施例的另一方面，还提供了一种电子装置，包含处理器和存储器；存储器中存储有计算机可读指令，处理器用于运行计算机可读指令，其中，计算机可读指令运行时执行一种数据存取方法。
通过本申请，通过磁隧道结，选通器件和缓冲器，其中，磁隧道结的第一端与目标电源的第一端连接；选通器件的第一端与磁隧道结的第二端连接，选通器件的第二端与目标电源的第二端连接；缓冲器的输入端与目标点位连接，缓冲器的输出端连接数据输出引脚，其中，目标点位为连接磁隧道结和选通器件的线路上的点位，解决了相关技术中使用磁隧道结作为一次性可编程元件来存储信息时，在经过高温封装工艺后存储的信息容易丢失的问题。进而达到了提高一次性可编程元件存储信息的准确性的效果。
附图说明
构成本申请的一部分的附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1是根据本申请实施例提供的存储元件的结构示意图；
图2是根据本申请实施例提供的存储元件进行存储数据的示意图；
图3是根据本申请实施例提供的存储元件进行读取数据的示意图一；
图4是根据本申请实施例提供的存储元件进行读取数据的示意图二；
图5是根据本申请实施例提供的数据存取方法的流程图；
图6是根据本申请实施例提供的另一种数据存取方法的流程图；
图7是根据本申请实施例提供的数据存取装置的示意图；以及
图8是根据本申请实施例提供的另一种数据存取装置的示意图。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
为了便于描述，以下对本申请实施例涉及的部分名词或术语进行说明：
OTP：一次编程器件。
MTJ：磁隧道结。
图1是根据本申请实施例的存储元件的示意图。如图1所示，该存储元件包括：
磁隧道结，选通器件和缓冲器，其中，磁隧道结的第一端与目标电源的第一端连接；选通器件的第一端与磁隧道结的第二端连接，选通器件的第二端与目标电源的第二端连接；缓冲器的输入端与目标点位连接，缓冲器的输出端连接数据输出引脚，其中，目标点位为连接磁隧道结和选通器件的线路上的点位。
选通器件的类型不做限定，可选地，在本申请实施例提供的存储元件中，选通器件为晶体管，其中，晶体管的漏极与磁隧道结的第二端连接，晶体管的栅极与目标电源的第二端连接，晶体管的源极与地连接。
具体地，如图1所示，磁隧道结即为图中的MTJ，选通器件可以为NMOS管，具体地，可以为厚栅管，缓冲器即buffer，即为图中的buf，数据输出引脚即为图中的DOUT。
在器件连接上，MTJ的一端接位线BL，另一端接源线SL；SL还接NMOS的漏端，NMOS的栅端接WL，源端接地；SL还接缓冲器的输入，缓冲器的输出接DOUT。
存储元件存取数据的原理为，根据MTJ的阻值判断存储的数据，MTJ和选通器件相当于串联，在串联器件两端加电压，获取选通器件分压情况，根据选通器件分压与中间电压的比较结果判断存储元件中存储的是0还是1。
本申请实施例提供的数据存取方法，通过磁隧道结，选通器件和缓冲器，其中，磁隧道结的第一端与目标电源的第一端连接；选通器件的第一端与磁隧道结的第二端连接，选通器件的第二端与目标电源的第二端连接；缓冲器的输入端与目标点位连接，缓冲器的输出端连接数据输出引脚，其中，目标点位为连接磁隧道结和选通器件的线路上的点位，解决了相关技术中使用磁隧道结作为一次性可编程元件来存储信息时，在经过高温封装工艺后存储的信息容易丢失的问题。进而达到了提高一次性可编程元件存储信息的准确性的效果。
存储元件可以用于存储信息，可选地，在本申请实施例提供的存储元件中，在存储高电平数据时，控制目标电源输出的电压大于磁隧道结的击穿电压。
需要说明的是，常规情况下，MTJ为RP(低阻态)或RAP(高阻态)，MTJ的阻值为几千欧姆，在MTJ两端加击穿电压后，MTJ短路，MTJ此时呈现出几百欧姆的电阻。
也即，在不对MTJ进行击穿的情况下，MTJ为低阻态或高阻态，存储元件可以存储“0”；当MTJ呈击穿状态时，MTJ的阻值小，存储元件存储可以“1”。
因而，在编程操作时，在需要存储高电平数据的情况下，如图2所示，为WL和BL上加高电压VPE，MTJ两端流过的电流为IPE，将MTJ击穿。
可选地，在本申请实施例提供的存储元件中，在读取数据时，控制目标电源输出的电压小于磁隧道结的击穿电压。
如图3所示，在读操作时，WL和BL上加低电压VR，MTJ两端流过的电流为IRD。当MTJ为RP或RAP态时，VR主要由MTJ分压，SL为低电平，经过缓冲器后输出DOUT为低电平“0”。
如图4所示，当MTJ为击穿状态时，由于MTJ电阻很小，VR主要由NMOS管分压，SL为高电平，经过缓冲器后输出DOUT为高电平“1”。
通过本申请实施例，利用MTJ的击穿特性，解决了MTJ作为OTP时经过高温封装后数据丢失的问题，元件制作工艺简单。且电路结构简单，不需要灵敏放大器和参考电阻。
根据本申请的实施例，还提供了一种存储电路。该存储电路包括：多个上述的存储元件。
需要说明的是，每个上述存储元件可以存储一个电平数据，在存储较长的上电信息时，可以采用多个存储元件组合成存储电路，从而可以同时存储多个不同的电平数据构成的上电信息，在读出数据时，多个存储元件可作为阵列并行读出数据。
图5是根据本申请实施例的数据存取方法的流程图。如图5所示，该方法包括以下步骤：
步骤S501，判断待存储的数据是否为高电平数据。
需要说明的是，在存储元件中的磁隧道结(MTJ)为低阻态或高阻态时，MTJ的阻值为几千欧姆，存储元件存储“0”；当MTJ为击穿状态时，MTJ的阻值为几百欧姆，存储元件存储“1”。
步骤S502，在待存储的数据为高电平数据的情况下，通过控制上述的存储元件中的目标电源输出的电压击穿磁隧道结，以存储高电平数据。
具体地，存储的操作即为编程操作，在待存储的数据为高电平数据的情况下，如图2所示，在编程操作时，为WL和BL上加高电压VPE，VPE大于MTJ的击穿电压，MTJ两端流过的电流为IPE，将MTJ击穿，从而存储高电平数据。
此外，在待存储的数据为低电平数据的情况下，无需进行击穿操作，保持MTJ的高阻态或低阻态。由于MTJ硬击穿短路后的阻值只有几百欧，而低阻态和高阻态均为几千欧，都比击穿电阻高，因而，高阻态和低阻态均可以存储低电平数据。
可以对读入存储元件的数据进行读取，可选地，在本申请实施例提供的数据存取方法中，在存储待存储的数据之后，该方法还包括：控制存储元件中的目标电源输出目标电压，其中，目标电压小于磁隧道结的击穿电压；获取存储元件中的缓冲器的输出结果，并将输出结果确定为读取存储元件中存储的数据的结果。
具体地，如图3所示，在读操作时，为WL和BL上加电压VR，VR小于MTJ的击穿电压，缓冲器的电源电压为VR，MTJ两端流过的电流为IRD。当MTJ为RP或RAP态时，VR主要由MTJ分压，SL为低电平，经过缓冲器后输出DOUT为低电平“0”；当MTJ为击穿状态时，由于MTJ电阻很小，VR主要由NMOS管分压，SL为高电平，经过缓冲器后输出DOUT为高电平“1”。
本申请实施例提供的数据存取方法，通过判断待存储的数据是否为高电平数据；在待存储的数据为高电平数据的情况下，通过控制上述的存储元件中的目标电源输出的电压击穿磁隧道结，以存储高电平数据，解决了相关技术中使用磁隧道结作为一次性可编程元件来存储信息时，在经过高温封装工艺后存储的信息容易丢失的问题。进而达到了提高一次性可编程元件存储信息的准确性的效果。
图6是根据本申请实施例的数据存取方法的流程图。如图6所示，该方法包括以下步骤：
步骤S601，获取待存储数据的二进制代码。
具体地，先获取待存储的芯片上电配置数据，并将该数据转化为二进制代码。
步骤S602，在上述的存储电路的多个存储元件中，依次存储二进制代码对应的各个电平数据，其中，对存储元件执行击穿磁隧道结的操作以存储高电平数据。
具体地，存储电路中的每个存储元件默认存储“0”，编程操作时存储“1”，具体地，编程时加高电压，击穿存储元件的磁隧道结。
例如，二进制代码为“10010”，对存储电路的前5个存储元件中的第一个存储元件和第四个存储元件执行击穿操作，对第二、第三、第五个存储元件保持高阻态或低阻态，从而完成“10010”的存储。
可选地，在本申请实施例提供的数据存取方法中，在存储待存储数据之后，该方法还包括：控制存储电路的各个单元中的目标电源输出目标电压，其中，目标电压小于磁隧道结的击穿电压；获取各个存储元件中的缓冲器的输出结果，得到多个输出结果；将多个输出结果确定为读取存储元件中存储的数据的结果。
具体地，在进行数据读取时，不需要对MTJ候选击穿，加低压VR，当MTJ为RP或RAP态时，VR主要由MTJ分压，SL为低电平，经过缓冲器后输出DOUT为低电平“0”；当MTJ为击穿状态时，由于MTJ电阻很小，VR主要由NMOS管分压，SL为高电平，经过缓冲器后输出DOUT为高电平“1”。
本申请实施例提供的数据存取方法，通过获取待存储数据的二进制代码；在上述的存储电路的多个存储元件中，依次存储二进制代码对应的各个电平数据，其中，对存储元件执行击穿磁隧道结的操作以存储高电平数据，解决了相关技术中使用磁隧道结作为一次性可编程元件来存储信息时，在经过高温封装工艺后存储的信息容易丢失的问题。进而达到了提高一次性可编程元件存储信息的准确性的效果。
需要说明的是，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
本申请实施例还提供了一种数据存取装置，需要说明的是，本申请实施例的数据存取装置可以用于执行本申请实施例所提供的用于数据存取方法。以下对本申请实施例提供的数据存取装置进行介绍。
图7是根据本申请实施例的数据存取装置的示意图。如图7所示，该装置包括：判断单元71和第一存储元件72。
具体地，判断单元71，用于判断待存储的数据是否为高电平数据。
第一存储元件72，用于在待存储的数据为高电平数据的情况下，通过控制上述的存储元件中的目标电源输出的电压击穿磁隧道结，以存储高电平数据。
可选地，在本申请实施例提供的数据存取装置中，该装置还包括：第一输出单元，用于在存储待存储的数据之后，控制存储元件中的目标电源输出目标电压，其中，目标电压小于磁隧道结的击穿电压；第一确定单元，用于获取存储元件中的缓冲器的输出结果，并将输出结果确定为读取存储元件中存储的数据的结果。
本申请实施例提供的数据存取装置，通过判断单元71，用于判断待存储的数据是否为高电平数据；第一存储元件72，用于在待存储的数据为高电平数据的情况下，通过控制上述的存储元件中的目标电源输出的电压击穿磁隧道结，以存储高电平数据，解决了相关技术中使用磁隧道结作为一次性可编程元件来存储信息时，在经过高温封装工艺后存储的信息容易丢失的问题，进而达到了提高一次性可编程元件存储信息的准确性的效果。
数据存取装置包括处理器和存储器，上述判断单元71和第一存储元件72等均作为程序单元存储在存储器中，由处理器执行存储在存储器中的上述程序单元来实现相应的功能。
图8是根据本申请实施例的数据存取装置的示意图。如图8所示，该装置包括：第一获取单元81和第二存储元件82。
具体地，第一获取单元81，用于获取待存储数据的二进制代码。
第二存储元件82，用于在上述的存储电路的多个存储元件中，依次存储二进制代码对应的各个电平数据，其中，对存储元件执行击穿磁隧道结的操作以存储高电平数据。
可选地，在本申请实施例提供的数据存取装置中，该装置还包括：第二输出单元，用于在存储待存储数据之后，分别控制存储电路的各个单元中的目标电源输出目标电压，其中，目标电压小于磁隧道结的击穿电压；第二获取单元，用于获取各个存储元件中的缓冲器的输出结果，得到多个输出结果；第二确定单元，用于将多个输出结果确定为读取存储元件中存储的数据的结果。
本申请实施例提供的数据存取装置，通过第一获取单元81，用于获取待存储数据的二进制代码；第二存储元件82，用于在上述的存储电路的多个存储元件中，依次存储二进制代码对应的各个电平数据，其中，对存储元件执行击穿磁隧道结的操作以存储高电平数据，解决了相关技术中使用磁隧道结作为一次性可编程元件来存储信息时，在经过高温封装工艺后存储的信息容易丢失的问题，进而达到了提高一次性可编程元件存储信息的准确性的效果。
所述数据存取装置包括处理器和存储器，上述第一获取单元81和第二存储元件82等均作为程序单元存储在存储器中，由处理器执行存储在存储器中的上述程序单元来实现相应的功能。
处理器中包含内核，由内核去存储器中调取相应的程序单元。内核可以设置一个或以上，通过调整内核参数来解决相关技术中使用磁隧道结作为一次性可编程元件来存储信息时，在经过高温封装工艺后存储的信息容易丢失的问题。
存储器可能包括计算机可读介质中的非永久性存储器，随机存取存储器(RAM)和/或非易失性内存等形式，如只读存储器(ROM)或闪存(flash RAM)，存储器包括至少一个存储芯片。
本申请实施例还提供了一种非易失性存储介质，非易失性存储介质包括存储的程序，其中，程序运行时控制非易失性存储介质所在的设备执行一种数据存取方法。
本申请实施例还提供了一种电子装置，包含处理器和存储器；存储器中存储有计算机可读指令，处理器用于运行计算机可读指令，其中，计算机可读指令运行时执行一种数据存取方法。本文中的电子装置可以是服务器、PC、PAD、手机等。
本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
在一个典型的配置中，计算设备包括一个或多个处理器(CPU)、输入/输出接口、网络接口和内存。
存储器可能包括计算机可读介质中的非永久性存储器，随机存取存储器(RAM)和/或非易失性内存等形式，如只读存储器(ROM)或闪存(flash RAM)。存储器是计算机可读介质的示例。
计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带，磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。按照本文中的界定，计算机可读介质不包括暂存电脑可读媒体(transitory media)，如调制的数据信号和载波。
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。
本领域技术人员应明白，本申请的实施例可提供为方法、系统或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
以上仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims (11)

1.一种存储元件，其特征在于，包括：磁隧道结，选通器件和缓冲器，
其中，所述磁隧道结的第一端与目标电源的第一端连接；
所述选通器件的第一端与所述磁隧道结的第二端连接，所述选通器件的第二端与目标电源的第二端连接；
所述缓冲器的输入端与目标点位连接，所述缓冲器的输出端连接数据输出引脚，其中，所述目标点位为连接所述磁隧道结和所述选通器件的线路上的点位；
在读取数据时，控制所述目标电源输出的电压小于所述磁隧道结的击穿电压，获取所述缓冲器的输出结果，并将所述输出结果确定为读取的结果；
在存储高电平数据时，控制所述目标电源输出的电压大于所述磁隧道结的击穿电压。
2.根据权利要求1所述的存储元件，其特征在于，所述选通器件为晶体管，其中，所述晶体管的漏极与所述磁隧道结的第二端连接，所述晶体管的栅极与所述目标电源的第二端连接，所述晶体管的源极与地连接。
3.一种存储电路，其特征在于，包括多个上述权利要求1至2任意一项所述的存储元件。
4.一种数据存取方法，其特征在于，包括：
判断待存储的数据是否为高电平数据；
在所述待存储的数据为高电平数据的情况下，通过控制上述权利要求1至2任意一项所述的存储元件中的目标电源输出的电压击穿磁隧道结，以存储所述高电平数据。
5.根据权利要求4所述的数据存取方法，其特征在于，在存储所述待存储的数据之后，所述方法还包括：
控制所述存储元件中的目标电源输出目标电压，其中，所述目标电压小于所述磁隧道结的击穿电压。
6.一种数据存取方法，其特征在于，包括：
获取待存储数据的二进制代码；
在上述权利要求3所述的存储电路的多个存储元件中，依次存储所述二进制代码对应的各个电平数据，其中，对所述存储元件执行击穿磁隧道结的操作以存储高电平数据。
7.根据权利要求6所述的数据存取方法，其特征在于，在存储所述待存储数据之后，所述方法还包括：
控制所述存储电路的各个单元中的目标电源输出目标电压，其中，所述目标电压小于所述磁隧道结的击穿电压；
获取所述各个存储元件中的缓冲器的输出结果，得到多个输出结果；
将所述多个输出结果确定为读取所述存储元件中存储的数据的结果。
8.一种数据存取装置，其特征在于，包括：
判断单元，用于判断待存储的数据是否为高电平数据；
第一存储元件，用于在所述待存储的数据为高电平数据的情况下，通过控制上述权利要求1至2任意一项所述的存储元件中的目标电源输出的电压击穿磁隧道结，以存储所述高电平数据。
9.一种数据存取装置，其特征在于，包括：
第一获取单元，用于获取待存储数据的二进制代码；
第二存储元件，用于在上述权利要求3所述的存储电路的多个存储元件中，依次存储所述二进制代码对应的各个电平数据，其中，对所述存储元件执行击穿磁隧道结的操作以存储高电平数据。
10.一种非易失性存储介质，其特征在于，所非易失性存储介质包括存储的程序，其中，所述程序运行时控制所述非易失性存储介质所在的设备执行权利要求4至7中任意一项所述的数据存取方法。
11.一种电子装置，其特征在于，包含处理器和存储器，所述存储器中存储有计算机可读指令，所述处理器用于运行所述计算机可读指令，其中，所述计算机可读指令运行时执行权利要求4至7中任意一项所述的数据存取方法。
CN202011018008.2A 2020-09-24 2020-09-24 存储元件、存储电路、数据存取方法及数据存取装置 Active CN112199041B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202011018008.2A CN112199041B (zh) 2020-09-24 2020-09-24 存储元件、存储电路、数据存取方法及数据存取装置
PCT/CN2020/142223 WO2022062264A1 (zh) 2020-09-24 2020-12-31 存储元件、存储电路、数据存取方法及数据存取装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011018008.2A CN112199041B (zh) 2020-09-24 2020-09-24 存储元件、存储电路、数据存取方法及数据存取装置

Publications (2)

Publication Number Publication Date
CN112199041A CN112199041A (zh) 2021-01-08
CN112199041B true CN112199041B (zh) 2022-05-17

Family

ID=74006600

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011018008.2A Active CN112199041B (zh) 2020-09-24 2020-09-24 存储元件、存储电路、数据存取方法及数据存取装置

Country Status (2)

Country Link
CN (1) CN112199041B (zh)
WO (1) WO2022062264A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011101947A1 (ja) * 2010-02-16 2011-08-25 株式会社日立製作所 半導体装置
US10210920B1 (en) * 2018-03-27 2019-02-19 Qualcomm Incorporated Magnetic tunnel junction (MTJ) devices with varied breakdown voltages in different memory arrays fabricated in a same semiconductor die to facilitate different memory applications
US10763425B1 (en) * 2019-05-30 2020-09-01 Honeywell International Inc. Magnetic tunnel junction based programmable memory cell

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040017721A1 (en) * 1998-10-30 2004-01-29 Schwabe Nikolai Franz Gregoe Magnetic storage device
JP3344404B2 (ja) * 2000-03-14 2002-11-11 日本電気株式会社 ドライバ回路
KR100829556B1 (ko) * 2002-05-29 2008-05-14 삼성전자주식회사 자기 저항 램 및 그의 제조방법
US8107280B2 (en) * 2008-11-05 2012-01-31 Qualcomm Incorporated Word line voltage control in STT-MRAM
US8582353B2 (en) * 2009-12-30 2013-11-12 Hynix Semiconductor Inc. Nonvolatile memory device
US8587982B2 (en) * 2011-02-25 2013-11-19 Qualcomm Incorporated Non-volatile memory array configurable for high performance and high density
CN103165179B (zh) * 2011-12-14 2015-12-16 北京时代全芯科技有限公司 一种用于相变存储器的快速数据读取电路
CN103165181A (zh) * 2011-12-14 2013-06-19 北京时代全芯科技有限公司 一种用于相变存储器的直接数据读取电路
CN103531707A (zh) * 2012-07-03 2014-01-22 中国科学院物理研究所 磁性隧道结
US9245610B2 (en) * 2012-09-13 2016-01-26 Qualcomm Incorporated OTP cell with reversed MTJ connection
KR102002925B1 (ko) * 2012-11-01 2019-07-23 삼성전자주식회사 메모리 모듈, 그것을 포함하는 메모리 시스템, 그것의 구동 방법
US9711215B2 (en) * 2013-09-27 2017-07-18 Intel Corporation Apparatus and method to optimize STT-MRAM size and write error rate
CN106128496A (zh) * 2016-06-16 2016-11-16 中电海康集团有限公司 一种基于电容机构的一次性可编程器件及编程实现方法
CN106128497A (zh) * 2016-06-16 2016-11-16 中电海康集团有限公司 一种带有读出电路的一次性可编程器件及数据读取方法
CN106229004B (zh) * 2016-07-11 2018-08-28 北京航空航天大学 一种光写入的非易失性磁存储器
US10607674B2 (en) * 2017-10-26 2020-03-31 Purdue Research Foundation Stochastic switching device with adjustable randomness
CN110021323A (zh) * 2018-01-10 2019-07-16 中电海康集团有限公司 一次写入多次读取的数据存储器件及系统
KR102517332B1 (ko) * 2018-09-12 2023-04-03 삼성전자주식회사 스핀-궤도 토크 라인을 갖는 반도체 소자 및 그 동작 방법
US10878928B2 (en) * 2018-09-21 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. One-time-programmable (OTP) implementation using magnetic junctions
US11527275B2 (en) * 2018-09-26 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Crystal seed layer for magnetic random access memory (MRAM)
CN111223506B (zh) * 2018-11-27 2021-08-20 中电海康集团有限公司 基于自旋轨道矩的mram存储单元及存储阵列

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011101947A1 (ja) * 2010-02-16 2011-08-25 株式会社日立製作所 半導体装置
US10210920B1 (en) * 2018-03-27 2019-02-19 Qualcomm Incorporated Magnetic tunnel junction (MTJ) devices with varied breakdown voltages in different memory arrays fabricated in a same semiconductor die to facilitate different memory applications
US10763425B1 (en) * 2019-05-30 2020-09-01 Honeywell International Inc. Magnetic tunnel junction based programmable memory cell

Also Published As

Publication number Publication date
WO2022062264A1 (zh) 2022-03-31
CN112199041A (zh) 2021-01-08

Similar Documents

Publication Publication Date Title
US10699796B2 (en) Validation of a repair to a selected row of data
US8862953B2 (en) Memory testing with selective use of an error correction code decoder
US10068650B1 (en) Characterizing and operating a non-volatile memory device
CN102420017A (zh) 检测存储器记忆能力的方法
CN111816240A (zh) 闪存Nand Flash的动态测试方法、装置、电子设备及存储介质
US9281078B2 (en) Program operations with embedded leak checks
US11520620B2 (en) Electronic device and non-transitory storage medium implementing test path coordination method
TWI701676B (zh) 記憶體系統及記憶體系統的操作方法
US20150095728A1 (en) Testing method for reducing number of overkills by repeatedly writing data to addresses in a non-volatile memory
CN112131067B (zh) 多核密码芯片、多核密码芯片的测试方法和测试装置
CN112199041B (zh) 存储元件、存储电路、数据存取方法及数据存取装置
US20180321312A1 (en) Test device
US20160293272A1 (en) Method and apparatus for optimized memory test status detection and debug
CN111367710B (zh) 一种eMMC问题还原方法和装置
CN111240909A (zh) 一种车载设备测试方法、装置及存储介质
CN108958658B (zh) 一种目标数据的获取方法及装置
CN114047879A (zh) 固态硬盘的数据存储方法、固态硬盘及终端设备
CN112259140A (zh) 读出电路、存储芯片的读出电路的调试方法及装置
US9697910B1 (en) Multi-match error detection in content addressable memory testing
CN111427756B (zh) 对单个硬盘进行混合压力测试的方法、系统、设备及介质
CN109726032B (zh) Ssd异常处理方法、装置、计算机设备和存储介质
US8923083B2 (en) Method of identifying damaged bitline address in non-volatile
US20210311842A1 (en) Memory apparatus capable of autonomously detecting and repairing fail word line and memory system including the same
CN105118530A (zh) 晶圆级测试中闪存单元读取电压测试方法以及晶圆级测试
US20140376316A1 (en) Programmable memory cell and data read method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant