CN111816240A - 闪存Nand Flash的动态测试方法、装置、电子设备及存储介质 - Google Patents

闪存Nand Flash的动态测试方法、装置、电子设备及存储介质 Download PDF

Info

Publication number
CN111816240A
CN111816240A CN202010630500.9A CN202010630500A CN111816240A CN 111816240 A CN111816240 A CN 111816240A CN 202010630500 A CN202010630500 A CN 202010630500A CN 111816240 A CN111816240 A CN 111816240A
Authority
CN
China
Prior art keywords
nand flash
data
dynamic
target temperature
flash chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010630500.9A
Other languages
English (en)
Inventor
殷中云
朱晓锐
邓玉良
方晓伟
杨彬
庄伟坚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen State Micro Electronics Co Ltd
Original Assignee
Shenzhen State Micro Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen State Micro Electronics Co Ltd filed Critical Shenzhen State Micro Electronics Co Ltd
Priority to CN202010630500.9A priority Critical patent/CN111816240A/zh
Publication of CN111816240A publication Critical patent/CN111816240A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details

Landscapes

  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明公开了一种闪存Nand Flash的动态测试方法,包括:当编辑次数匹配到动态测试条件时,根据预设的动态控制指令列表中的温度控制指令控制Nand Flash芯片在第一目标温度下进行数据编程,得到第一数据文件;分别根据动态控制指令列表中不同的温度控制指令读取Nand Flash芯片在第二目标温度下的数据,得到第二目标温度对应的多个第二数据文件;分别根据多个第二数据文件及第一数据文件判定Nand Flash芯片在第二目标温度下的误码率。本方案通过读取Nand Flash芯片在第一目标温度下编程后的第一数据文件,并读取Nand Flash芯片在不同的第二目标温度下的多个第二数据文件,利用多个第二数据文件及第一数据文件确定不同温度下Nand Flash芯片的误码率,实现全面动态测试Nand Flash芯片的误码率。

Description

闪存Nand Flash的动态测试方法、装置、电子设备及存储介质
技术领域
本发明涉及Nand Flash数据技术领域,尤其涉及一种闪存Nand Flash的动态测试方法、装置、电子设备及存储介质。
背景技术
3D(Three Dimensions,三维)垂直设计的Nand Flash(闪存)芯片已逐步实现在硅片上进行垂直堆叠的结构设计,及Nand Flash发展了多比特存储技术。在对Nand Flash进行编程/擦除等编辑操作时,编辑操作通过电荷在Nand Flash单元的薄氧化层传输,并隧穿进出存储层,实现编辑操作。但是,在Nand Flash存储单元的实际应用中,由于Nand Flash的编辑次数和周围的温度压力会影响Nand Flash的误码率,这将降低了Nand Flash的可靠性。因此,需要测试极端温度环境下Nand Flash芯片的误码率。
为了解决上述问题,相关技术是通过静态温度测试方式对Nand Flash芯片进行测试,比如在高温条件下对Nand Flash进行编辑,并检测Nand Flash在编辑后的误码率;但是,静态温度测试方式没有考虑Nand Flash的编辑次数下的周围的温度变化对Nand Flash芯片误码率的影响,这导致静态温度测试方式无法全面测试Nand Flash芯片的误码率。
因此,有必要提出一种新的Nand Flash的测试技术。
发明内容
本申请提供了一种闪存Nand Flash的动态测试方法、装置、电子设备及存储介质,可以解决无法全面测试Nand Flash芯片的误码率的技术问题。
本发明第一方面提供一种闪存Nand Flash的动态测试方法,所述方法包括:
在接收到测试指令时,利用获取Nand Flash芯片的编辑次数匹配预设的动态测试条件列表中的动态测试条件,所述动态测试条件列表包含不同的编辑次数值与所述动态测试条件的对应关系;
当所述编辑次数匹配到所述动态测试条件时,根据预设的动态控制指令列表中的温度控制指令控制所述Nand Flash芯片在第一目标温度下进行数据编程,得到第一数据文件,其中,所述第一目标温度为所述温度控制指令对应的温度;
间隔单位时间,分别根据所述动态控制指令列表中不同的温度控制指令读取所述Nand Flash芯片在第二目标温度下的数据,得到不同的所述第二目标温度对应的多个所述第二数据文件,其中,所述第二目标温度包括不同的所述温度控制指令对应的温度;
分别根据多个所述第二数据文件及所述第一数据文件判定所述Nand Flash芯片在所述第二目标温度下的误码率。
可选的,所述利用获取Nand Flash芯片的编辑次数匹配预设的动态测试条件列表中的动态测试条件的步骤包括:
获取所述Nand Flash芯片的所述编辑次数;
利用所述编辑次数查找预设的动态测试条件列表中的所述编辑次数值;
当所述编辑次数等于所述编辑次数值时,则判定所述编辑次数匹配到所述动态测试条件。
可选的,所述根据预设的动态控制指令列表中的温度控制指令控制所述NandFlash芯片在第一目标温度下进行数据编程,得到第一数据文件的步骤包括:
根据预设的动态控制指令列表中的温度控制指令确定所述第一目标温度,及生成所述第一目标温度对应的数据编程指令;
根据所述数据编程指令控制所述Nand Flash芯片在所述第一目标温度下进行数据编程;
读取所述Nand Flash芯片编程后的数据,将所述编程后的数据储存为所述第一数据文件。
可选的,所述间隔单位时间,分别根据所述动态控制指令列表中不同的温度控制指令读取所述Nand Flash芯片在第二目标温度下的数据,得到所述第二目标温度对应的多个所述第二数据文件的步骤包括:
间隔单位时间,分别根据所述动态控制指令列表中不同的温度控制指令确定所述第二目标温度,及生成所述第二目标温度对应的多个数据读取指令;
分别根据所述多个数据读取指令读取所述Nand Flash芯片在所述第二目标温度下的数据;
分别利用读取到的数据生成所述第二目标温度对应所述第二数据文件。
可选的,所述分别根据多个所述第二数据文件及所述第一数据文件判定所述NandFlash芯片在所述第二目标温度下的误码率包括:
分别提取多个所述第二数据文件中的第二数据,及提取所述第一数据文件中的第一数据;
分别将多个所述第二数据与所述第一数据对比,确定所述第二数据对应的错误比特数;
分别根据所述错误比特数确定不同温度下所述Nand Flash芯片的所述误码率。
可选的,所述分别根据多个所述第二数据文件及所述第一数据文件判定所述NandFlash芯片在所述第二目标温度下的误码率的步骤之后包括:
根据所述第二目标温度及对应的所述误码率生成所述编辑次数对应的所述第二目标温度与所述误码率之间的误码率动态曲线图。
本发明第二方面提供一种闪存Nand Flash的动态测试装置,所述装置包括:
获取模块,用于在接收到测试指令时,利用获取Nand Flash芯片的编辑次数匹配预设的动态测试条件列表中的动态测试条件,所述动态测试条件列表包含不同的编辑次数值与所述动态测试条件的对应关系;
编程模块,用于当所述编辑次数匹配到所述动态测试条件时,根据预设的动态控制指令列表中的温度控制指令控制所述Nand Flash芯片在第一目标温度下进行数据编程,得到第一数据文件,其中,所述第一目标温度为所述温度控制指令对应的温度;
读取模块,用于间隔单位时间,分别根据所述动态控制指令列表中不同的温度控制指令读取所述Nand Flash芯片在第二目标温度下的数据,得到不同的所述第二目标温度对应的多个所述第二数据文件,其中,所述第二目标温度包括不同的所述温度控制指令对应的温度;
判定模块,用于分别根据多个所述第二数据文件及所述第一数据文件判定所述Nand Flash芯片在所述第二目标温度下的误码率。
本发明第三方面提供一种电子设备,包括:存储器、处理器及通信总线,所述通信总线分别与所述存储器及所述处理器通信连接,所述存储器上存储有计算机程序,所述处理器执行所述计算机程序时,实现第一方面的闪存NandFlash的动态测试方法中的各个步骤。
本发明第四方面提供一种存储介质,所述存储介质为计算机可读存储介质,所述计算机可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时,实现第一方面的闪存Nand Flash的动态测试方法中的各个步骤。
本发明提供的闪存Nand Flash的动态测试方法,包括:在接收到测试指令时,利用获取Nand Flash芯片的编辑次数匹配预设的动态测试条件列表中的动态测试条件,动态测试条件列表包含不同的编辑次数值与动态测试条件的对应关系;当编辑次数匹配到动态测试条件时,根据预设的动态控制指令列表中的温度控制指令控制Nand Flash芯片在第一目标温度下进行数据编程,得到第一数据文件,其中,第一目标温度为温度控制指令对应的温度;间隔单位时间,分别根据动态控制指令列表中不同的温度控制指令读取Nand Flash芯片在第二目标温度下的数据,得到不同的第二目标温度对应的多个第二数据文件,其中,第二目标温度包括不同的温度控制指令对应的温度;分别根据多个第二数据文件及第一数据文件判定Nand Flash芯片在第二目标温度下的误码率。通过实施本方案,当编辑次数匹配到动态测试条件时,通过读取Nand Flash芯片在第一目标温度下编程后的第一数据文件,并读取Nand Flash芯片在不同的第二目标温度下的多个第二数据文件,利用多个第二数据文件及第一数据文件确定不同温度下Nand Flash芯片的误码率,实现全面测试Nand Flash芯片的误码率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的闪存Nand Flash的动态测试系统图;
图2为本发明实施例提供的闪存Nand Flash的动态测试方法的步骤流程图;
图3为本发明实施例提供的闪存Nand Flash的动态测试方法的又一步骤流程图;
图4为本发明实施例的闪存Nand Flash的动态测试装置的模块方框图;
图5为本发明实施例提供的电子设备的架构图。
具体实施方式
为使得本发明的发明目的、特征、优点能够更加的明显和易懂,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而非全部实施例。基于本发明中的实施例,本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
由于现有技术中无法全面测试Nand Flash芯片的误码率的技术问题。
为了解决上述技术问题,本发明提出一种闪存Nand Flash的动态测试方法、装置、电子设备及存储介质。
请参阅图1,为本发明实施例提供的闪存Nand Flash的动态测试系统图。本发明实施例提供一种闪存Nand Flash的动态测试系统,该系统包括:基板101、控制器102、一个以上的Nand Flash芯片103,其中,控制器102设立于基板101上,及Nand Flash芯片103安置于基板101上,控制器102与Nand Flash芯片103通信连接,实现控制器102与Nand Flash芯片103之间的数据交互。该测试系统可用于控制Nand Flash芯片103进行编程/擦除,及获取Nand Flash芯片103的编程/擦除次数,且还可测试Nand Flash芯片103在动态温度下的误码率,进一步的,该系统可实现同时测试多个Nand Flash芯片103,提高的测试Nand Flash芯片103的效率。
该控制器102为Nand Flash控制器102,用于同时控制一个或多个NandFlash芯片103的进行数据编程和数据擦除,及获取一个或多个Nand Flash芯片103的编程/擦除次数,且还可测试一个或多个Nand Flash芯片103在动态温度下的误码率。优选的,该Nand Flash芯片103可为两比特Nand Flash芯片103、三比特Nand Flash芯片103或四比特Nand Flash芯片103。
请参阅图2,为本发明实施例提供的闪存Nand Flash的动态测试方法的步骤流程图。本实施例提供一种闪存Nand Flash的动态测试方法,该方法以应用于图1所示的闪存Nand Flash动态测试系统中的控制器102,Nand Flash对应的控制器102执行程序时该方法包括以下步骤:
步骤S201:在接收到测试指令时,利用获取Nand Flash芯片的编辑次数匹配预设的动态测试条件列表中的动态测试条件,动态测试条件列表包含不同的编辑次数值与动态测试条件的对应关系。
在步骤S201中,该测试指令可为人为输入的测试启动指令,也可为人机触发的测试启动指令,该测试指令通过处理器接收到,该处理器的为具有数据运算、数据处理、控制功能的计算机处理器,也可为专门应用于Nand Flash芯片的数据编程/擦除/读取的NandFlash控制器或数据处理单元。当处理器接收到测试指令时,获取Nand Flash芯片的编辑次数,该编辑次数为Nand Flash芯片进行数据编程并数据擦除后的次数,通过编辑次数确定是否启动对Nand Flash芯片误码率的动态测试,具体的,通过编辑次数匹配预设的动态测试条件列表中的动态测试条件,该动态测试条件列表包含不同的编辑次数值与动态测试条件的对应关系,当编辑次数与动态测试条件列表中的多个编辑次数值中的某一编辑次数值相同或相匹配时,则确定编辑次数达到启动动态测试条件,匹配动态测试条件成功,比如,该预设的动态测试条件列表中的编辑次数值包含100、1000、2000、3000,当Nand Flash芯片的编辑次数达到100或1000或2000或3000时,符合启动动态测试条件,则启动对Nand Flash芯片误码率的动态测试。需要说明的是,该预设的动态测试条件列表的编辑次数值还可通过手动设定为其他值,通过执行本步骤,可根据Nand Flash芯片的特性,选取Nand Flash芯片在相应的编辑次数时进行动态测试,以实现Nand Flash芯片在对应编辑次数下进行动态测试误码率。
步骤S202:当编辑次数匹配到动态测试条件时,根据预设的动态控制指令列表中的温度控制指令控制Nand Flash芯片在第一目标温度下进行数据编程,得到第一数据文件,其中,第一目标温度为温度控制指令对应的温度。
具体的,预设的动态控制指令列表包含多个温度控制指令,该温度控制指令用于调节Nand Flash芯片周围的温度及控制Nand Flash芯片在该温度下进行数据编程。当编辑次数与动态测试条件列表中的多个编辑次数值中的某一编辑次数值相同或相匹配时,则确定编辑次数匹配到动态测试条件,此时,NandFlash控制器根据预设的动态控制指令列表中的温度控制指令控制Nand Flash芯片在相应的温度下进行数据编程,该相应的温度为利用温度控制指令调控的温度,及该温度与温度控制指令相对应,以该温度作为第一目标温度。需要说明的是,动态控制指令列表包含多个温度控制指令,每个温度控制指令所调节NandFlash芯片周围的温度值不同,即当选取动态控制指令列表中不同的温度控制指令时,调节Nand Flash芯片周围的第一目标温度对应的温度值也不同,从而可控制Nand Flash芯片在不同的第一目标温度下进行相同数据的编程,然后读取编程后的数据,由于温度压力会影响Nand Flash芯片的误码率,当NandFlash芯片不同的第一目标温度下进行相同数据的编程时,会导致出现不同的误码率;值得注意的是,控制Nand Flash芯片在不同的第一目标温度下进行相同数据的编程时,需要先擦除前一次在第一目标温度下进行数据编程后的数据。通过实施本步骤,可控制编辑次数为目标编辑次数的Nand Flash芯片在相应的第一目标温度下进行数据编程,以获取目标编辑次数的Nand Flash芯片在第一目标温度下进行数据编程后的第一数据文件。
步骤S203:间隔单位时间,分别根据动态控制指令列表中不同的温度控制指令读取Nand Flash芯片在第二目标温度下的数据,得到不同的第二目标温度对应的多个第二数据文件,其中,第二目标温度包括不同的温度控制指令对应的温度。
具体的,动态控制指令列表中包含多个不同的温度控制指令,该温度控制指令用于调节Nand Flash芯片周围的温度,该温度控制指令还用于控制NandFlash芯片在该温度下读取步骤S202中编程的数据。在获得Nand Flash芯片在第一目标温度下数据编程后的第一数据文件后,间隔单位时间,分别根据动态控制指令列表中不同的温度控制指令控制Nand Flash芯片周围的温度,即不同的温度控制指令调节Nand Flash芯片周围的温度不同,每个温度控制指令与其调节后的温度值相对应,第二目标温度的值包括不同的温度控制指令对应的温度。进一步的,读取在相应温度下Nand Flash芯片的数据,存储为第二数据文件,通过根据不同的温度控制指令读取Nand Flash芯片在第二目标温度下的数据,可得到不同的第二目标温度对应的多个第二数据文件。通过实施本步骤,可利用动态控制指令列表中不同的温度控制指令实现动态温度调节Nand Flash芯片周围的温度,并在每次通过温度控制指令调节Nand Flash芯片周围的温度后读取Nand Flash芯片内的数据,存储为第二数据文件,从而可获取不同温度下或不同温度控制指令对应温度下的第二数据文件。需要说明的是,可通过设定或更改动态控制指令列表的温度控制指令,以实现对目标温度下的数据读取。
步骤S204:分别根据多个第二数据文件及第一数据文件判定Nand Flash芯片在第二目标温度下的误码率。
为了判定Nand Flash芯片在不同温度下之间完成的编程和读取操作时存在误码率,在目标温度下编程数据后,读取储存为一个数据文件,并经过间隔单位时间,在另一目标温度下读取Nand Flash芯片内的数据,并储存为另一数据文件,将这两个数据文件中的数据进行对比,计算出两个数据文件之间存在的错误比特数,进而根据错误比特数与第二数据文件中数据的计算出误码率。可以理解的是,在本步骤中,获取的第二数据文件的数量为多个,具体的,第二数据文件为用户在各温度下读取的数据文件,第二数据文件的数量与预设的动态控制指令列表中的温度控制指令的数量相等,可通过设定不同温度下对应的温度控制指令,进而根据温度控制指令在相应的温度下读取Nand Flash芯片的数据,存储为第二数据文件;进一步的,分别将各第二数据文件与第一数据文件对比,得到第一目标温度下编程的第一数据文件与各第二目标温度下读取的第二数据文件之间存在误码率,进而可判定Nand Flash芯片在不同温度下的编辑和读取操作时存在的误码率,根据各误码率获悉温度变化对Nand Flash芯片编程/读取时的影响。
本发明提供的闪存Nand Flash的动态测试方法,包括:在接收到测试指令时,利用获取Nand Flash芯片的编辑次数匹配预设的动态测试条件列表中的动态测试条件,动态测试条件列表包含不同的编辑次数值与动态测试条件的对应关系;当编辑次数匹配到动态测试条件时,根据预设的动态控制指令列表中的温度控制指令控制Nand Flash芯片在第一目标温度下进行数据编程,得到第一数据文件,其中,第一目标温度为温度控制指令对应的温度;间隔单位时间,分别根据动态控制指令列表中不同的温度控制指令读取Nand Flash芯片在第二目标温度下的数据,得到不同的第二目标温度对应的多个第二数据文件,其中,第二目标温度包括不同的温度控制指令对应的温度;分别根据多个第二数据文件及第一数据文件判定Nand Flash芯片在第二目标温度下的误码率。通过实施本方案,当编辑次数匹配到动态测试条件时,通过读取Nand Flash芯片在第一目标温度下编程后的第一数据文件,并读取Nand Flash芯片在不同的第二目标温度下的多个第二数据文件,利用多个第二数据文件及第一数据文件确定不同温度下Nand Flash芯片的误码率,实现全面测试Nand Flash芯片的误码率。
请参阅图3,为本发明实施例提供的闪存Nand Flash的动态测试方法的又一步骤流程图,该方法包括以下步骤:
步骤S301:在接收到测试指令时,利用获取Nand Flash芯片的编辑次数匹配预设的动态测试条件列表中的动态测试条件,动态测试条件列表包含不同的编辑次数值与动态测试条件的对应关系。
步骤S302:当编辑次数匹配到动态测试条件时,根据预设的动态控制指令列表中的温度控制指令控制Nand Flash芯片在第一目标温度下进行数据编程,得到第一数据文件,其中,第一目标温度为温度控制指令对应的温度。
步骤S303:间隔单位时间,分别根据动态控制指令列表中不同的温度控制指令读取Nand Flash芯片在第二目标温度下的数据,得到不同的第二目标温度对应的多个第二数据文件,其中,第二目标温度包括不同的温度控制指令对应的温度。
步骤S304:分别根据多个第二数据文件及第一数据文件判定Nand Flash芯片在第二目标温度下的误码率。
步骤S301-S304为与前述的闪存Nand Flash的动态测试方法步骤中的S201-S204相近或相同的方法步骤,本实施例的步骤S301-S304的描述与前述步骤中的S201-S204的描述相近,本实施例对此不作进一步赘述。
步骤S305:根据第二目标温度及对应的误码率生成所述编辑次数对应的第二目标温度与误码率之间的误码率动态曲线图。
具体的,在特定的第一目标温度下进行数据编辑后,读取第一数据文件,并分别在多个不同的第二目标温度下读取第二数据文件,得到第一目标温度下编程的数据在各第二目标温度下的多个目标误码率,该目标误码率为本步骤中的误码率;进一步的,根据不同的第二目标温度及该第二目标温度对应的误码率生成误码率动态曲线图。通过执行本步骤,可快速了解Nand Flash芯片在不同温度下的编辑和读取操作时存在的误码率,以快速获悉温度变化对NandFlash芯片编程/读取时的影响。
步骤S306:擦除Nand Flash芯片中的编程数据,编程数据为第一数据文件对应数据。
为了测试在不同温度下对Nand Flash芯片进行数据编程时的误码率,需要根据预设的动态控制指令列表中不同的温度控制指令控制Nand Flash芯片进行数据编程,以在不同的第一目标温度下读取Nand Flash芯片编程后数据的第一数据文件;但是,在对NandFlash芯片进行测试时,在第一目标温度下对NandFlash芯片进行数据编程是对Nand Flash芯片内所有block(存储物理块)进行数据编程的,因此,在根据动态控制指令列表不同的温度控制指令控制NandFlash芯片进行数据编程前,需要擦除前一次动态测试过程中对NandFlash芯片编程的数据,该前一次动态测试过程可为根据预设的动态控制指令列表中的温度控制指令控制Nand Flash芯片进行数据编程的过程;可以理解的是,也可在每一次完成对Nand Flash芯片的动态测试后,对Nand Flash芯片中已编程数据进行擦除。通过擦除操作可避免原Nand Flash芯片中的数据对本次动态测试中的Nand Flash芯片数据编程的数据造成影响,导致误码率不准确,且通过擦除可使得Nand Flash芯片具有独立的数据编程空间。
进一步的,步骤S301包括:
获取Nand Flash芯片的编辑次数;
利用编辑次数查找预设的动态测试条件列表中的编辑次数值;
当编辑次数等于编辑次数值时,则判定编辑次数匹配到动态测试条件。
具体的,访问Nand Flash芯片的冗余区,提取存储在Nand Flash芯片的冗余区中编辑次数,通过编辑次数查找预设的动态测试条件列表中的动态测试条件,该动态测试条件列表包含不同的编辑次数值与动态测试条件的对应关系,当编辑次数等于动态测试条件列表中的多个编辑次数值中的某一编辑次数值时,则确定编辑次数达到启动动态测试条件,匹配动态测试条件成功。
进一步的,步骤S302包括:
当编辑次数匹配到动态测试条件时,根据预设的动态控制指令列表中的温度控制指令确定第一目标温度,及生成第一目标温度对应的数据编程指令;
根据数据编程指令控制Nand Flash芯片在第一目标温度下进行数据编程;
读取Nand Flash芯片编程后的数据,将编程后的数据储存为第一数据文件。
具体的,在步骤S302中,当编辑次数与动态测试条件列表中的多个编辑次数值中的某一编辑次数值相同或相匹配时,则确定编辑次数匹配到动态测试条件,此时,NandFlash控制器根据预设的动态控制指令列表中的温度控制指令确定第一目标温度,并根据确定的第一目标温度调节Nand Flash芯片周围的温度值,及生成第一目标温度对应的数据编程指令,根据数据编程指令控制NandFlash芯片在第一目标温度下进行数据编程,以实现Nand Flash芯片在第一目标温度下进行数据编程,并在编程后读取对Nand Flash芯片所编程的数据作为第一数据文件,该第一数据文件也可用于测试第一目标温度下进行编程操作的误码率,如通过获取的第一数据文件中数据的错误比特数,根据该错误比特数计算误码率。需要说明的是,动态控制指令列表包含多个温度控制指令,每个温度控制指令所调节Nand Flash芯片周围的温度值不同,即当选取动态控制指令列表中不同的温度控制指令时,调节Nand Flash芯片周围的第一目标温度对应的温度值也不同,从而可控制NandFlash芯片在不同的第一目标温度下进行相同数据的编程,然后读取编程后的数据,由于温度压力会影响Nand Flash芯片的误码率,当Nand Flash芯片不同的第一目标温度下进行相同数据的编程时,会导致出现不同的误码率;通过实施本步骤,可控制编辑次数为目标编辑次数的Nand Flash芯片在相应的第一目标温度下进行数据编程,以获取目标编辑次数的Nand Flash芯片在第一目标温度下进行数据编程后的第一数据文件。
进一步的,步骤S303包括:
间隔单位时间,分别根据动态控制指令列表中不同的温度控制指令确定第二目标温度,及生成第二目标温度对应的多个数据读取指令;
分别根据多个数据读取指令读取Nand Flash芯片在第二目标温度下的数据;
分别利用读取到的数据生成第二目标温度对应第二数据文件。
在步骤S303中,在获得Nand Flash芯片在第一目标温度下数据编程后的第一数据文件后,每间隔单位时间,分别根据动态控制指令列表中不同的温度控制指令控制NandFlash芯片周围的温度,即不同的温度控制指令调节NandFlash芯片周围的温度不同,每个温度控制指令与其调节后的温度值相对应,第二目标温度的值包括不同的温度控制指令对应的温度;进一步的,读取在相应温度下Nand Flash芯片的数据,存储为第二数据文件,通过根据不同的温度控制指令读取Nand Flash芯片在第二目标温度下的数据,可得到不同的第二目标温度对应的多个第二数据文件;直至预设的动态控制指令列表中的温度控制指令经过遍历完成,则表示读取动态控制指令列表中所有温度控制指令对应的第二目标温度下的第二数据文件。通过实施本步骤,可利用动态控制指令列表中不同的温度控制指令确定不同的第二目标温度,实现动态温度调节Nand Flash芯片周围的温度,并生成不同的第二目标温度对应的数据读取指令,根据数据读取指令在相应第二目标温度下读取Nand Flash芯片内的数据,存储为第二数据文件,从而可获取不同温度下或不同温度控制指令对应温度下的第二数据文件。
进一步的,步骤S304包括:
分别提取多个第二数据文件中的第二数据,及提取第一数据文件中的第一数据;
分别将多个第二数据与第一数据对比,确定第二数据对应的错误比特数;
分别根据错误比特数确定不同温度下Nand Flash芯片的误码率。
在步骤S304中,分别提取多个第二数据文件中的第二数据,并提取第一数据文件中的第一数据,通过将第二数据与第一数据进行对,以确定第二数据对应的错误比特数,根据错误比特数确定第二数据文件的误码率,该误码率可理解为Nand Flash芯片的误码率,是Nand Flash芯片在第一目标温度下编程,且在第二目标温度下读取数据时所产生的误码率。进一步的,将不同第二目标温度下的第二数据与第一目标温度下的第一数据进行对比,即可按照预设的动态控制指令列表分别得到不同第二目标温度下的误码率。通过执行本步骤,可判定Nand Flash芯片在不同温度下的编辑和读取操作时存在的误码率,根据各误码率获悉温度变化对Nand Flash芯片编程/读取时的影响。
请参阅图4,为本发明实施例提供一种闪存Nand Flash的动态测试装置模块方框图;本发明实施例提供一种闪存Nand Flash的动态测试装置,该装置400包括:
获取模块401,用于在接收到测试指令时,利用获取Nand Flash芯片的编辑次数匹配预设的动态测试条件列表中的动态测试条件,动态测试条件列表包含不同的编辑次数值与动态测试条件的对应关系。
编程模块402,用于当编辑次数匹配到动态测试条件时,根据预设的动态控制指令列表中的温度控制指令控制Nand Flash芯片在第一目标温度下进行数据编程,得到第一数据文件,其中,第一目标温度为温度控制指令对应的温度。
读取模块403,用于间隔单位时间,分别根据动态控制指令列表中不同的温度控制指令读取Nand Flash芯片在第二目标温度下的数据,得到不同的第二目标温度对应的多个第二数据文件,其中,第二目标温度包括不同的温度控制指令对应的温度。
判定模块404,用于分别根据多个第二数据文件及第一数据文件判定NandFlash芯片在第二目标温度下的误码。
本发明提供的闪存Nand Flash的动态测试装置,包括:获取模块401、编程模块402、读取模块403、判定模块404。在接收到测试指令时,通过获取模块401利用获取NandFlash芯片的编辑次数匹配预设的动态测试条件列表中的动态测试条件,动态测试条件列表包含不同的编辑次数值与动态测试条件的对应关系;当编辑次数匹配到动态测试条件时,通过编程模块402根据预设的动态控制指令列表中的温度控制指令控制Nand Flash芯片在第一目标温度下进行数据编程,得到第一数据文件,其中,第一目标温度为温度控制指令对应的温度;间隔单位时间,通过读取模块403分别根据动态控制指令列表中不同的温度控制指令读取Nand Flash芯片在第二目标温度下的数据,得到不同的第二目标温度对应的多个第二数据文件,其中,第二目标温度包括不同的温度控制指令对应的温度;通过判定模块404分别根据多个第二数据文件及第一数据文件判定Nand Flash芯片在第二目标温度下的误码率。通过实施本方案,当编辑次数匹配到动态测试条件时,通过读取Nand Flash芯片在第一目标温度下编程后的第一数据文件,并读取Nand Flash芯片在不同的第二目标温度下的多个第二数据文件,利用多个第二数据文件及第一数据文件确定不同温度下NandFlash芯片的误码率,实现全面测试Nand Flash芯片的误码率。
进一步的,该装置400还包括:绘图模块405及擦除模块406。
绘图模块405,用于根据第二目标温度及对应的误码率生成所述编辑次数对应的第二目标温度与误码率之间的误码率动态曲线图。
本装置400中的绘图模块405可根据第二目标温度及对应的误码率生成所述编辑次数对应的第二目标温度与误码率之间的误码率动态曲线图,以快速了解Nand Flash芯片在不同温度下的编辑和读取操作时存在的误码率,以快速获悉温度变化对Nand Flash芯片编程/读取时的影响。
擦除模块406,用于擦除Nand Flash芯片中的编程数据,编程数据为第一数据文件对应数据。
本装置400中的擦除模块406可擦除Nand Flash芯片中的编程数据,编程数据为第一数据文件对应数据,可避免原Nand Flash芯片中的数据对本次动态测试中的Nand Flash芯片数据编程的数据造成影响,导致误码率不准确,且通过擦除可使得Nand Flash芯片具有独立的数据编程空间。
本发明提供一种电子设备,请参阅图5,为本发明实施例提供的电子设备的架构图,该电子设备包括:存储器501、处理器502及通信总线503,通信总线503分别与存储器501及处理器502通信连接,存储器501与处理器502耦合,存储器501上存储有计算机程序,处理器502执行计算机程序时,实现上述任意一实施例的闪存Nand Flash的动态测试方法中的各个步骤。
示例性的,该闪存Nand Flash的动态测试方法的计算机程序主要包括:在接收到测试指令时,利用获取Nand Flash芯片的编辑次数匹配预设的动态测试条件列表中的动态测试条件,动态测试条件列表包含不同的编辑次数值与动态测试条件的对应关系;当编辑次数匹配到动态测试条件时,根据预设的动态控制指令列表中的温度控制指令控制NandFlash芯片在第一目标温度下进行数据编程,得到第一数据文件,其中,第一目标温度为温度控制指令对应的温度;间隔单位时间,分别根据动态控制指令列表中不同的温度控制指令读取NandFlash芯片在第二目标温度下的数据,得到不同的第二目标温度对应的多个第二数据文件,其中,第二目标温度包括不同的温度控制指令对应的温度;分别根据多个第二数据文件及第一数据文件判定Nand Flash芯片在第二目标温度下的误码率。另外,计算机程序也可以被分割成一个或多个模块,一个或者多个模块被存储在存储器中,并由处理器执行,以完成本发明。一个或多个模块可以是能够完成特定功能的一系列计算机程序指令段,该指令段用于描述计算机程序在计算设备中的执行过程。例如,计算机程序可以被分割成如图4所示的获取模块401、编程模块402、读取模块403及判定模块404。
处理器502可以是中央处理模块(Central Processing Unit,CPU),还可以是其他通用处理器、数字信号处理器(Digital Signal Processor,DSP)、专用集成电路(Application Specific Integrated Circuit,ASIC)、现成可编程门阵列(Field-Programmable Gate Array,FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
本发明还提供一种存储介质,存储介质为计算机可读存储介质,计算机可读存储介质上存储有计算机程序,计算机程序被处理器执行时,实现上述任意一实施例的闪存Nand Flash的动态测试方法中的各个步骤。
在本申请所提供的几个实施例中,应该理解到,所揭露的装置和方法,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,所述模块的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个模块或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或模块的间接耦合或通信连接,可以是电性,机械或其它的形式。
所述作为分离部件说明的模块可以是或者也可以不是物理上分开的,作为模块显示的部件可以是或者也可以不是物理模块,即可以位于一个地方,或者也可以分布到多个网络模块上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
另外,在本发明各个实施例中的各功能模块可以集成在一个处理模块中,也可以是各个模块单独物理存在,也可以两个或两个以上模块集成在一个模块中。上述集成的模块既可以采用硬件的形式实现,也可以采用软件功能模块的形式实现。
所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(ROM,Read-OnlyMemory)、随机存取存储器(RAM,Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
需要说明的是,对于前述的各方法实施例,为了简便描述,故将其都表述为一系列的动作组合,但是本领域技术人员应该知悉,本发明并不受所描述的动作顺序的限制,因为依据本发明,某些步骤可以采用其它顺序或者同时进行。其次,本领域技术人员也应该知悉,说明书中所描述的实施例均属于优选实施例,所涉及的动作和模块并不一定都是本发明所必须的。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其它实施例的相关描述。
以上为对本发明所提供的一种闪存Nand Flash的动态测试方法、装置、电子设备及存储介质的描述,对于本领域的技术人员,依据本发明实施例的思想,在具体实施方式及应用范围上均会有改变之处,综上,本说明书内容不应理解为对本发明的限制。

Claims (9)

1.一种闪存Nand Flash的动态测试方法,其特征在于,所述方法包括:
在接收到测试指令时,利用获取Nand Flash芯片的编辑次数匹配预设的动态测试条件列表中的动态测试条件,所述动态测试条件列表包含不同的编辑次数值与所述动态测试条件的对应关系;
当所述编辑次数匹配到所述动态测试条件时,根据预设的动态控制指令列表中的温度控制指令控制所述Nand Flash芯片在第一目标温度下进行数据编程,得到第一数据文件,其中,所述第一目标温度为所述温度控制指令对应的温度;
间隔单位时间,分别根据所述动态控制指令列表中不同的温度控制指令读取所述NandFlash芯片在第二目标温度下的数据,得到不同的所述第二目标温度对应的多个所述第二数据文件,其中,所述第二目标温度包括不同的所述温度控制指令对应的温度;
分别根据多个所述第二数据文件及所述第一数据文件判定所述Nand Flash芯片在所述第二目标温度下的误码率。
2.根据权利要求1所述的闪存Nand Flash的动态测试方法,其特征在于,所述利用获取Nand Flash芯片的编辑次数匹配预设的动态测试条件列表中的动态测试条件的步骤包括:
获取所述Nand Flash芯片的所述编辑次数;
利用所述编辑次数查找预设的动态测试条件列表中的所述编辑次数值;
当所述编辑次数等于所述编辑次数值时,则判定所述编辑次数匹配到所述动态测试条件。
3.根据权利要求1所述的闪存Nand Flash的动态测试方法,其特征在于,所述根据预设的动态控制指令列表中的温度控制指令控制所述Nand Flash芯片在第一目标温度下进行数据编程,得到第一数据文件的步骤包括:
根据预设的动态控制指令列表中的温度控制指令确定所述第一目标温度,及生成所述第一目标温度对应的数据编程指令;
根据所述数据编程指令控制所述Nand Flash芯片在所述第一目标温度下进行数据编程;
读取所述Nand Flash芯片编程后的数据,将所述编程后的数据储存为所述第一数据文件。
4.根据权利要求1所述的闪存Nand Flash的动态测试方法,其特征在于,所述间隔单位时间,分别根据所述动态控制指令列表中不同的温度控制指令读取所述Nand Flash芯片在第二目标温度下的数据,得到所述第二目标温度对应的多个所述第二数据文件的步骤包括:
间隔单位时间,分别根据所述动态控制指令列表中不同的温度控制指令确定所述第二目标温度,及生成所述第二目标温度对应的多个数据读取指令;
分别根据所述多个数据读取指令读取所述Nand Flash芯片在所述第二目标温度下的数据;
分别利用读取到的数据生成所述第二目标温度对应所述第二数据文件。
5.根据权利要求1所述的闪存Nand Flash的动态测试方法,其特征在于,所述分别根据多个所述第二数据文件及所述第一数据文件判定所述Nand Flash芯片在所述第二目标温度下的误码率包括:
分别提取多个所述第二数据文件中的第二数据,及提取所述第一数据文件中的第一数据;
分别将多个所述第二数据与所述第一数据对比,确定所述第二数据对应的错误比特数;
分别根据所述错误比特数确定不同温度下所述Nand Flash芯片的所述误码率。
6.根据权利要求1所述的闪存Nand Flash的动态测试方法,其特征在于,所述分别根据多个所述第二数据文件及所述第一数据文件判定所述Nand Flash芯片在所述第二目标温度下的误码率的步骤之后包括:
根据所述第二目标温度及对应的所述误码率生成所述编辑次数对应的所述第二目标温度与所述误码率之间的误码率动态曲线图。
7.一种闪存Nand Flash的动态测试装置,其特征在于,包括:
获取模块,用于在接收到测试指令时,利用获取Nand Flash芯片的编辑次数匹配预设的动态测试条件列表中的动态测试条件,所述动态测试条件列表包含不同的编辑次数值与所述动态测试条件的对应关系;
编程模块,用于当所述编辑次数匹配到所述动态测试条件时,根据预设的动态控制指令列表中的温度控制指令控制所述Nand Flash芯片在第一目标温度下进行数据编程,得到第一数据文件,其中,所述第一目标温度为所述温度控制指令对应的温度;
读取模块,用于间隔单位时间,分别根据所述动态控制指令列表中不同的温度控制指令读取所述Nand Flash芯片在第二目标温度下的数据,得到不同的所述第二目标温度对应的多个所述第二数据文件,其中,所述第二目标温度包括不同的所述温度控制指令对应的温度;
判定模块,用于分别根据多个所述第二数据文件及所述第一数据文件判定所述NandFlash芯片在所述第二目标温度下的误码率。
8.一种电子设备,包括:存储器、处理器及通信总线,所述通信总线分别与所述存储器及所述处理器通信连接,其特征在于,所述存储器上存储有计算机程序,所述处理器执行所述计算机程序时,实现权利要求1至6任意一项所述的闪存Nand Flash的动态测试方法中的各个步骤。
9.一种存储介质,所述存储介质为计算机可读存储介质,其特征在于,所述计算机可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时,实现如权利要求1至6任意一项所述的闪存Nand Flash的动态测试方法中的各个步骤。
CN202010630500.9A 2020-07-03 2020-07-03 闪存Nand Flash的动态测试方法、装置、电子设备及存储介质 Pending CN111816240A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010630500.9A CN111816240A (zh) 2020-07-03 2020-07-03 闪存Nand Flash的动态测试方法、装置、电子设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010630500.9A CN111816240A (zh) 2020-07-03 2020-07-03 闪存Nand Flash的动态测试方法、装置、电子设备及存储介质

Publications (1)

Publication Number Publication Date
CN111816240A true CN111816240A (zh) 2020-10-23

Family

ID=72856111

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010630500.9A Pending CN111816240A (zh) 2020-07-03 2020-07-03 闪存Nand Flash的动态测试方法、装置、电子设备及存储介质

Country Status (1)

Country Link
CN (1) CN111816240A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112464498A (zh) * 2020-12-24 2021-03-09 深圳市芯天下技术有限公司 一种存储器的真实建模验证方法、装置、存储介质和终端
CN112630618A (zh) * 2020-11-20 2021-04-09 深圳市国微电子有限公司 一种芯片测试的方法和装置
CN112786080A (zh) * 2020-12-31 2021-05-11 深圳大普微电子科技有限公司 一种降低闪存误码率的方法、装置及固态硬盘
CN113643746A (zh) * 2021-07-02 2021-11-12 深圳市宏旺微电子有限公司 闪存数据的分析方法、装置、终端设备及存储介质
CN116469448A (zh) * 2022-02-18 2023-07-21 武汉置富半导体技术有限公司 一种闪存颗粒的筛选方法和装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107767915A (zh) * 2016-08-15 2018-03-06 闪迪技术有限公司 自适应温度和存储器参数抑制
CN108133732A (zh) * 2017-12-20 2018-06-08 北京京存技术有限公司 闪存芯片的性能测试方法、装置、设备及存储介质
CN109461469A (zh) * 2018-10-30 2019-03-12 新华三技术有限公司 一种测试方法及装置
CN109491847A (zh) * 2018-11-07 2019-03-19 郑州云海信息技术有限公司 一种服务器高低温可靠性测试方法及装置
CN109613420A (zh) * 2019-01-30 2019-04-12 上海华虹宏力半导体制造有限公司 芯片的测试方法
CN110956997A (zh) * 2019-11-08 2020-04-03 苏州浪潮智能科技有限公司 一种固态硬盘ber的测试方法、测试装置及测试设备
CN111009281A (zh) * 2019-12-06 2020-04-14 北京航空航天大学 一种热电应力下的Flash存储器擦写性能评价方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107767915A (zh) * 2016-08-15 2018-03-06 闪迪技术有限公司 自适应温度和存储器参数抑制
CN108133732A (zh) * 2017-12-20 2018-06-08 北京京存技术有限公司 闪存芯片的性能测试方法、装置、设备及存储介质
CN109461469A (zh) * 2018-10-30 2019-03-12 新华三技术有限公司 一种测试方法及装置
CN109491847A (zh) * 2018-11-07 2019-03-19 郑州云海信息技术有限公司 一种服务器高低温可靠性测试方法及装置
CN109613420A (zh) * 2019-01-30 2019-04-12 上海华虹宏力半导体制造有限公司 芯片的测试方法
CN110956997A (zh) * 2019-11-08 2020-04-03 苏州浪潮智能科技有限公司 一种固态硬盘ber的测试方法、测试装置及测试设备
CN111009281A (zh) * 2019-12-06 2020-04-14 北京航空航天大学 一种热电应力下的Flash存储器擦写性能评价方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112630618A (zh) * 2020-11-20 2021-04-09 深圳市国微电子有限公司 一种芯片测试的方法和装置
CN112464498A (zh) * 2020-12-24 2021-03-09 深圳市芯天下技术有限公司 一种存储器的真实建模验证方法、装置、存储介质和终端
CN112464498B (zh) * 2020-12-24 2021-11-09 芯天下技术股份有限公司 一种存储器的真实建模验证方法、装置、存储介质和终端
CN112786080A (zh) * 2020-12-31 2021-05-11 深圳大普微电子科技有限公司 一种降低闪存误码率的方法、装置及固态硬盘
CN112786080B (zh) * 2020-12-31 2022-08-02 深圳大普微电子科技有限公司 一种降低闪存误码率的方法、装置及固态硬盘
CN113643746A (zh) * 2021-07-02 2021-11-12 深圳市宏旺微电子有限公司 闪存数据的分析方法、装置、终端设备及存储介质
CN113643746B (zh) * 2021-07-02 2023-09-26 深圳市宏旺微电子有限公司 闪存数据的分析方法、装置、终端设备及存储介质
CN116469448A (zh) * 2022-02-18 2023-07-21 武汉置富半导体技术有限公司 一种闪存颗粒的筛选方法和装置
CN116469448B (zh) * 2022-02-18 2024-02-02 武汉置富半导体技术有限公司 一种闪存颗粒的筛选方法和装置

Similar Documents

Publication Publication Date Title
CN111816240A (zh) 闪存Nand Flash的动态测试方法、装置、电子设备及存储介质
US10573389B2 (en) Storage device having parameter calibration function, and operating method thereof
CN109448778B (zh) 一种固态硬盘性能测试方法、系统、装置及可读存储介质
CN109256162B (zh) 半导体存储器件及其编程方法
US9257204B2 (en) Read voltage setting method, and control circuit, and memory storage apparatus using the same
TWI566253B (zh) 用來管理一記憶裝置之方法以及記憶裝置與控制器
US8184480B2 (en) Multi-level nonvolatile memory device with reduced number of read voltages based on a cell address and method for operating the same
US10475517B2 (en) Characterizing and operating a non-volatile memory device
US20170125127A1 (en) Memory system and operating method thereof
KR20140013383A (ko) 불휘발성 메모리 장치 및 그것의 동작 방법
US20210082530A1 (en) Semiconductor memory device and operating method thereof
CN112817524A (zh) 基于动态神经网络的闪存可靠性等级在线预测方法和装置
CN110504002B (zh) 一种硬盘数据一致性测试方法与装置
US20160211025A1 (en) Semiconductor memory device and operating method thereof
CN111813339B (zh) 闪存Nand Flash的数据写入方法、装置、电子设备及存储介质
US20150155041A1 (en) Semiconductor memory device, memory system including the same and operating method thereof
WO2024098936A1 (zh) 存储方法、装置、设备和存储介质
CN111367710B (zh) 一种eMMC问题还原方法和装置
KR20180063652A (ko) 반도체 메모리 장치 및 그 동작 방법
CN113470728B (zh) 纠错能力测试方法、装置、可读存储介质及电子设备
CN108572786B (zh) 避免读取扰动的数据搬移方法以及使用该方法的装置
CN115472206A (zh) 存储器的坏块检测方法、测试设备及存储介质
CN115705914A (zh) 闪存坏块的检测方法、检测设备和计算机存储介质
CN108572920B (zh) 避免读取扰动的数据搬移方法以及使用该方法的装置
CN110556150A (zh) 一种存储单元的编程方法、装置、电子设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20201023