CN112464498A - 一种存储器的真实建模验证方法、装置、存储介质和终端 - Google Patents
一种存储器的真实建模验证方法、装置、存储介质和终端 Download PDFInfo
- Publication number
- CN112464498A CN112464498A CN202011552567.1A CN202011552567A CN112464498A CN 112464498 A CN112464498 A CN 112464498A CN 202011552567 A CN202011552567 A CN 202011552567A CN 112464498 A CN112464498 A CN 112464498A
- Authority
- CN
- China
- Prior art keywords
- memory cell
- memory
- cell model
- operation instruction
- modeling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
Abstract
本发明公开了一种存储器的真实建模验证方法、装置、存储介质和终端，通过使用Verilog代码对非易失存储器的memory cell进行建模，在收到写或者擦指令时，产生一个随机数，根据随机数对memory cell模型执行写或擦，当检测到操作次数达到随机数时，使memory cell模型内的对应地址写为0或擦为1；在对非易失存储器控制端的验证阶段，通过Verilog代码建立一个高度接近实际的memory cell模型，通过验证memory cell模型去模拟非易失存储器控制端的真实特性，能更加准确的验证控制端操作的准确性，而且自动检查修复操作结果则增强了验证的自动化程度。
Description
技术领域
本发明涉及非易失存储器验证技术领域，尤其涉及的是一种存储器的真实建模验证方法、装置、存储介质和终端。
背景技术
在对非易失存储器控制端的验证阶段，往往会建立一个memory cell模型接收控制器操作并反馈操作结果。传统做法一般是memory cell模型收到写操作便将对应地址的存储单元内数据写为0，memory cell模型收到擦操作便将对应地址的存储单元内数据置为1，现有的对这种memory cell模型的验证方式是完全理想化的，不能反映非易失存储器真实特性因而也不能准确验证非易失存储器控制器的功能。
因此，现有的技术还有待于改进和发展。
发明内容
本发明的目的在于提供一种存储器的真实建模验证方法、装置、存储介质和终端，旨在解决现有的对过于理想的memory cell模型验证不能反映非易失存储器真实特性，不能准确验证非易失存储器控制器功能的问题。
本发明的技术方案如下：一种存储器的真实建模验证方法，其中，具体包括以下步骤：
使用Verilog代码对非易失存储器的memory cell进行建模，得到memory cell模型；
接收操作指令，随机生成一个随机操作次数；
根据操作指令和随机操作次数对memory cell模型内对应的地址执行相应操作；
判断操作次数是否达到随机操作次数，
是，则使memory cell模型内对应的地址成功执行所述操作指令；
否，则重复执行根据操作指令和随机操作次数对memory cell模型内对应的地址执行相应操作。
所述的存储器的真实建模验证方法，其中，所述使用Verilog代码对非易失存储器的memory cell进行建模，得到memory cell模型，具体过程如下：使用Verilog代码对非易失存储器的memory cell进行建模，建立一个容量与非易失存储器一致的数组，数组内设置有若干个bit，每个bit对应非易失存储器内的一个cell，该数组即为memory cell模型。
所述的存储器的真实建模验证方法，其中，所述操作指令包括写操作指令。
所述的存储器的真实建模验证方法，其中，所述操作指令包括擦操作指令。
所述的存储器的真实建模验证方法，其中，所述使memory cell模型内对应的地址成功执行所述操作指令的过程如下：使memory cell模型内对应的地址写为0。
所述的存储器的真实建模验证方法，其中，所述使memory cell模型内对应的地址成功执行所述操作指令的过程如下：使memory cell模型内对应的地址擦为1。
一种存储器的真实建模验证装置，其中，包括：
建模模块，使用Verilog代码对非易失存储器的memory cell进行建模，得到memorycell模型；
操作次数生成模块，接收操作指令，随机生成一个随机操作次数；
操作执行模块，根据操作指令和随机操作次数对memory cell模型内对应的地址执行相应操作；
判断模块，判断操作次数是否达到随机操作次数；
操作指令成功模块，使memory cell模型内对应的地址成功执行所述操作指令。
所述的存储器的真实建模验证装置，其中，所述操作指令成功模块包括：
写操作指令成功模块，使memory cell模型内对应的地址写为0；
擦操作指令成功模块，使memory cell模型内对应的地址擦为1。
一种存储介质，其中，所述存储介质中存储有计算机程序，当所述计算机程序在计算机上运行时，使得所述计算机执行上述任一项所述的方法。
一种终端，其中，包括处理器和存储器，所述存储器中存储有计算机程序，所述处理器通过调用所述存储器中存储的所述计算机程序，用于执行上述任一项所述的方法。
本发明的有益效果：本发明通过提供一种存储器的真实建模验证方法、装置、存储介质和终端，通过使用Verilog代码对非易失存储器的memory cell进行建模，在收到写或者擦指令时，产生一个随机数，根据随机数对memory cell模型执行写或擦，当检测到操作次数达到随机数时，使memory cell模型内的对应地址写为0或擦为1；在对非易失存储器控制端的验证阶段，通过Verilog代码建立一个高度接近实际的memory cell模型，通过验证memory cell模型去模拟非易失存储器控制端的真实特性，能更加准确的验证控制端操作的准确性，而且自动检查修复操作结果则增强了验证的自动化程度。
附图说明
图1是本发明中存储器的真实建模验证方法的步骤流程图。
图2是本发明中存储器的真实建模验证装置的示意图。
图3是本发明中终端的示意图。
具体实施方式
下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
如图1所示，一种存储器的真实建模验证方法，具体包括以下步骤：
S1：使用Verilog（Verilog一般指Verilog HDL。Verilog HDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能）代码对非易失存储器的memory cell（存储单元）进行建模，得到memory cell模型；
S2：接收操作指令，随机生成一个随机操作次数；
S3：根据操作指令和随机操作次数对memory cell模型内对应的地址执行相应操作；
S4：判断操作次数是否达到随机操作次数，是则执行S5，否则执行S3；
S5：使memory cell模型内对应的地址成功执行所述操作指令。
在某些具体实施例中，所述S1中，具体过程如下：使用Verilog代码对非易失存储器的memory cell进行建模，建立一个容量与非易失存储器一致的数组，数组内设置有若干个bit，每个bit对应非易失存储器内的一个cell，该数组即为memory cell模型。
在某些具体实施例中，所述操作指令包括写操作指令和擦操作指令。
在某些具体实施例中，所述S5中，若操作指令为写操作指令，则使memory cell模型内对应的地址写为0；若操作指令为擦操作指令，使memory cell模型内对应的地址擦为1。
如图2所示，一种存储器的真实建模验证装置，包括：
建模模块101，使用Verilog代码对非易失存储器的memory cell进行建模，得到memorycell模型；
操作次数生成模块102，接收操作指令，随机生成一个随机操作次数；
操作执行模块103，根据操作指令和随机操作次数对memory cell模型内对应的地址执行相应操作；
判断模块104，判断操作次数是否达到随机操作次数；
操作指令成功模块105，使memory cell模型内对应的地址成功执行所述操作指令。
在某些具体实施例中，所述操作指令成功模块105包括：
写操作指令成功模块，使memory cell模型内对应的地址写为0；
擦操作指令成功模块，使memory cell模型内对应的地址擦为1。
请参照图3，本发明实施例还提供一种终端。如示，终端300包括处理器301和存储器302。其中，处理器301与存储器302电性连接。处理器301是终端300的控制中心，利用各种接口和线路连接整个终端的各个部分，通过运行或调用存储在存储器302内的计算机程序，以及调用存储在存储器302内的数据，执行终端的各种功能和处理数据，从而对终端300进行整体监控。
在本实施例中，终端300中的处理器301会按照如下的步骤，将一个或一个以上的计算机程序的进程对应的指令加载到存储器302中，并由处理器301来运行存储在存储器302中的计算机程序，从而实现各种功能：使用Verilog代码对非易失存储器的memory cell进行建模，得到memory cell模型；接收操作指令，随机生成一个随机操作次数；根据操作指令和随机操作次数对memory cell模型内对应的地址执行相应操作；判断操作次数是否达到随机操作次数，是，则使memory cell模型内对应的地址成功执行所述操作指令；否，则重复执行根据操作指令和随机操作次数对memory cell模型内对应的地址执行相应操作。
存储器302可用于存储计算机程序和数据。存储器302存储的计算机程序中包含有可在处理器中执行的指令。计算机程序可以组成各种功能模块。处理器301通过调用存储在存储器302的计算机程序，从而执行各种功能应用以及数据处理。
本申请实施例提供一种存储介质，所述计算机程序被处理器执行时，执行上述实施例的任一可选的实现方式中的方法，以实现以下功能：使用Verilog代码对非易失存储器的memory cell进行建模，得到memory cell模型；接收操作指令，随机生成一个随机操作次数；根据操作指令和随机操作次数对memory cell模型内对应的地址执行相应操作；判断操作次数是否达到随机操作次数，是，则使memory cell模型内对应的地址成功执行所述操作指令；否，则重复执行根据操作指令和随机操作次数对memory cell模型内对应的地址执行相应操作。其中，存储介质可以由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器（Static Random Access Memory, 简称SRAM），电可擦除可编程只读存储器（Electrically Erasable Programmable Read-Only Memory, 简称EEPROM），可擦除可编程只读存储器（Erasable Programmable Read Only Memory, 简称EPROM），可编程只读存储器（Programmable Red-Only Memory, 简称PROM），只读存储器（Read-Only Memory, 简称ROM），磁存储器，快闪存储器，磁盘或光盘。
在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
再者，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。
在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (10)
1.一种存储器的真实建模验证方法，其特征在于，具体包括以下步骤：
使用Verilog代码对非易失存储器的memory cell进行建模，得到memory cell模型；
接收操作指令，随机生成一个随机操作次数；
根据操作指令和随机操作次数对memory cell模型内对应的地址执行相应操作；
判断操作次数是否达到随机操作次数，
是，则使memory cell模型内对应的地址成功执行所述操作指令；
否，则重复执行根据操作指令和随机操作次数对memory cell模型内对应的地址执行相应操作。
2.根据权利要求1所述的存储器的真实建模验证方法，其特征在于，所述使用Verilog代码对非易失存储器的memory cell进行建模，得到memory cell模型，具体过程如下：使用Verilog代码对非易失存储器的memory cell进行建模，建立一个容量与非易失存储器一致的数组，数组内设置有若干个bit，每个bit对应非易失存储器内的一个cell，该数组即为memory cell模型。
3.根据权利要求1所述的存储器的真实建模验证方法，其特征在于，所述操作指令包括写操作指令。
4.根据权利要求1所述的存储器的真实建模验证方法，其特征在于，所述操作指令包括擦操作指令。
5.根据权利要求3所述的存储器的真实建模验证方法，其特征在于，所述使memorycell模型内对应的地址成功执行所述操作指令的过程如下：使memory cell模型内对应的地址写为0。
6.根据权利要求4所述的存储器的真实建模验证方法，其特征在于，所述使memorycell模型内对应的地址成功执行所述操作指令的过程如下：使memory cell模型内对应的地址擦为1。
7.一种存储器的真实建模验证装置，其特征在于，包括：
建模模块，使用Verilog代码对非易失存储器的memory cell进行建模，得到memorycell模型；
操作次数生成模块，接收操作指令，随机生成一个随机操作次数；
操作执行模块，根据操作指令和随机操作次数对memory cell模型内对应的地址执行相应操作；
判断模块，判断操作次数是否达到随机操作次数；
操作指令成功模块，使memory cell模型内对应的地址成功执行所述操作指令。
8.根据权利要求1所述的存储器的真实建模验证装置，其特征在于，所述操作指令成功模块包括：
写操作指令成功模块，使memory cell模型内对应的地址写为0；
擦操作指令成功模块，使memory cell模型内对应的地址擦为1。
9.一种存储介质，其特征在于，所述存储介质中存储有计算机程序，当所述计算机程序在计算机上运行时，使得所述计算机执行权利要求1至6任一项所述的方法。
10.一种终端，其特征在于，包括处理器和存储器，所述存储器中存储有计算机程序，所述处理器通过调用所述存储器中存储的所述计算机程序，用于执行权利要求1至6任一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011552567.1A CN112464498B (zh) | 2020-12-24 | 2020-12-24 | 一种存储器的真实建模验证方法、装置、存储介质和终端 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011552567.1A CN112464498B (zh) | 2020-12-24 | 2020-12-24 | 一种存储器的真实建模验证方法、装置、存储介质和终端 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112464498A true CN112464498A (zh) | 2021-03-09 |
| CN112464498B CN112464498B (zh) | 2021-11-09 |
Family
ID=74803804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011552567.1A Active CN112464498B (zh) | 2020-12-24 | 2020-12-24 | 一种存储器的真实建模验证方法、装置、存储介质和终端 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112464498B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100205352A1 (en) * | 2009-02-10 | 2010-08-12 | Phison Electronics Corp. | Multilevel cell nand flash memory storage system, and controller and access method thereof |
| CN101887758A (zh) * | 2009-05-12 | 2010-11-17 | 北京芯技佳易微电子科技有限公司 | 非挥发性存储器的仿真验证方法 |
| US20130275691A1 (en) * | 2011-11-17 | 2013-10-17 | Yen Hsiang Chew | Method, apparatus and system for memory validation |
| CN104615808A (zh) * | 2015-01-19 | 2015-05-13 | 中国科学院自动化研究所 | 一种待测试硬件运算部件的测试方法及参考模型装置 |
| CN107346668A (zh) * | 2017-07-12 | 2017-11-14 | 武汉新芯集成电路制造有限公司 | 一种耐用性测试方法 |
| CN109522229A (zh) * | 2018-11-15 | 2019-03-26 | 四川九州电子科技股份有限公司 | 一种高效自动化测试系统及其测试方法 |
| CN111816240A (zh) * | 2020-07-03 | 2020-10-23 | 深圳市国微电子有限公司 | 闪存Nand Flash的动态测试方法、装置、电子设备及存储介质 |
-
2020
- 2020-12-24 CN CN202011552567.1A patent/CN112464498B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100205352A1 (en) * | 2009-02-10 | 2010-08-12 | Phison Electronics Corp. | Multilevel cell nand flash memory storage system, and controller and access method thereof |
| CN101887758A (zh) * | 2009-05-12 | 2010-11-17 | 北京芯技佳易微电子科技有限公司 | 非挥发性存储器的仿真验证方法 |
| US20130275691A1 (en) * | 2011-11-17 | 2013-10-17 | Yen Hsiang Chew | Method, apparatus and system for memory validation |
| CN104615808A (zh) * | 2015-01-19 | 2015-05-13 | 中国科学院自动化研究所 | 一种待测试硬件运算部件的测试方法及参考模型装置 |
| CN107346668A (zh) * | 2017-07-12 | 2017-11-14 | 武汉新芯集成电路制造有限公司 | 一种耐用性测试方法 |
| CN109522229A (zh) * | 2018-11-15 | 2019-03-26 | 四川九州电子科技股份有限公司 | 一种高效自动化测试系统及其测试方法 |
| CN111816240A (zh) * | 2020-07-03 | 2020-10-23 | 深圳市国微电子有限公司 | 闪存Nand Flash的动态测试方法、装置、电子设备及存储介质 |
Non-Patent Citations (2)
| Title |
|---|
| "基于动态权衡的新型非易失存储器件体系结构研究综述": "张明喆等", 《计算机研究与发展》 * |
| 潘巍等: ""新型非易失存储环境下事务型数据管理技术研究"", 《软件学报》 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112464498B (zh) | 2021-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109445691B (zh) | 一种提高ftl算法开发和验证效率的方法及装置 | |
| CN103617120A (zh) | 一种单元测试方法和装置 | |
| CN107797821A (zh) | 重试读取方法以及使用该方法的装置 | |
| CN112542199A (zh) | 检测flash存储出错的方法、电路、存储介质和终端 | |
| CN110083379A (zh) | 一种服务器部件升级方法及相关装置 | |
| CN112542203A (zh) | 非易失性存储器的坏块修复方法、装置、存储介质和终端 | |
| CN112329273B (zh) | 一种提升芯片验证效率的方法、装置、存储介质和终端 | |
| CN112270945B (zh) | 记录是否有擦除时掉电的方法、装置、存储介质和终端 | |
| CN109240856A (zh) | 一种存储元数据损坏模拟方法、装置、终端及存储介质 | |
| CN112464498B (zh) | 一种存储器的真实建模验证方法、装置、存储介质和终端 | |
| CN112463633A (zh) | 一种片上存储器的地址译码校验方法、装置、设备及介质 | |
| CN112542209A (zh) | 非易失性芯片错误注入验证方法、装置、存储介质和终端 | |
| CN112464500B (zh) | 备份cell替换电路验证方法、装置、存储介质和终端 | |
| US20230305734A1 (en) | Platform for non-volatile memory storage devices simulation | |
| CN112447256B (zh) | 存储器的真实建模注错验证方法、装置、存储介质和终端 | |
| CN112466376B (zh) | 基于真实建模的过擦除验证方法、装置、存储介质和终端 | |
| CN112463042B (zh) | 一种数据卷导入数据校验方法、装置、终端及存储介质 | |
| US20020147946A1 (en) | Method and system for automatic test report generation from memory device reliabilty testing | |
| CN115359828A (zh) | 一种服务器固件刷新方法、装置、终端及存储介质 | |
| CN111785312B (zh) | 改善多次擦除编程Vt偏移方法、系统、存储介质和终端 | |
| CN111785313B (zh) | 降低过擦除现象和擦除时间方法、系统、存储介质及终端 | |
| CN112464499B (zh) | 非易失芯片擦写数据检查方法、装置、存储介质和终端 | |
| CN112464502A (zh) | 优化加快存储器仿真验证方法、装置、存储介质和终端 | |
| CN112464501B (zh) | 非易失芯片强0修复验证方法、装置、存储介质和终端 | |
| CN112231110A (zh) | 提升非易失存储器仿真效率方法、装置、存储介质和终端 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 518000 Room 101, building 10, Dayun software Town, 8288 Longgang Avenue, he'ao community, Yuanshan street, Longgang District, Shenzhen City, Guangdong Province Applicant after: XTX Technology Inc. Address before: 518000 1st floor, building 10, Dayun software Town, 8288 Longgang Avenue, Henggang street, Longgang District, Shenzhen City, Guangdong Province Applicant before: Paragon Technology (Shenzhen) Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |