CN112542209A - 非易失性芯片错误注入验证方法、装置、存储介质和终端 - Google Patents

Abstract

本发明公开了一种非易失性芯片错误注入验证方法、装置、存储介质和终端，通过预先编写错误类型，然后依次发送已经编写好的错误激励，对错误激励进行解析，在模拟模型执行相应操作时，根据错误激励判断模拟模型中执行相应操作的存储单元是否为错误激励中标记的错误存储单元，如果是，返回一个错误的值，反之，返回一个正确的值，达到错误注入的目的；其中，还可以根据错误激励重复执行擦或写操作，达到多次执行相应操作不成功的情况，使芯片的验证更加接近实际；本技术方案的错误注入机制，可定向、随机标记异常存储单元，实现验证算法的可靠性，具有操作性强、效率高、验证结果可信度高的特点。

Description

非易失性芯片错误注入验证方法、装置、存储介质和终端

技术领域

本发明涉及非易失性芯片验证技术领域，尤其涉及的是一种非易失性芯片错误注入验证方法、装置、存储介质和终端。

背景技术

非易失性存储器具有掉电数据不丢失的特点，其采用三端（源极、漏极和栅极）器件作为存储单元，工作原理同场效应管相同，区别是场效应管为单栅极结构，而非易失性存储器为双栅极结构，多出的栅极为浮置栅极，位于栅极与硅衬底之间。浮置栅极中间的氮化物是可以存储电荷的电荷势阱，向电荷势阱充电的过程也就是写入数据的过程，称为编程操作，电荷势阱放电的过程，为数据擦除的过程。根据存储器容量的不同，一片非易失性存储器芯片内部制造了相应数量的浮栅管（存储单元），浮栅管按照阵列排布，内部通过选通字线、位线（可由地址总线来解析）来选中相应的存储单元。

由于制造工艺上的差异，以及芯片自身老化导致芯片可靠性降低，在实际应用过程中，部分存储单元需要多次写入才能写入成功。因此，在芯片设计之初，设计者需要考虑极端情况（重复擦、写才能成功），设计合理的算法，才能保证非易失性存储器的正常使用。

如图1所示，为页编程操作的算法流程图，用户发送页编程指令、开始编程地址、编程数据后，存储芯片启动编程算法，首先将SRAM（Static Random-Access Memory，静态随机存取存储器）数据初始化为全1，在发送编程数据阶段存储编程数据到SRAM，通过读FLASH数据，然后和SRAM数据比较判断是否需要编程操作。若需要编程，每次写入一个字节，直到编程完，之后重读FLASH数据，然后和SRAM数据比较，并将编程成功位置的SRAM数据写回1（不需要编程），若SRAM数据全1，则说明已成功不需要重复编程，退出编程算法，否则，重复编程，并记录重复编程次数，若编程次数大于设定的阈值，则强制退出，说明此存储单元有可能已坏掉，否则重复编程。

可见，存储单元的特性和编程算法的走向强相关，正常情况下，存储单元可一次编程成功，次数编程算法耗时最短，反之，随着存储单元的特性变差，需要更多的编程操作才可能成功，在存储单元彻底坏掉，无法编程成功的情况下，编程算法需要依然能够退出，否则认为芯片宕机。

传统的编程算法验证方法，正常情况下，存储单元一次编程成功，异常情况下，通过构造读到错误FLASH数据达到判断不过的目的，实际上，编程已成功，此种方法脱离芯片实际情况。而构建读到错误FLASH数据的方法，一般为在模型读数据的地方设置宏（一段特定代码），使读到FLASH的数据随机，或其他不等于SRAM的数据，宏定义的作用范围有限，必须先启用宏，模型中的宏定义才会生效。

而针对上述异常情况的验证，传统验证方法具有如下缺点：

1.错误注入方法不符合芯片实际情况；

2.错误注入方法不够灵活；

3.错误注入代码、验证用例可重用性、移植性低，降低工作效率。

因此，现有的技术还有待于改进和发展。

发明内容

本发明的目的在于提供一种非易失性芯片错误注入验证方法、装置、存储介质和终端，旨在解决现有的宏定义错误注入方式不符合芯片实际情况、使用不够灵活、可重用性、移植性低的问题。

本发明的技术方案如下：一种非易失性芯片错误注入验证方法，其中，具体包括以下步骤：

编写错误类型，得到错误激励包；

根据错误激励包依次发送错误激励，并发送错误信息更新使能至模拟模型；

对错误激励进行解析；

接收操作指令并将操作指令发送至模拟模型；

在模拟模型根据操作指令对应的存储单元执行相应操作时，根据分析后的错误激励判断模拟模型中执行相应操作的存储单元是否为错误激励中标记的错误存储单元，是则返回一个错误数据至该模拟模型的存储单元，否则返回一个正确数据至该模拟模型的存储单元。

所述的非易失性芯片错误注入验证方法，其中，所述操作指令包括擦操作指令和写操作指令。

所述的非易失性芯片错误注入验证方法，其中，所述错误激励包括编程错误注入使能、编程错误注入位置、编程通过次数阈值；和/或擦错误注入使能、擦错误注入位置、擦通过次数阈值。

所述的非易失性芯片错误注入验证方法，其中，所述模拟模型根据操作指令对应的存储单元执行相应操作，具体过程为：所述待测设计根据操作指令对模拟模型的对应存储单元执行相应操作。

一种非易失性芯片错误注入验证装置，其中，包括：

错误编写模块，编写错误类型，得到错误激励包；

错误激励发送模块，根据错误激励包依次发送错误激励，并发送错误信息更新使能至模拟模型；

操作指令接收发送模块，接收操作指令并将操作指令发送至模拟模型；

错误注入模型，在模拟模型根据操作指令对应的存储单元执行相应操作时，根据分析后的错误激励判断模拟模型中执行相应操作的存储单元是否为错误激励中标记的错误存储单元，是则返回一个错误数据至该模拟模型的存储单元，否则返回一个正确数据至该模拟模型的存储单元。

所述的非易失性芯片错误注入验证装置，其中，还包括错误注入信息文件，错误激励发送模块将产生的错误激励数据写入错误注入信息文件，错误注入信息文件将错误激励依次发送至错误注入模型中。

所述的非易失性芯片错误注入验证装置，其中，所述操作指令接收发送模块包括：

操作指令接收模块，接收操作指令；

操作指令发送模块，将操作指令发送至模拟模型。

所述的非易失性芯片错误注入验证装置，其中，所述操作指令发送模块与模拟模型通过SPI总线实现连接。

一种存储介质，其中，所述存储介质中存储有计算机程序，当所述计算机程序在计算机上运行时，使得所述计算机执行上述任一项所述的方法。

一种终端，其中，包括处理器和存储器，所述存储器中存储有计算机程序，所述处理器通过调用所述存储器中存储的所述计算机程序，用于执行上述任一项所述的方法。

本发明的有益效果：本发明通过提供一种非易失性芯片错误注入验证方法、装置、存储介质和终端，通过预先编写错误类型，然后依次发送已经编写好的错误激励，对错误激励进行解析，在模拟模型执行相应操作时，根据错误激励判断模拟模型中执行相应操作的存储单元是否为错误激励中标记的错误存储单元，如果是，返回一个错误的值，反之，返回一个正确的值，达到错误注入的目的；其中，还可以根据错误激励重复执行擦或写操作，达到多次执行相应操作不成功的情况，使芯片的验证更加接近实际；本技术方案的错误注入机制，可定向、随机标记异常存储单元，实现验证算法的可靠性，具有操作性强、效率高、验证结果可信度高的特点。

附图说明

图1是现有技术中页编程操作的算法流程图。

图2是本发明中非易失性芯片错误注入验证方法的步骤流程图。

图3是本发明中非易失性芯片错误注入验证装置的示意图。

图4是本发明中终端的示意图。

具体实施方式

下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

如图2所示，一种非易失性芯片错误注入验证方法，具体包括以下步骤：

S1：编写错误类型，得到错误激励包etrans；

S2：根据错误激励包依次发送错误激励，并发送错误信息更新使能至模拟模型；

S3：对错误激励进行解析；

S4：接收操作指令并将操作指令发送至模拟模型；

S5：在模拟模型根据操作指令对应的存储单元执行相应操作时，根据分析后的错误激励判断模拟模型中执行相应操作的存储单元是否为错误激励中标记的错误存储单元，是则返回一个错误数据至该模拟模型的存储单元，否则返回一个正确数据至该模拟模型的存储单元。

本技术方案中，通过预先编写错误类型，然后依次发送已经编写好的错误激励，对错误激励进行解析，在模拟模型执行相应操作时，根据错误激励判断模拟模型中执行相应操作的存储单元是否为错误激励中标记的错误存储单元，如果是，返回一个错误的值，反之，返回一个正确的值，达到错误注入的目的；例如，如果模拟模型的某一存储单元正在执行擦（即把存储单元写1），最后向模拟模型返回一个错误的值0，那么该存储单元被写入0，则该存储单元就擦不成功了，达到了注入错误的效果；其中，还可以根据错误激励重复执行S5和S6，达到多次执行相应操作不成功的情况，使芯片的验证更加接近实际。

在某些具体实施例中，所述操作指令包括擦操作指令和写操作指令。

在某些具体实施例中，所述错误激励包括编程错误注入使能、编程错误注入位置（地址）、编程通过次数阈值、擦错误注入使能、擦错误注入位置（地址）、擦通过次数阈值等，通过预先编写错误类型，使得错误激励可随机控制。错误激励的产生放在验证用例中，构建不同的错误类型可选择放在不同的验证用例中，具有操作性强、可重用性高的特点。

在某些具体实施例中，所述模拟模型根据操作指令对应的存储单元执行相应操作，具体过程为：所述待测设计（即待测芯片）根据操作指令对模拟模型的对应存储单元执行相应操作。

如图3所示，一种非易失性芯片错误注入验证装置，包括：

错误编写模块101，编写错误类型，得到错误激励包etrans；

错误激励发送模块102，根据错误激励包依次发送错误激励，并发送错误信息更新使能至模拟模型；

操作指令接收发送模块103，接收操作指令并将操作指令发送至模拟模型；

错误注入模型104，对错误激励进行解析；在模拟模型根据操作指令对应的存储单元执行相应操作时，根据分析后的错误激励判断模拟模型中执行相应操作的存储单元是否为错误激励中标记的错误存储单元，是则返回一个错误数据至该模拟模型的存储单元，否则返回一个正确数据至该模拟模型的存储单元。

在某些具体实施例中，所述非易失性芯片错误注入验证装置还包括错误注入信息文件105，错误激励发送模块102将产生的错误激励数据写入错误注入信息文件105，错误注入信息文件105将错误激励依次发送至错误注入模型104中。

在某些具体实施例中，所述操作指令接收发送模块103包括：

操作指令接收模块，接收操作指令；

操作指令发送模块，将操作指令发送至模拟模型。

在某些具体实施例中，所述操作指令发送模块与模拟模型通过SPI（SerialPeripheral Interface，串行外设接口）总线实现连接。

请参照图4，本发明实施例还提供一种终端。如示，终端300包括处理器301和存储器302。其中，处理器301与存储器302电性连接。处理器301是终端300的控制中心，利用各种接口和线路连接整个终端的各个部分，通过运行或调用存储在存储器302内的计算机程序，以及调用存储在存储器302内的数据，执行终端的各种功能和处理数据，从而对终端300进行整体监控。

在本实施例中，终端300中的处理器301会按照如下的步骤，将一个或一个以上的计算机程序的进程对应的指令加载到存储器302中，并由处理器301来运行存储在存储器302中的计算机程序，从而实现各种功能：对芯片内的存储单元执行预编程处理；对芯片内的存储单元执行第一次擦除处理；对存储单元进行第一次擦除校验，若校验成功则对芯片内的存储单元执行弱编程处理，若校验失败则重复对存储单元执行第一次擦除处理，直至存储单元第一次擦除校验成功；弱编程处理后对存储单元进行第二次擦除校验，若校验成功则使芯片进入待机模式，若校验失败则对芯片内的存储单元执行第二次擦除处理，直至存储单元第二次擦除校验成功。

存储器302可用于存储计算机程序和数据。存储器302存储的计算机程序中包含有可在处理器中执行的指令。计算机程序可以组成各种功能模块。处理器301通过调用存储在存储器302的计算机程序，从而执行各种功能应用以及数据处理。

本申请实施例提供一种存储介质，所述计算机程序被处理器执行时，执行上述实施例的任一可选的实现方式中的方法，以实现以下功能：获取电梯群组的外部采集设备采集的待乘坐电梯的用户的请求信息；根据所述用户的请求信息为所述用户安排一目标电梯，并生成包括所述目标电梯的电梯标识的提醒信息以提醒用户；获取每一电梯的内部采集设备采集的用户的标识信息；根据所述标识信息判断所述用户是否进入被安排的目标电梯，并生成对应的提醒信息以提醒用户是否进对电梯。其中，存储介质可以由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器（Static RandomAccess Memory, 简称SRAM），电可擦除可编程只读存储器（Electrically ErasableProgrammable Read-Only Memory, 简称EEPROM），可擦除可编程只读存储器（ErasableProgrammable Read Only Memory, 简称EPROM），可编程只读存储器（Programmable Red-Only Memory, 简称PROM），只读存储器（Read-Only Memory, 简称ROM），磁存储器，快闪存储器，磁盘或光盘。

在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

再者，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。

在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。

以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种非易失性芯片错误注入验证方法，其特征在于，具体包括以下步骤：

编写错误类型，得到错误激励包；

根据错误激励包依次发送错误激励，并发送错误信息更新使能至模拟模型；

对错误激励进行解析；

接收操作指令并将操作指令发送至模拟模型；

在模拟模型根据操作指令对应的存储单元执行相应操作时，根据分析后的错误激励判断模拟模型中执行相应操作的存储单元是否为错误激励中标记的错误存储单元，是则返回一个错误数据至该模拟模型的存储单元，否则返回一个正确数据至该模拟模型的存储单元。

2.根据权利要求1所述的非易失性芯片错误注入验证方法，其特征在于，所述操作指令包括擦操作指令和写操作指令。

3.根据权利要求1所述的非易失性芯片错误注入验证方法，其特征在于，所述错误激励包括编程错误注入使能、编程错误注入位置、编程通过次数阈值；和/或擦错误注入使能、擦错误注入位置、擦通过次数阈值。

4.根据权利要求1所述的非易失性芯片错误注入验证方法，其特征在于，所述模拟模型根据操作指令对应的存储单元执行相应操作，具体过程为：所述待测设计根据操作指令对模拟模型的对应存储单元执行相应操作。

5.一种非易失性芯片错误注入验证装置，其特征在于，包括：

错误编写模块，编写错误类型，得到错误激励包；

错误激励发送模块，根据错误激励包依次发送错误激励，并发送错误信息更新使能至模拟模型；

操作指令接收发送模块，接收操作指令并将操作指令发送至模拟模型；

错误注入模型，在模拟模型根据操作指令对应的存储单元执行相应操作时，根据分析后的错误激励判断模拟模型中执行相应操作的存储单元是否为错误激励中标记的错误存储单元，是则返回一个错误数据至该模拟模型的存储单元，否则返回一个正确数据至该模拟模型的存储单元。

6.根据权利要求5所述的非易失性芯片错误注入验证装置，其特征在于，还包括错误注入信息文件，错误激励发送模块将产生的错误激励数据写入错误注入信息文件，错误注入信息文件将错误激励依次发送至错误注入模型中。

7.根据权利要求5所述的非易失性芯片错误注入验证装置，其特征在于，所述操作指令接收发送模块包括：

操作指令接收模块，接收操作指令；

操作指令发送模块，将操作指令发送至模拟模型。

8.根据权利要求7所述的非易失性芯片错误注入验证装置，其特征在于，所述操作指令发送模块与模拟模型通过SPI总线实现连接。

9.一种存储介质，其特征在于，所述存储介质中存储有计算机程序，当所述计算机程序在计算机上运行时，使得所述计算机执行权利要求1至4任一项所述的方法。

10.一种终端，其特征在于，包括处理器和存储器，所述存储器中存储有计算机程序，所述处理器通过调用所述存储器中存储的所述计算机程序，用于执行权利要求1至4任一项所述的方法。

Images