KR20110077569A - 비휘발성 메모리 장치 - Google Patents

비휘발성 메모리 장치 Download PDF

Info

Publication number
KR20110077569A
KR20110077569A KR1020090134190A KR20090134190A KR20110077569A KR 20110077569 A KR20110077569 A KR 20110077569A KR 1020090134190 A KR1020090134190 A KR 1020090134190A KR 20090134190 A KR20090134190 A KR 20090134190A KR 20110077569 A KR20110077569 A KR 20110077569A
Authority
KR
South Korea
Prior art keywords
write
signal
transition detection
bit line
source line
Prior art date
Application number
KR1020090134190A
Other languages
English (en)
Other versions
KR101583738B1 (ko
Inventor
이승연
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090134190A priority Critical patent/KR101583738B1/ko
Priority to US12/962,474 priority patent/US8582353B2/en
Priority to JP2010285540A priority patent/JP2011138598A/ja
Publication of KR20110077569A publication Critical patent/KR20110077569A/ko
Priority to US14/049,054 priority patent/US8711609B2/en
Application granted granted Critical
Publication of KR101583738B1 publication Critical patent/KR101583738B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1677—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1693—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1697—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

본 발명은 비휘발성 메모리 장치에 관한 것으로서, MTJ(Magnetic Tunnel Junction) 소자에 쓰기 전류의 인가시 라이트 펄스 폭에 따른 라이트 패일을 방지할 수 있도록 하는 기술을 개시한다. 이러한 본 발명은 비트라인 및 소스라인에 인가되는 쓰기 전류에 따라 자기저항 소자에 데이터를 리드 및 라이트 하는 메모리 셀, 라이트 구동신호에 따라 메모리 셀에 쓰기 전류를 공급하는 라이트 구동부, 비트라인 및 소스라인에 연결되고 자기저항 소자의 저항 변화를 감지하여 천이 검출신호를 출력하는 천이 검출부, 및 천이 검출신호에 따라 라이트 구동신호의 펄스폭을 제어하는 라이트 제어부를 포함한다.

Description

비휘발성 메모리 장치{Nonvolatile memory device}
본 발명은 비휘발성 메모리 장치에 관한 것으로서, 특히, 자기 터널 접합 소자(Magnetic Tunnel Junction element, MTJ)를 이용하는 자기저항 램(Magnetoresistive random access memory, 이하 'MRAM' 이라 함)에 관한 기술이다.
대부분의 반도체 메모리 제조 업체들은 차세대 기억소자의 하나로 강자성체 물질을 이용한 MRAM을 개발하고 있다. MRAM은 강자성 박막을 다층으로 형성하여 각 박막층의 자화방향에 따른 전류 변화를 감지함으로써 데이터를 읽고 쓸 수 있는 기억소자이다.
즉, MRAM은 자기 물질의 박막에 자기 분극(Magnetic Polarization) 상태를 저장시키는 메모리 형태로서, 비트라인 전류와 워드라인 전류의 조합에 따라 생성된 자기장에 의해 자기 분극 상태를 바꾸거나 감지해 냄으로써 쓰기와 읽기 동작이 수행된다. 이러한 MRAM은 자성 박막 고유의 특성에 의해 고속, 저전력 및 고집적이 가능할 뿐만 아니라 플래시 메모리와 같이 비휘발성 메모리 동작이 가능한 소자이다.
MRAM은 일반적으로 GMR(Giant Magneto Resistance), MTJ(Magnetic Tunnel Junction, 이하 'MTJ'라 함)등 여러 가지 셀 종류로 구성된다.
즉, MRAM은 스핀이 전자의 전달 현상에 지대한 영향을 미치기 때문에 생기는 거대자기저항(GMR) 현상이나 스핀 편극 자기투과 현상을 이용해 메모리 소자를 구현한다.
먼저, 거대자기 저항(GMR) 현상을 이용한 MRAM은 비자성층을 사이에 둔 두 자성층에서 스핀방향이 같은 경우보다 다른 경우의 저항이 크게 다른 현상을 이용해 구현된다.
그리고, 스핀 편극 자기 투과 현상을 이용한 MRAM은 절연층을 사이에 둔 두자성층에서 스핀 방향이 같은 경우가 다른 경우보다 전류 투과가 훨씬 잘 일어난다는 현상을 이용해 구현된다.
이러한 종래의 MRAM은 도 1과 같이 하나의 스위칭 소자 T와 하나의 MTJ 소자를 갖는 1T+1MTJ 구조를 갖는다.
MRAM 셀 어레이는 복수개의 워드라인 WL1~WL4과, 복수개의 비트라인 BL1,BL2과, 이들에 의하여 선택되는 셀(1) 및 복수개의 비트라인 BL1, BL2과 연결되는 센스 앰프 SA1, SA2를 포함한다.
구체적으로, 복수개의 비트라인 BL1,BL2이 로오 방향으로 배열되고, 복수개의 워드라인 WL1~WL4이 컬럼 방향으로 배열된다. 그리고, 복수개의 비트라인 BL1,BL2과, 복수개의 워드라인 WL1~WL4이 교차하는 영역에 복수개의 단위 셀(1)이 각각 형성된다.
각각의 단위 셀(1)은 워드라인 WL의 상태에 따라 스위칭 동작하는 스위칭 소 자 T와, 스위칭 소자 T의 일단과 비트라인 BL 사이에 연결된 하나의 MTJ 소자를 포함한다. 여기서, 스위칭 소자는 게이트 제어신호에 의해 스위칭 동작이 제어되는 NMOS트랜지스터를 주로 사용한다.
그리고, 각각의 비트라인 BL1,BL2에는 센스앰프 SA1,SA2가 연결되어 비트라인 BL1,BL2으로부터 인가되는 셀 데이터를 센싱 및 증폭한다.
여기에서 MTJ는 도 2a 및 도 2b와 같은 원리로 동작한다.
종래의 MTJ의 구조는 두 층의 자화 방향의 정렬에 따라 저항이 달라지는 특성을 지니고 있다. 즉, MTJ는 외부의 자기장 또는 MTJ를 관통하여 흐르는 전류의 양과 방향에 의해 자화 방향이 바뀌는 자유 강자성층(Free magnetic layer;2)과, 터널 접합층(Tunnel junction layer;3) 및 자화 방향이 고정된 고정 강자성층(Fixed magnetic layer;4)이 적층되어 이루어진다.
여기서, 자유 강자성층(2)과 고정 강자성층(4)은 대개 NiFeCo/CoFe와 같은 재료를 가지며, 터널 접합층(3)은 Al2O3와 같은 재질을 갖는다. 자유 강자성층(2)과 고정 강자성층(4)은 절연층인 터널 접합층(3)에 의해 분리되어 있다.
그리고, 자유 강자성층(2)과 고정 강자성층(4)은 서로 다른 두께를 가지며, 그에 따라서 고정 강자성층(4)은 강한 자기장에서 자기 분극 상태가 변화되고, 자유 강자성층(2)은 약한 자기장에서 자기 분극 상태가 변화된다.
이 자유 강자성층(2)과 고정 강자성층(4)에 수직 방향으로 전압을 인가하면, 터널 접합층(3)의 두께가 매우 얇기 때문에 전자의 터널링(Tunneling) 현상에 의해 전류가 흐르게 된다.
도 2a에서와 같이, 자유 강자성층(2)과 고정 강자성층(4)의 자화 방향이 같을 경우, 터널 접합층(3)의 터널링 저항이 낮아져 큰 터널링 전류가 흐르게 되므로 센싱 전류가 커진다.
반면에, 도 2b에서와 같이, 자유 강자성층(2)과 고정 강자성층(4)의 자화 방향이 다를 경우, 터널 접합층(3)의 터널링 저항이 높아져 낮은 터널링 전류가 흐르게 되므로 센싱 전류가 작아진다.
여기서, 자유 강자성층(2)은 외부 자장에 의해 자화 극성 방향이 바뀌며, 이 자유 강자성층(2)의 자화 극성 방향에 따라 "0" 또는 "1"의 정보가 기억된다. 따라서, 라이트시에 고정강자성층(4)은 자기 분극 상태가 변하지 않고 자유강자성층(2)만 자기 분극 상태가 변화되는 자기장만 발생시킨다.
도 3a 및 도 3b는 MTJ의 전류 펄스 폭에 따른 스위칭 전류 및 스위칭 확률 특성을 설명하기 위한 그래프이다.
MTJ 소자는 히스테리시스(Hysteresis) 특성을 갖는 대표적인 소자이다. MTJ 소자는 고정 강자성층(4)에 접한 버텀 전극(Bottom electrode)에서 자유 강자성층(2)에 접한 탑 전극(Top electrode)으로 양의 전류가 흐를 경우 저항값이 하이 저항(RH)이 되어 데이터 '1'이 써지게 된다.
반면에, MTJ 소자는 자유 강자성층(2)에 접한 탑 전극(Top electrode)에서 고정 강자성층(4)에 접한 버텀 전극(Bottom electrode)으로 음의 전류가 흐를 경우 저항값이 로우 저항(RL)이 되어 데이터 '0'이 써지게 된다.
이러한 MTJ 소자에 데이터를 쓰기 위해서는 일정한 세기 이상의 양의 전류 또는 음의 전류가 필요하다. 뿐만 아니라, 도 3a 및 도 3b에서 보는 바와 같이, 쓰기 전류가 흐르는 시간도 고려되어야 한다.
도 3a는 쓰기 전류의 펄스 폭(Current pulse width)에 따른 스위칭 전류의 변화를 나타낸다. 그리고, 도 3b는 쓰기 전류의 시간에 따른 스위칭 확률(Switching probability)을 나타낸다.
도 3a를 참조하면, 쓰기 전류의 펄스 폭이 작을수록 스위칭 전류의 세기가 세져야 한다는 것을 알 수 있다. 즉, 쓰기 전류의 펄스 폭이 작을수록 평균 전류 밀도(Average current density)가 높은 것을 알 수 있다.
그런데, 칩 내의 여러 가지 요인으로 인해 스위칭 전류가 미리 디자인한 전류보다 작은 값으로 구동되는 경우가 있다. 이에 따라, 디자인한 전류의 세기에 맞춰진 전류의 폭을 갖는 종래의 메모리 장치의 기술로는 쓰기 오동작이 발생할 수 있다. 여기서, 전류의 펄스 폭에 충분한 마진(Margin)을 갖도록 미리 디자인하지 못하는 이유는, 전력 소모 측면이나 고속 동작 측면에서의 우려 때문이다.
도 3b를 참조하면, 쓰기 전류의 인가 시간이 짧아지게 되면 스위칭이 되지 않는 확률이 높아진다는 것을 나타낸다. 즉, 쓰기 전류의 인가 시간이 짧아질 경우 쓰기 동작의 오동작을 유발할 수 있다는 것을 시사한다.
본 발명은 MTJ(Magnetic Tunnel Junction) 소자에 쓰기 전류의 인가시 라이트 펄스 폭에 따른 라이트 패일을 방지할 수 있도록 하는데 그 특징이 있다.
본 발명에 따른 비휘발성 메모리 장치는, 비트라인 및 소스라인에 인가되는 쓰기 전류에 따라 자기저항 소자에 데이터를 리드 또는 라이트 하는 메모리 셀; 라이트 구동신호에 따라 메모리 셀에 쓰기 전류를 공급하는 라이트 구동부; 비트라인 및 소스라인에 연결되고 자기저항 소자의 저항 변화를 감지하여 천이 검출신호를 출력하는 천이 검출부; 및 천이 검출신호에 따라 라이트 구동신호의 펄스폭을 제어하는 라이트 제어부를 포함하는 것을 특징으로 한다.
이상에서 설명한 바와 같이, 본 발명은 MTJ(Magnetic Tunnel Junction) 소자에 쓰기 전류의 인가시 라이트 펄스 폭에 따른 라이트 패일을 방지할 수 있도록 한다. 즉, 본 발명은 히스테리시스(Hysteresis) 소자의 대표적인 예인 MTJ 소자의 라이트 특성 중 쓰기 전류의 공급 시간과 관련된 스위칭 에러를 방지할 수 있도록 한다. 이에 따라, 본 발명은 고집적, 고속 메모리 저장 장치의 큰 문제점인 소프트 에러(Soft error)를 수정하여 셀 효율을 향상시킬 수 있도록 하는 효과를 제공한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 4는 본 발명에 따른 비휘발성 메모리 장치에 관한 구성도이다.
본 발명은 메모리 셀(100), 라이트 구동부 WD1,WD2, 천이 검출부(110) 및 라이트 제어부(120)를 포함한다.
여기서, 메모리 셀(100)은 자기저항 소자와 스위칭 소자 T를 포함한다. 여기서, 자기저항 소자는 MTJ(Magnetic Tunnel Junction) 소자를 포함하는 것이 바람직하다.
스위칭 소자 T는 MTJ 소자와 소스라인 SL 사이에 연결되어 게이트 단자가 워드라인 WL과 연결된다. 그리고, MTJ 소자는 스위칭 소자 T의 일단과 비트라인 BL 사이에 연결된다. 스위칭 소자 T는 게이트 제어신호에 의해 스위칭 동작이 제어되는 NMOS트랜지스터를 주로 사용한다.
그리고, 양방향 라이트 구동부 WD1,WD2는 메모리 셀(100)을 사이에 두고 양측에 구비된다. 양방향 라이트 구동부 WD1,WD2는 라이트 제어부(120)로부터 인가되는 라이트 구동신호 WEDH,WEDL에 따라 라이트 인에이블 동작이 제어된다.
이러한 라이트 구동부 WD1,WD2는 쓰고자 하는 데이터가 '1'일 경우 구동부 DH가 하이가 된다. 반면에, 라이트 구동부 WD1,WD2는 쓰고자 하는 데이터가 '0'일 경우 구동부 DL가 하이가 된다. 따라서, 쓰고자 하는 데이터에 따라 MTJ 소자에 흐르는 전류의 방향을 변화시키고 일정한 쓰기 전류의 폭을 갖도록 한다.
또한, 천이 검출부(110)는 비트라인 BL과 소스라인 SL 사이에 연결되어 MTJ 소자의 천이 여부를 검출하여 천이 검출신호 MTD를 출력한다. MTJ 소자는 자유 강자성층에 접한 탑 전극(Top electrode)이 비트라인 BL과 연결된다. 그리고, MTJ 소자는 고정 강자성층에 접한 버텀 전극(Bottom electrode)이 스위칭 소자 T를 통해 소스라인 SL과 연결된다. 이러한 MTJ 소자는 MTJ 소자의 저항이 변하는 시점을 검출하여 천이 검출신호 MTD를 출력한다.
그리고, 라이트 제어부(120)는 라이트 인에이블 신호 WE의 활성화시 천이 검출부(110)로부터 인가되는 천이 검출신호 MTD에 따라 라이트 구동부 WD1,WD2의 인에이블 시간을 조정하기 위한 라이트 구동신호 WEDH,WEDL를 출력한다.
이러한 본 발명은 MTJ의 저항에 따라 데이터가 천이하는 시점을 감지하여 라이트 인에이블 시간을 조절함으로써 안전한 쓰기 동작이 가능하도록 한다. 그리고, 디자인한 전류의 세기보다 작은 전류가 공급되는 경우에 대응하여, 메모리 소자의 동작 중 여러 방해 요인에 의해 스위칭 확률이 감소하는 현상을 방지할 수 있도록 한다.
도 5는 도 4의 천이 검출부(110)에 관한 상세 회로도이다.
여기서, 천이 검출부(110)는 배타적 노아 게이트 XNOR2,XNOR3 및 낸드게이트 ND1를 포함하는 논리조합수단을 포함한다.
여기서, 입력신호 IN는 비트라인 BL, 소스라인 SL의 신호에 해당한다. 그리고, 반전신호 INb는 입력신호 IN를 인버터 IV1에 의해 반전한 신호를 의미한다. 그리고, 지연신호 IN_d는 입력신호 IN를 인버터 IV1~IV4에 의해 일정 시간 비반전 지연한 신호를 의미한다. 또한, 출력신호 IN_db는 지연신호 IN_d를 인버터 IV5에 의해 반전한 신호를 의미한다. 배타적 논리 게이트 XNOR1는 입력신호 IN와 지연신호 IN_d를 배타적 노아 연산하여 출력신호 OUT를 생성한다.
이러한 천이 검출부(110)의 기본 구조 및 동작에 의해 배타적 노아 게이트 XNOR2는 비트라인 BL의 출력과 지연신호 BL_d를 배타적 노아 연산하여 출력한다. 이에 따라, 비트라인 BL의 천이 시점에서 인버터 IV1~IV4의 지연시간 만큼의 펄스폭을 갖는 펄스가 생성된다.
그리고, 배타적 노아 게이트 XNOR3는 소스라인 SL의 출력과 지연신호 SL_d를 배타적 노아 연산하여 출력한다. 이에 따라, 소스라인 SL의 천이 시점에서 인버터 IV1~IV4의 지연시간 만큼의 펄스폭을 갖는 펄스가 생성된다.
그리고, 낸드게이트 ND1는 배타적 노아 게이트 XNOR2,XNOR3의 출력을 낸드연산하여 천이 검출신호 MTD를 출력한다.
이에 따라, 천이 검출부(110)는 비트라인 BL, 소스라인 SL 및 지연신호 BL_d,SL_d는 논리조합하여 MTJ 소자의 천이 시점에서 천이 검출신호 MTD를 출력하게 된다. 따라서, 천이 검출부(110)는 MTJ 소자의 저항이 변화하는 경우 비트라인 BL 및 소스라인 SL의 전압을 감지하여 천이 검출신호 MTD를 라이트 제어부(120)에 출력한다.
도 6a 및 도 6b는 본 발명의 동작을 설명하기 위한 동작 타이밍도이다. 여기서, 도 6a는 MTJ 소자에 데이터 '0'을 쓰기 위한 라이트 동작을 나타내고, 도 6b는 MTJ 소자에 데이터 '1'을 쓰기 위한 라이트 동작을 나타낸다.
먼저, 도 6a에서와 같이, 라이트 동작시 라이트 인에이블 신호 WE가 하이 레 벨로 인에이블 된다.
이때, MTJ 소자에 라이트 된 데이터와, MTJ 소자에 쓰려고 하는 데이터가 데이터 '1'로 일치할 경우 천이 검출신호 MTD가 디스에이블 상태를 유지하게 된다. 반면에, MTJ 소자에 라이트 된 데이터와, MTJ 소자에 쓰려고 하는 데이터가 일치하지 않을 경우 천이 검출신호 MTD가 인에이블 상태로 천이하게 된다. 여기서, 천이 검출신호 MTD는 MTJ 소자에 쓰려고 하는 데이터가 바뀌기 이전까지 하이 레벨을 유지하게 된다.
이때, 라이트 인에이블 신호 WEN는 MTJ 소자에 라이트 된 데이터와, MTJ 소자에 쓰려고 하는 데이터가 일치할 경우 공급하게 되는 최소 펄스를 나타낸다. 그리고, 라이트 제어신호 WEMTD는 라이트 인에이블 신호 WE가 인에이블 되면 일정 시간 이후에 하이 레벨로 인에이블 된다. 그리고, 라이트 제어신호 WEMTD는 천이 검출신호 MTD가 하이 레벨로 인에이블 되면, 일정 시간 이후에 로우 레벨로 디스에이블 된다.
따라서, 데이터 '0'을 라이트 하기 위한 라이트 구동신호 WEDL는 라이트 제어신호 WEMTD에 동기하여 하이 레벨로 인에이블 되고, 라이트 제어신호 WEMTD에 동기하여 로우 레벨로 디스에이블된다. 즉, 라이트 구동신호 WEDL는 라이트 제어신호 WEMTD와 라이트 인에이블 신호 WEN를 오아 연산하여 그 출력 파형이 결정된다.
반면에, 도 6b에서와 같이, 라이트 동작시 라이트 인에이블 신호 WE가 하이 레벨로 인에이블 된다.
이때, MTJ 소자에 라이트 된 데이터와, MTJ 소자에 쓰려고 하는 데이터가 데 이터 '0'으로 일치할 경우, 천이 검출신호 MTD가 디스에이블 상태를 유지하게 된다. 반면에, MTJ 소자에 라이트 된 데이터와, MTJ 소자에 쓰려고 하는 데이터가 일치하지 않을 경우 천이 검출신호 MTD가 인에이블 상태로 천이하게 된다. 여기서, 천이 검출신호 MTD는 MTJ 소자에 쓰려고 하는 데이터가 바뀌기 이전까지 하이 레벨을 유지하게 된다.
이때, 라이트 인에이블 신호 WEN는 MTJ 소자에 라이트 된 데이터와, MTJ 소자에 쓰려고 하는 데이터가 일치할 경우 공급하게 되는 최소 펄스를 나타낸다. 그리고, 라이트 제어신호 WEMTD는 라이트 인에이블 신호 WE가 인에이블 되면 일정 시간 이후에 하이 레벨로 인에이블 된다. 그리고, 라이트 제어신호 WEMTD는 천이 검출신호 MTD가 하이 레벨로 인에이블 되면, 일정 시간 이후에 로우 레벨로 디스에이블 된다.
따라서, 데이터 '1'을 라이트 하기 위한 라이트 구동신호 WEDH는 라이트 제어신호 WEMTD에 동기하여 하이 레벨로 인에이블 되고, 라이트 제어신호 WEMTD에 동기하여 로우 레벨로 디스에이블된다. 즉, 라이트 구동신호 WEDH는 라이트 제어신호 WEMTD와 라이트 인에이블 신호 WEN를 오아 연산하여 그 출력 파형이 결정된다.
즉, 본 발명은 라이트 동작시 라이트 제어신호 WEMTD가 활성화되면, 라이트 구동신호 WEDH, WEDL에 따라 라이트 구동부 WD1,WD2에 쓰기 전류를 공급하게 된다. 반면에, 천이 검출신호 MTD의 활성화시 라이트 제어신호 WEMTD가 비활성화되면, 라이트 구동신호 WEDH, WEDL에 따라 라이트 구동부 WD1,WD2에 공급되는 쓰기 전류를 차단하게 된다.
도 1은 종래의 MRAM 셀 어레이를 나타낸 도면.
도 2a, 도 2b는 일반적인 MTJ의 구성도.
도 3a, 도 3b는 MTJ의 전류 펄스 폭에 따른 스위칭 전류 및 스위칭 확률 특성을 설명하기 위한 그래프.
도 4는 본 발명에 따른 비휘발성 메모리 장치의 구성도.
도 5는 도 4의 천이 검출부에 관한 상세 회로도.
도 6a 및 도 6b는 본 발명에 따른 비휘발성 메모리 장치의 동작 타이밍도.

Claims (10)

  1. 비트라인 및 소스라인에 인가되는 쓰기 전류에 따라 자기저항 소자에 데이터를 리드 또는 라이트 하는 메모리 셀;
    라이트 구동신호에 따라 상기 메모리 셀에 상기 쓰기 전류를 공급하는 라이트 구동부;
    상기 비트라인 및 상기 소스라인에 연결되고 상기 자기저항 소자의 저항 변화를 감지하여 천이 검출신호를 출력하는 천이 검출부; 및
    상기 천이 검출신호에 따라 상기 라이트 구동신호의 펄스폭을 제어하는 라이트 제어부를 포함하는 것을 특징으로 하는 비휘발성 메모리 장치.
  2. 제 1항에 있어서, 상기 메모리 셀은
    상기 비트라인과 연결되는 MTJ 소자; 및
    상기 MTJ 소자와 상기 소스라인 사이에 연결되어 게이트가 워드라인과 연결되는 스위칭 소자를 포함하는 것을 특징으로 하는 비휘발성 메모리 장치.
  3. 제 1항에 있어서, 상기 라이트 구동부는
    상기 비트라인에 상기 쓰기 전류를 공급하는 제 1라이트 구동부; 및
    상기 소스라인에 상기 쓰기 전류를 공급하는 제 2라이트 구동부를 포함하는 것을 특징으로 하는 비휘발성 메모리 장치.
  4. 제 1항에 있어서, 상기 천이 검출부는
    제 1라이트 인에이블 신호의 활성화시 상기 비트라인의 전압 레벨이 천이하는 시점에서 일정폭을 갖는 펄스를 출력하는 것을 특징으로 하는 비휘발성 메모리 장치.
  5. 제 1항에 있어서, 상기 천이 검출부는
    제 1라이트 인에이블 신호의 활성화시 상기 소스라인의 전압 레벨이 천이하는 시점에서 일정폭을 갖는 펄스를 출력하는 것을 특징으로 하는 비휘발성 메모리 장치.
  6. 제 1항에 있어서, 상기 천이 검출부는
    제 1라이트 인에이블 신호의 활성화시 상기 비트라인, 상기 소스라인의 전압 레벨이 천이하는 시점에서 상기 천이 검출신호를 천이시키는 논리조합수단을 포함하는 것을 특징으로 하는 비휘발성 메모리 장치.
  7. 제 6항에 있어서, 상기 논리조합수단은
    상기 비트라인의 신호 및 상기 비트라인의 신호를 일정시간 지연한 제 1지연신호를 배타적 노아연산하는 제 1배타적 노아게이트;
    상기 소스라인의 신호 및 상기 소스라인의 신호를 일정시간 지연한 제 2지연 신호를 배타적 노아연산하는 제 2배타적 노아게이트; 및
    상기 제 1배타적 노아게이트 및 상기 제 2배타적 노아게이트의 출력을 낸드연산하여 상기 천이 검출신호를 출력하는 낸드게이트를 포함하는 것을 특징으로 하는 비휘발성 메모리 장치.
  8. 제 1항에 있어서, 상기 라이트 구동신호는 제 2라이트 인에이블 신호에 따라 인에이블 시점이 제어되고 상기 천이 검출신호에 따라 디스에이블 시점이 제어되는 것을 특징으로 하는 비휘발성 메모리 장치.
  9. 제 8항에 있어서, 상기 라이트 구동신호는 상기 천이 검출신호가 인에이블 되면, 일정 지연시간 이후에 로우 레벨로 디스에이블 되는 것을 특징으로 하는 비휘발성 메모리 장치.
  10. 제 8항에 있어서, 상기 제 2라이트 인에이블 신호는 상기 자기저항 소자에 라이트 된 데이터와, 상기 자기저항 소자에 쓰려고 하는 데이터가 일치할 경우 공급되는 펄스인 것을 특징으로 하는 비휘발성 메모리 장치.
KR1020090134190A 2009-12-30 2009-12-30 비휘발성 메모리 장치 KR101583738B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020090134190A KR101583738B1 (ko) 2009-12-30 2009-12-30 비휘발성 메모리 장치
US12/962,474 US8582353B2 (en) 2009-12-30 2010-12-07 Nonvolatile memory device
JP2010285540A JP2011138598A (ja) 2009-12-30 2010-12-22 非揮発性メモリ装置
US14/049,054 US8711609B2 (en) 2009-12-30 2013-10-08 Nonvolatile memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090134190A KR101583738B1 (ko) 2009-12-30 2009-12-30 비휘발성 메모리 장치

Publications (2)

Publication Number Publication Date
KR20110077569A true KR20110077569A (ko) 2011-07-07
KR101583738B1 KR101583738B1 (ko) 2016-01-12

Family

ID=44917146

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090134190A KR101583738B1 (ko) 2009-12-30 2009-12-30 비휘발성 메모리 장치

Country Status (1)

Country Link
KR (1) KR101583738B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101506784B1 (ko) * 2013-02-07 2015-03-27 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 메모리에서 적응형 타이밍 기록 제어를 위한 방법 및 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3645593B2 (ja) 1994-09-09 2005-05-11 株式会社ルネサステクノロジ 半導体集積回路装置
US6954321B2 (en) 2002-02-21 2005-10-11 Hitachi Global Storage Technologies, Netherlands B.V. Method and apparatus for improved read-to-write transition time for a magneto-resistive head
DE102005004338B4 (de) 2004-02-04 2009-04-09 Samsung Electronics Co., Ltd., Suwon Phasenänderungs-Speicherbauelement und zugehöriges Programmierverfahren

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101506784B1 (ko) * 2013-02-07 2015-03-27 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 메모리에서 적응형 타이밍 기록 제어를 위한 방법 및 장치

Also Published As

Publication number Publication date
KR101583738B1 (ko) 2016-01-12

Similar Documents

Publication Publication Date Title
US8711609B2 (en) Nonvolatile memory device
JP5643230B2 (ja) スピン注入トルク磁気抵抗ランダムアクセスメモリでのビットラインの電圧制御
KR101004910B1 (ko) 개선된 판독 및 기록 마진을 갖는 전류 구동되고 스위칭된자기 저장 셀들 및 이 셀들을 이용하는 자기 메모리들
US6873561B2 (en) Semiconductor memory device operating with low current consumption
US8130534B2 (en) System and method to read and write data a magnetic tunnel junction element
KR101083302B1 (ko) 반도체 메모리 장치
US8159864B2 (en) Data integrity preservation in spin transfer torque magnetoresistive random access memory
US7102945B2 (en) Read circuit of semiconductor and read method using a self-reference sensing technique
KR101068573B1 (ko) 반도체 메모리 장치
US10783933B2 (en) Semiconductor memory device
US6903965B2 (en) Thin film magnetic memory device permitting high precision data read
KR101493868B1 (ko) 자기 메모리 소자의 구동 방법
KR101095829B1 (ko) 비휘발성 메모리 장치
KR101583738B1 (ko) 비휘발성 메모리 장치
US10403346B2 (en) Semiconductor memory device
JP2013089681A (ja) 半導体装置
US8675400B2 (en) Magnetic memory
KR101076814B1 (ko) 자기저항 램
JP2007207342A (ja) 不揮発性記憶装置
KR20020086115A (ko) 자기 저항 메모리 장치
KR20120087717A (ko) 자기 저항 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181219

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191224

Year of fee payment: 5