CN104115228B - 写入驱动器电路和写入自旋矩mram的方法 - Google Patents

写入驱动器电路和写入自旋矩mram的方法 Download PDF

Info

Publication number
CN104115228B
CN104115228B CN201280065461.6A CN201280065461A CN104115228B CN 104115228 B CN104115228 B CN 104115228B CN 201280065461 A CN201280065461 A CN 201280065461A CN 104115228 B CN104115228 B CN 104115228B
Authority
CN
China
Prior art keywords
voltage
electrode
nmos
follower
selection transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280065461.6A
Other languages
English (en)
Other versions
CN104115228A (zh
Inventor
S·M·阿拉姆
T·安德烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Everspin Technologies Inc
Original Assignee
Everspin Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Everspin Technologies Inc filed Critical Everspin Technologies Inc
Publication of CN104115228A publication Critical patent/CN104115228A/zh
Application granted granted Critical
Publication of CN104115228B publication Critical patent/CN104115228B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

一种向自旋矩磁电阻随机存取存储器写入的写入驱动器最小化选择的列中未选择(关)的字线选择晶体管的亚阈值泄漏。在位线和/或源极线中的有效金属电阻减少而电源抗噪声能力增加。写入驱动器偏置信号与全局偏置信号隔离，并且使用第一NMOS跟随器电路或第一PMOS跟随器电路中的一个在位线的一端施加第一电压。分别使用第二或第三PMOS跟随器电路或第二或第三NMOS跟随器电路在源极线的相对端施加第二电压。

Description

写入驱动器电路和写入自旋矩MRAM的方法
本申请要求于2011年11月17日提交的申请号为61/561,139的美国临时申请的优先权。
技术领域
此处描述的示例实施例一般涉及写入自旋矩MRAM，并且更具体地，涉及当向自旋矩MRAM写入时，在增加抗电源噪声能力的同时减少泄漏电流。
背景技术
磁电子器件、自旋电子器件以及spintronic器件是利用主要由电子自旋引起的效应的器件的同义术语。磁电子技术用在许多信息装置中来提供非易失性的、稳定的、抗辐射的及高密度的数据存储和取回。许多磁电子信息器件包括，但不限于，磁电阻随机存取存储器(MRAM)、磁传感器以及盘驱动器的读/写头。
通常，MRAM包括磁电阻存储元件的阵列。每一个磁电阻存储元件通常具有包括由不同非磁性层分隔的多个磁性层的结构，例如磁隧道结(MTJ)，并呈现随器件的磁性状态而定的电阻。信息被存储为磁性层中的磁化矢量的方向。在一个磁性层中的磁化矢量是磁固定的或钉扎的，而另一个磁性层中的磁化方向可以在相同方向和相反方向(其分别被称为“平行”状态和“反平行”状态)之间自由切换。对应于平行磁状态和反平行磁状态，磁存储器元件分别具有低(逻辑“0”状态)和高(逻辑“1”状态)电阻状态。因此，电阻的检测允许磁电阻存储元件(例如，MTJ器件)提供存储在磁存储元件中的信息。
存在两种完全不同的方法用于对自由层编程：场切换和自旋矩切换。在场切换MRAM中，使用与MTJ比特邻近的电流承载线产生作用在自由层上的磁场。在自旋矩MRAM中，利用通过MTJ本身的电流脉冲实现切换。由自旋极化的隧穿电流承载的角动量引起自由层的反转，最终的状态(平行或反平行)由电流脉冲的极性确定。复位电流脉冲将使得最终状态为平行或逻辑“0”。置位电流脉冲(处于与复位电流脉冲相反的极性)将使得最终状态为反平行或逻辑“1”。已知在被构图或以其它方式布置为使得电流基本上与界面垂直地流动的巨磁电阻器件和MTJ器件中出现自旋矩转移(spin-torque transfer)，以及在当电流基本上垂直于畴壁流动时，在简单的线状结构中出现自旋矩转移。呈现磁电阻的任何这样的结构具有成为自旋矩磁电阻存储元件的可能。
自旋矩MRAM(ST-MRAM)(也称为自旋转移矩RAM(STT-RAM)由于具有无限持久性的非易失性和在比场切换MRAM高得多的密度下的快的写入速度而成为具有潜力的新兴存储技术。由于对ST-MRAM切换电流的要求随着MTJ尺度的降低而降低，因此ST-MRAM具有甚至在最先进的技术节点也可以良好地缩放的潜力。然而，MTJ电阻的增加的变化性以及维持在两个电流方向上的相对高的通过比特单元选择器件的切换电流，会限制ST-MRAM的缩放性。写入电流通常在一个方向上比在另一个方向上高，所以选择器件需能够通过两个电流中较大的。另外，对ST-MRAM切换电流的要求随着写入电流脉冲持续时间的减少而增加。因此，最小ST-MRAM比特单元方法可能需要相对长的切换时间。
编程自旋矩MRAM的传统方案是对存储器单元施加单一电流或电压脉冲以反转其存储层的方向。脉冲的持续时间由设计要求(例如，存储器接口规范)设定。通常，写入操作需在小于50ns内完成。将写入电压幅度设置为满足存储器写入错误率(WER)和寿命要求。其必须大于特定的值Vw，以确保以低于规定的值WER0的错误率可靠地编程所有的比特(位)。对于兆比特存储器，WER0通常小于10-8。写入电压幅度还须足够低以确保长期的器件完整性。对于磁隧道结，由于电介质击穿，升高的写入电压降低了存储器的寿命。在某些情况下，不能找到满足期望的写入错误率WER0和所需的寿命的写入电压。已知的改善写入错误率的方法是加一个或数个错误校正层或使用多个写入脉冲。
ST-MRAM阵列包括多个核心带(core strip)，每一个核心带包括包含多列比特单元(磁隧道结和字线选择晶体管)的比特单元阵列。在ST-MRAM比特单元列中，通过在字线选择晶体管的栅极(控制电极)处的正电压仅选择一行以用于写入。然而，该列中所有的未选择的字线选择晶体管贡献了写入驱动器必然提供的亚阈值(关断泄露(off leakage))电流。该亚阈值泄露增加了写操作期间的总功耗，当对于给定的比特单元区域使用低阈值电压字线晶体管以最大化写入电流时，其可以是如写入电流的25％那样高。因此，当向自旋矩MRAM写入时，需要降低泄露电流。
在比特单元的列中，磁隧道结的第一端连接到被称为位线的第一公共线。磁隧道结的第二端连接到其各自的字线选择晶体管的第一电流承载电极。字线选择晶体管的第二电流承载电极连接到被称为源极线的第二公共线。由于在一列中的大数量(例如，512或1024)的比特单元，因此位线和源极线是长的金属线路，其可能具有显著的电阻。当使用写入驱动器对远离列的顶端或底端的比特进行写入时，通过位线和源极线的电流导致电压降，降低了跨磁隧道结施加的电压。
因此，需要使来自位线和源极线的串联电阻中的电压降最小化的写入驱动器电路。此外，从随后的具体实施方式和所附权利要求，结合附图以及前述的技术领域和背景技术，示例实施例的其它的期望的特征和特性将变得清楚。
发明内容
提供了用于对自旋矩磁电阻随机存取存储器(ST-MRAM)进行写入的写入驱动器和方法。
第一示例实施例是一种用于对自旋矩MRAM进行写入的方法，该方法包括：在位线施加第一电压；以及在源极线的第一和第二端两者处施加第二电压。
第二示例实施例是一种用于对自旋矩MRAM进行写入的方法，该方法包括：使用PMOS跟随器电路在位线或源极线中的一个施加第一电压。
第三示例实施例是一种耦接到自旋矩MRAM的写入驱动器，该写入驱动器包括：磁性比特单元的列，每一个比特单元选择性地耦接在源极线和位线之间；第一MOS跟随器晶体管，耦接到所述源极线的第一端；第二MOS跟随器晶体管，耦接到所述源极线的第二端；第三MOS跟随器晶体管，耦接到所述位线的一端；以及多个隔离晶体管，每一个被配置为将多个电压中的一个提供到所述第一、第二及第三MOS跟随器晶体管的控制电极。
附图说明
下面将结合以下附图描述本发明，附图中相同的标号指示相同的元件，并且
图1是已知的ST-MRAM的部分电路图；
图2是根据第一示例实施例的ST-MRAM的部分电路图；
图3是根据第二示例实施例的耦接到ST-MRAM的比特单元列的写入驱动器电路的示意图；
图4是根据第二示例实施例的写入ST-MRAM的方法的流程图；
图5是根据第三示例实施例的耦接到ST-MRAM的比特单元列的写入驱动器电路的示意图；以及
图6是根据第三示例实施例的写入ST-MRAM的方法的流程图；
具体实施方式
下面的具体描述从性质上讲仅仅是示例性的，而不意图限制主题的实施例或者这些实施例的应用和使用。此处作为示例描述的任何实现方式并不必然都是优选或优于其他实现方式。此外，其不受前面的技术领域、背景技术、发明内容或者下面的具体描述中所明示或暗示的任何理论的约束。
用于对自旋矩磁电阻随机存取存储器(ST-MRAM)写入的写入驱动器使所选择的列中未选择(关断)的字线选择晶体管的亚阈值泄漏最小化。降低了来自位线和/或源极线的有效金属电阻，增加了抗电源噪声能力。
在ST-MRAM的第一示例实施例中，列选择电路的多个部分耦接到位线和/或源极线的相对端。写入驱动器的多个部分耦接到列选择电路的多个部分。
在写入驱动器的第二示例实施例中，NMOS跟随器晶体管对所选择的位线施加电压而两个PMOS跟随器晶体管将所选择的源极线提升到第一参考电压(例如，地)之上。所述两个PMOS跟随器晶体管的栅极电压可以是负的，其栅极电容性地耦接到写入驱动器的正电源电压。所述NMOS跟随器晶体管的栅极可以大于正电源电压，其栅极电容性地耦接到所述第一参考电压。全局偏置信号提供PMOS和NMOS跟随器晶体管的栅极处的电压。在写入操作期间，偏置隔离晶体管将PMOS跟随器晶体管和NMOS跟随器晶体管的栅极与其各自的全局偏置信号隔离。
在第三示例实施例中，两个NMOS跟随器晶体管对所选择的源极线施加电压，而PMOS跟随器晶体管将所选择的位线提升到第一参考电压(例如，地)之上。所述PMOS跟随器晶体管的栅极电压可以是负的，其栅极电容性地耦接到正参考电压。所述NMOS跟随器晶体管的栅极可以大于写入驱动器的正电源电压，其栅极电容性地耦接到所述第一参考电压。在写入操作期间，偏置隔离晶体管将PMOS跟随器晶体管和NMOS跟随器晶体管的栅极与其各自的全局偏置信号隔离。为了使图示简明，附图描绘了多种实施例的总体结构和/或构造方式。可以省去公知特征和技术的描述和细节，以避免不必要地模糊其它特征。附图中的元件不一定按比例绘制：一些特征的尺寸相对于其它元件可以放大以帮助改善对示例实施例的理解。
诸如“第一”、“第二”、“第三”等的枚举术语可以用于区分类似的元件，并且并不必然用于描述特定的空间或时间顺序。如此使用的这些术语在适当情况下是可互换的。本文中所描述的本发明的实施例例如能够以除了本文中所说明的或以其它方式描述的那些顺序之外的顺序使用。
术语“包括”、“包含”、“具有”及其任何变型被同义地用于表示非排他性的包含。术语“示例性的”表示“示例”的意义，而非“理想的”。
为了简约起见，在本文中可能不描述本领域技术人员已知的常规技术、结构和原理，包括，例如，标准的磁随机存取存储器(MRAM)处理技术、磁学的基本原理、以及存储器件的基本操作原理。
在本描述的过程中，根据示出各种示例性实施例的不同附图，相似的编号被用于标识相似的元件。
磁电阻随机存取存储器(MRAM)阵列包括位于多个磁电阻比特附近的写入驱动器和感测放大器。当施加两个不同且相反极性(置位或复位)的电流中的任一个通过磁存储元件(例如，磁隧道结(MTJ))时，写入(或编程)操作开始。在自旋转移扭矩(STT)或自旋矩(ST)MRAM中使用这样的写入机制。对本领域技术人员来说，自旋矩效应是已知的。简要地讲，在电子通过磁性/非磁性/磁性三层结构(其中第一磁性层比第二磁性层在磁性上稳定得多)中的第一磁性层之后，电流变为自旋极化的。第一层与第二层相比的更高的稳定性可以由包括以下因素中的一个或多个确定：由于厚度或磁化而导致的更大的磁矩、耦接到相邻的反铁磁层、如合成反铁磁(SAF)结构中那样耦接到另一铁磁层、或高的磁各向异性。自旋极化的电子越过非磁性间隔物，然后，通过自旋角动量的守恒，对第二磁性层施加自旋矩，该自旋矩引起它的磁矩的进动，并且如果电流在合适的方向上，还切换到不同的稳定的磁性状态。当从第一层移动到第二层的自旋极化的电子的净电流超过第一临界电流值时，第二层将把它的磁取向切换到与第一层的磁取向平行。如果施加相反极性的偏置，则从第二层到第一层的电子的净流将使第二层的磁取向切换到与第一层的磁取向反平行，假定该电流的大小高于第二临界电流值。在该相反方向上的切换涉及一部分电子从间隔物与第一磁性层之间的界面反射的并且向回行进越过非磁性间隔物而与第二磁性层相互作用。
图1是ST-MRAM阵列116的部分示意图。ST-MRAM比特单元阵列102通过写入驱动器106和感测放大器108(二者与列选择电路110串联)耦接到数据存储锁存器104。操作写入驱动器106操作来将来自数据存储锁存器104的数据写入到阵列102，并且感测放大器108通过从阵列102读取数据以用于存储在数据存储锁存器104中而操作。数据存储锁存器104包括多个比特，并且是存储器阵列中的数据路径的一部分。为了简单简洁起见，图1中未示出存储器中的其它已知的电路模块(例如，字线驱动器以及行和列地址解码电路，其可以耦接在图1中比特单元阵列102和其余的电路之间)。
ST-MRAM阵列116包括多个核心带122、124，每一个核心带包括多个磁性比特单元126。每一个磁性比特单元126包括磁隧道结器件128和字线选择晶体管130。在每一个核心带122、124内，每一个磁隧道结器件128耦接在位线132和字线选择晶体管130的第一电极之间，而每一个位线选择晶体管130的第二电极耦接到源极线134。每一个位线选择晶体管130的控制电极耦接到电压字线136(电压字线136中的一个耦接到在每一个核心带122、124中的单一行的字线选择晶体管(未示出))。锁存器104的比特耦接到感测放大器108和写入驱动器106。在另一个实施例中，包括耦接到核心带122的锁存器104的比特的锁存器104的部分可以位于核心带122内。然而在另一个实施例中，核心带122中的感测放大器108可以耦接到锁存器104中的不同的比特，而不是到所述耦接到写入驱动器106的比特。
图2是根据第一示例实施例的ST-MRAM 216的部分电路图。应注意，如图2所示出的该示例实施例的所有的与图1的示例实施例的组件类似的组件被以相似的标号指明。第一写入驱动器部分206通过第一列选择电路部分210耦接到比特单元阵列102的一端。第二写入驱动器部分212通过第二列选择电路部分214在相对端耦接到比特单元阵列102。第二写入驱动器部分212还耦接到数据存储锁存器104。
参考图3，根据第二示例实施例的写入驱动器206、212包括第一PMOS跟随器电路302、第二PMOS跟随器电路304、以及NMOS跟随器306，其耦接到比特单元126的列308、310。通过源极线选择晶体管332、338、312、326以及位线选择晶体管352和358进行列308、310的选择。在图2中，源极线选择晶体管332、338位于第一列选择电路部分210中。源极线选择晶体管312、326以及位线选择晶体管352和358位于图2中第二列选择电路部分214中。第二PMOS跟随器电路304位于图2中的第一写入驱动器部分206中，而第一PMOS跟随器电路302和NMOS跟随器电路306位于图2中的第二写入驱动器部分212中。
PMOS跟随器电路302包括开关晶体管314，其具有耦接到源极线选择晶体管312和326的第一电流承载电极和耦接到PMOS跟随器晶体管316的第一电流承载电极的第二电流承载电极。开关晶体管314具有耦接来接收使能信号的控制电极。PMOS跟随器晶体管316具有耦接到电压源318(例如，地)的第二电流承载电极和耦接到节点320的控制电极。电容器322耦接在节点320和电压源324之间。电压源318可以是地电源。电压源324可以是正电压电源。
同样，PMOS跟随器电路304包括开关晶体管334，其具有耦接到源极线选择晶体管332和338的第一电流承载电极、耦接来接收使能(enable)信号的控制电极、以及耦接到PMOS跟随器晶体管336的第一电流承载电极的第二电流承载电极。PMOS跟随器晶体管336具有耦接到电压源318的第二电流承载电极和耦接到节点320的控制电极。电容器342耦接在节点320和电压源324之间。偏置隔离晶体管346具有耦接到节点320的第一电流承载电极、耦接来接收节点368上的第一全局偏置电压的第二电流承载电极、以及用于接收隔离使能信号的控制电极，该隔离使能信号在为高时使得将节点368连接到节点320，在为低时将节点320与节点368隔离。
NMOS跟随器电路306包括开关晶体管354，其具有耦接到位线选择晶体管352和358的第一电流承载电极、耦接来接收使能反(enable bar)(低有效)信号的控制电极、以及耦接到NMOS跟随器晶体管356的电流承载电极的第二电流承载电极。NMOS跟随器晶体管356具有耦接到电压源324的第二电流承载电极和耦接到节点360的控制电极。电容器362耦接在节点360和参考电压318之间。偏置隔离晶体管366具有耦接到节点360的第一电流承载电极、耦接到节点370上的第二全局偏置电压的第二电流承载电极、以及耦接来接收偏置隔离反(bias isolation bar)(低有效)信号的控制电极，当该信号为低时使得将节点370连接到节点360而当为高时使得将节点360与节点370隔离。
在操作中，当耦接到ST-MRAM比特单元列的写入驱动器206、212的第二示例实施例是启动(正在被写入)时，比特单元列308和310中的一个被选择。例如，通过在位线选择晶体管352和源极线选择晶体管312和332的控制电极施加高电压，选择比特单元列308。此外，通过在字线选择晶体管136的控制电极施加高电压，选择比特单元列308和310中的仅一行比特单元。NMOS跟随器晶体管356通过位线选择晶体管352和被使能的开关晶体管354对位线132施加高电压。PMOS跟随器晶体管316通过源极线选择晶体管312和被使能的开关晶体管314控制源极线134大于参考电压318。类似地，PMOS跟随器晶体管336通过源极线选择晶体管332和被使能的开关晶体管334控制源极线134大于参考电压318。两个PMOS跟随器晶体管的栅极电压可以是负的，其栅极电容性地耦接到参考电压，例如耦接到正电源电压324。NMOS跟随器晶体管的栅极可以大于正电源电压324，其栅极电容性地耦接到电源电压318。在写操作期间，偏置隔离晶体管将NMOS跟随器晶体管栅极节点360与全局偏置节点370隔离，并将PMOS跟随器晶体管栅极节点320与全局偏置节点368隔离。在写操作期间电容性地耦接栅极节点360和320的替代实施例也是可能的。例如，在一个实施例中，节点360可以电容性地耦接到节点320。节点320还可以耦接到电源电压318。在又另一个实施例中，当节点320耦接到电源电压324时，节点360和节点320可以彼此电容性地耦接。而且，在图3中未示出的附加局部跟随器电路可以使用来自节点368和370的全局偏置电压，分别为节点320和360产生偏置电压。
当耦接到ST-MRAM比特单元列的写入驱动器206、212的第二示例实施例不启动(inactive)时，开关晶体管354被禁用以将NMOS跟随器晶体管356与电路的其余部分隔离。类似地，开关晶体管314和334被禁用以分别将PMOS跟随器晶体管316和336隔离。偏置隔离开关366和346被使能以分别将节点360连接到全局偏置节点370以及将节点320连接到全局偏置节点368。
参考图4，第二示例实施例的方法包括：将写入驱动器偏置信号与全局偏置信号隔离(402)，使用NMOS跟随器电路306在位线132的第一端施加(404)第一电压，以及使用PMOS跟随器电路302和304在源极线134的第一和第二端两者处施加(406)第二电压。方法400用于施加复位写入电流通过磁隧道结器件128。替换实施例可以使用两个NMOS跟随器电路在位线132的第一和第二端施加第一电压。另一个替换实施例可以使用至正电源电压324的两个使能的PMOS晶体管在位线132的第一和第二端施加第一电压。
参考图5，根据第三示例实施例的写入驱动器206、212包括第一NMOS跟随器电路502、第二NMOS跟随器电路504以及PMOS跟随器电路506，其都耦接到比特单元126的列308、310。通过源极线选择晶体管532、534、512、514以及位线选择晶体管552和554做出列308、310的选择。源极线选择晶体管532和534以及位线选择晶体管552和554位于图2中的第一列选择电路部分210中。源极线选择晶体管512和514位于图2中的第二列选择电路部分214中。第二NMOS跟随器电路504和PMOS跟随器电路506位于图2中的第一写入驱动器部分206中，而第一NMOS跟随器电路502位于图2中的第二写入驱动器部分212中。
PMOS跟随器电路506包括开关晶体管558，其具有耦接到位线选择晶体管552和554的第一电流承载电极，和耦接到PMOS跟随器晶体管556的第一电流承载电极的第二电流承载电极。开关晶体管558具有耦接来接收使能信号的控制电极。PMOS跟随器晶体管556具有耦接到电压源318(例如，地)的第二电流承载电极和耦接到节点560的控制电极。电容器562耦接在节点560和电压源324之间。偏置隔离晶体管566具有耦接到节点560的第一电流承载电极、耦接到节点568上的第一全局偏置电压的第二电流承载电极、以及耦接来接收偏置隔离信号的控制电极，该偏置隔离信号为高时使得将节点568连接到节点560，而为低时使得将节点568与节点560隔离。
NMOS跟随器电路504包括开关晶体管538，其具有耦接到源极线选择晶体管532和534的第一电流承载电极、耦接来接收使能反(低有效)信号的控制电极、以及耦接到NMOS跟随器晶体管536的第一电流承载电极的第二电流承载电极。NMOS跟随器晶体管536具有耦接到电压源324的第二电流承载电极和耦接到节点520的控制电极。电容器542耦接在节点520和电压源318之间。偏置隔离晶体管521具有耦接到节点520的第一电流承载电极、耦接来接收节点570上的第二全局偏置电压的第二电流承载电极，以及用于接收隔离使能反(低有效)信号的控制电极，该隔离使能反为低时使得节点570连接到节点520，而为高时使得节点570与节点520隔离。
同样，NMOS跟随器电路502包括开关晶体管518，其具有耦接到源极线选择晶体管512和514的第一电流承载电极、耦接来接收使能反(低有效)信号的控制电极，以及耦接到NMOS跟随器晶体管516的电流承载电极的第二电流承载电极。NMOS跟随器晶体管516具有耦接到电压源324的第二电流承载电极和耦接到节点520的控制电极。电容器522耦接在节点520和参考电压318之间。
在操作中，当耦接到ST-MRAM比特单元列的写入驱动器206、212的第三示例实施例启动(正在被写入)时，选择比特单元列308和310中的一个。例如，通过在位线选择晶体管552和源极线选择晶体管512和532的控制电极施加高电压，选择比特单元列308。此外，通过在字线选择晶体管136的控制电极施加高电压，选择比特单元列308和310中的仅一行比特单元。NMOS跟随器晶体管516通过源极线选择晶体管512和使能的开关晶体管518对源极线134施加高电压。同样，NMOS跟随器晶体管536通过源极线选择晶体管532和使能的开关晶体管538对源极线134施加高电压。PMOS跟随器晶体管556通过位线选择晶体管552和使能的开关晶体管558控制位线132大于参考电压318。PMOS跟随器晶体管的栅极电压可以是负的，其栅极电容性地耦接到正参考电压，例如耦接到正电源电压324。两个NMOS跟随器晶体管的栅极可以大于正电源电压324，其栅极电容性的耦接到电源电压318。偏置隔离晶体管521将NMOS跟随器晶体管栅极节点520与全局偏置节点570隔离。在写操作期间，偏置隔离晶体管566将PMOS跟随器晶体管栅极节点560与全局偏置节点568隔离。在写操作期间电容性地耦接栅极节点560和520的替换实施例也是可能的。例如，在一个实施例中，节点560可以电容性地耦接到节点520。节点520还可以耦接到电压源318。在又一个实施例中，在节点520耦接到电压源324时，节点560和节点520可以电容性地相互耦接。此外，附加局部跟随器电路(在图5中未示出)可以使用来自节点570和568的全局偏置电压分别产生用于节点520和560的偏置电压。
当耦接到ST-MRAM比特单元列的写入驱动器206、212的第三实施例未启动时，开关晶体管518和538被禁用以分别将NMOS跟随器晶体管516和536与电路的其余部分隔离。类似地，开关晶体管558被禁用以将PMOS跟随器晶体管556隔离。偏置隔离开关566和521被使能以分别将节点560连接到全局偏置节点568以及将节点520连接到全局偏置节点570。
根据第三示例实施例的方法(参考图6)包括：将写入驱动器偏置信号与全局偏置信号隔离(602)，使用NMOS跟随器电路502和504分别在源极线134的第一和第二端施加(604)第三电压，以及使用PMOS跟随器电路506在位线132的一端施加(606)第四电压。方法600可以用于施加置位写入电流通过磁隧道结器件128。替换实施例可以使用两个PMOS跟随器电路在位线132的第一和第二端施加第四电压。另一个替换实施例可以使用到正电源电压324的两个使能的PMOS晶体管在源极线134的第一和第二端施加第三电压。
图4和图6是示出了对自旋矩MRAM进行写入的方法的示例实施例的流程图。与方法400、600关联执行的各种任务可以通过硬件、固件或其任何组合执行。为了说明的目的，方法400、600的描述参照上面结合图3和图5提到的元件。应理解，方法400、600可以包括任何数量的附加或替换的任务，图4和图6中示出的任务不必按照示出的顺序执行，并且方法400、600可以合并到具有此处未详细描述的附加功能的更全面的过程或方法中。而且，只要期望的整体功能保持完整，可以将图4和图6中示出的一个或多个任务从方法400、600的实施例中省略。
总的来说，用于对自旋矩磁电阻随机存取存储器(ST-MRAM)进行写入的写入驱动器使所选择的列中未被选择(关断)的字线选择晶体管的亚阈值泄漏最小化。通过从两端驱动线降低了在位线和/或源极线中的有效金属电阻，通过使用NMOS跟随器电路和PMOS跟随器电路增加了抗电源噪声能力。此处描述的示例方法包括：将写入驱动器偏置信号与全局偏置信号隔离；使用第一NMOS跟随器电路或第一PMOS跟随器电路中的一个在位线的一端施加第一电压；以及当使用所述第一NMOS跟随器电路时，使用第二PMOS跟随器电路在源极线的第一端以及使用第三PMOS跟随器电路在源极线的第二端施加第二电压，或者，当使用所述第一PMOS跟随器电路时，使用第二NMOS跟随器电路在源极线的第一端以及使用第三NMOS跟随器电路在源极线的第二端施加第二电压。
以上已经就特定的实施例描述了益处、其它优点及对问题的解决方案。但是，所述益处、优点、对问题的解决方案及可以使任何益处、优点或者解决方案出现或者变得更明显的任何项素都不应当看作任何或者全部权利要求的关键、必需或者实质性的特征或项素。如在此所使用的，术语“包括”、“包含”或者其任何变体都是要覆盖非排他性的包括，使得包括一列项素的处理、方法、物品或者装置不是仅仅包括这些项素，而是可以包括没有明确列出的或者该处理、方法、物品或装置固有的其它项素。
尽管在前面的具体描述中给出了至少一种示例实施方式，但是应当认识到，存在大量的变体。还应当认识到，示例实施例仅仅是例子，而不是要以任何方式限制本发明的范围、适用性或者配置。相反，以上的具体描述将为本领域技术人员提供实现本发明示例实施例的方便的指导，应当理解，可以对示例实施方式中所描述的项素的功能和布置进行各种变化而不偏离如所附权利要求所阐述的本发明的范围。

Claims (20)

1.一种用于施加写入电流通过磁隧道结器件的方法，其中所述磁隧道结器件的第一端耦接到相应的选择晶体管的第一电极，该方法包括：
对所述选择晶体管的控制电极施加第一电压，以选择该磁隧道结器件；
利用MOS跟随器电路对所述磁隧道结器件的第二端施加第二电压；以及
对所述选择晶体管的第二电极施加第三电压。
2.如权利要求1所述的方法，其中对所述磁隧道结器件的第二端施加第二电压包括：
使用NMOS跟随器电路施加所述第二电压。
3.如权利要求1所述的方法，其中对所述选择晶体管的第二电极施加第三电压包括：
使用PMOS跟随器电路施加所述第三电压。
4.如权利要求1所述的方法，其中对所述磁隧道结器件的第二端施加第二电压还包括：对与所述磁隧道结器件的第二端耦接的第一公共线施加所述第二电压，并且
其中对所述选择晶体管的第二电极施加第三电压还包括：对与所述选择晶体管的第二电极耦接的第二公共线施加所述第三电压。
5.如权利要求4所述的方法，其中所述第一公共线是位线，并且
其中施加第二电压还包括利用位线选择晶体管选择所述位线。
6.如权利要求5所述的方法，其中所述第二公共线是源极线，并且其中施加所述第三电压进一步包括：
使用源极线选择晶体管选择所述源极线。
7.如权利要求1所述的方法，还包括：在施加所述第二电压之前，将所述MOS跟随器电路中的偏置信号与全局偏置信号隔离。
8.如权利要求1所述的方法，其中所述MOS跟随器电路包括与NMOS跟随器晶体管串联耦接的第一开关晶体管，并且其中施加所述第二电压包括：对所述第一开关晶体管的控制电极提供第一使能信号。
9.如权利要求8所述的方法，其中所述MOS跟随器电路还包括耦接在所述NMOS跟随器晶体管的控制电极和电压源之间的电容器，所述方法还包括：
对所述NMOS跟随器晶体管的控制电极提供全局偏置信号；以及
在施加所述第二电压之前，将全局偏置信号与NMOS跟随器晶体管的控制电极隔离。
10.一种用于施加写入电流通过磁隧道结器件的方法，其中所述磁隧道结器件的第一端耦接到相应的选择晶体管的第一电极，该方法包括：
对所述选择晶体管的控制电极施加第一电压，以选择该磁隧道结器件；
利用MOS跟随器电路对所述选择晶体管的第二电极施加第二电压；以及
对所述磁隧道结器件的第二端施加第三电压。
11.如权利要求10所述的方法，对所述选择晶体管的第二电极施加第二电压进一步包括：
利用NMOS跟随器电路施加所述第二电压。
12.如权利要求10所述的方法，其中对所述磁隧道结器件的第二端施加第三电压包括：
利用PMOS跟随器电路施加所述第三电压。
13.如权利要求10所述的方法，对所述选择晶体管的第二电极施加第二电压进一步包括：对与所述选择晶体管的第二电极耦接的第一公共线施加所述第二电压；并且
其中对所述磁隧道结器件的第二端施加第三电压进一步包括：对与所述磁隧道结器件的第二端耦接的第二公共线施加所述第三电压。
14.如权利要求13所述的方法，其中所述第一公共线是源极线，所述第二公共线是位线，并且
其中施加第二电压进一步包括使用源极线选择晶体管选择所述源极线，并且其中施加所述第三电压进一步包括利用位线选择晶体管选择所述位线。
15.如权利要求10所述的方法，其中所述MOS跟随器电路包括：
与NMOS跟随器晶体管串联耦接的开关晶体管，以及
耦接在所述NMOS跟随器晶体管的控制电极和电压源之间的电容器，并且
所述方法进一步包括：
对所述NMOS跟随器晶体管的控制电极提供全局偏置信号；以及
在施加所述第二电压之前，将所述全局偏置信号与NMOS跟随器晶体管的控制电极隔离。
16.一种用于施加写入电流通过磁隧道结器件的方法，其中所述磁隧道结器件的第一端耦接到相应的选择晶体管的第一电极，该方法包括：
提供第一全局偏置信号到NMOS跟随器电路中所包含的NMOS跟随器晶体管的控制电极，所述NMOS跟随器电路中包括与所述NMOS跟随器晶体管串联耦接的第一开关晶体管；
提供第二全局偏置信号到PMOS跟随器电路所包含的PMOS跟随器晶体管的控制电极，所述PMOS跟随器电路中包括与所述PMOS跟随器晶体管串联耦接的第二开关晶体管；
施加第一电压到所述选择晶体管的控制电极以选择该磁隧道结器件；
将所述第一全局偏置信号与所述NMOS跟随器晶体管的控制电极隔离；
将所述第二全局偏置信号与所述PMOS跟随器晶体管的控制电极隔离；
在将所述第一全局偏置信号与所述NMOS跟随器晶体管的控制电极隔离之后，利用该NMOS跟随器电路对所述磁隧道结的第二端施加第二电压；以及
将所述第二全局偏置信号与所述PMOS跟随器晶体管的控制电极隔离之后，利用该PMOS跟随器电路对所述选择晶体管的第二电极施加第三电压。
17.如权利要求16所述的方法，其中所述NMOS跟随器电路包括耦接在NMOS跟随器晶体管的控制电极和第一电压源之间的第一电容器，其中隔离所述第一全局偏置信号进一步包括利用第一偏置隔离晶体管来将所述NMOS跟随器晶体管的控制电极与第一全局偏置节点隔离。
18.如权利要求17所述的方法，其中所述PMOS跟随器电路包括耦接在PMOS跟随器晶体管的控制电极和第二电压源之间的第二电容器，其中隔离所述第二全局偏置信号进一步包括利用第二偏置隔离晶体管来将所述PMOS跟随器晶体管的控制电极与第二全局偏置节点隔离。
19.如权利要求16所述的方法，其中电容器耦接在所述NMOS跟随器晶体管的控制电极和所述PMOS跟随器晶体管的控制电极之间，其中将所述第一全局偏置信号与所述NMOS跟随器晶体管的控制电极隔离以及将所述第二全局偏置信号与所述PMOS跟随器晶体管的控制电极隔离包括：电容性地耦接所述NMOS跟随器晶体管的控制电极和所述PMOS跟随器晶体管的控制电极。
20.如权利要求16所述的方法，其中施加第二电压进一步包括利用所述NMOS跟随器电路驱动位线，并且其中施加第三电压进一步包括利用所述PMOS跟随器电路驱动源极线。
CN201280065461.6A 2011-11-17 2012-11-19 写入驱动器电路和写入自旋矩mram的方法 Active CN104115228B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161561139P 2011-11-17 2011-11-17
US61/561,139 2011-11-17
US13/679,454 2012-11-16
US13/679,454 US8929132B2 (en) 2011-11-17 2012-11-16 Write driver circuit and method for writing to a spin-torque MRAM
PCT/US2012/065840 WO2013075094A1 (en) 2011-11-17 2012-11-19 Write driver circuit and method for writing to a spin-torque mram

Publications (2)

Publication Number Publication Date
CN104115228A CN104115228A (zh) 2014-10-22
CN104115228B true CN104115228B (zh) 2017-08-25

Family

ID=48426803

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280065461.6A Active CN104115228B (zh) 2011-11-17 2012-11-19 写入驱动器电路和写入自旋矩mram的方法

Country Status (5)

Country Link
US (3) US8929132B2 (zh)
EP (2) EP3462456B1 (zh)
KR (1) KR102066836B1 (zh)
CN (1) CN104115228B (zh)
WO (1) WO2013075094A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8929132B2 (en) 2011-11-17 2015-01-06 Everspin Technologies, Inc. Write driver circuit and method for writing to a spin-torque MRAM
KR20140044123A (ko) * 2012-10-04 2014-04-14 삼성전자주식회사 데이터 경로 옵션기능을 갖는 반도체 메모리 장치
US10037801B2 (en) 2013-12-06 2018-07-31 Hefei Reliance Memory Limited 2T-1R architecture for resistive RAM
KR102212755B1 (ko) 2014-07-31 2021-02-05 삼성전자주식회사 전압 발생기 및 이를 포함하는 메모리 장치
US9543041B2 (en) 2014-08-29 2017-01-10 Everspin Technologies, Inc. Configuration and testing for magnetoresistive memory to ensure long term continuous operation
US10395699B2 (en) * 2014-09-25 2019-08-27 Everspin Technologies, Inc. Memory device with shared amplifier circuitry
US9336849B2 (en) * 2014-10-01 2016-05-10 Everspin Technologies, Inc. Memory device with shared read/write circuitry
US9455014B1 (en) * 2015-03-19 2016-09-27 Qualcomm Incorporated Adjusting resistive memory write driver strength based on write error rate (WER) to improve WER yield, and related methods and systems
US9881677B1 (en) * 2017-04-26 2018-01-30 Macronix International Co., Ltd. Sense amplifier and method for bit line voltage compensation thereof
US10861527B2 (en) 2017-06-27 2020-12-08 Inston, Inc. Systems and methods for optimizing magnetic torque and pulse shaping for reducing write error rate in magnetoelectric random access memory
WO2019006037A1 (en) * 2017-06-27 2019-01-03 Inston, Inc. REDUCTION OF WRITE ERROR RATE IN MAGNETOELECTRIC RAM
US10482929B2 (en) 2017-07-13 2019-11-19 Qualcomm Incorporated Non-volative (NV) memory (NVM) matrix circuits employing NVM matrix circuits for performing matrix computations
US10460817B2 (en) 2017-07-13 2019-10-29 Qualcomm Incorporated Multiple (multi-) level cell (MLC) non-volatile (NV) memory (NVM) matrix circuits for performing matrix computations with multi-bit input vectors
US10658013B2 (en) 2018-01-18 2020-05-19 Everspin Technologies, Inc. Feed forward bias system for MTJ voltage control
US11024355B1 (en) 2020-01-31 2021-06-01 International Business Machines Corporation MRAM bit line write control with source follower
US11437083B2 (en) 2021-02-05 2022-09-06 International Business Machines Corporation Two-bit magnetoresistive random-access memory device architecture

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5517448A (en) * 1994-09-09 1996-05-14 United Microelectronics Corp. Bias circuit for virtual ground non-volatile memory array with bank selector
WO1996039699A1 (en) * 1995-06-06 1996-12-12 Micron Technology, Inc. Single-ended sensing using global bit lines for dram
US6134141A (en) * 1998-12-31 2000-10-17 Sandisk Corporation Dynamic write process for high bandwidth multi-bit-per-cell and analog/multi-level non-volatile memories
US7782661B2 (en) * 2007-04-24 2010-08-24 Magic Technologies, Inc. Boosted gate voltage programming for spin-torque MRAM array
CN102203870A (zh) * 2008-11-05 2011-09-28 高通股份有限公司 Stt-mram中的字线电压控制

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9417264D0 (en) * 1994-08-26 1994-10-19 Inmos Ltd Memory device
US6256224B1 (en) 2000-05-03 2001-07-03 Hewlett-Packard Co Write circuit for large MRAM arrays
JP4632383B2 (ja) * 1998-08-31 2011-02-16 キヤノン株式会社 光電変換装置に用いられる半導体装置
US6865099B2 (en) 1999-01-14 2005-03-08 Silicon Storage Technology, Inc. Wide dynamic range and high speed voltage mode sensing for a multilevel digital non-volatile memory
DE10032272C2 (de) 2000-07-03 2002-08-29 Infineon Technologies Ag Strom-Treiberanordnung für MRAM
JP4134637B2 (ja) * 2002-08-27 2008-08-20 株式会社日立製作所 半導体装置
US6813181B1 (en) 2003-05-27 2004-11-02 Infineon Technologies Ag Circuit configuration for a current switch of a bit/word line of a MRAM device
JP4290494B2 (ja) 2003-07-08 2009-07-08 株式会社ルネサステクノロジ 半導体記憶装置
US7286395B2 (en) * 2005-10-27 2007-10-23 Grandis, Inc. Current driven switched magnetic storage cells having improved read and write margins and magnetic memories using such cells
JP4935183B2 (ja) * 2006-05-18 2012-05-23 株式会社日立製作所 半導体装置
TWI312154B (en) * 2006-07-20 2009-07-11 Ind Tech Res Inst Multiple state sense amplifier for memory architecture
US8693238B2 (en) 2006-08-07 2014-04-08 Nec Corporation MRAM having variable word line drive potential
US8004880B2 (en) 2007-03-06 2011-08-23 Qualcomm Incorporated Read disturb reduction circuit for spin transfer torque magnetoresistive random access memory
US20080310210A1 (en) 2007-06-13 2008-12-18 Dietmar Gogl Semiconductor memory device and method of operation
US20090185410A1 (en) 2008-01-22 2009-07-23 Grandis, Inc. Method and system for providing spin transfer tunneling magnetic memories utilizing unidirectional polarity selection devices
JP5044432B2 (ja) * 2008-02-07 2012-10-10 株式会社東芝 抵抗変化メモリ
US7903454B2 (en) 2008-05-02 2011-03-08 Qimonda Ag Integrated circuit, memory cell array, memory module, and method of operating an integrated circuit
US7894250B2 (en) * 2009-03-17 2011-02-22 Seagate Technology Llc Stuck-at defect condition repair for a non-volatile memory cell
US8947939B2 (en) * 2010-09-30 2015-02-03 Macronix International Co., Ltd. Low voltage programming in NAND flash
WO2012106358A1 (en) 2011-01-31 2012-08-09 Everspin Technologies, Inc. Method of reading and writing to a spin torque magnetic random access memory with error correcting code
US8929132B2 (en) 2011-11-17 2015-01-06 Everspin Technologies, Inc. Write driver circuit and method for writing to a spin-torque MRAM
US9183911B2 (en) * 2011-11-17 2015-11-10 Everspin Technologies, Inc. Hybrid read scheme for spin torque MRAM
US9183912B2 (en) * 2012-05-17 2015-11-10 Everspin Technologies, Inc. Circuit and method for controlling MRAM cell bias voltages
EP2954415B1 (en) * 2013-02-08 2020-12-02 Everspin Technologies, Inc. Tamper detection and response in a memory device
US10395699B2 (en) * 2014-09-25 2019-08-27 Everspin Technologies, Inc. Memory device with shared amplifier circuitry
US9336849B2 (en) * 2014-10-01 2016-05-10 Everspin Technologies, Inc. Memory device with shared read/write circuitry

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5517448A (en) * 1994-09-09 1996-05-14 United Microelectronics Corp. Bias circuit for virtual ground non-volatile memory array with bank selector
WO1996039699A1 (en) * 1995-06-06 1996-12-12 Micron Technology, Inc. Single-ended sensing using global bit lines for dram
US5684749A (en) * 1995-06-06 1997-11-04 Micron Technology, Inc. Single-ended sensing using global bit lines for dram
US6134141A (en) * 1998-12-31 2000-10-17 Sandisk Corporation Dynamic write process for high bandwidth multi-bit-per-cell and analog/multi-level non-volatile memories
US7782661B2 (en) * 2007-04-24 2010-08-24 Magic Technologies, Inc. Boosted gate voltage programming for spin-torque MRAM array
CN102203870A (zh) * 2008-11-05 2011-09-28 高通股份有限公司 Stt-mram中的字线电压控制

Also Published As

Publication number Publication date
EP2780911B1 (en) 2019-01-09
KR20140093713A (ko) 2014-07-28
WO2013075094A1 (en) 2013-05-23
EP3462456A1 (en) 2019-04-03
US9734884B2 (en) 2017-08-15
KR102066836B1 (ko) 2020-02-11
US20130128658A1 (en) 2013-05-23
EP3462456B1 (en) 2024-01-17
US9378796B2 (en) 2016-06-28
EP2780911A1 (en) 2014-09-24
EP2780911A4 (en) 2015-08-05
US20150109854A1 (en) 2015-04-23
US8929132B2 (en) 2015-01-06
US20160276013A1 (en) 2016-09-22
CN104115228A (zh) 2014-10-22

Similar Documents

Publication Publication Date Title
CN104115228B (zh) 写入驱动器电路和写入自旋矩mram的方法
US9368181B2 (en) Circuit and method for accessing a bit cell in a spin-torque MRAM
CN109690675B (zh) 一种可应用于磁电隧道结的新型字线脉冲写入方法
US9972373B2 (en) Self-referenced read with offset current in a memory
US7800942B2 (en) Method and system for providing a magnetic element and magnetic memory being unidirectional writing enabled
KR102534007B1 (ko) 스핀 궤도 쓰기를 갖는 스핀 전달 토크 자기저항 랜덤 액세스 메모리를 위한 크로스 포인트 구조
US7936580B2 (en) MRAM diode array and access method
US9076541B2 (en) Architecture for magnetic memories including magnetic tunneling junctions using spin-orbit interaction based switching
CN107808681A (zh) 存储装置
US9105341B2 (en) Nonvolatile memory apparatus having magnetoresistive memory elements and method for driving the same
US20020145905A1 (en) Nonvolatile solid-state memory and method of driving the same
WO2018005698A1 (en) Systems for source line sensing of magnetoelectric junctions
US6614682B2 (en) Magnetic material memory and information reproducing method of the same
JP2003123464A (ja) 磁気メモリ装置
JP2002367366A (ja) 磁性体メモリ及びその駆動方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant