JP5185446B2 - Ｓｔｔ−ｍｒａｍのワードライン電圧制御 - Google Patents

Ｓｔｔ−ｍｒａｍのワードライン電圧制御 Download PDF

Info

Publication number
JP5185446B2
JP5185446B2 JP2011533439A JP2011533439A JP5185446B2 JP 5185446 B2 JP5185446 B2 JP 5185446B2 JP 2011533439 A JP2011533439 A JP 2011533439A JP 2011533439 A JP2011533439 A JP 2011533439A JP 5185446 B2 JP5185446 B2 JP 5185446B2
Authority
JP
Japan
Prior art keywords
voltage
word line
stt
power supply
transition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011533439A
Other languages
English (en)
Other versions
JP2012506602A (ja
Inventor
セイ・スン・ユン
メディ・ハミディ・サニ
スン・エイチ・カン
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2012506602A publication Critical patent/JP2012506602A/ja
Application granted granted Critical
Publication of JP5185446B2 publication Critical patent/JP5185446B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Description

本発明の実施形態はランダムアクセスメモリ(RAM)に関する。より具体的には、本発明の実施形態は、スピン転移トルク磁気抵抗(Spin Transfer Torque Magnetoresistive)ランダムアクセスメモリ(STT-MRAM)のワードライン電圧制御に関する。
ランダムアクセスメモリ(RAM)は現代のデジタルアーキテクチャに広く存在する構成要素である。RAMは、単独型のデバイスであることがあり、あるいは、マイクロプロセッサ、マイクロコントローラ、特定用途向け集積回路(ASIC)、システムオンチップ(SoC)、および当業者に理解される他の同様のデバイスなど、RAMを使用するデバイス内に一体化されたり、あるいは組み込まれたりすることもある。RAMは揮発性であることがあり、あるいは不揮発性であることもある。揮発性RAMでは、電力が除去されるたびにその記憶情報が失われる。不揮発性RAMでは、電力がメモリから除去されてもそのメモリ内容を保持することができる。不揮発性RAMは、電力を加えなくてもその内容を保持できる点で有利であるが、従来の不揮発性RAMは、揮発性RAMよりも読み出し/書き込みに時間がかかる。
磁気抵抗ランダムアクセスメモリ(MRAM)は、応答(読み出し/書き込み)時間が揮発性メモリに匹敵する不揮発性メモリ技術である。データを電荷または電流として記憶する従来のRAM技術とは異なり、MRAMでは磁気素子を用いる。図１Ａおよび図１Ｂに示されるように、磁気トンネル接合(MTJ)記憶素子100を２つの磁性層110および130から形成することができ、それぞれの磁性層は、絶縁(トンネルバリア)層120によって分離された磁界を保持することができる。２つの層の一方(例えば、固定層110)が特定の極性に設定される。他方の層(例えば、自由層130)の極性132は、印加されうる外部磁界の極性と一致するように自由に変化する。自由層130の極性132が変化すると、MTJ記憶素子100の抵抗が変化する。例えば、極性がそろっている図１Ａの場合には低抵抗状態が存在する。極性がそろっていない図１Ｂの場合には高抵抗状態が存在する。MTJ 100の図は簡略化されているが、この技術分野で知られているように、示されている各層が１つまたは複数の層の材料を含みうることを当業者は理解されよう。
図２Ａを参照すると、従来のMRAMのメモリセル200が読み出し動作に関して示されている。セル200は、トランジスタ210、ビットライン220、ディジットライン230、およびワードライン240を含む。セル200は、MTJ 100の電気抵抗を測定することによって読み出すことができる。例えば、ある特定のMTJ 100は、ビットライン220からMTJ 100を通り抜ける電流をスイッチングできる対応するトランジスタ210を活性化することによって、選択することができる。以上に論じたように、トンネル磁気抵抗効果により、MTJ 100の電気抵抗は２つの磁性層(例えば110、130)の極性方向に基づいて変化する。いずれか特定のMTJ 100内部の抵抗を、自由層の極性による電流から決定することができる。従来、固定層110と自由層130が同じ極性を有する場合、抵抗は低くなり「0」が読み出される。固定層110と自由層130が反対の極性を有する場合、抵抗は高くなり「1」が読み出される。
図２Ｂを参照すると、従来のMRAMのメモリセル200が書き込み動作に関して示されている。MRAMの書き込み動作は磁気作用である。したがって、書き込み動作中にトランジスタ210はオフである。電流は、ビットライン220およびディジットライン230を通って伝搬して磁界250および260を確立し、これらの磁界は、MTJ 100の自由層の極性に影響を及ぼし、その結果としてセル200の論理状態に影響を及ぼす。したがって、データをMTJ 100に書き込み、記憶することができる。
MRAMは、高速、高密度(すなわち、小さなビットセルサイズ)、低消費電力、および長期にわたり劣化しないことなど、MRAMを普遍的なメモリの候補にするいくつかの望ましい特徴を有する。しかし、MRAMには拡張性の問題がある。具体的には、ビットセルが小さくなるにつれ、メモリ状態を切り替えるために使用される磁界が増大する。したがって、より高い磁界を得るために電流密度および電力消費が増大し、それによってMRAMの拡張性が限定される。
従来のMRAMとは異なり、スピン転移トルク磁気抵抗ランダムアクセスメモリ(STT-MRAM)では、薄膜(スピンフィルタ)を通り抜けるときにスピン偏極する電子を用いる。STT-MRAMはまた、スピン転移トルクRAM(STT-RAM)、スピントルク転移磁気抵抗スイッチングRAM(スピンRAN)、およびスピン運動量移動RAM(Spin Momentum Transfer)(SMT-RAM)としても知られている。書き込み動作中、スピン偏極電子は、自由層の極性を切り替えることができるトルクを自由層に作用させる。読み出し動作は、上記で論じたように、MTJ記憶素子の抵抗/論理状態を検出するのに電流が使用される点で従来のMRAMと類似している。図３Ａに示されているように、STT-MRAMビットセル300は、MTJ 305、トランジスタ310、ビットライン320、およびワードライン330を含む。トランジスタ310は、電流がMTJ 305を通って流れることができるように、読み出し動作でも書き込み動作でもオンに切り替えられ、その結果、論理状態を読み出しまたは書き込みできるようになる。
図３Ｂを参照すると、読み出し/書き込み動作についてさらに論じるための、STT-MRAMセル301のより詳細な図が示されている。これまでに論じたMTJ 305、トランジスタ310、ビットライン320およびワードライン330などの素子に加えて、ソースライン340、感知増幅器350、読み出し/書き込み回路360、およびビットライン基準器370が示されている。上記で論じたように、STT-MRAMの書き込み動作は電気的である。読み出し/書き込み回路360が、ビットライン320とソースライン340の間に書き込み電圧を発生させる。ビットライン320とソースライン340の間の電圧の極性に応じて、MTJ 305の自由層の極性を変化させることができ、それに対応してその論理状態をセル301に書き込むことができる。同様に、読み出し動作中に読み出し電流が発生し、この電流は、ビットライン320とソースライン340の間をMTJ 305経由で流れる。この電流がトランジスタ310を介して流れることができる場合、MTJ 305の抵抗(論理状態)は、ビットライン320とソースライン340の間の電圧差に基づいて決定することができ、この電圧差は、基準器370と比較され、次に感知増幅器350で増幅される。当業者は、メモリセル301の動作および構成がこの技術分野で知られていることを理解されよう。さらなる詳細は、例えば、参照によりその全体を本明細書に組み込むM. Hosomi他の“A Novel Nonvolatile Memory with Spin Transfer Torque Magnetoresistive Magnetization Switching: Spin-RAM”、IEDM会議会報、２００５年、に提示されている。
STT-MRAMの電気による書き込み動作により、MRAMの磁気書き込み動作に起因する拡張性の問題がなくなる。さらに、STT-MRAMでは回路設計の複雑さが少ない。しかし、コア動作電圧Vddの変動により、セル読み出し電流が書き込み電流閾値に近づき、またはそれより高くなり、それによって、無効な書き込み動作、および/またはシステム構成要素への電位損傷が生じる可能性がある。逆に、Vddの変動で動作電圧が望ましくない低レベルまで押し下げられることもあり、そのためシステム性能が低下し、場合によってはシステムが適正に機能することが妨げられ、あるいは全く機能しなくなることがある。
本発明の例示的な実施形態は、STT-MRAMのワードライントランジスタに印加されるワードライン電圧を制御するシステム、回路および方法を対象とする。
一実施形態はSTT-MRAMを対象とし、このSTT-MRAMは、ビットラインおよびソースラインに結合された、磁気トンネル接合(MTJ)およびワードライントランジスタを有するビットセルと、ワードライントランジスタのゲートに結合されたワードラインドライバとを備え、このワードラインドライバは、遷移電圧より低い電源電圧では電源電圧より高いワードライン電圧を供給するように、また遷移電圧より高い電源電圧では電源電圧より低い電圧を供給するように構成される。
別の実施形態はSTT-MRAMの読み出し動作および書き込み動作の方法を対象とする。この方法は、書き込み動作中に電源電圧が遷移電圧より低い場合に、ビットセルのワードライントランジスタのゲートに電源電圧より高い第１の電圧を印加する段階と、書き込み動作中に電源電圧が遷移電圧より高い場合に、ワードライントランジスタに電源電圧より低い第２の電圧を印加する段階とを含む。
別の実施形態はSTT-MRAMを対象とし、このSTT-MRAMは、書き込み動作中に電源電圧が遷移電圧より低い場合に、ビットセルのワードライントランジスタのゲートに電源電圧より高い第１の電圧を印加する手段と、書き込み動作中に電源電圧が遷移電圧より高い場合に、ワードライントランジスタに電源電圧より低い第２の電圧を印加する手段とを備える。
添付の図面は、本発明の実施形態についての説明の助けになるように表されており、実施形態を限定するためではなく、単に例示するために提示されている。
磁気トンネル接合(MTJ)記憶素子の図である。 磁気トンネル接合(MTJ)記憶素子の図である。 読み出し動作中の磁気抵抗ランダムアクセスメモリ(MRAM)セルの図である。 読み出し動作中の磁気抵抗ランダムアクセスメモリ(MRAM)セルの図である。 スピン転移トルク磁気抵抗ランダムアクセスメモリ(STT-MRAM)セルの図である。 スピン転移トルク磁気抵抗ランダムアクセスメモリ(STT-MRAM)セルの図である。 読み出し動作中のSTT-MRAMの回路構成の図である。 読み出し動作中のSTT-MRAMの回路構成の図である。 STT-MRAM用の書き込みドライバの回路構成の図である。 様々な値のコア動作電圧に対してワードライントランジスタに印加されるワードライン電圧を示すグラフである。 本発明の一実施形態による図４Ａおよび図４Ｂのワードラインドライバのポンプ回路設計を示す図である。 STT-MRAMの読み出し動作および書き込み動作の方法を示す図である。
本発明の実施形態の態様を、本発明の具体的な実施形態を対象とする以下の説明および関連の図面で開示する。代替実施形態が、本発明の範囲から逸脱することなく考案されうる。加えて、本発明のよく知られている要素については、本発明の実施形態に関連した細部を不明瞭にしないように、詳細には説明しない、あるいは省略する。
「例示的な」という語は、本明細書では「一例、例または例示としての役割を果たしている」を意味する。本明細書で「例示的な」と記述されたどの実施形態も、他の実施形態と比べて好ましい、または有利であると必ずしも解釈されるべきものではない。同様に、「本発明の実施形態」という語は、本発明のすべての実施形態が、論じられた機能、利点または動作モードを含むことを必要とするものではない。本明細書でいう「ポンプ電圧」は、より高いまたはより低い電圧の電源を実現することができると理解されたい。
本明細書の用語は、特定の実施形態を説明するためだけのものであり、本発明の実施形態を限定するものではない。本明細書では、単数形(「a」、「an」および「the」)は、特に明記しない限り複数形もまた含むものである。さらに、本明細書で「含む(comprise)」、「含んでいる(comprising)」、「含む(include)」、および/または「含んでいる(including)」という語は、提示された特徴、数値、ステップ、動作、素子、および/または構成要素が存在することを明示するが、１つまたは複数の他の特徴、数値、ステップ、動作、素子、構成要素、および/またはこれらの群が存在すること、または追加されることを除外しないと理解されたい。
背景技術の欄で論じたように、STT-MRAMは、各セルで低い書き込み電流を使用し、これは、このメモリタイプがMRAMに勝る利点である。しかし、コア動作電圧Vddの変動により、セル読み出し電流が書き込み電流閾値に近づき、またはそれより高くなり、それによって、無効な書き込み動作、および/またはシステム構成要素への電位損傷が生じる可能性がある。逆に、Vddの変動で動作電圧が望ましくない低レベルまで押し下げられることもあり、これにより、システム性能が低下し、場合によってはシステムが適正に機能することが妨げられ、あるいは全く機能しなくなる可能性がある。これとは対照的に、本発明の実施形態では、ワードラインドライバを使用してWLトランジスタ強度を制御して、Vddに基づくワードライン電圧VWLを発生させる。様々な実施形態によれば、Vddが安全動作閾値などの限界電圧未満である場合、VWLをVddよりも高い電圧で供給して性能を向上させることができる。Vddが限界電圧を超える場合には、VWLを限界電圧以下の電圧で供給して安全動作を保証することができる。
図４Ａおよび図４Ｂはそれぞれ、読み出し動作中および書き込み動作中のSTT-MRAMの回路構成400を示す。この回路はビットセル401を含み、このビットセルは、ビットライン(BL) 420とソースライン(SL) 440の間に結合されたMTJ 405およびワードライントランジスタ410を含む。ワードライントランジスタ410は、ワードライン430に結合される。読み出し分離素子450は、ビットライン420に結合されて、書き込み動作中に感知増幅器470を分離する。素子450(例えば、読み出しマルチプレクサ)を使用して、感知増幅器の分離を行うだけでなく、読み出し動作中にビットラインの１つを選択することができる。当業者には理解されるように、読み出し分離素子450は、読み出し動作中に感知増幅器470をビットライン420に結合し、書き込み動作中に感知増幅器470を分離できる任意のデバイス、またはデバイスの組合せとすることができる。例えば、分離素子450は、感知増幅器470の入力部と直列に結合された伝送ゲートとすることができる。しかし、当業者であれば、マルチプレクサなど他のデバイス、および/またはデバイスの組合せを使用できることが理解されよう。さらに、本明細書で示した回路構成は単に、本発明の実施形態の態様についての説明を簡単にするためのものであり、これら実施形態を図示の要素および/または構成に限定するものではないことを理解されたい。
特に図４Ａの読み出し動作に関連して、分離素子450は、読み出し動作を調整するために読み出しイネーブル信号(rd_en)を受け取ることができる。感知増幅器470がビットライン420および基準器472に結合されている。感知増幅器470を使用して、読み出し動作中に感知増幅器470の入力部のビットライン420と基準器472の間の電圧差を増幅することによって、ビットセル401の状態を決定することができる。読み出し動作中にトランジスタ410は導通しており、読み出し電流(i_rd)がMTJ 405を通って流れる。読み出し分離素子450は導通することになり、MTJ 405の抵抗に比例する電圧が発生して感知増幅器470で検出される。上記で論じたように、この抵抗はMTJ 405の論理状態に基づいて変化する。したがって、ビットセル401に記憶されたデータを読み出すことができる。
次に、特に図４Ｂの書き込み動作に関連して、ビットラインの選択およびビットセル401へのデータ書き込みを可能にするために、書き込みドライバ500と書き込み分離素子502および504が、ビットライン420とソースライン440の間に結合されている。上記で論じ、また図４Ｂに示されているように、STT MRAMでは、MTJ 405を通過する電流で自由層の極性を変化させることができ、それによりMTJ 405の抵抗が変化する。その後、この抵抗の変化は、ビットセル401の論理状態の変化として検出することができる。例えば、第１の書き込み電流(i_wr0)は、第１の方向に流れて「0」論理状態を書き込むことができる。第２の書き込み電流(i_wr1)は、第１の方向と反対の第２の方向に流れて「1」論理状態を書き込むことができる。書き込み分離素子502および504は、書き込みドライバ500を選択的に結合および分離できる任意のデバイス、またはデバイスの組合せとすることができる。例えば、書き込み分離素子502および504は、書き込みドライバ500と直列に結合された伝送ゲートとすることができる。さらに、書き込み分離素子は、書き込みドライバ500の結合を調整するために、書き込み動作中に書き込みイネーブル信号(wr_en)を受け取ることもできる。しかし、当業者であれば、書き込み分離素子502および504は、同じ機能を実現するのに使用できるマルチプレクサなど、他のデバイスおよび/またはデバイスの組合せでもよいことを理解されよう。図５を参照すると、書き込みラインドライバ500の回路構成が示されている。書き込みラインドライバ500は、ビットセルに書き込まれるべき受取りデータ入力に基づいて、ビットライン(BL)およびソースライン(SL)を別個に駆動できるように構成された複数のインバータ510、520および530を含むことができる。
図４Ａおよび図４Ｂに戻って参照すると、本発明の様々な実施形態によれば、WL電圧VWLを供給するために、ワードラインドライバ432がワードライン430およびワードライントランジスタ410に結合されている。WL電圧VWLは、ポンプ電圧Vpp、内部電源電圧(例えば、組み込み応用例で)、またはコア電圧よりも高い外部電源電圧を使用して、ワードラインドライバ432で発生させることができる。ワードラインドライバ432は、トランジスタ410に印加されるWL電圧VWLを変化させて、低いVddレベルに対してはVddよりも高い電圧が維持され、次に、Vddが高レベルにあるときには低電圧に維持または遷移することができる(図６は、この機能の一例を示す)。すなわち、ワードラインドライバ432は、図４Ａの読み出し動作中でも図４Ｂの書き込み動作中でも、所望の電圧レベルを供給するように構成することができる。
例えば、ワードライン電圧VWLはVddの倍数とすることができる(例えばN1×Vdd、ただしN1は１より大きい実数)。いくつかの実施形態では、ワードラインドライバ432は、Vddが相対的に低い値である場合に、Vddよりも約40%から100%高い電圧を供給することができる。本発明の実施形態ではこの範囲に限定されず、ワードラインドライバ432から出力されるワードライン電圧VWLは、かなり高くすることができる。
しかし、Vddが増大するに伴いVWLが増大するので、様々な回路素子への損傷の可能性が存在しうる。例えば、VWLが、ワードライントランジスタ(またはアクセストランジスタ)410、MTJ 405、またはビットセルに結合された他の素子の降伏電圧を超えるレベルまで増大すれば、メモリが損傷するおそれがある。それに応じて、ワードラインドライバ432は２つの領域、すなわち低Vdd領域および高Vdd領域で動作することが可能である。各動作領域間の遷移は、遷移電圧Vtranと呼ばれるあるVddの値のときに行われ、この遷移電圧は、ワードライントランジスタ410、MTJ 405、またはビットセルに結合された他の素子の降伏電圧と関連している。
低Vdd領域(Vdd<Vtran)では、VWLは、上記で論じたVddの倍数など、Vddよりも高い電圧でワードラインドライバ432から出力することができ、あるいはさらに、ワードラインドライバ432によって調整することもできる。高Vdd領域(Vdd>Vtran)では、VWLを限界電圧レベルWL_lim以下に維持して、ワードライントランジスタ410、MTJ 405、またはビットセルに結合された他の素子が破壊することを防止し、メモリの安全動作を実現することができる。この領域では、ワードラインドライバ432は、相対的に一定のレベルにVWLを維持することができる(例えば、遷移点Vdd=VtranにおいてWL_limに等しい、または近い)。例えば、ワードラインドライバ432は、VWLを遷移電圧にクランプしてVddが増大するときにMTJ 405の破壊を防止するためのクランプ回路などを含むことができる。あるいは、ワードラインドライバ432はさらに、ワードライン電圧Vppをある低レベルまで減少させて、遷移電圧の後にWL電圧VWLの負の傾斜を作り出すことができる(例えば図６参照)。別々の動作領域に適用される「高Vdd’」および「低Vdd’」という語は相対的な語であり、それ自体でそれぞれの動作領域にどんな特定の絶対的電圧値または電圧範囲も与えるものではないことを理解されたい。というのは、これらの電圧値または電圧範囲は、回路素子の特性(例えば、上記で論じた降伏電圧)に基づいて変化しうるからである。
図６は、様々な値のVddに対してワードライントランジスタに印加されるワードライン電圧を示すグラフ600である。図示のように、基準線610はVddである。ワードライン電圧VWLは、低Vdd領域(すなわち、VddがVtranより低いところ)においてVddに比例し、それよりも高い。本発明の一実施形態によれば、高Vdd領域(すなわち、VddがVtranより高いところ)において、VWLをほぼ一定のレベルに維持することができる。あるいは、本発明の別の実施形態によれば、620で示されているようにVWLを減少させることもできる。こうすると、VWLにより書き込み電圧がMTJ降伏電圧を超えることにならないこと、および/またはメモリ内の他の素子が損傷することにならないことが確実になる。
上記で論じたように、WL電圧VWLは、ポンプ電圧Vpp、内部電源電圧(例えば、組み込み応用例で)、またはコア電圧よりも高い外部電源電圧を使用して発生させることができる。したがって、グラフ600は、単に説明の目的で提示されており、本発明の実施形態を限定するものではない。例えば、ワードライン電圧620は、低Vdd領域においてVddの倍数(例えばN1×Vdd、ただしN1は１より大きい実数)とすることができ、ワードライン電圧620とVddの差は、VddがVtranまで増大するとき増加関数になる。高Vdd領域では、書き込み電圧は所望の固定値、またはポンプ電圧Vppの倍数とすることができ、その結果、降伏電圧よりも低いワードライン電圧VWL(例えばN2×Vpp、ただしN2は１より小さい実数)になる。しかし、WL電圧VWLを発生させる方策にかかわらず、VWLが低電圧(Vdd<Vtran)ではVddよりも高く、高いVdd電圧(Vdd>Vtran)では降伏電圧または既定の電圧未満に維持される限り、無効書き込み動作の可能性、および/またはシステム構成要素への損傷の可能性を減少させることが、性能を高めながら実現可能である。
図４Ａおよび図４Ｂに戻って参照すると、ワードラインドライバ432は、ワードラインに異なる電圧レベルを供給するように、かつWL電圧VWLを制限してMTJ降伏電圧に達することを回避するように構成することができる。ワードラインドライバ432は、Vdd<Vtranで第１の電圧(例えばVWL>Vdd)を発生させる論理回路と、Vdd>Vtranで第２の電圧レベル(例えば、VWL<Vpp)を発生させる論理回路とを含むことができる。第２の電圧レベルは、ワードライン電圧を所望の閾値以下に維持してMTJ破壊を回避するように構成された論理回路によって発生させることができる。VWLは、電力管理集積回路などの内蔵電源から、または他の外部供給源から供給することができる。あるいは、VWLは、この技術分野で知られているように、例えばポンプ回路を使用してVddから発生させることもできる。
図７は、本発明の一実施形態による図４Ａおよび図４Ｂのワードラインドライバのポンプ回路設計を示す。
図示のように、ワードラインドライバ432は、レベル検出器702と、ポンプ電圧VppとしてWL電圧VWLを出力するVppチャージポンプ704とを含む。レベル検出器702は、供給されたVdd入力に基づく動作条件に対して適切なVppのレベルを決定し(図６は、例示的なVdd対Vppの関係を示す)、またVppポンプ704を制御して、Vppポンプ704からのフィードバック信号に応じた所望のVpp電圧レベルを出力する。この技術分野で知られているように、レベル検出器702は、図６のVWL曲線620と一致するような、増加関数または減少関数、ならびにクランプ関数(clamping function)を含む所望の入力の関数を出力するように設計することができる。レベル検出器およびチャージポンプはこの技術分野でよく知られており、ここではこれ以上の説明を省略する。
上記を考慮して、本発明の実施形態はまた、本明細書で説明した機能、一連の動作および/またはアルゴリズムを実施する方法も含みうることを理解されたい。例えば、図８は、本発明の一実施形態によるスピン転移トルク磁気抵抗ランダムアクセスメモリ(STT-MRAM)の読み出し動作および書き込み動作の方法を示す。この方法は、書き込み動作中に電源電圧が遷移電圧より低い場合に、ビットセルのワードライントランジスタのゲートに電源電圧より高い第１の電圧を印加する段階(ブロック802)と、書き込み動作中に電源電圧が遷移電圧より高い場合に、ワードライントランジスタに電源電圧より低い第２の電圧を印加する段階(ブロック808)とを含む。この方法はさらに、遷移電圧を超えたところでワードライン電圧を限界電圧以下にクランプして第２の電圧を供給する段階(ブロック804)、または遷移電圧に達した後に第２の電圧を減少させて第２の電圧を供給する段階(ブロック806)を含むこともできる。
上記の開示では、本発明の例示的な実施形態を示したが、添付の特許請求の範囲によって定義される本発明の実施形態の範囲から逸脱することなく、様々な変更および修正を本明細書に加えることもできることに留意されたい。例えば、活性化されるべきトランジスタ/回路に対応する具体的な論理信号は、トランジスタ/回路が相補形デバイスに修正される(例えば、PMOSデバイスおよびNMOSデバイスを取り替える)ことがあるので、開示された機能を実現するために必要に応じて変更されることがある。同様に、本明細書で説明した本発明の実施形態による方法の作用、ステップおよび/または動作は、特定の順序で実施する必要が全くない。さらに、本発明の諸要素が単数で記述または特許請求されることがあっても、単数に限定することが明確に述べられていない限り、複数が意図されている。
400 ビットライン基準器
401 ビットセル
405 MTJ
410 ワードライントランジスタ
420 ビットライン
430 ワードライン
432 ワードラインドライバ
440 ソースライン
450 読み出し分離素子
470 感知増幅器
500 書き込みドライバ
502、504 書き込み分離素子
510、520、530 インバータ
600 グラフ
610 基準線
620 ワードライン電圧
702 レベル検出器
704 Vppチャージポンプ

Claims (20)

  1. ビットラインおよびソースラインに結合された、磁気トンネル接合(MTJ)およびワードライントランジスタを有するビットセルと、
    前記ワードライントランジスタのゲートに結合されたワードラインドライバとを備え、
    前記ワードラインドライバは、遷移電圧より低い電源電圧に対して前記電源電圧より高いワードライン電圧を供給するように、前記遷移電圧より高い電源電圧に対して前記電源電圧より低い電圧を供給するように構成されるスピン転移トルク磁気抵抗ランダムアクセスメモリ(STT-MRAM)。
  2. 前記ワードライン電圧は前記遷移電圧に達した後に限界電圧以下にクランプされる請求項１に記載のSTT-MRAM。
  3. 前記ワードライン電圧は前記遷移電圧に達した後に減少される請求項２に記載のSTT-MRAM。
  4. 前記遷移電圧は低Vdd領域と高Vdd領域の間の遷移を表す請求項１に記載のSTT-MRAM。
  5. 前記ビットセルに電気信号を供給して前記ビットセルで論理状態を記憶するように構成された書き込みドライバと、
    前記ビットラインとソースラインの間に前記書き込みドライバと直列に結合された少なくとも１つの書き込み分離素子とをさらに備え、
    前記書き込み分離素子は読み出し動作中に前記書き込みドライバを分離するように構成される請求項１に記載のSTT-MRAM。
  6. 前記書き込みドライバは、
    データ入力部と前記ビットラインの間に直列に結合された第１および第２のインバータと、
    前記データ入力部と前記ソースラインの間に直列に結合された第３のインバータとを備える請求項４に記載のSTT-MRAM。
  7. 前記ビットセルと感知増幅器の間に挿入された読み出し分離素子をさらに備え、前記読み出し分離素子は、書き込み動作中に前記感知増幅器を前記ビットラインから選択的に分離するように構成される請求項１に記載のSTT-MRAM。
  8. 前記読み出し分離素子は、スイッチ、伝送ゲート、またはマルチプレクサのうち少なくとも１つである請求項６に記載のSTT-MRAM。
  9. 前記電源電圧から前記ワードライン電圧を発生させるように構成された電圧ポンプ回路をさらに備える請求項１に記載のSTT-MRAM。
  10. 前記電源電圧から前記ワードライン電圧を発生させる前記電圧ポンプ回路を制御するように構成されたレベル検出器をさらに備える請求項９に記載のSTT-MRAM。
  11. スピン転移トルク磁気抵抗ランダムアクセスメモリ(STT-MRAM)における読み出し動作および書き込み動作の方法であって、
    書き込み動作中に電源電圧が遷移電圧より低い場合に、ビットセルのワードライントランジスタのゲートに前記電源電圧より高い第１の電圧を印加する段階と、
    書き込み動作中に前記電源電圧が遷移電圧より高い場合に、前記ワードライントランジスタに前記電源電圧より低い第２の電圧を印加する段階とを含む方法。
  12. 前記遷移電圧を超えたところで前記ワードライン電圧を限界電圧以下にクランプして前記第２の電圧を供給する段階をさらに含む請求項１１に記載の方法。
  13. 前記遷移電圧に達した後に前記第２の電圧を減少させて前記第２の電圧を供給する段階をさらに含む請求項１１に記載の方法。
  14. 前記遷移電圧は低Vdd領域と高Vdd領域の間の遷移を表す請求項１１に記載の方法。
  15. チャージポンプ回路を使用して前記電源電圧をポンピングして前記第１の電圧を発生させる段階をさらに含む請求項１１に記載の方法。
  16. 書き込み動作中に電源電圧が遷移電圧より低い場合に、ビットセルのワードライントランジスタのゲートに前記電源電圧より高い第１の電圧を印加する手段と、
    書き込み動作中に前記電源電圧が遷移電圧より高い場合に、前記ワードライントランジスタに前記電源電圧より低い第２の電圧を印加する手段とを備えるスピン転移トルク磁気抵抗ランダムアクセスメモリ(STT-MRAM)。
  17. 前記遷移電圧に達した後に前記ワードライン電圧を限界電圧以下にクランプして前記第２の電圧を供給する手段をさらに備える請求項１６に記載のSTT-MRAM。
  18. 前記遷移電圧に達した後に前記第２の電圧を減少させて前記第２の電圧を供給する手段をさらに備える請求項１６に記載のSTT-MRAM。
  19. 前記遷移電圧は低Vdd領域と高Vdd領域の間の遷移を表す請求項１６に記載のSTT-MRAM。
  20. チャージポンプ回路を使用して前記電源電圧をポンピングして前記第１の電圧を発生させる手段をさらに備える請求項１６に記載のSTT-MRAM。
JP2011533439A 2008-11-05 2009-11-04 Ｓｔｔ−ｍｒａｍのワードライン電圧制御 Active JP5185446B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/265,044 2008-11-05
US12/265,044 US8107280B2 (en) 2008-11-05 2008-11-05 Word line voltage control in STT-MRAM
PCT/US2009/063245 WO2010053970A1 (en) 2008-11-05 2009-11-04 Word line voltage control in stt-mram

Publications (2)

Publication Number Publication Date
JP2012506602A JP2012506602A (ja) 2012-03-15
JP5185446B2 true JP5185446B2 (ja) 2013-04-17

Family

ID=41506459

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011533439A Active JP5185446B2 (ja) 2008-11-05 2009-11-04 Ｓｔｔ−ｍｒａｍのワードライン電圧制御

Country Status (9)

Country Link
US (1) US8107280B2 (ja)
EP (1) EP2353164B1 (ja)
JP (1) JP5185446B2 (ja)
KR (1) KR101257339B1 (ja)
CN (1) CN102203870B (ja)
BR (1) BRPI0921432B1 (ja)
ES (1) ES2532396T3 (ja)
TW (1) TWI436360B (ja)
WO (1) WO2010053970A1 (ja)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9728240B2 (en) * 2009-04-08 2017-08-08 Avalanche Technology, Inc. Pulse programming techniques for voltage-controlled magnetoresistive tunnel junction (MTJ)
KR101312366B1 (ko) * 2011-04-06 2013-09-26 에스케이하이닉스 주식회사 자기 메모리 장치를 위한 라이트 드라이버 회로 및 자기 메모리 장치
US8929132B2 (en) 2011-11-17 2015-01-06 Everspin Technologies, Inc. Write driver circuit and method for writing to a spin-torque MRAM
US9047965B2 (en) 2011-12-20 2015-06-02 Everspin Technologies, Inc. Circuit and method for spin-torque MRAM bit line and source line voltage regulation
US8710900B2 (en) * 2012-03-22 2014-04-29 Fairchild Semiconductor Corporation Methods and apparatus for voltage selection for a MOSFET switch device
WO2013154564A1 (en) * 2012-04-12 2013-10-17 Intel Corporation Selector for low voltage embedded memory
KR20130139066A (ko) * 2012-06-12 2013-12-20 삼성전자주식회사 소스라인 전압 발생기를 포함하는 자기 저항 메모리 장치
US9672885B2 (en) 2012-09-04 2017-06-06 Qualcomm Incorporated MRAM word line power control scheme
US9443574B2 (en) 2012-10-31 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Memory architecture
KR20140107948A (ko) 2013-02-28 2014-09-05 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 프로세서와 시스템
US9691464B2 (en) * 2013-03-15 2017-06-27 Avalanche Technology, Inc. Fast programming of magnetic random access memory (MRAM)
US8792269B1 (en) * 2013-03-15 2014-07-29 Avalanche Technology, Inc. Fast programming of magnetic random access memory (MRAM)
US9298946B2 (en) 2013-09-09 2016-03-29 Qualcomm Incorporated Physically unclonable function based on breakdown voltage of metal-insulator-metal device
US10223026B2 (en) * 2013-09-30 2019-03-05 Vmware, Inc. Consistent and efficient mirroring of nonvolatile memory state in virtualized environments where dirty bit of page table entries in non-volatile memory are not cleared until pages in non-volatile memory are remotely mirrored
US10140212B2 (en) 2013-09-30 2018-11-27 Vmware, Inc. Consistent and efficient mirroring of nonvolatile memory state in virtualized environments by remote mirroring memory addresses of nonvolatile memory to which cached lines of the nonvolatile memory have been flushed
US10255216B1 (en) * 2013-11-19 2019-04-09 Everspin Technologies, Inc. Multiplexed memory in a communication processing system
US9019754B1 (en) 2013-12-17 2015-04-28 Micron Technology, Inc. State determination in resistance variable memory
US9299412B2 (en) * 2014-02-26 2016-03-29 Intel Corporation Write operations in spin transfer torque memory
US9236560B1 (en) 2014-12-08 2016-01-12 Western Digital (Fremont), Llc Spin transfer torque tunneling magnetoresistive device having a laminated free layer with perpendicular magnetic anisotropy
US9281043B1 (en) 2014-12-24 2016-03-08 Intel Corporation Resistive memory write circuitry with bit line drive strength based on storage cell line resistance
US9805816B2 (en) * 2015-04-03 2017-10-31 Headway Technologies, Inc. Implementation of a one time programmable memory using a MRAM stack design
JP2017199443A (ja) * 2016-04-27 2017-11-02 ソニー株式会社 半導体記憶装置、駆動方法、および電子機器
WO2018026815A1 (en) 2016-08-01 2018-02-08 The Regents Of The University Of California Memory write and read assistance using negative differential resistance devices
TWI600009B (zh) * 2016-11-04 2017-09-21 財團法人工業技術研究院 可變電阻記憶體電路以及可變電阻記憶體電路之寫入方法
US10360948B2 (en) 2017-06-26 2019-07-23 Samsung Electronics Co., Ltd. Memory device and operating method of memory device
KR102435906B1 (ko) 2017-06-26 2022-08-24 삼성전자주식회사 메모리 장치 및 메모리 장치의 동작 방법
WO2019005162A1 (en) * 2017-06-30 2019-01-03 Intel Corporation VOLATILE FILAMENT OXIDE FOR MAGNETIC TUNNEL JUNCTION MEMORY DEVICE (MTJ) AND METHODS OF FORMING THE SAME
KR102360213B1 (ko) 2017-09-06 2022-02-08 삼성전자주식회사 칩 사이즈를 감소한 저항성 메모리 장치 및 그 동작방법
US10326073B1 (en) 2017-12-29 2019-06-18 Spin Memory, Inc. Spin hall effect (SHE) assisted three-dimensional spin transfer torque magnetic random access memory (STT-MRAM)
US10693056B2 (en) 2017-12-28 2020-06-23 Spin Memory, Inc. Three-dimensional (3D) magnetic memory device comprising a magnetic tunnel junction (MTJ) having a metallic buffer layer
US10541268B2 (en) 2017-12-28 2020-01-21 Spin Memory, Inc. Three-dimensional magnetic memory devices
US10797233B2 (en) 2017-12-29 2020-10-06 Spin Memory, Inc. Methods of fabricating three-dimensional magnetic memory devices
US10424357B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction (MTJ) memory device having a composite free magnetic layer
US10347308B1 (en) 2017-12-29 2019-07-09 Spin Memory, Inc. Systems and methods utilizing parallel configurations of magnetic memory devices
US10803916B2 (en) 2017-12-29 2020-10-13 Spin Memory, Inc. Methods and systems for writing to magnetic memory devices utilizing alternating current
US10403343B2 (en) 2017-12-29 2019-09-03 Spin Memory, Inc. Systems and methods utilizing serial configurations of magnetic memory devices
US10319424B1 (en) 2018-01-08 2019-06-11 Spin Memory, Inc. Adjustable current selectors
US10192788B1 (en) 2018-01-08 2019-01-29 Spin Transfer Technologies Methods of fabricating dual threshold voltage devices with stacked gates
US10192789B1 (en) 2018-01-08 2019-01-29 Spin Transfer Technologies Methods of fabricating dual threshold voltage devices
US10770510B2 (en) * 2018-01-08 2020-09-08 Spin Memory, Inc. Dual threshold voltage devices having a first transistor and a second transistor
US10497415B2 (en) 2018-01-08 2019-12-03 Spin Memory, Inc. Dual gate memory devices
US10192787B1 (en) 2018-01-08 2019-01-29 Spin Transfer Technologies Methods of fabricating contacts for cylindrical devices
US10878870B2 (en) 2018-09-28 2020-12-29 Spin Memory, Inc. Defect propagation structure and mechanism for magnetic memory
US10692556B2 (en) 2018-09-28 2020-06-23 Spin Memory, Inc. Defect injection structure and mechanism for magnetic memory
CN112863575B (zh) * 2019-11-12 2023-12-29 上海磁宇信息科技有限公司 具有磁性隧道结的非易失寄存器
CN112199041B (zh) * 2020-09-24 2022-05-17 浙江驰拓科技有限公司 存储元件、存储电路、数据存取方法及数据存取装置
US11398262B1 (en) 2021-04-16 2022-07-26 Sandisk Technologies Llc Forced current access with voltage clamping in cross-point array

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3085782B2 (ja) * 1992-05-29 2000-09-11 株式会社東芝 半導体記憶装置
JP2000285672A (ja) * 1999-03-26 2000-10-13 Fujitsu Ltd メモリデバイス
US6724652B2 (en) * 2002-05-02 2004-04-20 Micron Technology, Inc. Low remanence flux concentrator for MRAM devices
JP2004079033A (ja) * 2002-08-12 2004-03-11 Renesas Technology Corp 不揮発性半導体記憶装置
KR100448246B1 (ko) * 2002-09-09 2004-09-13 주식회사 하이닉스반도체 고전압 제어 장치
JP2004118923A (ja) * 2002-09-25 2004-04-15 Toshiba Corp 磁気ランダムアクセスメモリ
WO2004061854A1 (ja) * 2003-01-06 2004-07-22 Nec Corporation 半導体記憶装置
KR100542709B1 (ko) 2003-05-29 2006-01-11 주식회사 하이닉스반도체 반도체 메모리 소자의 부스팅 회로
JP2005101466A (ja) * 2003-09-26 2005-04-14 Renesas Technology Corp 半導体記憶装置
JP4962828B2 (ja) * 2004-08-25 2012-06-27 マイクロン テクノロジー， インク． ワード線ドライバ回路およびこれを利用する方法
JP4247170B2 (ja) * 2004-09-02 2009-04-02 株式会社東芝 半導体記憶装置
US7085190B2 (en) * 2004-09-16 2006-08-01 Stmicroelectronics, Inc. Variable boost voltage row driver circuit and method, and memory device and system including same
JP4957913B2 (ja) * 2005-11-17 2012-06-20 日本電気株式会社 半導体集積回路
JP2007184063A (ja) * 2006-01-10 2007-07-19 Renesas Technology Corp 不揮発性半導体記憶装置
US7515457B2 (en) 2006-02-24 2009-04-07 Grandis, Inc. Current driven memory cells having enhanced current and enhanced current symmetry
KR100816748B1 (ko) * 2006-03-16 2008-03-27 삼성전자주식회사 프로그램 서스펜드/리줌 모드를 지원하는 상 변화 메모리장치 및 그것의 프로그램 방법
US7345912B2 (en) * 2006-06-01 2008-03-18 Grandis, Inc. Method and system for providing a magnetic memory structure utilizing spin transfer
US7742329B2 (en) 2007-03-06 2010-06-22 Qualcomm Incorporated Word line transistor strength control for read and write in spin transfer torque magnetoresistive random access memory
US8133745B2 (en) * 2007-10-17 2012-03-13 Magic Technologies, Inc. Method of magnetic tunneling layer processes for spin-transfer torque MRAM

Also Published As

Publication number Publication date
JP2012506602A (ja) 2012-03-15
KR101257339B1 (ko) 2013-04-23
WO2010053970A1 (en) 2010-05-14
EP2353164B1 (en) 2014-12-17
US8107280B2 (en) 2012-01-31
CN102203870B (zh) 2015-04-22
BRPI0921432A2 (pt) 2018-05-29
TWI436360B (zh) 2014-05-01
ES2532396T3 (es) 2015-03-26
EP2353164A1 (en) 2011-08-10
BRPI0921432B1 (pt) 2020-10-06
KR20110093865A (ko) 2011-08-18
US20100110775A1 (en) 2010-05-06
TW201030745A (en) 2010-08-16
CN102203870A (zh) 2011-09-28

Similar Documents

Publication Publication Date Title
JP5185446B2 (ja) Ｓｔｔ−ｍｒａｍのワードライン電圧制御
US7742329B2 (en) Word line transistor strength control for read and write in spin transfer torque magnetoresistive random access memory
JP5643230B2 (ja) スピン注入トルク磁気抵抗ランダムアクセスメモリでのビットラインの電圧制御
JP5096502B2 (ja) スピン転移トルク磁気抵抗ランダムアクセスメモリのための読出し障害減少回路
US8582353B2 (en) Nonvolatile memory device
US8159864B2 (en) Data integrity preservation in spin transfer torque magnetoresistive random access memory
US20090103354A1 (en) Ground Level Precharge Bit Line Scheme for Read Operation in Spin Transfer Torque Magnetoresistive Random Access Memory

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130117

R150 Certificate of patent or registration of utility model

Ref document number: 5185446

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160125

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250