CN102194700A - 超级结半导体器件的制造方法 - Google Patents
超级结半导体器件的制造方法 Download PDFInfo
- Publication number
- CN102194700A CN102194700A CN2011100548900A CN201110054890A CN102194700A CN 102194700 A CN102194700 A CN 102194700A CN 2011100548900 A CN2011100548900 A CN 2011100548900A CN 201110054890 A CN201110054890 A CN 201110054890A CN 102194700 A CN102194700 A CN 102194700A
- Authority
- CN
- China
- Prior art keywords
- epitaxial growth
- super junction
- conductivity type
- conductive
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 81
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 50
- 230000012010 growth Effects 0.000 claims abstract description 75
- 239000012535 impurity Substances 0.000 claims abstract description 68
- 230000002093 peripheral effect Effects 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 54
- 239000007789 gas Substances 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 25
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 12
- 229910052739 hydrogen Inorganic materials 0.000 claims description 12
- 239000001257 hydrogen Substances 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 11
- 230000008676 import Effects 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 4
- 230000009467 reduction Effects 0.000 abstract description 9
- 230000008859 change Effects 0.000 description 11
- 238000005530 etching Methods 0.000 description 8
- 230000008020 evaporation Effects 0.000 description 7
- 238000001704 evaporation Methods 0.000 description 7
- 229940090044 injection Drugs 0.000 description 7
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000000407 epitaxy Methods 0.000 description 4
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 2
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Recrystallisation Techniques (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
本发明提供一种超级结半导体器件的制造方法。其是能够防止周缘耐压构造部中的低浓度第一导电型外延层的形成时的杂质浓度变动或者由自掺杂引起的杂质浓度不均匀、能够防止耐压降低的超级结半导体器件的制造方法。在该超级结半导体器件的制造方法中，在由构成超级结半导体器件的漂移层的并列的第一导电型区域(4)和第二导电型区域(5)形成的超级结构造中，在通过外延生长形成上述第一导电型区域(4)时，在半导体源气体之前向外延生长管线导入第一导电型掺杂气体。
Description
技术领域
本发明涉及在与半导体基板的主面相垂直的方向，具有使多个所配置的n型柱(column)以及p型柱沿着与主面平行的方向相互邻接的超级结(super-junction)构造部作为漂移层的超级结半导体器件的制造方法。
背景技术
通常情况下，半导体器件(以下，有时也称为半导体元件或者仅称为元件)大致分为在半导体基板的1个面具有电极的横型元件和在半导体基板的2个面具有电极的纵型元件。纵型半导体器件的导通时漂移电流流动的方向与断开时由反偏置电压(反偏压)产生的耗尽层延伸的方向相同。例如，在通常的屏极(planar)型的n沟道纵型MOSFET(金属氧化物半导体场效应晶体管)的情况下，高电阻的n-漂移层的部分起到MOSFET导通状态时沿着纵方向流过漂移电流的区域的作用，断开状态时耗尽，提高耐压。缩短该高电阻的n-漂移层的电流路径由于漂移电阻低，因此与降低MOSFET的实质的导通电阻的效果相联系，但是反之，从p基区(base)与n-漂移区之间的pn结行进的漂移—基间耗尽层的扩展宽度狭窄，为了迅速地达到硅的临界电场强度，耐压降低。反之，在耐压高的半导体器件中，由于n-漂移层厚，因此导通电阻必然很大，损失增加。把这种导通电阻与耐压之间的关系称为折衷(tradeoff)关系。该折衷关系已知在IGBT、双极型晶体管、二极管等半导体器件中也同样成立。另外，该关系对于导通时漂移电流流动的方向与断开时由反偏置电压引起的耗尽层的延伸方向不同的横型半导体器件也相同。
作为对该问题的解决方法，如图2所示，已知在与半导体基板的主面垂直的方向上，把漂移层以较长的层状或者柱状的形状，分为提高了杂质浓度的多个n型的漂移区(n型柱)4和p型的隔离区(p型柱)5，在与主面平行的方向中，制成由交替反复邻接地配置的并列pn区构成的超级结构造部10的超级结半导体器件(超级结MOSFET)。该超级结半导体器件的上述超级结构造部10具有与在断开状态时耗尽，承担耐压的漂移层相同的功能。
上述超级结MOSFET与通常的屏极型的n沟道纵型MOSFET的构造上的最大区别在于漂移层在单一的导电型中不是均匀的杂质浓度的层，而是成为由上述那样的并列pn区构成的超级结构造部10。在该超级结构造部10中，即使各个p型的隔离区(p型柱)5和n型的漂移区(n型柱)4的杂质浓度(以下，有时仅记述为浓度)比同耐压类别(class)的通常的元件高，由于在断开状态下耗尽层也从超级结构造部10内的并列pn结起向两侧扩展，在低电场强度下使漂移层整体耗尽，因此能够实现高耐压。
另一方面，在包括超级结半导体器件的半导体器件中，特别是在屏极接合型半导体器件中，通常情况下为了使其成为高耐压元件，在包围主电流流动的元件活性部100的周围需要周缘耐压构造部200。如果没有该周缘耐压构造部200，则在漂移层外周端中产生电场集中部位，耐压降低，难以实现高耐压。进而，在通过使pn接合面在每个半导体器件区域中向一个主面侧弯曲，使其pn结末端与上述一个主面交叉，用绝缘膜8覆盖并保护该交叉的面，由此在pn结保持成为反偏置电压的朝向的耐压的屏极接合型半导体器件中，在包括上述绝缘膜8的周缘耐压构造部200中需要耐电荷性(感应电荷阻断功能)。即，即使确保了所设计的初始耐压，但是在绝缘膜8中无耐电荷性或者耐电荷性小的元件中，随着时间的经过，由于在上述绝缘膜8中感应的外部电荷的影响，基板表面的电场分布发生变化产生电场集中部位，耐压逐渐降低，发生耐压可靠性的降低。
在上述的具备由并列pn区构成的超级结构造部10的超级结MOSFET的周缘耐压构造部200的情况下，为了提高上述耐电荷性，需要在周缘耐压构造部200内的超级结构造部10的基板表面侧(上层)中配置有均匀的杂质浓度的n-低浓度外延层3。从而，根据设计耐压，在超级结构造部10的上层设置的n-低浓度外延层3的表层中，沿着基板表面以所需要的间隔相互离开的方式，设置多个超级结半导体器件的周缘耐压构造部200的p型保护环区7。进而，该周缘耐压构造部200具备该p型保护环区7表面和最外周的p型保护环区7a表面相互电连接的导电性屏极9，进而，具有在上述p型沟道截止区11(或者也可以是n型沟道截止区)上还具备电连接的导电性屏极12的构造。
另一方面，在超级结半导体器件的元件活性部100内，在由并列pn区构成的超级结构造部10的上层，与通常的半导体器件相同，具备p基区13和p基区13内的表层上的n发射(emitter)区14，在n发射区14与n漂移区(n型柱)4之间夹持的上述p基区13的表面上，隔着栅极绝缘膜15具备栅极电极16，设置接触上述n发射区14表面和p基区13的高浓度表面的发射极电极17。
作为制作上述这种超级结构造部10的方法，已知通过反复多次进行外延生长和离子注入，顺序叠层每一次外延生长和离子注入所形成的很薄的上述并列pn区，在垂直方向成为较长形状的方法(多阶段外延法，多层外延法)。在具备这种超级结构造部10的超级结半导体器件中，n型柱4与p型柱5的电荷平衡(charge balance)是重要的，最好为相同。另外，为了形成具备上述耐电荷性的周缘耐压构造部200，在用多阶段外延法进行了多次外延层形成以后的上层配置的n-低浓度外延层3的制作阶段中，需要在元件活性部中进行离子注入，在周缘耐压构造部200中不进行离子注入而保持n-低浓度外延层3不变。由于n-低浓度外延层3的厚度需要为15μm左右，因此如果使1次外延生长的厚度为10μm以下(小于等于10μm)，则所需要的阶段数(外延生长的次数)大于等于2。
另外，还公开了涉及用于形成在深度方向较长的杂质添加区的气相外延生长方法的文献。在该文献中，有“气相生长工艺为了抑制来自硼注入层71和磷注入层72的横方向的自掺杂(オ一トド一ピング)，最好首先使密封用的薄的外延层气相生长，然后再进行第二外延层22的本身生长的多阶段处理。」这样的先处理硅层的源气体的方法的记载(专利文献1)。
先行技术文献
专利文献
【专利文献1】日本专利第4016371号公报(0096段)
发明内容
作为在上述的具备耐电荷性的周缘耐压构造部中设置的n-低浓度外延层3的目标的杂质浓度是1×1014cm-3左右的低杂质浓度。这时，在允许作为杂质浓度的不均匀性为±20％时，其杂质浓度范围成为0.8×1014cm-3～1.2×1014cm-1。但是，在每阶段的n-低浓度外延层3的生长时，特别是在外延生长开始前后，易于产生相对于目标浓度超过上述允许范围的浓度变动。这一点可以认为基于以下的机理。即，在外延装置中流动的掺杂气体的气体配管中，在气体配管内壁上，一直在发生掺杂元素的脱离和吸附，如果脱离与吸附的平衡状态被破坏，则易于成为浓度变动的原因。通常情况下，掺杂气体是ppm级的浓度，如果与硅源气体相比较则由于是非常低的浓度，因此易于受到气体配管内壁的状态的影响。作为其对策，在外延生长前预先使掺杂气体向排气管线流动有抑制上述浓度变动的效果。但是，从排气管线，到从切换至外延生长管线至此前的外延生长装置为止的配管内壁，由于不能预先成为平衡状态，因此不能避免上述的1×1014cm-3的20％左右或者大于等于该值的浓度变动。其结果是，为了形成上述周缘耐压构造部中的n-低浓度外延层3，需要至少叠层2层以上来确保厚度，因此如图13所示，在其堆叠界面，对于作为目标的1×1014cm-3的杂质浓度，是有2×1013cm-3左右的浓度变动峰值的浓度变动分布。有这种浓度变动分布的n-低浓度外延层3由于不能保证成为±2×1013cm-3以内的浓度不均匀性，因此有可能在周缘耐压构造部中导致耐电荷性的降低，成为耐压降低。
进而，在通过上述的多阶段外延法制作上述超级结MOSFET的情况下，在形成上述周缘耐压构造部中的n-低浓度外延层3时，为了在元件活性部100中形成n型的漂移区(n型柱)4，以掺杂量2×1013cm-2左右注入离子。然而，由于外延生长时的温升过程或者为了清洗外延生长前的半导体基板的氢退火处理时的温度，上述离子注入后的杂质再次蒸发，则蒸发了的杂质扩散，在没有进行上述离子注入的周缘耐压构造部200中的外延生长过程中进行自掺杂。在周缘耐压构造部200中发生上述自掺杂时，不仅是n-低浓度外延层3的n-浓度偏离设计浓度，还引起晶片面内、晶片之间的杂质浓度不均匀，导致耐电荷性的降低和耐压降低。
另外，在元件活性部100中，如果杂质再次蒸发则成为杂质量降低，因此不能得到目标的杂质量，电荷平衡性被破坏，不能得到所希望的特性。即使预计到再次蒸发，增多注入的杂质量而确保电荷平衡，但如果没有抑制再蒸发自身，则不能抑制在晶片面内或者晶片之间发生杂质量的不均匀。其结果是，导致成品率降低。
本发明鉴于以上说明的问题点，目的是提供能够防止周缘耐压构造部中的第一导电型低浓度外延层形成时的杂质浓度变动或者由自掺杂引起的杂质浓度不均匀性，防止耐压合格品率降低的超级结半导体器件的制造方法。
用于解决课题的方法
为了达到上述本发明的目的，所提供的超级结半导体器件的制造方法为：在高浓度的第一导电型半导体基板上，通过多次反复进行非掺杂外延生长、后续的第一导电型低掺杂外延生长、第一导电型杂质和第二导电型杂质的选择性离子注入来进行堆叠，在主电流流动的元件活性部形成超级结构造部作为漂移层，该超级结构造部由具有在与上述半导体基板的主面相垂直的方向上较长的形状且在与主面平行的方向上交替邻接配置的第一导电型区域和第二导电型区域构成，在包围该元件活性部的周边耐压构造部内，在通过上述非掺杂外延生长和上述选择性离子注入形成的前半部分超级结构造部上，在通过上述第一导电型低浓度外延生长形成第一导电型低浓度外延层时，将上述第一导电型掺杂气体在半导体源气体之前向外延生长管线导入。另外，优选为比半导体源气体提前20秒向外延生长管线导入第一导电型掺杂气体的超级结半导体器件的制造方法。
为了达到上述本发明的目的，所提供的超级结半导体器件的制造方法为：在高浓度的第一导电型半导体基板上，通过多次反复进行非掺杂外延生长、后续的第一导电型低掺杂外延生长、第一导电型杂质和第二导电型杂质的选择性离子注入来进行堆叠，在主电流流动的元件活性部形成超级结构造部作为漂移层，该超级结构造部由具有在与上述半导体基板的主面相垂直的方向上较长的形状且在与主面平行的方向上交替邻接配置的第一导电型区域和第二导电型区域构成，在包围该元件活性部的周边耐压构造部内，在通过上述非掺杂外延生长和上述选择性离子注入形成的前半部分超级结构造部上，在通过上述第一导电型低浓度外延生长形成第一导电型低浓度外延层时，使上述第一导电型低掺杂外延生长前的氢退火处理温度和外延生长的开始温度为不足1100℃。另外，最好是在上述第一导电型低掺杂外延生长前的氢退火温度和外延生长的开始温度为950℃至低于1100℃的情况下开始外延生长后，在1100℃以上进行外延生长。
为了达到上述本发明的目的，所提供的超级结半导体器件的制造方法为：在高浓度的第一导电型半导体基板上，通过多次反复进行非掺杂外延生长、后续的第一导电型低掺杂外延生长、第一导电型杂质和第二导电型杂质的选择性离子注入来进行堆叠，在主电流流动的元件活性部形成超级结构造部作为漂移层，该超级结构造部由具有在与上述半导体基板的主面相垂直的方向上较长的形状且在与主面平行的方向上交替邻接配置的第一导电型区域和第二导电型区域构成，在包围该元件活性部的周边耐压构造部内，在通过上述非掺杂外延生长和上述选择性离子注入形成的前半部分超级结构造部上，在通过上述第一导电型低浓度外延生长形成第一导电型低浓度外延层时，将上述第一导电型掺杂气体在半导体源气体之前向外延生长管线导入，并且，使上述第一导电型低掺杂外延生长前的氢退火温度和外延生长的开始温度为不足1100℃。
发明的效果
依据本发明，能够提供能防止周缘耐压构造部中的第一导电型低浓度外延层的形成时的杂质浓度变动或者由自掺杂引起的杂质浓度不均匀，防止耐压合格品率降低的超级结半导体器件的制造方法。
附图说明
图1是本发明的超级结半导体器件的元件活性部的截面立体图。
图2是本发明的超级结半导体器件的耐压构造部的截面模式图。
图3是表示本发明的超级结半导体器件的制造方法的主要部分制造工艺截面图(第一)。
图4是表示本发明的超级结半导体器件的制造方法的主要部分制造工艺截面图(第二)。
图5是表示本发明的超级结半导体器件的制造方法的主要部分制造工艺截面图(第三)。
图6是表示本发明的超级结半导体器件的制造方法的主要部分制造工艺截面图(第四)。
图7是表示本发明的超级结半导体器件的制造方法的主要部分制造工艺截面图(第五)。
图8是表示本发明的超级结半导体器件的制造方法的主要部分制造工艺截面图(第六)。
图9是表示本发明的超级结半导体器件的制造方法的主要部分制造工艺截面图(第七)。
图10是表示本发明的超级结半导体器件的制造方法的主要部分制造工艺截面图(第八)。
图11是表示本发明的超级结半导体器件的制造方法的主要部分制造工艺截面图(第九)。
图12是表示本发明的超级结半导体器件的制造方法的主要部分制造工艺截面图(第十)。
图13是表示本发明的超级结半导体器件的制作方法的n-低浓度外延层的堆叠界面中的浓度变化幅度的杂质浓度分布图。
图14是本发明的超级结半导体器件的制造方法的氢退火处理温度、杂质蒸发量和杂质浓度不均匀性之间的关系图。
符号说明
1：n+Si基板
2：低浓度n-层
3：n-低浓度外延层
3a、3b、3c、3d：非掺杂外延层
3e、3f、3g：n-低浓度外延层
4：n漂移层(n型柱)
5：p型的隔离区(p型柱)
6：抗蚀剂掩模
7：保护环
8：绝缘膜
9：导电性屏极
10：超级结构造部
11：p型沟道截止部
12：导电性屏极
13：p基区
14：n发射区
15：栅极绝缘膜
16：栅极电极
17：发射极电极
100：元件活性部
200：周缘耐压构造部
具体实施方式
以下，参照附图说明本发明的实施方式。图1是本发明的实施方式的超级结半导体器件的元件活性部的截面立体图，图2也同样，为包括包围元件活性部的周缘耐压构造部的截面模式图。在以下说明的实施例中，说明在n+Si基板1和n-层2上，具备在垂直于主面的方向上较长的n型柱4和p型柱5沿着与主面平行的方向交替邻接配置的超级结构造部10的构造，特别是，在其周缘耐压构造部200中，具有从上述超级结构造部的上面距基板表面一定深度的n-低浓度外延层3的超级结半导体器件的制造方法。另外，在以下的说明中，把第一导电型作为n型，把第二导电型作为p型进行说明。
实施例1
在实施例1中，说明超级结MOSFET的制造方法。图3～图12是按顺序表示图1、2示出的超级结半导体器件(超级结MOSFET)的制造工艺的主要部分制造工艺截面图。如图3所示，在高浓度n+Si基板1上通过低掺杂外延生长，例如以12μm左右的厚度形成3×1014cm-3的低浓度n-层2，在其上，通过外延生长，例如以3μm的厚度形成非掺杂n层3a。在该非掺杂n层3a的表面，形成在后面工艺的多阶段外延层的每个阶段的正确重叠时所需要的调整标记(alignment mark，未图示)。
如图4所示，在上述非掺杂n层3a上，以用虚线表示的深度在整个面上将n型杂质例如磷进行离子注入4a，接着，将形成的所需要的抗蚀剂图案作为掩模，把p型杂质例如硼选择性地从抗蚀剂掩模6a的开口进行离子注入5a。这时，考虑到后面的扩散，使抗蚀剂掩模6a的开口宽度成为剩余宽度(掩模宽度)的1/4左右。与其相对应，为了使各pn区的电荷平衡相等，硼的注入量为n型杂质的4倍左右。
然后，如图5所示，通过外延生长，例如以7μm的厚度形成非掺杂n层3b，再次同样地使用光刻技术使得在与前一次相同的位置正确地重叠的方式进行n型和p型的离子注入4b、5b。然后，如图6所示，例如使总外延层厚度为36μm的方式，反复进行2次非掺杂外延生长和离子注入4c、5c、4d、5d。
然后，如图7所示，通过1×1014cm-3的杂质浓度的n-低掺杂外延生长，以例如7μm的厚度形成n-低浓度外延层3e。该n-低掺杂外延生长具体而言按顺序包括升温过程、氢退火处理、低掺杂外延生长、降温过程工艺。然后，如图8所示，由抗蚀剂掩模6e覆盖周缘耐压构造部200，将n型杂质例如磷进行离子注入4e，如图9所示，根据抗蚀剂掩模6f，将p型杂质例如硼从抗蚀剂开口进行离子注入5e。这时，用抗蚀剂掩模6e覆盖周缘耐压构造部200，进而考虑到其以后的扩散，使抗蚀剂掩模6f的开口宽度为剩余宽度的1/4左右，与其相对应，注入量为n型杂质的4倍左右。
在去除了抗蚀剂掩模6e、6f以后，如图10所示，再次通过1×1014cm-3的杂质浓度的n-低掺杂外延生长，例如，以7μm的厚度形成n-低浓度外延层3f，再次与上述相同，使用光刻技术进行n型和p型的离子注入4f、5f。最后，如图11所示，例如用5μm左右厚度的n-低浓度外延层3g盖住上述n-低浓度外延层3f的表面以后，如图12所示，通过热扩散处理，进行离子注入后的杂质的激活(活性化)和热扩散，形成包括并列pn区4、5和周缘耐压构造部200的n-低浓度外延层3的超级结构造部10。
在这里，在上述各阶段的n-低浓度外延层3e、3f、3g的生长时，作为本发明实施例1的制造方法的特征，重要的是在硅源气体、例如DCS(dichloro-silane，二氯硅烷)之前向外延生长管线导入n型杂质气体、例如PH3(phosphine，磷化氢)。上述n型掺杂气体导入的时机例如最好比硅源气体提前20秒左右以上，向外延生长管线导入。
其结果是，在通过3次n-低掺杂外延生长(7μm、7μm、5μm)形成周缘耐压构造部200的n-低浓度外延层3的厚度19μm时，可知在上述实施例1的周缘耐压构造部的n-低浓度外延层3中，未出现如图13所示的现有技术中的在n-低浓度外延层的堆叠界面发生的如具有杂质浓度变动峰值幅度的杂质浓度分布图所示那样的2×1013cm-3左右的浓度变动。因此，由于能够以在深度方向均匀的杂质浓度，即作为目标的杂质浓度制作n-低浓度外延层3，能够减小耐压不均匀性，所以能够防止超级结半导体器件的耐压合格品率降低。
实施例2
在实施例2中，对于具备在n+Si基板1和低浓度n-层2上交替地配置了n型和p型柱的超级结构造部10，具备距周缘耐压构造部的元件表面规定深度的n-低浓度外延层3的超级结半导体器件，说明与实施例1不同的制造方法。
图3～图12是按顺序表示图1、图2所示的超级结半导体器件(超级结MOSFET)的制造工艺的截面模式图。与实施例1相同，制造超级结MOSFET。与实施例1的超级结MOSFET的制造方法的不同点在于，在实施例2中，在n-低浓度外延层3e、3f、3g的生长时，使氢退火处理温度和低掺杂外延生长开始温度低于1100℃。但是，一旦开始外延生长，则由于生长层在蒸发源的表面加盖，抑制再蒸发和自掺杂，因此外延生长温度最好在生长途中上升到开始温度以上(1100℃以上)。其结果是，在实施例2的制造方法中，在元件活性部中，能够抑制离子注入后的杂质再蒸发，另外，在周缘耐压构造部中实质上不发生自掺杂。
以下，参照附图说明实施例2的发明的效果。图14中表示氢退火处理温度与杂质的蒸发量以及不均匀性之间的关系。图14表示离子注入后的杂质的蒸发和离子注入后的杂质的面内不均匀性在1100℃以上时非常大，但是在低于1000℃时几乎不存在蒸发和面内不均匀。从而，在低掺杂外延生长开始时，使外延生长温度不足1100℃，优选不足1000℃，例如为950℃，其结果是，在n型柱和p型柱中能够得到作为目标的杂质浓度，能够降低n型柱和p型柱的电荷平衡不均匀性。另外，在元件周缘部不发生自掺杂，能够形成与设计浓度相符的n-低浓度外延层。因此，能够成为耐电荷性高的周缘耐压构造部，减小耐压不均匀性，因此能够制作耐压合格品率良好的超级结构造部半导体元件。
进而，为了达到本发明的效果，进一步优选上述实施例1的在n-低浓度外延层的生长时、比硅源气体提前20秒左右以上、向外延生长管线导入n型掺杂气体的方法，和实施例2的在n-低浓度外延层的生长时、使氢退火处理温度和低掺杂外延生长开始温度不足1100℃的方法共同实施的超级结半导体器件的制造方法。
Claims (5)
1.一种超级结半导体器件的制造方法，其特征在于：
在高浓度的第一导电型半导体基板上，通过多次反复进行非掺杂外延生长、后续的第一导电型低掺杂外延生长、第一导电型杂质和第二导电型杂质的选择性离子注入来进行堆叠，在主电流流动的元件活性部形成超级结构造部作为漂移层，该超级结构造部由具有在与所述半导体基板的主面相垂直的方向上较长的形状且在与主面平行的方向上交替邻接配置的第一导电型区域和第二导电型区域构成，在包围该元件活性部的周边耐压构造部内，在通过所述非掺杂外延生长和所述选择性离子注入形成的前半部分超级结构造部上，在通过所述第一导电型低浓度外延生长形成第一导电型低浓度外延层时，将所述第一导电型掺杂气体在半导体源气体之前向外延生长管线导入。
2.如权利要求1所述的超级结半导体器件的制造方法，其特征在于：
比半导体源气体提前20秒向外延生长管线导入第一导电型掺杂气体。
3.一种超级结半导体器件的制造方法，其特征在于，
在高浓度的第一导电型半导体基板上，通过多次反复进行非掺杂外延生长、后续的第一导电型低掺杂外延生长、第一导电型杂质和第二导电型杂质的选择性离子注入来进行堆叠，在主电流流动的元件活性部形成超级结构造部作为漂移层，该超级结构造部由具有在与所述半导体基板的主面相垂直的方向上较长的形状且在与主面平行的方向上交替邻接配置的第一导电型区域和第二导电型区域构成，在包围该元件活性部的周边耐压构造部内，在通过所述非掺杂外延生长和所述选择性离子注入形成的前半部分超级结构造部上，在通过所述第一导电型低浓度外延生长形成第一导电型低浓度外延层时，使所述第一导电型低掺杂外延生长前的氢退火处理温度和外延生长的开始温度为不足1100℃。
4.如权利要求1所述的超级结半导体器件的制造方法，其特征在于：
在所述第一导电型低掺杂外延生长前的氢退火温度和外延生长的开始温度低于1000℃的情况下开始外延生长后，在1100℃以上进行外延生长。
5.一种超级结半导体器件的制造方法，其特征在于，
在高浓度的第一导电型半导体基板上，通过多次反复进行非掺杂外延生长、后续的第一导电型低掺杂外延生长、第一导电型杂质和第二导电型杂质的选择性离子注入来进行堆叠，在主电流流动的元件活性部形成超级结构造部作为漂移层，该超级结构造部由具有在与所述半导体基板的主面相垂直的方向上较长的形状且在与主面平行的方向上交替邻接配置的第一导电型区域和第二导电型区域构成，在包围该元件活性部的周边耐压构造部内，在通过所述非掺杂外延生长和所述选择性离子注入形成的前半部分超级结构造部上，在通过所述第一导电型低浓度外延生长形成第一导电型低浓度外延层时，将所述第一导电型掺杂气体在半导体源气体之前向外延生长管线导入，并且，使所述第一导电型低掺杂外延生长前的氢退火温度和外延生长的开始温度为不足1100℃。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010-058066 | 2010-03-15 | ||
| JP2010058066A JP5533067B2 (ja) | 2010-03-15 | 2010-03-15 | 超接合半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102194700A true CN102194700A (zh) | 2011-09-21 |
| CN102194700B CN102194700B (zh) | 2014-02-26 |
Family
ID=44602543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110054890.0A Expired - Fee Related CN102194700B (zh) | 2010-03-15 | 2011-03-07 | 超级结半导体器件的制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP5533067B2 (zh) |
| CN (1) | CN102194700B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102881595A (zh) * | 2012-08-17 | 2013-01-16 | 西安龙腾新能源科技发展有限公司 | 一种超结高压功率器件的制造方法 |
| CN104517853A (zh) * | 2014-05-15 | 2015-04-15 | 上海华虹宏力半导体制造有限公司 | 超级结半导体器件制造方法 |
| CN105679660A (zh) * | 2016-01-29 | 2016-06-15 | 上海华虹宏力半导体制造有限公司 | 沟槽型超级结的制造方法 |
| CN107611167A (zh) * | 2017-08-21 | 2018-01-19 | 无锡新洁能股份有限公司 | 一种具有多个浓度中心的超结半导体器件及其制造方法 |
| CN107845570A (zh) * | 2017-11-09 | 2018-03-27 | 四川广瑞半导体有限公司 | 绝缘栅双极型晶体管的硅外延片生产工艺 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105977161A (zh) * | 2016-06-21 | 2016-09-28 | 中航（重庆）微电子有限公司 | 超结结构及其制备方法 |
| CN112382560A (zh) * | 2020-11-12 | 2021-02-19 | 重庆万国半导体科技有限公司 | 一种多层外延减压生长方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010028083A1 (en) * | 2000-02-09 | 2001-10-11 | Yasuhiko Onishi | Super-junction semiconductor device and method of manufacturing the same |
| US20010032998A1 (en) * | 2000-03-17 | 2001-10-25 | Susumu Iwamoto | Super-junction semiconductor device and method of manufacturing the same |
| JP2005136099A (ja) * | 2003-10-29 | 2005-05-26 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
| CN1790714A (zh) * | 2004-12-13 | 2006-06-21 | 株式会社电装 | 半导体器件及制造其的方法 |
| US7161209B2 (en) * | 2004-06-21 | 2007-01-09 | Kabushiki Kaisha Toshiba | Power semiconductor device |
| US20070272979A1 (en) * | 2006-05-16 | 2007-11-29 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US20080246084A1 (en) * | 2007-04-05 | 2008-10-09 | Kabushiki Kaisha Toshiba | Power semiconductor device and method for producing the same |
| US20080290403A1 (en) * | 2007-05-24 | 2008-11-27 | Kabushiki Kaisha Toshiba | Semiconductor apparatus |
| CN102347364A (zh) * | 2010-07-23 | 2012-02-08 | 英飞凌科技奥地利有限公司 | 具有漂移区域和补偿区域的半导体器件 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3086836B2 (ja) * | 1991-04-27 | 2000-09-11 | ローム株式会社 | 半導体装置の製造方法 |
| JP3851744B2 (ja) * | 1999-06-28 | 2006-11-29 | 株式会社東芝 | 半導体装置の製造方法 |
| JP3731520B2 (ja) * | 2001-10-03 | 2006-01-05 | 富士電機デバイステクノロジー株式会社 | 半導体装置及びその製造方法 |
| JP3743395B2 (ja) * | 2002-06-03 | 2006-02-08 | 株式会社デンソー | 半導体装置の製造方法及び半導体装置 |
| JP4773716B2 (ja) * | 2004-03-31 | 2011-09-14 | 株式会社デンソー | 半導体基板の製造方法 |
| JP5015440B2 (ja) * | 2005-09-29 | 2012-08-29 | 株式会社デンソー | 半導体基板の製造方法 |
| JP5102214B2 (ja) * | 2005-10-24 | 2012-12-19 | インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト | 電荷補償構造を有するパワー半導体素子 |
| JP5052025B2 (ja) * | 2006-03-29 | 2012-10-17 | 株式会社東芝 | 電力用半導体素子 |
| JP5476689B2 (ja) * | 2008-08-01 | 2014-04-23 | 富士電機株式会社 | 半導体装置の製造方法 |
-
2010
- 2010-03-15 JP JP2010058066A patent/JP5533067B2/ja not_active Expired - Fee Related
-
2011
- 2011-03-07 CN CN201110054890.0A patent/CN102194700B/zh not_active Expired - Fee Related
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010028083A1 (en) * | 2000-02-09 | 2001-10-11 | Yasuhiko Onishi | Super-junction semiconductor device and method of manufacturing the same |
| US20010032998A1 (en) * | 2000-03-17 | 2001-10-25 | Susumu Iwamoto | Super-junction semiconductor device and method of manufacturing the same |
| JP2005136099A (ja) * | 2003-10-29 | 2005-05-26 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
| US7161209B2 (en) * | 2004-06-21 | 2007-01-09 | Kabushiki Kaisha Toshiba | Power semiconductor device |
| CN1790714A (zh) * | 2004-12-13 | 2006-06-21 | 株式会社电装 | 半导体器件及制造其的方法 |
| US20070272979A1 (en) * | 2006-05-16 | 2007-11-29 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US20080246084A1 (en) * | 2007-04-05 | 2008-10-09 | Kabushiki Kaisha Toshiba | Power semiconductor device and method for producing the same |
| US20080290403A1 (en) * | 2007-05-24 | 2008-11-27 | Kabushiki Kaisha Toshiba | Semiconductor apparatus |
| CN102347364A (zh) * | 2010-07-23 | 2012-02-08 | 英飞凌科技奥地利有限公司 | 具有漂移区域和补偿区域的半导体器件 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102881595A (zh) * | 2012-08-17 | 2013-01-16 | 西安龙腾新能源科技发展有限公司 | 一种超结高压功率器件的制造方法 |
| CN102881595B (zh) * | 2012-08-17 | 2015-10-28 | 西安龙腾新能源科技发展有限公司 | 一种超结高压功率器件的制造方法 |
| CN104517853A (zh) * | 2014-05-15 | 2015-04-15 | 上海华虹宏力半导体制造有限公司 | 超级结半导体器件制造方法 |
| CN105679660A (zh) * | 2016-01-29 | 2016-06-15 | 上海华虹宏力半导体制造有限公司 | 沟槽型超级结的制造方法 |
| CN105679660B (zh) * | 2016-01-29 | 2018-04-17 | 上海华虹宏力半导体制造有限公司 | 沟槽型超级结的制造方法 |
| CN107611167A (zh) * | 2017-08-21 | 2018-01-19 | 无锡新洁能股份有限公司 | 一种具有多个浓度中心的超结半导体器件及其制造方法 |
| CN107845570A (zh) * | 2017-11-09 | 2018-03-27 | 四川广瑞半导体有限公司 | 绝缘栅双极型晶体管的硅外延片生产工艺 |
| CN107845570B (zh) * | 2017-11-09 | 2019-02-12 | 四川广瑞半导体有限公司 | 绝缘栅双极型晶体管的硅外延片生产工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102194700B (zh) | 2014-02-26 |
| JP2011192823A (ja) | 2011-09-29 |
| JP5533067B2 (ja) | 2014-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102194701B (zh) | 超级结半导体器件的制造方法 | |
| JP6874797B2 (ja) | 半導体装置 | |
| CN102194700B (zh) | 超级结半导体器件的制造方法 | |
| CN103703565B (zh) | 半导体装置 | |
| CN103262248B (zh) | 半导体装置及其制造方法 | |
| KR101233953B1 (ko) | 쇼트키 장치 및 형성 방법 | |
| CN102456716B (zh) | 半导体器件 | |
| JP2006269720A (ja) | 半導体素子及びその製造方法 | |
| JP2009004668A (ja) | 半導体装置 | |
| JP2012039082A (ja) | 半導体装置およびその製造方法 | |
| JP5365016B2 (ja) | 半導体素子およびその製造方法 | |
| CN104254920A (zh) | 半导体装置及半导体装置的制造方法 | |
| JP2013175655A (ja) | 電力用半導体装置及びその製造方法 | |
| JP2009272397A (ja) | 半導体装置 | |
| WO2018110556A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP2011204796A (ja) | 半導体装置およびその製造方法 | |
| CN104637821A (zh) | 超级结器件的制造方法 | |
| US20190096999A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| CN109564932A (zh) | 半导体装置 | |
| CN104518007A (zh) | 半导体装置 | |
| US10121862B2 (en) | Switching device and method of manufacturing the same | |
| US20140284715A1 (en) | Method of manufacturing semiconductor device | |
| TWI802811B (zh) | 半導體裝置 | |
| WO2011155105A1 (ja) | 半導体装置及びその製造方法 | |
| JP5757355B2 (ja) | 超接合半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140226 Termination date: 20200307 |