CN102160016B - 使用非易失性磁性存储器的低电力电子系统架构 - Google Patents

Abstract

本发明提供一种计算系统，其包括至少一个功能单元及耦合到所述至少一个功能单元的磁性随机存取存储器(MRAM)块。所述MRAM块经配置以在所述至少一个功能单元的断电状态期间存储所述至少一个功能单元的功能状态。

Description

使用非易失性磁性存储器的低电力电子系统架构

技术领域

本发明大体上涉及电子电路架构，且更确切地说涉及一种使用非易失性磁性存储器的低电力系统架构。 

背景技术

在当今电子装置驱动的世界中，电力为保持社会运动的关键所在。然而，随着电力的成本增加及在手持型装置中对增加的电池寿命的需要，电子装置中的电力消耗的问题已变得极为重要。当计算机闲置一段时间时，许多计算机会进入电力骤降状态(power-collapsed state)或待用状态，其中电力消耗急剧减少。例如移动电话的手持型装置在未使用时通常也会进入电力骤降状态，其中电源或电池从操作电路的许多零件断开。电子组件自身也已发展为具有较低电力要求。整体来说，已开发大量技术用于节省电力。虽然已使用这些技术相当程度地降低电力消耗，但电子装置设计者仍大体受限于存储器的电力要求，且确切地说，存储器保存状态的电力要求。 

现代电子装置通常经设计以在当电子装置骤降到待用状态时未丢失存储器中的任何操作信息的情形下“唤醒”(即，当退出待用状态时重建电力)。举例来说，在于文字处理程序中写信的中途接听电话的用户可能离开计算机足够长时间使得计算机进入待用模式。当用户返回时，其可唤醒计算机且立即从其停止的点继续写信。类似地，当用户拿取其电话进行呼叫时，电话通常从其待用状态唤醒(如果用户当时未在使用电话)，准备好接收拨号及进行呼叫。又，如果用户正使用移动装置的数字信号处理器(DSP)播放视频且呼叫到达而使DSP电力骤降，则用户应能够在完成或忽略呼叫之后返回同一视频播放状态。在这些实例中的任一者中，用户无需冷启动装置及从磁盘驱动器或其它外部非易失性存储器存储装置重新加载信息。为实现此随开即用(instant-on)功能性，即使电子装置已实质上降低电力也大体上保留信息或应用程序状态。电力仅适度降低，因为大体上需要电力以将信息保留于存储器中。尽管其它组件可能完全切断或从电源移除，但存在通常一直接通的特定量的电力以便防止存储器块丢失所保持的信息。 

许多电子系统由于静态随机存取存储器(SRAM)及动态随机存取存储器(DRAM)的速度及密度而利用静态随机存取存储器(SRAM)及动态随机存取存储器(DRAM)。然而，SRAM及DRAM两者均为易失性存储器，这意味着其在电力被移除时会丢失其信息。因此，为维持SRAM及DRAM存储器的状态，要维持电力。一种用于克服此一直通电状态的方法是将快闪存储器并入电子系统中。快闪存储器为将在电力被移除时维持其信息的非易失性存储器技术。然而，快闪存储器通常过慢而不能替代SRAM及DRAM存储器，所以其常常用作存储状态信息的外部存储点。 

图1为说明以使用快闪非易失性存储器106的典型存储器配置为特征的电子系统10的框图。系统10被说明为具有内部区段100及外部区段101。外部区段101通常连接到装置内的内部区段100。系统10的所说明的组件经由总线102连接。SRAM存储器块103提供逻辑块104的局部存储器，逻辑块104包括各种组合逻辑组件及使用系统时钟的锁存器。DRAM存储器块105提供于外部区段101中，用于本地然而在内部区段100的处理核心外部的系统10的较高容量随机存取存储。系统10还包括快闪非易失性存储器(NVM)106。 

出于图1中所说明的实例的目的，系统10将被描述为用于移动电话中的系统。当系统10的移动电话进入待用模式时，当前存储于SRAM 103及/或逻辑104中的所有状态信息被移动到同一封装上的DRAM 105。在一个实施例中，状态信息可用芯片外的形式从DRAM 105存储到快闪NVM 106中。在此状况下，状态信息经加密，从而引发额外时间及能量。 

因此，来自移动电话的电池的电力用以扫描SRAM 103及逻辑104以得到状态信息，且将所述状态信息经由总线102移动到DRAM 105中。额外电力用以接着经由总线102将状态信息从DRAM 105移动到快闪NVM 106中。常规上，由经由总线传输数据消耗的电力的量随总线长度而变。因此，为了移动所有状态信息，正从电池排出大量电力。此外，因为快闪存储器的写入速度比SRAM及DRAM存储器的写入速度慢得多，所以此过程相对于移动电话功能性来说花费大量的时间。此并非待用处理期间的唯一电力及时间使用。当具有系统10的移动电话再次加电时，电力再次从电池排出以将状态信息从快闪NVM 106重装入到DRAM 105(如果实际使用的是NVM 106)，且从DRAM 105重装入到SRAM 103及逻辑104。因此，虽然系统10的待用模式可能消耗较少电力(因为电力不再用以维持SRAM 103或逻辑104中的状态)，但除了在将状态信息来回转移过程中使用的大量时间之外，还有大量电力用于将所述信息转移到DRAM 105及(可能)快闪NVM 106以及从DRAM 105及(可能)快闪NVM 106转移所述信息。 

发明内容

本发明的代表性实施例涉及计算系统，其包括至少一个功能单元及耦合到所述至少 一个功能单元的磁阻随机存取存储器(MRAM)块。所述MRAM块经配置以在所述功能单元的断电状态期间存储所述功能单元的功能状态。 

本发明的额外代表性实施例涉及方法，其包括：接收请求计算系统的一个或一个以上功能单元进入待用状态的待用信号；响应于接收到所述待用信号，将所述功能单元的当前操作状态的至少一部分存储于耦合到所述功能单元的磁性随机存取存储器(MRAM)中；及在所述当前操作状态被存储之后将从电源到所述功能单元的电力移除。 

本发明的其它代表性实施例涉及系统，其包括：用于接收请求计算系统的一个或一个以上功能单元进入待用状态的待用信号的装置；响应于所述待用信号，用于将所述功能单元的当前操作状态的至少一部分存储于耦合到所述功能单元的磁性随机存取存储器(MRAM)中的装置；及用于在所述当前操作状态被存储之后从所述功能单元移除电力的装置。所述系统进一步包括：用于接收请求处于待用模式中的所述一个或一个以上功能单元进入操作模式的唤醒信号的装置；响应于所述唤醒信号用于对处于待用模式中的功能单元恢复电力的装置；及用于对功能单元复原当前操作状态的装置。 

前文已相当广泛地概述了本发明的特征及技术优势以便可较好地理解下文的本发明的“具体实施方式”。在下文中将描述本发明的额外特征及优势，其形成本发明的技术方案的主题。所属领域的技术人员应了解，所揭示的概念及特定实施例可易于用作修改或设计用于执行本发明的相同目的的其它结构的基础。所属领域的技术人员还应认识到，这些均等构造并不偏离如在随附技术方案中陈述的本发明的精神及范围。当结合附图考虑时，通过以下描述将更好地理解据信为本发明所特有的新颖特征(关于其组织及操作方法两者)以及其它目标及优势。然而，应明确理解，仅为说明及描述的目的而提供所述图中的每一者，且并不意在作为本发明的限制的定义。 

附图说明

为了更透彻地理解本发明，现在参考结合随附图式进行的以下描述，其中： 

图1为说明以使用快闪非易失性存储器的常规存储器配置为特征的电子系统的框图； 

图2为说明根据本发明的教示配置的电子系统的框图； 

图3为说明根据本发明的教示配置的另一电子系统的框图； 

图4为说明根据本发明的教示配置的又一电子系统的框图； 

图5为说明根据本发明的教示配置的再一电子系统的框图； 

图6为说明根据本发明的教示配置的电子系统的侧视图的示意图； 

图7为说明根据本发明的教示配置的电子系统的框图；及 

图8为说明经执行以实施根据本发明的教示的各种实施例的实例框的流程图。 

具体实施方式

现在转到图2，说明根据本发明的一个实施例配置的电子系统20的框图。电子系统20具有：内部区段200，其中执行电子系统20或特定特征的功能性内部的处理操作；及外部区段201，其连接到内部区段200且提供各种功能性，例如输入/输出(I/O)、长期随机存取存储装置(例如DRAM块205)，及其类似者，所述功能性在内部区段200外部执行或意在在内部区段200外部执行。电子系统20可具有例如内部区段200的若干内部区段或功能块，其提供各种特征及功能性。 

电子系统20还提供一提供内部非易失性存储器的自旋力矩转移(STT)磁性随机存取存储器(MRAM)块206。STT MRAM块206使用磁极性而非电荷存储来维护其存储器。因此，当电源208从STT MRAM块206断开时，保持存储器状态，因为在无对来自电源208的电力或电荷或电流的依赖的情形下维持磁极性。因此，当内部区段200进入待用状态时，来自SRAM 203及逻辑204的状态信息存储于STT MRAM块206中。此外，因为STT MRAM块206位于内部区段200内，所以经由总线202转移数据过程中所消耗的电力的量小于关于电子系统10(图1)所消耗的电力的量。STT MRAM块206的读取及写入速度也比外部非易失性存储器快得多，例如硬驱动机或快闪存储器(例如，电子系统10(图1)的快闪NVM 106)。因此，节省更多电力，因为将信息写入到STT MRAM块206所花的时间量少得多。 

一旦已将状态信息转移到STT MRAM块206中，即可从内部区段200移除来自电源208的所有或几乎所有电力，因为STT MRAM块206无需电力以便维持其数据。当内部区段200再次加电时，恢复电源208且将状态信息从STT MRAM块206重加载回到SRAM203及逻辑204中。同样，由于在总线202上行进的距离较短且STT MRAM块206读取及写入数据的速度较快，所以状态信息被快速加载回到SRAM 203及逻辑204中从而使得应用程序的处理可用用户看起来更实时得多的方式继续，且在待用状态期间已节省大量电力。 

在操作中，电子系统20为移动电话。内部区段200为移动电话的多媒体区段。当呼叫在用户正在多媒体区段中工作时进入移动电话时，所述区段由于对内部区段200关断电源208而电力骤降且在用户接听呼叫时置于待用模式中。便利用户的电话呼叫的电话功能性将接着由电子系统20的另一内部区段(未图示)实施。如以上所提及，当呼叫完 毕且用户想要返回其在多媒体区段中的工作时，内部区段200通过恢复电源208而加电。然而，在其待用时期期间，内部区段200内几乎未发生电力泄漏或消耗，因为在STTMRAM块206的待用状态期间无需电力来维持关于多媒体处理的状态信息。 

在本发明的额外及/或替代性实施例中，将数据移动器块207添加到内部区段200。数据移动器块207的特定任务是将数据从SRAM 203移动到STT MRAM 206中。数据移动器块207包括在将数据从SRAM 203移动到STT MRAM 206且再次返回时依次通过的地址的列表。包括数据移动器块207允许数据的转移较快速地发生。 

图3为说明根据本发明的一个实施例配置的电子系统30的框图。在所说明的实施例中，电子系统30包含数字媒体播放器。电子系统30类似于电子系统20(图2)，其包括内部区段300、外部区段301及耦合系统组件中的每一者的总线302。内部区段300包括SRAM块303及MRAM块306。外部区段301包括DRAM块305。电子系统30还包括多核心逻辑304。多核心逻辑304包括多个逻辑核心304-1到304-N，其处置电子系统300的数据的并行或协作处理。内部区段300由经由开关308耦合到内部区段300的电源307供电。 

当内部区段300被断电而进入待用状态时，驻存于SRAM 303及多核心逻辑304内的状态信息被快速地存储于MRAM块306内。在操作中，具有MRAM块306的任何特定块可与逻辑核心304-1到304-N中的特定一者相关联。同样，由于MRAM块306的MRAM元件读取及写入数据的速度的缘故，及状态信息在SRAM 303/多核心逻辑304与MRAM块306之间行进的总线302的较短总线长度，在存储内部区段300的状态的过程中消耗的电力的量比在电子系统10(图1)中少。一旦状态被存储，接着即可通过在待用状态期间断开开关308而将电源307从内部区段300移除。因此，在待用期间几乎不发生电力泄漏或消耗。当内部区段300从待用中唤醒时，开关308再次闭合，从而恢复来自电源307的电力。反向过程将状态信息恢复到SRAM 303及多核心逻辑304，且内部区段300在进入待用时的同一点处继续处理。 

图2及图3中所说明的实施例已展示了非易失性磁性存储器在于同一内部区段中耦合在一起的独立组件中的使用。然而，本发明的额外及/或替代性实施例提供可与逻辑核心整合到同一硅衬底中的非易失性磁性存储器。 

图4为说明根据本发明的一个实施例配置的电子系统40的框图。在所说明的实施例中，电子系统40为桌上型计算机。电子系统40包括内部区段400及外部区段401。外部区段401包括DRAM块405。内部区段400包括SRAM块403及多核心逻辑404，且 由经由开关408耦合到内部区段400的电源407供电。多核心逻辑404包括位于逻辑核心404-1到404-N中的每一者中的嵌入式MRAM 406。由于所要的可缩放能力及与已有芯片技术的兼容性，MRAM 406可直接嵌入于多核心逻辑404的硅衬底中，其中添加少达两个掩模。相反，将快闪存储器嵌入于逻辑核心硅衬底中通常使用比常规用以制造其它逻辑的掩模的数目多出多达十个或更多的额外掩模。在一个实施例中，嵌入式MRAM406在逻辑核心404-1到404-N中的一些中共享，且实际上仅嵌入于那些逻辑核心404-1到404-N中的一些中。 

使用嵌入式MRAM 406，转移状态信息过程中所消耗的电力远小于必须将其全部经由总线402转移所消耗的电力。此外，因为嵌入式MRAM 406在芯片上，所以I/O路径的数目并不像在芯片外的组件之间移动时那样受到限制。因此，转移数据过程中的延迟减少，因为芯片上总线的带宽远高于总线402。当内部区段400进入待用状态时，构成当前操作状态的数据保存于嵌入式MRAM 406上，且电源407通过断开开关408而切断且与内部区段400隔离。当内部区段400唤醒时，开关408闭合且电源407接通，从而为内部区段400的组件加电。接着将当前操作状态的数据重构到SRAM 403块及多核心逻辑404。因此，极大地减少用于读取及写入过程的电力消耗及时间。 

图5为说明根据本发明的一个实施例配置的电子系统50的框图。电子系统50经配置而具有经由总线502与SRAM块500耦合的单核心逻辑501。类似于多核心逻辑404(图4)，MRAM块503直接嵌入于单核心逻辑501的硅衬底中。如关于多核心逻辑404(图4)所描述，将MRAM 503嵌入于单核心逻辑501内提供了有益关系。由于I/O带宽增加且芯片上数据传输的效率相应提高，所以节省处理时间及电力。当电子系统50进入待用状态时，可从电子系统50完全移除电力且仍将于MRAM 503中保持状态。 

当MRAM组件嵌入于下伏逻辑电路的衬底中时，关于下伏逻辑配置而设计MRAM配置以便促进嵌入。制造于自己的芯片内的MRAM块可经特定设计以使MRAM组件的操作优化。因此，虽然将MRAM直接嵌入于逻辑组件的硅衬底中将会使任何数据转移的速度及效率提高，但可设计与嵌入式MRAM相比更快且更高效地读取及写入的只有MRAM的芯片。每一此实施例将视系统设计者的所要操作而定具有其自身的益处。在一个实施例中，提供经由总线附接的嵌入式MRAM及独立MRAM块(例如图3)两者以实现所述两种配置的益处。 

图6为说明根据本发明的一个实施例配置的电子系统60的侧视图的示意图。电子组件60为包括堆叠于逻辑芯片600的顶部上的MRAM芯片601的集成电路。MRAM芯片 601经由一系列芯片间连接器602连接到逻辑芯片600，芯片间连接器602在所描绘的实施例中包含穿硅通孔(through silicon via；TSV)603及连接器衬垫604。TSV 603允许信号从逻辑芯片600直接传输到MRAM芯片601。在另一实施例(未图示)中，堆叠于封装内的MRAM及逻辑芯片是使用引线接合而非TSV来互连。在所述两个实施例中，相比于经由总线102传输数据的图1的电子系统10中所展现的传输电力消耗，极大地增加了电力节省。如关于图2到图5所描述，MRAM芯片601即使在电力被移除时仍能够保存其信息且维持所述信息。因此，电子系统60的操作提供对来自逻辑芯片600的信息的稳定非易失性存储。 

电子组件60的堆叠的芯片配置提供类似于图2到图5中所描述的MRAM及逻辑核心的组合操作。实际上，为建立额外及/或替代性实施例，电子组件60可替代其它MRAM逻辑配置。举例来说，电子组件60可替代图2的逻辑204及STT MRAM 206；其可替代图3的MRAM块306中的每一者及逻辑核心304-1到304-N中的每一者；其可替代图4的逻辑核心404-1到404-N中的每一者及嵌入式MRAM块406；且其可替代图5的逻辑501及嵌入式MRAM 503。因此，本发明的各种实施例不限于MRAM块关于特定电子系统的任何特定配置。 

现在转到图7，图7为说明根据本发明的一个实施例配置的电子系统70的框图。电子系统70为多核心逻辑块700、RAM块701及STT MRAM块702。在图7中所描绘的电子系统70的实施例中，STT MRAM块702仅用以存储RAM块701的状态信息。多核心逻辑块700中的状态信息存储于锁存器703及706中的每一者内的非易失性存储器内。此非易失性存储器锁存器存储的根本技术更详细地描述于题为“非易失性状态保留锁存器(NON-VOLATILE STATE RETENTION LATCH)”的共同转让、同在申请中的专利申请案第XX/XXX,XXX号(代理人案号80103)中，所述申请案的揭示内容在此全部以引用的方式并入本文中。 

多核心逻辑块700包括与组合逻辑块704及705耦合的锁存器703及706。通过使用所并入的专利申请案中所描述的非易失性磁性存储器配置，就非易失性存储器707及708来说，可在电力从电子系统70移除时存储及维持RAM块701内所含有的状态信息及多核心逻辑块700内所含有的状态信息两者。因此，电子系统70可进入电力节省待用状态，同时仍维持状态信息用于在用户决定唤醒系统时随开即用。因此，在电子系统70处于待用模式时消耗或泄漏极少电力或不消耗或泄漏电力，因为多核心逻辑块700内的STT MRAM块702或非易失性存储器707及708无需电力。 

图8为说明经执行以实施本发明的一个实施例的实例块的流程图。在框800中，接收请求计算系统的一个或一个以上功能单元进入待用状态的待用信号。功能单元为执行基本功能的一组寄存器及组合逻辑。举例来说，功能单元包括整数单元、多媒体单元(例如，视频音频CODEC)等。在框801中，响应于接收到待用信号，将功能单元的当前操作状态的至少一部分存储于耦合到功能单元的磁性随机存取存储器(MRAM)中。在框802中，在当前操作状态被存储之后从所述一个或一个以上功能单元移除电力。在框803中，接收请求处于待用模式中的功能单元进入操作模式的唤醒信号。在框804中，响应于接收到唤醒信号，恢复从电源到处于待用模式中的功能单元的电力。在框805中，对功能单元复原当前操作状态。 

应注意，虽然本发明的所说明的实施例已识别为移动电话、数字媒体播放器及桌上型计算机，但各种实施例不限于这些实施方案。本发明可采取处理某物且具有可维持的处理状态的电子系统的形式或任何数目的所述电子系统。 

出于本发明的目的，将MRAM块视为存储元件，其中数据不是存储为电荷或电流，而是由磁性存储元件存储。磁性元件通常由通过薄绝缘层隔开的两个铁磁板形成，所述两个铁磁板中的每一者可保持磁场。在一个实施例中，两个板中的一者为经设定为特定极性的永久磁铁。另一板的磁场可经配置以改变以与外场的磁场匹配。MRAM块是由这些“单元”的栅格建立。 

虽然本文中所呈现的一些实施例是关于磁性随机存取存储器且更确切地说是关于自旋力矩转移(STT)磁性随机存取存储器来描述，但所描述的特征可预期为也适用于包括相变随机存取存储器(PCRAM)、基于电阻的随机存取存储器(R-RAM)的这些装置，或可用非易失性方式存储基于电阻的电可编程存储器状态的任何装置(即，在不存在持续电力的情形下，其可通过电、磁、电磁(例如，光)或这些物理效应的组合重新编程为多个状态)。 

虽然已详细描述了本发明及其优势，但应理解在不背离如由随附权利要求书所定义的本发明的精神及范围的情况下可对本文进行各种变化、替换及更改。举例来说，尽管前述描述已论述了替换例如DRAM或非易失性RAM的特定类型的存储器，但本发明不限于这些实施例。实情为，可根据需要保留每一类型的存储器的若干部分，MRAM仅替换每一类型的存储器的特定部分。此外，本申请案的范围不意在限制于本说明书中所描述的过程、机器、制造、物质组成、装置、方法及步骤的特定实施例。所属领域的技术人员将易于从本发明的揭示内容了解，根据本发明，可利用当前存在或日后将开发的执 行与本文中描述的对应实施例大致相同功能或实现大致相同结果的过程、机器、制造、物质组成、装置、方法或步骤。因此，随附权利要求书意在在其范围中包括这些过程、机器、制造、物质组成、装置、方法或步骤。 

Claims (21)

1.一种计算系统，其包含：

一个内部区段；

与所述内部区段耦合的外部区段；

在所述内部区段内的至少一个功能单元；

所述至少一个功能单元的内部区段内的磁阻随机存取存储器MRAM块，所述MRAM块经配置以在所述内部区段的待机状态期间存储所述至少一个功能单元的操作状态；以及

在所述外部区段内的易失性存储器。

2.根据权利要求1所述的计算系统，其进一步包含：

随机存取存储器RAM块，其耦合到所述至少一个功能单元及所述MRAM块，其中所述RAM块经配置以在所述至少一个功能单元的通电状态期间存储所述至少一个功能单元的所述操作状态的一部分，且其中所述MRAM块进一步经配置以在所述待机状态期间存储所述部分。

3.根据权利要求2所述的计算系统，其进一步包含：

数据移动器块，其经配置以在所述待机状态期间将位于所述RAM中的所述操作状态的所述部分转移到所述MRAM块中。

4.根据权利要求1所述的计算系统，其中所述MRAM块为自旋力矩转移STTMRAM块。

5.根据权利要求1所述的计算系统，其中所述操作状态包含表示所述至少一个功能单元的所述操作状态的多个数据。

6.根据权利要求1所述的计算系统，其中所述MRAM块包含STT MRAM芯片，且所述至少一个功能单元包含至少一个功能单元芯片，且其中所述STT MRAM芯片及所述至少一个功能单元芯片彼此上下堆叠且通过一个或一个以上导电接合衬垫接合在一起。

7.根据权利要求1所述的计算系统，其中所述MRAM块通过在所述至少一个功能单元的制造期间将所述MRAM块嵌入到所述至少一个功能单元的硅衬底中而耦合到所述至少一个功能单元。

8.根据权利要求1所述的计算系统，其中所述MRAM块经由所述计算系统上的传输总线耦合到所述至少一个功能单元。

9.一种方法，其包含：

在包含内部区段和耦合到所述内部区段的外部区段的计算系统内接收待用信号，所述待用信号在所述外部区段操作期间请求包括一个或一个以上功能单元的所述内部区段进入待用状态；

响应于接收到所述待用信号，将所述一个或多个功能单元的当前操作状态的第一部分存储于嵌入到所述一个或多个功能单元的衬底内的磁性随机存取存储器MRAM中，并将所述内部区段的所述当前操作状态的第二部分存储在所述MRAM中；以及

在所述当前操作状态被存储之后从包括所述一个或多个功能单元的所述内部区段移除电力。

10.根据权利要求9所述的方法，其进一步包含：

接收请求处于所述待用模式中的所述一个或多个功能单元进入操作模式的唤醒信号；

响应于接收到所述唤醒信号，对处于所述待用模式中的所述一个或多个功能单元恢复所述电力；以及

对所述一个或多个功能单元复原所述当前操作状态。

11.根据权利要求9所述的方法，其中所述存储包含：

扫描所述一个或多个功能单元以寻找数据中定义所述当前操作状态的所述第一部分的数据；

将定义所述当前操作状态的所述第一部分的所述数据从所述一个或多个功能单元传输到所述MRAM；以及

将定义所述当前操作状态的所述第二部分的额外数据从耦合到所述一个或多个功能单元的随机存取存储器RAM转移到所述MRAM。

12.根据权利要求11所述的方法，其进一步包含：

接收请求处于所述待用模式中的所述一个或多个功能单元进入操作模式的唤醒信号；

响应于所述唤醒信号，对处于所述待用模式中的所述一个或多个功能单元恢复所述电力；

将定义所述当前操作状态的所述第一部分的所述数据从所述MRAM加载到所述一个或多个功能单元的另一部分中；以及

将定义所述当前操作状态的所述第二部分的的所述额外数据从所述MRAM复原到所述RAM中。

13.根据权利要求9所述的方法，其中所述存储包含：

将所述一个或多个功能单元的定义所述当前操作状态的所述第一部分的数据存储于与所述一个或多个功能单元的处理路径中的一个或多个锁存器相关联的一个或多个磁性存储器中；以及

将定义所述当前操作状态的所述第二部分的额外数据从耦合到所述一个或多个功能单元的随机存取存储器(RAM)转移到所述MRAM。

14.根据权利要求13所述的方法，其进一步要求：

接收请求处于所述待用模式中的所述一个或多个功能单元进入操作模式的唤醒信号；

响应于所述唤醒信号，恢复从电源到处于所述待用模式中的所述一个或多个功能单元的所述电力；

将定义所述当前操作状态的所述第一部分的所述数据从所述一个或多个磁性存储器加载到所述一个或多个功能单元中；以及

将定义所述当前操作状态的所述第二部分的所述额外数据从所述MRAM复原到所述RAM中。

15.根据权利要求9所述的方法，其中所述移除所述电力包含以下操作中的一者或两者：

切断耦合到所述一个或多个功能单元的电源；以及

建立介于所述电源与所述一个或多个功能单元之间的开路。

16.一种系统，其包含：

用于在包含内部区段和耦合到所述内部区段的外部区段的计算系统内接收待用信号，所述待用信号在所述外部区段操作期间请求包括一个或多个功能单元的所述内部区段进入待用状态的装置；

响应于所述待用信号，用于将所述一个或多个功能单元的当前操作状态的第一部分存储于嵌入到所述一个或多个功能单元的衬底内的磁性随机存取存储器MRAM中，并将所述内部区段的所述当前操作状态的第二部分存储在所述MRAM中的装置；

用于在所述当前操作状态被存储之后从包括所述一个或多个功能单元的所述内部区段移除电力的装置；

用于接收请求处于所述待用模式中的所述一个或多个功能单元进入操作模式的唤醒信号的装置；

响应于所述唤醒信号，用于对处于所述待用模式中的所述一个或多个功能单元恢复所述电力的装置；以及

用于对所述一个或多个功能单元复原所述当前操作状态的装置。

17.根据权利要求16所述的系统，其中所述用于存储的装置包含：

用于扫描所述一个或多个功能单元以寻找数据中定义所述当前操作状态的所述第一部分的数据的装置；

用于将定义所述当前操作状态的所述第一部分的所述数据从所述一个或多个功能单元的至少一个区段传输到所述MRAM的装置；以及

用于将定义所述当前操作状态的所述第二部分的额外数据从耦合到所述一个或多个功能单元的随机存取存储器RAM转移到所述MRAM的装置。

18.根据权利要求17所述的系统，其进一步包含：

用于将定义所述当前操作状态的所述第一部分的所述数据从所述MRAM加载到所述一个或多个功能单元中的装置；以及

用于将定义所述当前操作状态的所述第二部分的的所述额外数据从所述MRAM复原到所述RAM中的装置。

19.根据权利要求16所述的系统，其中所述用于存储的装置包含：

用于将定义所述当前操作状态的所述第一部分的位于所述一个或多个功能单元中的数据存储于与一个或多个锁存器相关联的一个或多个磁性存储器中的装置；以及

用于将定义所述当前操作状态的所述第二部分的额外数据从耦合到所述一个或多个功能单元的随机存取存储器RAM转移到所述MRAM的装置。

20.根据权利要求19所述的系统，其进一步包含：

用于将定义所述当前操作状态的所述第一部分所述数据从所述一个或多个磁性存储器加载到所述一个或多个功能单元中的装置；以及

用于将定义所述当前操作状态的所述第二部分的所述额外数据从所述MRAM复原到所述RAM中的装置。

21.根据权利要求16所述的系统，其中所述用于移除所述电力的装置包含以下各项中的一者或两者：

用于切断耦合到所述一个或多个功能单元的电源的装置；以及

用于建立介于所述电源与所述一个或多个功能单元之间的开路的装置。