JP5813508B2 - 不揮発性磁気メモリを使用している低電力電子システム - Google Patents

Description

本開示は電子回路アーキテクチャに一般的に関連し、不揮発性磁気メモリを使用している低電力システムアーキテクチャにさらに特に関連している。

今日の電子駆動装置の世界で、電力は動作中のソサイエティを維持することが重要である。しかしながら、電力の増加しているコスト及びハンドヘルド装置での、増加するバッテリ寿命に対する要求のために、電子装置での電力消費の問題は最も重要になった。コンピュータがしばらくの間アイドルに置かれる時、多くは電力崩壊状態またはスタンバイ状態に入り、そこで電力消費が劇的に減少される。携帯電話のようなハンドヘルド装置は、使用されない時、電力崩壊状態に典型的にまた入り、そこで電力またはバッテリが動作している回路の多くの部分から切断される。電子部品それ自体はより低い電力要求でもまた開発された。全体として見ると、かなりの量の技術が電力を消費することに関して開発されている。電力消費はこれらの技術を使用してかなり減少した一方、エレクトロニクス設計者は、メモリの電力要求、特に状態を保存するためのメモリの電力要求によってさらに一般的に制限される。

現代電子工学は“ウェイクアップ”、すなわち電子デバイスがスタンバイ状態に崩壊された時、メモリ内の幾つかの動作情報を失ってしまうことなく、スタンバイ状態から抜け出る時、電力を回復するように典型的に設計される。例えば、ワードプロセッサで手紙を書いている途中に、電話に応えるユーザはコンピュータがスタンバイモードに入るために十分長くコンピュータを離れるかもしれない。ユーザが戻ってきた時、彼または彼女はコンピュータをウェイクアップするかもしれないし、彼/彼女が中断した所から即座に手紙を書き続けるかもしれない。同様に、ユーザが電話するために彼のまたは彼女の電話を取る時、電話は（もしユーザが電話を現在使用していなければ）通話を受信及び電話をする準備があり、そのスタンバイ状態から典型的にウェイクアップする。また、ユーザが携帯電話のデジタルシグナルプロセッサ（DSP）を使用しながらビデオを再生し、DSPに電力崩壊を起こしている、通話を着信すると、ユーザは通話が完了または無視された後同じビデオ再生状態に戻ることができるだろう。ユーザはこれらの例のどちらかで、ディスクドライブまたは他の外部の不揮発性メモリストレージから情報を再ロード及び装置をコールドスタートする必要はない。この瞬時オン機能を達成するために、情報またはアプリケーション状態はたとえ電子機器が実質的に減少された電力を持っていたとしても一般的に保存される。電力はメモリに情報を保存するために一般的に必要とされるため、電力はただ穏やかに減少される。他の部品が電源から完全に取り除かれるまたは停止されるかもしれないが、メモリブロックが保持される情報を失うことを避けるために、いつも常時オンである、一定の量の電力がある。

多くの電子システムは、それらのスピード及び密度のためにスタティックランダムアクセスメモリ（ＳＲＡＭ）及びダイナミックランダムアクセスメモリ（ＤＲＡＭ）を利用する。しかしながら、ＳＲＡＭ及びＤＲＡＭは両方とも不揮発性メモリであり、それらが、電力が取り除かれた時、それらの情報を失うということを意味している。したがって、SRAM及びDRAMメモリの情報を維持するために電力が維持される。この常時オン電力状態を克服するための１つの方法は電子システムにフラッシュメモリを組み込むことであった。フラッシュメモリは、電力が取り除かれた時、その情報を維持するだろう不揮発性メモリ技術である。しかしながら、フラッシュメモリは一般的に遅くＳＲＡＭ及びＤＲＡＭメモリに置き換えることができない、そこでそれは状態情報を格納するための外部ストレージポイントとしてしばしば使用される。

図１は、フラッシュ不揮発性メモリ１０６を使用している典型的なメモリ構成を特徴付けている電子システム１０を例証しているブロック図である。システム１０は内部セクション１００及び外部のセクション１０１とともに例証される。外部のセクション１０１は装置内の内部セクション１００に一般的に接続される。システム１０の例証された部品はバス１０２を介して接続される。SRAMメモリブロック１０３は、システムクロックを使用しているラッチ及び様々な組み合わせロジックコンポーネントを含む論理ブロック１０４に関するローカルメモリを提供する。DRAMメモリブロック１０５は、システム１０に関するより高い容量のランダムアクセスストレージであり、ローカルに関して外部のセクション１０１、しかし内部セクション１００の処理コアの外部で提供される。システム１０はフラッシュ不揮発性メモリ（NVM）１０６をも含む。

図１に例証される例の目的のために、システム１０は携帯電話での使用のためのシステムとして描かれるだろう。システム１０の携帯電話がスタンバイモードに入る時、SRAM１０３及び/またはロジック１０４に現在のところ格納された状態情報の全ては、同じパッケージ上のDRAM１０５に移動される。１つの実施形態で、状態情報はDRAM１０５からフラッシュNVM１０６へのオフチップに格納されるだろう。この場合、状態情報は暗号化され生じている追加の時間及びエネルギーである。

したがって、携帯電話のバッテリからの電力は、状態情報に関してSRAM１０３及びロジック１０４をスキャンし、バス１０２を介してDRAM１０５にその状態情報を移動するために使用される。追加の電力は、バス１０２を介してDRAM１０５から状態情報をフラッシュNVM１０６に移動するために使用される。一般的に、バスを介してデータの転送によって消費される電力量はバスの長さの関数である。したがって、電力のかなりの量が、状態情報の全てを移動するためにバッテリから排出されている。さらに、フラッシュメモリはSRAM及びDRAMメモリよりも書き込まれることがより遅いため、この処理は携帯電話機能に関してかなりの時間を費やす。これはスタンバイ処理の間のほんの電力及び時間使用ではない。システム１０の携帯電話がバックアップを電力で動かした時、電力はフラッシュ（もしNVM１０６が実際に使用されれば）NVM１０６からDRAM１０５に、及びDRAM１０５からロジック１０４とSRAM１０３に戻る状態情報を再インストールするために再びバッテリから排出される。したがって、電力がＳＲＡＭ１０３またはロジック１０４のどちらかに状態を維持するためにもはや使用されないため、システム１０のスタンバイモードはより少ない電力を消費するかもしれない一方、かなりの電力量がＤＲＡＭ１０５及びあるいはフラッシュNVM１０６に及びＤＲＡＭ１０５及びあるいはフラッシュNVM１０６から状態情報を転送することに使用され、加えてかなりの時間がその情報を前方及び後方に転送する際に使用される。

本開示の代表的実施形態は少なくとも１つの機能的ユニット、及び少なくとも一つの機能的ユニットに接続された磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）ブロックを具備しているコンピューティングシステムに関連する。ＭＲＡＭブロックは機能的ユニットの電力を減少させる状態の間、機能的ユニットの機能的状態を格納するように構成される。

本開示の追加の代表的実施形態は、スタンバイ状態に入るためにコンピューティングシステムの１つ以上の機能的ユニットを要求しているスタンバイ信号を受信することと、スタンバイ信号を受信することに応答して、機能的ユニットに接続された磁気ランダムアクセスメモリ(MRAM)に機能的ユニットの現在の動作状態の少なくとも一部を格納することと、現在の動作状態が格納された後、電源から機能的ユニットへ電力を取り除くこととを具備している方法に関連する。

本開示のさらに代表的な実施形態は、コンピューティングシステムの１つ以上の機能的ユニットにスタンバイ状態に入ることを要求するためのスタンバイ信号を受信するための手段と、スタンバイ信号に応答して、そこに接続された磁気ランダムアクセスメモリ(MRAM)に機能的ユニットの現在の動作状態の少なくとも一部を格納するための手段と、現在の動作状態が格納された後、機能的ユニットから電力を取り除くための手段とを具備するシステムに関連する。システムは、スタンバイモードで１つ以上の機能的ユニットに動作モードに入ることを要求するためのウェイクアップ信号を受信するための手段と、ウェイクアップ信号に応答して、スタンバイモードで機能的ユニットに電力を回復するための手段と、機能的ユニットに現在の動作状態を元に戻すための手段とをさらに具備する。

前述のことは、次にくる発明の詳細な記述がよりよく理解されるかもしれないために本発明の特徴及び技術的に有利なことをさらに広く概説した。発明の追加の特徴及び有利なことが発明の請求項の主題を形成するこの中の後に記述されるだろう。開示される概念及び特定の実施形態は、本発明の同じ目的を実行するための他の構成に修正または設計するための基礎に基づいて既に利用されるかもしれないということを当業者によって理解されるべきである。このような等価の構成が、添付された請求項で説明するように、発明の精神及び範囲から逸脱しないということを当業者によって実現もされるべきである。動作の構成及び方法の両方について、さらなる目的及び有利なこととともに、発明の特徴であると信じられる新しい特徴が、付随している図面と関連して考慮された時、次の記述からよりよく理解されるだろう。しかしながら、各々の図は例証及び記述だけのために提供され、本発明の限定の定義として意図されないということを明確に理解されるべきである。

本開示のさらなる完全な理解のために、参照が、添付の図と関連して取られた次の記述にここで作成される。
図１は、フラッシュ不揮発性メモリを使用している典型的なメモリ設定を特徴付けしている電子システムを例証しているブロック図である。 図２は、本開示の教示に従って構成された電子システムに関して例証しているブロック図である。 図３は、本開示の教示に従って構成された他の電子システムを例証しているブロック図である。 図４は、本開示の教示に従って構成されたさらなる電子システムを例証しているブロック図である。 図５は、本開示の教示に従って構成されたさらにさらなる電子システムを例証しているブロック図である。 図６は、本開示の教示に従って構成された電子システムの側面図を例証している概要図である。 図７は、本開示の教示に従って構成された電子システムを例証しているブロック図である。 図８は、本開示の教示に従って様々な実施形態を実施するために実行されるブロック例を例証しているフローチャートである。

ここで図２に戻り、ブロック図は本開示の１つの実施形態に従って構成された電子システム２０に関して例証される。電子システム２０は、内部セクション２００と無関係に実行されるまたは実行されることを意図される、入出力（Ｉ／Ｏ）、ＤＲＡＭブロック２０５のような長期ランダムアクセスストレージ、及び同様のもののような、様々な機能を提供し内部セクション２００に接続された、外部セクション２０１及び電子システム２０の機能内部の処理動作または特定の特徴が実行される内部セクション２００を持つ。電子システム２０は様々な特徴及び機能を提供する、内部セクション２００のような機能的ブロックまたは幾つかの内部セクションを持つかもしれない。

電子システム２０は内部の不揮発性メモリを提供するスピントルクトランスファ（STT）磁気ランダムアクセスメモリ（MRAM）ブロック２０６に関して提供される。STT MRAMブロック２０６は磁気極性を使用し、そのメモリを維持する非電荷ストレージである。したがって、電源２０８がSTT MRAMブロック２０６から切断された時、磁気極性は電源２０８からの電流または電荷または電力に依存しないで維持されるため、メモリ状態は保持される。したがって、内部セクション２００がスタンバイ状態に入るとき、SRAM２０３及びロジック２０４からの状態情報はSTT MRAMブロック２０６内に格納される。さらに、STT MRAMブロック２０６は内部セクション２００内にあるため、バス２０２を介して転送される際に消費される電力量は、電子システム１０（図１）に関して消費されるよりも小さい。STT MRAMブロック２０６は、例えば電子システム１０（図１）のフラッシュNVM１０６の、ハードディスクドライブまたはフラッシュメモリのような外部の不揮発性メモリよりもよりはやくまた読み出し及び書き込む。したがって、STT MRAMブロック２０６に情報を書き込むための時間がより小さくなるため、さらに大きな電力が保存される。

状態情報がSTT MRAMブロック２０６に一度転送されたら、STT MRAMブロック２０６はそのデータを維持するために電力を必要としないため、電源２０８からの全てまたは実質的に全ての電力が内部セクション２００から取り除かれることができる。内部セクション２００がバックアップを電力で動かした時、電源２０８は復元され、STT MRAMブロック２０６からSRAM２０３及びロジック２０４に再ロードされる。さらに、バス２０２上を進むためのより短い距離及びＳＴＴ MRAMブロック２０６がデータを読み出し及び書き込むより良い速度のために、さらにより即座の方法であるということをユーザに思えること及びスタンバイ状態の間のかなりの電力量を保存することに関して、アプリケーションの処理が継続できるように、状態情報がＳＲＡＭ２０３及びロジック２０４にすばやくロードし戻される。

動作に関して、電子システム２０は携帯電話である。内部セクション２００は携帯電話のマルチメディアセクションである。ユーザがマルチメディアセクションを動かしている間に携帯電話に通話が入る時、ユーザが通話に答える間、そのセクションは、スタンバイモードに置かれ、スタンバイ状態内部セクション２００への電源２０８を切ることによって電力崩壊される。ユーザの通話を容易にしている電話機能は電子システム２０の（図示されない）他の内部セクションによって実行されるだろう。上述されたように、通話が完了され、ユーザがマルチメディアセクションの彼または彼女の作業に戻りたい時、内部セクション２００は電源２０８を復元することによって動力が増加される。しかしながら、そのスタンバイの間、マルチメディア処理に関する状態情報を維持するためにSTT MRAMブロック２０６に関してスタンバイ状態の間、電力が必要とされないため、実質的には電力漏洩または消費は内部セクション２００内で全く生じない。

本開示の追加及び/または他の実施形態で、データムーバ２０７は内部セクション２００に加えられる。データムーバブロック２０７は、SRAM２０３からのデータをSTT MRAM２０６に移動するように特に仕事をかされる。データムーバブロック２０７はSRAM２０３からSTT MRAM２０６にデータを移動して再び戻る時を通してシーケンスされるアドレスのリストを含む。データムーバブロック２０７の包含はデータの転送がよりはやく生じることを許可する。

図３は本開示の１つの実施形態に従って構成された電子システム３０を例証しているブロック図である。例証された実施形態で、電子システム３０はデジタルメディアプレイヤーを具備する。電子システム３０は内部セクション３００、外部のセクション３０１、及びシステム部品の各々に接続しているバス３０２を含んでいる、電子システム２０（図２）と同様である。内部セクション３００はSRAMブロック３０３及びMRAMブロック３０６を含む。外部のセクション３０１はDRAMブロック３０５を含む。電子システム３０はマルチコアロジック３０４をも含む。マルチコアロジック３０４は電子システム３０に関するデータの並列または共同処理を操作するマルチプルロジックコア３０４−１乃至３０４−Nを含む。内部セクション３００はスイッチ３０８を介して内部セクション３００に接続される電源３０７によって電源が投入される。

内部セクション３００がスタンバイ状態にパワーダウンされる時、SRAM３０３及びマルチコアロジック３０４内に存在している状態情報がＭＲＡＭブロック３０６内にすばやく格納される。動作に関して、MRAMブロック３０６をともなった任意の特定のブロックはロジックコア３０４−１乃至３０４−Nの特定の１つと関連付けされるかもしれない。さらに、ＭＲＡＭブロック３０６のＭＲＡＭ素子がデータを読み出し及び書き込む速度、及び状態情報がＳＲＡＭ３０３/マルチコアロジック３０４とＭＲＡＭブロック３０６の間を伝わるバス３０２のより短いバス長のために、より少ない電力量が電子システム１０のもの（図１）より内部セクション３００の状態を格納する際に消費される。一度状態が格納されると、電源３０７はスタンバイ状態の間スイッチ３０８を開くことによって内部セクション３００から取り除かれ得る。したがって、実質的に電力漏洩または消費はスタンバイの間全く生じない。内部セクション３００がスタンバイからウェイクアップする時、電源３０７から電力を復元しながら、スイッチ３０８は再び閉じられる。逆の処理はSRAM３０３に状態情報を復元し、マルチコアロジック３０４及び内部セクション３００はそれがスタンバイに入る時と同じ位置で処理し続ける。

図２及び図３に例証される実施形態は同じ内部セクションと共に接続されたセパレートコンポーネントの不揮発性磁気メモリの使用を示した。しかしながら、本開示の追加の実施形態及び/または代替の実施形態は、不揮発性磁気メモリがロジックコアと同様のシリコン基板に集積され得るということを提供する。

図４は、本開示の１つの実施形態に従って構成された電子システム４０を例証しているブロック図である。例証された実施形態で、電子システム４０はデスクトップコンピュータである。電子システム４０は内部セクション４００及び外部セクション４０１を含む。外部セクション４０１はDRAMブロック４０５を含む。内部セクション４００はSRAMブロック４０３及びマルチコアブロック４０４を含み、スイッチ４０８を介して内部セクション４００に接続された電源４０７によって電力が供給される。マルチコアロジック４０４はロジックコア４０４−１乃至４０４−Nの各々に組み込まれたMRAM４０６を含む。存在しているチップ技術との互換性及び望ましいスケーラビリティのため、MRAM４０６はわずか２つのマスクの追加でマルチコアロジック４０４のシリコン基板に直接組み込まれることができる。対照的に、ロジックコアシリコン基板にフラッシュメモリを組み込むことは、他のロジックを製造するために従来使用されるマスクの数よりも１０個以上もの数の追加のマスクを使用する。１つの実施形態で、組み込まれたMRAM４０６はロジックコア４０４−１乃至４０４−Nのいくつかの間で共有され、それらのロジックコア４０４−１乃至４０４−Nのいくつかにだけ実際に組み込まれる。

組み込まれたMRAM４０６で、状態情報を転送する時に消費される電力は、バス４０２を介してその全てを転送するよりもはるかに小さい。さらに、組み込まれたMRAM４０６はオンチップであるため、I/Oパスの数はコンポーネントオフチップ間を移動しているように限定されない。したがって、データを転送する時の遅延は、オンチップバスの帯域幅がバス４０２よりもより大きいため減少される。内部セクション４００がスタンバイ状態に入る時、現在の動作状態を構成しているデータは組み込まれたMRAM４０６上に保存され、電源４０７はスイッチ４０８を開くことによって内部セクション４００から遮断または分離される。内部セクション４００がウェイクアップする時、スイッチ４０８は閉じられ、内部セクション４００の部品に電力を供給している電源４０７が入れられる。現在の動作状態に関するデータはSRAM４０３ブロック及びマルチコアロジック４０４に再設定される。したがって、読み込み及び書き込みプロセスに関する電力消費及び時間は非常に減少される。

図５は本開示の１つの実施形態に従って構成された電子システム５０を例証しているブロック図である。電子システム５０はバス５０２を介してSRAMブロック５００と接続されたシングルコアロジック５０１を持つように構成される。マルチコアロジック４０４と類似して（図４）、MRAMブロック５０３はシングルコアロジック５０１のシリコン基板に直接組み込まれる。シングルコアロジック５０１内部のMRAM５０３の組み込みは、マルチコアロジック４０４（図４）に関して記述されるように、有益な関係を提供する。処理時間及び電力は、増幅されたI/O帯域幅及びオンチップデータ送信の結果増大する効率のために保存される。電子システム５０がスタンバイ状態に入る時、電力は電子システム５０から完全に取り除かれるかもしれないし、状態はMRAM５０３にさらに保持されるだろう。

MRAMコンポーネントが基礎をなす論理回路の基板に組み込まれる時、MRAM設定は組み込みを容易にするために基礎をなす論理回路に関して設計される。それら自身のチップ内部に製造されたMRAMブロックは、MRAMコンポーネントの動作を最適化するように特別に設計され得る。したがって、ロジックコンポーネントのシリコン基板に直接MRAMを組み込むことは、任意のデータ転送のスピード及び効率を増加させるだろう、一方MRAMだけのチップは、組み込まれたMRAMよりもより早く及びより効果的に読み出し及び書き込みするように設計されるかもしれない。各々のこのような実施形態はシステム設計者の望まれる動作に依存しているそれ自身の利益を持つだろう。１つの実施形態で、バスを介して付け加えられた、組み込まれたMRAM及び（図３のような）独立したMRAMブロックの両方は両方の設定の利益を達成するために提供される。

図６は、本開示の１つの実施形態にしたがって構成された電子システム６０の側面図を例証している概略図である。電子部品６０はロジックチップ６００の上部にスタックされたMRAMチップ６０１を含んでいる集積回路である。MRAMチップ６０１は、描かれた実施形態で貫通電極（TSVs）６０３及びコネクターパッド６０４を具備する、一連のチップ間コネクタ６０２を通してロジックチップに接続される。TSVｓ６０３は、ロジックチップ６００からMRAMチップ６０１へ直接信号が送信されることを許可する。（図示されない）他の実施形態で、パッケージ内部にスタックされたMRAM及びロジックチップは、TSVｓの代わりに有線接続を使用して内部接続される。両方の実施形態で、パワーセービングはバス１０２を介してデータを送信している図１の電子システム１０で説明された送信電力消費によって非常に増加する。図２乃至図５に関して記述されるように、MRAMチップ６０１は電力が取り除かれる時でさえ、その情報を維持すること及びその情報を保存することができる。したがって、電子システム６０の動作はロジックチップ６００からの情報の安定した不揮発性ストレージに関して提供する。

電子部品６０のスタックされたチップ構成が、図２乃至図５に記述されたMRAM及びロジックコアの組み合わされた動作に類似した動作を提供する。実際は、追加及び/または他の実施形態を構築するためには、電子部品６０は他のMRAM-ロジック構成の代用にされるかもしれない。例えば、電子部品６０は図２のロジック２０４及びSTT MRAM２０６の代用にされるかもしれないし、それは図３のロジックコア３０４−１乃至３０４−Ｎの各々及びＭＲＡＭブロック３０６の各々に代用されるかもしれないし、それは図５の組み込まれたＭＲＡＭ５０３及びロジック５０１に代用されるかもしれない。したがって、本開示の様々な実施形態が特定の電子システムに関連したMRAMブロックの任意の特定の構成に限定されない。

図７にこれから戻り、図７は本開示の１つの実施形態に従って構成される電子システム７０を例証しているブロック図である。電子システム７０はマルチコアロジックブロック７００、RAMブロック７０１、及びSTT MRAMブロック７０２である。図７に描かれた電子システム７０の実施形態で、STT MRAMブロック７０２はRAMブロック７０１に関する状態情報を格納するためだけに使用される。マルチコアロジックブロック７００で状態情報はラッチ７０３及び７０６の各々の内部の不揮発性メモリ内部に格納される。この不揮発性メモリラッチストレージに基礎を成している技術は、共通に割り当てられ、同時係属で、代理人整理番号８０１０３で、“不揮発状態維持ラッチ”と題される特許出願シリアル番号XX/XX,XXXでより詳細に記述され、その開示がその全体の参照によってこの中にこれによって含まれる。

マルチコアロジックブロック７００は組み合わせ論理ブロック７０４及び７０５と接続されたラッチ７０３及び７０６を含む。組み入れられる特許出願で記述される不揮発性磁気メモリ構成を使用することによって、不揮発性メモリ７０７及び７０８に関して、RAMブロック７０１内部に含まれる状態情報及びマルチコアロジックブロック７００内部に含まれる状態情報が、電力が電子システム７０から取り除かれる間、格納されることができ及び維持されることができる。したがって、電子システム７０は、ユーザがシステムをウェイクアップすることを決定する時、瞬時オンに関する状態情報をまだ維持している間、省電力スタンバイ状態に入るかもしれない。したがって、電力がマルチコアロジックブロック７００内部の不揮発性メモリ７０７及び７０８またはＳＴＴ MRAMブロック７０２によって要求されないので、電子システムがスタンバイモードにある間、皆無かそれに等しい電力が消費されないまたはリークされない
図８は、本開示の１つの実施形態を実施するために実行されるブロック例を例証しているフローチャートである。ブロック８００で、は、コンピューティングシステムの１つ以上の機能的ユニットがスタンバイ状態に入ることを要求しているスタンバイ信号が受信される。機能的ユニットは基本的機能を実行する組み合わせ論理及びレジスタのセットである。例えば、機能的ユニットは整数型ユニット、マルチメディアユニット（例えば、ビデオオーディオCODEC）などを含む。スタンバイ信号を受信することへの応答で、ブロック８０１で、機能的ユニットの現在の動作状態の少なくとも一部は機能的ユニットに接続された磁気ランダムアクセスメモリ（MRAM）に格納される。ブロック８０２で、現在の動作状態が格納された後、１つ以上の機能的ユニットから電力が取り除かれる。ブロック８０３で、ウェイクアップ信号は、スタンバイモードの機能的ユニットが動作モードに入るように要求することを受信される。ウェイクアップ信号を受信することに応答して、ブロック８０４で、電力がスタンバイモードで機能的ユニットに電源から回復される。現在の動作状態が機能的ユニットにブロック８０５で回復される。

本開示の例証された実施形態が携帯電話、デジタルメディアプレイヤー、及びデスクトップコンピュータとして識別される一方、様々な実施形態がこれらの実施に限定されないということに注意されるべきだ。本開示は何かを処理する形式の電子システムまたは任意の数の電子システムをとるかもしれないし、維持されるかもしれない処理状態を持つかもしれない。

この開示の目的のために、MRAMブロックは、データが電荷または電流フローとして格納されるのではなく磁気ストレージ素子によって格納されるストレージ素子と考えられる。磁気素子は、薄い絶縁層によって分離され、各々が磁場を維持できる２つの強磁性板から一般的に形成される。１つの実施形態で、２つの板の１つは、特定の極性への永久磁石セットである。他の板の磁場は外部場のそれと一致するように変更するように構成されることができる。MRAMブロックはこのような“セル”の基盤目状から作られる。

この中で提供されるいくつかの実施形態が磁気ランダムアクセスメモリ、及びさらに特にスピントルクトランスファ（STT）磁気ランダムアクセスメモリに関して記述されるのに対して、相変化ランダムアクセスメモリ（PCRAM）、抵抗に基づいたランダムアクセスメモリ（R-RAM）、または不揮発な方法で抵抗に基づき電気的にプログラム可能なメモリ状態を格納できる任意のデバイス、すなわち持続的電力がない時に、電気の、磁気の、電磁気の（例えば、光学の）、またはこれらの物理的現象の組み合わせのどれかによって、複数の状態に再プログラム可能である任意のデバイスを含んでいるこれらのデバイスに、記述された特徴が同様に適用されるものと見なされることができる。

本発明及びその有利なことは詳細に記述されるけれども、様々な変形、代用及び変更が、添付された請求項によって定義されるような発明の精神及び範囲から逸脱することなくこの中に作成されることができるということを理解されるだろう。例えば、前述の記述はDRAMまたは不揮発性RAMのようなあるタイプのメモリに置き換えることを記述したけれども、開示はこのような実施形態に限定されない。さらに、各々のタイプのメモリの一部は、MRAMが各々のタイプのメモリのある一部にだけ置き換えすることで、必要に応じて残すことができる。さらに、本出願の範囲は明細書内に記述された事項、手段、方法及びステップの合成、プロセス、装置、製造の特定の実施形態に限定されることを意図しない。当業者の一人は本発明の開示からすでに理解するだろう時、この中に記述された対応する実施形態と同様の結果を実質的に達成または同様の機能を実質的に実行するように開発された現時存在しているまたは後に存在する事項、手段、方法、またはステップの合成、プロセス、装置、製造が本発明に従って利用されるかもしれない。したがって、添付された請求項は、それらの範囲内に、これらの、事項、手段、方法、またはステップの合成、プロセス、装置、製造を含むように意図される。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［１］少なくとも１つの機能的ユニットと、
前記少なくとも１つの機能的ユニットに接続された磁気ランダムアクセスメモリ(MRAM)ブロック、前記MRAMブロックが前記少なくとも１つの機能的ユニットのパワーダウン状態の間前記少なくとも１つの機能的ユニットの機能的状態を格納するように構成されている、と
を具備するコンピューティングシステム。
［２］前記少なくとも１つの機能的ユニット及び前記MRAMブロックに接続されたランダムアクセスメモリ(RAM)ブロック、
前記RAMブロックが前記少なくとも１つの機能的ユニットのパワーオン状態の間前記少なくとも１つの機能的ユニットの前記機能的状態の一部を格納するように構成され、前記MRAMブロックが前記パワーダウン状態の間前記一部を格納するようにさらに構成される、と
をさらに具備する［１］記載のコンピューティングシステム。
［３］前記パワーダウン状態の間、前記RAMに置かれた前記機能的状態の前記一部を前記MRAMブロックに転送するように構成されたデータムーバブロックをさらに具備する［２］記載のコンピューティングシステム。
［４］前記MRAMブロックがスピントルクトランスファ（STT）MRAMブロックである［１］記載のコンピューティングシステム。
［５］前記機能的状態が、前記少なくとも一つの機能的ユニットの前記機能的状態を表している多数のデータを具備する［１］記載のコンピューティングシステム。
［６］前記MRAMブロックがSTT MRAMチップを具備し、前記少なくとも１つの機能的ユニットが少なくとも一つの機能的ユニットチップを具備し、前記STT MRAMチップ及び前記少なくとも１つの機能的ユニットチップがお互いの上部にスタックされ、１つ以上の導電性のボンディングパッドとともに接合される、［１］記載のコンピューティングシステム。
［７］前記MRAMブロックが、前記少なくとも１つの機能的ユニットの製造の間、前記少なくとも１つの機能的ユニットのシリコン基板に前記MRAMブロックを埋め込むことによって、前記少なくとも１つの機能的ユニットに接続される［１］記載のコンピューティングシステム。
［８］前記MRAMブロックが、前記コンピューティングシステムの送信バスを通して、前記少なくとも１つの機能的ユニットに接続される［１］記載のコンピューティングシステム。
［９］コンピューティングシステムの１つ以上の機能的ユニットにスタンバイ状態に入ることを要求しているスタンバイ信号を受信することと、
前記スタンバイ信号の受信に応答して、前記１つ以上の機能的ユニットに接続された磁気ランダムアクセスメモリ（MRAM）に前記１つ以上の機能的ユニットの現在の動作状態の少なくとも一部を格納することと、
前記現在の動作状態が格納された後、前記１つ以上の機能的ユニットから電力を取り除くことと
を具備する方法。
［１０］前記スタンバイモードの前記１つ以上の機能的ユニットが動作モードに入ることを要求しているウェイクアップ信号を受信することと、
前記ウェイクアップ信号の受信に応答して、前記スタンバイモードの前記１つ以上の機能的ユニットに前記電力を復元することと、
前記１つ以上の機能的ユニットに前記現在の動作状態を回復することと
をさらに具備する［９］記載の方法。
［１１］前記格納することが、
前記現在の動作状態の少なくとも一部を定義している多数のデータのいくつかに関して前記１つ以上の機能的ユニットの処理パスをスキャンすることと、
前記１つ以上の機能的ユニットから前記MRAMに前記多数のデータの前記いくつかを送信することと、
前記１つ以上の機能的ユニット内に接続されたランダムアクセスメモリ（RAM）から前記MRAMに前記現在の動作状態の他の部分を定義している前記多数のデータの追加のいくつかを転送することと
を具備する［９］記載の方法。
［１２］前記スタンバイモードの前記１つ以上の機能的ユニットに動作モードに入ることを要求しているウェイクアップ信号を受信することと、
前記ウェイクアップ信号に応答して、前記スタンバイモードの前記１つ以上の機能的ユニットに前記電力を復元することと、
前記１つ以上の機能的ユニットの前記処理パスに前記MRAMから前記多数のデータの前記いくつかをロードすることと、
前記RAMに前記MRAMから前記多数のデータの前記追加のいくつかを回復することと
をさらに具備する［１１］記載の方法。
［１３］前記格納することが、
処理パスで１つ以上のラッチと関連付けされた１つ以上の磁気メモリに、前記１つ以上の機能的ユニットの前記処理パスに置かれた前記現在の動作状態の少なくとも一部を定義している多数のデータのいくつかを格納することと、
前記１つ以上の機能的ユニット内に接続されたランダムアクセスメモリ（RAM）から前記MRAMに前記現在の動作状態の他の一部を定義している前記多数のデータの追加のいくつかを転送することと
を具備する［９］記載の方法。
［１４］前記スタンバイモードの前記１つ以上の機能的ユニットに動作モードに入ることを要求しているウェイクアップ信号を受信することと、
前記ウェイクアップ信号に応答して、前記スタンバイモードの前記１つ以上の機能的ユニットに前記電源から前記電力を復元することと、
前記１つ以上の磁気メモリから前記多数のデータの前記いくつかを前記１つ以上の機能的ユニットの前記処理パスにロードすることと、
前記MRAMから前記多数のデータの前記追加のいくつかを前記RAMに回復することと
をさらに要求する［１３］記載の方法。
［１５］前記電力を取り除くことは、
前記１つ以上の機能的ユニットに接続された電源を切ることと、
前記電源と前記１つ以上の機能的ユニット間で開回路を作ることと
の１つまたは両方を具備する［９］記載の方法。
［１６］コンピューティングシステムの１つ以上の機能的ユニットがスタンバイ状態に入ることを要求しているスタンバイ信号を受信するための手段と、
前記スタンバイ信号に応答して、前記１つ以上の機能的ユニットに接続された磁気ランダムアクセスメモリ(MRAM)に前記１つ以上の機能的ユニットの現在の動作状態の少なくとも一部を格納するための手段と、
前記現在の動作状態が格納された後、前記１つ以上の機能的ユニットから電力を取り除くための手段と、
前記スタンバイモードで前記１つ以上の機能的ユニットが動作モードに入ることを要求しているウェイクアップ信号を受信するための手段と、
前記ウェイクアップ信号に応答して、前記スタンバイモードの前記１つ以上の機能的ユニットに前記電力を復元するための手段と、
前記１つ以上の機能的ユニットに前記現在の動作状態を回復するための手段と
を具備するシステム。
［１７］前記格納するための手段が、
前記現在の動作状態の少なくとも一部を定義している多数のデータのいくつかに関して前記１つ以上の機能的ユニットの処理パスをスキャンするための手段と、
前記１つ以上の機能的ユニットから前記MRAMに前記多数のデータの前記いくつかを送信するための手段と、
前記１つ以上の機能的ユニット内に接続されたランダムアクセスメモリ（RAM）から前記MRAMに前記現在の動作状態の他の一部を定義している前記多数のデータの追加のいくつかを転送するための手段と
を具備する［１６］記載のシステム。
［１８］前記MRAMから前記多数のデータの前記いくつかを前記１つ以上の機能的ユニットの前記処理パスにロードするための手段と、
前記MRAMから前記多数のデータの前記追加のいくつかを前記RAMに回復するための手段と
をさらに具備する［１７］記載のシステム。
［１９］前記格納するための手段が、
前記処理パスで１つ以上のラッチと関連付けされた１つ以上の磁気メモリに前記１つ以上の機能的ユニットの処理パスに置かれた前記現在の動作状態の少なくとも一部を定義している多数のデータのいくつかを格納するための手段と、
前記１つ以上の機能的ユニット内に接続されたランダムアクセスメモリ（RAM）から前記MRAMに前記現在の動作状態の他の部分を定義している前記多数のデータの追加のいくつかを転送するための手段と
を具備する［１６］記載のシステム。
［２０］前記１つ以上の磁気メモリからの前記多数のデータの前記いくつかを前記１つ以上の機能的ユニットの前記処理パスにロードするための手段と、
前記MRAMから前記多数のデータの前記追加のいくつかを前記RAMに回復するための手段と
をさらに具備する［１９］記載のシステム。
「２１」前記電力を前記取り除くための手段が、
前記１つ以上の機能的ユニットに接続された電源を切るための手段と、
前記電源と前記１つ以上の機能的ユニットの間の開回路を作るための手段と
の１つまたは両方を具備する［１６］記載のシステム。

Claims (21)

1. 第１の内部セクションと、
   第２の内部セクションと、
   前記第１の内部セクションと前記第２の内部セクションとに接続される外部セクションであって、該外部セクションと前記第２の内部セクションとは独立して前記第１の内部セクションに電力が供給される、外部セクションと、
   前記第１の内部セクション内の少なくとも１つの機能的ユニットと、
   前記第１の内部セクション内にあり、前記少なくとも１つの機能的ユニットに接続された磁気抵抗ランダムアクセスメモリ(MRAM)ブロックであって、前記第２の内部セクションが動作中で前記第１の内部セクションのスタンバイ状態における前記少なくとも１つの機能的ユニットの機能的状態を格納するように構成されている、磁気抵抗ランダムアクセスメモリ(MRAM)ブロックと、
   前記外部セクション内の揮発性メモリと、
   を具備するコンピューティングシステム。
2. 前記少なくとも１つの機能的ユニット及び前記MRAMブロックに接続されたランダムアクセスメモリ(RAM)ブロックをさらに具備し、
   前記RAMブロックが前記少なくとも１つの機能的ユニットのパワーオン状態の間前記少なくとも１つの機能的ユニットの前記機能的状態の一部を格納するように構成され、前記MRAMブロックが前記パワーダウン状態の間前記一部を格納するようにさらに構成される請求項1記載のコンピューティングシステム。
3. 前記パワーダウン状態の間、前記RAMに置かれた前記機能的状態の前記一部を前記MRAMブロックに転送するように構成されたデータムーバブロックをさらに具備する請求項２記載のコンピューティングシステム。
4. 前記MRAMブロックがスピントルクトランスファ（STT）MRAMブロックである請求項１記載のコンピューティングシステム。
5. 前記機能的状態が、前記少なくとも一つの機能的ユニットの前記機能的状態を表している複数のデータを具備する請求項１記載のコンピューティングシステム。
6. 前記MRAMブロックがSTT MRAMチップを具備し、前記少なくとも１つの機能的ユニットが少なくとも一つの機能的ユニットチップを具備し、前記STT MRAMチップ及び前記少なくとも１つの機能的ユニットチップがお互いの上部にスタックされ、電気的に接合される、請求項１記載のコンピューティングシステム。
7. 前記MRAMブロックが、前記少なくとも１つの機能的ユニットの製造の間、前記少なくとも１つの機能的ユニットのシリコン基板に前記MRAMブロックを埋め込むことによって、前記少なくとも１つの機能的ユニットに接続される請求項１記載のコンピューティングシステム。
8. 前記MRAMブロックが、前記コンピューティングシステムの送信バスを通して、前記少なくとも１つの機能的ユニットに接続される請求項１記載のコンピューティングシステム。
9. 第１の内部セクションと、第２の内部セクションと、前記第１の内部セクションと前記第２の内部セクションとに接続される外部セクションと、を含むコンピューティングシステム内でスタンバイ信号を受信することであって、該スタンバイ信号は１つ以上の機能的ユニットを含む前記第１の内部セクションに前記第２の内部セクションの動作中にスタンバイ状態に入ることを要求する、ことと、
   前記スタンバイ信号の受信に応答して、前記第１の内部セクション内で前記１つ以上の機能的ユニットに接続された磁気ランダムアクセスメモリ（MRAM）に前記１つ以上の機能的ユニットの現在の動作状態の少なくとも一部を格納することと、
   前記現在の動作状態が格納された後、前記１つ以上の機能的ユニットを含む前記第１の内部セクションから電力を取り除くことであって、前記外部セクションと前記第２の内部セクションとは独立して前記第１の内部セクションに電力が供給される、ことと
   を具備する方法。
10. 前記スタンバイモードの前記１つ以上の機能的ユニットが動作モードに入ることを要求するウェイクアップ信号を受信することと、
    前記ウェイクアップ信号の受信に応答して、前記スタンバイモードの前記１つ以上の機能的ユニットに前記電力を復元することと、
    前記１つ以上の機能的ユニットに前記現在の動作状態を回復することと
    をさらに具備する請求項９記載の方法。
11. 前記格納することが、
    前記現在の動作状態の第１の部分を定義するデータに関して前記１つ以上の機能的ユニットをスキャンすることと、
    前記１つ以上の機能的ユニットから前記MRAMに前記現在の動作状態の前記第１の部分を定義するデータを送信することと、
    前記１つ以上の機能的ユニット内に接続されたランダムアクセスメモリ（RAM）から前記MRAMに前記現在の動作状態の第２の部分を定義する追加データを転送することと
    を具備する請求項９記載の方法。
12. 前記スタンバイモードの前記１つ以上の機能的ユニットに動作モードに入ることを要求するウェイクアップ信号を受信することと、
    前記ウェイクアップ信号に応答して、前記スタンバイモードの前記１つ以上の機能的ユニットに前記電力を復元することと、
    前記１つ以上の機能的ユニットに前記MRAMから前記現在の動作状態の前記第１の部分を定義するデータをロードすることと、
    前記RAMに前記MRAMから前記現在の動作状態の前記第２の部分を定義する追加データを回復することと
    をさらに具備する請求項１１記載の方法。
13. 前記格納することが、
    処理パス内の１つ以上のラッチと関連付けされた１つ以上の磁気メモリに、前記１つ以上の機能的ユニットの前記現在の動作状態の第１の部分を定義するデータを格納することと、
    前記１つ以上の機能的ユニット内に接続されたランダムアクセスメモリ（RAM）から前記MRAMに前記現在の動作状態の第２の部分を定義する追加データを転送することと
    を具備する請求項９記載の方法。
14. 前記スタンバイモードの前記１つ以上の機能的ユニットに動作モードに入ることを要求するウェイクアップ信号を受信することと、
    前記ウェイクアップ信号に応答して、前記スタンバイモードの前記１つ以上の機能的ユニットに前記電源から前記電力を復元することと、
    前記１つ以上の磁気メモリから前記現在の動作状態の前記第１の部分を定義するデータを前記１つ以上の機能的ユニットにロードすることと、
    前記MRAMから前記現在の動作状態の前記第２の部分を定義する追加データを前記RAMに回復することと
    をさらに要求する請求項１３記載の方法。
15. 前記電力を取り除くことは、
    前記１つ以上の機能的ユニットに接続された電源を切ることと、
    前記電源と前記１つ以上の機能的ユニット間で開回路を作ることと
    の１つまたは両方を具備する請求項９記載の方法。
16. 第１の内部セクションと、第２の内部セクションと、前記第１の内部セクションと前記第２の内部セクションとに接続される外部セクションと、を含むコンピューティングシステム内でスタンバイ信号を受信するための手段であって、該スタンバイ信号は１つ以上の機能的ユニットを含む前記第１の内部セクションが前記第２の内部セクションの動作中にスタンバイ状態に入ることを要求する、手段と、
    前記スタンバイ信号に応答して、前記１つ以上の機能的ユニットに接続され、前記第１の内部セクション内の磁気ランダムアクセスメモリ(MRAM)に前記１つ以上の機能的ユニットの現在の動作状態の少なくとも一部を格納するための手段と、
    前記現在の動作状態が格納された後、前記１つ以上の機能的ユニットを含む前記第１の内部セクションから電力を取り除くための手段と、
    前記スタンバイモードの前記１つ以上の機能的ユニットが動作モードに入ることを要求するウェイクアップ信号を受信するための手段と、
    前記ウェイクアップ信号に応答して、前記スタンバイモードの前記１つ以上の機能的ユニットに前記電力を復元するための手段と、
    前記１つ以上の機能的ユニットに前記現在の動作状態を回復するための手段であって、前記外部セクションと前記第２の内部セクションとは独立して前記第１の内部セクションに電力が供給される、手段と
    を具備するシステム。
17. 前記格納するための手段が、
    前記現在の動作状態の第１の部分を定義するデータに関して前記１つ以上の機能的ユニットをスキャンするための手段と、
    前記１つ以上の機能的ユニットから前記MRAMに前記現在の動作状態の前記第１の部分を定義するデータを送信するための手段と、
    前記１つ以上の機能的ユニット内に接続されたランダムアクセスメモリ（RAM）から前記MRAMに前記現在の動作状態の第２の部分を定義する追加データを転送するための手段と
    を具備する請求項１６記載のシステム。
18. 前記MRAMから前記現在の動作状態の前記第１の部分を定義するデータを前記１つ以上の機能的ユニットにロードするための手段と、
    前記MRAMから前記現在の動作状態の前記第２の部分を定義する追加データを前記RAMに回復するための手段と
    をさらに具備する請求項１７記載のシステム。
19. 前記格納するための手段が、
    １つ以上のラッチと関連付けされた１つ以上の磁気メモリ内の前記１つ以上の機能的ユニット内の前記現在の動作状態の第１の部分を定義するデータを格納するための手段と、
    前記１つ以上の機能的ユニット内に接続されたランダムアクセスメモリ（RAM）から前記MRAMに前記現在の動作状態の第２の部分を定義する追加データを転送するための手段と
    を具備する請求項１６記載のシステム。
20. 前記１つ以上の磁気メモリからの前記現在の動作状態の前記第１の部分を定義するデータを前記１つ以上の機能的ユニットにロードするための手段と、
    前記MRAMから前記現在の動作状態の前記第２の部分を定義する追加データを前記RAMに回復するための手段と
    をさらに具備する請求項１９記載のシステム。
21. 前記電力を前記取り除くための手段が、
    前記１つ以上の機能的ユニットに接続された電源を切るための手段と、
    前記電源と前記１つ以上の機能的ユニットの間の開回路を作るための手段と
    の１つまたは両方を具備する請求項１６記載のシステム。

Images