MX2011002703A - Sistema electronico de bajo uso de energia que utiliza memoria magnetica no volatil. - Google Patents

Abstract

Un sistema de cómputo incluye al menos una unidad funcional y un bloque de memoria de acceso aleatorio magnética (MRAM - magnetic random access memory) acoplada al menos a una unidad funcional. El bloque de MRAM se configura para almacenar un estado funcional de al menos una unidad funcional durante un estado de apagado de al menos una unidad funcional.

Description

SISTEMA ELECTRÓNICO DE BAJO USO DE ENERGÍA QUE UTILIZA MEMORIA MAGNÉTICA NO VOLÁTIL CAMPO DE LA INVENCIÓN La presente descripción se refiere, en general, a la arquitectura de circuitos electrónicos y, más particularmente, a una arquitectura de sistemas de bajo uso de energía que utilizan memoria magnética no volátil.

ANTECEDENTES DE LA INVENCIÓN En el mundo actual donde impera la electrónica, la energía es fundamental para mantener a la sociedad en movimiento. Sin embargo, con los crecientes costos de la energía y, en los dispositivos de mano, la demanda de una vida más larga de las baterías, el tema del consumo de energía en los dispositivos electrónicos se ha vuelto de una importancia primordial. Cuando las computadoras se van al modo inactivo por un periodo de tiempo, pueden entrar a un estado de energía colapsada o estado de espera, en el. cual el consumo de energía se reduce dramáticamente. Los dispositivos de mano, tales como teléfonos móviles, cuando no se encuentran en uso típicamente entran también en un estado de energía colapsada, en el cual la energía o batería se desconecta de muchas partes de la circuitería operativa. Los componentes electrónicos mismos también se han desarrollado con menores requisitos de energía. Tomada ( como un todo, se ha desarrollado una cantidad considerable de tecnología para conservar la energía. Aunque se ha reducido considerablemente el consumo de energía' utilizando estas tecnologías, los diseñadores de electrónicos aún se encuentran limitados en términos generales por los requisitos de energía de la memoria, y, en .particular, los requisitos de energía de la memoria para el estado de guardar.

Típicamente, los electrónicos modernos están diseñados para "despertarse", es decir, restablecer la energía cuando se sale de un estado de espera, sin tener que perder ninguna información operacional en la memoria cuando el dispositivo electrónico ha colapsado en el estado de espera. Por ejemplo, un usuario que responde al teléfono mientras escribe una carta en un procesador de textos pudiese dejar la computadora suficiente tiempo para que ésta ingrese al modo de espera. Cuando el usuario regresa, él o ella puede despertar a la computadora y continuar inmediatamente' escribiendo la carta desde el punto en el que se había quedado.'' De manera similar, cuando un usuario toma su teléfono para realizar una llamada, el teléfono típicamente se despierta de su estado de espera (si el usuario no estaba usando en . realidad el teléfono) , listo para recibir el marcado y realizar la llamada. También, si un usuario está reproduciendo video utilizando un procesador de señales digitales (DSP - digital signal processor) de un dispositivo móvil y llega una llamada, ocasionando que el DSP colapse su energía, el usuario debe ser capaz de regresar . al mismo estado de reproducción de video después de que se completa o ignora la llamada. No se requiere que el usuario encienda en frío los dispositivos y vuelva a cargar la información proveniente de una unidad de disco u otro almacenamiento de memoria no volátil externa en cualquiera de estos ejemplos. Con objeto de implementar esta funcionalidad instantánea, la información o estado de aplicación generalmente se preserva a pesar de que los electrónicos hayan reducido sustancialmente su energía. La energía se reduce sólo moderadamente porque generalmente se requiere la energía para preservar la información en .la memoria. Aunque otros componentes pueden apagarse o desconectarse completamente del suministro de energía, existe una cierta cantidad de energía que habitualmente se encuentra lista para evitar que los bloques de memoria pierda la información que albergan.

Muchos sistemas electrónicos utilizan memoria de acceso aleatorio estática (SRAM - static random access memory) y memoria de acceso aleatorio dinámica (DRAM dynamic random access memory) debido a su velocidad y densidad. Sin embargo, tanto la SRAM como la DRAM son memorias volátiles, es decir, pierden su información cuando se corta la energía. Consecuentemente, con objeto de mantener el estado de las memorias SRAM y DRAM, se. mantiene la energía. Un método para superar este estado de energía ininterrumpida ha sido incorporar memoria flash al sistema electrónico. La memoria flash es una tecnología de memoria no volátil que mantendrá su información cuando se corta la energía. Sin embargo, la memoria flash generalmente es demasiado lenta para reemplazar a las memorias SRAM y DRAM, de modo que se utiliza frecuentemente como un punto de almacenamiento externo para almacenar información de estado.

La Figura 1 es un diagrama de bloques que ilustra un sistema electrónico 10 que presenta una configuración de memoria típica que utiliza una memoria no volátil flash 106. El sistema 10 se ilustra con una sección interna 100 y una sección externa 101. La sección externa 101 generalmente se conecta a la sección interna 100 dentro del dispositivo. Los componentes ilustrados del sistema 10 se conectan mediante un bus 102. El bloque de memoria SRAM 103 proporciona memoria local para el bloque lógico 104 el cual incluye diversos componentes lógicos combinacionales y cierres que utilizan un reloj de sistema. Un bloque de memoria DRAM 105 se proporciona en la sección externa 101 para el almacenamiento de acceso aleatorio de mayor volumen local, incluso externo al centro procesador de la sección interna 100 para el sistema 10. El sistema 10 también incluye una memoria no volátil flash (ÑVM - non-volatile memory) 106.

Para propósitos del ejemplo ilustrado en la Figura 1, el sistema 10 se describirá como un sistema para uso en teléfonos móviles. Cuando el teléfono móvil del sistema 10 entra al modo de espera, toda la información de estado almacenada en realidad en la SRAM 103 y/o la lógica 104 se mueve a la DRAM 105 en el mismo paquete. En una modalidad, la información del estado puede almacenarse fuera del chíp en la NVM flash 106 desde la DRAM 105. En este caso la información de estado se encripta incurriendo en tiempo y energía adicional .

Consecuentemente, la energía proveniente de la batería del teléfono móvil se utiliza para barrer la SRAM 103 y la lógica 104 para información de estado, y mover esa información de -estado dentro de la DRAM 105 sobre el bus 102. Se- utiliza energía adicional para mover la información de estado desde la DRAM 105 por el bus 102 dentro de la NVM flash 106. Convencionalmente , la cantidad de energía consumida por la transmisión de datos por un bus se encuentra en función del tamaño del bus. Consecuentemente, una cantidad considerable de energía se drena desde la batería a fin de mover toda la información de estado. Además, debido a que la memoria flash es mucho más lenta para escribir que las memorias SRAM y DRAM, el proceso requiere una cantidad considerable de tiempo, con relación a la funcionalidad, de los teléfonos móviles. Este no es el único uso de energía y tiempo durante el procesamiento de espera. Cuando el teléfono móvil . del sistema 10 activa el respaldo, la energía es drenada desde la batería nuevamente para reinstalar la información de estado proveniente de la NVM flash 106 a la DRAM 105 (si la NVM 106 se utiliza en realidad) , y a la SRAM 103 y la lógica 104 proveniente de la DRAM 105. Consecuentemente, aunque el modo de espera del sistema 10 puede consumir menos energía debido a que ya no se utiliza más energía para mantener el estado ya sea en la SRAM 103 con la lógica 104, se utiliza una cantidad considerable de energía para transferir la información de estado hacia y desde la DRAM 105 y posiblemente la NVM flash 106, además de el tiempo considerable utilizado para transferir esa información de acá para allá.

BREVE DESCRIPCIÓN DE LA INVENCIÓN Las modalidades representativas de la presente descripción se refieren a sistemas de cómputo que incluye al menos una unidad funcional y un bloque de memoria de acceso aleatorio magnetoresistiva (MRAM - magnetoresistive random access memory) acoplado al menos a una unidad funcional. El bloque de MRAM se configura para almacenar un estado funcional de la unidad funcional durante un estado de apagado de la unidad funcional .

Las modalidades representativas adicionales de la presente descripción se refieren a métodos que incluyen recibir una señal de espera que les solicita a una o más unidades funcionales de un sistema de cómputo entrar a un estado de espera, sensible a la recepción de la señal de espera, al menos una porción de un estado operacional actual de las unidades funcionales en una memoria de acceso aleatorio magnética (MRAM) acoplada a las unidades funcionales, y cortar la energía proveniente de un suministro de energía hacia las unidades funcionales después de que se almacena el estado operacional actual.

Las modalidades representativas adicionales de la presente descripción se refieren a sistemas que incluyen medios para recibir una señal de espera que les solicita a una o más unidades funcionales de un sistema de cómputo entrar a un estado de espera, medios, sensible a la señal de espera, para almacenar al menos una porción de un estado operacional actual, de las unidades funcionales en una memoria de acceso aleatorio magnética (MRAM) acoplada a las mismas, y medios para cortar la energía proveniente de las unidades funcionales después de que se almacena el estado operacional actual. Los sistemas incluyen además medios para recibir una. señal de despertador que les solicita a una o más unidades funcionales en el modo de espera entrar a un modo operativo, medios, sensibles a la señal de despertador, para realmacenar la energía a las unidades funcionales en el modo de espera, y medios para reincorporar el estado operacional actual a las unidades funcionales.

Lo anterior ha resaltado intensamente los rasgos y ventajas técnicas de la presente invención con objeto de que pueda comprenderse mejor la descripción detallada de la invención que procede a continuación. Los rasgos y ventajas adicionales de la invención se describirán a continuación, las cuales forman el tema de las reivindicaciones de la invención. Aquellos expertos en la materia deben observar que la concepción y modalidades específicas descritas pueden utilizarse fácilmente como una base para modificar o diseñar otras estructuras para' ejecutar los mismos propósitos de la presente invención. Los expertos en la materia también deben darse cuenta de que tales construcciones equivalentes no se aislan del espíritu y alcance de esta invención según se han expuesto en las reivindicaciones anexas. Los rasgos novedosos que se consideran característicos de la invención, tanto en lo referente a su organización como método de operación, junto con objetos y ventajas adicionales se comprenderá mejor a partir' de la siguiente descripción cuando se consideran en conexión con las figuras anexas. Sin embargo, debe comprenderse expresamente que cada una de las figuras se proporciona para propósitos de ilustración y descripción únicamente y no se pretenden como una definición .de los límites de la presente invención-.

BREVE DESCRIPCIÓN DE LOS DIBUJOS Para una' comprensión más completa de la presente descripción, se hace referencia ahora a las siguientes descripciones tomadas en conjunto con los dibujos anexos, en los cuales: La Figura 1 es un diagrama de bloques que ilustra un sistema electrónico que presenta una configuración de memoria convencional que utiliza una memoria no volátil flash; La Figura 2 es un diagrama de bloques que ilustra un sistema electrónico configurado de acuerdo con las enseñanzas de la presente descripción; La Figura 3 es un diagrama de bloques que ilustra otro sistema electrónico configurado de acuerdo con las enseñanzas de la presente descripción; ' La Figura 4 es un diagrama de bloques que ilustra un sistema electrónico adicional configurado de acuerdo con las enseñanzas de la presente descripción; La Figura 5 es un diagrama de bloques que ilustra un .sistema electrónico aún adicional configurado de acuerdo con las énseñanzas de la presente descripción; La Figura 6 es un diagrama esquemático que ilustra una vista lateral de un sistema electrónico configurado de acuerdo con las enseñanzas de la presente descripción; La Figura 7 es un diagrama de bloques que ilustra un sistema electrónico configurado de acuerdo con las enseñanzas de la presente descripción; y La Figura 8 es un diagrama de flujo que ilustra bloques a manera de ejemplo ejecutados para implementar diversas modalidades de acuerdo con las enseñanzas de esta descripción.

DESCRIPCIÓN DETALLADA DE LA INVENCIÓN Haciendo referencia ahora a la Figura 2, se ilustra un diagrama de bloques de un sistema electrónico 20 configurado de acuerdo con una modalidad de la presente descripción. El sistema electrónico 20 tiene una sección interna 200, en la cual se ejecutan las operaciones de procesamiento internas a la funcionalidad del sistema electrónico 20 o un rasgo particular, y una sección externa 201, la cual se conecta a la sección interna 200 y proporciona diversas funcionalidades, tales como la entrada/salida (I/O input/output - É/S) , almacenamiento de acceso aleatorio a más largo plazo, tal como .el bloque de DRAM 205, y lo similar, que se ejecutan o que se pretende ejecutar externas a la sección interna 200. El sistema electrónico 20 puede tener varias secciones internas o bloques .funcionales, tales como la sección interna 200, que proporciona diversos rasgos y funcionalidades .

El sistema electrónico 20 también se proporciona para un bloque 206 de memoria de acceso aleatorio magnética (MRAM) de transferencia de momento de "torsión giratorio (STT spin torque ' transfer) que proporcione una memoria no volátil interna. El bloque 206 de MRAM de STT utiliza una polaridad magnética y no almacenamiento de carga para mantener su memoria. Por lo tanto, cuando el suministro de energía 208 se desconecta del bloque 206 de MRAM de STT, el estado de memoria se mantiene porque la polaridad magnética se mantiene sin depender de la energía o carga eléctrica o corriente proveniente del suministro de energía 208. Consecuentemente,¦ cuando la sección interna 200 entra al estado de espera, la información de estado proveniente de la SRAM 203 y la lógica 204 se almacena en el bloque 206 de MRAM de STT. Además, debido a que el bloque 206 de MRAM de STT se encuentra dentro del la sección interna 200, la cantidad de energía consumida al transferir los datos por el bus 202 es menor que la consumida con respecto al sistema electrónico 10 (Figura 1) . El> bloque 206 de MRAM de ' STT lee y escribe también mucho más rápido> que la memoria no volátil externa, tal como un disco duro o una memoria flash, por ejemplo, la NVM FLASH 106 del sistema electrónico 10 (Figura 1) . Por, lo tanto, se ahorra aún más energía debido a que la cantidad de tiempo que toma escribir la información en el bloque 206 de MRAM de STT es mucho menor.

Una' vez que la información de estado se ha transferido al bloque 206 de MRAM de STT, toda o prácticamente toda la energía proveniente del suministro de energía 208 puede cortarse de la sección interna 200, debido a que el bloque 206 de MRAM de STT no necesita energía para mantener sus datos. Cuando la sección interna 200 activa el respaldo, el suministro de energía 208 se restablece y la información de estado se vuelve a cargar desde el bloque 206 de MRAM de STT de nuevo en la SRAM 203 y la lógica 204. Nuevamente, debido a la menor distancia de recorrido en el bus 202 y a la' mayor velocidad con la que el bloque 206 de MRAM de STT lee y escribe datos, la información de estado se carga rápidamente de nueva cuenta en la SRAM 203 y la lógica 204 de manera tal que el procesamiento de la aplicación puede continuar en lo que para el usuario aparenta ser una manera mucho más instantánea y que ha conservado una cantidad considerable de energía durante el estado de espera.

En operación, el sistema electrónico 20 es un teléfono móvil. La sección interna 20 es la sección multimedia del teléfono móvil. Cuando llega una llamada al teléfono'- . móvil mientras el usuario está trabajando en la sección multimedia, esa sección colapsa su energía al desconectar el suministro de energía 208 hacia . la sección interna 200 y se coloca en un modo de espera mientras el usuario responde la llamada. La funcionalidad de la telefonía que facilita la llamada telefónica del usuario se implementaría después por otra sección interna (no se muestra) del sistema electrónico 20. Cuando la llamada termina y el Usuario desea regresar a su trabajo en la sección multimedia, la sección interna 200 se energiza al restablecer el suministro de energía 208, como se observa con anterioridad. Sin embargo, durante su periodo de espera, virtualmente no existen fugas o consumo de energía en la sección interna 200 debido a que no se requiere energía durante el estado de espera para el bloque 206 de MRAM de STT para mantener la información de estado con respecto al procesamiento de multimedia.

En una modalidad adicional y/o alternativa de la presente descripción, se añade un bloque 207 de desplazamiento de datos a la sección interna 200. El bloque 207 de desplazamiento de datos tiene la tarea especifica de mover los datos de la SRAM 203 al bloque 206 de MRAM de STT. El bloque 207 dé desplazamiento de datos incluye una lista de direcciones que son secuenciadas cuando se desplazan los datos de la SRAM 203 al bloque 206 de MRAM de STT e inversamente también. La inclusión del bloque 207 de desplazamiento de datos permite que la transferencia de los datos ocurra más rápidamente.

La Figura 3 es un diagrama de bloques que ilustra un sistema electrónico 30 configurado de acuerdo con una modalidad de la presente descripción. En la modalidad ilustrada, el sistema electrónico 30 comprende un reproductor de medios digitales. El sistema electrónico 30 es similar al sistema electrónico 20 (Figura 2), que incluye una sección interna 300, una sección externa 301, y un bus 302 que se acopla a cada uno de los componentes del sistema. La sección interna .300 incluye un bloque de SRAM 303 y un bloque de MRAM 306. La sección externa 301. incluye un bloque de DRAM 305. El sistema electrónico 30 incluye también una lógica de multi-centro 304. La lógica de multi-centro 304 incluye múltiples centros de lógica, 304-1 a 304-N que manejan el procesamiento r paralelo o operativo de los datos para el sistema electrónico 30. La sección interna 300 es energizada por el suministro de energía 307 que se acopla a la sección interna 300 a través de un interruptor 308.

Dado que la sección interna 300 se apaga para ir a un estado de espera, la información de estado que reside en la SRAM 303 y la lógica de multi-centro 304 se almacenan rápidamente dentro del bloque de MRAM 306. En operación, cualesquier bloques particulares con el bloque de MRAM 306 pueden estar asociados con uno de los centros particulares de lógica 304-1 a 304-N. Nuevamente, debido a la velocidad con la que los elementos de MRAM del bloque de MRAM 306 leen y escriben los datos, y al menor tamaño de bus del bus 302 en que viaja la información de estado entre la SRAM 303 /lógica de multi-centro 304 y el bloque de MRAM 306, se consume menos cantidad de energía al almacenar el estado de la sección interna 300 que- en el sistema electrónico 10 (Figura 1) . Una vez que se almacena el estado, el suministro de energía 307 puede eliminarse de la sección interna 300 al abrir el interruptor 308 durante el estado de espera. Consecuentemente, prácticamente no existen fugas o consumo de energía durante la espera. Cuando la sección interna 300 se despierta de la espera, el interruptor 308 se cierra nuevamente, realmacenando la energía proveniente del suministro de energía 307. El proceso inverso restablece la información del estado hacia la SRAM 303 y la lógica de multi-centro 304 y la sección interna 300 continúa el procesamiento en el mismo punto en que entró a la espera.

Las modalidades ilustradas en las Figuras 2 y 3 han. demostrado el uso de la memoria magnética no volátil en componentes separados acoplados conjuntamente en la misma sección interna. Sin embargo, las modalidades adicionales y/o alternativas de la presente descripción proporcionan memorias magnéticas no volátiles que pueden integrarse al mismo sustrato de silicio que los centros de lógica.

La Figura 4 es un diagrama de bloques ilustra un sistema ' electrónico 40 configurado de acuerdo con una modalidad de la presente descripción. En la modalidad ilustrada, el sistema electrónico 40 es una computadora de escritorio. El sistema electrónico 40 incluye una sección interna 400 y una sección externa 401. La sección externa 401 incluye un bloque de DRAM 405. La sección interna 400 incluye un bloque de SRAM 403 y una lógica de multi-centro 404 es energizada por un suministro de energía 407 acoplado a la sección interna 400 mediante un interruptor 408. La lógica de multi-centro 404 incluye una MRAM incorporada 406 en cada uno de los centros de lógica 404-1 a 404-N. Debido a la escalabilidad y compatibilidad deseadas con la tecnología de chip existente, la MRAM 406 puede incorporarse directamente al sustrato de silicio de la lógica de muíti- centro 404 con la adición de tan pocas como dos máscaras. En cambio, incorporar la memoria flash a un sustrato de silicio del centro de lógica generalmente utiliza tantas como diez o más máscaras adicionales que el número de máscaras utilizadas convencionalmente para fabricar la otra lógica. En una modalidad, la MRAM incorporada 406 se comparte entre algunos de los centros de lógica 404-1 a 404-N, y sólo se incorpora en realidad en algunos de esos centros de lógica cuatro 404-1 a 404-N.

Con la MRAM incorporada 406, la energía consumida al transferir la información de estado es mucho menor de la que se tiene que transferir por todo el bus 402. Además, debido a que la MRAM incorporada 406 se encuentra en un chip, el número de trayectorias de E/S no se limita como cuando se mueve entre los componentes que se encuentran fuera del chip. Consecuentemente, el retraso en la transferencia de los datos se reduce debido a que el ancho de banda del bus en el chip es mucho más grande que el bus 402. Cuando la, sección interna 400 entra a un modo de espera, los datos que conforman el estado operacional actual se guardan en la MRAM incorporada 406 y el suministro de energía 407 se desconecta y aisla de la sección interna 400 al abrir el interruptor 408. Dado que la sección interna 400 se despierta, el interruptor 408 se cierra el suministro de energía 407 se enciende, encendiendo los componentes de la sección interna 400. Los datos para el estado operaciohal actual se restablecen después a la SRAM 403 y la' lógica de multi-centro 404. El consumo de energía y tiempo para los procesos de lectura y escritura, por lo tanto, sé reduce enormemente.

La Figura 5 es un diagrama de -bloques que ilustra un sistema electrónico 50 configurado de acuerdo con una modalidad de la presente descripción. El sistema electrónico 50 se configura para tener una lógica 501 de centro individual acopiada con un bloque de SRAM 500 por un bus 502. Similar á la lógica de multi-centro 404 (Figura 4), un bloque de MRAM 503 se incorpora directamente al sustrato de silicio de la lógica 501 del centro individual. La incorporación de la MRAM 503 a la lógica 501 del centro individual proporciona una relación benéfica, como se describe con respecto a la lógica 404 de multi-centro (Figura 4) . El tiempo de procesamiento y la energía se conservan debido al mayor ancho de banda de E/S y la mayor eficiencia resultante en la transmisión de datos en el chi . Cuando el sistema electrónico 50 entra al estado de espera, la energía puede desconectarse completamente del sistema electrónico 50 y el estado se mantendrá en la MRAM 503.

Cuando los componentes de MRAM se incorporan a un sustrato de la circuitería lógica subyacente, la configuración de MRAM se diseña con respecto a la configuración de lógica subyacente con objeto de facilitar la incorporación. Los bloques de MRAM que se fabrican en sus propios chips pueden diseñarse específicamente para optimizar la operación de los componentes de RAM. Consecuentemente, aunque la incorporación directa de la MRAM al sustrato de silicio de los componentes lógicos incrementara la velocidad y eficiencia de cualquier transferencia de datos, puede diseñarse un chip de sólo MRAM lea y escriba mucho más rápido y más eficientemente que la MRAM incorporada. Cada una de esas modalidades tendrá sus propios beneficios dependiendo de la operación deseada del diseñador del sistema. En una modalidad, se proporcionan tanto los bloques de MRAM incorporada como de MRAM independiente (tales como la Figura 3) conectados mediante el bus para lograr los beneficios de ambas configuraciones.

La Figura 6 es un diagrama esquemático que ilustra una vista lateral de un sistema electrónico 60 configurado de acuerdo con una modalidad de la presente descripción. El componente electrónico 60 es un circuito integrado que incluye un chip de MRAM 601 apilado en la parte superior de un chip de lógica 600. El chip de MRAM 601 se conecta al chip de lógica 600 a través de una serie de conectores interchip 602, los cuales comprenden orificios que atraviesan el silicio (TSVs - through silicon vias) 603 y bases conectoras 604 en la modalidad representada gráficamente. Los TSVs 603 permiten que las señales sean transmitidas directamente desde el chip de lógica 600 al chip de MRAM 601. En otra modalidad (no se muestra) los chips de MRAM y de lógica apilados en un paquete se interconectan utilizando fijación de hilos de conexión, eñ lugar de TSVs. En ambas modalidades, los ahorros de energía se incrementan enormemente contra el consumo de energía de transmisión observado en el sistema electrónico 10 de la Figura 1 que transmiten datos por el bus 102. Como se describe con respecto a las Figuras 2-5, el chip de MRAM 601 es capaz de guardar su información y mantener esa información incluso cuando se ha cortado la energía. Consecuentemente, la operación del sistema electrónico 60 proporciona almacenamiento no volátil estable de la información proveniente del chip de lógica 600.

La configuración de chips apilados del componente electrónico 60 proporciona una operación similar a la operación combinada de centros de MRAM y de lógica descritos en las Figuras 2-5. De hecho, con objeto de crear modalidades adicionales y/o alternativas, el componente electrónico 60 puede sustituirse por otras configuraciones de lógica-MRAM. Por ejemplo, el componente electrónico 60 puede sustituirse por la lógica 204 y la MRAM de STT 206 de la Figura 2; puede sustituirse por cada uno de los bloques 306 de MRAM y cada uno de los centros de lógica 304.-1 a 304-N de la Figura 3; puede sustituirse por cada uno de los centros de lógica 404-1 a 404-N y los bloques de MRAM incorporada 406 de la Figura 4; y puede sustituirse por la lógica 501 y la MRAM incorporada 503 de la Figura 5. Las diversas modalidades de la presente descripción, consecuentemente, no se limitan a ninguna configuración en particular de bloques de MRAM con respecto a los sistemas electrónicos particulares.

Haciendo referencia ahora a la Figura 7, la Figura 7 es un diagrama de bloques . que ilustra un sistema electrónico 70 configurado de acuerdo con una modalidad de la presente descripción. El sistema electrónico 70 es un bloque 700 de lógica de multi-centro, un bloque 701 de RAM, y un bloque 702 de MRAM de STT. En la modalidad del sistema electrónico 70 representado gráficamente en la Figura 7, el bloque 702 de MRAM de STT se utiliza únicamente para almacenar información de estado para el bloque 701 de RAM. La información de estado en el bloque 700 de lógica de multi-centro se almacena en la memoria no volátil dentro de cada uno de los- cierres 703 y 706. La tecnología subyacente a este almacenamiento de cierre de memoria no volátil se describe más detalladamente en la solicitud de patente copendiente y de asignación conjunta con número de serie XX/XXX,XXX titulada,. "CIERRE DE RETENCIÓN DE ESTADO NO VOLÁTIL" ( "NON-VOLATILE STATE RETENTION LATCH" ) , número de registro de notario 80103, cuya descripción se incorporen la presente para referencia en su totalidad.

El bloque 700 de lógica de multi-centro incluye los cierres 703 y 706 acoplados con los bloques de lógica combinacional 704 y 705. Al utilizar las configuraciones de memoria magnética no volátil descritas en la solicitud de patente incorporada, para las memorias no volátiles 707 y 708, tanto la información de estado contenida dentro del bloque de RAM 701 como la información de estado contenida dentro del bloque de lógica de multi-centro 700 puede almacenarse y mantenerse aunque se corta la energía del sistema electrónico 70. Consecuentemente, el sistema electrónico 70 puede entrar a un estado de espera de ahorro de energía manteniéndose simultáneamente la información de estado para un instante en que el usuario decida despertar al sistema. Por lo tanto, se consume o fuga poca o ninguna energía mientras el sistema electrónico 70 se encuentra en modo de espera porque el bloque 702 de MRAM de STT no requiere ninguna energía ni las memorias no volátiles 707 y 708 dentro de los bloques 700 de lógica de multi-centro 700.

La Figura 8 es un diagrama de flujo que ilustra bloques a manera de ejemplo ejecutados para implementar una modalidad de la presente descripción. En el bloque 800, se recibe una señal de espera es recibida que les solicita a una o más unidades funcionales de un sistema de cómputo entrar a un 'estado de espera. Una unidad funcional es un conjunto de registros y lógica combinacional que ejecuta una función básica. Por ejemplo, las unidades funcionales incluyen unidades,, de enteros, unidades de multimedia (por ejemplo, un CODEC de audio . video) , etc. Sensible a la recepción de la señal de espera, se almacena al menos una porción de un estado operacional actual de las unidades funcionales, en el bloque 801, en: una memoria de acceso aleatorio magnética (MRAM) acopla a las unidades funcionales. Se corta la energía, en el bloque 802, de una o más unidades funcionales después de que se almacena el estado operacional actual. Se refiere .una señal de despertador, en el bloque 803, que les solicita a las unidades funcionales en el modo de espera entrar a un modo operativo. Sensible a la recepción de la señal de despertador, se restablece la energía en el bloque 804, proveniente del suministro de energía hacia las unidades funcionales en el modo de espera. El estado operacional actual se restablece en el bloque 805 hacia las unidades funcionales .

., Debe observarse que aunque las modalidades ilustradas de la presente descripción se han identificado como un teléfono móvil, reproductor de medios digitales y computadora de escritorio, las diversas modalidades- no se encuentran limitadas a estas implementaciones . La presente descripción puede asumir la forma de cualquier variedad de sistemas electrónicos que procesen algo y que tengan un estado de procesamiento que pueda mantenerse.

Para propósitos de esta descripción, un bloque de MRAM se considera un elemento de almacenamiento en el que los datos no se almacenan como carga eléctrica o flujos de corriente, sino por elementos de almacenamiento magnético. Los elementos magnéticos generalmente están formados por dos placas ferromagnéticas , cada una de las cuales puede mantener un campo magnético, separado por una delgada capa aislante. En una modalidad, una de las dos placas es un imán permanente que posee una polaridad particular. El campo magnético de la otra placa puede configurarse para cambiar a fin de corresponder con el de un campo externo. Un bloque de MRAM está conformado por un conjunto de "celdas" .

Mientras que algunas modalidades aquí presentadas se describen con respecto a la memoria de acceso aleatorio magnética, y más particularmente a la memoria de acceso aleatorio magnética de transferencia de momento de torsión giratorio (STT) , los rasgos descritos pueden considerarse como aplicados así como también a tales dispositivos que incluyen memoria de acceso aleatorio de cambio de fase (PCRA phase-change random ac'cess memory) , memoria de acceso aleatorio basada en la resistencia (R-RAM - resistance-based random access memory) , o cualquier dispositivo que pueda almacenar un estado de memoria programable eléctricamente basado en la resistencia de manera no volátil, es decir, en ausencia de energía de mantenimiento, que es reprogramable a una pluralidad de estados, ya sean eléctricos, magnéticos, electromagnéticos (por ejemplo, óptico) , o una combinación de tales efectos físicos.

Aunque la presente invención y sus ventajas se han descrito detalladamente, debe comprenderse que diversos cambios, sustituciones y alteraciones pueden realizarse en la presente sin aislarse del espíritu y alcance de la invención según se define por las reivindicaciones anexas. Por ejemplo, aunque la descripción anterior ha descrito el reemplazo de algunos tipos de memoria, tales como la DRAM o RAM no volátil, la descripción no se limita a tales modalidades. Más bien, las porciones de cada tipo de memoria pueden permanecer según lo necesario, con la MRAM reemplazando únicamente algunas porciones de cada tipo de memoria. Además, el alcance de la presente solicitud no pretende limitarse a las modalidades particulares del proceso, máquina, fabricación, composición de la materia, medios, métodos y pasos descritos en la especificación. Como el experto en la materia observará fácilmente a partir de la descripción de la presente invención, los procesos, máquinas, fabricación, composiciones de la materia,- medios, métodos, o pasos, existentes en realidad o a desarrollarse con posterioridad que ejecuten substancialmenté la misma función o que logren substancialmente el mismo resultado que las modalidades correspondientes descritas en la presente, pueden utilizarse de acuerdo con la presente invención. Convenientemente, las reivindicaciones anexas pretenden incluir dentro de su alcance tales procesos, máquinas, fabricación, composición de l la materia, medios, métodos o pasos.

Claims (21)

NOVEDAD DE LA INVENCIÓN Habiéndose descrito la invención como antecede, se considera como una novedad y, por lo tanto, se reclama como propiedad lo contenido en las siguientes: REIVINDICACIONES

1. Un sistema de cómputo, caracterizado porque comprende : al menos una unidad funcional; y un bloque de memoria de acceso aleatorio magnetoresistiva (MRAM) acoplado al menos a una unidad funcional, configurado el bloque de MRAM para almacenar un estado funcional de dicha al menos una unidad funcional durante un estado de apagado de dicha al menos una unidad funcional .

2. El sistema de cómputo según la reivindicación 1, caracterizado además porque comprende: un bloque de memoria de acceso aleatorio (RAM) acoplado al menos a una unidad funcional y el bloque de MRAM, donde el bloque de RAM se configura para almacenar una porción del estado funcional de dicha al menos una unidad funcional durante un estado de encendido de dicha al menos una unidad funcional, y donde el bloque de MRAM se configura además para almacenar la porción durante el estado de apagado .

3. El sistema de cómputo según la reivindicación 2, caracterizado además porque comprende: un bloque de desplazamiento de datos configurado para transferir la porción del estado funcional ubicado en la RAM hacia el bloque de MRAM durante el estado de apagado.

4. El sistema de cómputo según la reivindicación 1, caracterizado porque el bloque de MRAM es un bloque de MRAM de transferencia de momento de torsión giratorio (STT) .

5. El sistema de cómputo según la reivindicación 1, caracterizado porque el estado funcional comprende una pluralidad de datos que representan al estado funcional de dicha al, menos una unidad funcional .

6. Él sistema de cómputo según la reivindicación 1, caracterizado porque el bloque de MRAM comprende un chip de MRAM de STT y dicha al menos una unidad funcional comprende al menos un chip de unidad funcional, y porque el chip de MRAM de STT y dicho al menos un chip de unidad funcional se apilan en la parte superior de otro y se unen con una o más bases conductoras .

., 7. El sistema de cómputo según la reivindicación 1, caracterizado porque el bloque de MRAM se acopla a dicha al menos una unidad funcional al incorporar el bloque de MRAM en un substrato de silicio de dicha al menos una unidad funcional durante la fabricación de dicha al menos una unidad funcional .

8. El sistema de cómputo según la reivindicación 1, caracterizado porque el bloque de MRAM se acopla a dicha al menos una unidad funcional a través de un bus de transmisión en el sistema de cómputo.

9. Un método, caracterizado porque comprende: recibir una señal de espera que les solicita a una o más unidades funcionales de un sistema de cómputo entrar a un estado de espera; sensible a la recepción de la señal de espera, almacenar al menos una porción de un estado operacional actual . de dichas una o más unidades funcionales en una memoria de acceso aleatorio magnética (MRAM) acoplada a dichas una o más unidades funcionales; y cortar la energía de una o más unidades funcionales después de que se almacena el estado operacional actual .

10. El método según la reivindicación 9, caracterizado además porque comprende: recibir una señal de despertador que les solicita a una o más unidades funcionales en el modo de espera entrar a un modo operativo; sensible a la recepción de la señal de despertador, restablecer la energía a dichas una o más unidades 3 O funcionales en el modo de espera; y restablecer el estado operacional actual a dichas una o más unidades funcionales.

11. El método según la reivindicación 9, caracterizado porque el almacenamiento comprende: barrer una trayectoria de procesamiento de dichas una o más unidades funcionales para una. pluralidad de datos que definen al menos una porción del estado operacional actual; transmitir una pluralidad de datos provenientes de dichas una o más unidades funcionales a la MRAM; y transferir una pluralidad adicional de datos que define otra porción del estado operacional actual de una memoria de acceso aleatorio (RAM) acoplada dentro de dichas una o más unidades funcionales a la MRAM.

12. El método según la reivindicación 11, caracterizado además porque comprende: recibir una señal de despertador que les solicita a dichas una o más unidades funcionales en el modo de espera entrar a un modo operativo; en respuesta a la señal de despertador, restablecer la energía a dichas una o más unidades funcionales en el modo de espera,- cargar una pluralidad de datos provenientes de la MRAM a la trayectoria de procesamiento de dichas una o más unidades- funcionales ; y restablecer una pluralidad adicional de datos proveniente de la MRAM en la RAM.

13. El método según la reivindicación 9, caracterizado porque el almacenamiento comprende: almacenar una pluralidad de datos que definen al menos una porción del- estado operacional actual ubicada en una trayectoria de procesamiento de dichas una o más unidades funcionales en una o más memorias magnéticas asociadas con uno o más cierres en la trayectoria de procesamiento; y transferir una pluralidad adicional de datos que define otra porción del estado operacional actual de una memoria de acceso aleatorio (RAM) acoplada dentro de dichas una o más unidades funcionales a la MRAM.

14. El método según la reivindicación 13, caracterizado además porque comprende: - recibir una señal de despertador que les solicita a dichas una o más unidades funcionales en el modo de espera entrar a un modo operativo; en respuesta a la señal .de despertador, restablecer la energía del suministro de alimentación a dichas una o más unidades funcionales en el modo de espera; cargar una pluralidad de datos proveniente de una o más memorias magnéticas en la trayectoria de procesamiento de dichas una o. más unidades funcionales; y establecer una pluralidad adicional de datos proveniente de la MRAM en la RAM .

15. El método según la reivindicación 9, caracterizado porque uno o ambos de entre: cortar un suministro de alimentación acoplado a dichas una o más unidades funcionales; y crear un circuito abierto entre el suministro de alimentación y dichas una o más unidades funcionales.

16. Ün sistema, caracterizado porque comprende: medios" para recibir una señal de espera que les solicita a una o más unidades funcionales de un sistema de cómputo entrar á un estado de espera; sensibles a la señal de espera, medios para almacenar al menos una porción de un estado operacional actual de dichas una o más unidades funcionales en una memoria de acceso aleatorio magnética (MRAM) acoplada a dichas una o más unidades funcionales; medios para cortar la energía de dichas una o más unidades funcionales después de que se almacena el estado operacional actual; medios para recibir una señal de despertador que les solicita a dichas una o más unidades funcionales en el modo de espera entrar a un modo operativo; sensibles a la señal de despertador, medios para restablecer la energía a dichas una o más unidades funcionales en el modo de espera; y medios para restablecer el estado operacional actual a dichas una o más unidades funcionales .

17. El sistema según la reivindicación 16, caracterizado porque los medios de almacenamiento comprenden: medios para barrer una trayectoria de procesamiento de dichas una o más unidades funcionales para una pluralidad de datos que definen al menos una porción del estado operacional actual; medios para transmitir una pluralidad de datos proveniente de dichas una o más unidades funcionales a la MRAM; y medios para transferir una pluralidad adicional de datos que definen otra porción del estado operacional actual proveniente de una memoria de acceso aleatorio (RAM) acoplada dentro de dichas una o más unidades funcionales a la MRAM.

18. El sistema según la reivindicación 17, caracterizado además porque comprende: medios para cargar una pluralidad de datos provenientes de la MRAM en la trayectoria de procesamiento de dichas una o más unidades funcionales; y medios para restablecer una pluralidad adicional de datos proveniente de la MRAM en la RAM.

19. El sistema según la reivindicación 16, caracterizado porque los medios de almacenamiento comprenden: medios para almacenar una pluralidad de datos que definen al menos una porción del estado operacional actual ubicado en una trayectoria de procesamiento de dichas una o más unidades funcionales en una o más memorias magnéticas asociadas con uno o más cierres en la trayectoria de procesamiento y medios para transferir una pluralidad adicional de datos que definen otra porción del estado operacional actual de una memoria de acceso aleatorio (RAM) acoplada dentro de dichas una o más unidades funcionales a la MRAM.

' 20. El sistema según la reivindicación 19, caracterizado además porque comprende: medios para cargar una pluralidad de datos proveniente de dichas una o más memorias magnéticas en la trayectoria de procesamiento de dichas una o más unidades funcionales; y medios para restablecer la pluralidad adicional de datos provenientes de la MRAM en la RAM.

21. El sistema de una reivindicación 16, caracterizado porque los medios para cortar la energía comprenden uno o ambos de entre: medios para cortar un suministro de alimentación acoplado, a dichas una o más unidades funcionales; y medios para crear un circuito abierto entre el suministro de alimentación y dichas una o más unidades funcionales .