KR20110082000A

KR20110082000A - 비휘발성 자기 메모리를 이용하는 저 전력 전자 시스템

Info

Publication number: KR20110082000A
Application number: KR1020117009250A
Authority: KR
Inventors: 매튜 마이클 노와크; 류 츄아 이오안; 승 에이치. 강
Original assignee: 콸콤 인코포레이티드
Priority date: 2008-09-23
Filing date: 2009-09-18
Publication date: 2011-07-15
Also published as: CA2736272C; TWI413895B; MX2011002703A; JP2012504278A; TW201027323A; CN102160016B; WO2010039458A1; CN102160016A; JP2015038738A; RU2014115184A; US8719610B2; BRPI0918960A2; EP2350768B1; RU2011116190A; CA2736272A1; ES2543360T3; JP5813508B2; US20100077244A1; RU2616171C2; JP6042386B2

Abstract

컴퓨팅 시스템은 적어도 하나의 기능 유닛 밋 상기 적어도 하나의 기능 유닛에 결합된 자기 랜덤 액세스 메모리(MRAM) 블록을 포함한다. MRAM 블록은 상기 적어도 하나의 기능 유닛의 파워 다운 상태 동안 상기 적어도 하나의 기능 유닛의 기능 상태를 저장하도록 구성된다.

Description

비휘발성 자기 메모리를 이용하는 저 전력 전자 시스템{LOW POWER ELECTRONIC SYSTEM USING NON-VOLATILE MAGNETIC MEMORY}

본 개시내용은 일반적으로, 전자 회로 아키텍처에 관한 것이고, 보다 구체적으로는 비-휘발성 자기 메모리를 이용하는 저 전력 시스템 아키텍처에 관한 것이다.

오늘날의 전자기기-구동 세계에서, 전력은 사회를 계속하여 움직이게 하기 위한 열쇠이다. 그러나, 증가하는 전력 비용 및 핸드헬드 디바이스들에서 증가된 배터리 수명에 대한 요구에 따라, 전자 디바이스들에서의 전력 소비라는 이슈는 가장 중요한 것이 되어 왔다. 컴퓨터들이 일정 시간 기간 동안 사용되지 않은 채 놓여 있을 때, 많은 컴퓨터들은 전력-컬랩스(power-collapsed) 상태 또는 대기 상태로 진입할 수 있고, 이러한 상태에서 전력 소비는 극적으로 감소된다. 모바일 폰들과 같은 핸드헬드 디바이스들도 또한 사용 중이지 않을 때, 전형적으로 전력-컬랩스 상태로 진입하고, 이러한 상태에서 전력 또는 배터리는 동작하는 회로의 많은 부분들로부터 연결해제된다. 전자 컴포넌트들은 또한 저 전력 요구사항들과 함께 발전되었다. 전체적으로 볼 때, 상당한 양의 기술이 전력을 보존하기 위해 개발되었다. 이러한 기술들을 이용하여 전력 소비가 상당히 감소되지만, 전자기기 설계자들은 여전히 일반적으로 메모리의 전력 요구사항들에 의해 제한받고, 특히 상태를 저장하기 위한 메모리의 전력 요구사항들에 의해 제한받는다.

현대의 전자기기들은 전형적으로, 전자 디바이스가 대기 상태로 컬랩스(collapse)될 때 메모리의 어떠한 동작 정보도 상실하지 않고, 대기 상태로부터 빠져나올 때 "웨이크 업(wake up)," 즉 전력을 재구축하도록 설계된다. 예를 들어, 워드 프로세서에서 편지를 쓰고 있는 동안 전화를 받는 사용자는 컴퓨터가 대기 모드로 진입하도록 충분히 긴 시간 동안 컴퓨터를 내버려 둘 수 있다. 사용자가 다시 돌아올 때, 그 또는 그녀는 컴퓨터를 웨이크 업 시킬 수 있고 그/그녀가 떠났던 지점으로부터 편지를 계속하여 쓸 수 있다. 유사하게도, 사용자가 전화를 하기 위해 그 또는 그녀의 전화기에 손을 뻗을 때, 전화기는 전형적으로 대기 모드로부터 웨이크 업 하고(사용자가 전화기를 현재 사용하고 있지 않은 경우), 다이얼링을 수신하고 전화를 할 준비가 된다. 또한 사용자가 모바일 디바이스의 디지털 신호 처리기(DSP)를 이용하여 비디오를 재생하고 있는 중에 전화가 걸려와 DSP로 하여금 전력 컬랩스하도록 하는 경우, 사용자는 전화 호출이 완료 또는 무시된 후 동일한 비디오 플레이백 상태로 복귀할 수 있어야 한다. 사용자는 이러한 예들 중 어느 것에서도 디바이스들을 콜드 스타트하여 디스크 드라이브 또는 다른 외부 비-휘발성 메모리 저장소로부터 정보를 리로드(reload)할 필요가 없다. 이러한 인스턴트-온(instant-on) 기능을 성취하기 위해, 전자기기가 상당히 감소된 전력을 가지더라도 정보 또는 애플리케이션 상태는 일반적으로 보존된다. 메모리에 정보를 보존하기 위해 전력이 일반적으로 필요하기 때문에 이러한 전력은 적당히 감소될 뿐이다. 다른 컴포넌트들은 완전히 셧 다운되거나 전력 공급원으로부터 제거되지만, 메모리 블록들이 유지되는 정보를 상실하는 것을 막기 위해 통상적으로 항상-온(always-on) 상태인 일정량의 전력이 제공된다.

많은 전자 시스템들은 속도 및 밀도 때문에 정적 랜덤 액세스 메모리(SRAM) 및 동적 랜덤 액세스 메모리(DRAM)를 이용한다. 그러나 SRAM 및 DRAM은 양자 모두 휘발성 메모리들이고, 이는 전력이 제거될 때 정보를 상실하게 됨을 의미한다. 따라서 SRAM 및 DRAM 메모리들의 상태를 유지하기 위해, 전력이 유지된다. 이러한 항상-온 전력 상태를 극복하기 위한 한가지 방법은 전자 시스템에 플래시 메모리를 통합하는 것이다. 플래시 메모리는 전력이 제거될 때 그것의 정보를 유지하게 될 비-휘발성 메모리 기술이다. 그러나, 플래시 메모리는 SRAM 및 DRAM 메모리들을 대체하기에는 일반적으로 너무 느려서, 그것은 종종 상태 정보를 저장하기 위한 외부 저장 포인트로 이용된다.

도 1은 플래시 비-휘발성 메모리(106)를 이용하는 전형적인 메모리 구성을 특징으로 하는 전자 시스템(10)을 도시하는 블록도이다. 시스템(10)은 내부 섹션(100) 및 외부 섹션(101)을 갖는 것으로 도시된다. 외부 섹션(101)은 디바이스 내의 내부 섹션(100)에 일반적으로 연결된다. 시스템(10)의 도시된 컴포넌트들은 버스(102)를 통해 연결된다. SRAM 메모리 블록(103)은 시스템 클록을 이용하는 다양한 조합적인 논리 컴포넌트들 및 래치들을 포함하는 논리 블록(104)에 로컬 메모리를 제공한다. DRAM 메모리 블록(105)은, 로컬, 그러나 내부 섹션(100)의 처리 코어의 외부에 있는, 시스템(10)에 대한 보다 높은-볼륨의 랜덤 액세스 저장소로 외부 섹션(101)에 제공된다. 시스템(10)은 또한 플래시 비-휘발성 메모리(NVM)(106)를 포함한다.

도 1에 도시된 예의 목적으로, 시스템(10)은 모바일 폰에서 사용하기 위한 시스템으로서 기술될 것이다. 시스템(10)의 모바일 폰이 대기 모드로 진입할 때, SRAM(103) 및/또는 로직(104)에 현재 저장되어 있는 모든 상태 정보는 동일한 패키지 상에서 DRAM(105)으로 이동한다. 일 실시예에서, 상태 정보는 DRAM(105)으로부터 플래시 NVM(106) 내로 오프 칩(off chip) 저장될 수 있다. 이러한 경우 상태 정보는 암호화되고 이는 추가적인 시간 및 에너지를 유발한다.

따라서, 상태 정보를 위해 SRAM(103) 및 로직(104)을 스캔하고 이러한 상태 정보를 버스(102)를 통해 DRAM(105)으로 이동시키는데 모바일 폰의 배터리로부터의 전력이 이용된다. 그 다음 추가적인 전력이 버스(102)를 통해 DRAM(105)로부터 플래시 NVM(106)으로 상태 정보를 이동시키는데 이용된다. 전통적으로, 버스를 통한 데이터의 송신에 의해 소비되는 전력의 양은 버스의 길이의 함수이다. 따라서 상당한 양의 전력이 모든 상태 정보를 이동시키기 위해 배터리로부터 유출(drain)되고 있다. 또한, 플래시 메모리가 SRAM 및 DRAM 메모리들보다 기록하기에 훨씬 느리기 때문에, 이러한 프로세스는 모바일 폰 기능에 비해 상당한 양의 시간을 필요로 한다. 이는 대기 처리 동안의 유일한 전력과 시간이 아니다. 시스템(10)의 모바일 폰이 다시 파워 업 할 때, 다시 플래시 NVM(106)으로부터 DRAM(105)로(NVM(106)이 실제로 사용되는 경우), 그리고 DRAM(105)으로부터 SRAM(103) 및 로직(104)으로, 상태 정보를 재-설치하기 위해 다시 배터리로부터 전력이 유출된다. 따라서, SRAM(103) 또는 로직(104)에 상태를 유지하기 위해 전력이 더 이상 사용되지 않기 때문에 시스템(10)의 대기 모드는 더 적은 전력을 소비할 수 있지만, 정보를 앞뒤로 전달하는데 사용되는 상당한 시간은 별도로 하더라도, DRAM(105) 및 가능하게는 플래시 NVM(106)으로 그리고 이로부터 상태 정보를 전달하면서 상당한 양의 전력이 사용된다.

본 개시내용의 대표적인 실시예들은, 적어도 하나의 기능 유닛 및 상기 적어도 하나의 기능 유닛에 결합되는 자기저항 랜덤 액세스 메모리(MRAM) 블록을 포함하는 컴퓨팅 시스템들에 관한 것이다. MRAM 블록은 상기 기능 유닛의 파워 다운 상태 동안 상기 기능 유닛의 기능 상태를 저장하도록 구성된다.

본 개시내용의 추가적인 대표적 실시예들은, 컴퓨팅 시스템의 하나 이상의 기능 유닛들로 하여금 대기(standby) 상태로 진입하도록 요청하는 대기 신호를 수신하는 단계, 상기 대기 신호를 수신하는 것에 응답하여, 상기 기능 유닛들에 결합되는 자기 랜덤 액세스 메모리(MRAM)에 상기 기능 유닛들의 현재 동작 상태 중 적어도 일부를 저장하는 단계, 및 상기 현재 동작 상태가 저장된 후 전력 공급원으로부터 상기 기능 유닛들로의 전력을 제거하는 단계를 포함하는 방법들에 관한 것이다.

본 개시내용의 또 다른 대표적 실시예들은, 컴퓨팅 시스템의 하나 이상의 기능 유닛들로 하여금 대기 상태로 진입하도록 요청하는 대기 신호를 수신하기 위한 수단, 상기 대기 신호에 응답하여, 이에 결합되는 자기 랜덤 액세스 메모리에 상기 기능 유닛들의 현재 동작 상태 중 적어도 일부를 저장하기 위한 수단, 및 상기 현재 동작 상태가 저장된 후 상기 기능 유닛들로부터 전력을 제거하기 위한 수단을 포함하는 시스템들에 관한 것이다. 상기 시스템들은 상기 대기 모드에 있는 상기 하나 이상의 기능 유닛들로 하여금 동작 모드로 진입하도록 요청하는 웨이크-업 신호를 수신하기 위한 수단, 상기 웨이크-업 신호에 응답하여, 상기 대기 모드에 있는 상기 기능 유닛들로 상기 전력을 회복시키기 위한 수단; 및 상기 현재 동작 상태를 상기 기능 유닛들로 복원시키기 위한 수단을 더 포함한다.

상기 내용은 뒤따르는 본 발명의 상세한 설명이 보다 잘 이해될 수 있도록 본 발명의 특징들 및 기술적 장점들을 다소 광범위하게 개괄하였다. 본 발명의 청구범위의 주제를 형성하는 본 발명의 추가적인 특징들 및 장점들이 이제부터 기술될 것이다. 개시된 개념 및 특정 실시예들은 본 발명의 동일한 목적들을 수행하기 위한 다른 구조들을 수정 또는 설계하기 위한 기초로서 손쉽게 이용될 수 있음을 당업자는 인식해야 한다. 또한 이러한 균등한 구조들은 첨부된 청구범위에서 제시되는 것과 같은 본 발명의 사상 및 범위를 벗어나지 않음을 당업자는 인식해야 한다. 추가적인 목적들 및 장점들과 함께, 본 발명의 특징이라고 여겨지는 신규한 특징들은, 조직화 및 동작의 방법에 관해, 첨부되는 도면들과 함께 고려될 때 다음의 설명으로부터 보다 잘 이해될 것이다. 그러나, 각각의 도면들은 예시 및 설명의 목적으로만 제공된 것이고 본 발명의 제한들을 규정하는 것으로 의도되지는 않음이 명시적으로 이해되어야 한다.

본 개시내용의 보다 완전한 이해를 위해, 이제 첨부된 도면들과 관련하여 취해지는 다음 설명들에 대한 참조가 이루어지고, 도면에서:
도 1은 플래시 비-휘발성 메모리를 이용하는 기존 메모리 구성을 특징으로 하는 전자 시스템을 도시하는 블록도이다.
도 2는 본 개시내용의 교시들에 따라 구성되는 전자 시스템의 블록도 도시이다.
도 3은 본 개시내용의 교시들에 따라 구성되는 또 다른 전자 시스템을 도시하는 블록도이다.
도 4는 본 개시내용의 교시들에 따라 구성되는 추가적인 전자 시스템을 도시하는 블록도이다.
도 5는 본 개시내용의 교시들에 따라 구성되는 또 다른 추가적인 전자 시스템을 도시하는 블록도이다.
도 6은 본 개시내용의 교시들에 따라 구성되는 전자 시스템의 측면도를 도시하는 개략도이다.
도 7은 본 개시내용의 교시들에 따라 구성되는 전자 시스템을 도시하는 블록도이다.
도 8은 본 개시내용의 교시들에 따라 다양한 실시예들을 구현하도록 실행되는 예시적인 블록들을 도시하는 흐름도이다.

이제 도 2를 참조하면, 본 개시내용의 일 실시예에 따라 구성된 전자 시스템(20)에 대한 블록도가 도시된다. 전자 시스템(20)은 내부 섹션(200), 및 외부 섹션(201)을 포함하고, 내부 섹션(200)에서는 특정 특징 또는 전자 시스템(20)의 기능에 내부적인 처리 동작들이 수행되며, 외부 섹션(201)은 내부 섹션(200)에 연결되고 입출력(I/O), 보다 긴 텀(term)의 랜덤 액세스 저장소(예를 들어, DRAM 블록(205)) 등과 같은 다양한 기능들을 제공하며, 이러한 다양한 기능들은 내부 섹션(200)의 외부에서 수행되거나 수행되도록 의도된다. 전자 시스템(20)은 다양한 특징들 및 기능들을 제공하는 여러 내부 섹션들 또는 기능 블록들(예를 들어 내부 섹션(200))을 가질 수 있다.

전자 시스템(20)은 또한 내부 비-휘발성 메모리를 제공하는 스핀 토크 전달(STT) 자기 랜덤 액세스 메모리(MRAM) 블록(206)을 제공한다. STT MRAM 블록(206)은 그것의 메모리를 유지하기 위해 자극(magnetic polarity)을 이용하고 전하 저장을 이용하지는 않는다. 그러므로, 전력 공급원(208)이 STT MRAM 블록(206)으로부터 연결해제될 때, 메모리 상태는 보유되는데 이는 전력 공급원(208)으로부터의 전류 또는 전하 또는 전력에 의존하지 않고 이러한 자성이 유지되기 때문이다. 따라서, 내부 섹션(200)이 대기 상태로 진입할 때, SRAM(203) 및 로직(204)으로부터의 상태 정보는 STT MRAM 블록(206)에 저장된다. 또한 STT MRAM 블록(206)이 내부 섹션(200) 내에 있기 때문에, 버스(202)를 통해 데이터를 전달하는데 소비되는 전력의 양은 전자 시스템(10)(도 1)에 대해 소비되는 것보다 작다. STT MRAM 블록(206)은 또한 하드 드라이브 또는 플래시 메모리, 예를 들어 전자 시스템(10)(도 1)의 플래시 NVM(106)과 같은 외부 비-휘발성 메모리보다 훨씬 빠르게 판독하고 기록한다. 그러므로, STT MRAM 블록(206)에 정보를 기록하는데 소요되는 시간의 양이 훨씬 작고 따라서 훨씬 많은 전력이 절감된다.

일단 상태 정보가 STT MRAM 블록(206)으로 전달되면, 전력 공급원(208)으로부터의 전력의 전부 또는 실질적인 전부가 내부 섹션(200)으로부터 제거될 수 있는데, 이는 STT MRAM 블록(206)이 그것의 데이터를 유지하기 위해서 전력을 필요로 하지 않기 때문이다. 내부 섹션(200)이 다시 파워 업 할 때, 전력 공급원(208)은 회복되고 상태 정보는 STT MRAM 블록(206)으로부터 다시 SRAM(203) 및 로직(204)으로 리-로드(re-load)된다. 또한, 버스(202) 상에서 이동하는 거리가 더 짧고 STT MRAM 블록(206)이 데이터를 판독 및 기록하는 속도가 더 빠르기 때문에, 애플리케이션의 처리가 사용자에게 훨씬 더 즉각적인 방식이라 보이는 방식으로 계속되어 대기 상태 동안 상당한 양의 전력이 보존될 수 있도록, 상태 정보는 신속히 SRAM(203) 및 로직(204)으로 다시 로드된다.

동작 시에, 전자 시스템(20)은 모바일 폰이다. 내부 섹션(200)은 모바일 폰의 멀티미디어 섹션이다. 사용자가 멀티미디어 섹션에서 작업하고 있는 동안 모바일 폰으로 전화 호출이 오는 경우, 이러한 섹션은 내부 섹션(200)으로의 전력 공급원(208)을 턴 오프함으로써 전력-컬랩스되고 사용자가 전화를 받는 동안 대기 모드에 놓여 진다. 그 다음 사용자의 전화 호출을 용이하게 하는 전화 통신 기능은 전자 시스템(20)의 또 다른 내부 섹션(미도시)에 의해 구현될 것이다. 이러한 호출이 완료되고 사용자가 멀티미디어 섹션에서 그 또는 그녀의 작업으로 복귀하기를 원할 때, 위에서 언급된 것처럼 내부 섹션(200)은 전력 공급원(208)을 복원함으로써 파워 업 된다. 그러나 그것의 대기 기간 동안, 내부 섹션(200) 내에서 사실상 어떠한 전력 누출 또는 소비도 발생하지 않는데 이는 STT MRAM 블록(206)이 멀티미디어 처리에 관해 상태 정보를 유지하기 위해 대기 상태 동안 전력이 요구되지 않기 때문이다.

본 개시내용의 추가적인 그리고/또는 대안적인 실시예에서, 데이터 이동기 블록(207)이 내부 섹션(200)에 추가된다. 데이터 이동기 블록(207)은 특히 SRAM(203)으로부터 STT MRAM(206)으로 데이터를 이동시키는 임무를 부여받는다. 데이터 이동기 블록(207)은 SRAM(203)으로부터 STT MRAM(206)으로 다시 역으로 데이터를 이동시킬 때 차례로 나열되는(sequenced through) 주소들의 리스트를 포함한다. 데이터 이동기 블록(207)의 포함은 데이터의 전달이 보다 신속하게 발생할 수 있게 한다.

도 3은 본 개시내용의 일 실시예에 따라 구성된 전자 시스템(30)을 도시하는 블록도이다. 도시된 실시예에서, 전자 시스템(30)은 디지털 미디어 플레이어를 포함한다. 전자 시스템(30)은 전자 시스템(20)(도 2)과 유사하고, 내부 섹션(300), 외부 섹션(301), 및 각각의 시스템 컴포넌트들을 결합시키는 버스(302)를 포함한다. 내부 섹션(300)은 SRAM 블록(303) 및 MRAM 블록(306)을 포함한다. 외부 섹션(301)은 DRAM 블록(305)을 포함한다. 전자 시스템(30)은 또한 멀티-코어 로직(304)을 포함한다. 멀티-코어 로직(304)은 전자 시스템(30)을 위해 데이터의 병렬적 또는 협력적 처리를 다루는 다수의 로직 코어들(304-1 내지 304-N)을 포함한다. 내부 섹션(300)은 스위치(308)를 통해 내부 섹션(300)에 결합되는 전력 공급원에 의해 전력 공급된다.

내부 섹션(300)이 대기 상태로 파워 다운됨에 따라 SRAM(303) 및 멀티-코어 로직(304) 내에 존재하는 상태 정보는 신속하게 MRAM 블록(306) 내에 저장된다. 동작 시에, MRAM 블록(306)을 가진 임의의 특정 블록들은 로직 코어들(304-1 내지 304-N) 중 특정 코어와 연관될 수 있다. 또한 MRAM 블록(306)의 MRAM 엘리먼트들이 데이터를 판독 및 기록하는 속도, 및 상태 정보가 SRAM(303)/멀티-코어 로직(304)과 MRAM 블록(306) 사이를 이동하는 버스(302)의 보다 짧은 버스 길이 때문에, 전자 시스템(10)(도 1)에서보다 더 적은 양의 전력이 내부 섹션(300)의 상태를 저장하는데 소비된다. 일단 상태가 저장되면, 전력 공급원(307)은 대기 상태 동안 스위치(308)를 개방시킴으로써 내부 섹션(300)으로부터 그 다음에 제거될 수 있다. 따라서, 사실상 어떠한 전력 누출 또는 소비도 대기 상태 동안 발생하지 않는다. 내부 섹션(300)이 대기 상태로부터 웨이크 업 될 때, 스위치(308)가 다시 닫히고, 전력 공급원(307)으로부터 전력을 복구한다. 역의 프로세스가 SRAM(303) 및 멀티-코어 로직(304)으로 상태 정보를 복원시키고 내부 섹션(300)은 대기 상태로 진입할 때와 동일한 지점에서 처리를 계속한다.

도 2 및 도 3에 도시된 실시예들은 동일한 내부 섹션에서 함께 결합된 별개 컴포넌트들에서 비휘발성 자기 메모리의 이용을 보여준다. 그러나, 본 개시내용의 추가적인 그리고/또는 대안적인 실시예들은 비휘발성 자기 메모리들이 로직 코어들과 동일한 실리콘 기판으로 통합될 수 있음을 제공한다.

도 4는 본 개시내용의 일 실시예에 따라 구성된 전자 시스템(40)을 도시하는 블록도이다. 도시된 실시예에서, 전자 시스템(40)은 데스크탑 컴퓨터이다. 전자 시스템(40)은 내부 섹션(400) 및 외부 섹션(401)을 포함한다. 외부 섹션(401)은 DRAM 블록(405)을 포함한다. 내부 섹션(400)은 SRAM 블록(403) 및 멀티-코어 로직(404)을 포함하고 스위치(408)를 통해 내부 섹션(400)에 결합된 전력 공급원(407)에 의해 전력 공급된다. 멀티-코어 로직(404)은 각각의 로직 코어들(404-1 내지 404-N)에 내장된(embedded) MRAM(406)을 포함한다. 기존 칩 기술의 바람직한 확장성 및 호환성 때문에, MRAM(406)은 2개 만큼이나 적은 마스크들의 추가와 함께 멀티-코어 로직(404)의 실리콘 기판 내로 직접 내장될 수 있다. 대조적으로, 로직 코어 실리콘 기판 내로 플래시 메모리를 내장시키는 것은 일반적으로 다른 로직을 제조하는데 전통적으로 이용되는 마스크들의 수보다 10개 이상만큼이나 많은 추가적인 마스크들을 이용한다. 일 실시예에서, 내장된 MRAM(406)은 로직 코어들(404-1 내지 404-N) 중의 일부에서 공유되고, 단지 실제적으로 이러한 로직 코어들(404-1 내지 404-N) 중의 일부에 내장된다.

내장된 MRAM(406)을 이용하면, 상태 정보를 전달하는데 소비되는 전력은 버스(402)를 통해 상태 정보 전부를 전달해야 하는 것보다 훨씬 적다. 더욱이, 내장된 MRAM(406)이 온-칩이기 때문에, 입출력 경로들의 수는 컴포넌트들 간에 오프-칩으로 이동할 때만큼 제한되지는 않는다. 따라서, 온-칩 버스의 대역폭이 버스(402)보다 훨씬 높기 때문에 데이터를 전달하는데 있어서의 지연이 감소된다. 내부 섹션(400)이 대기 상태로 진입할 때, 현재 동작 상태를 구성하는 데이터는 내장된 MRAM(406) 상에 저장되고 전력 공급원(407)은 셧 오프되며 스위치(408)를 개방함으로써 내부 섹션(400)으로부터 격리된다. 내부 섹션(400)이 웨이크 업 할 때, 스위치(408)는 닫히고 전력 공급원(407)이 턴 온되어, 내부 섹션(400)의 컴포넌트들을 파워 업한다. 현재 동작 상태에 대한 데이터는 SRAM(403) 블록 및 멀티-코어 로직(404)으로 복원된다. 그러므로 판독 프로세스 및 기록 프로세스에 대한 전력 소비 및 시간은 크게 감소된다.

도 5는 본 개시내용의 일 실시예에 따라 구성된 전자 시스템(50)을 도시하는 블록도이다. 전자 시스템(50)은 버스(502)를 통해 SRAM 블록(500)과 결합되는 싱글-코어 로직(501)을 갖도록 구성된다. 멀티-코어 로직(404)(도 4)과 유사하게, MRAM 블록(503)이 싱글-코어 로직(501)의 실리콘 기판 내로 직접 내장된다. 싱글-코어 로직(501) 내에 MRAM(503)의 내장은 멀티-코어 로직(404)(도 4)에 관해 기술된 것처럼 유익한 관계를 제공한다. 증가된 입출력 대역폭 및 결과적으로 온-칩 데이터 송신에 있어서의 증가된 효율성 때문에 처리 시간 및 전력이 보존된다. 전자 시스템(50)이 대기 상태로 진입할 때, 전력은 전자 시스템(50)으로부터 완전히 제거될 수 있고 상태는 MRAM(503)에 여전히 보유될 것이다.

MRAM 컴포넌트들이 하부 로직 회로의 기판 내로 내장될 때, 이러한 내장을 용이하게 하기 위해 하부 로직 구성에 대해 MRAM 구성이 설계된다. 자신의 칩들 내에 제조되는 MRAM 블록들은 특히 MRAM 컴포넌트들의 동작을 최적화하기 위해 설계될 수 있다. 따라서, 로직 컴포넌트들의 실리콘 기판 내로 MRAM을 직접 내장시키는 것이 임의의 데이터 전달의 속도 및 효율성을 증가시키는 한편, MRAM-전용 칩은 내장된 MRAM보다 훨씬 빠르고 효율적으로 판독 및 기록하도록 설계될 수 있다. 각각의 이러한 실시예는 시스템 설계자의 요구되는 동작에 따라 자체적인 이점들을 가질 것이다. 일 실시예에서, 내장된 MRAM 및 버스를 통해 부착된 단독형 MRAM 블록들(예를 들어 도 3) 양자 모두가 양자 모두의 구성들의 이점들을 성취하기 위해 제공된다.

도 6은 본 개시내용의 일 실시예에 따라 구성된 전자 시스템(60)의 측면도를 도시하는 개략도이다. 전자 컴포넌트(60)는 로직 칩(600)의 상부에 적층된(stacked) MRAM 칩(601)을 포함하는 집적 회로이다. MRAM 칩(601)은 일련의 칩간 커넥터들(602)을 통해 로직 칩(600)에 연결되고, 이러한 커넥터들은 도시된 실시예에서 쓰루 실리콘 비아(TSV)들(603) 및 커넥터 패드들(604)을 포함한다. TSV들(603)은 신호들이 로직 칩(600)으로부터 MRAM 칩(601)으로 직접 송신될 수 있게 한다. 다른 실시예에서(미도시) 패키지 내에 적층된 MRAM 및 로직 칩들은 TSV들 대신에 와이어 본드들을 이용하여 상호연결된다. 양자의 실시예들에서, 버스(102)를 통해 데이터를 송신하는 도 1의 전자 시스템(10)에서 나타나는 송신 전력 소비에 비해 전력 절감은 크게 증가된다. 도 2 내지 도 5에 관해 기술된 것처럼, MRAM 칩(601)은 전력이 제거될 때에도 정보를 저장하고 이러한 정보를 유지할 수 있다. 따라서, 전자 시스템(60)의 동작은 로직 칩(600)으로부터 정보의 안정적인 비-휘발성 저장을 제공한다.

전자 컴포넌트(60)의 적층된-칩 구성은 도 2 내지 도 5에서 기술된 MRAM 및 로직 코어들의 조합된 동작과 유사한 동작을 제공한다. 실제로, 추가적인 그리고/또는 대안적인 실시예들을 생성하기 위해서, 전자 컴포넌트(60)는 다른 MRAM-로직 구성들을 대체할 수 있다. 예를 들어, 전자 컴포넌트(60)는 도 2의 로직(204) 및 STT MRAM(206)을 대체할 수 있다; 그것은 도 3의 각각의 MRAM 블록들(306) 및 각각의 로직 코어들(304-1 내지 304-N)을 대체할 수 있다; 그것은 도 4의 각각의 로직 코어들(404-1 내지 404-N) 및 내장된 MRAM 블록들(406)을 대체할 수 있다; 그리고 그것은 도 5의 로직(501) 및 내장된 MRAM(503)을 대체할 수 있다. 따라서 본 개시내용의 다양한 실시예들은 특정 전자 시스템들에 관한 MRAM 블록들의 어떠한 특정 구성으로도 제한되지 않는다.

이제 도 7을 참조하면, 도 7은 본 개시내용의 일 실시예에 따라 구성된 전자 시스템(70)을 도시하는 블록도이다. 전자 시스템(70)은 멀티-코어 로직 블록(700), RAM 블록(701), 및 STT MRAM 블록(702)이다. 도 7에 도시된 전자 시스템(70)의 실시예에서, STT MRAM 블록(702)은 단지 RAM 블록(701)에 대한 상태 정보를 저장하기 위해 이용된다. 멀티-코어 로직 블록(700) 내의 상태 정보는 각각의 래치들(703 및 706) 내의 비-휘발성 메모리 내에 저장된다. 이러한 비-휘발성 메모리 래치 저장의 기초를 이루는 기술은 공동-양도되고, 공동-계류중이며, 변호사 명부 번호 80103인, 발명의 명칭이 "NON-VOLATILE STATE RETENTION LATCH"인, 특허 출원 번호 XX/XXX,XXX호에서 더 상세하게 기술되며, 이러한 출원의 개시내용은 참조에 의해 전체적으로 본원에 통합된다.

멀티-코어 로직 블록(700)은 조합적인 로직 블록들(704 및 705)과 결합된 래치들(703 및 706)을 포함한다. 비휘발성 메모리들(707 및 708)에 대해, 통합된 특허 출원에서 기술되는 비휘발성 자기 메모리 구성들을 이용함으로써, 전력이 전자 시스템(70)으로부터 제거되는 동안 RAM 블록(701) 내에 포함된 상태 정보 및 멀티-코어 로직 블록(700) 내에 포함된 상태 정보 양자 모두는 저장되고 유지될 수 있다. 따라서, 전자 시스템(70)은 절전 대기 상태로 진입할 수 있는 한편, 사용자가 시스템을 웨이크 업 시키려고 결정할 때 인스턴트-온(instant-on)으로 상태 정보를 여전히 유지할 수 있다. 그러므로, 어떠한 전력도 STT MRAM 블록(702) 또는 멀티-코어 로직 블록들(700) 내의 비휘발성 메모리들(707 및 708)에 의해 요구되지 않기 때문에 전자 시스템(70)이 대기 모드에 있는 동안 전력이 거의 소비 또는 누출되지 않거나 전혀 소비 또는 누출되지 않는다.

도 8은 본 개시내용의 일 실시예를 구현하도록 실행되는 예시적인 블록들을 도시하는 흐름도이다. 블록(800)에서, 컴퓨팅 시스템의 하나 이상의 기능 유닛들로 하여금 대기 상태로 진입하도록 요청하는 대기 신호가 수신된다. 기능 유닛은 기본적인 기능을 수행하는 레지스터들의 세트 및 조합적 로직이다. 예를 들어, 기능 유닛들은 완전체 유닛(integer unit)들, 멀티미디어 유닛들(예를 들어, 비디오 오디오 CODEC) 등을 포함한다. 대기 신호를 수신하는 것에 응답하여, 블록(801)에서 기능 유닛들의 현재 동작 상태 중 적어도 일부가 기능 유닛들에 결합된 자기 랜덤 액세스 메모리(MRAM)에 저장된다. 블록(802)에서 현재 동작 상태가 저장된 후 전력은 하나 이상의 기능 유닛들로부터 제거된다. 블록(803)에서, 대기 모드에 있는 기능 유닛들로 하여금 동작 상태로 진입하도록 요청하는 웨이크-업 신호가 수신된다. 웨이크-업 신호를 수신하는 것에 응답하여, 블록(804)에서 전력 공급원으로부터 대기 모드에 있는 기능 유닛들로 전력이 회복된다. 현재 동작 상태는 블록(805)에서 기능 유닛들로 복원된다.

본 개시내용의 예시된 실시예들은 모바일 폰, 디지털 미디어 플레이어, 및 데스크탑 컴퓨터로서 식별되었지만, 다양한 실시예들은 이러한 구현들로 제한되지 않음에 주목해야 한다. 본 개시내용은 어떤 것을 처리하고 유지될 수 있는 처리 상태를 갖는 임의의 수의 전자 시스템들 또는 형태를 취할 수 있다.

본 개시내용의 목적을 위해, MRAM 블록은 전하 또는 전류들로서가 아닌 자기 저장 엘리먼트들에 의해 저장되는 저장 엘리먼트들이라 간주된다. 자기 엘리먼트들은 일반적으로 얇은 절연막에 의해 분리된 2개의 강자성 플레이트들로 형성되고, 이들 각각은 자기장을 보유할 수 있다. 일 실시예에서, 상기 2개의 플레이트들 중 하나는 특정 극성으로 설정된 영구 자석이다. 나머지 플레이트의 자기장은 외부 필드의 자기장과 일치시키기 위해 변경되도록 구성될 수 있다. MRAM 블록은 이러한 "셀들"의 그리드로 만들어진다.

본원에서 제시된 몇몇 실시예들은 자기 랜덤 액세스 메모리, 더 구체적으로는 스핀 토크 전달(STT) 랜덤 액세스 메모리에 관해 기술되지만, 기술된 특징들은 상-변화 랜덤 액세스 메모리(PCRAM), 저항-기반 랜덤 액세스 메모리(R-RAM), 또는 비-휘발성 방식으로, 즉 유지 전력(sustaining power) 없이 저항-기반 전기적 프로그램가능 메모리 상태를 저장할 수 있는 임의의 디바이스를 포함하는 디바이스들에도 마찬가지로 적용되는 것으로 예상될 수 있고, 이는 전기적, 자기적, 전자기적(예를 들어, 광학적), 또는 이러한 물리적 효과들의 조합에 의해서든지 다수의 상태들로 다시 프로그램 가능(reprogrammable)하다.

본 발명 및 이의 장점들이 상세하게 기술되었지만, 첨부된 청구범위에 의해 규정되는 본 발명의 사상 및 범위로부터 벗어나지 않고 다양한 변화들, 대체들 및 변경들이 이루어질 수 있음을 이해해야 한다. 예를 들어, 이전의 기재가 DRAM 또는 비-휘발성 RAM과 같은 특정 유형의 메모리를 대체하는 것으로 논의되었지만, 본 개시내용은 이러한 실시예들로 제한되지 않는다. 오히려, MRAM 만이 메모리의 각 유형 중 몇몇 부분을 대체하고, 메모리의 각 유형 중 일부들은 필요에 의해 남아 있을 수 있다. 또한 본 출원의 범위는 본 명세서에서 기술된 프로세스, 기계, 제조물, 물질의 조성, 수단, 방법들, 단계들로 제한되도록 의도되지는 않는다. 당업자가 본 발명의 개시내용으로부터 손쉽게 인식할 것처럼, 본원에서 기술된 대응하는 실시예들과 실질적으로 동일한 결과를 달성하거나 실질적으로 동일한 기능을 수행하는, 현재 존재하거나 이후 발전될 프로세스들, 기계들, 제조물, 물질의 조성들, 수단, 방법들, 또는 단계들이 본 발명에 따라 활용될 수 있다. 따라서, 첨부된 청구범위는 이의 범위 내에 이러한 프로세스들, 기계들, 제조물, 물질의 조성들, 수단, 방법들 또는 단계들을 포함하도록 의도된다.

Claims

컴퓨팅 시스템으로서,
적어도 하나의 기능 유닛; 및
상기 적어도 하나의 기능 유닛에 결합되는 자기저항 랜덤 액세스 메모리(MRAM) 블록
을 포함하고, 상기 MRAM 블록은 상기 적어도 하나의 기능 유닛의 파워 다운 상태 동안 상기 적어도 하나의 기능 유닛의 기능 상태를 저장하도록 구성되는,
컴퓨팅 시스템.
제 1 항에 있어서,
상기 적어도 하나의 기능 유닛 및 상기 MRAM 블록에 결합되는 랜덤 액세스 메모리(RAM) 블록을 더 포함하고, 상기 RAM 블록은 상기 적어도 하나의 기능 유닛의 파워 온 상태 동안 상기 적어도 하나의 기능 유닛의 기능 상태 중 일부를 저장하도록 구성되고, 상기 MRAM 블록은 상기 파워 다운 상태 동안 상기 일부를 저장하도록 더 구성되는,
컴퓨팅 시스템.
제 2 항에 있어서,
상기 RAM에 위치되는 상기 기능 상태의 일부를 상기 파워 다운 상태 동안 상기 MRAM 블록으로 전달하도록 구성되는 데이터 이동기(mover) 블록을 더 포함하는,
컴퓨팅 시스템.
제 1 항에 있어서,
상기 MRAM 블록은 스핀 토크 전달(STT) MRAM 블록인,
컴퓨팅 시스템.
제 1 항에 있어서,
상기 기능 상태는 상기 적어도 하나의 기능 유닛의 상기 기능 상태를 표현하는 다수의 데이터를 포함하는,
컴퓨팅 시스템.
제 1 항에 있어서,
상기 MRAM 블록은 STT MRAM 칩을 포함하고 상기 적어도 하나의 기능 유닛은 적어도 하나의 기능 유닛 칩을 포함하며, 상기 STT MRAM 칩 및 상기 적어도 하나의 기능 유닛 칩은 서로의 위에 적층(stack)되고 하나 이상의 도전성 본딩 패드들과 함께 본딩되는,
컴퓨팅 시스템.
제 1 항에 있어서,
상기 MRAM 블록은 상기 적어도 하나의 기능 유닛의 제조 동안 상기 적어도 하나의 기능 유닛의 실리콘 기판 내로 상기 MRAM 블록을 내장(embed)시킴으로써 상기 적어도 하나의 기능 유닛에 결합되는,
컴퓨팅 시스템.
제 1 항에 있어서,
상기 MRAM 블록은 상기 컴퓨팅 시스템 상의 전송 버스를 통해 상기 적어도 하나의 기능 유닛에 결합되는,
컴퓨팅 시스템.
방법으로서,
컴퓨팅 시스템의 하나 이상의 기능 유닛들로 하여금 대기(standby) 상태로 진입하도록 요청하는 대기 신호를 수신하는 단계;
상기 대기 신호를 수신하는 것에 응답하여, 상기 하나 이상의 기능 유닛들에 결합되는 자기 랜덤 액세스 메모리(MRAM)에 상기 하나 이상의 기능 유닛들의 현재 동작 상태 중 적어도 일부를 저장하는 단계; 및
상기 현재 동작 상태가 저장된 후 상기 하나 이상의 기능 유닛들로부터 전력을 제거하는 단계
를 포함하는, 방법.
제 9 항에 있어서,
대기 모드에 있는 상기 하나 이상의 기능 유닛들로 하여금 동작 모드로 진입하도록 요청하는 웨이크-업 신호를 수신하는 단계;
상기 웨이크-업 신호를 수신하는 것에 응답하여, 상기 대기 모드에 있는 상기 하나 이상의 기능 유닛들로 상기 전력을 회복(restore)시키는 단계; 및
상기 현재 동작 상태를 상기 하나 이상의 기능 유닛들로 복원(reinstate)시키는 단계
를 더 포함하는, 방법.
제 9 항에 있어서,
상기 저장하는 단계는:
상기 현재 동작 상태 중 적어도 일부를 규정하는, 다수의 데이터 중의 데이터들을 위해 상기 하나 이상의 기능 유닛들의 처리 경로를 스캔하는 단계;
상기 다수의 데이터 중의 데이터들을 상기 하나 이상의 기능 유닛들로부터 상기 MRAM으로 전송하는 단계; 및
상기 현재 동작 상태 중 다른 부분을 규정하는, 상기 다수의 데이터 중의 추가적인 데이터들을 상기 하나 이상의 기능 유닛들 내에 결합되는 랜덤 액세스 메모리(RAM)로부터 상기 MRAM으로 전달하는 단계
를 포함하는, 방법.
제 11 항에 있어서,
상기 대기 모드에 있는 상기 하나 이상의 기능 유닛들로 하여금 동작 모드로 진입하도록 요청하는 웨이크-업 신호를 수신하는 단계;
상기 웨이크-업 신호에 응답하여, 상기 대기 모드에 있는 상기 하나 이상의 기능 유닛들로 상기 전력을 회복시키는 단계;
상기 다수의 데이터 중의 데이터들을 상기 MRAM으로부터 상기 하나 이상의 기능 유닛들의 상기 처리 경로로 로딩하는 단계; 및
상기 다수의 데이터 중의 추가적인 데이터들을 상기 MRAM으로부터 상기 RAM으로 복원시키는 단계
를 더 포함하는, 방법.
제 9 항에 있어서,
상기 저장하는 단계는:
상기 하나 이상의 기능 유닛들의 처리 경로에 위치되는 상기 현재 동작 상태 중 적어도 일부를 규정하는, 다수의 데이터 중의 데이터들을 상기 처리 경로 내의 하나 이상의 래치들과 연관되는 하나 이상의 자기 메모리들에 저장하는 단계; 및
상기 현재 동작 상태 중 다른 부분을 규정하는, 상기 다수의 데이터 중의 추가적인 데이터들을 상기 하나 이상의 기능 유닛들 내에 결합되는 랜덤 액세스 메모리(RAM)로부터 상기 MRAM으로 전달하는 단계
를 포함하는, 방법.
제 13 항에 있어서,
상기 대기 모드에 있는 상기 하나 이상의 기능 유닛들로 하여금 동작 모드로 진입하도록 요청하는 웨이크-업 신호를 수신하는 단계;
상기 웨이크-업 신호에 응답하여, 전력 공급원으로부터 상기 대기 모드에 있는 상기 하나 이상의 기능 유닛들로 상기 전력을 회복시키는 단계;
상기 다수의 데이터 중의 데이터들을 상기 하나 이상의 자기 메모리들로부터 상기 하나 이상의 기능 유닛들의 상기 처리 경로로 로딩하는 단계; 및
상기 다수의 데이터 중의 추가적인 데이터들을 상기 MRAM으로부터 상기 RAM으로 복원시키는 단계
를 더 포함하는, 방법.
제 9 항에 있어서,
상기 전력을 제거하는 단계는:
상기 하나 이상의 기능 유닛들에 결합되는 전력 공급원을 스위치 오프 시키는 단계; 및
상기 전력 공급원과 상기 하나 이상의 기능 유닛들 사이에 개방 회로를 생성하는 단계
중 하나 또는 양자 모두를 포함하는, 방법.
시스템으로서,
컴퓨팅 시스템의 하나 이상의 기능 유닛들로 하여금 대기 상태로 진입하도록 요청하는 대기 신호를 수신하기 위한 수단;
상기 대기 신호에 응답하여, 상기 하나 이상의 기능 유닛들에 결합되는 자기 랜덤 액세스 메모리(MRAM)에 상기 하나 이상의 기능 유닛들의 현재 동작 상태 중 적어도 일부를 저장하기 위한 수단;
상기 현재 동작 상태가 저장된 후 상기 하나 이상의 기능 유닛들로부터 전력을 제거하기 위한 수단;
상기 대기 모드에 있는 상기 하나 이상의 기능 유닛들로 하여금 동작 모드로 진입하도록 요청하는 웨이크-업 신호를 수신하기 위한 수단;
상기 웨이크-업 신호에 응답하여, 상기 대기 모드에 있는 상기 하나 이상의 기능 유닛들로 상기 전력을 회복시키기 위한 수단; 및
상기 현재 동작 상태를 상기 하나 이상의 기능 유닛들로 복원시키기 위한 수단
을 포함하는, 시스템.
제 16 항에 있어서,
상기 저장하기 위한 수단은:
상기 현재 동작 상태 중 적어도 일부를 규정하는, 다수의 데이터 중의 데이터들을 위해 상기 하나 이상의 기능 유닛들의 처리 경로를 스캔하기 위한 수단;
상기 다수의 데이터 중의 데이터들을 상기 하나 이상의 기능 유닛들로부터 상기 MRAM으로 전송하기 위한 수단; 및
상기 현재 동작 상태 중 다른 부분을 규정하는, 상기 다수의 데이터 중의 추가적인 데이터들을 상기 하나 이상의 기능 유닛들 내에 결합되는 랜덤 액세스 메모리(RAM)로부터 상기 MRAM으로 전달하기 위한 수단
을 포함하는, 시스템.
제 17 항에 있어서,
상기 다수의 데이터 중의 데이터들을 상기 MRAM으로부터 상기 하나 이상의 기능 유닛들의 상기 처리 경로로 로딩하기 위한 수단; 및
상기 다수의 데이터 중의 추가적인 데이터들을 상기 MRAM으로부터 상기 RAM으로 복원시키기 위한 수단
을 더 포함하는, 시스템.
제 16 항에 있어서,
상기 저장하기 위한 수단은:
상기 하나 이상의 기능 유닛들의 처리 경로에 위치되는 상기 현재 동작 상태 중 적어도 일부를 규정하는, 다수의 데이터 중의 데이터들을 상기 처리 경로 내의 하나 이상의 래치들과 연관되는 하나 이상의 자기 메모리들에 저장하기 위한 수단; 및
상기 현재 동작 상태 중 다른 부분을 규정하는, 상기 다수의 데이터 중의 추가적인 데이터들을 상기 하나 이상의 기능 유닛들 내에 결합되는 랜덤 액세스 메모리(RAM)로부터 상기 MRAM으로 전달하기 위한 수단
을 포함하는, 시스템.
제 19 항에 있어서,
상기 다수의 데이터 중의 데이터들을 상기 하나 이상의 자기 메모리들로부터 상기 하나 이상의 기능 유닛들의 상기 처리 경로로 로딩하기 위한 수단; 및
상기 다수의 데이터 중의 추가적인 데이터들을 상기 MRAM으로부터 상기 RAM으로 복원시키기 위한 수단
을 더 포함하는, 시스템.
제 16 항에 있어서,
상기 전력을 제거하기 위한 수단은:
상기 하나 이상의 기능 유닛들에 결합되는 전력 공급원을 스위치 오프 시키기 위한 수단; 및
상기 전력 공급원과 상기 하나 이상의 기능 유닛들 사이에 개방 회로를 생성하기 위한 수단
중 하나 또는 양자 모두를 포함하는, 시스템.