CN102142512A - Led封装 - Google Patents

Led封装 Download PDF

Info

Publication number
CN102142512A
CN102142512A CN2011100306511A CN201110030651A CN102142512A CN 102142512 A CN102142512 A CN 102142512A CN 2011100306511 A CN2011100306511 A CN 2011100306511A CN 201110030651 A CN201110030651 A CN 201110030651A CN 102142512 A CN102142512 A CN 102142512A
Authority
CN
China
Prior art keywords
lead frame
led
lead
led chip
resinite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011100306511A
Other languages
English (en)
Inventor
渡元
清水聪
押尾博明
刀祢馆达郎
岩下和久
小松哲郎
竹内辉雄
松本岩夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN102142512A publication Critical patent/CN102142512A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01063—Europium [Eu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01065—Terbium [Tb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01066—Dysprosium [Dy]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0107—Ytterbium [Yb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

本发明提供一种LED封装。根据一个实施例，LED封装包括第一和第二引线框架、LED芯片和树脂体。第一和第二引线框架相互分开。LED芯片设置在第一和第二引线框架上方，其一个端子连接到第一引线框架，另一端子连接到第二引线框架。导线将一个端子连接到第一引线框架。树脂体包覆第一和第二引线框架、LED芯片和导线。第一引线框架包括基底部分和多个延伸部分。如从上面看到的那样，导线的接合位置位于连接在两个或多个延伸部分的根部之间的多边形区域之一内。树脂体的外观是LED封装的外观的一部分。

Description

LED封装
相关申请的交叉引用
本申请基于2010年1月29日提交的在先日本专利申请No.2010-019779和2010年8月23日提交的在先日本专利申请No.2010-186398并要求其优先权，该两件日本专利申请的全部内容结合在此以供参考。
技术领域
这里描述的各实施例总地涉及LED(发光二极管)封装。
背景技术
在传统的其上安装有LED芯片的LED封装中，为了控制光的分布以及加强从LED封装提取光的效率，提供了由白色树脂制成的杯形外壳，LED芯片安装在该外壳的底面上，透明的树脂被填充到该外壳内以掩埋LED芯片。该外壳通常由基于聚酰胺的热塑树脂制成。
但是，近年来，随着LED封装的应用范围扩大，对于具有更高耐用性的LED封装的需求日益增加。另一方面，LED芯片的输出功率的增加导致了从LED芯片发出的光和热的增加，这使得密封该LED芯片的树脂部分更易于劣化。此外，随着LED封装的应用的增加，也需要进一步降低其成本。
附图说明
图1是说明根据第一实施例的LED封装的透视图；
图2A是沿图1示出的A-A’线的剖面图，图2B是沿图1示出的B-B’线的剖面图；
图3是说明第一实施例中的引线框架的平面图；
图4是说明第一实施例中的引线框架等的平面图；
图5是说明用来制造根据第一实施例的LED封装的方法的流程图；
图6A到8B是说明用于制造根据第一实施例的LED封装的方法的过程剖面图；
图9A是说明第一实施例中的引线框架片的平面图，图9B是说明此引线框架片的元件区域的部分放大的平面图；
图10是说明树脂厚度W与引线框架的板厚度t的比率对于LED封装的外观的影响的视图，其中比率W/t的值取在水平轴上，而切片之后LED封装的外观的确定结果取在垂直轴上；
图11A-11H是说明第一实施例的变型中形成引线框架片的方法的过程剖视图；
图12是说明根据第二实施例的LED封装的透视图；
图13是说明根据第二实施例的LED封装的侧视图；
图14是说明根据第三实施例的LED封装的透视图；
图15是说明根据第三实施例的LED封装的剖视图；
图16是说明根据第四实施例的LED封装的透视图；
图17是说明根据第四实施例的LED封装的剖视图；
图18是说明根据第五实施例的LED封装的透视图；
图19是说明根据第五实施例的LED封装的剖视图；
图20是说明根据第六实施例的LED封装的透视图；
图21是说明根据第六实施例的LED封装的剖视图；
图22是说明根据第七实施例的LED封装的平面图；
图23是说明根据第七实施例的LED封装的剖视图；
图24A是说明根据第八实施例的LED封装的平面图，图24B是其剖视图；
图25是说明根据第八实施例的第一变型的LED封装的透视图；
图26A是说明根据第八实施例的第一变型的LED封装的引线框架、LED芯片和导线的平面图，图26B是说明该LED封装的底面视图，图26C是说明该LED封装的剖视图；
图27是说明根据第八实施例的第二变型的LED封装的透视图；
图28A是说明根据第八实施例的第三变型的LED封装的平面图，图28B是其剖视图；
图29A是说明根据第八实施例的第四变型的LED封装的平面图，图29B是其剖视图；
图30A是说明根据第八实施例的第五变型的LED封装的平面图，图30B是其剖视图；
图31A是说明根据第八实施例的第六变型的LED封装的平面图，图31B是其剖视图；
图32A到32E是说明用在第八实施例的第七变型中的引线框架片的元件区域的平面图；
图33是说明根据第九实施例的LED封装的上部透视图；
图34是说明根据第九实施例的LED封装的下部透视图；
图35是说明根据第九实施例的LED封装的顶视图；
图36是说明根据第九实施例的LED封装的底视图；
图37是说明根据第九实施例的LED封装的在X方向看的侧视图；
图38是说明根据第九实施例的LED封装的在Y方向看的侧视图；
图39是说明第九实施例的引线框架的平面图。
具体实施方式
总体上，根据一个实施例，LED封装包括第一和第二引线框架、LED芯片和树脂体。第一和第二引线框架相互分开。LED芯片设置在第一和第二引线框架上方，并且一个端子连接到第一引线框架，另一端子连接到第二引线框架。导线将该一个端子连接到第一引线框架。树脂体包覆第一和第二引线框架、LED芯片及导线。第一引线框架包括基底部分和多个延伸部分。如从上面看到的那样，导线的接合位置位于连接在两个或更多个延伸部分的根部之间的多边形区域之一的内部。树脂体的外观是LED封装的外观的一部分。
下面将参考附图说明实施例。
首先说明第一实施例。
图1是说明根据此实施例的LED封装的透视图。
图2A是沿图1示出的A-A’线的剖面图，图2B是沿图1示出的B-B’线的剖面图。
图3是说明此实施例中的引线框架的平面图。
图4是说明此实施例中的引线框架等的平面图。
如图1到图4所示，根据此实施例的LED封装1包括一对引线框架11和12。引线框架11和12的形状类似于平板，二者齐平且相互分开。引线框架11和12由相同的导电材料制成，示例性地以这样的结构形成，即银镀敷层被形成在铜板的上表面和下表面上。但是，在引线框架11和12的边缘表面上，不形成银镀敷层而是使得铜板露出。
下面，为了便于说明，这里引入XYZ正交坐标系统。在平行于引线框架11和12的上表面的方向中，从引线框架11到引线框架12的方向定义为+X方向。在垂直于引线框架11和12的上表面的方向中，从该引线框架来看的向上的方向，即后面说明的LED芯片14要安装处的方向定义为+Z方向。此外，正交于+X方向和+Z方向二者的方向之一被定义为+Y方向。再有，与+X方向、+Y方向和+Z方向相反的方向分别称为-X方向、-Y方向和-Z方向。再有，例如“+X方向”和“-X”方向也一并简单地称为“X方向”。
引线框架11包括一个基底部分11a，该部分在Z方向看是矩形的，从该基底部分11a延伸出四个延伸部分11b、11c、11d和11e。延伸部分11b从基底部分11a的面向+Y方向的边缘的X方向的中心向着+Y方向延伸。延伸部分11c从基底部分11a的面向-Y方向的边缘的X方向的中心向着-Y方向延伸。于是，延伸部分11b-11e从基底部分11a的三个不同侧延伸。延伸部分11b和11c的位置在X方向是相同的。延伸部分11d和11e从基底部分11a的面向-X方向边缘的两端向-X方向延伸。
与引线框架11相比，引线框架12在X方向的长度较短，在Y方向具有相同的长度。引线框架12包括一个基底部分12a，该部分在Z方向看是矩形的，从该基底部分12a延伸出四个延伸部分12b、12c、12d和12e。延伸部分12b  基底部分12a的面向+Y方向的边缘的-X方向端部朝着+Y方向延伸。延伸部分12c从基底部分12a的面向-Y方向的边缘的-X方向的端部朝着-Y方向延伸。延伸部分12d和12e从基底部分12a的面向+X方向的边缘的两端朝着+X方向延伸。于是，延伸部分12b-12e从基底部分12a的三个不同侧延伸。引线框架11的延伸部分11d和11e的宽度可以与引线框架12的延伸部分12d和12e的宽度相同或者不同。但是，如果延伸部分11d和11e的宽度不同于延伸部分12d和12e的宽度，更易于区分阳极和阴极。
在引线框架11的下表面11f上在基底部分11a的X方向的中心形成突出部11g。于是，引线框架11具有两个厚度等级。也就是说，基底部分11a的X方向的中心，即突出部11g在其上形成的部分，是相对厚板部分。基底部分11a的X方向的两端和延伸部分11b-11e是相对薄板部分。在图3中，基底部分11a的其上未形成突出部11g的部分被示出为薄板部分11t。类似地，在引线框架12的下表面12f上在基底部分12a的X方向的中心形成突出部12g。因此引线框架12也具有两个厚度等级。基底部分12a的X方向的中心相对厚，这是因为突出部12g形成在其上并形成厚板部分。基底部分12a的X方向的两端和延伸部分12b-12e是相对薄板部分。在图3中，基底部分12a的其上未形成突出部12g的部分被示出为薄板部分12t。换句话说，在基底部分11a和12a的X方向的两端的下表面上形成沿基底部分11a和12a的边缘在Y方向延伸的凹口。在图3中，引线框架11和12中相对较薄的部分，即薄板部分和延伸部分以点画线表示。
突出部11g和12g在与引线框架11和12的相对边缘分开的区域中形成，并且包含这些边缘的区域是薄板部分11t和12t。引线框架11的上表面11h和引线框架12的上表面12h相互齐平，引线框架11的突出部11g的下表面和引线框架12的突出部12g的下表面相互齐平。Z方向上每个延伸部分的上表面的位置与引线框架11和12的上表面的位置重合。因此，每个延伸部分都位于相同的XY平面上。
引线框架11的上表面11h和下表面11f以及引线框架12的上表面12h和下表面12f的粗糙度为1.2或更大。“粗糙度”是指通过数盒子法对曲线计算的分维，该曲线出现在一个包含要评估的表面的法线并且对应于此表面的截面中。例如，一个完全平的假设表面的粗糙度是“1”。具体地，由原子力显微镜测量前述的曲线。应用数盒子法，其中盒的尺寸范围是50nm到5μm，像素尺寸设置到1/100或更小。
管芯安装材料13被附着到引线框架11的上表面11h中对应于基底部分11a的区域部分。在此实施例中，管芯安装材料13可以是导电的或者绝缘的。在管芯安装材料13是导电的情况下，该管芯安装材料13示例性地由银膏、焊锡、低熔点焊料等形成。在管芯安装材料13是绝缘的情况下，该管芯安装材料13示例性地由透明树脂膏形成。
LED芯片14被设置在管芯安装材料13上。也就是说，管芯安装材料13将LED芯片14固定到引线框架11上使得LED芯片14被安装到引线框架11上。LED芯片14示例性地包括由堆叠在蓝宝石衬底上的氮化镓等制成的半导体层，示例性地被形成为长方体形状，端子14a和14b设置在其上表面上。LED芯片14示例性地通过在端子14a和端子14b之间提供一个电压来发出蓝光。
导线15的一端接合到LED芯片14的端子14a。导线15从端子14a引出到+Z方向(直接向上)并且朝着-X方向和-Z方向之间的方向弯曲，导线15的另一端接合到引线框架11的上表面11h。这样，端子14a经导线15连接到引线框架11。另一方面，导线16的一端接合到端子14b。导线16从端子14b引出到+Z方向并且朝着+X方向和-Z方向之间的方向弯曲，导线16的另一端接合到引线框架12的上表面12h。这样，端子14b经导线16连接到引线框架12。导线15和16由金属，例如金或铝形成。
如图4所示，导线15的另一端接合到引线框架11的接合位置X1位于多边形区域R1的内部，该多边形区域R1连接在延伸部分11b的根部和延伸部分11e的根部之间。此外，接合位置X1位于多边形区域R2的内部，该多边形区域R2连接在延伸部分11b、11c和11e的根部之间。另一方面，导线16的另一端接合到引线框架12的接合位置X2位于多边形区域R3的内部，该多边形区域R3连接在延伸部分12b、12c和12e的根部之间。此外，接合位置X2也位于多边形区域R4的内部，该多边形区域R4连接在延伸部分12b、12c和12d的根部之间。
再有，LED封装1包括透明树脂体17。透明树脂体17由透明树脂，例如硅树脂形成。这里，“透明”也包括半透明。透明树脂体17的外观是长方体，包覆着引线框架11和12、管芯安装材料13、LED芯片14、和导线15和16，并形成LED封装1的外观。需要注意，LED封装1的外观的其它部分由引线框架11和12的延伸部分和突出部形成。引线框架11的一部分和引线框架12的一部分在透明树脂体17的下表面和侧表面上露出。
更具体地，在引线框架11的下表面11f上，突出部11g的下表面在透明树脂体17的下表面上露出，延伸部分11b-11e的末端边缘表面在透明树脂体17的侧表面上露出。另一方面，引线框架11的整个上表面11h、下表面11f的除了突出部11g之外的区域、突出部11g的侧表面和基底部分11a的边缘表面被透明树脂体17包覆。类似地，在引线框架12中，突出部12g的下表面在透明树脂体17的下表面上露出，延伸部分12b-12e的末端边缘表面在透明树脂体17的侧表面上露出，整个上表面12h、下表面12f的除了突出部12g之外的区域、突出部12g的侧表面和基底部分12a的边缘表面被透明树脂体17包覆。在LED封装1中，在透明树脂体17的下表面上露出的突出部11g和12g的下表面是外部电极盘。如上所述，透明树脂体17从上面看的形状是矩形的，每个引线框架11和12的前述的多个延伸部分的末端边缘表面在透明树脂体17的三个不同的侧表面中相对应的一个上露出。需要注意，在本说明书中，术语“包覆(cover)”是既包括包覆物与被包覆物接触的情况也包括二者不互相接触的情况的概念。
此外，如2A和2B所示，从基底部分11a和12a的边缘表面到透明树脂体17的侧表面的最短距离W是引线框架11和12的最大厚度，即形成突出部11g和12g的部分的板厚度t的50％或更大值。例如，引线框架11和12的板厚度t是100μm，距离W是50μm或更大值，例如100μm。
大量荧光体18分散在透明树脂体17内部。每个荧光体18都是微粒，吸收从LED芯片14发出的光并且发出具有更长波长的光。例如，荧光体18吸收LED芯片14发出的部分蓝光并发出黄色光。这样，LED封装1发出蓝光，该蓝光从LED芯片14发出而不被荧光体18吸收，荧光体18发出黄色光，整体地导致发出白色光。这样的荧光体18示例性地可以为YAG:Ce。为便于说明，图1，3和后续的图没有示出荧光体18。此外，图2A和2B中，所示出的荧光体18比实际中更大且更少。
这样的荧光体18示例性地可以是基于硅酸盐的荧光体，发出黄绿色、黄色或者橙色的光。基于硅酸盐的荧光体可由下列通式表示：
(2-x-y)SrO·x(Bau，Cav)O·(1-a-b-c-d)SiO2·aP2O5bAl2O3cB2O3dGeO2:yEu2+
其中，0＜x，0.005＜y＜0.5，x+y≤1.6，0≤a，b，c，d＜0.5，0＜u，0＜v，及u+v＝1。
可替代地，基于YAG的荧光体也可以用作黄色荧光体。基于YAG的荧光体可以由下列的通式表示：
(RE1-xSmx)3(AlyGa1-y)5O12:Ce
其中0≤x＜1，0≤y＜1，RE是从Y和Gd中选择的至少一个元素。
可替代地，荧光体18可以是基于硅铝氧氮聚合材料的红色荧光体和绿色荧光体。具体地，荧光体18可以是吸收从LED芯片14发出的蓝光并发出绿光的绿色荧光体，以及吸收蓝光并发出红光的红色荧光体。基于硅铝氧氮聚合材料的红色荧光体可以例如由下列通式表示：
(M1-x，Rx)a1AlSib1Oc1Nd1
其中M是除了Si和Al之外的至少一个金属元素，特别优选的是Ca和Sr至少之一。R是发射中心元素，特别优选的是Eu。数量x，a1，b1，c1和d1满足0＜x≤1，0.6＜a1＜0.95，2＜b1＜3.9，0.25＜c1＜0.45，4＜d1＜5.7。
这样的基于硅铝氧氮聚合材料的红色荧光体的一个具体的例子如下：
Sr2Si7Al7ON13:Eu2+
基于硅铝氧氮聚合材料的绿色荧光体可以例如由下列通式表示：
(M1-x，Rx)a2AlSib2Oc2Nd2
其中M是除了Si和Al之外的至少一个金属元素，特别优选的是Ca和Sr至少之一。R是发射中心元素，特别优选的是Eu。数量x，a2，b2，c2和d2满足0＜x≤1，0.93＜a2＜1.3，4.0＜b2＜5.8，0.6＜c2＜1，6＜d2＜11。
这样的基于硅铝氧氮聚合材料的绿色荧光体的一个具体的例子如下：
Sr3Si13Al3O2N21:Eu2+
下面将说明根据此实施例的LED封装的制造方法。
图5是说明用来制造根据此实施例的LED封装的方法的流程图。
图6A到6D，7A到7C，8A和8B是说明用于制造根据此实施例的LED封装的方法的过程剖面图。
图9A是说明此实施例中的引线框架片的平面图，图9B是说明此引线框架片的元件区域的部分放大的平面图。
首先，如图6A所示，制备由导电材料制成的导电片21。此导电片21示例性地是条状铜板21a，其上表面和下表面提供有银镀敷层21b。导电片21的上表面和下表面，即银镀敷层21b的表面的粗糙度是1.20或更大值。银镀敷层21b的表面粗糙度可以通过调整银镀敷层21b的形成条件来控制。例如，在银镀敷层21b由电镀工艺形成时，通常，如果增加电流强度，如果减缓在电镀槽中传送铜板21a的馈送速率，以及如果增加电镀液体的浓度，则可增加粗糙度。
接下来，在此导电片21的上表面和下表面上形成掩膜22a和22b。选择性地在掩膜22a和22b中形成开口22c。掩膜22a和22b示例性地可以通过印刷工艺来形成。
然后，带有掩膜22a和22b的导电片21被浸入到蚀刻液体中来进行湿蚀刻。这样，在导电片21中，位于开口22c中的部分被蚀刻并被选择性地去除。这里，蚀刻量示例性地通过调整浸入时间来控制，使得在从导电片21的上表面侧和下表面侧的蚀刻分别独立地穿透导电片21之前停止蚀刻。这样，执行了从上下表面侧的半蚀刻。但是，使得从上表面侧和下表面侧这两者蚀刻的部分穿透导电片21。接下来，掩膜22a和22b被去除。
因此，如图5和6B所示，铜板21a和银镀敷层21b被选择性地从导电片21去除来形成引线框架片23。为便于说明，在图6B和后续的图中，铜板21a和银镀敷层21b不加区分地被整体示为引线框架片23。如图9A所示，例如在引线框架片23中定义了三个块B，每个块B中限定大约1000个元件区域P。如图9B所示，元件区域P以矩阵的形式安排，元件区域P之间的部分是网格状的切片区域D。在每个元件区域P中，形成包括相互分开的引线框架11和12的基本图案。在切片区域D中，保留有形成导电片21的导电材料以便连接相邻的元件区域P。
更具体地，引线框架11和引线框架12在元件区域P中相互分开。但是，属于一个元件区域P的引线框架11被连接到属于位于-X方向的相邻元件区域P(从前一元件区域P来看)的引线框架12，在这些引线框架之间形成一个开口23a，具有向+X方向突出的形状。此外，属于在Y方向上相邻的元件区域P的引线框架11经桥接器23b相互连接。类似地，属于在Y方向上相邻的元件区域P的引线框架12经桥接器23c相互连接。因此，从引线框架11和12的基底部分11a和12a，向三个方向延伸四个导电连接部分。连接部分由导电材料制成，并且从属于一个元件区域P的引线框架11或12的基底部分经切片区域D延伸到属于相邻元件区域P的引线框架11和12的基底部分。此外，使用半蚀刻来从引线框架片23的下表面侧对其进行蚀刻，以便分别在引线框架11和12的下表面上形成突出部11g和12g(见图2A和2B)。
接下来，如图5和6C所示，示例性地由聚酰亚胺制成的加强带24被贴在引线框架片23的下表面上。然后，将管芯安装材料13附着在属于引线框架片23的每个元件区域P的引线框架11上。例如，将膏状的管芯安装材料13从一个排料器排放到引线框架11，或者通过机械装置传送到引线框架11。然后，LED芯片14被安装到管芯安装材料13上。接下来，进行用于烧结该管芯安装材料13的热处理(安装硬化)。这样，在引线框架片23的每个元件区域P中，LED芯片14经管芯安装材料13被安装在引线框架11上。
下面，如图5和6D所示，例如通过超声接合，导线15的一端被接合到LED芯片14的端子14a，另一端被接合到引线框架11的上表面。此外，导线16的一端被接合到LED芯片14的端子14b，另一端被接合到引线框架12的上表面12h。因此，端子14a经导线15连接到引线框架11，端子14b经导线16连接到引线框架12。
接下来，如图5和7A所示，制备下部模板101。下部模板101与后续说明的上部模板102组合，形成一组模板，在下部模板101的上表面形成一个长方体形状的凹槽101a。另一方面，荧光体18(参见图2A和2B)在例如硅树脂的透明树脂内被混合并搅拌来制备液体或者半液体的含荧光体的树脂材料26。然后，通过一个分散器103，含荧光体的树脂材料26被提供到下部模板101的凹槽101a中。
下面，如图5和7B所示，前述的其上安装了LED芯片14的引线框架片23被附着到上部模板102的下表面，使得LED芯片14朝下。然后，上部模板102被压到下部模板101，两个模板被夹紧。这样，引线框架片23被压到含荧光体的树脂材料26。此时，含荧光体的树脂材料26包覆住LED芯片14和导线15，16，并且穿透到引线框架片23被蚀刻掉的部分中。这样，含荧光体的树脂材料26就被模塑。优选地，此模塑过程在真空环境下进行。这可防止含荧光体的树脂材料26中产生的气泡附着到引线框架片23中的半蚀刻部分。
下面，如图5和7C所示，进行热处理(模塑硬化)，引线框架片23的上表面被压到含荧光体的树脂材料26来硬化含荧光体的树脂材料26。接下来，如图8A所示，上部模板102从下部模板101被拉开。这样，包覆着引线框架片23的整个上表面和部分下表面以及掩埋着LED芯片14等的透明树脂板29就形成了。荧光体18(参见图2A和2B)分散在透明树脂板29内。接着，从引线框架片23剥去加强带24。这样，引线框架11和12的突出部11g和12g(参见图2A和2B)的下表面在透明树脂板29的表面上露出。
接下来，如图5和8B所示，通过刀片104，引线框架片23和透明树脂板29的组合体被从引线框架片23侧切开，即从-Z方向侧朝向+Z方向。这样，位于切片区域D中的引线框架片23和透明树脂板29的部分被去除。因此，位于元件区域P中的引线框架片23和透明树脂板29的部分被分割，图1到2B所示的LED封装1就制成了。顺便提及，引线框架片23和透明树脂板29的组件可以从透明树脂体29的一侧切开。
切片后的每个LED封装1中，引线框架11和12被从引线框架片23分离。此外，透明树脂板29被分成透明树脂体17。在Y方向延伸的切片区域D部分经过引线框架片23的开口23a，由此在引线框架11和12中形成延伸部分11d，11e，12d，12e。此外，通过桥接器23b的划分，在引线框架11中形成延伸部分11b和11c，通过桥接器23c的划分，在引线框架12上形成延伸部分12b和12c。延伸部分11b-11e和12b-12e的末端边缘表面在透明树脂体17的侧表面上露出。
接下来，如图5所示，在LED封装1上进行各种测试。此时，延伸部分11b-11e和12b-12e的末端边缘表面可以用作测试端子。
下面说明此实施例的功能和效果。
在此实施例中，引线框架片23与透明树脂板29的切片表面(dicing surface)直接形成LED封装1的侧表面，引线框架11和12的一部分在此侧表面上露出。因此最好采取措施来使得引线框架不从这个暴露部分开始从透明树脂体17被剥离。如果引线框架从透明树脂体被剥离来形成一个开口，那么LED封装的特性就劣化了。例如，由于形成在引线框架和透明树脂体之间的空气层，光反射效率降低；由于来自开口处的湿气等的入侵，引线框架的腐蚀一直发生；从开口入侵并到达导线的湿气等会腐蚀导线。例如，如果引线框架的银镀敷层被从开口处入侵的氧气、湿气等氧化或硫化，那么引线框架的光反射效率就降低。因此，如果引线框架被从透明树脂体剥离时，LED封装的特性和可靠性要劣化。
因此，在根据此实施例的LED封装1中，透明树脂体17包覆着引线框架11和12的下表面的某些部分和边缘表面的大部分，由此保留了引线框架11和12的外围部分。于是，可以加强引线框架11和12的可保持性，同时引线框架11和12的突出部11g和12g的下表面从透明树脂体17露出以形成外部电极盘。也就是说，在基底部分11a和12a的X方向中心形成突出部11g和12g，以便在基底部分11a和12a的下表面的X方向两端上形成沿Y方向延伸的凹口。通过使透明树脂体17穿透到此凹口中，可以牢固地保持住引线框架11和12。这使得引线框架11和12更不容易在切片的时候从透明树脂体17被剥离。此外，这可以防止由于使用LED封装1中的温度应力导致引线框架11和12从透明树脂体17分离。
此外，在此实施例中，延伸部分从引线框架11和12的基底部分11a和12a延伸。这可以防止基底部分自身在透明树脂体17的侧表面上露出并减少引线框架11和12的暴露面积。此外，可以使引线框架11和12与透明树脂体17之间的接触面积增加。因此，这可以防止引线框架11和12从透明树脂体17被剥离。此外，这可以抑制引线框架11和12的腐蚀。
从制造方法的角度看这个效果，如图9B所示，在引线框架片23中提供开口23a和桥接器23b和23c以便插入在切片区域D中，由此减少插入到切片区域D中的金属部分。这有助于切片过程，并可以抑制切片刀片的磨损。此外，在此实施例中，从每个引线框架11和12，在三个方向延伸出四个延伸部分。因此，在图6C所示的安装LED芯片14的过程中，引线框架11被相邻元件区域P中的引线框架11和12从三个方向可靠地支撑，由此获得高的可安装性。类似地，也在图6D示出的导线接合过程中，导线接合位置被从三个方向可靠地支撑。因此，例如应用在超声接合中的超声波更加不可能逃脱，并且导线可以更好地接合到引线框架和LED芯片。
特别地，在此实施例中，导线接合位置位于在两个延伸部分的根部之间连接的多边形区域内，或者位于在三个延伸部分的根部之间连接的多边形区域内。因此，导线接合位置可以被牢固地支撑。也就是说，导线15接合到引线框架11的接合位置X1位于区域R1和区域R2中，导线16接合到引线框架12的接合位置X2位于区域R3和R4中。因此，接合位置X1和X2可以被稳定地支撑。这改善了接合位置X1和X2处的导线接合性能。
这种效果总地可以如下表述。导线接合位置优选地位于连接在位于基底部分的不同侧上的多个延伸部分的根部之间的至少一个多边形区域内，更优选地，位于多个区域的交叠部分内。另一方面，导线接合位置优选地位于不被半蚀刻的区域内，即在其下表面上形成一个突出部的区域。也就是说，特别优选的情况是，导线接合位置位于多个多边形区域的交叠区域内，在该交叠区域内在其下表面上形成突出部。在此实施例中，接合位置X1位于区域R1和R2的交叠区域内，在该交叠区域中在其下表面上形成突出部11g；接合位置X2位于区域R3和R4的交叠区域内，在该交叠区域中在其下表面上形成突出部12g。这特别地改善了导线接合性能。
此外，在根据此实施例的LED封装1中，从基底部分11a和12a的边缘表面到透明树脂体17的侧表面的最短距离W是引线框架11和12的最大厚度t的50％或更大值。于是，在透明树脂体17中，位于基底部分11a和12a周围的部分在X方向或Y方向具有特定厚度，由此保证了此部分的强度。因此这可以可靠地防止此部分在切片时脱落。
下面，将参照特定的实验数据说明这种效果。
图10的图表说明树脂厚度W与引线框架的板厚度t的比率对LED封装的外观的影响，其中在水平轴上取比率W/t的值，在垂直轴上取切片之后的LED封装的外观的确定结果。
图10所示的垂直轴代表通过评估所制造出的100个LED封装的外观而获得的非缺陷比率。
如图10所示，当比率W/t为20％时，所观察到的透明树脂体17的脱落为100个LED封装中有28个，它们被确定为有缺陷的。与之相比，当比率W/t为40％、50％、70％和100％时，所有的LED封装都被确定为非缺陷的。因此，比率W/t优选地为40％或更大。但是，考虑到切片条件的变化等因素，比率W/t更优选地为50％或更大值。这里，通过由高强度的树脂来形成透明树脂体17，即便对于更低的比率值W/t，也可以防止透明树脂体17的脱落。
此外，在根据此实施例的LED封装1中，导电片21的上下表面的粗糙度是1.20或更大。因此，引线框架片23的上下表面的粗糙度为1.20或更大。这增加了引线框架片23与透明树脂板29之间的附着度，因此可以防止透明树脂体17在切片时从引线框架11和12剥离。再有，在完成后的LED封装1中，引线框架11的上表面11h和下表面11f，引线框架12的上表面12h和下表面12f的粗糙度为1.20或更大。这改善了引线框架11和12与透明树脂体17之间的附着度。这些都改善了LED封装1的可靠性。
下面将参照具体的实验数据说明这个效果。
制备了多个铜板21a，在这些铜板21a的上下表面上在不同的条件下形成银镀敷层21b。因此，制造出具有不同表面粗糙度的多个导电片21。接下来，使用这些导电片21来以前述的方法制造LED封装1。然后，通过加速的测试来评估这些LED封装1的可靠性。表1示出了评估结果。
表1
  引线框架的粗糙度  LED封装的可靠性
  1.05  ×
  1.10  △
  1.15  △
  1.20  ○
  1.25  ○
表1所示的具有粗糙度1.05的引线框架是通过在通常镀敷条件下形成银镀敷层21b得到的。另一方面，具有粗糙度为1.10或更大值的引线框架是通过在增加粗糙度的镀敷条件下形成银镀敷层21b得到的。这里，如之前说明的，完全平的假设表面的粗糙度为1。
如表1所示，随着引线框架11和12的上下表面的粗糙度的增加，引线框架与透明树脂体之间的附着度也加大，并且LED封装的可靠性更高。具体地，对于粗糙度1.05，LED封装的可靠性不好(×)。但是，对于粗糙度1.10或1.15，LED封装的可靠性是基本上良好的(△)，对于粗糙度1.20或1.25，LED封装的可靠性是良好的(○)。因此，引线框架11和12的上下表面的粗糙度，即导电片21的上下表面的粗糙度优选地为1.20或更大。需注意，由于表1所示的可靠性评估结果是加速测试的结果，即使对于小于1.20的粗糙度也可以获得实际上没有问题的可靠性。
虽然已经在引线框架的上下表面粗糙度都是1.20或更大值的情况中说明了此实施例，当只有一个表面，例如上表面的粗糙度为1.20或更大值时也可以获得一定的效果。在此情况下，例如通过在对于铜板21a的上表面和下表面不同条件下形成银镀敷层21b，可以使导电片21的上表面和下表面之间的粗糙度不同。
再者，在此实施例中，可以从一个导电片21集体地制造出大量的例如大约数千个LED封装1。因此每个LED封装的制造成本可以降低。此外，由于不提供外壳，部件的数量和工艺数量都变得更少，于是获得了低成本。
此外，在此实施例中，引线框架片23是通过湿蚀刻形成的。因此，在制造具有新布局的LED封装时，仅需要制备一个掩膜原始板。这样，与通过压模等方法形成引线框架片23的情况相比，初始成本可以被抑制在低水平上。
此外，在此实施例中，在图8B所示的切片过程中，从引线框架片23侧开始执行切片。因此形成引线框架11和12的切割端部的金属材料在透明树脂体17的侧表面上向+Z方向延伸。这可避免如果此金属材料在透明树脂体17的侧表面上向-Z方向延伸并从LED封装1的下表面突出来而可能发生的毛刺现象。因此，当安装LED封装1时，不会发生由于毛刺引起的安装失败。
此外，不给根据此实施例的LED封装1提供由白色树脂制成的外壳。因此，没有由于吸收从LED芯片14产生的光和热而导致的外壳的劣化。特别地，虽然在外壳由基于聚酰胺的热塑树脂形成的情况下可能发生劣化，在此实施例中没有这样的风险。这样，根据此实施例的LED封装1具有高的耐用性。因此，根据此实施例的LED封装1具有长寿命和高可靠性，适用于广泛的用途。
再者，没有给根据此实施例的LED封装1提供包覆透明树脂体17的侧表面的外壳。因此，朝着一个广角发光。这样，根据此实施例的LED封装1对于要求广角光发射的应用，诸如照明和液晶电视机的背光是有利的。
再者，在根据此实施例的LED封装1中，透明树脂体17由硅树脂形成。因为硅树脂具有对抗光和热的高耐受性，LED封装1的耐用性也由于此原因而改善了。
再者，在根据此实施例的LED封装1中，银镀敷层形成在引线框架11和12的上表面和下表面上。由于银镀敷层具有高光反射性，根据此实施例的LED封装1具有高的光提取效率。
下面说明此实施例的变型。
此变型是形成引线框架片的方法的变型。
更具体地，此变型不同于上述第一实施例之处在于形成图4A所示的引线框架片的方法。
图11A到11H是说明此变型中形成引线框架片的方法的过程剖视图。
首先，如11A所示，制备和清洗铜板21a。接下来，如图11B所示，在铜板21a的两个表面上进行抗蚀剂涂覆，然后进行干燥处理以形成抗蚀剂膜111。然后，如图11C所示，掩膜图案112被放置到抗蚀剂膜111上并暴露于紫外线辐射。这样，抗蚀剂膜111的曝光部分被硬化以形成抗蚀剂掩膜111a。接下来，如图11D所示，进行显影处理，抗蚀剂膜111的未硬化的部分被洗掉。这样，抗蚀剂图案111a留在了铜板21a的上下表面上。接下来，如图11E所示，抗蚀剂图案111a被用作一个掩膜来进行蚀刻以从两个表面去除铜板21a的暴露部分。此时，蚀刻深度设置为大约铜板21a的板厚度的一半。这样，仅从一侧蚀刻的区域被半蚀刻，而从两侧蚀刻的区域被穿透。接下来，如图11F所示，去除抗蚀剂图案111a。然后，如图11G所示，用掩膜113盖住铜板21a的端部，并且进行镀敷。这样，就在铜板21a的除了端部以外的部分的表面上形成银镀敷层21b。然后，如图11H所示，通过清洗去除掩膜113。然后，进行检测。这样就制造出了引线框架片23。此变型的除前述之外的结构、制造方法和功能及效果类似于上述第一实施例。
接下来说明第二实施例。
图12是说明根据此实施例的LED封装的透视图。
图13是说明根据此实施例的LED封装的侧视图。
如图12和13所示，根据此实施例的LED封装2不同于根据所述第一实施例的LED封装1(参见图1)之处在于引线框架11(参见图1)在X方向被分成两个引线框架31和32。引线框架32位于引线框架31和引线框架12之间。在引线框架31中，形成对应于引线框架11的延伸部分11d和11e(参见图1)的延伸部分31d和31e，并且形成从基底部分31a分别向+Y方向和-Y方向延伸的延伸部分31b和31c。延伸部分31b和31c在X方向的位置是相同的。此外，导线15接合到引线框架31。另一方面，在引线框架32中，形成对应于引线框架11的延伸部分11b和11c(参见图1)的延伸部分32b和32c，并且LED芯片14经管芯安装材料13安装到其上。此外，对应于引线框架11的突出部11g的突出部被分成分别形成在引线框架31和32中的突出部31g和32g。
在此实施例中，引线框架31和12用作施加外部电位的外部电极。另一方面，不需要给引线框架32施加一个电位，它可以用作专门用作热沉的引线框架。这样，在多个LED封装2安装到一个模块上的情况下，引线框架32可以连接到一个公共的热沉。这里，可以给引线框架32施加地电位，或者可把它置于浮动状态。当LED封装2安装在母板上时，可以通过将焊锡球接合到每个引线框架31、32、和12来抑制所谓的Manhattan现象。Manhattan现象是这样的一种现象，即当器件等经多个焊锡球等安装到衬底上时，该器件由于焊锡球在回流炉中的不同熔化时机和焊料的表面张力而升高。这种现象引起安装失败。根据此实施例，引线框架的布局在X方向对称，焊锡球浓密地设置在X方向。这样Manhattan现象就不太可能发生。
此外，在此实施例中，引线框架31从三个方向被延伸部分31b-31e支撑，因此改善了导线15的接合性能。类似地，引线框架12从三个方向被延伸部分12b-12e支撑，由此改善了导线16的接合性能。
通过改变上面参考图6A说明的方法中的引线框架23的每个元件区域P的基本图案可以由类似于上述第一实施例的方法来制造这样的LED封装2。也就是，仅通过改变掩膜22a和22b的图案，上述第一实施例中说明的制造方法可以制造带有多种布局的LED封装。此实施例的除前述之外的结构、制造方法和功能及效果类似于所述第一实施例。
下面说明第三实施例。
图14是说明根据此实施例的LED封装的透视图。
图15是说明根据此实施例的LED封装的剖视图。
如图14和15所示，除了根据所述第一实施例的LED封装1(参见图1)的结构之外，根据此实施例的LED封装3还包括例如连接在引线框架11和引线框架12间的齐纳二极管芯片36。更具体地，由诸如焊锡或银膏的导电材料制成的管芯安装材料37被附着到引线框架12的上表面上，并在其上提供齐纳二极管芯片36。于是齐纳二极管芯片36经管芯安装材料37安装到引线框架12上，齐纳二极管芯片36的下表面端子(未示出)经管芯安装材料37连接到引线框架12。此外，齐纳二极管芯片36的上表面端子36a经导线38连接到引线框架11。也就是说，导线38的一端连接到齐纳二极管芯片36的上表面端子36a，导线38从端子36a抽出到+Z方向，并朝着-Z方向和-X之间的方向弯曲，导线38的另一端连接到引线框架11的上表面。
这样，在本实施例中，齐纳二极管芯片36可以并联到LED芯片14。因此这就改善了ESD(静电放电)电阻。此实施例的除前述之外的结构、制造方法和功能及效果类似于上述第一实施例。
下面说明第四实施例。
图16是说明根据此实施例的LED封装的透视图。
图17是说明根据此实施例的LED封装的剖视图。
如图16和17所示，根据此实施例的LED封装4不同于根据所述第三实施例的LED封装3(参见图14)之处在于：齐纳二极管芯片36安装在引线框架11上。在此情况中，齐纳二极管芯片36的下表面端子经管芯安装材料37连接到引线框架11，上表面端子经导线38连接到引线框架12。此实施例的除前述之外的结构、制造方法和功能及效果类似于所述第三实施例。
下面说明第五实施例。
图18是说明根据此实施例的LED封装的透视图。
图19是说明根据此实施例的LED封装的剖视图。
如图18和19所示，根据此实施例的LED封装5不同于根据所述第一实施例的LED封装1(参见图1)之处在于：包括垂直导电LED芯片41而不是具有上表面端子的LED芯片14。更具体地，在根据此实施例的LED封装5中，在引线框架11的上表面上形成由诸如焊锡或银膏的导电材料制成的管芯安装材料42，LED芯片41经管芯安装材料42安装在其上。LED芯片41的下表面端子(未示出)经管芯安装材料42连接到引线框架11。另一方面，LED芯片41的上表面端子41a经导线43连接到引线框架12。
在此实施例中，采用了垂直导电LED芯片41，并且使用了单一导线。这能可靠地防止导线间的接触并简化导线接合工艺。此实施例的除前述之外的结构、制造方法和功能及效果类似于所述第一实施例。
下面说明第六实施例。
图20是说明根据此实施例的LED封装的平面图。
图21是说明根据此实施例的LED封装的剖视图。
如图20和21所示，根据此实施例的LED封装6不同于根据所述第一实施例的LED封装1(参见图1)之处在于：包括倒装型(flip-type)LED芯片46而不是具有上表面端子的LED芯片14。更具体地，在根据此实施例的LED封装6中，在LED芯片46的下表面上提供了两个端子。此外，LED芯片46像桥接器一样放置以便在引线框架11和引线框架12之间跨接。LED芯片46的一个下表面端子连接到引线框架11，另一下表面端子连接到引线框架12。
在此实施例中，采用了倒装型LED芯片46来消除导线。这可以加强向上的光提取效率和省略导线接合工艺。此外，这也可以防止由于透明树脂体17的热应力导致的导线断裂。此实施例的除前述之外的结构、制造方法和功能及效果类似于所述第一实施例。
下面说明第七实施例。
图22是说明根据此实施例的LED封装的平面图。
图23是说明根据此实施例的LED封装的剖视图。
如图22和23所示，根据此实施例的LED封装7包括引线框架51和52。引线框架51包括基底部分51a，基底部分51a从+Z方向看为矩形。在基底部分51a中，延伸部分51b和51c分别从面向+Y方向的边缘的+X方向和-X方向端部朝着+Y方向延伸，延伸部分51d从面向-X方向的边缘的Y方向的中心朝着-X方向延伸，延伸部分51e和51f分别从面向-Y方向的边缘的-X方向和+X方向端部朝着-Y方向延伸。此外，引线框架52包括基底部分52a，基底部分52a从+Z方向看为矩形。在基底部分52a中，延伸部分52b从整个面向+Y方向的边缘朝着+Y方向延伸，延伸部分52c从整个面向-Y方向的边缘朝着-Y方向延伸，延伸部分52d从整个面向+X方向的边缘朝着+X方向延伸。此外，LED芯片14经管芯安装材料13安装在引线框架51的主要部分51a上。
如从+Z方向看到的那样，导线15和16接合到LED芯片14的接合位置，即端子14a和14b的位置，位于连接在延伸部分51b和延伸部分51f的根部之间的多边形区域R5的内部。此外，导线15接合到引线框架51的接合位置X3位于连接在延伸部分51c和延伸部分51e的根部之间的多边形区域R6的内部。再有，导线16接合到引线框架52的接合位置X4位于连接在延伸部分52b和延伸部分52c的根部之间的多边形区域R7的内部。
根据此实施例，如从+Z方向看到的那样，端子14a和14b位于区域R5内部，接合位置X3位于区域R6内部，接合位置X4位于区域R7内部，因此改善了这些位置处的导线接合性能。此实施例的除前述之外的结构、制造方法和功能及效果类似于所述第一实施例。
下面说明第八实施例。
图24A是说明根据此实施例的LED封装的平面图，图24B是其剖视图。
如图24A和24B所示，根据此实施例的LED封装8不同于根据上述第一实施例的LED封装1(参见图1)之处在于：包括多个、例如八个LED芯片14。这八个LED芯片14是发出相同颜色的光且符合相同规范的芯片。
八个LED芯片14都安装在引线框架11上。每个LED芯片14的端子14a(参见图1)经导线15连接到引线框架11，每个LED芯片14的端子14b(参见图1)经导线16连接到引线框架12。于是，八个LED芯片14相互并联在引线框架11和引线框架12之间。此外，这八个LED芯片14，两个沿着X方向，四个沿着Y方向，不是以矩阵来设置而是Z字形排列。也就是说，由位于+X方向侧并沿Y方向设置的四个LED芯片14构成的列的设置相位相对于由位于-X方向侧并沿Y方向设置的四个LED芯片14构成的列的设置相位偏移半个节距。
根据此实施例，通过在一个LED封装8上安装多个LED芯片14可以获得大量的光。此外，通过以Z字形排列来设置LED芯片14，LED封装8的尺寸可以缩小同时将LED芯片14之间的最短距离保持在一定的值或更大。将LED芯片14之间的最短距离保持在一定的值或更大增加了从一个LED芯片14发出的光在到达相邻的LED芯片14之前被荧光体吸收的可能性，并改善光提取效率。此外，从一个LED芯片14发出的热不太可能被相邻的LED芯片14吸收，这可以抑制由于LED芯片14的温度增加导致的光发射效率的下降。此实施例的除前述之外的结构、制造方法和功能及效果类似于所述第一实施例。
下面说明第八实施例的第一变型。
图25是说明根据此变型的LED封装的透视图。
图26A是说明根据此变型的LED封装的引线框架、LED芯片和导线的平面图，图26B是说明此LED封装的底视图，图26C是说明此LED封装的剖视图。
应注意图25未示出导线。
如图25和26A到26C所示，此变型是组合了前述的第二实施例和第八实施例的例子。更具体地，根据此变型的LED封装8a包括三个相互分开的引线框架61，62和63。在引线框架61中，从具有Y方向导向的纵向带形基底部分61a，延伸部分61b向+Y方向延伸，延伸部分61c向-Y方向延伸，两个延伸部分61d和61e向-X方向延伸。在引线框架62中，从具有Y方向导向的纵向带形基底部分62a，两个延伸部分62b和62c向+Y方向延伸，两个延伸部分62d和62e向-Y方向延伸。引线框架63的形状基本上是通过在X方向反转引线框架61获得的形状，但是延伸部分63d和63e比延伸部分61d和61e要窄。
LED封装8a包括多个、例如八个LED芯片14。此变型中的LED芯片14的布置类似于所述第八实施例。更具体地，LED芯片14布置在两列中，每列包括沿Y方向的四个芯片。+X方向侧的列的设置相位相对于-X方向侧的列偏移半个节距，并且这些列Z字形排列。每个LED芯片14经管芯安装材料(未示出)安装在引线框架62上，端子14a(参见图1)经导线65连接到引线框架61，端子14b(参见图1)经导线66连接到引线框架63。此外，引线框架61，62和63的突出部61g，62g和63g的下表面分别在透明树脂体17的下表面上露出。与之相对照，引线框架61，62和63的薄板部分61t，62t和63t的下表面分别被透明树脂体17包覆。在图26A中，引线框架61，62和63的相对薄的部分，即薄板部分和延伸部分由点划线表示。
也在此变型中，类似于所述第八实施例，可以通过提供八个LED芯片14获得大量的光。此外，类似于所述第二实施例，通过提供三个引线框架，实现了电气上相互独立的热沉，并且可以抑制Manhattan现象。再有，通过以Z字形排列来布置LED芯片14，LED封装8的尺寸可以缩小而同时确保光发射效率和提取效率。
下面，参照具体的数值例来说明此效果。例如，LED芯片14在X方向的长度为0.60mm，Y方向的长度为0.24mm。八个LED芯片14在XZ平面上的投影中的LED芯片14间的X方向距离是0.20mm，在YZ平面上的投影中的LED芯片14间的Y方向距离是0.10mm。于是，如果LED芯片14是Z字形排列的，八个LED芯片14可以放置在一个矩形基底部分42a上，该基底部分42a在X方向的长度是1.6mm，Y方向的长度是3.0mm。在此情况下，LED芯片14间的最短距离是√(0.102+0.202)≈0.22mm。此变型的除前述之外的结构、制造方法和功能及效果类似于所述第二实施例。
下面说明第八实施例的第二变型。
图27是说明根据此变型的LED封装的透视图。
如图27所示，根据此变型的LED封装8b不同于根据第八实施例的所述第一变型的LED封装8a(参见图25)之处在于：属于+X方向侧的列的每个LED芯片14的端子14a经相应的导线67连接到属于-X方向侧的列的相应的LED芯片14的端子14b。于是，各自包括两个串连的LED芯片14的四个电路被并联在引线框架11和引线框架12之间。此变型的除前述之外的结构、制造方法和功能及效果类似于所述第八实施例的第一变型。
下面说明第八实施例的第三变型。
图28A是说明根据此变型的LED封装的平面图，图28B是其剖视图。
如图28A和28B所示，根据此变型的LED封装8c除了根据所述第八实施例的LED封装8(参见图24)的结构外还包括一个齐纳二极管芯片36。齐纳二极管芯片36经导电的管芯安装材料37安装在引线框架11上。齐纳二极管芯片36的下表面端子(未示出)经管芯安装材料37连接到引线框架11，上表面端子经导线38连接到引线框架12。这样，在引线框架11和12之间，齐纳二极管芯片36并联到八个LED芯片14。此变型的除前述之外的结构、制造方法和功能及效果类似于所述第八实施例。
下面说明第八实施例的第四变型。
图29A是说明根据此变型的LED封装的平面图，图29B是其剖视图。
如图29A和29B所示，根据此变型的LED封装8d不同于根据第八实施例的所述第三变型的LED封装8c(参见图28)之处在于齐纳二极管芯片36安装在引线框架12上。此变型的除前述之外的结构、制造方法和功能及效果类似于所述第八实施例第三变型。
下面说明第八实施例的第五变型。
图30A是说明根据此变型的LED封装的平面图，图30B是其剖视图。
如图30A和图30B所示，此变型是所述第五实施例和第八实施例的组合。更具体地，根据此变型的LED封装8e不同于根据所述第八实施例的LED封装8(参见图24)之处在于：包括八个垂直导电LED芯片41而不是具有上表面端子的八个LED芯片14。此外，类似于第五实施例，每个LED芯片41的下表面端子(未示出)经导电管芯安装材料42连接到引线框架11，每个LED芯片41的上表面端子41a经导线16连接到引线框架12。此变型的除前述之外的结构、制造方法和功能效果类似于所述第五和第八实施例。
下面说明第八实施例的第六变型。
图31A是说明根据此变型的LED封装的平面图，图31B是其剖视图。
如图31A和31B所示，此变型是所述第六实施例和第八实施例的组合。更具体地，根据此变型的LED封装8f不同于所述第八实施例的LED封装8(参见图24)之处在于：包括五个倒装型LED芯片46而不是具有上表面端子的八个LED芯片14。此外，类似于第六实施例，每个LED芯片46像桥接器一样设置，以便跨接在引线框架11和引线框架12之间，一个下表面端子连接到引线框架11，另一下表面端子连接到引线框架12。这样，五个LED芯片46相互并联在引线框架11和引线框架12之间。此变型的除前述之外的结构、制造方法和功能及效果类似于所述第六实施例和第八实施例。
下面说明第八实施例的第七变型。
此变型是用于制造所述第八实施例及其变型的方法的例子。
图32A到32E是说明此变型中使用的引线框架片的元件区域的平面图，其中图32A示出了在一个LED封装上安装一个LED芯片的情况，图32B示出了安装两个LED芯片的情况，图32C示出了安装四个LED芯片的情况，图32D示出了安装六个LED芯片的情况，图32E示出了安装八个LED芯片的情况。
这里，图32A到32E以相同的标度示出。此外，在每个图中只示出了一个元件区域P，但是实际中是很多元件区域P以矩阵形式安排。此外，未示出切片区域D。
如图32A到32E所示，随着安装在一个LED封装上的LED芯片数量增加，一个元件区域P的面积也增加，包括在一个块B中的元件区域P的数量减少。但是，即使LED芯片的数量改变，引线框架片23的基本构造，诸如引线框架片23的尺寸和块B的设置是相同的，形成引线框架片23的方法也是相同的，利用引线框架片23制造LED封装的方法也是相同的，只是块B的布局改变了。
于是，根据此变型，根据所述第八实施例及其变型的LED封装可以通过改变引线框架片23中每个块B的布局来选择性形成。这里，安装在一个LED封装上的LED芯片的数量是任意的，例如可以是七个或九个或更多。
下面说明第九实施例。
图33是说明根据本实施例的LED封装的上透视图。
图34是说明根据本实施例的LED封装的下透视图。
图35是说明根据本实施例的LED封装的顶视图。
图36是说明根据本实施例的LED封装的底视图。
图37是说明根据第九实施例的LED封装的在X方向看的侧视图。
图38是说明根据第九实施例的LED封装的在Y方向看的侧视图。
如图33-38所示，根据此实施例的LED封装9包括一对引线框架71和72。引线框架71和72的形状类似于平板，相互齐平并且分开。与引线框架71相比，引线框架72在X方向长度较短，在Y方向长度相等。
引线框架71包括一个基底部分71a。如从Z方向看到的那样，基底部分71a基本上为矩形的，-X+Y方向的端部和-X-Y方向的角具有斜切的形状。六个延伸部分71b、71c、71d、71e、71f和71g从基底部分71a延伸出来。如从+Z方向看到的那样，延伸部分71b、71c、71d、71e、71f和71g以该顺序沿逆时针方向围绕基底部分71a设置并从基底部分71a的三个不同侧延伸出来。更具体地，延伸部分71b、71c从靠近基底部分71a的面向+Y方向的边缘的X方向两端朝着+Y方向延伸。延伸部分71d、71e从靠近基底部分71a的面向-X方向的边缘的Y方向两端朝着-X方向延伸。延伸部分71f、71g从基底部分71a的面向-Y方向的边缘的X方向两端朝着-Y方向延伸。
突出部71i形成在引线框架71的基底部分71a的下表面上除了+X方向端部的区域内。于是，基底部分71a的下表面上没有形成突出部71i的区域，即+X方向端部，是薄板部分71t。其结果是，引线框架71具有两个厚度等级，基底部分71a的形成有突出部71i的部分是相对厚板部分。另一方面，基底部分71a的薄板部分71t和延伸部分71b和71g是相对薄板部分。也就是说，如从Z方向看到的那样，引线框架71包括基底部分71a和延伸部分71b-71g，如从X方向看到的那样，包括厚板部分和薄板部分。
引线框架72包括一个基底部分72a。如从Z方向看到的那样，基底部分72a基本上为矩形的，+X+Y方向的端部和+X-Y方向的角被斜着切掉。四个延伸部分72b、72c、72d和72e从基底部分72a延伸出来。如从+Z方向看到的那样，延伸部分72b、72c、72d、72e以该顺序沿顺时针方向围绕基底部分72a设置并从基底部分72a的三个不同侧延伸出来。更具体地，延伸部分72b从基底部分72a的面向+Y方向的边缘的X方向端部朝着+Y方向延伸。延伸部分72c、72d从靠近基底部分72a的面向+X方向的边缘的Y方向两端朝着+X方向延伸。延伸部分72e从基底部分72a的面向-Y方向的边缘的-X方向端部朝着-Y方向延伸。
突出部72i形成在引线框架72的基底部分72a的下表面上除了-X方向端部的区域内。于是，基底部分72a的下表面上没有形成突出部72i的区域，即-X方向端部，是薄板部分72t。其结果是，类似于引线框架71，引线框架72也具有两个厚度等级，基底部分72a的形成有突出部72i的部分是相对厚板部分。另一方面，基底部分72a的薄板部分72t和延伸部分72b到72g是相对薄板部分。也就是说，如从Z方向看到的那样，引线框架72包括基底部分72a和延伸部分72b-72e，如从X方向看到的那样，包括厚板部分和薄板部分。
以此方式，在引线框架71的下表面和引线框架72的下表面中的每一个上与相对的边缘远离的区域中，形成突出部71i和72i。引线框架71的上表面71h和引线框架72的上表面72h相互齐平，突出部71i的下表面和突出部72i的下表面相互齐平。Z方向上每个延伸部分的上表面的位置与引线框架71和72的上表面的位置是重合的。因此，每个延伸部分都位于同一XY平面内。在X方向，延伸部分71b和延伸部分71g的位置，延伸部分71c和延伸部分7f的位置，以及延伸部分72b和延伸部分72e的位置是相同的。在Y方向，延伸部分71d和延伸部分72c的位置和延伸部分71e和延伸部分72d的位置是相同的。
在Y方向延伸的线形沟槽74在引线框架71的上表面71h上对应于基底部分71a的区域，即-X方向的区域中形成。沟槽74形成在延伸部分71c和延伸部分71f之间的区域中。此外，L形沟槽75形成在对应于基底部分71a的区域，即+X-Y方向的区域中。沟槽75包括以X方向延伸的部分75a和以Y方向延伸的部分75b，部分75a的-X方向端部与部分75b的+Y方向端部连接。部分75b形成在延伸部分71b和延伸部分71g之间的区域中。沟槽74和75不穿透引线框架71。
管芯安装材料76a和76b被附着到引线框架71的上表面中的沟槽74和75之间夹着的区域部分。管芯安装材料76a和76b分别附着到一个矩形区域。管芯安装材料76a位于管芯安装材料76b的-X方向侧和+Y方向侧。在此实施例中，管芯安装材料76a和76b可以是导电的或绝缘的。此外，管芯安装材料77附着到引线框架72的上表面72h的-Y方向端部。管芯安装材料77附着到一个矩形区域，该矩形区域的面积小于管芯安装材料76a和76b的面积。管芯安装材料77是导电的。
LED芯片81和82分别设置在管芯安装材料76a和76b上。也就是说，管芯安装材料76a和76b确保LED芯片81和82分别固定到引线框架71上，使得LED芯片81和82被安装到引线框架71上。LED芯片81和82具有相同的规格，示例性地其形状类似于长方体并且从Z方向看是方形的。LED芯片81和82的位置使得相应的侧表面平行于XY平面或YZ平面。如从LED芯片81看到的，LED芯片82位于+X-Y方向侧。这样，LED芯片81的侧表面不面对着LED芯片82的侧表面。
在LED芯片81的上表面设置有端子81a和81b。端子81a位于LED芯片81的上表面的-X+Y方向的区域中，端子81b位于LED芯片81的上表面的+X-Y方向的区域中。此外，在LED芯片82的上表面提供有端子82a和82b。端子82a位于LED芯片82的上表面的-X+Y方向的区域中，端子82b位于LED芯片82的上表面的+X-Y方向的区域中。
另一方面，在管芯安装材料77上设置有齐纳二极管芯片83。在齐纳二极管芯片83的上表面设置有上表面端子83a，下表面上设置有下表面端子(未示出)。也就是说，管芯安装材料77将齐纳二极管芯片83固定在引线框架72上，以使得齐纳二极管芯片83安装在引线框架72上，齐纳二极管芯片83的下表面端子连接到引线框架72。
导线85a的一端接合到LED芯片81的端子81a。导线85a大致上以-X方向从端子81a抽取，朝着-Z方向弯曲，导线85a的另一端子大致上以+Z方向接合到引线框架71的上表面71h。因此，LED芯片81的端子81a经导线85a连接到引线框架71。但是，导线85a也在Y方向迂回，导线85a的中间部分在+Y方向相对于连接导线85a两端的直线L1的紧邻上部区域是不对齐的。
导线85b的一端接合到LED芯片81的端子81b。导线85b大致上以+X方向从端子81b抽取，朝着-Z方向弯曲，导线85b的另一端子大致上以+Z方向接合到引线框架72的上表面72h。因此，LED芯片81的端子81b经导线85b连接到引线框架72。但是，导线85b也在Y方向迂回，导线85b的中间部分在-Y方向相对于连接导线85b两端的直线L2的紧邻上部区域是不对齐的。
导线86a的一端接合到LED芯片82的端子82a。导线86a大致上以-X方向从端子82a抽取，朝着-Z方向弯曲，导线86a的另一端子大致上以+Z方向接合到引线框架71的上表面71h。因此，LED芯片82的端子82a经导线86a连接到引线框架71。但是，导线86a也在Y方向迂回，导线86a的中间部分在+Y方向相对于连接导线86a两端的直线L3的紧邻上部区域是不对齐的。
导线86b的一端接合到LED芯片82的端子82b。导线86b大致上以+X方向从端子82b抽取，朝着-Z方向弯曲，导线86b的另一端子大致上以+Z方向接合到引线框架72的上表面72h。因此，LED芯片82的端子82b经导线86b连接到引线框架72。但是，导线86b也在Y方向迂回，导线86b的中间部分在-Y方向相对于连接导线86b两端的直线L4的紧邻上部区域是不对齐的。
导线87的一端连接到齐纳二极管芯片83的上端子83a。导线87大致上以-X方向从上端子83a抽取，朝着-Z方向弯曲，导线87的另一端子大致上以+Z方向连接到引线框架71的上表面71h。因此，齐纳二极管芯片83的上端子83a经导线87连接到引线框架71。但是，导线87也在Y方向迂回，导线87的中间部分在+Y方向相对于连接导线87两端的直线L5的紧邻上部区域是不对齐的。导线85a、85b、86a、86b和87由例如金或铝的金属形成。
以此方式，当从LED端子抽取每个导线时的芯片侧抽取角度θ1，即引线框架71的上表面(XY平面)与接合到该端子的导线的一部分所延伸的方向之间的角度，小于XY平面与接合到该引线框架的导线的一部分所延伸的方向之间的夹角。每个导线的中间部分位于紧邻连接两端的直线之上的区域的外部。
如图35所示，导线85a的另一端子接合到引线框架71的接合位置X11位于从沟槽74看的-X方向侧。类似地，导线86a的另一端子接合到引线框架71的接合位置X12也位于从沟槽74看的-X方向侧。另一方面，管芯安装材料76a和76b位于从沟槽74看的+X方向侧。也就是说，沟槽74形成在LED芯片81和82安装到引线框架71的上表面71h的区域与导线85a和86a接合的位置X11和X12之间。因此，导线85a和86a接合到引线框架71的位置X11和X12与管芯安装材料76a和76b由沟槽74分开。
导线87的另一端子接合到引线框架71的接合位置X13位于从沟槽75的部分75a看的-Y方向侧。另一方面，管芯安装材料76a和76b位于从部分75a看的+Y方向侧。也就是说，沟槽75形成在LED芯片81和82安装到引线框架71的上表面71h的区域与导线87接合的位置X13之间。因此，导线87接合到引线框架71的位置X13与管芯安装材料76a和76b由沟槽75分开。
此外，导线85a的一端所接合的LED芯片81的端子81a、另一端所接合的位置X11、导线85b的一端所接合的端子81b、导线86a的一端所接合的LED芯片82的端子82a和另一端所接合的位置X12位于连接在延伸部分71b、71c、71d、71e、71f和71g的根部之间的多边形区域R11之内。特别地，位置X11也位于一个连接在延伸部分71c的根部和延伸部分71d的根部之间的方形区域内，位置X12也位于一个连接在延伸部分71c的根部和延伸部分71e的根部之间的方形区域内。也就是说，位置X11和X12位于所述多个区域的重叠区域内。此外，所述位置X11到X13和端子81a、81b、82a和82b位于紧邻突出部71i上面的区域内。
另一方面，导线85b的另一端接合到引线框架72的位置X14、导线86b的另一端接合到引线框架72的位置X15、导线87的一端接合的齐纳二极管芯片83的上表面端子83a位于一个连接在延伸部分72b、72c、72d和72e的根部之间的多边形区域R12之内。位置X14和X15及上表面端子83a位于紧邻突出部72i上面的区域内。
LED封装9包括透明树脂体17。透明树脂体17的形状和与其它构成部件之间的关系类似于所述第一实施例。也就是说，树脂体的外观是长方体并且为LED封装9的外观。每个延伸部分的末端边缘表面在透明树脂体17的侧表面上露出，突出部71i和72i的下表面在透明树脂体17的下表面上露出。引线框架71和72的除以上部分以外的部分被透明树脂17包覆。也就是说，每个延伸部分的下表面和侧表面、薄板部分71t和72t的下表面、基底部分71a和72a的侧表面和引线框架71和72的整个表面都被透明树脂体17包覆。LED芯片81和82、齐纳二极管芯片83、导线85a、85b、86a、86b和87也都被透明树脂体包覆。大量荧光体18(参见图2A和2B)分散在透明树脂体17内部。此实施例的除前述之外的构造类似于所述第一实施例。
下面说明根据此实施例的LED封装的制造方法。
图39是说明此实施例的引线框架片的平面图。
根据此实施例的LED封装的制造方法总地来说类似于所述第一实施例或其变型。但是，与所述第一实施例或其变型相比，其不同处在于在制造引线框架片时从上表面侧通过半蚀刻来形成沟槽74和75。
换句话说，如图9A所示，引线框架片23通过半蚀刻来制造。在引线框架片23中限定例如三个块B，在每个块B中限定大约200个元件区域P。如图39所示，元件区域P以矩阵形式设置，元件区域P之间的区域是网格状的切片区域D。在每个元件区域P中，形成包括相互分开的引线框架71和72的基本图案。此外，在引线框架71的上表面通过从上表面侧进行半蚀刻形成沟槽74和75。薄板部分71t和72t、桥接器91-95在引线框架71和72的下表面通过从下表面侧进行半蚀刻形成，没有形成薄板部分和桥接器的区域是突出部7“和72i。
更具体地，沿Y方向延伸通过切片区域D的桥接器91和92设置在属于Y方向相邻元件区域P的引线框架71的主要部分71a之间。桥接器91连接主要部分71a的+X方向的部分，桥接器92连接主要部分71a的-Y方向的部分。类似地，沿Y方向延伸通过切片区域D的桥接器93设置在属于Y方向相邻元件区域P的引线框架72的主要部分72a之间。再有，沿X方向延伸通过切片区域D的桥接器94和95设置在属于X方向相邻元件区域的引线框架71的主要部分71a和引线框架72的主要部分72a之间。桥接器94将主要部分71a的+Y方向的部分连接到主要部分72a的+Y方向的部分，桥接器95将主要部分71a的-Y方向的部分连接到主要部分72a的-Y方向的部分。这样，一共六个桥接器(连接部分)以三个方向从引线框架71的主要部分71a延伸出来，一共四个桥接器以三个方向从引线框架72的主要部分72a延伸出来。
在图8B所示的切片过程中，去除桥接器91-95的位于切片区域D中的部分，这样桥接器91的两个端部就是延伸部分71b和71g，桥接器92的两个端部就是延伸部分71c和71f，桥接器93的两个端部就是延伸部分72b和72e，桥接器94的两个端部就是延伸部分71d和72c，桥接器95的两个端部就是延伸部分71e和72d。这样，引线框架片23和透明树脂板29位于元件区域P中的部分被分割，图33-38所示的LED封装9就制造出来。本实施例的除前述之外的制造方法类似于所述第一实施例。
下面说明此实施例的功能和效果。
在此实施例中，两个LED芯片81和82并联在引线框架71和引线框架72之间，因此，与仅提供一个LED芯片的情况相比，可以获得大量的光。此外，在此实施例中，LED芯片81和82倾斜放置，LED芯片81的侧表面和LED芯片82的侧表面不相对。因此，从一个LED芯片发出的光不进入另一LED芯片很多，整个LED封装9的光提取效率很高。从一个LED芯片发出的热不进入另一LED芯片很多，这可以抑制由于另一LED芯片的温度升高导致的光发射效率的降低。
再有，在此实施例中，提供齐纳二极管芯片83，因此ESD阻抗很高。
此外，在本实施例中，LED芯片81的端子81a和81b、LED芯片82的端子82a、位置X11和X12位于连接在延伸部分71b、71c、71d、71e、71f和71g的相应根部之间的多边形区域R11之内。这可以类似于第一实施例那样稳定地支撑导线的接合位置，从而改善导线接合性能。
此外，在本实施例中，沟槽74形成在引线框架71的上表面上，因此导线85a所接合的位置X11和导线86a所接合的位置X12与管芯安装材料76a和76b所附着的区域分开。导线87所接合的位置X13与管芯安装材料76a和76b所附着的区域由沟槽75分开。这可以防止管芯安装材料流出到位置X11，X12和X13，并防止要接合到导线的区域被污染，即便是管芯安装材料76a和76b的附着位置和附着量是波动的。结果是，在此实施例中，导线接合可靠性很高。
此外，在本实施例中，每个导线的芯片侧抽取角θ1小于框架侧抽取角θ2。也就是说，当从处于相对较高水平的LED芯片的上表面抽取导线时的角θ1小于当从处于相对较低水平的引线框架的下表面抽取导线时的角θ2。这可以减少导线的环绕高度。因此，可以抑制由于透明树脂体17的热应力导致的导线及其接合部分的破损，也可以减小透明树脂体17的高度。
此外，在本实施例中，每个导线的中间部分位于与紧邻连接导线两端的直线上面的区域分开的位置。这可以在水平方向使导线松驰，放松从透明树脂体接收的热应力。因此，改善了导线的连接可靠性。
此外，在本实施例中，基底部分的形状是长方体，其一角被切掉。因此，具有直角或锐角的引线框架的该角不设置在LED封装的角的周围。斜切角不会作为透明树脂体的树脂脱落或裂开的起点。结果是，树脂脱落或裂开的情况在LED封装中整体地被抑制。本实施例的除前述之外的功能和效果类似于所述第一实施例。
已经参考实施例及其变型说明了本发明。但是，本发明不限于这些实施例及其变型。所述实施例及其变型可以相互组合地加以实施。此外，本领域的技术人员可以通过部件的增加、减少、设计改变或过程的增加、减少或条件改变来适当地修改所述实施例及其变型，这些修改只要落入本发明的精神内，都包括在本发明的范围内。
例如，在所述第一实施例中，引线框架片23示例性地由湿蚀刻形成。但是，本发明不限于此，而是它可以由诸如按压加工的机械方式形成。此外，在引线框架的上表面上，沟槽可以形成在要形成管芯安装材料的区域与要接合导线的区域之间。替代地，在引线框架的上表面上，一个凹口可以形成在要形成管芯安装材料的区域中。这样，即使管芯安装材料的供应数量或供应位置发生改变，也能防止管芯安装材料溅到要进行导线接合的区域，以防止干扰导线接合。
此外，在所述第一实施例中，在引线框架中，银镀敷层示例性地形成在铜板的上下表面上。但是，本发明不限于此。例如，银镀敷层可以形成在铜板的上下表面上，铑(Rh)镀敷层可以形成在银镀敷层的至少一个上。此外，铜(Cu)镀敷层可以形成在铜板和银镀敷层之间。此外，镍(Ni)镀敷层可以形成在铜板的上下表面上，金-银合金(Au-Ag合金)镀敷层可以形成在镍镀敷层上。
此外，在所述实施例及其变型中，例如LED芯片是发出蓝光的芯片，荧光体是吸收蓝光且发出黄光的荧光体，因此从LED封装发出的光的颜色是白色。但是，本发明不限于此。LED芯片可以是发出具有不同于蓝色的颜色的可见光的LED芯片，或者是发出紫外线或红外辐射的LED芯片。荧光体也不限于发出黄光的荧光体，而可以是发出例如蓝光、绿光或红光的荧光体。
发出蓝光的荧光体示例性地可以包括以下：
(RE1-xSmx)3(AlyGa1-y)5O12:Ce
这里，0≤x＜1，0≤y≤1，RE是从Y和Gd中选择的至少一个。
ZnS:Ag
ZnS:Ag+颜料
ZnS:Ag，Al
ZnS:Ag，Cu，Ga，Cl
ZnS:Ag+In2O3
ZnS:Zn+In2O3
(Ba，Eu)MgAl10O17
(Sr，Ca，Ba，Mg)10(PO4)6Cl2:Eu
Sr10(PO4)6Cl2:Eu
(Ba，Sr，Eu)(Mg，Mn)Al10O17
10(Sr，Ca，Ba，Eu)·6PO4·Cl2
BaMg2Al16O25:Eu
发出绿光的荧光体除了所述的基于硅铝氧氮聚合材料的绿色荧光体外还可以包括：
ZnS:Cu，Al
ZnS:Cu，Al+颜料
(Zn，Cd)S:Cu，Al
ZnS:Cu，Au，Al+颜料
Y3Al5O12:Tb
Y3(Al，Ga)5O12:Tb
Y2SiO5:Tb
Zn2SiO4:Mn
(Zn，Cd)S:Cu
ZnS:Cu
ZnS:Cu+Zn2SiO4:Mn
Gd2O2S:Tb
(Zn，Cd)S:Ag
Y2O2S:Tb
ZnS:Cu，Al+In2O3
(Zn，Cd)S:Ag+In2O3
(Zn，Mn)2SiO4
BaAl12O19:Mn
(Ba，Sr，Mg)O·aAl2O3:Mn
LaPO4:Ce，Tb
3(Ba，Mg，Eu，Mn)O·8Al2O3
La2O3·0.2SiO2·0.9P2O5:Ce，Tb
CeMgAl11O19:Tb
发出红光的荧光体除了所述的基于硅铝氧氮聚合材料的红色荧光体外还可以包括：
CaAlSiN3:Eu2+
Y2O2S:Eu
Y2O2S:Eu+颜料
Y2O3:Eu
Zn3(PO4)2:Mn
(Zn，Cd)S:Ag+In2O3
(Y，Gd，Eu)BO3
(Y，Gd，Eu)2O3
YVO4:Eu
La2O2S:Eu，Sm
除了所述的基于硅酸盐的荧光体外，发射黄色光的荧光体可以例如为由通式MexSi12-(m+n)Al(m+n)OnN16-n:Re1y Re2z(这里通式里的x，y，z，m和n是系数)表示的荧光体，其中溶解在阿尔法硅铝氧氮聚合材料中的金属Me(Me是Ca和Y之一或二者)部分或全部由镧系金属Re1(Re1是Pr、Eu、Tb、Yb和Er之一或多个)替代用作发射中心，或者由两个镧系金属Re1和Re2(Re2是Dy)替代用作共激活剂。
此外，完全从LED封装发出的光的颜色不限于白色。可以通过调整红色荧光体、绿色荧光体和蓝色荧光体的重量比R∶G∶B来实现任意的色彩，如上所述。例如，可以通过设定R∶G∶B重量比为1∶1∶1-7∶1∶1，1∶1∶1-1∶3∶1和1∶1∶1-1∶1∶3之一来实现范围从白炽颜色到白色荧光灯颜色的白色光发射。
此外，可以从LED封装省略荧光体。在此情况下，从LED芯片发出的光从LED封装发出。
此外，在所述实施例中，示出了这样的例子，即引线框架的基底部分的形状从上面看是矩形的。但是，该基底部分可以是其至少一个角被切掉的形状。由此，具有直角或锐角的引线框架的该角不设置在LED封装的角的周围。斜切角不作为透明树脂体的树脂脱落和裂开的起点。结果是，树脂脱落或裂开的情况在LED封装中整体地被抑制。
根据所述的实施例，可以实现具有高耐用性和低成本的LED封装。
虽然已经说明了特定的实施例，这些实施例仅是以举例的形式给出的，不是意在限制本发明的范围。实际上，这里说明的新的实施例可以多种其它形式体现；此外，可以做出这里说明的各实施例的形式的各种省略、替换和改变而不脱离本发明的精神。后附的权利要求书和其等同物意在覆盖这样的属于本发明的精神和范围的形式或变型。

Claims (20)

1.一种LED封装，包括：
第一引线框架和第二引线框架，二者相互分开；
LED芯片，设置在所述第一引线框架和第二引线框架上方，该LED芯片的一个端子连接到所述第一引线框架，另一端子连接到所述第二引线框架；
导线，将所述一个端子连接到所述第一引线框架；和
树脂体，包覆所述第一引线框架和所述第二引线框架、所述LED芯片和所述导线，
所述第一引线框架包括：
基底部分，其上表面、边缘表面和下表面的一部分被所述树脂体包覆，其余的下表面在所述树脂体的下表面上露出；和
从所述基底部分延伸出来的多个延伸部分，每个延伸部分的下表面和上表面被所述树脂体包覆，边缘表面在所述树脂体的侧表面上露出；
所述导线的接合位置位于连接在两个或更多个所述延伸部分的根部之间的多边形区域之一内；并且
所述树脂体的外观是所述LED封装的外观的一部分。
2.根据权利要求1的LED封装，其中：
所述第一引线框架被提供有三个或更多个在三个不同方向上延伸的延伸部分；并且
所述导线的接合位置位于连接在三个延伸部分的根部之间的多边形区域之一内。
3.根据权利要求1的LED封装，其中，所述导线的接合位置位于多个多边形区域的重叠区域内，并且所述接合位置位于所述第一引线框架的下表面在所述树脂体的下表面上露出的区域内。
4.根据权利要求1的LED封装，还包括将所述另一端子连接到所述第二引线框架的另一导线，其中：
所述第二引线框架包括：
基底部分，其上表面、边缘表面和下表面的一部分被所述树脂体包覆，其余的下表面在所述树脂体的下表面上露出；和
从所述基底部分延伸出来的多个延伸部分，每个延伸部分的下表面和上表面被所述树脂体包覆，边缘表面在所述树脂体的侧表面上露出；
所述另一导线的接合位置位于连接在所述第二引线框架的两个或更多个延伸部分的根部之间的多边形区域之一内。
5.根据权利要求1的LED封装，其中所述第一引线框架的上表面和下表面中的至少一个表面的粗糙度大致上为1.20或更大值，所述第二引线框架的上表面和下表面中的至少一个表面的粗糙度大致上为1.20或更大值。
6.根据权利要求1的LED封装，其中所述基底部分的边缘表面和所述树脂体的侧表面之间的最短距离大致上为所述第一引线框架和第二引线框架的最大厚度的50％或更大值。
7.根据权利要求1的LED封装，其中：
所述第一引线框架和第二引线框架分别具有第一边缘和第二边缘，所述第一边缘和第二边缘相互面对，第一突出部形成在与所述第一边缘相分开的区域内，第二突出部形成在与所述第二边缘相分开的区域内，并且
所述第一突出部的下表面和所述第二突出部的下表面在所述树脂体的下表面上露出，所述第一突出部的侧表面和所述第二突出部的侧表面被所述树脂体包覆。
8.根据权利要求1的LED封装，还包括：
位于所述树脂体内的荧光体；
所述LED芯片发出蓝光，所述荧光体是吸收所述蓝光并且发出绿光的荧光体以及吸收所述蓝光并且发出红光的荧光体。
9.根据权利要求1的LED封装，其中提供多个所述LED芯片，并且所述多个LED芯片以Z字形排列方式安排。
10.根据权利要求1的LED封装，其中提供两个所述LED芯片，并且所述两个LED芯片被定位成使一个LED芯片的侧表面与另一个LED芯片的侧表面不相互面对。
11.根据权利要求1的LED封装，还包括设置在所述第一引线框架和第二引线框架上方的齐纳二极管芯片，其一个端子连接到所述第一引线框架，另一端子连接到所述第二引线框架，
所述LED芯片安装在所述第一引线框架上，并且
在安装有所述LED芯片的区域和所述第一引线框架的上表面上接合到所述导线的位置之间形成沟槽。
12.根据权利要求1的LED封装，其中：
所述一个端子设置在所述LED芯片的上表面上；
所述第一引线框架的上表面与接合到所述一个端子的所述导线的一部分延伸的方向之间的角度小于所述第一引线框架的上表面与接合到所述第一引线框架的所述导线的一部分延伸的方向之间的角度。
13.根据权利要求1的LED封装，其中所述基底部分具有矩形形状，其一角被切掉。
14.一种LED封装，包括：
第一引线框架和第二引线框架，二者相互分开；
LED芯片，设置在所述第一引线框架和第二引线框架上方，所述LED芯片的一个端子连接到所述第一引线框架，另一端子连接到所述第二引线框架；
树脂体，包覆所述第一引线框架、所述第二引线框架和所述LED芯片，
所述第一引线框架包括：
基底部分，其上表面、边缘表面和下表面的一部分被所述树脂体包覆，其余的下表面在所述树脂体的下表面上露出；和
从所述基底部分延伸出来的延伸部分，每个延伸部分的下表面和上表面被所述树脂体包覆，边缘表面在所述树脂体的侧表面上露出；
所述基底部分的边缘表面和所述树脂体的侧表面之间的最短距离大致上为所述第一引线框架的最大厚度的50％或更大值，并且
所述树脂体的外观是所述LED封装的外观的一部分。
15.根据权利要求14的LED封装，其中所述第一引线框架的上表面和下表面中的至少一个表面的粗糙度大致上是1.20或更大值，所述第二引线框架的上表面和下表面中的至少一个表面的粗糙度大致上是1.20或更大值。
16.根据权利要求14的LED封装，其中：
所述第一引线框架和第二引线框架分别具有第一边缘和第二边缘，所述第一边缘和第二边缘相互面对，第一突出部形成在与所述第一边缘相分开的区域内，第二突出部形成在与所述第二边缘相分开的区域内，并且
所述第一突出部的下表面和所述第二突出部的下表面在所述树脂体的下表面上露出，所述第一突出部的侧表面和所述第二突出部的侧表面被所述树脂体包覆。
17.根据权利要求14的LED封装，其中提供两个所述LED芯片，并且所述两个LED芯片被定位成使一个LED芯片的侧表面与另一个LED芯片的侧表面不相互面对。
18.根据权利要求14的LED封装，还包括设置在所述第一引线框架和第二引线框架上方的齐纳二极管芯片，其一个端子连接到所述第一引线框架，另一端子连接到所述第二引线框架，
所述LED芯片安装在所述第一引线框架上，并且
在安装有所述LED芯片的区域和所述第一引线框架的上表面上连接到所述导线的位置之间形成沟槽。
19.根据权利要求14的LED封装，其中：
所述一个端子设置在所述LED芯片的上表面上；
所述第一引线框架的上表面与接合到所述一个端子的所述导线的一部分延伸的方向之间的角度小于所述第一引线框架的上表面与接合到所述第一引线框架的所述导线的一部分延伸的方向之间的角度。
20.根据权利要求14的LED封装，其中所述基底部分具有矩形形状，其一角被切掉。
CN2011100306511A 2010-01-29 2011-01-28 Led封装 Pending CN102142512A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010-019779 2010-01-29
JP2010019779 2010-01-29
JP2010-186398 2010-08-23
JP2010186398A JP4764519B1 (ja) 2010-01-29 2010-08-23 Ｌｅｄパッケージ

Publications (1)

Publication Number Publication Date
CN102142512A true CN102142512A (zh) 2011-08-03

Family

ID=44340838

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100306511A Pending CN102142512A (zh) 2010-01-29 2011-01-28 Led封装

Country Status (4)

Country Link
US (1) US20110186868A1 (zh)
JP (1) JP4764519B1 (zh)
CN (1) CN102142512A (zh)
TW (1) TW201145615A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103178191A (zh) * 2011-12-24 2013-06-26 展晶科技(深圳)有限公司 发光二极管
CN103959492A (zh) * 2011-12-09 2014-07-30 日本特殊陶业株式会社 发光元件安装用布线基板

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011165833A (ja) * 2010-02-08 2011-08-25 Toshiba Corp Ｌｅｄモジュール
JP2012113919A (ja) 2010-11-24 2012-06-14 Toshiba Corp 照明装置
US20120188738A1 (en) * 2011-01-25 2012-07-26 Conexant Systems, Inc. Integrated led in system-in-package module
JP5753446B2 (ja) 2011-06-17 2015-07-22 株式会社東芝 半導体発光装置の製造方法
CN103137825B (zh) * 2011-11-30 2016-06-01 光宝电子(广州)有限公司 发光二极管基板结构、发光二极管单元及其光源模块
WO2013111253A1 (ja) * 2012-01-25 2013-08-01 パナソニック株式会社 Ｌｅｄパッケージ、ｌｅｄ発光素子及びそれらの製造方法
JP5083472B1 (ja) * 2012-01-25 2012-11-28 パナソニック株式会社 Ｌｅｄパッケージの製造方法
JP5405602B2 (ja) * 2012-02-02 2014-02-05 パナソニック株式会社 Ｌｅｄパッケージ及びｌｅｄパッケージ用フレーム
JP5998621B2 (ja) * 2012-05-10 2016-09-28 大日本印刷株式会社 Ｌｅｄ用リードフレーム及び当該ｌｅｄ用リードフレームを用いた半導体装置
TW201543720A (zh) * 2014-05-06 2015-11-16 Genesis Photonics Inc 封裝結構及其製備方法
KR20150144145A (ko) * 2014-06-16 2015-12-24 서울반도체 주식회사 발광 다이오드 패키지
US10158056B2 (en) 2015-04-27 2018-12-18 Citizen Electronics Co., Ltd. LED package, light emitting device and method for manufacturing LED package
JP6551009B2 (ja) * 2015-07-27 2019-07-31 ウシオ電機株式会社 光源装置
US9882107B2 (en) * 2016-01-12 2018-01-30 Citizen Electronics Co., Ltd. LED package with covered bonding wire
US11145795B2 (en) 2016-05-31 2021-10-12 Citizen Electronics Co., Ltd. Light emitting apparatus and method for manufacturing same
JP6447580B2 (ja) * 2016-06-15 2019-01-09 日亜化学工業株式会社 発光装置
JP6757274B2 (ja) * 2017-02-17 2020-09-16 新光電気工業株式会社 リードフレーム及びその製造方法
CN111433549A (zh) 2017-07-17 2020-07-17 分形散热器技术有限责任公司 多重分形散热器系统及方法
US10763414B2 (en) * 2017-12-18 2020-09-01 Rohm Co., Ltd. Semiconductor light-emitting device
JP7193698B2 (ja) * 2017-12-26 2022-12-21 日亜化学工業株式会社 発光装置及び発光装置の製造方法
KR102520722B1 (ko) * 2018-04-05 2023-04-11 삼성디스플레이 주식회사 압력 센서
JP6809522B2 (ja) * 2018-11-29 2021-01-06 日亜化学工業株式会社 発光装置
JP6916450B2 (ja) * 2019-04-01 2021-08-11 日亜化学工業株式会社 発光装置及びその製造方法
JP7269510B2 (ja) * 2020-09-30 2023-05-09 日亜化学工業株式会社 発光装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6872585B2 (en) * 2001-09-03 2005-03-29 Toyoda Gosei Co., Ltd. LED device and manufacturing method thereof
CN101110462A (zh) * 2006-07-13 2008-01-23 克里公司 固态发光装置的基于引线框架的封装以及形成固态发光装置的基于引线框架的封装的方法
US20080042151A1 (en) * 2006-07-10 2008-02-21 Samsung Electro-Mechanics Co., Ltd. High power light emitting diode package and method of producing the same
CN101447544A (zh) * 2007-11-27 2009-06-03 夏普株式会社 发光元件及其制造方法
US20090224271A1 (en) * 2007-03-30 2009-09-10 Seoul Semiconductor Co., Ltd. Led package
CN101582419A (zh) * 2008-05-16 2009-11-18 科锐香港有限公司 用于小型表面安装器件的装置和系统
JP2009278012A (ja) * 2008-05-16 2009-11-26 Meio Kasei:Kk Ｌｅｄ装置用パッケージ

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120374A (ja) * 1992-03-31 1994-04-28 Amkor Electron Inc 半導体パッケージ構造、半導体パッケージ方法及び半導体パッケージ用放熱板
JP2001015542A (ja) * 1999-07-02 2001-01-19 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP2002083917A (ja) * 2000-06-28 2002-03-22 Noge Denki Kogyo:Kk 表面に突起を有するリードフレーム、リードフレームの製造方法、半導体装置、および、半導体装置の製造方法
JP2002314138A (ja) * 2001-04-09 2002-10-25 Toshiba Corp 発光装置
US6437429B1 (en) * 2001-05-11 2002-08-20 Walsin Advanced Electronics Ltd Semiconductor package with metal pads
JP2003324214A (ja) * 2002-04-30 2003-11-14 Omron Corp 発光モジュール
JP4002476B2 (ja) * 2002-06-18 2007-10-31 ローム株式会社 半導体装置
US6879040B2 (en) * 2002-09-18 2005-04-12 Agilent Technologies, Inc. Surface mountable electronic device
JP3910171B2 (ja) * 2003-02-18 2007-04-25 シャープ株式会社 半導体発光装置、その製造方法および電子撮像装置
JP4242194B2 (ja) * 2003-04-10 2009-03-18 シャープ株式会社 半導体発光装置およびその製造方法
US7196313B2 (en) * 2004-04-02 2007-03-27 Fairchild Semiconductor Corporation Surface mount multi-channel optocoupler
JP4359195B2 (ja) * 2004-06-11 2009-11-04 株式会社東芝 半導体発光装置及びその製造方法並びに半導体発光ユニット
US7759775B2 (en) * 2004-07-20 2010-07-20 Alpha And Omega Semiconductor Incorporated High current semiconductor power device SOIC package
JP3999780B2 (ja) * 2004-11-16 2007-10-31 日電精密工業株式会社 リードフレームの製造方法
JP4686248B2 (ja) * 2005-04-28 2011-05-25 スタンレー電気株式会社 光半導体装置、及び光半導体装置製造方法
JP2007142044A (ja) * 2005-11-16 2007-06-07 Stanley Electric Co Ltd 半導体発光装置及びそれを用いた面光源
TWI468472B (zh) * 2006-01-13 2015-01-11 Toyo Ink Mfg Co Color filters are used for coloring compositions, color filters and liquid crystal display devices
US7635915B2 (en) * 2006-04-26 2009-12-22 Cree Hong Kong Limited Apparatus and method for use in mounting electronic elements
JP4805026B2 (ja) * 2006-05-29 2011-11-02 シャープ株式会社 発光装置、表示装置及び発光装置の制御方法
JP2008071954A (ja) * 2006-09-14 2008-03-27 Mimaki Denshi Buhin Kk 光源装置
JP4306772B2 (ja) * 2006-10-05 2009-08-05 日亜化学工業株式会社 発光装置
JP5368982B2 (ja) * 2007-06-14 2013-12-18 ローム株式会社 半導体発光装置
US7956469B2 (en) * 2007-07-27 2011-06-07 Nichia Corporation Light emitting device and method of manufacturing the same
JP2009246343A (ja) * 2008-03-11 2009-10-22 Rohm Co Ltd 半導体発光装置およびその製造方法
JP2009283653A (ja) * 2008-05-22 2009-12-03 Sanyo Electric Co Ltd 発光装置およびその製造方法
US8350370B2 (en) * 2010-01-29 2013-01-08 Cree Huizhou Opto Limited Wide angle oval light emitting diode package

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6872585B2 (en) * 2001-09-03 2005-03-29 Toyoda Gosei Co., Ltd. LED device and manufacturing method thereof
US20080042151A1 (en) * 2006-07-10 2008-02-21 Samsung Electro-Mechanics Co., Ltd. High power light emitting diode package and method of producing the same
CN101110462A (zh) * 2006-07-13 2008-01-23 克里公司 固态发光装置的基于引线框架的封装以及形成固态发光装置的基于引线框架的封装的方法
US20090224271A1 (en) * 2007-03-30 2009-09-10 Seoul Semiconductor Co., Ltd. Led package
CN101447544A (zh) * 2007-11-27 2009-06-03 夏普株式会社 发光元件及其制造方法
CN101582419A (zh) * 2008-05-16 2009-11-18 科锐香港有限公司 用于小型表面安装器件的装置和系统
JP2009278012A (ja) * 2008-05-16 2009-11-26 Meio Kasei:Kk Ｌｅｄ装置用パッケージ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103959492A (zh) * 2011-12-09 2014-07-30 日本特殊陶业株式会社 发光元件安装用布线基板
CN103178191A (zh) * 2011-12-24 2013-06-26 展晶科技(深圳)有限公司 发光二极管
CN103178191B (zh) * 2011-12-24 2015-10-28 展晶科技(深圳)有限公司 发光二极管

Also Published As

Publication number Publication date
JP2011176270A (ja) 2011-09-08
JP4764519B1 (ja) 2011-09-07
TW201145615A (en) 2011-12-16
US20110186868A1 (en) 2011-08-04

Similar Documents

Publication Publication Date Title
CN102142512A (zh) Led封装
CN102142505B (zh) Led封装
CN102522485B (zh) 半导体发光装置
US8378347B2 (en) LED package
CN102142513B (zh) Led封装及制作led封装的方法
CN102479908A (zh) Led封装
CN102142506A (zh) Led封装及其制造方法
CN102569277A (zh) Led 封装及其制造方法
CN102142504A (zh) Led封装、led封装的制造方法及包装部件
CN102479910A (zh) Led模块
CN102270727A (zh) 半导体发光装置及其制造方法
CN102478172A (zh) 照明装置
JP5390644B2 (ja) Ｌｅｄパッケージ
JP2011181603A (ja) Ｌｅｄパッケージ
JP2015002317A (ja) Ｌｅｄ光源モジュール
JP2015012024A (ja) Ｌｅｄ光源モジュール

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20110803

C20 Patent right or utility model deemed to be abandoned or is abandoned