CN102077325A - 成膜方法及处理系统 - Google Patents

成膜方法及处理系统 Download PDF

Info

Publication number
CN102077325A
CN102077325A CN2009801248213A CN200980124821A CN102077325A CN 102077325 A CN102077325 A CN 102077325A CN 2009801248213 A CN2009801248213 A CN 2009801248213A CN 200980124821 A CN200980124821 A CN 200980124821A CN 102077325 A CN102077325 A CN 102077325A
Authority
CN
China
Prior art keywords
film
gas
build method
transition metal
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801248213A
Other languages
English (en)
Other versions
CN102077325B (zh
Inventor
松本贤治
水泽宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN102077325A publication Critical patent/CN102077325A/zh
Application granted granted Critical
Publication of CN102077325B publication Critical patent/CN102077325B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明提供一种成膜方法，是在可抽真空的处理容器内对在表面具有凹部的被处理体的表面实施成膜处理的成膜方法，其特征在于，包括：使用含过渡金属原料气体通过热处理形成含过渡金属膜的含过渡金属膜形成工序；和形成包含元素周期表的VIII族的元素的金属膜的金属膜形成工序。

Description

成膜方法及处理系统
技术领域
本发明涉及用于在半导体晶片等被处理体的表面形成例如含有锰(Mn)的膜和钌(Ru)膜作为阻挡层的成膜方法及处理系统。
背景技术
一般来说，为了制造半导体器件，要对半导体晶片反复进行成膜处理或图案蚀刻处理等各种处理。这里，由于半导体器件的进一步的高集成化及高微细化的要求，线宽或孔径正日渐微细化。由于随着各种尺寸的微细化，需要进一步减小电阻，因此作为布线材料或向沟槽、孔等凹部内填充的填充材料，趋向于使用电阻非常小且廉价的铜(日本特开2004-107747号公报)。在像这样作为布线材料或填充材料使用铜了的情况下，考虑到铜向其下层的扩散阻挡性等，一般来说，将钽金属(Ta)或钽氮化膜(TaN)等用作阻挡层。
为了将凹部内用铜填充，首先，在等离子体溅射装置内，在包括了该凹部内的整个壁面的晶片表面整面形成由铜膜构成的薄的种子膜，然后，通过对整个晶片表面实施镀铜处理，而将凹部内完全填满。其后，晶片表面的多余的铜薄膜被利用CMP(Chemical Mechanical Polishing，化学机械研磨)处理等研磨处理而去掉。
对于这一点，参照图14A至图14C进行说明。图14A至图14C是用于说明半导体晶片的凹部的以往的填充工序的图。在半导体晶片W形成的例如层间绝缘膜等绝缘层1的表面，例如形成有与形成了双重大马士革镶嵌(dual damascene)结构的过孔(via-hole)或通孔(through-hole)或槽(沟槽)等对应的凹部2。在该凹部2的底部，以露出状态形成有例如由铜构成的下层的布线层3。
具体来说，凹部2由形成为细长状的截面为凹形的槽(沟槽)2A、和在槽2A的底部的一部分中形成的孔2B构成。该孔2B成为接触孔或通孔。此外，在孔2B的底部露出布线层3。这样，就可以与下层的布线层或晶体管等元件实现电连接。而且，对于下层的布线层或晶体管等元件，省略了图示。
绝缘层1例如由主成分为Si02构成的膜形成。凹部2随着设计规则的微细化，其宽度或内径变得非常小，例如为120nm左右，纵横比例如达到2～4左右。而且，对于防扩散膜及蚀刻阻止膜等省略了图示，形状也被简单地表示。
在半导体晶片W的表面，也包括凹部2内的内面，大致均匀地预先利用等离子体溅射装置形成有例如由TaN膜及Ta膜的层叠结构构成的阻挡层4(参照图14A)。此外，利用该等离子体溅射装置，遍及包括凹部2内的表面在内的整个晶片表面，形成由薄的铜膜构成的种子膜6(参照图14B)作为金属膜。在等离子体溅射装置内形成该种子膜6时，对半导体晶片侧施加高频的偏置电力，有效地加入了铜的金属离子。此外，通过对晶片表面实施镀铜处理，而将凹部2内用例如由铜膜构成的金属膜8进行填充(参照图14C)。其后，将晶片表面的多余的金属膜8、种子膜6及阻挡层4使用上述的CMP处理等研磨处理而去掉。
但是，最近，为了进一步提高上述阻挡层的可靠性，进行了各种开发。其中，取代Ta膜或TaN膜而使用了Mn膜等的自形成阻挡层备受注目(日本特开2005-277390号公报、日本特开2007-067107号公报)。Mn膜是利用溅射而形成的，并将该Mn膜本身作为种子膜。由此，就可以在其上直接形成镀铜层。通过在镀膜后实施退火，就会自匹配地与作为下层的绝缘膜的SiO2层反应，在该SiO2层与Mn膜的交界部分形成MnSixOy(x、y：任意的正数“以下相同”)膜或锰氧化物MnOx(x：任意的正数)膜这样的Mn阻挡膜。由此，还可以削减制造工序数。
该情况下，在Mn膜薄时，整个膜变为MnOx或MnSixOy。而且，锰氧化物根据Mn的化学价，存在MnO、Mn3O4、Mn2O3、MnO2等种类，而这里将它们总称地记作MnOx。
但是，上述的Mn阻挡膜对Cu膜的阻挡性比较优异，但是，形成于上述Mn膜或Mn阻挡膜上的Cu膜在这些膜上的浸润性却不太良好。其结果是，形成于上述Mn膜或Mn阻挡膜上的Cu膜的紧密粘接性不佳，有可能在Cu膜与这些膜之间产生密合不良。
发明内容
本发明是着眼于如上所述的问题，为了有效地解决上述问题而提出的。本发明的目的在于，提供一种形成能够将对例如Cu膜的阻挡性及紧密粘接性维持得较高的层结构的成膜方法及处理系统。
本发明提供一种成膜方法，在可抽真空的处理容器内对表面具有凹部的被处理体的表面实施成膜处理，其特征在于，包括：使用含过渡金属原料气体通过热处理形成含过渡金属膜的含过渡金属膜形成工序；及形成包含元素周期表的VIII族的元素的金属膜的金属膜形成工序。
根据本发明，可以获得含过渡金属膜与包含VIII族的元素的金属膜的层叠结构，例如对于形成于该层叠结构上的Cu膜，可以实现优异的阻挡性及紧密粘接性。
优选上述热处理为CVD(Chemical Vapor Deposition，化学气象沉积)法。该情况下，例如上述热处理是使用上述原料气体和还原气体的热CVD法。
另外，优选在上述金属膜形成工序中还进行热处理。该情况下，例如上述金属膜形成工序中的上述热处理为CVD法。
另外，优选在同一处理容器内连续地进行上述含过渡金属膜形成工序与上述金属膜形成工序，在上述两个工序的转移时，通过一边逐渐地减少上述含过渡金属原料气体的供给量，一边逐渐地增加包含上述VIII族的元素的VIII族原料气体的供给量，而形成包含上述过渡金属和上述VIII族的元素的混合层。
例如，在上述金属膜形成工序中，利用溅射法进行成膜。
另外，优选在上述金属膜形成工序之后，进行堆积铜膜而填充上述凹部内的填充工序。该情况下，上述填充工序例如是利用CVD法来进行的。或者，上述填充工序例如是利用镀敷法来进行的。或者，上述填充工序例如是利用溅射法来进行的。
另外，优选在上述填充工序之后，进行使上述被处理体退火的退火工序。
另外，优选上述薄膜的基底膜由选自SiO2膜、SiOF膜、SiC膜、SiN膜、SiOC膜、SiCOH膜、SiCN膜、多孔二氧化硅膜、多孔甲基倍半硅氧烷膜、聚芳撑膜、SiLK(注册商标)膜和氟碳膜构成的组中的一种以上的膜构成。
另外，优选在上述凹部的下部形成有布线层。
另外，优选上述含过渡金属原料气体由有机金属材料气体或金属络合物材料气体构成。
另外，优选上述过渡金属由锰Mn构成，该含有锰的有机金属材料是选自由CpMn[＝Mn(C5H5)2]、(MeCp)2Mn[＝Mn(CH3C5H4)2]、(EtCp)2Mn[＝Mn(C2H5C5H4)2]、(i-PrCp)2Mn[＝Mn(C3H7C5H4)2]、MeCpMn(CO)3[＝(CH3C5H4)Mn(CO)3]、(t-BuCp)2Mn[＝Mn(C4H9C5H4)2]、CH3Mn(CO)5、Mn(DPM)3[＝Mn(C11H19O2)3]、Mn(DMPD)(EtCp)[＝Mn(C7H11C2H5C5H4)]、Mn(acac)2[＝Mn(C5H7O2)2]、Mn(DPM)2[＝Mn(C11H19O2)2]、Mn(acac)3[＝Mn(C5H7O2)3]、Mn(hfac)2[＝Mn(C5HF6O2)3]、((CH3)5Cp)2Mn[＝Mn((CH3)5C5H4)2]构成的组中的一种以上的材料。
另外，优选在上述各热处理中一并使用了等离子体。
另外，优选上述VIII族的元素是选自由Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt构成的组中的一种以上的元素。
另外，本发明提供一种处理系统，是对被处理体进行处理的处理系统中，其特征在于，具备：在上述被处理体的表面，使用含有过渡金属的含过渡金属原料气体，通过热处理形成含过渡金属膜的处理装置；在上述被处理体的表面形成含有元素周期表的VIII族的元素的金属膜的处理装置；在上述被处理体的表面形成铜膜的处理装置；将上述各装置连结的共用搬送室；设于上述共用搬送室内，用于向上述各处理装置内搬送上述被处理体的搬送机构；及按照实施具有上述任意一种特征的成膜方法的方式控制整个处理系统的系统控制部。
另外，本发明提供一种处理系统，是对被处理体进行处理的处理系统中，其特征在于，具备：在上述被处理体的表面，进行使用含过渡金属原料气体通过热处理形成含过渡金属膜的成膜处理和形成含有元素周期表的VIII族的元素的金属膜的成膜处理的处理装置；在上述被处理体的表面形成铜膜的处理装置；将上述各处理装置连结的共用搬送室；设于上述共用搬送室内，用于向上述各处理装置内搬送上述被处理体的搬送机构；及按照实施具有上述任意一种特征的成膜方法的方式来控制整个处理系统的系统控制部。
另外，本发明提供一种存储介质，其特征在于，存储有计算机可读取的程序，该计算机可读取的程序按照实施具有上述任意一种特征的成膜方法的方式来控制上述任意一个处理系统。
另外，本发明提供一种半导体装置，其特征在于，具有利用成膜方法形成的膜结构，该成膜方法具有上述任意一种特征。
另外，本发明提供一种电子机器，其特征在于，具有利用成膜方法形成的膜结构，该成膜方法具有上述任意一种特征。
附图说明
图1是表示本发明的处理系统的第一实施方式的概略构成图。
图2是表示本发明的处理系统的第二实施方式的概略构成图。
图3是表示第二处理装置的一例的构成图。
图4是表示第三处理装置的一例的构成图。
图5是表示第五处理装置的一例的构成图。
图6A至图6D是用于说明以半导体晶片的凹部为中心的薄膜的堆积状况的一例的图。
图7是本发明的成膜方法的基本的流程图。
图8是用于说明用于实施填充工序的各种方式的图。
图9A至图9C是表示实施金属膜形成工序时的各气体的供给状态的时序图。
图10是表示形成包含Mn和Ru的混合膜时的各气体的供给状态的时序图。
图11是表示形成了种子膜时的凹部的最终的填充状态的剖面图。
图12是表示在半导体晶片的凹部的底部中填充金属与布线层被直接连接的状态的剖面图。
图13是表示形成了包含Mn和Ru的混合膜时的凹部的最终的填充状态的剖面图。
图14A至图14C是用于说明半导体晶片的凹部的以往的填充工序的图。
具体实施方式
下面，基于附图对本发明的成膜方法和处理系统的实施方式进行详细说明。
<处理系统>
首先，对用于实施本发明的成膜方法的处理系统进行说明。图1是表示本发明的处理系统的第一实施方式的概略构成图，图2是表示本发明的处理系统的第二实施方式的概略构成图。
首先，对第一实施方式进行说明。如图1所示，该处理系统10主要具有：多个例如4个处理装置12A、12B、12C、12D；近似六边形的共用搬送室14；具有真空互锁功能的第一及第二真空互锁室16A、16B；细长的导入侧搬送室18。
这里，4个处理装置12A～12D中的第一个处理装置，例如处理装置12A构成为对作为被处理体的半导体晶片进行预处理的第一处理装置12A，第二个处理装置，例如处理装置12B构成为对半导体晶片W形成含过渡金属膜的第二处理装置12B，第三个处理装置，例如处理装置12C构成为对半导体晶片W形成含有元素周期表的VIII族的元素的金属膜的第三处理装置12C，第四个处理装置，例如处理装置12D构成为对半导体晶片W堆积铜膜的第四处理装置12D。
作为第一处理装置12A，使用普通的清洁处理装置，作为第四处理装置12D，使用热CVD等热成膜处理装置。但是，第一及第四处理装置12A、12D并不需要设于此处。即，也可以在设于处理系统10以外的其他的处理装置中，进行与第一及第四处理装置对应的各处理。
图1的例子中，在近似六边形的共用搬送室14的4个边处，接合有各处理装置12A～12D，在其他侧的2个边处，分别接合有第一及第二真空互锁室16A、16B。此外，导入侧搬送室18与第一及第二真空互锁室16A、16B共同连接。
共用搬送室14与各处理装置12A～12D之间，以及共用搬送室14与第一及第二真空互锁室16A、16B的各自之间，被分别隔着可以气密性地开闭的门阀G接合而群组工具化，根据需要可以与共用搬送室14内连通。这里，共用搬送室14内被抽真空。另外，在第一及第二真空互锁室16A、16B的各自与导入侧搬送室18之间，也分别设有可以气密性地开闭的门阀G。第一及第二真空互锁室16A、16B随着晶片的搬入搬出反复进行抽真空及大气压复原。
此外，在共用搬送室14内，在可以访问2个真空互锁室16A、16B及4个处理装置12A～12D的位置，设有由可以屈伸及旋转地制成的多关节臂构成的搬送机构20。它具有可以相互朝向相反方向独立地屈伸的2个拾取臂20A、20B，可以一次处置2片晶片。而且，作为搬送机构20，也可以使用仅具有1个拾取臂的机构。
导入侧搬送室18由横向较长的箱体形成。在该横向较长的导入侧搬送室18的一侧(长度方向侧方侧)设有用于导入作为被处理体的半导体晶片的1个至多个搬入口，图示的例子中为3个搬入口。在各搬入口，设有可以开闭地制成的开闭门22。此外，与各搬入口对应地，分别设有导入端口(port)24，在这里，可以分别一个个地载置盒容器26。各盒容器26可以将多片，例如25片晶片W以等间距多段地载置的状态收容。盒容器26内例如被设为密闭状态，在该内部充满N2气等惰性气体的气氛。
在导入侧搬送室18内，设有用于将晶片W沿着其长度方向搬送的导入侧搬送机构28。导入侧搬送机构28具有可以屈伸及旋转地制成的2个拾取臂28A、28B，可以一次处置2片晶片W。该导入侧搬送机构28在导入侧搬送室18内，可以滑行移动地被支撑在沿着其长度方向延伸地设置的导引轨道30上。
另外，在导入侧搬送室18的一方的端部，设有进行晶片的对位的定位器32。定位器32具有由驱动电机驱动旋转的旋转台32A。旋转台32A以在其上载置有晶片W的状态下旋转。在旋转台32A的外周，设有用于检测晶片W的周缘部的光学传感器32B。这样，就可以检测出晶片W的定位缺口，例如槽口或定位平面的位置方向或晶片W的中心的位置偏移量。
该处理系统10为了控制该系统整体的动作，具有例如由计算机等构成的系统控制部34。此外，该处理系统整体的动作控制中所必需的程序被存储于软盘、CD(Compact Disc)、硬盘或闪存存储器等存储介质36中。此外，根据基于该程序的来自系统控制部34的指令，进行各气体的供给的开始或停止的控制、流量的控制、加工温度(晶片温度)或加工压力(处理容器内的压力)的控制、晶片的搬送作业等。
对如上构成的处理系统10的概略动作进行说明。首先，从设于导入端口24的盒容器26中，将未处理的半导体晶片W利用导入侧搬送机构28取入到导入侧搬送室18内。所取入的晶片W向被设于导入侧搬送室18的一端的定位器32搬送，在这里进行定位。上述晶片W例如由硅基板制成，在其表面预先形成有凹部2(参照图14)。
进行过定位的晶片W由导入侧搬送机构18再次搬送，向第一及第二真空互锁室16A、16B中的任意一方的真空互锁室内搬入。该真空互锁室内被抽真空后，利用预先抽真空了的共用搬送室14内的搬送机构20，将上述真空互锁室内的晶片W取入该共用搬送室14内。
被取入到共用搬送室14内的未处理的晶片，首先被向第一处理装置12A内搬入。在这里，对晶片W进行预处理。作为该预处理，进行普通的脱气(degas)处理或晶片表面的凹部2内的清洗处理。作为清洗处理，进行H2等离子体处理、Ar等离子体处理、使用了有机酸的干式清洁处理、或者使用了热线(Hot-Wire)原子状氢的清洁处理。
完成上述的预处理的晶片W继而被向第二处理装置12B内搬入。在这里，进行在晶片W的表面形成含过渡金属膜的含过渡金属膜形成工序。该含过渡金属膜形成工序中，如后所述，通过使用含有过渡金属的含过渡金属原料气体进行热CVD等热处理，而进行成膜。这里，作为过渡金属，使用Mn，作为含过渡金属膜(含Mn膜)，形成MnOx膜。
完成了含过渡金属膜形成工序的晶片W继而被向第三处理装置12C内搬入。在这里，进行在晶片W的表面形成含有元素周期表的VIII族的元素的金属膜的金属膜形成工序。在这里，如后所述，例如使用Ru(钌)，作为金属膜形成Ru膜。如上所述，以MnOx膜与Ru膜的层结构，形成对Cu膜的阻挡层。
完成了金属膜形成工序的晶片W继而被向第四处理装置12D内搬入。在这里，进行在晶片W的表面堆积铜膜而将凹部2内填充的填充工序。如果该填充工序结束，则完成处理系统10中的处理。
处理完的晶片W经由任意一方的真空互锁室16A或16B和导入侧搬送室18，被收容到导入端口24的处理完晶片用的盒容器26内。
而且，共用搬送室14内在Ar或He等稀有气体或干燥N2等惰性气体的气氛中，被设为减压状态。
虽然在上述的处理系统的第一实施方式的情况下，第二处理装置12B与第三处理装置12C被分别地设置，分别以不同的处理装置来进行含过渡金属膜形成工序和金属膜形成工序，然而也可以将这两个工序在同一处理装置内进行。此种处理系统被作为第二实施方式表示于图2中。而且，在图2中，对于与图1所示的构成部分相同的构成部分使用相同的参考符号，省略其说明。
图2所示的实施方式中，取代图1中的第二处理装置12B，设有作为第五个处理装置的第五处理装置12E，另外，未设置第三处理装置12C(参照图1)。在第五处理装置12E中，如后所述，连续地形成作为含过渡金属膜的例如MnOx膜和作为金属膜的例如Ru膜。该情况下，可以将处理装置的设置台数减少一台，从而可以削减设备成本。另外，在第三处理装置12C所处的位置，为了提高生产率，也可以再设置一台第四处理装置12D。
<第二处理装置12B的说明>
如前所述，由于第一处理装置12A是普通的清洗处理装置，因此省略其说明，对第二处理装置12B进行说明。图3是表示第二处理装置的一例的构成图。该第二处理装置12B是使用含过渡金属原料气体通过热处理在晶片表面形成含过渡金属膜的装置。这里，以作为含过渡金属膜形成MnOx(X：任意的正数)的情况为例进行说明。
该第二处理装置12B具有例如内部为近似圆筒形的铝制的处理容器132。此外，在处理容器132的顶部，设有作为用于导入必需的处理气体，例如成膜气体等的气体导入机构的喷淋头部134。从在喷淋头部134的下面的气体喷射面所设置的多个气体喷射孔136中，向处理空间S喷射处理气体。
在喷淋头部134内形成有中空状的气体扩散室138，导入到这里的处理气体在被向平面方向扩散后，从与这里连通的气体喷射孔136中喷出。整个喷淋头部134例如由镍或哈斯特洛依(hastelloy)(注册商标)等镍合金、铝或铝合金形成。在喷淋头部134与处理容器132的上端开口部的接合部，设有例如由O形环等构成的密封构件140。这样，就可以维持处理容器132内的气密性。
另外，在处理容器132的侧壁设有用于对处理容器132内搬入搬出作为被处理体的半导体晶片W的搬入搬出口142。在该搬入搬出口142处，设有可以气密性地开闭地制成的门阀G。
在处理容器132的底部144形成有排气空间146。具体来说，在容器底部144的中央部形成有大的开口148，在该开口148处，连结着向其下方延伸的有底圆筒体状的圆筒划分壁150，在其内部形成上述排气空间146。此外，在划分排气空间146的圆筒划分壁150的底部152，按从该处竖起的方式设有圆筒体状的支柱154，在该支柱154的上端部固定有载置半导体晶片W的载置台156。
载置台156例如由陶瓷材料或石英玻璃制成。在该载置台156内，作为加热机构，收容有利用通电产生热的例如由碳丝加热器等构成的电阻加热器158。这样，就可以对载置于载置台156的上面的半导体晶片W加热。
在载置台156中，沿其上下方向贯通地形成有多个销钉插通孔160，例如3个销钉插通孔160(图3中仅表示出2个)。在上述各销钉插通孔160内，可以上下移动地配置有以间隙配合状态插通的推举销钉162。在推举销钉162的下端，配置有以圆形环形状形成的例如氧化铝之类的陶瓷制的推举环164。利用该推举环164，支承着各推举销钉162的下端。从推举环164中延伸的臂部166被与容器底部144贯通地设置的出没杆168连结，出没杆168被制成可以利用致动器170进行升降。这样，各推举销钉162在晶片W的转交时，就会从各销钉插通孔160的上端向上方出没。
而且，在致动器170的出没杆168的容器底部144的贯通部设有可以伸缩的波纹管172，出没杆168可以在维持处理容器132内的气密性的同时升降。
排气空间146的入口侧的开口148被设定为比载置台156的直径小，经载置台156的周缘部的外侧流下的气体绕到载置台156的下方后向开口148流入。另外，在圆筒划分壁150的下部侧壁，按照面向排气空间146的方式形成有排气口174。在该排气口174处，连接着真空排气系统176。
真空排气系统176具有与排气口174连接的排气通路178，在该排气通路178中，依次设有压力调节阀180、真空泵182或除害装置(未图示)等。这样，就可以在对处理容器132内及排气空间146的气氛进行压力控制的同时抽真空而排气。
在喷淋头部134处，连接有供给含过渡金属原料气体的原料气体供给系统88。具体来说，供给含过渡金属原料气体的原料气体供给系统88具有与气体扩散室138的气体入口186连接的原料气体流路94。
该原料气体流路94在途中依次设有开闭阀96及质量流控制器之类的流量控制器98，与收容含过渡金属原料的第一原料罐100连接。
在第一原料罐100内，插入有鼓泡气体管114，其头端部位于第一原料罐100的底部附近。在鼓泡气体管114中，依次设有质量流控制器之类的流量控制器108及开闭阀106。这样，就可以一边进行流量控制地一边将鼓泡气体导入第一原料罐100内，将原料110按照需要气体化。此外，所产生的原料气体伴随着鼓泡气体进行供给。
作为鼓泡气体，在这里使用作为还原气体的H2气体。另外，在第一原料罐100中，为了促进气化，设有将原料110加热的罐加热部112。这里，作为原料110，例如可以使用含有锰的作为液体原料的(EtCp)2Mn(前驱体(precursor))。
作为鼓泡用的还原惰性气体，可以取代H2气而使用由N2、He、Ne或Ar等稀有气体构成的惰性气体。此外，在原料气体流路94、设于其中的开闭阀96、流量控制器98处，为了防止原料气体再冷凝，卷绕有带加热器、覆套式电阻加热器或硅橡胶加热器等(未图示)，从而可以将它们加热。
另外，虽然未图示，然而可以将冲洗用的气体供给机构与喷淋头部134连接，根据需要供给冲洗气体。作为冲洗用气体，可以使用N2气、Ar气、He气、Ne气等惰性气体、或H2等还原性气体。
此外，为了控制该装置整体的动作，设有例如由计算机等构成的控制部206。这样，就可以进行各气体的供给的开始和停止的控制、供给量的控制、处理容器40内的压力控制、晶片W的温度控制等。控制部206具有用于存储进行上述控制的计算机程序的存储介质208。作为存储介质208，例如可以使用软盘、闪存存储器、硬盘、CD(Compact Disc)等。另外，控制部206在系统控制部34(参照图1)的支配下动作。
下面，对上述构成的第二处理装置12B的动作进行说明。首先，半导体晶片W由搬送机构20(参照图1)保持，通过变为开状态的门阀G和搬入搬出口142，被搬入到处理容器132内。该晶片W在被转交给被升起了的推举销钉160后，通过降下该推举销钉160，将其支撑载置于载置台156的上面。
然后，使含过渡金属原料气体供给系统88动作，一边控制流量一边向喷淋头部134供给成膜气体，该成膜气体被从气体喷射孔136中喷射出，导入处理空间S。
此后，通过继续驱动设于真空排气系统176中的真空泵182，而将处理容器132内或排气空间146内的气氛抽真空。此后，调整压力调节阀180的阀开度而将处理空间S的气氛维持为规定的加工压力。此时，晶片W由设于载置台156内的电阻加热器158进行加热，维持为规定的加工温度。这样，在半导体晶片W的表面，就会形成所需的含过渡金属膜，即在这里形成MnOx膜。
<第三处理装置12C的说明>
下面，对第三处理装置12C进行说明。如前所述，由于第四处理装置12D是普通的热成膜处理装置，因此省略其说明。图4是表示第三处理装置的一例的构成图。该第三处理装置12C是在晶片表面形成含有VIII族的元素的金属膜的装置。在这里，以形成Ru膜作为金属膜的情况为例进行说明。
虽然该第三处理装置12C基本上是与第二处理装置12B相同的构成，然而原料气体供给系统不同。
即，在喷淋头部134处，连接着供给金属膜的原料气体的原料气体供给系统184。具体来说，金属膜的原料气体供给系统184具有与气体扩散室138的气体入口186连接的原料气体流路188。
原料气体流路188的另一端在这里与收容固体状的原料190的第二原料罐192连接。在原料气体流路188的途中设有开闭阀194及测量原料气体流路188内的压力的压力计196。作为压力计196，例如可以使用电容式压力表。由于这里所用的原料190的蒸气压非常低而难以气化，因此为了促进气化，原料气体流路188被设为比较大的口径。此外，原料气体流路188的流路长度被设定得尽可能短，从而将第二原料罐192内的压力设定为接近处理容器132内的压力。
在第二原料罐192内插入有鼓泡气体管198，该鼓泡气体管198头端部位于第二原料罐192的底部附近。在鼓泡气体管198中，依次设有质量流控制器之类的流量控制器200及开闭阀202。这样，就可以一边控制流量一边将鼓泡气体导入第二原料罐192内，从而可以将原料190依照按照需要气体化。此后，所产生的原料气体伴随着鼓泡气体进行供给。
作为鼓泡气体，在这里使用作为惰性气体的N2气，然而也可以取而代之，使用CO(一氧化碳)或He、Ar等稀有气体。另外，在第二原料罐192中，为了促进气化，设有将原料190加热的罐加热部204。这里，作为原料190，可以使用含有作为元素周期表的VIII族元素的一例的Ru的粒状固体的羰基钌(Ru3(CO)12)。
此外，在原料气体流路188和设于其中的开闭阀194处，为了防止原料气体再冷凝，卷绕有带加热器、铝板加热器(ァルミブロックヒ一タ)、覆套式电阻加热器或硅橡胶加热器等(未图示)，从而可以将它们加热。
另外，虽然未图示，然而可以将冲洗用的惰性气体供给机构与喷淋头部134连接，根据需要供给冲洗气体。作为冲洗用气体，可以使用N2气、Ar气、He气、Ne气等惰性气体。
此外，为了控制此种装置整体的动作，设有例如由计算机等构成的控制部206。这样，就可以进行各气体的供给的开始和停止的控制、供给量的控制、处理容器132内的压力控制、晶片W的温度控制等。控制部206具有用于存储进行上述控制的计算机程序的存储介质208。
这里，为了控制原料气体的流量，将鼓泡气体的流量、原料气体的流量和此时的压力计196的测量值的关系预先作为基准数据存储于存储介质208中。这样，在成膜时，基于压力计196的测量值控制鼓泡气体的流量，从而控制原料气体的供给量。作为存储介质208，例如可以使用软盘、闪存存储器、硬盘、CD(Compact Disc)等。另外，控制部206在系统控制部34(参照图1)的支配下动作。
下面，对上述构成的第三处理装置12C的动作进行说明。首先，半导体晶片W由未图示的搬送臂保持，穿过变为开状态的门阀G和搬入搬出口142，被搬入到处理容器132内。在将该晶片W转交给被升起了的推举销钉162后，通过降下该推举销钉162，将其支撑载置于载置台156的上面。
然后，使原料气体供给系统184动作，一边控制流量一边向喷淋头部134供给原料气体，该原料气体被从气体喷射孔136中喷射出，导入到处理空间S。对于该气体的供给方式，如后所述存在各种方式。
此后，通过继续驱动设于真空排气系统176中的真空泵182，而将处理容器132内或排气空间146内的气氛抽真空。此后，调整压力调节阀180的阀开度而将处理空间S的气氛维持为规定的加工压力。此时，晶片W被设于载置台156内的电阻加热器158加热，维持为规定的加工温度。这样，在半导体晶片W的表面就会形成所需的金属膜，即在这里形成Ru膜。
<第五处理装置12E的说明>
下面，对第五处理装置12E(参照图2)进行说明。图5是表示第五处理装置的一例的构成图，对于与图3及图4所示的构成部分相同的构成部分，使用相同的参照符号，省略其说明。虽然该第五处理装置12E是1台处理装置，但可以形成MnOx膜和Ru膜。
该第五处理装置12E具有例如内部为近似圆筒形的铝制的处理容器40。此外，在处理容器40的顶部设有气体导入机构的喷淋头部42，用于导入必需的处理气体，例如成膜气体等。从在喷淋头部42的下面的气体喷射面所设置的多个气体喷射孔42A、42B中朝向处理空间S喷射处理气体。
在喷淋头部42内，形成有中空状的划分为2个的气体扩散室44A、44B，导入各气体扩散室44A、44B的处理气体在向平面方向扩散后，从与各气体扩散室44A、44B分别连通的各气体喷射孔42A、42B中喷出。即，气体喷射孔42A、42B被以矩阵状配置，从各气体的喷射孔42A、42B中喷射出的各气体在处理空间S中混合。此种气体供给方式被称作后混合。
整个喷淋头部42例如由镍或哈斯特洛依(注册商标)等镍合金、铝或铝合金制成。在喷淋头部42与处理容器40的上端开口部的接合部，设有例如由O形环等构成的密封构件46。这样，就可以维持处理容器40内的气密性。
在喷淋头部42处，连接有供给含有过渡金属的原料气体的含过渡金属原料气体供给系统88、供给金属膜的原料气体的原料气体供给系统184。含过渡金属原料气体供给系统88具有与2个气体扩散室中的一方的气体扩散室44A的气体入口92连接的原料气体流路94。另外，金属膜的原料气体供给系统184具有与2个气体扩散室中的另一方的气体扩散室44B的气体入口102连接的原料气体流路188。
另外，虽然未图示，然而可以将冲洗用的惰性气体供给系统与喷淋头部42连接，根据需要供给冲洗气体。作为冲洗用气体，可以使用N2气、Ar气、He气、Ne气等惰性气体。
而且，虽然在该情况下，含过渡金属气体供给系统88的气体流路94与原料气体供给系统184的气体流路188被与各个气体入口92、102连接(后混合)，然而也可以如图3、图4所示，在仅具有1个气体扩散室的喷淋头部处连接这两条气体流路(前混合)。
根据如上所述的第五处理装置12E，可以用该1台处理装置如上所述地分别形成MnOx膜与Ru膜。此外，可以如后所述，通过同时流过含Mn原料气体和含Ru原料气体，而形成Mn与Ru的混合层。
<本发明的成膜方法>
下面，对使用如图1至图5所示的处理系统或处理装置进行的本发明的成膜方法进行具体说明。图6A至图6D是用于说明以半导体晶片的凹部为中心的薄膜的堆积状况的一例的图。图7是本发明的成膜方法的基本的流程图。图8是用于说明用于实施填充工序的各种方式的图。图9A至图9C是表示实施金属膜形成工序时的各气体的供给状态的时序图。图10是表示形成含有Mn和Ru的混合膜时的各气体的供给状态的时序图。图11是表示形成种子膜时的凹部的最终的填充状态的剖面图。图12是表示在半导体晶片的凹部的底部处直接连接有填充金属和布线层的状态的剖面图。图13是表示形成含有Mn和Ru的混合膜时的凹部的最终的填充状态的剖面图。
本发明的目的之一是，在形成阻挡层的一部分的含过渡金属膜或Mn阻挡膜与作为凹部2的填充膜的Cu膜之间设置有VIII族的Ru膜，以将对Cu膜的阻挡性维持得较高，并且将Cu膜的紧密粘接性维持得较高。这里所说的含过渡金属膜是利用第二处理装置12B或第五处理装置12E形成的Mn膜、MnOx膜等，所谓Mn阻挡膜是形成于与基底膜的交界部分的MnOx膜、MnSixOy膜等。
首先，在向图1或图2所示的处理系统10内搬入晶片W时，如图6A所示，在形成于晶片W中的例如层间绝缘膜等绝缘层1的表面形成沟槽或孔之类的凹部2。在该凹部2的底部，以露出状态形成由铜等构成的下层的布线层3。
具体来说，凹部2由细长地形成的且截面为凹状的槽(沟槽)2A、在槽2A的底部的一部分中形成的孔2B构成。该孔2B成为接触孔或通孔。此外，在孔2B的底部露出布线层3。这样，就可以与下层的布线层或晶体管等元件实现电连接。而且，对于下层的布线层或晶体管等元件，省略了图示。成为基底膜的绝缘层1由含有硅的氧化物、氮化物等构成，例如由SiO2构成。
本发明的方法中，对此种状态的半导体晶片W的表面，首先作为预处理实施脱气处理或清洗处理，将凹部2内的表面清洁。该清洗处理是利用第一处理装置12A(参照图1)进行的。作为该清洗处理，如前所述，进行H2等离子体处理、Ar等离子体处理、使用了有机酸的干式清洁处理或使用了热线原子状氢的清洁处理等。
像这样，如果完成了对晶片W的预处理，则继而转移到成膜过程。最初先对预处理后的晶片W的表面，如图6B所示地实施形成含过渡金属膜210的含过渡金属膜形成工序(图7中的S1)。该工序是利用第二处理装置12B或第五处理装置12E(参照图2)进行的。这样，就可以在除去凹部2内的底部的包括凹部2内的表面的整个晶片表面形成含过渡金属膜210。含过渡金属膜210在这里主要由MnOx膜或Mn膜构成，在与基底的绝缘层1的交界部分，形成作为Mn阻挡膜的MnOx或MnSixOy(x、y是任意的正数)。
含过渡金属膜210的形成方法优选CVD(Chemical Vapor Deposition)法，然而也可以是ALD法(Atomic Layered Deposition)法。这里所说的ALD法是指如下的成膜方法，即，交互地供给不同的成膜用气体，逐层地反复形成原子水平或分子水平的薄膜并使之层叠。
如果完成了含过渡金属膜形成工序，则继而如图6C所示，进行金属膜形成工序(图7中的S2)，在晶片W的表面形成含有元素周期表的VIII族元素的金属膜212。该工序是利用第三处理装置12C或第五处理装置12E进行的。这样，就会在包括凹部2的表面的整个晶片表面形成金属膜212，此外，由含过渡金属膜210和该金属膜212形成阻挡层214。
上述金属膜212在这里例如由Ru膜构成。另外，上述金属膜212的形成可以使用CVD法、ALD法、溅射法的任意一种。而且，在进行溅射法的情况下，作为第三处理装置12C，使用将Ru金属作为靶子进行溅射的溅射成膜装置。
如果金属膜形成工序结束，则继而如图6D所示，进行填充工序，将凹部2内利用填充金属216填充(图7中的S3)。该填充工序是利用第四处理装置12D进行的。这样，就会在凹部2内完全地被填充的同时，在整个晶片表面被填充，形成金属216膜。作为填充金属216，在这里使用Cu(Cu膜)。
填充金属216的形成可以使用CVD法、ALD法、PVD(溅射)法、超临界CO2法、镀敷法的任意一种。而且，在利用镀敷法或超临界CO2法进行填充处理的情况下，也可以采用如下的方式，即，利用第四处理装置12D堆积Cu种子膜，利用设于该处理系统10之外的处理装置来进行填充处理。
另外，作为金属膜212的Ru膜相对于Cu还具有种子膜的功能。所以，在进行镀铜或超临界Cu成膜的情况下，可以不用形成Cu种子膜，在Ru膜上堆积Cu。但是，为了可靠地进行Cu的堆积，也可以与以往方法相同，在Ru膜上形成Cu种子膜后进行镀铜或超临界Cu成膜。该情况下的截面结构如图11所示，成为在作为Ru膜的金属膜212与由Cu构成的填充金属216之间设有种子膜218的结构。如上所述，成膜处理结束。以后将晶片表面上的多余的填充金属216等利用CMP处理削掉。
像这样，在被处理体，例如半导体晶片W的表面形成薄膜的成膜方法中，通过进行使用含过渡金属原料气体通过热处理形成含过渡金属膜210的含过渡金属膜形成工序、形成含有元素周期表的VIII族的元素的金属膜212的金属膜形成工序，形成含过渡金属膜210与金属膜212的层叠结构，就可以实现对形成于该层叠结构上的例如Cu膜的优异的阻挡性及紧密粘接性。
这里，对上述各工序进行详细说明。首先，优选利用CVD法进行使用第二处理装置12B形成含过渡金属膜210(MnOx膜、Mn膜等含Mn膜)的含过渡金属膜形成工序(S1)。
具体来说，将含Mn原料气体用作为还原气体的氢鼓泡并供给，利用热CVD法形成含Mn膜。该情况下，含Mn原料气体与由基底的SiO2构成的绝缘层的表面或表面附近的氧成分或水分反应，或者与SiO2中的O(氧)反应，最终形成MnOx膜。
但是，该情况下，在凹部2的孔2B的底部露出由Cu构成的布线层3，其表面被利用预处理除去了铜氧化物。由此，根据CVD-MnOx的成长选择性，基本上不会堆积Mn膜，另外，即使Mn原子从含Mn原料气体中分离，Mn也会向Cu中固溶、扩散，因此不会有形成MnOx膜的情况。所以，在孔2B的底部，作为填充金属216的Cu膜与布线层3的Cu就被直接地或者隔着金属Ru的膜地接合。因而，该接合部就成为金属接触的状态，成为不隔着电阻比较大的MnOx膜的状态，因此接触电阻小。
此时的凹部2的截面形状表示于图12中。在凹部2的孔2B的底部，布线层3与作为金属膜212的Ru膜直接地连接，成为良好的状态。另外，此时的加工条件是加工温度(晶片温度)为70～450℃，加工压力为1Pa～13kPa左右。另外，含Mn原料气体的流量没有特别限制，然而如果考虑成膜速度等，则为0.1～10sccm左右。
下面，形成金属膜212(Ru膜)的金属膜形成工序(S2)如图7的S2中说明所示，有CVD法、ALD法和溅射法3种。CVD法可以用如图9A或图9B所示的方式进行。图9A所示的成膜方法是使用图4所示的第三成膜装置12C或图5所示的第五成膜装置12E进行的。
图9A所示的成膜方法中，使将由羰基钌构成的原料190气化而制成的含Ru原料气体与鼓泡气体一起流动，利用CVD法热分解，形成由Ru膜构成的金属膜212。此时的加工条件是，加工压力为0.1mTorr～200mTorr的范围内，更优选为2mTorr～50mTorr的范围内，加工温度为50～500℃的范围内，更优选为150℃～350℃。
气体流量的控制如前所述，是通过基于压力计196的测量值控制鼓泡气体的流量来进行的。例如，鼓泡气体的流量为0.1～1000sccm的范围内。
另外，图9B所示的CVD法中，作为还原气体使用H2。而且，该使用了H2的CVD法在图4所示的第三处理装置12C中，是还将H2气供给系统追加连接到喷淋头部134中而进行的。
该情况下，同时流过含Ru原料气体与H2气，利用H2气促进含Ru原料气体的分解乃至还原，形成由Ru膜构成的金属膜212。该情况下，仅通过供给还原气体，就可以获得改善Ru膜的材料特性的效果，例如Ru膜的电阻的降低等。此时的加工压力或加工温度等加工条件与图9A中说明的内容相同。
另外，图9C所示的ALD法中，使用与图9B关联地说明的处理装置，使含Ru原料气体与作为还原气体的H2气交互地间歇流动，层叠原子水平或分子水平的薄膜，形成由Ru膜构成的金属膜212。
此时的加工压力或加工温度等加工条件与针对图9A说明的内容相同。而且，在这里，上述还原气体并不限定于H2，可以使用CO、含硅气体、含硼气体、含氮气体等。作为含硅气体例如为SiH4、Si2H6、SiCl2H2等，作为含硼气体例如为BH3、B2H5、B3H9等，作为含氮气体，例如为NH3。
另外，在使用溅射法的情况下，如前所述，作为第三处理装置12C使用溅射成膜装置，利用以Ru金属作为靶子的溅射处理，在晶片W的表面形成Ru膜。
继而，进行凹部2的填充的填充工序(S3)如图8所示，有CVD法、ALD法、PVD(溅射)法、镀敷法和超临界CO2法5种。在使用镀敷法或超临界CO2法的情况下，也可以在进行填充处理之前，形成由Cu等导电性金属构成的种子膜。另外，优选在进行填充处理后，进行退火处理。
在CVD法的情况下，同时流过含Cu原料气体与作为还原气体的H2气，通过用CVD法形成Cu膜来进行凹部2的填充。在ALD法的情况下，含Cu原料气体与H2气例如与针对图9C所说明同样被交替地反复流过。这里，也可以不流过H2气，而是间歇地流过含Cu原料气体，利用简单的热分解反应形成由Cu膜构成的Cu膜。
此时的加工条件(也包括CVD处理的情况)是，加工温度为70～350℃左右，加工压力为1Pa～13kPa左右。另外，含Cu原料气体的流量为1～100sccm左右，H2气的流量为5～500sccm左右。
在CVD法或ALD法的情况下，由于与镀敷法相比，更容易在微细的凹部的内壁堆积薄膜，因此即使将凹部进一步微细化，也可以以不在内部产生空孔等的状态进行凹部的填充。另外，在进行退火处理的情况下，将结束了填充处理的晶片W在规定的浓度的含氧气体的气氛中，加热到规定的加工温度，例如100～450℃左右，这样，就可以在含Mn膜与由成为基底膜的SiO2膜构成的绝缘层1的交界部分，可靠地形成自匹配地提高阻挡性的Mn阻挡膜(MnOx膜、MnSixOy膜等)。
该退火处理以可靠地形成Mn阻挡膜为目的，所以如果在对于Mn阻挡膜的自行形成来说足够高的温度下，例如100～150℃以上的高温的加工温度下进行前工序，则由于上述Mn阻挡膜已经成为以足够的厚度形成的状态，因此可以不需要上述退火处理。这里，作为含Cu原料气体，可以使用日本特开2001-053030号公报中所示的那样的Cu(I)hfac TMVS(铜络合物)、Cu(hfac)2、Cu(dibm)2等。
如上所述，在被处理体的表面形成薄膜的成膜方法中，通过进行：使用含过渡金属原料气体通过热处理形成含过渡金属膜210的含过渡金属膜形成工序、形成含有元素周期表的VIII族的元素的金属膜212的金属膜形成工序，形成含过渡金属膜210与金属膜212的层叠结构，就可以实现对形成于该层叠结构上的例如Cu膜的优异的阻挡性及紧密粘接性。
另外，由于可以在同一处理系统内，即原地(in-situ)地不向大气暴露地连续进行上述大部分的一连串处理，因此可以提高生产率，并且可以实现膜质或紧密粘接性的提高。而且，虽然在上述各实施方式中，作为VIII族的元素以使用Ru的情况为例进行了说明，然而并不限定于此，也可以使用其他的VIII族的元素，例如选自Fe、Co、Ni、Rh、Pd、Os、Ir、Pt所构成的组中的一组或它们的合金。
在实际中，以上述VIII族的元素为中心，对与铜膜的紧密粘接性进行了评价实验。其结果是，可以获得良好的结果。该评价实验中，利用溅射法或蒸镀法形成各元素的金属膜，在其上形成Cu膜，将其用胶带测试拉剥。其结果是，对于作为VIII族以外的元素的Ti、Ta、Ag、Au的金属膜，无法获得足够的紧密粘接性，而对于作为VIII族的元素的Ru、Co、Ni、Rh、Pd、Ir、Pt的金属膜，具有高紧密粘接性，可以确认本发明的有效性。
另外，虽然在上述实施方式中，以含Mn膜与其上层的Ru膜被明确地分离的情况为例进行了说明，然而并不限定于此，也可以在上述两膜的交界部分形成Mn与Ru的混合层。此种混合层是利用如下的方式得到的，即，使用图5所示的第五处理装置12E，如图10所示，流过规定量的含Mn原料气体而形成Mn膜(MnOx膜)，从途中开始，也就是在从含过渡金属膜形成工序向金属膜形成工序转移时，一边使含Mn原料气体的供给量逐渐地向零流量减少，一边使含Ru原料气体的供给量逐渐地增加，最终仅流过规定量的含Ru原料气体而形成Ru膜。
该情况下，如图13所示，可以在含Mn膜210与Ru膜的金属膜212之间，形成两元素的混合层222。该情况下，可以实现含Mn膜210与Ru膜212的紧密粘接性的进一步的提高。
而且，虽然在上述实施方式中，以借助热CVD及热ALD的成膜方法为例进行了说明，然而并不限定于此，也可以采用借助等离子体CVD、等离子体ALD、使用了紫外线或激光的光CVD、光ALD等的成膜方法。
另外，作为使用了含Mn原料的有机金属材料，可以使用选自由Cp2Mn[＝Mn(C5H5)2]、(MeCp)2Mn[＝Mn(CH3C5H4)2]、(EtCp)2Mn[＝Mn(C2H5C5H4)2]、(i-PrCp)2Mn[＝Mn(C3H7C5H4)2]、MeCpMn(CO)3[＝(CH3C5H4)Mn(CO)3]、(t-BuCp)2Mn[＝Mn(C4H9C5H4)2]、CH3Mn(CO)5、Mn(DPM)3[＝Mn(C11H19O2)3]、Mn(DMPD)(EtCp)[＝Mn(C7H11C2H5C5H4)]、Mn(acac)2[＝Mn(C5H7O2)2]、Mn(DPM)2[＝Mn(C11H19O2)2]、Mn(acac)3[＝Mn(C5H7O2)3]、Mn(hfac)2[＝Mn(C5HF6O2)3]、((CH3)5Cp)2Mn[＝Mn((CH3)5C5H4)2]构成的组中的一种以上的材料。另外，除了有机金属材料以外，还可以使用金属络合物材料。
另外，在这里，虽然以将SiO2作为基底膜的绝缘层1的情况为例进行了说明，然而并不限定于此，也可以使用在膜中含有O(氧)或C(碳)的作为层间绝缘膜使用的属于Low-k(低介电常数)材料的SiOC膜、SiCOH膜等。具体来说，上述基底膜可以使用选自由SiO2膜(包括热氧化膜和等离子体TEOS膜)、SiOF膜、SiC膜、SiN膜、SiOC膜、SiCOH膜、SiCN膜、多孔二氧化硅膜、多孔甲基倍半硅氧烷膜、聚芳撑膜、SiLK(注册商标)膜和氟碳膜构成的组中的一种或它们的层叠膜。这些层间绝缘膜中的O、C例如在与Mn膜的交界部分中，形成Mn氧化物或Mn碳化物，发挥屏蔽功能。
此外，虽然在这里以作为过渡金属使用Mn的情况为例进行了说明，然而并不限定于此，也可以使用其他的过渡金属，例如选自由Nb、Zr、Cr、V、Y、Pd、Ni、Pt、Rh、Tc、Al、Mg、Sn、Ge、Ti、Re构成的组中的一种以上的金属。
另外，这里所说明的各处理装置只不过单纯地给出一例。例如作为加热机构，也可以取代电阻加热器而使用卤素灯等加热灯，热处理装置不仅可以是单张式的，也可以是批处理式的。
此外，并不限定于借助热处理的成膜，例如也可以将喷淋头部42、134作为上部电极，将载置台60、156作为下部电极，在两电极间根据需要施加高频电力而产生等离子体，在成膜时加上借助等离子体的辅助。
此外，虽然在这里作为被处理体以半导体晶片为例进行了说明，然而并不限定于此，在玻璃基板、LCD基板、陶瓷基板等中也可以应用本发明。
另外，根据CVD法形成含过渡金属膜，即使在半导体晶片上混杂有各种大小的沟槽乃至孔，也可以对所有的凹部形成足够薄而均匀的自匹配阻挡膜。由此，在Cu多层布线中，可以从下层的局部布线到上层的全局布线，应用本发明的技术。即，可以实现Cu多层布线的微细化。这样，就可以实现半导体装置(器件)的高速化和微细化。由此就可以制作虽然小型然而高速且具有可靠性的电子机器。

Claims (24)

1.一种成膜方法，在可抽真空的处理容器内对在表面具有凹部的被处理体的表面实施成膜处理，其特征在于，
包括：
使用含过渡金属原料气体通过热处理形成含过渡金属膜的含过渡金属膜形成工序；及
形成包含元素周期表的VIII族的元素的金属膜的金属膜形成工序。
2.根据权利要求1所述的成膜方法，其特征在于，所述热处理为CVD(Chemical Vapor Deposition，化学气象沉积)法。
3.根据权利要求2所述的成膜方法，其特征在于，所述热处理是使用所述原料气体和还原气体的热CVD法。
4.根据权利要求1至3中任意一项所述的成膜方法，其特征在于，在所述金属膜形成工序中还进行热处理。
5.根据权利要求4所述的成膜方法，其特征在于，所述金属膜形成工序中的所述热处理为CVD法。
6.根据权利要求1至5中任意一项所述的成膜方法，其特征在于，在同一处理容器内连续地进行所述含过渡金属膜形成工序与所述金属膜形成工序，
在所述两个工序的转移时，通过一边逐渐地减少所述含过渡金属原料气体的供给量，一边逐渐地增加包含所述VIII族的元素的VIII族原料气体的供给量，而形成包含所述过渡金属和所述VIII族的元素的混合层。
7.根据权利要求1至3中任意一项所述的成膜方法，其特征在于，在所述金属膜形成工序中，利用溅射法进行成膜。
8.根据权利要求1至7中任意一项所述的成膜方法，其特征在于，在所述金属膜形成工序之后，进行堆积铜膜而填充所述凹部内的填充工序。
9.根据权利要求8所述的成膜方法，其特征在于，所述填充工序是利用CVD法来进行的。
10.根据权利要求8所述的成膜方法，其特征在于，所述填充工序是利用镀敷法来进行的。
11.根据权利要求8所述的成膜方法，其特征在于，所述填充工序是利用溅射法来进行的。
12.根据权利要求8至11中任意一项所述的成膜方法，其特征在于，在所述填充工序之后，进行使所述被处理体退火的退火工序。
13.根据权利要求1至12中任意一项所述的成膜方法，其特征在于，所述薄膜的基底膜由下述的膜构成，该膜为选自由SiO2膜、SiOF膜、SiC膜、SiN膜、SiOC膜、SiCOH膜、SiCN膜、多孔二氧化硅膜、多孔甲基倍半硅氧烷膜、聚芳撑膜、SiLK(注册商标)膜和氟碳膜构成的组中的一种以上的膜。
14.根据权利要求1至13中任意一项所述的成膜方法，其特征在于，在所述凹部的下部，形成有布线层。
15.根据权利要求1至14中任意一项所述的成膜方法，其特征在于，所述含过渡金属原料气体由有机金属材料气体或金属络合物材料气体构成。
16.根据权利要求15所述的成膜方法，其特征在于，所述过渡金属由锰Mn构成，该含有锰的有机金属材料是选自由Cp2Mn[＝Mn(C5H5)2]、(MeCp)2Mn[＝Mn(CH3C5H4)2]、(EtCp)2Mn[＝Mn(C2H5C5H4)2]、(i-PrCp)2Mn[＝Mn(C3H7C5H4)2]、MeCpMn(CO)3[＝(CH3C5H4)Mn(CO)3]、(t-BuCp)2Mn[＝Mn(C4H9C5H4)2]、CH3Mn(CO)5、Mn(DPM)3[＝Mn(C11H19O2)3]、Mn(DMPD)(EtCp)[＝Mn(C7H11C2H5C5H4)]、Mn(acac)2[＝Mn(C5H7O2)2]、Mn(DPM)2[＝Mn(C11H19O2)2]、Mn(acac)3[＝Mn(C5H7O2)3]、Mn(hfac)2[＝Mn(C5HF6O2)3]、((CH3)5Cp)2Mn[＝Mn((CH3)5C5H4)2]构成的组中的一种以上的材料。
17.根据权利要求1至16中任意一项所述的成膜方法，其特征在于，在所述各热处理中，一并使用了等离子体。
18.根据权利要求1至17中任意一项所述的成膜方法，其特征在于，所述VIII族的元素是选自由Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt构成的组中的一种以上的元素。
19.一种处理系统，是对被处理体进行处理的处理系统，其特征在于，具备：
在所述被处理体的表面，使用含有过渡金属的含过渡金属原料气体，通过热处理形成含过渡金属膜的处理装置；
在所述被处理体的表面形成含有元素周期表的VIII族的元素的金属膜的处理装置；
在所述被处理体的表面，形成铜膜的处理装置；
将所述各装置连结的共用搬送室；
设于所述共用搬送室内，用于向所述各处理装置内搬送所述被处理体的搬送机构；及
按照实施权利要求1至18中任意一项所述的成膜方法的方式控制整个处理系统的系统控制部。
20.一种处理系统，是对被处理体进行处理的处理系统，其特征在于，具备：
在所述被处理体的表面，进行使用含过渡金属原料气体通过热处理形成含过渡金属膜的成膜处理和形成含有元素周期表的VIII族的元素的金属膜的成膜处理的处理装置；
在所述被处理体的表面形成铜膜的处理装置；
将所述各处理装置连结的共用搬送室；
设于所述共用搬送室内，用于向所述各处理装置内搬送所述被处理体的搬送机构；及
按照实施权利要求1至18中任意一项所述的成膜方法的方式来控制整个处理系统的系统控制部。
21.一种存储介质，其特征在于，存储有计算机可读取的程序，该计算机可读取的程序按照实施权利要求1至18中任意一项所述的成膜方法的方式来控制权利要求19所述的处理系统。
22.一种存储介质，其特征在于，存储有计算机可读取的程序，该计算机可读取的程序按照实施权利要求1至18中任意一项所述的成膜方法的方式来控制权利要求20所述的处理系统。
23.一种半导体装置，其特征在于，具有利用权利要求1至18中任意一项所述的成膜方法形成的膜结构。
24.一种电子机器，其特征在于，具有利用权利要求1至18中任意一项所述的成膜方法形成的膜结构。
CN2009801248213A 2008-07-11 2009-07-07 成膜方法及处理系统 Active CN102077325B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008182062A JP5417754B2 (ja) 2008-07-11 2008-07-11 成膜方法及び処理システム
JP2008-182062 2008-07-11
PCT/JP2009/062380 WO2010004998A1 (ja) 2008-07-11 2009-07-07 成膜方法及び処理システム

Publications (2)

Publication Number Publication Date
CN102077325A true CN102077325A (zh) 2011-05-25
CN102077325B CN102077325B (zh) 2013-11-06

Family

ID=41507111

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801248213A Active CN102077325B (zh) 2008-07-11 2009-07-07 成膜方法及处理系统

Country Status (5)

Country Link
US (1) US8440563B2 (zh)
JP (1) JP5417754B2 (zh)
KR (1) KR101214704B1 (zh)
CN (1) CN102077325B (zh)
WO (1) WO2010004998A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113820290A (zh) * 2020-06-17 2021-12-21 东京毅力科创株式会社 成膜方法和成膜装置
TWI751328B (zh) * 2017-05-19 2022-01-01 美商應用材料股份有限公司 使用獨立式垂直碳結構來實現金屬觸點上的自對準微影術與選擇性沉積的方法

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5133013B2 (ja) * 2007-09-10 2013-01-30 東京エレクトロン株式会社 成膜装置の排気系構造、成膜装置、および排ガスの処理方法
JP5443070B2 (ja) * 2009-06-19 2014-03-19 東京エレクトロン株式会社 インプリントシステム
JP2011009362A (ja) * 2009-06-24 2011-01-13 Tokyo Electron Ltd インプリントシステム、インプリント方法、プログラム及びコンピュータ記憶媒体
JP5060517B2 (ja) * 2009-06-24 2012-10-31 東京エレクトロン株式会社 インプリントシステム
US9926639B2 (en) * 2010-07-16 2018-03-27 Applied Materials, Inc. Methods for forming barrier/seed layers for copper interconnect structures
US20120141667A1 (en) * 2010-07-16 2012-06-07 Applied Materials, Inc. Methods for forming barrier/seed layers for copper interconnect structures
JP5767570B2 (ja) * 2011-01-27 2015-08-19 東京エレクトロン株式会社 Ｃｕ配線の形成方法およびＣｕ膜の成膜方法、ならびに成膜システム
US8399353B2 (en) * 2011-01-27 2013-03-19 Tokyo Electron Limited Methods of forming copper wiring and copper film, and film forming system
KR101659469B1 (ko) * 2011-06-16 2016-09-23 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법, 반도체 장치, 반도체 장치의 제조 장치 및 기억 매체
JP2013074173A (ja) * 2011-09-28 2013-04-22 Ulvac Japan Ltd 半導体装置の製造方法、半導体装置
JP2013193394A (ja) * 2012-03-22 2013-09-30 Ricoh Co Ltd 液滴吐出ヘッド、液滴吐出ヘッドの製造方法及び画像形成装置
WO2014013941A1 (ja) 2012-07-18 2014-01-23 東京エレクトロン株式会社 半導体装置の製造方法
JP5969306B2 (ja) * 2012-08-08 2016-08-17 東京エレクトロン株式会社 Ｃｕ配線の形成方法
JP6117588B2 (ja) * 2012-12-12 2017-04-19 東京エレクトロン株式会社 Ｃｕ配線の形成方法
JP6030439B2 (ja) * 2012-12-27 2016-11-24 東京エレクトロン株式会社 マンガン含有膜の形成方法、処理システム、および電子デバイスの製造方法
JP6186780B2 (ja) * 2013-03-18 2017-08-30 富士通株式会社 半導体装置およびその製造方法
US9190321B2 (en) 2013-04-08 2015-11-17 International Business Machines Corporation Self-forming embedded diffusion barriers
KR101560623B1 (ko) * 2014-01-03 2015-10-15 주식회사 유진테크 기판처리장치 및 기판처리방법
JP6268008B2 (ja) 2014-03-17 2018-01-24 東京エレクトロン株式会社 Ｃｕ配線の製造方法
JP6268036B2 (ja) 2014-05-16 2018-01-24 東京エレクトロン株式会社 Ｃｕ配線の製造方法
US9506890B2 (en) 2014-12-16 2016-11-29 Eastman Chemical Company Physical vapor deposited biosensor components
JP6385856B2 (ja) 2015-02-26 2018-09-05 東京エレクトロン株式会社 Ｃｕ配線の形成方法および半導体装置の製造方法
JP6584326B2 (ja) 2015-03-16 2019-10-02 東京エレクトロン株式会社 Ｃｕ配線の製造方法
US10096548B2 (en) 2015-03-16 2018-10-09 Tokyo Electron Limited Method of manufacturing Cu wiring
JP2017050304A (ja) 2015-08-31 2017-03-09 東京エレクトロン株式会社 半導体装置の製造方法
KR101721931B1 (ko) * 2015-09-30 2017-04-03 (주)아이작리서치 원자층 증착 장치 및 원자층 증착 방법
JP2017135237A (ja) 2016-01-27 2017-08-03 東京エレクトロン株式会社 Ｃｕ配線の製造方法およびＣｕ配線製造システム
KR102451440B1 (ko) 2016-06-15 2022-10-05 이스트만 케미칼 컴파니 물리적 증착된 바이오센서 컴포넌트
KR102547063B1 (ko) 2016-09-16 2023-06-22 이스트만 케미칼 컴파니 물리적 증착에 의해 제조된 바이오센서 전극
JP7111698B2 (ja) 2016-09-16 2022-08-02 イーストマン ケミカル カンパニー 物理蒸着によって製造されるバイオセンサー電極
KR102616489B1 (ko) 2016-10-11 2023-12-20 삼성전자주식회사 반도체 장치 제조 방법
KR102646492B1 (ko) 2017-06-22 2024-03-12 이스트만 케미칼 컴파니 물리적으로 증착된 전기화학 센서용 전극
CN115769364A (zh) * 2020-07-01 2023-03-07 朗姆研究公司 金属氧化物扩散阻挡物
WO2023152502A1 (en) * 2022-02-10 2023-08-17 Pilkington Group Limited Process for forming a coating

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3409831B2 (ja) * 1997-02-14 2003-05-26 日本電信電話株式会社 半導体装置の配線構造の製造方法
JP2001053030A (ja) 1999-08-11 2001-02-23 Tokyo Electron Ltd 成膜装置
JP3495033B1 (ja) 2002-09-19 2004-02-09 東京エレクトロン株式会社 無電解メッキ装置、および無電解メッキ方法
US7297628B2 (en) * 2003-11-19 2007-11-20 Promos Technologies, Inc. Dynamically controllable reduction of vertical contact diameter through adjustment of etch mask stack for dielectric etch
JP4478038B2 (ja) * 2004-02-27 2010-06-09 株式会社半導体理工学研究センター 半導体装置及びその製造方法
JP2006080234A (ja) * 2004-09-08 2006-03-23 Renesas Technology Corp 半導体装置およびその製造方法
US7244344B2 (en) * 2005-02-03 2007-07-17 Applied Materials, Inc. Physical vapor deposition plasma reactor with VHF source power applied through the workpiece
JP4236201B2 (ja) 2005-08-30 2009-03-11 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
US20070069383A1 (en) * 2005-09-28 2007-03-29 Tokyo Electron Limited Semiconductor device containing a ruthenium diffusion barrier and method of forming
JP4946008B2 (ja) * 2005-11-15 2012-06-06 ソニー株式会社 半導体装置および半導体装置の製造方法
JP2007220738A (ja) * 2006-02-14 2007-08-30 Sony Corp 半導体装置の製造方法
JP2008031541A (ja) * 2006-07-31 2008-02-14 Tokyo Electron Ltd Ｃｖｄ成膜方法およびｃｖｄ成膜装置
JP4634977B2 (ja) * 2006-08-15 2011-02-16 Ｏｋｉセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI751328B (zh) * 2017-05-19 2022-01-01 美商應用材料股份有限公司 使用獨立式垂直碳結構來實現金屬觸點上的自對準微影術與選擇性沉積的方法
CN113820290A (zh) * 2020-06-17 2021-12-21 东京毅力科创株式会社 成膜方法和成膜装置

Also Published As

Publication number Publication date
WO2010004998A1 (ja) 2010-01-14
CN102077325B (zh) 2013-11-06
KR20110017916A (ko) 2011-02-22
KR101214704B1 (ko) 2012-12-21
US20110163451A1 (en) 2011-07-07
US8440563B2 (en) 2013-05-14
JP5417754B2 (ja) 2014-02-19
JP2010021447A (ja) 2010-01-28

Similar Documents

Publication Publication Date Title
CN102077325B (zh) 成膜方法及处理系统
CN102804351A (zh) 阻挡层、成膜方法以及处理系统
CN101715602B (zh) 成膜方法和成膜装置
CN101911266B (zh) 半导体装置的制造方法、半导体制造装置及存储介质
JP5429078B2 (ja) 成膜方法及び処理システム
US20150126027A1 (en) Method for manufacturing semiconductor device
US9153481B2 (en) Manganese-containing film forming method, processing system, electronic device manufacturing method and electronic device
CN101897016A (zh) 半导体装置的制造方法、半导体装置、电子机器、半导体制造装置及存储介质
KR20090009962A (ko) 성막 장치, 성막 방법, 컴퓨터 프로그램 및 기억 매체
TW200832558A (en) Method for integrated substrate processing in copper metallization
CN102395705A (zh) 成膜装置和成膜方法
CN101681874A (zh) 半导体装置的制造方法、半导体制造装置和存储介质
WO2007018003A1 (ja) 金属系膜形成方法及びプログラムを記録した記録媒体
US20070264816A1 (en) Copper alloy layer for integrated circuit interconnects
JP5084071B2 (ja) 半導体素子の銅金属配線形成方法
KR102017944B1 (ko) 니켈 배선의 제조 방법
CN101466864A (zh) 成膜装置、成膜方法、计算机程序和存储介质

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant